

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4136670号  
(P4136670)

(45) 発行日 平成20年8月20日(2008.8.20)

(24) 登録日 平成20年6月13日(2008.6.13)

(51) Int.Cl.	F I	
<b>G09G 3/22 (2006.01)</b>	G09G 3/22	D
<b>G09G 3/20 (2006.01)</b>	G09G 3/20	6 1 2 K
<b>H04N 5/68 (2006.01)</b>	G09G 3/20	6 1 2 U
	G09G 3/20	6 2 2 C
	G09G 3/20	6 2 3 C
請求項の数 6 (全 22 頁) 最終頁に続く		

(21) 出願番号	特願2003-2969 (P2003-2969)	(73) 特許権者	00001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22) 出願日	平成15年1月9日(2003.1.9)	(74) 代理人	100090538 弁理士 西山 恵三
(65) 公開番号	特開2004-219430 (P2004-219430A)	(74) 代理人	100096965 弁理士 内尾 裕一
(43) 公開日	平成16年8月5日(2004.8.5)	(72) 発明者	阿部 直人 東京都大田区下丸子3丁目30番2号キヤノン株式会社内
審査請求日	平成17年9月16日(2005.9.16)	(72) 発明者	畑中 勝則 東京都大田区下丸子3丁目30番2号キヤノン株式会社内
		審査官	福村 拓
最終頁に続く			

(54) 【発明の名称】マトリクスパネルの駆動制御装置及び駆動制御方法

(57) 【特許請求の範囲】

【請求項1】

選択期間にマトリクスパネルの複数行から少なくとも1つの行を選択する行選択回路と

、  
該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動回路と、

前記変調信号の1階調分に相当する単位波形の長さを決める基準であって、前記変調信号の生成に用いられる基準クロックを、前記列駆動回路に供給するクロック供給回路と、を有するマトリクスパネルの駆動制御装置において、

前記画素データに応じて、前記選択期間の長さと同前記基準クロックの周期とを選択行毎に設定するための制御回路を備えており、前記制御回路は、画素データの最大値が相対的に大きな行の前記選択期間および前記基準クロックの周期は大きく、画素データの最大値が相対的に小さな行の前記選択期間および前記基準クロックの周期は小さくなるように

制御することを特徴とするマトリクスパネルの駆動制御装置。

【請求項2】

前記画素データに応じて選択可能な少なくとも3つのレベルの変調用基準電圧を、前記列駆動回路に供給する電源回路を有し、

第1の変調範囲においては、第1の変調用基準電圧によるパルス幅変調がなされ、それより輝度レベルの高い第2の変調範囲では、前記第1の変調用基準電圧より高い第2の変

調用基準電圧によるパルス幅変調がなされる期間を有する請求項 1 に記載のマトリクスパネルの駆動制御装置。

【請求項 3】

選択行毎の前記画素データの最大値に応じて、前記選択期間と前記基準クロックの周期を、選択行毎に、可変範囲内から選択設定する請求項 1 又は 2 に記載のマトリクスパネルの駆動制御装置。

【請求項 4】

前記選択期間の長さ及び / 又は前記基準クロックの周期に応じて選択期間における画素の輝度の所望値からのずれを補償するための信号処理を行う補償回路を有する請求項 1 乃至 3 のいずれか 1 項に記載のマトリクスパネルの駆動制御装置。

10

【請求項 5】

選択行毎に前記画素データの最大値に応じて決まる単位波形の数を  $M_h$ 、前記  $M_h$  の複数の選択期間に亘る合計数を  $M_f$ 、前記複数の選択期間に亘る表示可能な単位波形の合計数を  $M_f \times$ 、前記画素データに必要なに応じて乗算される乗算係数を  $GAIN$ 、とした時に

、  
前記  $GAIN$  を  $M_f \times / M_f$  に基づいて決定することを特徴とする請求項 1 乃至 4 のいずれか 1 項に記載のマトリクスパネルの駆動制御装置。

【請求項 6】

選択期間にマトリクスパネルの複数行から少なくとも 1 つの行を選択する行選択工程と

20

、  
該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動工程と、

前記変調信号の 1 階調分に相当する単位波形の長さを決める基準であって、前記変調信号の生成に用いられる基準クロックを前記列駆動回路に供給するクロック供給工程と、  
を有するマトリクスパネルの駆動制御方法において、

前記画素データに応じて、前記選択期間の長さと同前記基準クロックの周期とを選択行毎に設定するための設定工程を含み、

前記設定工程では、画素データの最大値が相対的に大きな行の前記選択期間および前記基準クロックの周期は大きく、画素データの最大値が相対的に小さな行の前記選択期間および前記基準クロックの周期は小さくなるように

30

割り当てることを特徴とするマトリクスパネルの駆動制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、テレビジョン画像信号の表示や、コンピュータの出力画像信号の表示に用いられる表示装置、或いは電子を放出する電子源などに利用される、マトリクスパネルの駆動制御装置及び駆動制御方法に関する。

【0002】

【従来の技術】

マトリクスパネルの応用例として、電子線を用いた画像表示装置を例に挙げて説明する。

40

【0003】

従来、この種の画像表示装置としては、行方向に  $N$  個、列方向に  $M$  個の合計  $N \times M$  個の冷陰極素子（画像表示用素子）を 2 次的にマトリクス状に配列し、それらを行方向に設けられた  $M$  本の行配線（走査配線）と列方向に設けられた  $N$  本の列配線（変調配線）により単純マトリクス配線してなるマトリクスパネルとしてのマルチ電子源を備えた構成が知られている。

【0004】

マトリクス配線された多数の冷陰極素子を駆動する方法としては、マトリクスの 1 行分の素子群（1 行分の素子群は 1 本の行配線に接続されている）を同時に駆動する方法が一般的である。

50

## 【0005】

すなわち、1本の行配線に所定の選択電圧を印加すると共に、その行配線に接続されたN個の冷陰極素子のうち駆動対象となるものに接続している列配線のみ在所定の変調電圧を印加し、行配線電位と列配線電位との電位差によって1行分の複数の素子を同時に駆動する。そして、選択行配線を次々と切り替えて全ての行を走査し、視覚の残像現象を利用して2次元的な画像を形成するのである。

## 【0006】

この方法によれば、1素子ずつ走査していく方法と比較して、各素子に割り当てられる駆動時間がN倍長く確保されるため、画像表示装置の輝度を高くすることができるという利点がある。

10

## 【0007】

このような駆動法では、黒レベルの輝度が高くなる、言い換えれば黒レベルが明るくなりコントラストが低下する問題を解決する方法として、特開2002-221932号公報には、コントラスト向上のために走査配線駆動時間を制御し黒レベルの輝度を下げる方法が考案されている。

## 【0008】

## 【発明が解決しようとする課題】

前述した駆動方法では、あらかじめ決定されている水平走査期間内で走査配線駆動時間を制御し走査配線を順次駆動することによって、画質の中で重要な要素である黒レベルの輝度を下げることは可能である。しかしながら、画質を決定するもうひとつの大きな要素である表示ピーク輝度の向上については改善することはできない。

20

## 【0009】

## 【課題を解決するための手段】

本発明は上記課題の解決するためになされたものであって、その目的とするところは、表示ピーク輝度を向上させうるマトリクスパネルの駆動制御装置及び駆動制御方法を提供することにある。

## 【0010】

さらに本発明の別の目的は、黒レベルの輝度を下げ、コントラストの更なる向上も実現できるマトリクスパネルの駆動制御装置及び駆動制御方法を提供することにある。

## 【0011】

本発明の骨子は、選択期間にマトリクスパネルの複数行から少なくとも1つの行を選択する行選択回路と、該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動回路と、前記変調信号の1階調分に相当する単位波形の長さを決める基準であって、前記変調信号の生成に用いられる基準クロックを、前記列駆動回路に、供給するクロック供給回路と、を有する、マトリクスパネルの駆動制御装置において、前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための制御回路を備えており、前記制御回路は、画素データの最大値が相対的に大きな行の前記選択期間および前記基準クロックの周期は大きく、画素データの最大値が相対的に小さな行の前記選択期間および前記基準クロックの周期は小さくなるように制御することを特徴とする。

30

40

## 【0012】

本発明の別の骨子は、選択期間にマトリクスパネルの複数行から少なくとも1つの行を選択する行選択工程と、該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動工程と、前記変調信号の1階調分に相当する単位波形の長さを決める基準であって、前記変調信号の生成に用いられる基準クロックを、前記列駆動回路に、供給するクロック供給工程と、を有する、マトリクスパネルの駆動制御方法において、前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための設定工程を含み、前記設定工程では、画素データの最大値が相対的に大きな行の前記選択期間および前記基準クロックの周期は大きく、画素データの最大値が相対的に小さな行の前記選択期間および前記基準クロックの周期は小さ

50

くなるように割り当てることを特徴とする。

【0013】

ここで、前記画素データに応じて選択可能な少なくとも3つのレベルの変調用基準電圧を、前記列駆動回路に供給する電源回路を有し、第1の変調範囲においては、第1の変調用基準電圧によるパルス幅変調がなされ、それより輝度レベルの高い第2の変調範囲では、前記第1の変調用基準電圧より高い第2の変調用基準電圧によるパルス幅変調がなされる期間を有することが好ましい。

【0014】

また、前記画素データの最大値に応じて、前記選択期間と前記基準クロックの周期を、選択行毎に、可変範囲内から選択設定することが好ましい。

10

【0015】

更に、前記選択期間の長さ及び/又は前記基準クロックの周期に応じて、選択期間における画素の輝度の所望値からのずれを補償するための、信号処理を行う補償回路を有することが好ましい。

【0016】

そして、選択行毎に前記画素データの最大値に応じて決まる単位波形の数を  $M_h$ 、前記  $M_h$  の複数の選択期間に亘る合計数を  $M_f$ 、前記複数の選択期間に亘る表示可能な単位波形の合計数を  $M_{fx}$ 、前記画素データへ必要に応じて乗算される乗算係数を  $GAIN$ 、とした時に、前記  $GAIN$  が  $M_{fx} / M_f$  に基づいて決定されることが好ましい。

【0017】

20

【発明の実施の形態】

(実施形態1)

図1～図5を参照して本発明の好適な実施形態について説明する。

【0018】

本実施形態の特徴点は図1(b)に端的に示されているが、その説明の前に、マトリクスパネルの駆動方法の基本的な動作について説明する。

【0019】

図2は、基本的な動作の説明を行うために示した2行2列のマトリクス配線を持つマトリクスパネルを示している。

【0020】

30

1はマトリクスパネル、1001は冷陰極素子のような画素であり、画素1001はガラスなどの基板上に形成されている。また、冷陰極素子を用いた表示用マトリクスパネルの場合には、画素1001に対向して不図示の蛍光体が塗布され高電圧が印加されているガラス等の基板があり、冷陰極素子から放出される電子によって蛍光体が発光することになる。

【0021】

1002は列配線、1003は行配線であり物理的交点は絶縁され、マトリクス配線の電気回路的交点には、画素1001を構成する冷陰極素子が接続されている。

【0022】

図2の構成において、行配線1003は入力される画像信号の水平同期信号に対応して順次選択され、その選択期間には所定の選択電位が行選択回路8から印加される。一方、列配線1002には選択された行配線の輝度データに対応した変調信号が選択期間に列駆動回路7から印加される。このような選択期間を全ての行に対して行うことにより、1垂直走査期間が終了し、1画面の画像が形成される。

40

【0023】

一般的な駆動方法においては、水平ブランキング期間が無い場合を仮定すると、例えば、選択期間は、入力される画像信号の水平走査期間に対応して、一定の値に定められ、且ついずれの行においても同一の値となる。

【0024】

つまり、図2に示すような2行2列のマトリクスパネルの場合、図1(a)に示すように

50

、選択時間は入力される画像信号の1フレーム時間の1/2である。ここでVY1、VY2は各行Y1、Y2の行配線に印加される駆動波形、VXnは列配線X1、X2に印加される変調信号波形の中で最大の駆動波形を示している。

【0025】

ある画像を表示する場合、入力される画像信号の1フレームの時間の前半の1/2の時間(=1H)、行配線1003のY1に選択電位が与えられる。そして、1行目の走査ラインに対応する変調信号が列配線1002(X1、X2)に与えられ1行目の画像を表示する。入力される画像信号の1フレームの時間の後半の1/2の時間(=1H)、行配線1003のY2に選択電位が与えられる。そして、2行目の走査ラインに対応する変調信号が列配線1002(X1、X2)に与えられ2行目の画像を表示する。その結果1フレームの画像を表示する。

10

【0026】

これに対して、本実施の形態では、図1(b)に示すように、行毎に所定の範囲から選択された選択時間が設定できるようになっており、従って、行毎に異なる選択時間となるように、各選択期間を設定することができる。そして、選択期間は、選択期間が相対的に長い選択行に対して、基準クロックPCLKの周期が相対的に長くなるように、換言すれば、選択期間が相対的に短い選択行に対して、基準クロックPCLKの周期が相対的に短くなるように、制御回路100によって制御される。

【0027】

ここで、列配線に入力される変調信号について説明する。

20

【0028】

変調信号が、パルス幅変調(PWM)により輝度データから生成される場合には、当該PWMは、基準クロックPCLKを計数し対応する列配線の輝度データを等しくなるまでパルスを出力するように動作する。

【0029】

出力される変調信号波形の一例を図3に示す。図3は、変調される輝度データが“1”の場合、“5”の場合、8の場合(最大輝度レベル)の3通りを示している。

【0030】

図3において、変調信号の単位波形(長方形)内の数字(1~8)は輝度データを意味し、例えば輝度データが“5”の時、長方形内の数字が“1”から“5”に対応する時間までの単位波形が変調信号として出力され、それ以降の時間は出力されない。

30

【0031】

この単位波形は、この実施形態においてはタイムスロットと呼ばれることもある。

【0032】

図4に、入力される輝度データに対する画素の表示輝度の特性を示す。ここでは、輝度データと同じ数値で表示輝度も正規化されている。実際には、横軸の輝度データと縦軸の表示輝度は離散的であるが、以降の説明では点を実線で繋いだ直線で特性を代表させる。

【0033】

本実施形態では1つの変調用基準電位によるパルス幅変調を行っているので画素の表示輝度は画素に印加される変調時間のパルス幅に相当する時間に比例する特性となっている。

40

【0034】

再び、図1を参照して、本実施形態について詳しく説明する。

【0035】

例えば、図1の(a)に示すように、1行目の輝度データの中の最大値を“2”とすると、(a)のVXnような変調信号波形の継続時間が最大パルス幅であり、1行目の行配線の選択時間(1H)において画素1001が駆動されていない無駄な時間が生じている。2行目の輝度データの中の最大値を“8”とすると、選択期間(1H)中、変調信号波形が継続して与えられており、2行目の選択時間(1H)において画素1001が駆動されていない無駄な時間は発生していない。

【0036】

50

( a ) のように、1 行目の選択期間において前述した無駄な時間が 6 タイムスロット分 ( 6 階調分 ) あるので、実際に画素 1 0 0 1 を駆動している駆動時間は 2 つの選択行に亘って 1 0 タイムスロット分しかないことがわかる。1 フレームの最大駆動時間は 1 6 タイムスロットであるから、1 フレームあたり 1 6 / 1 0 倍、画素 1 0 0 1 を駆動する時間を長くできる可能性がある。

#### 【 0 0 3 7 】

選択行毎に画素データの最大値に応じて決まる単位波形の数を  $M_h$  (ここでは、 $M_h = 2$  又は 8 )、前記  $M_h$  の複数の選択期間に亘る合計数を  $M_f$  (ここでは、 $M_f = 2 + 8$ )、複数の選択期間に亘る表示可能な単位波形の合計数を  $M_{fx}$  (ここでは、 $M_{fx} = 2 \times 8$ )、前記画素データへ必要に応じて乗算される乗算係数を  $GAIN$ 、とした時に、 $GAIN = M_{fx} / M_f$ 、又は  $1 < GAIN < M_{fx} / M_f$  を満足するように、 $M_{fx} / M_f$  を基に前記  $GAIN$  が決定されることが好ましい。ここでは、1 6 / 1 0 より小さい 1 . 5 を  $GAIN$  として選んでいる。

10

#### 【 0 0 3 8 】

そこで、本実施形態では、図 1 の ( b ) に示すように、2 行目の選択時間を 1 . 5 倍に拡大し、具体的には 3 / 2 H とする。それに伴い 2 行目の選択時間に対応して基準クロック  $PCLK$  の周期を可変範囲内から選択し、1 . 5 倍に拡大する。

#### 【 0 0 3 9 】

一方、1 行目の選択時間を、可変範囲内から選択し、1 / 2 H に決め、それに伴い 1 行目の選択時間に対応して基準クロック  $PCLK$  の周期を 0 . 5 倍に縮める。但し、この時、輝度データが 2 のままであると基準クロック  $PCLK$  の周期を 0 . 5 倍したことにより、画素の表示輝度が半分に低下するので、それを補償し元に戻すために 1 行目の輝度データに乗算係数としての時間ゲイン  $TGi$  を乗算して、輝度データが 2 倍になるよう信号補正しておく。このままでは、1 行目の画素の輝度は、選択期間が固定である場合 ( 図 1 ( a ) ) と同じ輝度に戻っただけである。そこで、更に、2 行目の画素 1 0 0 1 を駆動する時間が 1 . 5 倍に拡大されているので、1 行目の輝度データに乗算係数としてのデータゲイン  $DGi$  を乗算して、2 倍に補正された輝度データを更に 1 . 5 倍に拡大する信号処理を行う。これによって、選択期間が固定である場合 ( 図 1 ( a ) ) の画素の輝度に比べて、各選択行の画素の輝度が 1 . 5 倍に明るくなり、全ての行の画素の表示輝度とのバランスが保たれる。

20

30

#### 【 0 0 4 0 】

こうして、2 つの行にわたる表示輝度の比は、基準クロック  $PCLK$  の変更前後で変わらないことになる。すなわち、1 行目の輝度データを 2 倍し、更に 1 . 5 倍にすることによってフレーム内で表示輝度が揃うことになる。このように、制御回路 1 0 0 内に補償回路 ( 不図示 ) を設け、選択期間の長さ及び / 又は基準クロックの周期に応じて、選択期間における画素の輝度の所望値からのずれを補償するための、信号処理を行うことが好ましいものである。

#### 【 0 0 4 1 】

上述したように、基準クロック  $PCLK$  の周期を 0 . 5 倍したことによる表示輝度低下を補償するための乗算係数を時間ゲイン  $TGi$ 、2 行目の画素を駆動する時間が 1 . 5 倍とされることを考慮して決定され、画素の輝度を上昇させるための乗算係数をデータゲイン  $DGi$  と呼ぶことにする。

40

#### 【 0 0 4 2 】

基準クロック  $PCLK$  は全列に共通のクロックであるので、輝度データに対する乗算も全ての列の輝度データに対して、行単位で同一の係数が乗算される。輝度データが最大値に満たない列においては、変調信号のパルス幅が決められた選択期間を越えることが無いことは明らかであろう。

#### 【 0 0 4 3 】

本実施形態による、入力される輝度データに対する表示輝度の特性を図 5 に示す。輝度データ及び表示輝度ともに同じ数値で正規化してある。図 5 において、 $f_1$  は基準クロック

50

PCLKの周期が固定されている場合の輝度データと表示輝度の関係を、 $f_2$ 、 $f_3$ はそれぞれ、基準クロックPCLKの周期を1.5倍、0.5倍した時の輝度データと表示輝度の関係を示す。

【0044】

p1は基準クロックPCLKが1倍の時の輝度データ“2”に対する表示輝度を示す点、p2は基準クロックPCLKが1倍の時の輝度データ“8”に対する表示輝度を示す点であり、図1の(a)の1行目と2行目の表示輝度を示している。

【0045】

これに対して、本実施形態では、2行目のデータ“8”の表示輝度は、基準クロックPCLKの周期が1.5倍に変更されているので、特性 $f_2$ 上の点p5に対応する表示輝度となる。また、1行目の輝度データ“2”に対応する輝度は、特性 $f_3$ 上の点p4になる。これは、PCLKの周期が0.5倍されると特性 $f_3$ 上の点p3に対応する表示輝度となるが、輝度データへの時間ゲインTGiの乗算によって、輝度データを2倍にし、更にデータゲインDGiの乗算によって、輝度データが更に1.5倍となって点p4の表示輝度が得られる。

【0046】

結局、本実施形態による基準クロックと選択期間の変更により、1行目の輝度データ“2”は点p1の表示輝度から点p4の表示輝度に、2行目の輝度データ“8”は点p2の表示輝度から点p5の表示輝度に、それぞれ1.5倍明るくなることわかる。

【0047】

一方、図1の(b)に示すように、輝度が低い一行目のような場合、選択期間が短くなるので、輝度データが0である本来発光させたくない画素における半選択電圧によるバックグラウンドレベルの発光時間を短くしているので、黒レベルの輝度を下げることができる。こうして、従来以上にコントラストを向上させることができる。

【0048】

現実には、自然画の表示においては、輝度データの値は平均的に小さく、行配線の選択期間に従来例のように固定の時間を割り振った場合、どの画素も駆動されていない無駄な時間が生じる可能性が多にあることが分かったので、上述した本実施形態により、この無駄な時間を効率的に実効的な発光期間に割り振ることができる。

【0049】

また、行配線の選択時間の合計がある時間、例えば、1フレームに対応する時間以下になるように、輝度データに応じて、選択期間を適時割り振れば、1フレームあたりの画素の発光時間を長くして、明るい表示画像が得られる。

【0050】

PWMは、基準クロックPCLKを計数し、計数値が対応する列配線の輝度データの値に等しくなるまで変調用基準電位を出力するように動作する。そのため、基準クロックPCLKを選択行毎に可変とし、選択行の画素の輝度データに応じて、周期の所定範囲内から選択された周期のクロックを用いれば、同じ輝度データであっても異なるパルス幅の変調信号を出力することができる。

【0051】

(実施形態2)  
本発明の実施形態2によるマトリクスパネルの駆動方法は、その変調方式が前述した実施形態1と異なる。

【0052】

本形態では、パルス幅変調(PWM)と振幅変調(PHM)とを組み合わせた変調方式であり、多値PWMと呼ぶことにする。

【0053】

本形態の変調方法は、基準クロックPCLKを計数し輝度データに対応するパルス幅と振幅を決定する。具体的には、振幅方向に変調信号波形を積み上げられなくなった場合パルス幅方向を伸ばしていく変調方式である。

10

20

30

40

50

## 【 0 0 5 4 】

図 6 は、変調される輝度データが“ 1 ”の場合、“ 4 ”の場合、“ 1 2 ”の場合、“ 1 8 ”の場合（最大輝度レベルの場合）を示している。この場合も変調信号は単位波形からなるものとみなせる。単位波形を示す長方形内の数字（ 1 ~ 1 8 ）は輝度データを意味する。

図 6 には、選択期間が 1 H の場合の、輝度データに対応する変調信号波形を示した。

## 【 0 0 5 5 】

図 7 に、入力される輝度データに対する表示輝度（正規化済）の特性を示す。この形態では図 6 に示したように振幅を決める変調用基準電圧：GND、V 1、V 2、V 3 を画素を構成する素子の特性に応じて、適当に選ぶことによって輝度データに対して輝度特性が線形となるようにする。

10

## 【 0 0 5 6 】

本形態では、変調用基準電圧として、GND、V 1、V 2、V 3 を用いたが、GND、V 1、V 2 のように 3 値以上であれば、例えば、5 値でも、6 値でも・・・10 値でもよい。

## 【 0 0 5 7 】

第二の実施形態の駆動方法も第一の駆動方法同様である。

## 【 0 0 5 8 】

説明を行うマトリクスパネルは第一の実施形態で説明した図 2 と同様のものを用いることができる。

20

## 【 0 0 5 9 】

図 8 を参照して、本形態による駆動方法を説明する。

## 【 0 0 6 0 】

1 行目の輝度データの最大値を“ 5 ”、2 行目の輝度データの最大値を“ 1 6 ”とすると、図 8 の ( a ) の V X n ような変調信号波形が得られる。ここでもブランキング期間を考えなければ、固定の選択期間（ 1 H ）の 2 倍が 1 フレームの時間である。

## 【 0 0 6 1 】

これに対して、本形態による変調信号波形は図 8 の ( b ) の V X n ようになる。図 6 に示したように 1 フレームに印加できる単位波形は 1 8 × 2 スロットあるが、発光に寄与する単位波形は 5 + 1 6 = 2 0 スロットである。

30

## 【 0 0 6 2 】

ここでは、2 行目の選択時間を 1 . 5 倍（ = 3 / 2 H ）とし、それに伴い 2 行目の選択期間における基準クロック P C L K の周期を 1 . 5 倍に拡大する。一方、1 行目の選択時間を残りの時間、すなわち 1 / 2 H とし、それに対応して 1 行目の選択期間における基準クロック P C L K の周期を 0 . 5 倍に縮める。そして、このままであると基準クロック P C L K の周期を 0 . 5 倍したことによる表示輝度低下がおきるので、それを補償するために 1 行目の輝度データを 2 倍に拡大補正し、更に、2 行目の画素の駆動時間が 1 . 5 倍になっているので、1 行目の輝度データを更に 1 . 5 倍に拡大する。こうして、フレーム内の表示輝度が全行に亘って揃うことになる。ここでも、選択行毎に画素データの最大値に応じて決まる単位波形の数を M h（ここでは、M h = 5 又は 1 6）、前記 M h の複数の選択期間に亘る合計数を M f（ここでは、M f = 5 + 1 6）、複数の選択期間に亘る表示可能な単位波形の合計数を M f x（ここでは、M f x = 2 × 1 8）、前記画素データへ必要に応じて乗算される乗算係数を G A I N、とした時に、G A I N = M f x / M f、又は  $1 < G A I N < M f x / M f$  を満足するように、M f x / M f を基に前記 G A I N が決定されることが好ましい。ここでは、3 6 / 2 1 より小さい 1 . 5 を G A I N として選んでいる。

40

## 【 0 0 6 3 】

こうして、本形態による変調信号波形は図 8 の ( b ) の様になり、多値 P W M 変調を用いた場合であっても、良好に選択期間を行毎に定めることができ、前述の実施形態と同様の効果を奏することができる。

50

## 【 0 0 6 4 】

(実施形態 3)

本発明の実施形態 3 によるマトリクスパネルの駆動方法は、その変調方式が前述した実施形態 1、2 と異なる。

## 【 0 0 6 5 】

本形態では、パルス幅変調 ( P W M ) と振幅変調 ( P H M ) とを組み合わせた変調方式である点において、実施形態 2 と同じ多値 P W M であるが、単位波形の配置順序が実施形態 2 と異なる。

## 【 0 0 6 6 】

本形態の変調方法は、基準クロック P C L K を計数し輝度データに対応するパルス幅と振幅を決定する。具体的には、時間方向に変調信号波形を伸ばし、伸ばせなくなくなった場合に振幅方向を積み上げる変調方式である。

## 【 0 0 6 7 】

図 9 は変調される輝度データが “ 2 ”、“ 1 2 ”、“ 1 6 ”、“ 1 8 ” の場合をそれぞれ示している。ここでは、選択期間を 1 H として示し、1 H の期間における 0 ~ 1 8 の輝度データに対応する変調信号波形の様子を示した。

## 【 0 0 6 8 】

図 1 0 は、入力される輝度データに対する表示輝度 (正規化済み) の特性を示す。ここでも、変調用基準電圧 : G N D、V 1、V 2、V 3 を適宜選ぶことによって輝度データに対して表示輝度特性が線形となるようにする。

## 【 0 0 6 9 】

1 行目の輝度データの最大値を “ 5 ”、2 行目の輝度データの最大値を “ 1 6 ” とすると、図 1 1 の ( a ) のような変調信号波形が得られる。ブランキング期間を考えなければ、固定の選択期間 ( 1 H ) の 2 倍が 1 フレームの時間である。

## 【 0 0 7 0 】

図 9、1 1 に示すように、1 フレームに印加できる単位波形は 1 8 × 2 スロットあり、実際に発光に寄与しているスロットは 5 + 1 6 = 2 1 スロットであり、一行目、二行目の選択時間の再配分を行えば、画素を駆動する時間と電圧を大きくできる可能性がある。

## 【 0 0 7 1 】

ここでは、2 行目の選択時間を 1 . 5 倍 ( = 3 / 2 H ) とし、それに伴い 2 行目の選択期間における基準クロック P C L K の周期を 1 . 5 倍に拡大する。一方、1 行目の選択時間を残りの時間、すなわち 1 / 2 H とし、それに対応して 1 行目の選択期間における基準クロック P C L K の周期を 0 . 5 倍に縮める。そして、このままであると基準クロック P C L K の周期を 0 . 5 倍したことによる表示輝度低下がおきるので、それを補償するために 1 行目の輝度データを 2 倍に拡大補正し、更に、2 行目の画素の駆動時間が 1 . 5 倍になっているので、1 行目の輝度データを更に 1 . 5 倍に拡大する。こうして、フレーム内での表示輝度が全行に亘って揃うことになる。選択行毎に画素データの最大値に応じて決まる単位波形の数を M h (ここでは、M h = 5 又は 1 6 )、前記 M h の複数の選択期間に亘る合計数を M f (ここでは、M f = 5 + 1 6 )、複数の選択期間に亘る表示可能な単位波形の合計数を M f × (ここでは、M f × = 2 × 1 8 )、前記画素データへ必要に応じて乗算される乗算係数を G A I N、とした時に、G A I N = M f × / M f、又は 1 < G A I N < M f × / M f を満足するように、M f × / M f を基に前記 G A I N が決定されることが好ましい。ここでは、3 6 / 2 1 より小さい 1 . 5 を G A I N として選んでいる。

## 【 0 0 7 2 】

こうして、本形態による変調信号波形は図 1 1 の ( b ) の様になり、図 9 に示したような形式の多値 P W M 変調を用いた場合であっても、良好に選択期間を行毎に定めることができ、前述の実施形態 1、2 と同様の効果を奏することができる。

## 【 0 0 7 3 】

又、選択期間と基準クロックとを選択行毎に定めたが、全ての行のうち少なくとも 2 行の選択期間と基準クロックの周期とが互いに異なればよく、全行毎に異ならしめる必要はな

10

20

30

40

50

い。

【 0 0 7 4 】

(実施形態 4)

図 1 2、1 3、1 4 を参照して、本実施形態について説明する。本形態は、前述した実施形態 1 をマルチ電子源を有する表示装置に適用する場合に好適なマトリクスパネルの駆動制御方法である。

【 0 0 7 5 】

本形態の駆動制御方法の基本構成は、前述した実施形態 1 と同じである。

【 0 0 7 6 】

図 1 2 に示すように、マトリクスパネル 1 は、薄型の真空容器内に、基板上に多数の電子源、例えば冷陰極素子 1 0 0 1 を配列してなるマルチ電子源と、電子の照射により画像を形成する蛍光体等の画像形成部材とを対向して備えている。そして、画素を構成する冷陰極素子 1 0 0 1 は列配線 1 0 0 2、行配線 1 0 0 3 の各交点近傍に配置され両配線に接続される。冷陰極素子 1 0 0 1 は、例えばフォトリソグラフィ・エッチングのような製造技術を用いれば基板上に精密に位置決めして形成できるため、微小な間隔で多数個を配列することが可能である。しかも、従来から CRT 等で用いられてきた熱陰極と比較すると、陰極自身や周辺部が比較的低温な状態で駆動できるため、より微細な配列ピッチのマルチ電子源を容易に実現できる。

10

【 0 0 7 7 】

冷陰極素子としては、特開平 1 0 - 0 3 9 8 2 5 号公報などに開示されている表面伝導型電子放出素子を用いることが好ましいものである。

20

【 0 0 7 8 】

表面伝導型電子放出素子の素子電圧  $V_f$  と素子電流  $I_f$ 、放出電流  $I_e$  の関係の一例を図 1 4 に示す。図 1 4 において、横軸は表面伝導型放出素子の素子電圧  $V_f$  を、縦軸は素子電流  $I_f$  ならびに放出電流  $I_e$  を示す。図 1 4 を見てわかるように放出電流  $I_e$  において、閾値電圧 (約 7.5 V) が存在し、閾値電圧以下では放出電流  $I_e$  が流れない。またそれ以上の電圧では印加する素子電圧に応じて放出電流  $I_e$  が流れる。この特性を利用して以下に示す単純マトリクス駆動が行える。

【 0 0 7 9 】

図 1 2 において、1 は薄型の真空容器内に、基板上に冷陰極素子 1 0 0 1 を配列してなるマルチ電子源を持つマトリクスパネルであり、図 1 に示す様に、例えば水平方向に 4 8 0 素子すなわち 1 6 0 画素 (RGB) × 3 が配置され、例えば、垂直方向に 2 4 0 素子が配置されている。素子数に関しては必要に応じて製品用途により決定されるので、この限りではない。マトリクスパネル 1 の各冷陰極素子 1 0 0 1 は、画像表示時の色に合わせ、 $R_{u,v}$  ( $u = 1, 2, 3, \dots, 240, v = 1, 4, 7, \dots, 478$ )、 $G_{u,v}$  ( $u = 1, 2, 3, \dots, 240, v = 2, 5, 8, \dots, 479$ )、 $B_{u,v}$  ( $u = 1, 2, 3, \dots, 240, v = 3, 6, 9, \dots, 480$ ) で示した。マトリクスパネル 1 は、例えば RGB ストライプ配列の画素配置をもつ。

30

【 0 0 8 0 】

2 はアナログデジタル変換器 (A/D コンバータ) であり、不図示のデコーダにより例えば NTSC 信号から RGB 信号にデコードされたアナログ RGB コンポーネント信号 (信号名を  $S_0$  とする) を、各々例えば 8 bit 幅のデジタル RGB 信号に変換する ( $S_1$ )。

40

【 0 0 8 1 】

3 はデータ並び変え部であり、A/D コンバータ 2 またはコンピュータ等のデジタル RGB 信号 ( $S_1$ ) を入力しマトリクスパネル 1 の画素配列に合わせ各色のデジタルデータを並べ変えて出力する (画像データ  $S_2$ ) 機能を有する。

【 0 0 8 2 】

4 は輝度データ変換器であり、画像データ  $S_2$  を入力し所望の輝度特性に変換する変換テーブルであり、例えば表示系の特性として CRT 用にガンマ補正された信号の逆変換をお

50

こなうような輝度データS3に変換する。データ並び変え部3と、輝度データ変換器4の処理順番は逆であってもかまわない。

【0083】

20はフレームメモリであり、入力される画像信号のタイミングで輝度データを1フレーム分記憶し、1フレーム前の記憶されている輝度データを後述するタイミングで読み出す。30は輝度データ乗算部であり、走査ライン(行配線)単位で決定される係数を輝度データS4に乗算する。

【0084】

5はシフトレジスタであり輝度データ乗算部30から出力される輝度データS5をシフトクロックCLKに合わせて順次シフト転送し、マトリクスパネル1のそれぞれの素子に対応した輝度データを平行に出力する。6はラッチ回路であり、シフトレジスタ5からの輝度データを水平同期信号に同期したロード信号LDで並列にラッチし、次のロード信号LDが入力される期間保持する。

10

【0085】

7は列駆動回路であり前述した様にパルス幅変調用の基準クロックCLKを計数し入力される輝度データに応じたパルス幅を有する変調信号をマトリクスパネル1の列配線に供給し、全列配線を各々駆動する。

【0086】

17は画素データに応じて選択可能な2つのレベルの変調用基準電圧(V1、GND)を、前記列駆動回路7に供給する電源回路である。後述するように、多値PWMの場合には、変調用基準電圧は少なくとも3つ以上(V1、V2、V3、GND)でありうる。

20

【0087】

8は行選択回路としての走査ドライバであり、マトリクスパネル1の行配線1003に接続される。81は走査信号発生部であり、入力画像信号の垂直同期信号に同期したKYST信号をタイミング制御部10によって決定された信号KHDで順次シフトする、そして選択/非選択信号を行配線数に対応して平行出力する。82はMOSトランジスタ等で構成されるスイッチ手段であり走査信号発生部81の選択/非選択信号の出力レベルによってスイッチを切り替え選択電位(-Vss)・非選択電位(GND)を出力する。

【0088】

10はタイミング制御部であり、各機能ブロックに所望のタイミングの制御信号を、入力画像の同期信号HD、VD及びデータサンプリングクロックDCLK、輝度データS3等から作る。

30

【0089】

また輝度データ変換器4の出力S3から表示を行う際の行選択時間やフレームメモリ20の読み出しタイミングや駆動回路7のロードタイミングなどを作り、KHD信号などを出力する。

【0090】

40は変調用の基準クロックを生成する基準クロック生成部であり、走査ライン(行配線)単位で決定される行選択時間毎に基準クロックCLKの周期を決定し出力する。基準クロック生成部40は、例えば不図示の電圧制御発振器や位相ロックループなどでクロックを生成しても良いし、複数のクロックを切り替え出力することによって実現しても良い。

40

【0091】

図13は図12に示したマトリクスパネルの駆動制御方法を説明するためのタイミングチャートである。

【0092】

図12において、不図示のデコーダにより、例えばNTSC信号からRGB信号にデコードされたアナログRGBコンポーネント信号S0を、A/Dコンバータ2は、各々例えば8bit幅のデジタルRGB信号S1に変換する。図示してはいないが、同期信号を元にPLLでサンプリングクロックDCLKを生成すると好適である。データ並び変え部3

50

は、A/Dコンバータ2またはコンピュータ等のデジタルRGB信号S1を入力する。この際、1走査ライン(1H)のデータ数は、マトリクスパネル1の列配線側の画素数で決めると処理が簡単になる。本実施形態の場合、マトリクスパネル1の列配線側の画素数を160に決めた。A/Dコンバータ2またはコンピュータ等のデジタルRGB信号(S1)は不図示のデータサンプリングクロック(DCLK)と同期して出力される。

【0093】

データ並び変え部3の入力信号S1は、RGBパラレル信号を、データサンプリングクロックDCLKの3倍の周波数のクロックである不図示のクロック(3DCLK)のタイミングで切り替えられ、マトリクスパネル1のRGB画素配列に従って、順次出力される。データ並び変え部3の出力信号S2は、輝度データ変換器4に入力される。輝度データ変換器4は、あらかじめ、所望のデータが記憶されている不図示の変換テーブルROMにより、例えばデータ並び変え部3の8bit幅の出力信号S2を例えば表示系の特性がCRTのガンマ特性と同等の輝度特性になるような輝度データS3に変換する。変換テーブルの特性は例えば図15のような特性を使用する。

10

【0094】

図13に示す様に、輝度データ変換器4の出力である輝度データS3は、入力される画像信号のタイミングでフレームメモリ20に書き込まれる。同時に、フレームメモリはタイミング制御部で決定されるタイミングで読み出される。すなわちタイミング制御部10で生成されたKHD信号に同期して1フレーム前の輝度データS4がフレームメモリから読み出される。図13において輝度信号S3, S4に記載されているyq(r)はフレーム番号r番目のq行目の輝度データを意味する。

20

【0095】

次に、タイミング制御部10により決定される行単位の係数を、補償回路としてのデータ乗算部30は輝度データS4に、乗算しシフトレジスタ5に、出力する(S5)。

【0096】

シフトレジスタ5に送られ、シフトクロックSCLKで順次シフト転送し、マトリクスパネル1のそれぞれの素子に対応した輝度データをシリアルパラレル変換し出力する。そしてラッチ6はKHD信号に同期したロード信号LDの立ち上がりでシリアルパラレル変換された輝度データをラッチし次のロード信号LDが入力されるまでデータを保持出力する。

30

【0097】

図13を見てわかるように、シフトレジスタ5に送られるシフト転送時間は、タイミング制御部10が決定する最小の選択時間より短くなるように設計する。例えば基準クロックPCLKの周期を1/2倍以上と決め、対応する時間内にシフト転送時間になるようにシフトクロックSCLKの周波数を決定する。また後述する基準クロックPCLKの周期を変化させるようにシフトクロックSCLK自体の周期を制御し、変化する選択時間内にデータをシフト転送しても良い。

【0098】

また、本形態では、従来のシフト転送時間より短い時間でシフト転送を行う必要があるため、例えば輝度データを多層化しシフトクロックの周波数を上げずに輝度データS5をシフトレジスタ5に並列に同時転送すると好適である。

40

【0099】

ロード信号LDの時刻を基準とし、駆動回路7は基準クロックPCLKに同期して輝度データにより決まる長さの変調信号を列配線X1~X480に出力し駆動する。図13においてVX1(3)、VX2(255)の括弧内の数字は輝度データの一例を示している。

【0100】

走査ドライバ8は、走査開始時刻を決める信号、つまり、図13の入力画像信号の垂直同期信号に同期した信号KYSTをクロックKHDに同期して順次転送することによって行配線を駆動する。そして順次行配線を走査し画像を形成する。

【0101】

50

本実施形態に於いて、走査ドライバ8は、KHDに同期して行配線を順次1番目(Y1)から240番目(Y240)を選択電圧-Vss(例えば-7.5V)で順次駆動する。この時、走査ドライバ8は、選択していない他の行配線の電圧を非選択電圧0Vに駆動する。

【0102】

走査ドライバ8が選択した行配線で、かつ、駆動回路7がパルス幅変調信号(駆動信号)を出力した列の冷陰極素子1001にはIeがそれに応じて流れる。そして駆動回路7が駆動信号を出力しない列配線に対応する素子は素子電流Ifが流れずしたがって放出電流Ieが流れないので発光しない。そして走査ドライバ8はKHDに同期して行配線を順次1から240番目を選択電圧で順次駆動し、対応する行配線に駆動回路7は輝度データに対応する駆動信号S17で駆動し、画像を形成する。

10

【0103】

また、走査ドライバ8は、輝度を向上させるために、同時に2本以上の行配線を選択するように動作することも好ましいものである。

【0104】

次に選択時間の割り振り、すなわち、KHD、PCLK、データ乗算部の係数の生成方法について説明する。

【0105】

タイミング制御部10は、輝度データS3を受け走査ライン毎に、つまり選択行毎に、全列に対応した輝度データ群の中から輝度データの最大値MDiを求める。ここでiは走査ライン番号である。

20

【0106】

次に、i番目の走査配線の第1の乗算係数(時間ゲイン)をTGiとする。時間ゲインをTGiは、本形態における基準クロックPCLKの周期に対する走査配線の選択時間を変えない一般的な駆動の場合の仮想固定基準クロックPCLK'の周期との比に相当する。本形態の基準クロックPCLKの周期が1/2倍に変更されるならば、時間ゲインTGiは2となる。i番目の走査ラインに対応する第2の乗算係数(データゲイン)をDGiとする。

【0107】

さらに、駆動回路7内の変調器の入力データの上限値をDataMAX、走査配線の選択時間を変えない通常の駆動の場合の基準選択時間をHとする。また、表示を行う1フレーム時間をTvとする。ここで表示を行う1フレーム時間Tvは、通常入力される画像信号のフレーム時間と同一であるとよりよい。

30

【0108】

フレーム単位の表示輝度上昇率をGAINとすると、以下の式1)から式3)が成り立つGAIN-1でありなるべく大きなGAINで成り立つようなTGi、DGiをタイミング制御部10は算出する。この算出処理は高速なCPUによって行っても良いし、例えば近似解を得るハードウェアを用いても良い。

【0109】

$$TGi \times DGi = GAIN$$

(任意のiに対して成り立つこと) . . . 式1)

$$MDi \times DGi = DataMAX$$

(任意のiに対して成り立つこと) . . . 式2)

40

【外1】

$$\sum_{i=1}^{240} ((1/TGi) \times H) \leq Tv \quad \dots \text{式3)}$$

【0110】

50

そして、タイミング制御部 10 は基準クロック PCLK の周期を  $1 / (TGi)$  と決定し出力し、データ乗算部 30 で乗算する第 2 の乗算係数として DGi を出力する。

【0111】

以上により、入力される画像データ（厳密には輝度データ S3）に応じて各走査配線の選択時間を割り振ることができる。

【0112】

式 1) から式 3) の条件を満たす解として、入力される輝度データ S3 によっては、GAIN が非常に大きくなる場合がある。例えば画像全体が暗い場合などが相当する。本来暗い画像が明るく表示されることが起こるので、GAIN に対して上限値を設けることがより好適である。

10

【0113】

また、前述したシフトレジスタ 5 に輝度データを送るシフト転送時間を確保するため、また基準クロック PCLK の周波数の上限を規定するために、時間ゲイン TGi の上限を設定しておくが良い。たとえば、時間ゲイン TGi の上限を 2 に設定すれば動作周波数は 2 倍になる。実際の上限は使用するデバイスの動作周波数の上限値から決定すると良い。

【0114】

また、表示輝度上昇率 GAIN はフレーム単位で変動する可能性があり、変動が大きいとフレーム単位で画面輝度が変わり、フリッカが生じることがある。この場合 GAIN が連続するシーンではなだらかに変化するように、シーンが変わったときは急激に変化することも許すように計算すると動画像の場合より好適である。

20

【0115】

さらに、1 フレームで変調可能なタイムスロットを各走査ラインごとの Mdi で決まるタイムスロットの合計で除して GAIN を決定し、式 1)、式 2)、式 3) を計算すると計算量が少なくなる。

【0116】

本形態では、従来のように選択時間が固定の駆動方法に比べ、自然画像のような平均換輝度レベル (APL) が小さな画像の表示輝度を向上することができ、同時に黒レベルの輝度を低下させコントラストも向上させることができる。

【0117】

このような、選択時間の割り振り、すなわち、KHD、PCLK、データ乗算部の係数の生成方法は、実施形態 2 や 3 においても同様に適用できることは言うまでもない。

30

【0118】

本形態のように、選択期間の長さ及び / 又は基準クロックの周期に応じて、選択期間における画素の輝度の所望値からのずれを補償するための、信号処理を行う補償回路 30 を設けた場合には、例えば、選択行毎に前記画素データの最大値に応じて決まる単位波形の数を Mh、前記 Mh の複数の選択期間に亘る合計数を Mf、前記複数の選択期間に亘る表示可能な単位波形の合計数を Mfx、前記画素データに必要なに応じて乗算される乗算係数を GAIN、とした時に、前記 GAIN を  $Mfx / Mf$  に基づいて決定すること等が可能となる。

【0119】

また、図 12 に示した駆動回路の変調器の構成を変更すれば、図 12 の構成で、実施形態 2 や 3 の変調方式を採用したマトリクスパネルの駆動制御方法を実現することができる。

40

【0120】

このような変調方式に用いられる変調器は欧州特許公開 1267319 号公報に開示されているものと、同様のものを用いることができる。

【0121】

特に実施形態 3 を図 12 の構成で実現する場合には、画素データに応じて選択可能な少なくとも 3 つのレベルの変調用基準電圧 (V1、V2、V3、GND) を、前記列駆動回路 7 に供給する電源回路 (17) を設け、第 1 の変調範囲 (スロット 1 ~ 8 まで) においては、第 1 の変調用基準電圧 V1 によるパルス幅変調がなされ、それより輝度レベルの高い

50

第2の変調範囲(スロット9から14)では、前記第1の変調用基準電圧より高い第2の変調用基準電圧V2によるパルス幅変調がなされる期間を有するように列駆動回路7の変調器を構成するとよい。これにより、選択期間において、マトリクス配線やアノードに流れる電流が時間方向に分散されるので、電流集中が抑制される。このような複雑な変調信号の場合にも、基準クロックPCLKの周期を変更して、選択期間を定めているので、容易にデータに応じた選択期間の変更を行うことができる。

#### 【0122】

(その他の実施形態)

本発明の説明では走査ライン毎、つまり選択行毎にその行の複数の画素にて表示すべき輝度データ群のなかから輝度データの最大値MDiを求めたが、例えば、求められた最大値の95%の値を輝度データのMDiとして扱っても良い。この場合、さらに明るく表示することができる。その場合、最大値の95%を超える輝度データより選択期間が短くなるため、不図示のリミッタ回路をデータ乗算部30の後に追加し輝度データにリミッタをかけることが望ましい。そのためピーク輝度がわずかながら抑制されるが、他の階調では明るく表示を行えるため、輝度の低いマトリクスパネルの駆動制御方法としては有効である。

10

#### 【0123】

実施形態2および実施形態3において変調信号波形の電圧の積み重ね方が立ち上がり、立ち下りが階段状なるように駆動する例を示したが、このように階段状にせず単純に積み重ねた、例えば図9の単位波形1の上に単位波形9が配置される変調波形であっても良い。このような波形は、特開平7 181917号などに記載されている。

20

#### 【0124】

以上詳述したように、本発明の各実施形態によれば、選択期間にマトリクスパネルの複数行から少なくとも1つの行を選択する行選択工程と、該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動工程と、前記変調信号の1階調分に相当する単位波形の長さを決める基準であって、前記変調信号の生成に用いられる基準クロックを、前記列駆動回路に、供給するクロック供給工程と、を有する、マトリクスパネルの駆動制御方法において、前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための設定工程を含み、前記設定工程では、画素データの最大値が相対的に大きな行の前記選択期間および前記基準クロックの周期は大きく、画素データの最大値が相対的に小さな行の前記選択期間および前記基準クロックの周期は小さくなるように割り当てる。これにより、高いコントラストの画像表示を実現することができる。

30

#### 【0125】

選択期間とクロックの周期が選択される場所のそれぞれの可変範囲の上限、下限は、フレーム周波数や行や列の数などに応じて適宜定められるものであり、特別な値に限定されるものではない。

#### 【0126】

また、本発明に用いられる画素は、可視光を発生する画素に限定されるものではなく、電子線を放出するものであってもよい。つまり、本発明に用いられる画素は、冷陰極素子や、冷陰極素子と蛍光体とを組み合わせた電子放出型表示素子に限定されるものではなく、有機EL素子、無機EL素子、有機LED、無機LEDなどに適用できる。また、冷陰極素子は、表面伝導型電子放出素子に限定されるものではなく、スピント型や、CNTやGNFといった炭素繊維を電子放出体として用いた型式の電界放出冷陰極素子を用いることもできる。或いは、MIM型放出素子で構成されていてもよい。

40

#### 【0127】

【発明の効果】

以上説明したように、本発明によれば、選択期間にマトリクスパネルの複数行(例えば、Y1、Y2、~Y240)から少なくとも1つの行を選択する行選択回路(例えば8)と、該選択期間に同期して、前記マトリクスパネルの複数の列(例えば、X1、X2、~

50

X480)に画素データ(例えば、S0、S1、S2、S3、S4、S5)に基づいた変調信号(例えばVXn)を供給する列駆動回路(例えば7)と、前記変調信号の1階調分に相当する単位波形の長さを決める基準であって、前記変調信号の生成に用いられる基準クロックを、前記列駆動回路に、供給するクロック供給回路(例えば、100、40)と、を有する、マトリクスパネルの駆動制御装置において、前記画素データに応じて、前記選択期間の長さと同記基準クロックの周期とを選択行毎に設定するための制御回路(例えば、100、10、40)を備えており、前記制御回路は、画素データの最大値が相対的に大きな行の前記選択期間および前記基準クロックの周期は大きく、画素データの最大値が相対的に小さな行の前記選択期間および前記基準クロックの周期は小さくなるように制御する。これにより、表示ピーク輝度を向上させ、黒レベルの輝度を下げ、コントラストの更なる向上が実現できる。

10

【図面の簡単な説明】

【図1】本発明の実施形態1によるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。

【図2】本発明に用いられるマトリクスパネルの駆動制御装置を示すブロック図である。

【図3】本発明の実施形態1によるマトリクスパネルの駆動制御方法に用いられる変調信号を示す図である。

【図4】本発明の実施形態1によるマトリクスパネルの駆動制御方法に用いられる変調信号の輝度データに対する表示輝度特性を示す図である。

【図5】本発明の実施形態1によるマトリクスパネルの駆動制御方法による輝度データに対する表示輝度特性を説明するための図である。

20

【図6】本発明の実施形態2によるマトリクスパネルの駆動制御方法に用いられる変調信号を示す図である。

【図7】本発明の実施形態2によるマトリクスパネルの駆動制御方法に用いられる変調信号の輝度データに対する表示輝度特性を示す図である。

【図8】本発明の実施形態2によるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。

【図9】本発明の実施形態3によるマトリクスパネルの駆動制御方法に用いられる変調信号を示す図である。

【図10】本発明の実施形態3によるマトリクスパネルの駆動制御方法に用いられる変調信号の輝度データに対する表示輝度特性を示す図である。

30

【図11】本発明の実施形態3によるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。

【図12】本発明に用いられる別のマトリクスパネルの駆動制御装置を示すブロック図である。

【図13】本発明に用いられるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。

【図14】画像データに対する輝度データ特性の一例を示す図である。

【図15】変換テーブルの特性を示す図である。

【符号の説明】


40

- 1 マトリクスパネル
- 2 アナログデジタル変換器
- 3 データ並び変え部
- 4 輝度データ変換器
- 5 シフトレジスタ
- 6 ラッチ回路
- 7 列駆動回路
- 8 行選択回路(走査ドライバ)
- 10 タイミング制御部
- 20 フレームメモリ


50

- 3 0 補償回路 (データ乗算部)
- 4 0 PCLK生成部
- 8 1 走査信号発生部
- 8 2 スイッチ手段
- 1 0 0 制御回路
- 1 0 0 1 画素 (冷陰極素子)
- 1 0 0 2 列配線
- 1 0 0 3 行配線


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【 図 15 】



---

フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/20	6 4 1 A
G 0 9 G	3/20	6 4 1 C
G 0 9 G	3/20	6 4 1 K
G 0 9 G	3/20	6 4 2 D
G 0 9 G	3/20	6 4 2 E
H 0 4 N	5/68	B

(56)参考文献 特開平 1 1 - 0 1 5 4 3 0 ( J P , A )  
特開 2 0 0 1 - 1 0 9 4 2 1 ( J P , A )  
特開 2 0 0 2 - 3 1 1 8 8 5 ( J P , A )  
特開 2 0 0 0 - 0 5 6 7 2 7 ( J P , A )  
特開 2 0 0 1 - 3 3 1 1 4 3 ( J P , A )

(58)調査した分野(Int.Cl. , D B 名)

G09G 3/22

G09G 3/20