

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2017 年 6 月 29 日 (29.06.2017)



(10) 国际公布号
WO 2017/107295 A1

- (51) 国际专利分类号:
G09G 3/36 (2006.01)
- (21) 国际申请号: PCT/CN2016/072850
- (22) 国际申请日: 2016 年 1 月 29 日 (29.01.2016)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201511003688.X 2015 年 12 月 25 日 (25.12.2015) CN
- (71) 申请人: 武汉华星光电技术有限公司 (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。
- (72) 发明人: 陈彩琴 (CHEN, Caiqin); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。 赵莽 (ZHAO, Mang); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。
- (74) 代理人: 深圳市德力知识产权代理事务所 (COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广东省深圳市福田区上步中路深勘大厦 15E, Guangdong 518028 (CN)。
- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO,

[见续页]

(54) Title: GOA CIRCUIT APPLICABLE TO IN CELL-TYPE TOUCH DISPLAY PANEL

(54) 发明名称: 适用于 In Cell 型触控显示面板的 GOA 电路




图2

(57) Abstract: A GOA circuit applicable to an In Cell-type touch display panel. A third transmission gate (TG3) formed by a second P-type thin film transistor (T2) and a third N-type thin film transistor (T3), a first P-type thin film transistor (T1) and a fourth N-type thin film transistor (T4) are added to an output buffer module (600); a touch control signal (TCK) and a reverse phase touch control signal (XTCK) are introduced to control the working state of the output buffer module (600), so that at a touch control scanning stage, the third transmission gate (TG3) is turned off, the first and the fourth thin film transistors (T1, T4) are turned on, and a gate scanning drive signal output end (Gate(N)) is suspended; and an output gate scanning drive signal is in a high impedance state, and has the same high and low potential jump along with a jump between the high and the low potentials of a touch control scanning drive signal, so that a load of an IC for signal processing at the touch control scanning stage can be reduced, thus improving the working efficiency of a GOA circuit.

(57) 摘要:

[见续页]



WO 2017/107295 A1



RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, **本国际公布:**

CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, — 包括国际检索报告(条约第 21 条(3))。
TG)。

一种适用于 In Cell 型触控显示面板的 GOA 电路, 在输出缓冲模块 (600) 中增加了由第二 P 型薄膜晶体管 (T2) 与第三 N 型薄膜晶体管 (T3) 构成的第三传输门 (TG3)、第一 P 型薄膜晶体管 (T1)、及第四 N 型薄膜晶体管 (T4), 并引入触控控制信号 (TCK) 与反相触控控制信号 (XTCK) 来控制输出缓冲模块 (600) 的工作状态, 使得在触控扫描阶段, 第三传输门 (TG3) 关闭, 第一、第四薄膜晶体管 (T1、T4) 打开, 栅极扫描驱动信号输出端 (Gate (N)) 悬空, 输出的栅极扫描驱动信号呈高阻态, 跟随触控扫描驱动信号在高、低电位之间跳变而发生同样的高、低电位跳变, 能够降低 IC 在触控扫描阶段对于信号处理的负载, 提升 GOA 电路的工作效率。

适用于 In Cell 型触控显示面板的 GOA 电路

技术领域

5 本发明涉及触控显示技术领域，尤其涉及一种适用于 In Cell 型触控显示面板的 GOA 电路。

背景技术

GOA (Gate Driver on Array) 技术即阵列基板行驱动技术，是利用薄膜晶体管 (Thin Film Transistor, TFT) 液晶显示器阵列制程将栅极扫描驱动
10 电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA 电路具有两项基本功能：第一是输出扫描驱动信号，驱动面板内的栅极线，打开显示区内的 TFT，以对像素进行充电；第二是移位寄存功能，当一个扫描驱动信号输出完成后，通过时钟控制进行下一个扫描驱动信号的输出，
15 并依次传递下去。

嵌入式触控技术是将触控面板和液晶面板结合为一体，并将触控面板功能嵌入到液晶面板内，使得液晶面板同时具备显示和感知触控输入的功能。随着显示技术的飞速发展，触控显示面板已经广泛地被人们所接受及使用，如智能手机、平板电脑等均使用了触控显示面板。

20 现有的嵌入式触控技术主要分为两种：一种是触控电路在液晶盒上型 (On Cell)，另一种是触控电路在液晶盒内型 (In Cell)。

现有技术的 In cell 型触控显示面板会在每一帧画面的正常显示 (Display) 期间之后实现触控侦测 (Sensing) 的功能，即触控扫描信号在 GOA 电路的各级 GOA 单元均完成输出栅极扫描驱动信号的时刻开启，
25 进入触控侦测。

图 1 所示为一种现有的适用于 In Cell 型触控显示面板的 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块 100、控制输入模块 200、复位模块 300、锁存模块 400、与非门信号处理模块 500、及输出缓冲模块 600。

30 所述正反向扫描控制模块 100 用于对上、下级的级传信号进行选择，实现正向或反向扫描驱动。所述控制输入模块 200 用于级传信号的输入控制，实现对第一节点 Q(N) 的充电。所述复位模块 300 用于对第一节点 Q(N) 进行清零处理。所述锁存模块 400 用于锁存级传信号。所述与非门信号处

理模块 500 用于对锁存的级传信号与时钟信号进行与非处理，以产生本级的栅极扫描驱动信号；所述输出缓冲模块 600 包括奇数个串联的反相器，用于增加栅极扫描驱动信号的驱动能力，减小阻容延迟（RC Loading）。

具体地，设 N 为正整数，除第一级 GOA 单元与最后一级 GOA 单元外，
5 在第 N 级 GOA 单元中：

所述正反向扫描控制模块 100 包括：第一传输门 TG1，所述第一传输门 TG1 的低电位控制端接入第一直流控制信号 U2D，高电位控制端接入第二直流控制信号 D2U，输入端电性连接于上一级第 N-1 级 GOA 单元的第一节点 Q(N-1)，输出端电性连接于第一时钟控制反相器 TF1 的输入端；以及第二传输门 TG2，所述第二传输门 TG2 的高电位控制端接入第一直流控制信号 U2D，低电位控制端接入第二直流控制信号 D2U，输入端电性连接于下一级第 N+1 级 GOA 单元的第一节点 Q(N+1)，输出端电性连接于第一时钟控制反相器 TF1 的输入端；第 N-1 级 GOA 单元的第一节点 Q(N-1) 的电位作为正向扫描级传信号，第 N+1 级 GOA 单元的第一节点 Q(N+1) 的电位作为反向扫描级传信号；
10 15

所述控制输入模块 200 包括：第一时钟控制反相器 TF1，所述第一时钟控制反相器 TF1 的高电位控制端电性连接于第 M 条时钟信号 CK(M)，低电位控制端电性连接于第 M 条反相时钟信号 XCK(M)，输出端电性连接于第二节点 P(N)；

20 所述复位模块 300 包括：第一 P 型薄膜晶体管 T1，所述第一 P 型薄膜晶体管 T1 的栅极接入复位信号 Reset，源极接入恒压高电位 VGH，漏极电性连接于第二节点 P(N)；

所述锁存模块 400 包括：第二时钟控制反相器 TF2，所述第二时钟控制反相器 TF2 的低电位控制端电性连接于第 M 条时钟信号 CK(M)，高电位控制端电性连接于第 M 条反相时钟信号 XCK(M)，输入端电性连接于第一节点 Q(N)，输出端电性连接于第二节点 P(N)；以及第一反相器 IN1，所述第一反相器 IN1 的输入端电性连接于第二节点 P(N)，输出端电性连接于第一节点 Q(N)；
25

所述与非门信号处理模块 500 包括：与非门 NAND，所述与非门 NAND 的第一输入端电性连接于第一节点 Q(N)，第二输入端接入第 M+2 条时钟信号，输出端电性连接于第二反相器 IN2 的输入端；
30

所述输出缓冲模块 600 包括：第二反相器 IN2，所述第二反相器 IN2 的输出端电性连接于第三反相器 IN3 的输入端；第三反相器 IN3，所述第三反相器 IN3 的输出端电性连接于第四反相器 IN4 的输入端；以及第四反相

器 IN4 所述第四反相器 IN4 的输出端电性连接于栅极扫描驱动信号输出端 Gate(N)。

上述现有的适用于 In Cell 型触控显示面板的 GOA 电路在正常显示阶段的工作过程为: 以正向扫描为例, 当第 N-1 级 GOA 单元的第一节点 Q(N-1) 的电位为高时, 第 M 条时钟信号 CK(M) 提供高电位, 第一节点 Q(N) 被充电至高电平; 当第 M 条时钟信号 CK(M) 转变为低电位后, 第一节点 Q(N) 的电位被锁存模块 400 锁存; 当第 M+2 条时钟信号 CK(M+2) 的高电位来临时, 栅极扫描驱动信号输出端 Gate(N) 输出高电位; 当第 M+2 条时钟信号 CK(M+2) 转变为低电位后, 栅极扫描驱动信号输出端 Gate(N) 稳定输出低电位。

但在触控扫描阶段, 所有的信号线都要叠加一个跟随着触控驱动信号而变化的脉冲。触控显示面板正常显示完毕之后进行触控扫描, 栅极扫描驱动信号输出端 Gate(N) 接入恒压低电位, 此时恒压低电位会随着触控驱动信号的跳变而发生改变, 栅极扫描驱动信号也会随着触控驱动信号的变化而变化。这种触控扫描面板的工作方式需要在触控扫描阶段通过集成电路板 (Integrated Circuit, IC) 对栅极扫描驱动信号进行波形处理, 导致 IC 的负载较大。

发明内容

本发明的目的在于提供一种适用于 In Cell 型触控显示面板的 GOA 电路, 能够降低 IC 在触控扫描阶段对于信号处理的负载, 提升 GOA 电路的工作效率。

为实现上述目的, 本发明提供了一种适用于 In Cell 型触控显示面板的 GOA 电路, 包括: 级联的多级 GOA 单元, 每一级 GOA 单元均包括: 正反向扫描控制模块、控制输入模块、复位模块、锁存模块、与非门信号处理模块、及输出缓冲模块;

设 N 为正整数, 除第一级 GOA 单元与最后一级 GOA 单元外, 在第 N 级 GOA 单元中:

所述正反向扫描控制模块包括: 第一传输门, 所述第一传输门的低电位控制端接入第一直流控制信号, 高电位控制端接入第二直流控制信号, 输入端电性连接于上一级第 N-1 级 GOA 单元的第一节点, 输出端电性连接控制输入模块; 以及第二传输门, 所述第二传输门的高电位控制端接入第一直流控制信号, 低电位控制端接入第二直流控制信号, 输入端电性连接于下一级第 N+1 级 GOA 单元的第一节点, 输出端电性连接控制输入模块;

第 N-1 级 GOA 单元的第一节点的电位作为正向扫描级传信号, 第 N+1 级 GOA 单元的第一节点的电位作为反向扫描级传信号;

5 所述控制输入模块包括: 第一时钟控制反相器, 所述第一时钟控制反相器的高电位控制端接入第 M 条时钟信号, 低电位控制端接入第 M 条反相时钟信号, 输入端电性连接于第一传输门的输出端及第二传输门的输出端, 输出端电性连接于第二节点;

所述复位模块包括: 第十一 P 型薄膜晶体管, 所述第十一 P 型薄膜晶体管的栅极接入复位信号, 源极接入恒压高电位, 漏极电性连接于第二节点;

10 所述锁存模块包括: 第二时钟控制反相器, 所述第二时钟控制反相器的低电位控制端接入第 M 条时钟信号, 高电位控制端接入第 M 条反相时钟信号, 输入端电性连接于第一节点, 输出端电性连接于第二节点; 以及第一反相器, 所述第一反相器的输入端电性连接于第二节点, 输出端电性连接于第一节点;

15 所述与非门信号处理模块包括: 与非门, 所述与非门的第一输入端电性连接于第一节点, 第二输入端接入第 M+2 条时钟信号, 输出端电性连接输出缓冲模块;

所述输出缓冲模块包括:

20 由第七 P 型薄膜晶体管与第八 N 型薄膜晶体管构成的第二反相器; 所述第七 P 型薄膜晶体管的栅极电性连接于第八 N 型薄膜晶体管的栅极作为第二反相器的输入端并电性连接于与非门的输出端, 所述第七 P 型薄膜晶体管的漏极电性连接于第八 N 型薄膜晶体管的漏极作为第二反相器的输出端, 所述第七 P 型薄膜晶体管的源极电接入恒压高电位, 所述第八 N 型薄膜晶体管的源极接入恒压低电位;

25 由第二 P 型薄膜晶体管与第三 N 型薄膜晶体管构成的第三传输门; 所述第二 P 型薄膜晶体管的栅极作为第三传输门的低电位控制端接入触控控制信号, 所述第三 N 型薄膜晶体管的栅极作为第三传输门的高电位控制端接入反相触控控制信号, 所述第二 P 型薄膜晶体管的源极与第三 N 型薄膜晶体管的源极电性连接, 所述第二 P 型薄膜晶体管的漏极与第三 N 型薄膜晶体管的漏极电性连接, 分别作为第三传输门的输入端与输出端;

30 第六 P 型薄膜晶体管, 所述第六 P 型薄膜晶体的栅极电性连接于第二反相器的输出端, 源极接入恒压高电位, 漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极;

第一 P 型薄膜晶体管, 所述第一 P 型薄膜晶体管的栅极接入反相触控

控制信号，源极接入恒压高电位，漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极；

5 第四 N 型薄膜晶体管，所述第四 N 型薄膜晶体管的栅极接入触控控制信号，源极接入恒压低电位，漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极；

第五 N 型薄膜晶体管，所述第五 N 型薄膜晶体管的栅极电性连接于第二反相器的输出端，源极接入恒压低电位，漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极；

10 第九 P 型薄膜晶体管，所述第九 P 型薄膜晶体管的源极接入恒压高电位，漏极电性连接于栅极扫描驱动信号输出端；

第十 N 型薄膜晶体管，所述第十 N 型薄膜晶体管的源极接入恒压低电位，漏极电性连接于栅极扫描驱动信号输出端；

所述第一直流控制信号与第二直流控制信号的电位相反；

15 在正常显示阶段，所述触控控制信号为低电位，反相触控控制信号为高电位，触控扫描驱动信号提供低电位；在触控扫描阶段，所述触控控制信号为高电位，反相触控控制信号为低电位，触控扫描驱动信号提供周期性脉冲信号，所述栅极扫描驱动信号输出端悬空，输出的栅极扫描驱动信号呈高阻态，跟随触控扫描驱动信号在高、低电位之间跳变而发生同样的高、低电位跳变。

20 在第一级 GOA 单元中，所述第一传输门的输入端接入电路的起始信号。

在最后一级 GOA 单元中，所述第二传输门的输入端接入电路的起始信号。

25 所述第一反相器包括：一 N 型薄膜晶体管与一 P 型薄膜晶体管，所述 N 型薄膜晶体管的栅极与 P 型薄膜晶体管的栅极电性连接作为输入端，N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为输出端，N 型薄膜晶体管的源极接入恒压低电位，P 型薄膜晶体管的源极接入恒压高电位。

30 所述第一与第二时钟控制反相器均包括：两串联的 N 型薄膜晶体管与两串联的 P 型薄膜晶体管，其中一个 P 型薄膜晶体管的栅极作为时钟控制反相器的低电位控制端，源极接入恒压高电位，漏极电性连接于另一个 P 型薄膜晶体管的源极；一个 N 型薄膜晶体管栅极作为时钟控制反相器的高电位控制端，源极接入恒压低电位，漏极电性连接于另一个 N 型薄膜晶体

管的源极；另一个 N 型薄膜晶体管的栅极与另一个 P 型薄膜晶体管的栅极电性连接作为时钟控制反相器的输入端，另一个 N 型薄膜晶体管的漏极与另一个 P 型薄膜晶体管的漏极电性连接作为时钟控制反相器的输出端。

所述第一和第二传输门均包括：相对设置的一 N 型薄膜晶体管与一 P 型薄膜晶体管，所述 N 型薄膜晶体管的栅极作为传输门的高电位控制端，所述 P 型薄膜晶体管的栅极作为传输门的低电位控制端，N 型薄膜晶体管的源极与 P 型薄膜晶体管的源极电性连接作为传输门的输入端，N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为传输门的输出端。

所述与非门包括：串联的两 N 型薄膜晶体管与相对设置的两 P 型薄膜晶体管，其中第一个 P 型薄膜晶体管的栅极与第一个 N 型薄膜晶体管的栅极电性连接作为与非门的第一输入端，第二个 P 型薄膜晶体管的栅极与第二个 N 型薄膜晶体管的栅极电性连接作为与非门的第二输入端，两个 P 型薄膜晶体管的源极均接入恒压高电位，两个 P 型薄膜晶体管的漏极均与第一个 N 型薄膜晶体管的漏极电性连接作为与非门的输出端，第一个 N 型薄膜晶体管的源极与第二个 N 型薄膜晶体管的漏极电性连接，第二个 N 型薄膜晶体管的源极接入恒压低电位。

当所述第一直流控制信号提供低电位且第二直流控制信号提供高电位时，进行正向扫描；当所述第一直流控制信号提供高电位且第二直流控制信号提供低电位时，进行反向扫描。

本发明还提供一种适用于 In Cell 型触控显示面板的 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块、控制输入模块、复位模块、锁存模块、与非门信号处理模块、及输出缓冲模块；

设 N 为正整数，除第一级 GOA 单元与最后一级 GOA 单元外，在第 N 级 GOA 单元中：

所述正反向扫描控制模块包括：第一传输门，所述第一传输门的低电位控制端接入第一直流控制信号，高电位控制端接入第二直流控制信号，输入端电性连接于上一级第 N-1 级 GOA 单元的第一节点，输出端电性连接控制输入模块；以及第二传输门，所述第二传输门的高电位控制端接入第一直流控制信号，低电位控制端接入第二直流控制信号，输入端电性连接于下一级第 N+1 级 GOA 单元的第一节点，输出端电性连接控制输入模块；第 N-1 级 GOA 单元的第一节点的电位作为正向扫描级传信号，第 N+1 级 GOA 单元的第一节点的电位作为反向扫描级传信号；

所述控制输入模块包括：第一时钟控制反相器，所述第一时钟控制反

相器的高电位控制端接入第 M 条时钟信号,低电位控制端接入第 M 条反相时钟信号,输入端电性连接于第一传输门的输出端及第二传输门的输出端,输出端电性连接于第二节点;

5 所述复位模块包括:第十一 P 型薄膜晶体管,所述第十一 P 型薄膜晶体管的栅极接入复位信号,源极接入恒压高电位,漏极电性连接于第二节点;

10 所述锁存模块包括:第二时钟控制反相器,所述第二时钟控制反相器的低电位控制端接入第 M 条时钟信号,高电位控制端接入第 M 条反相时钟信号,输入端电性连接于第一节点,输出端电性连接于第二节点;以及第一反相器,所述第一反相器的输入端电性连接于第二节点,输出端电性连接于第一节点;

所述与非门信号处理模块包括:与非门,所述与非门的第一输入端电性连接于第一节点,第二输入端接入第 M+2 条时钟信号,输出端电性连接输出缓冲模块;

15 所述输出缓冲模块包括:

由第七 P 型薄膜晶体管与第八 N 型薄膜晶体管构成的第二反相器;所述第七 P 型薄膜晶体管的栅极电性连接于第八 N 型薄膜晶体管的栅极作为第二反相器的输入端并电性连接于与非门的输出端,所述第七 P 型薄膜晶体管的漏极电性连接于第八 N 型薄膜晶体管的漏极作为第二反相器的输出端,所述第七 P 型薄膜晶体管的源极接入恒压高电位,所述第八 N 型薄膜晶体管的源极接入恒压低电位;

20 由第二 P 型薄膜晶体管与第三 N 型薄膜晶体管构成的第三传输门;所述第二 P 型薄膜晶体管的栅极作为第三传输门的低电位控制端接入触控控制信号,所述第三 N 型薄膜晶体管的栅极作为第三传输门的高电位控制端接入反相触控控制信号,所述第二 P 型薄膜晶体管的源极与第三 N 型薄膜晶体管的源极电性连接,所述第二 P 型薄膜晶体管的漏极与第三 N 型薄膜晶体管的漏极电性连接,分别作为第三传输门的输入端与输出端;

25 第六 P 型薄膜晶体管,所述第六 P 型薄膜晶体的栅极电性连接于第二反相器的输出端,源极接入恒压高电位,漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极;

30 第一 P 型薄膜晶体管,所述第一 P 型薄膜晶体管的栅极接入反相触控控制信号,源极接入恒压高电位,漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极;

第四 N 型薄膜晶体管,所述第四 N 型薄膜晶体管的栅极接入触控控制

信号，源极接入恒压低电位，漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极；

第五 N 型薄膜晶体管，所述第五 N 型薄膜晶体管的栅极电性连接于第二反相器的输出端，源极接入恒压低电位，漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极；

第九 P 型薄膜晶体管，所述第九 P 型薄膜晶体管的源极接入恒压高电位，漏极电性连接于栅极扫描驱动信号输出端；

第十 N 型薄膜晶体管，所述第十 N 型薄膜晶体管的源极接入恒压低电位，漏极电性连接于栅极扫描驱动信号输出端；

所述第一直流控制信号与第二直流控制信号的电位相反；

在正常显示阶段，所述触控控制信号（TCK）为低电位，反相触控控制信号为高电位，触控扫描驱动信号提供低电位；在触控扫描阶段，所述触控控制信号为高电位，反相触控控制信号为低电位，触控扫描驱动信号提供周期性脉冲信号，所述栅极扫描驱动信号输出端悬空，输出的栅极扫描驱动信号呈高阻态，跟随触控扫描驱动信号在高、低电位之间跳变而发生同样的高、低电位跳变；

其中，在第一级 GOA 单元中，所述第一传输门的输入端接入电路的起始信号；

其中，在最后一级 GOA 单元中，所述第二传输门的输入端接入电路的起始信号；

其中，所述第一反相器包括：一 N 型薄膜晶体管与一 P 型薄膜晶体管，所述 N 型薄膜晶体管的栅极与 P 型薄膜晶体管的栅极电性连接作为输入端，N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为输出端，N 型薄膜晶体管的源极接入恒压低电位，P 型薄膜晶体管的源极接入恒压高电位。

本发明的有益效果：本发明提供一种适用于 In Cell 型触控显示面板的 GOA 电路，通过对输出缓冲模块重新设计，在输出缓冲模块中增加了由第二 P 型薄膜晶体管与第三 N 型薄膜晶体管构成的第三传输门、第一 P 型薄膜晶体管、及第四 N 型薄膜晶体管，并引入触控控制信号与反相触控控制信号来控制输出缓冲模块的工作状态，使得在正常显示阶段，第三传输门打开，第一、第四薄膜晶体管关闭，输出缓冲模块正常输出栅极扫描驱动信号，而在进行触控扫描阶段，第三传输门关闭，第一、第四薄膜晶体管打开，栅极扫描驱动信号输出端悬空，输出的栅极扫描驱动信号呈高阻

态，跟随触控扫描驱动信号在高、低电位之间跳变而发生同样的高、低电位跳变，能够降低 IC 在触控扫描阶段对于信号处理的负载，提升 GOA 电路的工作效率。

5 附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

10 图 1 为一种现有的适用于 In Cell 型触控显示面板的 GOA 电路的电路图；

图 2 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路的电路图；

图 3 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路的第一级 GOA 单元的电路图；

15 图 4 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路的最后一级 GOA 单元的电路图；

图 5 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路的正向扫描时序图；

20 图 6 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路中第一反相器的具体电路结构图；

图 7 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路中第一和第二时钟控制反相器的具体电路结构图；

图 8 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路中第一和第二传输门的具体电路结构图；

25 图 9 为本发明的适用于 In Cell 型触控显示面板的 GOA 电路中与非门的具体电路结构图。

具体实施方式

30 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请同时参阅图 2 与图 5，本发明提供一种适用于 In Cell 型触控显示面板的 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块 100、控制输入模块 200、复位模块 300、锁存模块 400、与非门信号处理模块 500、及输出缓冲模块 600。

设 N 为正整数, 除第一级 GOA 单元与最后一级 GOA 单元外, 在第 N 级 GOA 单元中:

所述正反向扫描控制模块 100 包括: 第一传输门 TG1, 所述第一传输门 TG1 的低电位控制端接入第一直流控制信号 U2D, 高电位控制端接入第二直流控制信号 D2U, 输入端电性连接于上一级第 $N-1$ 级 GOA 单元的第一节点 $Q(N-1)$, 输出端电性连接控制输入模块 200; 以及第二传输门 TG2, 所述第二传输门 TG2 的高电位控制端接入第一直流控制信号 U2D, 低电位控制端接入第二直流控制信号 D2U, 输入端电性连接于下一级第 $N+1$ 级 GOA 单元的第一节点 $Q(N+1)$, 输出端电性连接控制输入模块 200; 第 $N-1$ 级 GOA 单元的第一节点 $Q(N-1)$ 的电位作为正向扫描级传信号, 第 $N+1$ 级 GOA 单元的第一节点 $Q(N+1)$ 的电位作为反向扫描级传信号;

所述控制输入模块 200 包括: 第一时钟控制反相器 TF1, 所述第一时钟控制反相器 TF1 的高电位控制端接入第 M 条时钟信号 CK(M), 低电位控制端接入第 M 条反相时钟信号 XCK(M), 输入端电性连接于第一传输门 TG1 的输出端及第二传输门 TG2 的输出端, 输出端电性连接于第二节点 P(N);

所述复位模块 300 包括: 第十一 P 型薄膜晶体管 T11, 所述第十一 P 型薄膜晶体管 T11 的栅极接入复位信号 Reset, 源极接入恒压高电位 VGH, 漏极电性连接于第二节点 P(N);

所述锁存模块 400 包括: 第二时钟控制反相器 TF2, 所述第二时钟控制反相器 TF2 的低电位控制端接入第 M 条时钟信号 CK(M), 高电位控制端接入第 M 条反相时钟信号 XCK(M), 输入端电性连接于第一节点 Q(N), 输出端电性连接于第二节点 P(N); 以及第一反相器 IN1, 所述第一反相器 IN1 的输入端电性连接于第二节点 P(N), 输出端电性连接于第一节点 Q(N);

所述与非门信号处理模块 500 包括: 与非门 NAND, 所述与非门 NAND 的第一输入端电性连接于第一节点 Q(N), 第二输入端接入第 $M+2$ 条时钟信号 CK($M+2$), 输出端电性连接输出缓冲模块 600;

所述输出缓冲模块 600 包括:

由第七 P 型薄膜晶体管 T7 与第八 N 型薄膜晶体管 T8 构成的第二反相器 IN2; 所述第七 P 型薄膜晶体管 T7 的栅极电性连接于第八 N 型薄膜晶体管 T8 的栅极作为第二反相器 IN2 的输入端并电性连接于与非门 NAND 的输出端, 所述第七 P 型薄膜晶体管 T7 的漏极电性连接于第八 N 型薄膜晶体管 T8 的漏极作为第二反相器 IN2 的输出端, 所述第七 P 型薄膜晶体管 T7 的源极接入恒压高电位 VGH, 所述第八 N 型薄膜晶体管 T8 的源极接入恒压低电位 VGL;

由第二 P 型薄膜晶体管 T2 与第三 N 型薄膜晶体管 T3 构成的第三传输门 TG3；所述第二 P 型薄膜晶体管 T2 的栅极作为第三传输门 TG3 的低电位控制端接入触控控制信号 TCK，所述第三 N 型薄膜晶体管 T3 的栅极作为第三传输门 TG3 的高电位控制端接入反相触控控制信号 XTCK，所述第二 P 型薄膜晶体管 T2 的源极与第三 N 型薄膜晶体管 T3 的源极电性连接，所述第二 P 型薄膜晶体管 T2 的漏极与第三 N 型薄膜晶体管 T3 的漏极电性连接，分别作为第三传输门 TG3 的输入端与输出端；

第六 P 型薄膜晶体管 T6，所述第六 P 型薄膜晶体管 T6 的栅极电性连接于第二反相器 IN2 的输出端，源极接入恒压高电位 VGH，漏极电性连接于第二 P 型薄膜晶体管 T2 的漏极、第三 N 型薄膜晶体管 T3 的漏极、及第九 P 型薄膜晶体管 T9 的栅极；

第一 P 型薄膜晶体管 T1，所述第一 P 型薄膜晶体管 T1 的栅极接入反相触控控制信号 XTCK，源极接入恒压高电位 VGH，漏极电性连接于第二 P 型薄膜晶体管 T2 的漏极、第三 N 型薄膜晶体管 T3 的漏极、及第九 P 型薄膜晶体管 T9 的栅极；

第四 N 型薄膜晶体管 T4，所述第四 N 型薄膜晶体管 T4 的栅极接入触控控制信号 TCK，源极接入恒压低电位 VGL，漏极电性连接于第二 P 型薄膜晶体管 T2 的源极、第三 N 型薄膜晶体管 T3 的源极、及第十 N 型薄膜晶体管 T10 的栅极；

第五 N 型薄膜晶体管 T5，所述第五 N 型薄膜晶体管 T5 的栅极电性连接于第二反相器 IN2 的输出端，源极接入恒压低电位 VGL，漏极电性连接于第二 P 型薄膜晶体管 T2 的源极、第三 N 型薄膜晶体管 T3 的源极、及第十 N 型薄膜晶体管 T10 的栅极；

第九 P 型薄膜晶体管 T9，所述第九 P 型薄膜晶体管 T9 的源极接入恒压高电位 VGH，漏极电性连接于栅极扫描驱动信号输出端 Gate(N)；

第十 N 型薄膜晶体管 T10，所述第十 N 型薄膜晶体管 T10 的源极接入恒压低电位 VGL，漏极电性连接于栅极扫描驱动信号输出端 Gate(N)。

特别地，请参阅图 3，在第一级 GOA 单元中，所述第一传输门 TG1 的输入端接入电路的起始信号 STV；请参阅图 4，在最后一级 GOA 单元中，所述第二传输门 TG2 的输入端接入电路的起始信号 STV。

具体地，请参阅图 6，所述第一反相器 IN1 包括：一 N 型薄膜晶体管与一 P 型薄膜晶体管，所述 N 型薄膜晶体管的栅极与 P 型薄膜晶体管的栅极电性连接作为输入端，N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为输出端，N 型薄膜晶体管的源极接入恒压低电位 VGL，P 型

薄膜晶体管的源极接入恒压高电位 V_{GH} 。当输入端接入高电位信号时，N 型薄膜晶体管打开，输出端输出低电位；当输入端接入低电位信号时，P 型薄膜晶体管打开，输出端输出高电位。

请参阅图 7，所述第一与第二时钟控制反相器 TF1、TF2 均包括：两串
5 联的 N 型薄膜晶体管与两串联的 P 型薄膜晶体管，其中一个 P 型薄膜晶体管的栅极作为时钟控制反相器的低电位控制端，源极接入恒压高电位 V_{GH} ，漏极电性连接于另一个 P 型薄膜晶体管的源极；一个 N 型薄膜晶体管栅极作为时钟控制反相器的高电位控制端，源极接入恒压低电位 V_{GL} ，漏极电性连接于另一个 N 型薄膜晶体管的源极；另一个 N 型薄膜晶体管的
10 栅极与另一个 P 型薄膜晶体管的栅极电性连接作为时钟控制反相器的输入端，另一个 N 型薄膜晶体管的漏极与另一个 P 型薄膜晶体管的漏极电性连接作为时钟控制反相器的输出端。仅在低电位控制端接入低电位信号，高电位控制端接入高电位的前提下：输入端接入高电位信号时，两串联的 N 型薄膜晶体管均打开，输出端输出低电位；输入端接入低电位信号时，两
15 串联的 P 型薄膜晶体管均打开，输出端输出高电位。

请参阅图 8，所述第一和第二传输门 TG1、TG2 均包括：相对设置的一 N 型薄膜晶体管与一 P 型薄膜晶体管，所述 N 型薄膜晶体管的栅极作为传输门的高电位控制端，所述 P 型薄膜晶体管的栅极作为传输门的低电位控制端，N 型薄膜晶体管的源极与 P 型薄膜晶体管的源极电性作为传输门的
20 的输入端，N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为传输门的输出端。只有在低电位控制端接入低电位信号，高电位控制端接入高电位时，传输门才打开，输入端与输出端导通。

请参阅图 9，所述与非门 NAND 包括：串联的两 N 型薄膜晶体管与相对设置的两 P 型薄膜晶体管，其中第一个 P 型薄膜晶体管的栅极与第一个
25 N 型薄膜晶体管的栅极电性连接作为与非门的第一输入端，第二个 P 型薄膜晶体管的栅极与第二个 N 型薄膜晶体管的栅极电性连接作为与非门的第二输入端，两个 P 型薄膜晶体管的源极均接入恒压高电位 V_{GH} ，两个 P 型薄膜晶体管的漏极均与第一个 N 型薄膜晶体管的漏极电性连接作为与非门的输出端，第一个 N 型薄膜晶体管的源极与第二个 N 型薄膜晶体管的漏极
30 电性连接，第二个 N 型薄膜晶体管的源极接入恒压低电位 V_{GL} 。只有在第一输入端与第二输入端均接入高电位信号的情况下，串联的两 N 型薄膜晶体管均打开，输出端输出低电位；只要第一输入端、第二输入端的至少其中之一接入低电位信号，就会有 P 型薄膜晶体管打开，输出端输出高电位。进一步地，时钟信号通过输入一反相器得到反相时钟信号，例如将第 M 条

时钟信号输入反相器得到第 M 条反相时钟信号。

本发明的适用于 In Cell 型触控显示面板的 GOA 电路既能进行正向扫描, 又能进行反向扫描: 所述第一直流控制信号 U2D 与第二直流控制信号 D2U 的电位相反, 当所述第一直流控制信号 U2D 提供低电位且第二直流控制信号 D2U 提供高电位时, 进行正向扫描; 当所述第一直流控制信号 U2D 提供高电位且第二直流控制信号 D2U 提供低电位时, 进行反向扫描。请结合图 2 与图 5, 以正向扫描为例, 本发明的适用于 In Cell 型触控显示面板的 GOA 电路的工作过程包括正常显示和触控扫描两个阶段, 具体如下:

首先进入正常显示阶段, 在该正常显示阶段, 所述触控扫描驱动信号 Tx 始终提供低电位, 所述触控控制信号 TCK 为低电位, 反相触控控制信号 XTCK 为高电位, 输出缓冲模块 600 中的第三传输门 TG3 打开, 即第二 P 型薄膜晶体管 T2 与第三 N 型薄膜晶体管 T3 均打开, 同时第一 P 型薄膜晶体管 T1 与第四 N 型薄膜晶体管 T4 均关闭。

进一步地, 该正常显示阶段又分为:

阶段 1、第 n-1 级 GOA 单元的第一节点 Q(n-1) (第一级 GOA 单元则为电路的起始信号 STV) 提供高电位, 即级传信号为高电位, 由于正向扫描时, 所述第一直流控制信号 U2D 提供低电位、第二直流控制信号 D2U 提供高电位, 第一传输门 TG1 工作, 将级传信号的高电位传输至第一时钟控制反相器 TF1, 此时第 M 条时钟信号 CK(M) 提供高电位, 第一反相时钟 XCK(M) 提供低电位, 第一时钟控制反相器 TF1 打开, 第二时钟控制反相器 TF2 关闭, 第一时钟控制反相器 TF1 输出端输出低电位即第二节点 P(N) 为低电位, 该低电位经由第一反相器 IN1 后转变为高电位提供至第一节点 Q(N);

阶段 2、第 M 条时钟信号 CK(M) 转变为低电位, 第一反相时钟 XCK(M) 转变为高电位, 第二时钟控制反相器 TF2 打开, 第一时钟控制反相器 TF1 关闭, 第一节点 Q(N) 的高电位在第二时钟控制反相器 TF2 与第一反相器 IN1 的作用下锁存, 与非门 NAND 输出高电位, 经由第二反相器 IN2 输出低电位, 第六 P 型薄膜晶体管 T6 打开, 恒压高电位 VGH 经由打开的第三传输门 TG3 传输至第十 N 型薄膜晶体管 T10 的栅极, 第十 N 型薄膜晶体管 T10 打开, 栅极扫描驱动输出端 Gate(N) 输出恒压低电位 VGL;

阶段 3、第 M+2 条时钟信号 CK(M+2) 提供高电位, 第一节点 Q(N) 仍锁存为高电位, 与非门 NAND 输出低电位, 经由第二反相器 IN2 输出高电位, 第五 N 型薄膜晶体管 T5 打开, 恒压低电位 VGL 经由打开的第三传输门 TG3 传输至第九 P 型薄膜晶体管 T9 的栅极, 第九 P 型薄膜晶体管 T9 打开, 栅

极扫描驱动输出端 Gate(N)输出恒压高电位 VGH;

阶段 4、随后,第 M+2 条时钟信号 CK(M+2)转变为低电位,栅极扫描驱动输出端 Gate(N)输出恒压低电位 VGL;

5 阶段 5、第 M 条时钟信号 CK(M)再次提供高电位,第 n-1 级 GOA 单元的第一节点 Q(n-1)提供低电位,经由第一传输门 TG1、和第一时钟控制反相器 TF1 后提供高电位至第二节点 P(n),再经过第一反相器 IN1 提供低电位至第一节点 Q(N),然后第一节点 Q(N)锁存至低电位,栅极扫描驱动输出端 Gate(N)持续输出恒压低电位 VGL;

10 正常显示阶段结束后,进入触控扫描阶段,在该触控扫描阶段,所述触控扫描驱动信号 Tx 提供周期性脉冲信号,所述触控控制信号 TCK 转变为高电位;反相触控控制信号 XTCK 转变为低电位,控制第三传输门 TG3 关闭,同时控制第一 P 型薄膜晶体管 T1 与第四 N 型薄膜晶体管 T4 均打开,恒压高电位 VGH 经由第一 P 型薄膜晶体管 T1 传输至第九 P 型薄膜晶体管 T9 的栅极,第九 P 型薄膜晶体管 T9 关闭,恒压低电位 VGL 经由第四 N 型
15 薄膜晶体管 T4 传输至第十 N 型薄膜晶体管 T10 的栅极,第十 N 型薄膜晶体管 T10 亦关闭,使得所述栅极扫描驱动信号输出端 (Gate(N)) 悬空,输出的栅极扫描驱动信号呈高阻态,并跟随触控扫描驱动信号 Tx 在高、低电位之间跳变而发生同样的高、低电位跳变。这样能够降低 IC 在触控扫描阶段对于信号处理的负载,提升 GOA 电路的工作效率。

20 综上所述,本发明的适用于 In Cell 型触控显示面板的 GOA 电路,通过对输出缓冲模块重新设计,在输出缓冲模块中增加了由第二 P 型薄膜晶体管与第三 N 型薄膜晶体管构成的第三传输门、第一 P 型薄膜晶体管、及第四 N 型薄膜晶体管,并引入触控控制信号与反相触控控制信号来控制输出缓冲模块的工作状态,使得在正常显示阶段,第三传输门打开,第一、
25 第四薄膜晶体管关闭,输出缓冲模块正常输出栅极扫描驱动信号,而在触控扫描阶段,第三传输门关闭,第一、第四薄膜晶体管打开,栅极扫描驱动信号输出端悬空,输出的栅极扫描驱动信号呈高阻态,跟随触控扫描驱动信号在高、低电位之间跳变而发生同样的高、低电位跳变,能够降低 IC 在触控扫描阶段对于信号处理的负载,提升 GOA 电路的工作效率。

30 以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。

权 利 要 求

1、一种适用于 In Cell 型触控显示面板的 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块、控制输入模块、复位模块、锁存模块、与非门信号处理模块、及输出缓冲模块；

设 N 为正整数，除第一级 GOA 单元与最后一级 GOA 单元外，在第 N 级 GOA 单元中：

所述正反向扫描控制模块包括：第一传输门，所述第一传输门的低电位控制端接入第一直流控制信号，高电位控制端接入第二直流控制信号，输入端电性连接于上一级第 N-1 级 GOA 单元的第一节点，输出端电性连接控制输入模块；以及第二传输门，所述第二传输门的高电位控制端接入第一直流控制信号，低电位控制端接入第二直流控制信号，输入端电性连接于下一级第 N+1 级 GOA 单元的第一节点，输出端电性连接控制输入模块；第 N-1 级 GOA 单元的第一节点的电位作为正向扫描级传信号，第 N+1 级 GOA 单元的第一节点的电位作为反向扫描级传信号；

所述控制输入模块包括：第一时钟控制反相器，所述第一时钟控制反相器的高电位控制端接入第 M 条时钟信号，低电位控制端接入第 M 条反相时钟信号，输入端电性连接于第一传输门的输出端及第二传输门的输出端，输出端电性连接于第二节点；

所述复位模块包括：第十一 P 型薄膜晶体管，所述第十一 P 型薄膜晶体管的栅极接入复位信号，源极接入恒压高电位，漏极电性连接于第二节点；

所述锁存模块包括：第二时钟控制反相器，所述第二时钟控制反相器的低电位控制端接入第 M 条时钟信号，高电位控制端接入第 M 条反相时钟信号，输入端电性连接于第一节点，输出端电性连接于第二节点；以及第一反相器，所述第一反相器的输入端电性连接于第二节点，输出端电性连接于第一节点；

所述与非门信号处理模块包括：与非门，所述与非门的第一输入端电性连接于第一节点，第二输入端接入第 M+2 条时钟信号，输出端电性连接输出缓冲模块；

所述输出缓冲模块包括：

由第七 P 型薄膜晶体管与第八 N 型薄膜晶体管构成的第二反相器；所述第七 P 型薄膜晶体管的栅极电性连接于第八 N 型薄膜晶体管的栅极作为

第二反相器的输入端并电性连接于与非门的输出端，所述第七 P 型薄膜晶体管的漏极电性连接于第八 N 型薄膜晶体管的漏极作为第二反相器的输出端，所述第七 P 型薄膜晶体管的源极接入恒压高电位，所述第八 N 型薄膜晶体管的源极接入恒压低电位；

5 由第二 P 型薄膜晶体管与第三 N 型薄膜晶体管构成的第三传输门；所述第二 P 型薄膜晶体管的栅极作为第三传输门的低电位控制端接入触控控制信号，所述第三 N 型薄膜晶体管的栅极作为第三传输门的高电位控制端接入反相触控控制信号，所述第二 P 型薄膜晶体管的源极与第三 N 型薄膜晶体管的源极电性连接，所述第二 P 型薄膜晶体管的漏极与第三 N 型薄膜晶体管的漏极电性连接，分别作为第三传输门的输入端与输出端；

第六 P 型薄膜晶体管，所述第六 P 型薄膜晶体的栅极电性连接于第二反相器的输出端，源极接入恒压高电位，漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极；

15 第一 P 型薄膜晶体管，所述第一 P 型薄膜晶体管的栅极接入反相触控控制信号，源极接入恒压高电位，漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极；

第四 N 型薄膜晶体管，所述第四 N 型薄膜晶体管的栅极接入触控控制信号，源极接入恒压低电位，漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极；

20 第五 N 型薄膜晶体管，所述第五 N 型薄膜晶体管的栅极电性连接于第二反相器的输出端，源极接入恒压低电位，漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极；

25 第九 P 型薄膜晶体管，所述第九 P 型薄膜晶体管的源极接入恒压高电位，漏极电性连接于栅极扫描驱动信号输出端；

第十 N 型薄膜晶体管，所述第十 N 型薄膜晶体管的源极接入恒压低电位，漏极电性连接于栅极扫描驱动信号输出端；

所述第一直流控制信号与第二直流控制信号的电位相反；

30 在正常显示阶段，所述触控控制信号为低电位，反相触控控制信号为高电位，触控扫描驱动信号提供低电位；在触控扫描阶段，所述触控控制信号为高电位，反相触控控制信号为低电位，触控扫描驱动信号提供周期性脉冲信号，所述栅极扫描驱动信号输出端悬空，输出的栅极扫描驱动信号呈高阻态，跟随触控扫描驱动信号在高、低电位之间跳变而发生同样的高、低电位跳变。

2、如权利要求 1 所述的适用于 In Cell 型触控显示面板的 GOA 电路，其中，在最后一级 GOA 单元中，所述第二传输门的输入端接入电路的起始信号。

3、如权利要求 1 所述的适用于 In Cell 型触控显示面板的 GOA 电路，其中，在最后一级 GOA 单元中，所述第二传输门的输入端接入电路的起始信号。

4、如权利要求 1 所述的适用于 In Cell 型触控显示面板的 GOA 电路，其中，所述第一反相器包括：一 N 型薄膜晶体管与一 P 型薄膜晶体管，所述 N 型薄膜晶体管的栅极与 P 型薄膜晶体管的栅极电性连接作为输入端，N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为输出端，N 型薄膜晶体管的源极接入恒压低电位，P 型薄膜晶体管的源极接入恒压高电位。

5、如权利要求 1 所述的适用于 In Cell 型触控显示面板的 GOA 电路，其中，所述第一与第二时钟控制反相器均包括：两串联的 N 型薄膜晶体管与两串联的 P 型薄膜晶体管，其中一个 P 型薄膜晶体管的栅极作为时钟控制反相器的低电位控制端，源极接入恒压高电位，漏极电性连接于另一个 P 型薄膜晶体管的源极；一个 N 型薄膜晶体管栅极作为时钟控制反相器的高电位控制端，源极接入恒压低电位，漏极电性连接于另一个 N 型薄膜晶体管的源极；另一个 N 型薄膜晶体管的栅极与另一个 P 型薄膜晶体管的栅极电性连接作为时钟控制反相器的输入端，另一个 N 型薄膜晶体管的漏极与另一个 P 型薄膜晶体管的漏极电性连接作为时钟控制反相器的输出端。

6、如权利要求 1 所述的适用于 In Cell 型触控显示面板的 GOA 电路，其中，所述第一和第二传输门均包括：相对设置的一 N 型薄膜晶体管与一 P 型薄膜晶体管，所述 N 型薄膜晶体管的栅极作为传输门的高电位控制端，所述 P 型薄膜晶体管的栅极作为传输门的低电位控制端，N 型薄膜晶体管的源极与 P 型薄膜晶体管的源极电性连接作为传输门的输入端，N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为传输门的输出端。

7、如权利要求 1 所述的适用于 In Cell 型触控显示面板的 GOA 电路，其中，所述与非门包括：串联的两 N 型薄膜晶体管与相对设置的两 P 型薄膜晶体管，其中第一个 P 型薄膜晶体管的栅极与第一个 N 型薄膜晶体管的栅极电性连接作为与非门的第一输入端，第二个 P 型薄膜晶体管的栅极与第二个 N 型薄膜晶体管的栅极电性连接作为与非门的第二输入端，两个 P 型薄膜晶体管的源极均接入恒压高电位，两个 P 型薄膜晶体管的漏极均与第一个 N 型薄膜晶体管的漏极电性连接作为与非门的输出端，第一个 N 型

薄膜晶体管的源极与第二个 N 型薄膜晶体管的漏极电性连接, 第二个 N 型薄膜晶体管的源极接入恒压低电位。

8、如权利要求 1 所述的适用于 In Cell 型触控显示面板的 GOA 电路, 其中, 当所述第一直流控制信号提供低电位且第二直流控制信号提供高电位时, 进行正向扫描; 当所述第一直流控制信号提供高电位且第二直流控制信号提供低电位时, 进行反向扫描。

9、一种适用于 In Cell 型触控显示面板的 GOA 电路, 包括: 级联的多级 GOA 单元, 每一级 GOA 单元均包括: 正反向扫描控制模块、控制输入模块、复位模块、锁存模块、与非门信号处理模块、及输出缓冲模块;

10 设 N 为正整数, 除第一级 GOA 单元与最后一级 GOA 单元外, 在第 N 级 GOA 单元中:

所述正反向扫描控制模块包括: 第一传输门, 所述第一传输门的低电位控制端接入第一直流控制信号, 高电位控制端接入第二直流控制信号, 输入端电性连接于上一级第 N-1 级 GOA 单元的第一节点, 输出端电性连接控制输入模块; 以及第二传输门, 所述第二传输门的高电位控制端接入第一直流控制信号, 低电位控制端接入第二直流控制信号, 输入端电性连接于下一级第 N+1 级 GOA 单元的第一节点, 输出端电性连接控制输入模块; 第 N-1 级 GOA 单元的第一节点的电位作为正向扫描级传信号, 第 N+1 级 GOA 单元的第一节点的电位作为反向扫描级传信号;

20 所述控制输入模块包括: 第一时钟控制反相器, 所述第一时钟控制反相器的高电位控制端接入第 M 条时钟信号, 低电位控制端接入第 M 条反相时钟信号, 输入端电性连接于第一传输门的输出端及第二传输门的输出端, 输出端电性连接于第二节点;

25 所述复位模块包括: 第十一 P 型薄膜晶体管, 所述第十一 P 型薄膜晶体管的栅极接入复位信号, 源极接入恒压高电位, 漏极电性连接于第二节点;

30 所述锁存模块包括: 第二时钟控制反相器, 所述第二时钟控制反相器的低电位控制端接入第 M 条时钟信号, 高电位控制端接入第 M 条反相时钟信号, 输入端电性连接于第一节点, 输出端电性连接于第二节点; 以及第一反相器, 所述第一反相器的输入端电性连接于第二节点, 输出端电性连接于第一节点;

所述与非门信号处理模块包括: 与非门, 所述与非门的第一输入端电性连接于第一节点, 第二输入端接入第 M+2 条时钟信号, 输出端电性连接输出缓冲模块;

所述输出缓冲模块包括:

由第七 P 型薄膜晶体管与第八 N 型薄膜晶体管构成的第二反相器; 所述第七 P 型薄膜晶体管的栅极电性连接于第八 N 型薄膜晶体管的栅极作为第二反相器的输入端并电性连接于与非门的输出端, 所述第七 P 型薄膜晶体管的漏极电性连接于第八 N 型薄膜晶体管的漏极作为第二反相器的输出端, 所述第七 P 型薄膜晶体管的源极接入恒压高电位, 所述第八 N 型薄膜晶体管的源极接入恒压低电位;

由第二 P 型薄膜晶体管与第三 N 型薄膜晶体管构成的第三传输门; 所述第二 P 型薄膜晶体管的栅极作为第三传输门的低电位控制端接入触控控制信号, 所述第三 N 型薄膜晶体管的栅极作为第三传输门的高电位控制端接入反相触控控制信号, 所述第二 P 型薄膜晶体管的源极与第三 N 型薄膜晶体管的源极电性连接, 所述第二 P 型薄膜晶体管的漏极与第三 N 型薄膜晶体管的漏极电性连接, 分别作为第三传输门的输入端与输出端;

第六 P 型薄膜晶体管, 所述第六 P 型薄膜晶体的栅极电性连接于第二反相器的输出端, 源极接入恒压高电位, 漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极;

第一 P 型薄膜晶体管, 所述第一 P 型薄膜晶体管的栅极接入反相触控控制信号, 源极接入恒压高电位, 漏极电性连接于第二 P 型薄膜晶体管的漏极、第三 N 型薄膜晶体管的漏极、及第九 P 型薄膜晶体管的栅极;

第四 N 型薄膜晶体管, 所述第四 N 型薄膜晶体管的栅极接入触控控制信号, 源极接入恒压低电位, 漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极;

第五 N 型薄膜晶体管, 所述第五 N 型薄膜晶体管的栅极电性连接于第二反相器的输出端, 源极接入恒压低电位, 漏极电性连接于第二 P 型薄膜晶体管的源极、第三 N 型薄膜晶体管的源极、及第十 N 型薄膜晶体管的栅极;

第九 P 型薄膜晶体管, 所述第九 P 型薄膜晶体管的源极接入恒压高电位, 漏极电性连接于栅极扫描驱动信号输出端;

第十 N 型薄膜晶体管, 所述第十 N 型薄膜晶体管的源极接入恒压低电位, 漏极电性连接于栅极扫描驱动信号输出端;

所述第一直流控制信号与第二直流控制信号的电位相反;

在正常显示阶段, 所述触控控制信号 (TCK) 为低电位, 反相触控控制信号为高电位, 触控扫描驱动信号提供低电位; 在触控扫描阶段, 所述触控控制信号为高电位, 反相触控控制信号为低电位, 触控扫描驱动信号

提供周期性脉冲信号, 所述栅极扫描驱动信号输出端悬空, 输出的栅极扫描驱动信号呈高阻态, 跟随触控扫描驱动信号在高、低电位之间跳变而发生同样的高、低电位跳变;

其中, 在第一级 GOA 单元中, 所述第一传输门的输入端接入电路的起始信号;

其中, 在最后一级 GOA 单元中, 所述第二传输门的输入端接入电路的起始信号;

其中, 所述第一反相器包括: 一 N 型薄膜晶体管与一 P 型薄膜晶体管, 所述 N 型薄膜晶体管的栅极与 P 型薄膜晶体管的栅极电性连接作为输入端, N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为输出端, N 型薄膜晶体管的源极接入恒压低电位, P 型薄膜晶体管的源极接入恒压高电位。

10、如权利要求 9 所述的适用于 In Cell 型触控显示面板的 GOA 电路, 其中, 所述第一与第二时钟控制反相器均包括: 两串联的 N 型薄膜晶体管与两串联的 P 型薄膜晶体管, 其中一个 P 型薄膜晶体管的栅极作为时钟控制反相器的低电位控制端, 源极接入恒压高电位, 漏极电性连接于另一个 P 型薄膜晶体管的源极; 一个 N 型薄膜晶体管栅极作为时钟控制反相器的高电位控制端, 源极接入恒压低电位, 漏极电性连接于另一个 N 型薄膜晶体管的源极; 另一个 N 型薄膜晶体管的栅极与另一个 P 型薄膜晶体管的栅极电性连接作为时钟控制反相器的输入端, 另一个 N 型薄膜晶体管的漏极与另一个 P 型薄膜晶体管的漏极电性连接作为时钟控制反相器的输出端。

11、如权利要求 9 所述的适用于 In Cell 型触控显示面板的 GOA 电路, 其中, 所述第一和第二传输门均包括: 相对设置的一 N 型薄膜晶体管与一 P 型薄膜晶体管, 所述 N 型薄膜晶体管的栅极作为传输门的高电位控制端, 所述 P 型薄膜晶体管的栅极作为传输门的低电位控制端, N 型薄膜晶体管的源极与 P 型薄膜晶体管的源极电性连接作为传输门的输入端, N 型薄膜晶体管的漏极与 P 型薄膜晶体管的漏极电性连接作为传输门的输出端。

12、如权利要求 9 所述的适用于 In Cell 型触控显示面板的 GOA 电路, 其中, 所述与非门包括: 串联的两 N 型薄膜晶体管与相对设置的两 P 型薄膜晶体管, 其中第一个 P 型薄膜晶体管的栅极与第一个 N 型薄膜晶体管的栅极电性连接作为与非门的第一输入端, 第二个 P 型薄膜晶体管的栅极与第二个 N 型薄膜晶体管的栅极电性连接作为与非门的第二输入端, 两个 P 型薄膜晶体管的源极均接入恒压高电位, 两个 P 型薄膜晶体管的漏极均与第一个 N 型薄膜晶体管的漏极电性连接作为与非门的输出端, 第一个 N 型

薄膜晶体管的源极与第二个 N 型薄膜晶体管的漏极电性连接，第二个 N 型薄膜晶体管的源极接入恒压低电位。

- 13、如权利要求 9 所述的适用于 In Cell 型触控显示面板的 GOA 电路，其中，当所述第一直流控制信号提供低电位且第二直流控制信号提供高电位时，进行正向扫描；当所述第一直流控制信号提供高电位且第二直流控制信号提供低电位时，进行反向扫描。
- 5




图1




图2




图3




图4




图5




图6




图7




图8




图9

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2016/072850

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/36 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNKI, CNPAT, WPI, EPODOC: touch control, liquid crystal, display, display screen, LCD, GOA, array substrate, nand gate, touch, liquid, crystal, gate, drive, scan, cascade, reset, latch, NAND

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 104732940 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 24 June 2015 (24.06.2015), description, paragraphs [0039]-[0074], and figures 1-3	1-13
A	CN 105070263 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. et al.), 18 November 2015 (18.11.2015), the whole document	1-13
A	CN 105118463 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 02 December 2015 (02.12.2015), the whole document	1-13
A	CN 101083066 A (SAMSUNG SDI CO., LTD.), 05 December 2007 (05.12.2007), the whole document	1-13
A	US 2014098013 A1 (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 10 April 2014 (10.04.2014), the whole document	1-13

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 20 September 2016 (20.09.2016)	Date of mailing of the international search report 30 September 2016 (30.09.2016)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer ZHANG, Zhen Telephone No.: (86-10) 62413329

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2016/072850

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 104732940 A	24 June 2015	None	
CN 105070263 A	18 November 2015	None	
CN 105118463 A	02 December 2015	None	
CN 101083066 A	05 December 2007	US 2007279363 A1	06 December 2007
		CN 101083066 B	04 January 2012
		KR 20070115371 A	06 December 2007
US 2014098013 A1	10 April 2014	CN 102930812 A	13 February 2013
		CN 102930812 B	19 August 2015

A. 主题的分类 G09G 3/36 (2006.01) i 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类																				
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) G09G 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) CNKI, CNPAT, WPI, EPODOC: 触控, 液晶, 显示器, 显示屏, LCD, GOA, 阵列基板, 扫描, 级联, 级连, 锁存, 复位, 与非门, touch, liquid, crystal, gate, drive, scan, cascade, reset, latch, NAND																				
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>CN 104732940 A (深圳市华星光电技术有限公司) 2015年 6月 24日 (2015 - 06 - 24) 说明书第[0039]-[0074]段及附图1-3</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>CN 105070263 A (深圳市华星光电技术有限公司等) 2015年 11月 18日 (2015 - 11 - 18) 全文</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>CN 105118463 A (深圳市华星光电技术有限公司) 2015年 12月 2日 (2015 - 12 - 02) 全文</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>CN 101083066 A (三星电子株式会社) 2007年 12月 5日 (2007 - 12 - 05) 全文</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>US 2014098013 A1 (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) 2014年 4月 10日 (2014 - 04 - 10) 全文</td> <td>1-13</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	A	CN 104732940 A (深圳市华星光电技术有限公司) 2015年 6月 24日 (2015 - 06 - 24) 说明书第[0039]-[0074]段及附图1-3	1-13	A	CN 105070263 A (深圳市华星光电技术有限公司等) 2015年 11月 18日 (2015 - 11 - 18) 全文	1-13	A	CN 105118463 A (深圳市华星光电技术有限公司) 2015年 12月 2日 (2015 - 12 - 02) 全文	1-13	A	CN 101083066 A (三星电子株式会社) 2007年 12月 5日 (2007 - 12 - 05) 全文	1-13	A	US 2014098013 A1 (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) 2014年 4月 10日 (2014 - 04 - 10) 全文	1-13
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																		
A	CN 104732940 A (深圳市华星光电技术有限公司) 2015年 6月 24日 (2015 - 06 - 24) 说明书第[0039]-[0074]段及附图1-3	1-13																		
A	CN 105070263 A (深圳市华星光电技术有限公司等) 2015年 11月 18日 (2015 - 11 - 18) 全文	1-13																		
A	CN 105118463 A (深圳市华星光电技术有限公司) 2015年 12月 2日 (2015 - 12 - 02) 全文	1-13																		
A	CN 101083066 A (三星电子株式会社) 2007年 12月 5日 (2007 - 12 - 05) 全文	1-13																		
A	US 2014098013 A1 (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) 2014年 4月 10日 (2014 - 04 - 10) 全文	1-13																		
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																				
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																				
国际检索实际完成的日期 2016年 9月 20日		国际检索报告邮寄日期 2016年 9月 30日																		
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10) 62019451		受权官员 张震 电话号码 (86-10) 62413329																		

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/072850

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	104732940	A	2015年 6月 24日	无			
CN	105070263	A	2015年 11月 18日	无			
CN	105118463	A	2015年 12月 2日	无			
CN	101083066	A	2007年 12月 5日	US	2007279363	A1	2007年 12月 6日
				CN	101083066	B	2012年 1月 4日
				KR	20070115371	A	2007年 12月 6日
US	2014098013	A1	2014年 4月 10日	CN	102930812	A	2013年 2月 13日
				CN	102930812	B	2015年 8月 19日