

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014年9月18日(18.09.2014)




(10) 国際公開番号
WO 2014/141601 A1

- (51) 国際特許分類:
H01L 21/203 (2006.01) H01L 33/32 (2010.01)
C23C 14/06 (2006.01) C23C 16/34 (2006.01)
H01L 21/205 (2006.01)
 - (21) 国際出願番号: PCT/JP2014/001012
 - (22) 国際出願日: 2014年2月26日(26.02.2014)
 - (25) 国際出願の言語: 日本語
 - (26) 国際公開の言語: 日本語
 - (30) 優先権データ:
特願 2013-052206 2013年3月14日(14.03.2013) JP
 - (71) 出願人: キヤノンアネルバ株式会社 (CANON ANELVA CORPORATION) [JP/JP]; 〒2158550 神奈川県川崎市麻生区栗木2-5-1 Kanagawa (JP).
 - (72) 発明者: 醍醐 佳明 (DAIGO, Yoshiaki); 〒2158550 神奈川県川崎市麻生区栗木2-5-1 キヤノンアネルバ株式会社内 Kanagawa (JP).
 - (74) 代理人: 岡部 譲, 外 (OKABE, Yuzuru et al.); 〒1000005 東京都千代田区丸の内1-6-5 丸の内北口ビル22階 Tokyo (JP).
 - (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
 - (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第21条(3))

(54) Title: FILM FORMATION METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT-EMITTING ELEMENT, SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND LIGHTING APPARATUS

(54) 発明の名称: 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置



(57) Abstract: The purpose of the present invention is to provide a high-productivity film formation technique by achievement of an underlayer having extremely good crystallization due to a layer thickness of approximately 2 μm. One embodiment of the present invention relates to a film formation method having a step for forming a buffer layer using a sputtering method on a sapphire substrate supported by a substrate holder, the buffer layer being provided with an epitaxial film having a wurtzite structure in which at least one substance selected from the group consisting of C, Si, Ge, Mg, Zn, Mn, and Cr is added to Al_xGa_{1-x}N (where 0 ≤ x ≤ 1).

(57) 要約: 本発明は、極めて結晶性に優れた下地層を2 μm程度の薄い膜厚により実現することによって、高い生産性を有する成膜技術を提供することを目的とする。本発明の一実施形態は、基板ホルダーに保持されたサファイア基板上にスパッタリング法によってバッファ層を形成する工程を有する成膜方法に関し、バッファ層は、Al_xGa_{1-x}N (ただし、0 ≤ x ≤ 1) に、C, Si, Ge, Mg, Zn, Mn, Cr の群から選ばれた少なくとも一つの物質が添加されたウルツ鉱構造を有するエピタキシャル膜を備える。

WO 2014/141601 A1

明 細 書

発明の名称：

成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置

技術分野

[0001] 本発明は、成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置に関する。

背景技術

[0002] III族窒化物半導体薄膜のエピタキシャル成長には、高い生産性が得られやすい有機金属化合物化学気相成長（MOCVD）法が用いられている。また、MOCVD法によって成長したIII族窒化物半導体薄膜は、従来、 10^9 cm^{-2} 台後半から 10^{10} cm^{-2} 台にかけての貫通転位密度を有する低品質なものが多かったが、近年の技術開発の進展によって、高品質な単結晶膜として得られるようになってきた。例えば、現在市販されている青色LEDにおいて、平坦な表面を有するサファイア基板上にIII族窒化物半導体薄膜を5乃至 $10 \mu\text{m}$ 程度の厚みとして結晶成長させた場合には、 $1 \times 10^9 \text{ cm}^{-2}$ 程度まで貫通転位密度を低減することに成功している。他の化合物半導体デバイスに比べれば、この貫通転位密度は非常に高い値であるが、平坦な表面を有するサファイア基板上に形成した青色LEDで用いられるIII族窒化物半導体薄膜としては良好な結晶性である。

[0003] 今後の更なるデバイス特性の向上を考えた場合、III族窒化物半導体薄膜としては、 $5 \times 10^8 \text{ cm}^{-2}$ 程度の貫通転位密度が得られることが望ましく、更に $1 \times 10^8 \text{ cm}^{-2}$ 程度の貫通転位密度であることがより望ましい。しかし、平坦な表面を有するサファイア基板上では、 $5 \times 10^8 \text{ cm}^{-2}$ 程度まで貫通転位密度を下げることは難しく、更に $1 \times 10^8 \text{ cm}^{-2}$ 程度まで下げることはより難しい。このため、表面に凹凸のあるサファイア基板や、炭化珪素基板を用いることによって、貫通転位密度を低減することなどが検討されている。ただし、このような基板を用いると基板のコストが高くなるという問題

がある。

[0004] 一方、サファイア基板上に、スパッタリング法により成膜したA I N膜からなるバッファ層を形成し、その上にMOCVD法によってI I I族窒化物半導体からなる下地層を形成することで高品質なI I I族窒化物半導体薄膜を得る方法が検討されている（例えば、特許文献1）。特許文献1には、A I N膜からなるバッファ層に1%未満の酸素が含有されることにより、サファイア基板とバッファ層との間の格子整合性が向上し、バッファ層の配向性が向上することによって、その上に形成するI I I族窒化物半導体薄膜の結晶性が向上することが記載されている。また、特許文献1には、1%未満の酸素が含有されたA I N膜からなるバッファ層上に、結晶性の良好な下地層（特許文献1ではGaを含むI I I族窒化物半導体）を形成するために、該下地層の膜厚を0.1乃至8 μ mの範囲とすることが望ましく、生産性の観点からは0.1乃至2 μ mの範囲が望ましいと記載されている。

先行技術文献

特許文献

[0005] 特許文献1：特開2011-82570号公報

発明の概要

発明が解決しようとする課題

[0006] 特許文献1によれば、1%未満の酸素が含有されたA I N膜からなるバッファ層上に、I I I族窒化物半導体薄膜からなる該下地層を形成し、その膜厚を0.1乃至8 μ mの範囲とすることによって、結晶性の良好な下地層を得ることができると記載されている。しかし、該下地層の膜厚が0.1乃至8 μ mの範囲における、該下地層の結晶性と膜厚との関係については何ら開示されていない。

[0007] 本発明者らが行った特許文献1に記載された発明の確認実験によれば、膜厚が5 μ m以上の下地層において極めて結晶性が良好となる。これは、サファイアとバッファ層、または、バッファ層と下地層の界面で発生する転

位が、下地層の膜厚を厚くすることによって成長途中で曲がり、表面へ伝播する貫通転位密度が低減された結果である。

[0008] 一方、特許文献1によれば、1%未満の酸素が含有されたAlN膜からなるバッファ層上に、III族窒化物半導体薄膜からなる該下地層を形成し、その膜厚を0.1乃至2 μm の範囲とすることによって、高い生産性を得ることができる。先述したように、本発明者らが行った特許文献1に記載された発明の確認実験によれば、膜厚を2 μm とした下地層では、貫通転位密度は $1 \times 10^9 \text{ cm}^{-2}$ 程度と結晶性は良好である。しかし、下地層を5 μm 以上とすることによって、貫通転位密度は $5.0 \times 10^8 \text{ cm}^{-2}$ 程度か、それ以下となり、更に結晶性に優れたIII族窒化物半導体薄膜を得ることができる。すなわち、特許文献1に開示された技術を用いて、 $5.0 \times 10^8 \text{ cm}^{-2}$ 程度か、それ以下となる、極めて結晶性に優れた下地層を得るためには、その膜厚を5 μm 以上とする必要があるため、成膜に要する時間が長くなり、生産性が大きく損なわれるという問題がある。

[0009] また、特許文献1に記載された技術は、AlN/サファイア界面での格子不整合率を低減できる反面、GaN層（III族窒化物半導体薄膜からなる下地層）とAlN膜（バッファ層）との格子不整合率は増加する、というトレードオフの関係を有する。このため、特許文献1に記載された技術によれば、該バッファ層の配向の乱れに起因する下地層の転位については抑制することが可能であるが、GaN/AlN界面の格子不整合により発生する転位を抑制することは困難である。GaN/AlN界面の格子不整合により発生する転位を解消するためには、上述のように下地層の膜厚を例えば5 μm 以上に厚くする必要がある。すなわち、特許文献1に記載された技術だけでは、III族窒化物半導体薄膜からなる下地層を2 μm 程度に薄くし、且つ、該下地層の貫通転位密度を良好に保つことが困難となる。

[0010] 本発明は、上記課題を鑑みてなされたものであって、その目的とするところは、極めて結晶性に優れた下地層を2 μm 程度の薄い膜厚により実現することによって、高い生産性を有する成膜技術を提供することにある。本発明

の他の目的は、貫通転位密度の良好な下地層を形成できる成膜技術を提供することである。

課題を解決するための手段

- [0011] 本発明者らは、鋭意研究の結果、後述するように、サファイア基板上に形成する $Al_xGa_{1-x}N$ (ただし、 $0 \leq x \leq 1$) を主相とするバッファー層に Cなどを添加することで、バッファー層上に形成される下地層の結晶性を良好にできることを見出し、以下の本発明を完成させた。
- [0012] 本発明の一態様は、成膜方法であって、 $Al_xGa_{1-x}N$ (ただし、 $0 \leq x \leq 1$) に、C, Si, Ge, Mg, Zn, Mn, Crの群から選ばれた少なくとも一つの物質が添加されたウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層を、基板ホルダーに保持されたサファイア基板上に、スパッタリング法によって形成する工程を有することを特徴とする。
- [0013] 上述の成膜方法により形成されたバッファー層上に、III族窒化物半導体薄膜を備える下地層を形成することによって、該下地層の膜厚が $2 \mu m$ 程度と薄くても、特許文献1に記載された技術を用いて成膜した $5 \mu m$ 以上の該下地層と同等の結晶性を有する下地層を得ること、すなわち、該 $2 \mu m$ 程度の該下地層の結晶性を良好に保つことが可能となる。そのため、高い生産性で高品質なIII族窒化物半導体薄膜を得ることができる。
- [0014] 上述の成膜方法においては、前記基板ホルダーは、前記サファイア基板を任意の温度に加熱可能なヒーターを備えており、前記バッファー層は、前記サファイア基板が前記基板ホルダーの基板対向面と所定距離だけ離間して保持された状態で、前記サファイア基板上に形成されるとより望ましい。
- [0015] また、本発明の別の態様は、半導体発光素子の製造方法であって、サファイア基板上にウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層をスパッタリング法によって形成する工程と、前記バッファー層の上に下地層を形成する工程と、前記下地層の上に発光層を形成する工程と、を有し、前記バッファー層は上述の成膜方法によって形成されることを特徴とする。

発明の効果

[0016] 本発明によれば、極めて結晶性に優れた下地層を5 μ m未満、例えば2 μ m程度の薄い膜厚により実現することによって、下地層の成膜に要する時間を低減し、高い生産性を有する技術を提供できる。また、本発明によれば、貫通転位密度の良好な下地層を形成できる技術を提供できる。

図面の簡単な説明

[0017] [図1]本発明に係るバッファ層の成膜に用いたスパッタリング装置の概略構成図である。

[図2A]本発明に係るバッファ層におけるチルトのモザイク広がり进行説明する概念図である。

[図2B]本発明に係るバッファ層におけるツイストのモザイク広がり进行説明する概念図である。

[図3A]本発明に係るバッファ層における+c極性を説明する概念図である。

[図3B]本発明に係るバッファ層における-c極性を説明する概念図である。

発明を実施するための形態

[0018] 以下に図面を参照して本発明を説明する。なお、以下に説明する部材、配置等は発明を具体化した一例であって本発明を限定するものではなく、本発明の趣旨に沿って各種改変できることは勿論である。

[0019] 図1は、本発明の一実施形態に係るバッファ層の成膜に用いたスパッタリング装置Sの概略構成図である。ここで、符号101は真空容器、102はチャンバーシールド、103はスパッタリングカソード、104はスパッタリングターゲット、105はターゲットシールド、106はマグネットユニット、107はスパッタリング電源、108は基板ホルダー、109はヒーター、110はリフレクター、111は基板載置機構、112はサファイア基板、113はプロセスガス供給手段、114は真空排気手段、である。

[0020] 真空容器101は、Al合金またはSUSなどの金属部材から構成されており、その内部は、真空排気手段114によって高真空に保つことができる

。チャンバーシールド102は、真空容器101への膜の付着を抑制しうる部材であり、SUSやニッケル合金などの比較的高温に耐えうる金属部材によって構成されている。スパッタリングカソード103は、真空容器101と電氣的に絶縁され、スパッタリング電源107から投入される電力を、スパッタリングターゲット104へ供給する役割を果たしている。スパッタリングターゲット104は、スパッタリングカソード103へ不図示のボンディングプレートを通じて取り付けられる。スパッタリングターゲット104は、Al金属またはAlGa合金に、C、Si、Ge、Mg、Zn、Mn、Crの少なくとも一種の元素を5at%以下の濃度で均一に分散させたものである。

[0021] ターゲットシールド105は、Al合金またはSUSなどの金属部材から構成されている。マグネットユニット106は、スパッタリングカソード103内部に内蔵され、ターゲット104表面に磁場を生じさせることによって、マグネトロンスパッタリングを実現する。スパッタリング電源107は、スパッタリングカソード103へ電力を供給し、プラズマを発生させることによって、スパッタリング現象を引き起こす。なお、スパッタリング電源107としては、13.56MHzの高周波(RF)電源が好ましく用いられるが、13.56MHzのRF電源と直流(DC)電源とを組み合わせ、RF電力にDC電力を重畳する方式としても良く、また、13.56MHzのRF電力を、より低周波数のパルス状にして供給できる電源としても良い。さらに、60MHzや他の周波数の電源を用いることも可能である。基板ホルダー108は、ヒーター109、リフレクター110、基板載置機構111、から構成される。ヒーター109は基板を任意の温度に効率的に加熱可能な、パイロリティックグラファイト(PG:Pyrolytic Graphite)、またはPGにパイロリティックボロンナイトライド(PBN:Pyrolytic Boron Nitride)をコートしたものが好ましく用いられる。

[0022] ここで、PGはヒーター電極としての機能を有し、直流または交流の電流

をPGからなるヒーター電極に流すことで、発熱体としての機能を果たす。リフレクター110は、モリブデンやPBNなどから構成され、ヒーター109を効率的に加熱するために用いられる。基板載置機構111は、石英などの絶縁部材で構成され、サファイア基板112を外周部で保持している。ここで、基板載置機構111は、サファイア基板112を基板ホルダー108（ヒーター109）の表面P（基板対向面）から所定距離だけ離間して保持している。こうすることで、+c極性のバッファ層が得られやすくなる。サファイア基板112は、表面がc面（(0001)面）のものが好ましく用いられる。また、該サファイア基板112としては、c軸が基板法線方向から傾いたオフ基板を用いても良い。

[0023] なお、サファイア基板112が小径基板の場合、石英などの絶縁物からなるトレイに基板を載せてもよい。プロセスガス供給手段113は、不図示のマスフローコントローラと不図示のプロセスガス供給源を有し、希ガスおよび窒素含有ガスを真空容器101内に所定流量で導入する。なお、希ガスとしてはAr、窒素含有ガスとしてはN₂が好ましく用いられる。真空排気手段114は、ターボ分子ポンプ（TMP）やクライオポンプなどを主排気ポンプと、ドライポンプなどのあらゆるポンプ（補助ポンプ）を有する。これらの真空ポンプによって真空容器101内を真空排気できる。

[0024] 本実施形態に係るバッファ層の成膜手順は以下の通りである。まず、サファイア基板112を不図示のロードロック機構に導入し、ロードロック機構を真空状態に排気してから、不図示の真空搬送機構を介して、図1に示すスパッタリング装置Sに搬送する。スパッタリング装置Sに搬送されたサファイア基板112は、基板載置機構111へ設置される。その後、プロセスガス供給手段113を用いて希ガスおよび窒素含有ガスを真空容器101に所定流量で導入し、スパッタリングターゲット104へ電力を供給することで、真空容器101内にプラズマを発生させる。スパッタリングターゲット104へ電力供給は、スパッタリング電源107からスパッタリングカソード103を介して行う。

- [0025] 発生したプラズマ中の正イオン成分のうち、カソードシース内に入り込んだものは、ターゲット104の表面に印加されている負の電圧により、ターゲット104側へ引き寄せられ、ターゲット104をたたくことによって、スパッタリング現象を引き起こす。このようなスパッタリング現象によってターゲットから放出されるターゲット構成元素は、気相中に存在する活性な窒素と、ターゲット表面、気相中、または基板表面で反応して、本実施形態に係るバッファ層が形成される。なお、ヒーター109内部、または、基板載置機構111外周部に、不図示のRFバイアス電極を配置し、本実施形態に係るバッファ層を成膜する前に、窒素含有雰囲気中でRFバイアス電極によって発生したプラズマによって、基板の前処理を行っても良い。
- [0026] このようにしてサファイア基板上にウルツ鉱構造を有するエピタキシャル膜として形成された、本実施形態にかかるバッファ層のバッファ層／サファイア基板界面付近での面内格子定数は、ターゲットにAlを用いた場合、公知技術（例えば特許文献1参照）によって形成されたバッファ層と大きな差が見られない。また、それらの配向性についても大きな差が見られない。すなわち、格子整合性に関しては、公知技術のバッファ層と差がなく、その結果として、それらの配向性についても大きな差が生じないものと考えられる。なお、配向性の詳細な説明については後述する。
- [0027] 一方、本実施形態にかかるバッファ層の表面近傍での面内格子定数は、該バッファ層のバッファ層／サファイア基板界面付近での面内格子定数に比べて大きくなる。また、本実施形態にかかるバッファ層の表面近傍での面内格子定数は、公知技術のバッファ層の表面近傍での面内格子定数に比べても大きい。さらに、本実施形態にかかるバッファ層における表面近傍での+c極性の割合は、公知技術のバッファ層の表面近傍での+c極性の割合よりも多くなる。
- [0028] すなわち、本実施形態にかかるバッファ層は、バッファ層／サファイア界面から表面側にかけて大きく格子緩和しており、+c極性の割合も多い。一方、公知技術のバッファ層では、上記格子緩和が小さく、+c極性の

割合も少ない。しかも、本実施形態に係るバッファ層と公知技術のバッファ層とでは、配向性にほとんど差が見られない。

[0029] このように、本実施形態に係るバッファ層において、バッファ層／サファイア基板界面から表面側にかけての格子緩和が大きい理由としては、 $Al_xGa_{1-x}N:C$ 、 $Al_xGa_{1-x}N:Si$ 、 $Al_xGa_{1-x}N:Ge$ 、 $Al_xGa_{1-x}N:Mg$ 、 $Al_xGa_{1-x}N:Zn$ 、 $Al_xGa_{1-x}N:Mn$ 、 $Al_xGa_{1-x}N:Cr$ （記号「:」は左側に記載された物質と右側に記載された物質との混合物を表す）なるウルツ鉱結晶構造のバッファ層（ただし、 $0 \leq x \leq 1$ であり、 C 、 Si 、 Ge 、 Mg 、 Zn 、 Mn 、 Cr のバッファ層全体に占める割合は、これらの物質の合計で5 at %以下）を用いたことで、上記、 C 、 Si 、 Ge 、 Mg 、 Zn 、 Mn 、 Cr の物質が、母体となるウルツ鉱結晶の格子点に入らず、格子間に入り込み、比較的容易に格子緩和が生じたことが考えられる。なお、 C 、 Si 、 Ge 、 Mg 、 Zn 、 Mn 、 Cr のバッファ層全体に占める割合は5 at %以下であることが必要である。該割合を5 at %より大きくすると、配向性が著しく悪化するため好ましくない。また、公知技術に比べて、本実施形態ではバッファ層の+c極性の割合が多くなりやすい。これは、図1に示すようにサファイア基板112を基板ホルダー108の基板対向面から離間して保持した効果による。このような+c極性のバッファ層を用いることも、上記格子緩和が生じやすくなる一要因と考えられる。

[0030] 本実施形態のように、+c極性の割合が多いバッファ層を用いた場合には、+c極性のドメインと-c極性のドメインとが混在したバッファ層に比べて、面内方向の結晶不連続性が改善される。すなわち、反転境界におけるバッファ層全体に蓄積される歪の緩和が起こりにくくなることで、個々のドメインが格子緩和しやすくなると考えられる。一方、+c極性の割合が少ない公知の技術により成膜したAlN膜からなるバッファ層は、+c極性のドメインと-c極性のドメインとが混在しており、その界面には反転境界なる面内方向の結晶不連続性が生じることになる。このような反転境界が

高密度で存在することによって、その反転境界においてバッファ層全体に蓄積される歪が緩和され、個々のドメインに蓄積される格子歪が相対的に少なくなると考えられる。すなわち、個々のドメインが格子緩和しにくくなることが予想される。

[0031] なお、+c極性の割合が多いバッファ層が得られることは、本発明において必須ではない。何故ならば、 $Al_xGa_{1-x}N:C$ 、 $Al_xGa_{1-x}N:Si$ 、 $Al_xGa_{1-x}N:Ge$ 、 $Al_xGa_{1-x}N:Mg$ 、 $Al_xGa_{1-x}N:Zn$ 、 $Al_xGa_{1-x}N:Mn$ 、 $Al_xGa_{1-x}N:Cr$ なるウルツ鉱結晶構造のバッファ層を用いることによって、格子緩和が引き起こされやすくなっているためである。ただし、サファイア基板112を基板ホルダー108の基板対向面から離間して保持することによって+c極性の割合が多くなるように制御することは、より格子緩和がしやすくなるため、好ましい。

[0032] また、バッファ層の+c極性への配向が制御できなければ、結晶品質の高いIII族窒化物半導体からなる下地層を得られにくいといった問題もあるが、これは下地層の成膜方法や成膜条件を、大きく改善することによって、回避できる可能性がある。何故なら、一般に下地層(GaN膜)における成長速度は、-c極性より+c極性の方が早いため、バッファ層の極性を引き継いで-c極性に配向した下地層の一つのドメイン上を、+c極性に配向した下地層の他のドメインが覆う可能性があるためである。このため、バッファ層の+c極性への配向が制御できなかったとしても、本発明の効果が得られる。ただし、このように下地層を成長させることは、一般にはかなり困難であるため、バッファ層の+c極性への配向が制御できることは、好ましい形態である。

[0033] 次に、本実施形態に係るバッファ層の上に、III族窒化物半導体からなる下地層を形成する手段について説明する。まず、本実施形態にかかるスパッタリング法によってバッファ層が形成されたサファイア基板を、スパッタリング装置Sより大気中に取り出し、その後、MOCVD装置のリアクター内へ導入する。MOCVD装置のリアクター内へ導入されたサファイア

基板は、所定の温度まで昇温され、その後、アンモニア（ NH_3 ）、トリメチルガリウム（TMG）などの原料ガスを水素（ H_2 ）などのキャリアガスと共にリアクター内へ供給することによって、III族窒化物半導体からなる下地層を形成することができる。

[0034] ここで、本実施形態に係るバッファ層は、バッファ層／サファイア基板界面において、公知技術により形成されたAlN膜からなるバッファ層と同程度の格子整合性となっている。そのため、本実施形態に係るバッファ層と、公知の技術により形成されたバッファ層とは、同程度の配向性となっている。一方、本実施形態に係るバッファ層は、公知のものに比べて、格子緩和が引き起こされやすく、下地層／バッファ層界面で生じる格子不整合は、本実施形態に係るバッファ層の方が小さくなる。

[0035] 以上のことから、上記のような方法でバッファ層上に形成した下地層は、公知の技術により得られる下地層に比べて、下地層／バッファ層界面で生じる転位が少なくなる。また、バッファ層の配向性の乱れに起因する下地層の転位は本実施形態と公知の技術によるバッファ層とで同程度となる。このため、本実施形態によるバッファ層を用い、該バッファ層上にIII族窒化物半導体薄膜からなる下地層を形成することによって、該下地層の膜厚を $2\mu\text{m}$ まで低減しても、該下地層に生じる貫通転位は、公知の技術による下地層を $5\mu\text{m}$ とした場合と同程度になる。その結果、成膜に要する時間が低減されて高い生産性でIII族窒化物半導体が形成される。

[0036] なお、本実施形態を利用して半導体発光素子を作成する方法としては、バッファ層上にIII族窒化物半導体薄膜からなる下地層を形成し、その後、Siなどの不純物元素を微量添加したn型のIII族窒化物半導体層と、InGaNとGaNの多重量子井戸構造からなる発光層と、Mgなどの不純物元素を微量添加したn型のIII族窒化物半導体層とを順次積層することにより、III族窒化物半導体からなるエピタキシャルウェハーを形成する。その後、エピタキシャルウェハーに対し、リソグラフィ技術およびRIE技術を用い、p型のIII族窒化物半導体層上には、良く知られた透光性

電極、p型ボンディングパッド電極などを形成し、n型のIII族窒化物半導体層上には、良く知られたn型電極を形成し、最終的に、良く知られた保護膜を形成する。

[0037] 具体的には、透光性電極としてITO (Indium-Tin-Oxide)、p型ボンディングパッド電極としてチタン (Ti)、Al、金 (Au) を積層した構造、n型電極としてニッケル (Ni)、Al、Ti、Auを積層した構造、保護膜としてSiO₂を用いることができる。また、このようにして得られたLED構造を形成したウェハーをスクライブにより350μm角のLEDチップに分離し、このLEDチップをリードフレーム上に載置し、金線でリードフレームに結線することによりLED素子とすることができる。また、このLED素子を用いて照明装置などを構成することができる。

[0038] 次に、本明細書に記載した配向性の概念について、図2A、2Bを用いて簡潔に説明する。図2A、2Bには、バッファ層の配向性を表す指標としての、チルトのモザイク広がり（基板垂直方向の結晶方位のバラつき）と、ツイストのモザイク広がり（面内方向の結晶方位のバラつき）の概念図を示している。図2Aはサファイア基板上に形成したバッファ層のチルトのモザイク広がりを説明する図である。符号201乃至204は、バッファ層を構成するウルツ鉱結晶構造のドメイン構造を示しており、全てc軸配向している様子を表している。符号205はサファイア基板である。ドメイン201および202のc軸の向きは共に揃っており、バッファ層におけるc軸の主たる結晶方位となっているが、ドメイン203およびドメイン204のc軸の向きは、ドメイン201および202のc軸の向きに対して僅かに傾いている。

[0039] また、図2Bは、サファイア基板上に形成したバッファ層のツイストのモザイク広がりを説明する図である。符号206乃至209は、上述したバッファ層を構成するc軸配向のウルツ鉱結晶構造からなるドメイン構造を示している。ドメイン206および207のa軸の向き（面内方向の結晶方

ツ鉱結晶構造からなるⅢ族窒化物半導体薄膜にも存在し、一般には、+c極性のⅢ族窒化物半導体薄膜の方が、+c極性のⅢ族窒化物半導体薄膜に比べて結晶品質が良好となりやすい。また、バッファ層から、Ⅲ族窒化物半導体薄膜からなる下地層へは、バッファ層の有する極性状態が維持されやすいため、バッファ層を+c極性として得ることが望ましい。ただし、上述したように、Ⅲ族窒化物半導体薄膜からなる下地層の成膜方法や成膜条件を改善することによって、バッファ層に含まれる-c極性の配向状態を引き継がないように該下地層を成長させることも可能であるため、バッファ層を+c極性で形成することは必須ではない。

[0043] 以上述べたように、本実施形態においては、 $Al_xGa_{1-x}N:C$ 、 $Al_xGa_{1-x}N:Si$ 、 $Al_xGa_{1-x}N:Ge$ 、 $Al_xGa_{1-x}N:Mg$ 、 $Al_xGa_{1-x}N:Zn$ 、 $Al_xGa_{1-x}N:Mn$ 、 $Al_xGa_{1-x}N:Cr$ の、少なくともいずれか一つのウルツ鉱結晶構造を有するバッファ層（ただし、 $0 \leq x \leq 1$ であり、C、Si、Ge、Mg、Zn、Mn、Crのバッファ層全体に占める割合は5at%以下）をスパッタリング法によってサファイア基板上に形成することによって、公知の技術によるバッファ層に比べて、バッファ層表面において格子緩和したバッファ層を得ることが可能となる。また、公知の技術によるバッファ層と同等の配向性を有するバッファ層を得ることが可能となる。その上に、Ⅲ族窒化物半導体薄膜からなる下地層を形成することによって、該下地層の膜厚が $2 \mu m$ 程度と薄くても、該下地層は貫通転位密度を、公知の技術による $5 \mu m$ の膜厚の下地層と同等とする、すなわち、該 $2 \mu m$ の該下地層の結晶性を良好に保つことが可能となり、そのため、成膜に要する時間を低減して高い生産性で高品質なⅢ族窒化物半導体薄膜を得ることができるわけである。

[0044] (実施例1)

本発明の一実施形態として、図1のスパッタリング装置Sを用いて、 $AlN:Si$ からなるバッファ層をサファイア基板上に形成し、その後、MOCVD法によって、Ⅲ族窒化物半導体薄膜からなる下地層を形成する例

について説明する。なお、本実施例ではAlN:Siからなるバッファー層を用いるが、他のバッファー層 ($Al_xGa_{1-x}N:C$ 、 $Al_xGa_{1-x}N:Si$ 、 $Al_xGa_{1-x}N:Ge$ 、 $Al_xGa_{1-x}N:Mg$ 、 $Al_xGa_{1-x}N:Zn$ 、 $Al_xGa_{1-x}N:Mn$ 、 $Al_xGa_{1-x}N:Cr$ の、少なくともいずれか一つのウルツ鉱結晶構造を有するバッファー層 (ただし、 $0 \leq x \leq 1$ であり、C、Si、Ge、Mg、Zn、Mn、Crのバッファー層全体に占める割合は5at%以下)) についても、同様の効果が得られる。

[0045] まず、図1のスパッタリング装置Sを用いてサファイア基板上にAlN:Siからなるバッファー層を以下の条件で成膜する。なお、本実施例におけるバッファー層の成膜条件は、ターゲットを除いて、特許文献1と同様の条件としている。

- ・基板：(0001) サファイア
- ・基板洗浄：フッ酸および有機溶剤による洗浄
- ・プラズマ処理の有無：有および無
- ・プラズマ処理時の基板温度：500℃
- ・プラズマ処理時の圧力：1.0Pa
- ・プラズマ処理時のプロセスガス：N₂
- ・プラズマ処理時のRFバイアス電力：50W
- ・ダミー放電回数：0回および16回
- ・成膜前の到達圧力：1.0×10⁻⁵Pa以下
- ・成膜に使用したターゲット：Al:Si (Si濃度：0.5%)
- ・成膜時の基板温度：500℃
- ・成膜時の圧力：0.5Pa
- ・成膜時のプロセスガス：Ar+N₂ (Ar：5sccm、N₂：15sccm)
- ・成膜時のRF電力：2000W

[0046] 上記の条件でAlN:Siからなるバッファー層を40nm成膜したところ、AlN:Siの(0002)面および(10-10)面のXRCにおける

るFWHMは、それぞれ約 0.1° および約 1.4° である。また、AlN : Siの(10-10)面の面間隔を見積もるため、低角入射(入射角度: 0.1°)のIn-plane XRD測定を行うと、表面近傍の面内格子定数は 3.107 \AA となり、表面部の面内格子定数は、バルクのAlNとほぼ同じ値となる。更に、AlN : Si / サファイア基板界面の面内格子定数を見積もるため、上記の方法で 10 nm のバッファ層を成膜し、低角入射のIn-plane XRD測定によって面内格子定数を調べると、面内格子定数としては約 3.072 \AA が得られる。このことから、AlN : Si膜は、AlN : Si / サファイア基板界面側から、AlN : Si表面側にかけ格子緩和すると考えられる。

[0047] 次に、上記 40 nm のAlN : Siバッファ層上に、MOCVD法によって $2\text{ }\mu\text{ m}$ のGaNからなる下地層を形成する。得られた下地層の貫通転位密度は、カソードルミネッセンス法によって、約 $3.5 \times 10^8\text{ cm}^{-2}$ と見積もられる。なお、本実施例において、バッファ層成膜前の基板のプラズマ処理の有無、プラズマ処理有の場合に公知の技術によるダミー放電の回数を0、16回として、それぞれバッファ層を成膜するが、バッファ層の膜質、およびその上に形成したGaNからなる下地層の膜質には、大きな差が見られない。

[0048] (比較例1)

次に、比較例として、特許文献1に開示された発明の確認実験を行った。本比較例において、特許文献1の図5に記載されたスパッタリング装置と同様の構成を有するスパッタリング装置によって、AlNからなるバッファ層をサファイア基板上に形成した。その後、MOCVD法によって $2\text{ }\mu\text{ m}$ および $5\text{ }\mu\text{ m}$ のGaNからなる下地層を形成する。また、AlNからなるバッファ層の成膜条件は、特許文献1に開示された成膜条件と同様であり、実施例1のバッファ層の成膜条件とも同じ条件としている。更に、MOCVD法によって成膜したGaNからなる下地層の成膜条件は、実施例1と同様である。

[0049] 本比較例において成膜したAlNからなるバッファ層には1%未満の酸素が混入しており、40nmでの配向性および10nmでの面内格子定数は、実施例1におけるバッファ層とほぼ同様である。一方、40nmでの面内格子定数は、10nmでの面内格子定数と大きな変化がなく、格子緩和がほとんど生じていない。このバッファ層上に、MOCVD法によってGaN膜からなる下地層を2 μ m、5 μ m、8 μ mとして形成したところ、その貫通転位密度は、それぞれ約 $1 \times 10^9 \text{ cm}^{-2}$ 、約 $5 \times 10^8 \text{ cm}^{-2}$ 、約 $3.5 \times 10^8 \text{ cm}^{-2}$ となった。すなわち、実施例1の下地層の膜厚は2 μ mと薄いにもかかわらず、比較例1の8 μ mの膜厚を有する下地層と同等の貫通転位密度を実現したことがわかる。


[0050] 以上のように、本発明の一実施形態にかかるバッファ層を用いることによって、GaN膜からなる下地層を5 μ m未満としても、特許文献1に開示された技術によって成膜した5 μ m以上の膜厚のGaNと同等の結晶品質が得られ、その結果、高い結晶品質を有しながら、高い生産性でIII族窒化物半導体を得られるようになる。なお、本発明の一実施形態によって得られたバッファ層上に、8 μ mのGaNからなる下地層を形成した場合は、約 $1.5 \times 10^8 \text{ cm}^{-2}$ の貫通転位密度となり、さらに高品質な結晶品質を有するIII族窒化物半導体薄膜が得られる。ただし、この場合は、生産性が低くなるので、特に低い貫通転位密度が必要となる超ハイスペックLEDの製造などに用いることが考えられる。

請求の範囲


- [請求項1] $Al_xGa_{1-x}N$ (ただし、 $0 \leq x \leq 1$) に、C, Si, Ge, Mg, Zn, Mn, Crの群から選ばれた少なくとも一つの物質が添加されたウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層を、基板ホルダーに保持されたサファイア基板上に、スパッタリング法によって形成する工程を有することを特徴とする成膜方法。
- [請求項2] 前記基板ホルダーは、前記サファイア基板を任意の温度に加熱可能なヒーターを備えており、
前記バッファー層は、前記サファイア基板が前記基板ホルダーの基板対向面と所定距離だけ離間して保持された状態で、前記サファイア基板上に形成されることを特徴とする請求項1に記載の成膜方法。
- [請求項3] 前記バッファー層中の、前記C, Si, Ge, Mg, Zn, Mn, Crの群から選ばれた少なくとも一つの物質の割合は、5 at %以下であることを特徴とする請求項1に記載の成膜方法。
- [請求項4] 前記バッファー層上に、III族窒化物半導体薄膜を備える下地層を形成する工程を有することを特徴とする請求項1に記載の成膜方法。
- [請求項5] 前記下地層の膜厚は5 μ m未満であることを特徴とする請求項4に記載の成膜方法。
- [請求項6] サファイア基板上にウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層をスパッタリング法によって形成する工程と、
前記バッファー層の上に下地層を形成する工程と、
前記下地層の上に発光層を形成する工程と、を有し、
前記バッファー層は請求項1に記載された成膜方法によって形成されることを特徴とする半導体発光素子の製造方法。
- [請求項7] 請求項1に記載された成膜方法によって形成された前記バッファー層を有することを特徴とする半導体発光素子。
- [請求項8] 請求項7に記載の半導体発光素子を備えることを特徴とする照明装

置。


[図1]




[図2A]




[図2B]



[図3A]



[図3B]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2014/001012

A. CLASSIFICATION OF SUBJECT MATTER
H01L21/203(2006.01)i, C23C14/06(2006.01)i, H01L21/205(2006.01)i, H01L33/32(2010.01)i, C23C16/34(2006.01)n

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
 H01L21/203, C23C14/06, H01L21/205, H01L33/32, C23C16/34

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2003-101157 A (Toshiba Corp.), 04 April 2003 (04.04.2003), paragraphs [0014] to [0033]; fig. 1 to 4 (Family: none)	1-8
Y	JP 2011-082570 A (Showa Denko Kabushiki Kaisha), 21 April 2011 (21.04.2011), paragraphs [0015] to [0038], [0060] to [0082]; fig. 1, 3, 5 (Family: none)	1-8

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 09 April, 2014 (09.04.14)	Date of mailing of the international search report 13 May, 2014 (13.05.14)
--	---

Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC）） Int.Cl. H01L21/203(2006.01)i, C23C14/06(2006.01)i, H01L21/205(2006.01)i, H01L33/32(2010.01)i, C23C16/34(2006.01)n		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） Int.Cl. H01L21/203, C23C14/06, H01L21/205, H01L33/32, C23C16/34		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2014年 日本国実用新案登録公報 1996-2014年 日本国登録実用新案公報 1994-2014年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2003-101157 A (株式会社東芝) 2003.04.04, 【0014】 - 【0033】 及び第1-4図 (ファミリーなし)	1-8
Y	JP 2011-082570 A (昭和電工株式会社) 2011.04.21, 【0015】 - 【0038】, 【0060】 - 【0082】 及び第1, 3, 5図 (ファミリーなし)	1-8
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的な技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 09.04.2014	国際調査報告の発送日 13.05.2014	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 境 周一 電話番号 03-3581-1101 内線 3559	50 3654