

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

G06F 13/00

G09G 5/00



[12] 发明专利说明书

[21] ZL 专利号 00802651.3

[45] 授权公告日 2004 年 1 月 21 日

[11] 授权公告号 CN 1135477C

[22] 申请日 2000.1.12 [21] 申请号 00802651.3

[30] 优先权

[32] 1999.1.15 [33] US [31] 09/231609

[86] 国际申请 PCT/US00/00776 2000.1.12

[87] 国际公布 WO00/42594 英 2000.7.20

[85] 进入国家阶段日期 2001.7.10

[71] 专利权人 英特尔公司

地址 美国加利福尼亚州

[72] 发明人 P·多伊尔 A·斯里尼瓦斯

审查员 宋 瑞

[74] 专利代理机构 中国专利代理(香港)有限公司


代理人 吴增勇 傅 康

权利要求书 3 页 说明书 9 页 附图 8 页

[54] 发明名称 实现动态显示存储器的方法和装置

[57] 摘要

提供一种实现动态显示存储器的方法和装置。适用于放置在中央处理器和存储器之间的存储控制中心(hub)包括图形存储控制元件。图形存储控制元件确定由中央处理器存取的操作数是否为图形操作数。如果是图形操作数,图形存储控制元件便将中央处理器提供的虚拟地址变换成适用于确定存储器中图形操作数位置的系统地址。在一个实施例中,图形控制元件维护存储器中的图形转换表并采用图形转换表将虚拟地址变换成系统地址。此外,在一个实施例中,图形控制元件对图形操作数地址进行重新排序,以便优化图形设备的存储器存取。



ISSN 1008-4274

1. 一种系统，包括：

一个中央处理器；

5 第一存储器；

第二存储器；

一个输入设备；

与所述第一存储器和所述输入设备相连接的总线；

一个图形设备；和

10 存储控制中心，它连接到所述中央处理器、所述总线以及所述图形设备和所述第二存储器，所述存储控制中心具有用于访问第一存储器和第二存储器中的操作数的图形存储控制元件和用于访问第一存储器中的操作数的存储控制元件；

其中所述图形存储控制元件利用一个图形转换表来确定所述一个图形
15 操作数是位于第一存储器中还是位于第二存储器中，所述图形转换表包括一组项目，每个项目将虚拟地址与系统地址进行关联，所述虚拟地址由所述中央处理器使用，所述系统地址由所述存储器使用，所述中央处理器可以修改所述图形转换表。

2. 根据权利要求 1 的系统，其特征在于：所述图形转换表存储在所
20 述存储器中。

3. 一种系统，包括：

一个中央处理器；

第一存储器；

第二存储器；

25 一个输入设备；

与所述第一存储器和所述输入设备相连接的总线；

一个图形设备；和

存储控制中心，它连接到所述中央处理器、所述总线以及所述图形设备
和所述第二存储器，所述存储控制中心具有用于访问第一存储器和第二
30 存储器中的操作数的图形存储控制元件和用于访问第一存储器中的操作数的存储控制元件；

其中所述图形存储控制元件配置用来将来自所述中央处理器的图形操

作数的虚拟地址转换成系统地址，所述系统地址对应于所述存储器中所述图形操作数的存储单元。

4. 一种系统，包括：

一个中央处理器；

5 第一存储器；

第二存储器；

连接到所述中央处理器的一个输入设备；

连接到所述中央处理器的一个输出设备；

一个图形控制器；

10 一个总线；

一个图形设备；和

一个存储控制中心，它连接到所述中央处理器、所述总线以及所述图形控制器和所述第一存储器、所述第二存储器，所述存储控制中心具有用于访问第一存储器和第二存储器中的操作数的图形存储控制元件和用于访问

15 所述第一存储器中的操作数的存储控制元件；

其中所述图形控制器利用所述图形存储控制元件来存取一组图形操作数，所述图形操作数组位于所述存储器中；和

所述中央处理器利用所述图形存储控制元件来存取所述图形操作数组。

20 5. 根据权利要求 4 的系统，其中所述图形存储控制元件利用一个图形转换表来确定所述一个图形操作数是位于第一存储器中还是位于第二存储器中，所述图形转换表包括一组项目，每个项目将虚拟地址与系统地址进行关联，所述系统地址适于定位所述操作数在第一存储器和第二存储器中的一个中的位置；

25 所述中央处理器可以修改所述图形转换表中的所述项目。

6. 根据权利要求 5 的系统，其中所述图形转换表存储在所述存储器中。

7. 根据权利要求 6 的系统，其特征在于还包括：一个局部存储器，它连接到所述存储控制中心，所述局部存储器配置用于图形操作数的储存。

30 8. 根据权利要求 6 的系统，其特征在于：

所述图形存储控制元件维护一组电子围墙寄存器，所述电子围墙寄存器组配置用来存储定义在第一或第二存储器中图形操作数的位置的组织的

信息; 和

所述图形存储控制元件包括地址重新排序级, 所述地址重新排序级利用所述电子围墙寄存器组来确定对应于所述图形操作数虚拟地址的系统地址。

5 9. 一种存取存储器的方法, 它包括:

中央处理器以虚拟地址存取操作数;

存储控制元件确定所述操作数是否为图形操作数;

如果所述操作数不是图形操作数, 所述存储控制元件则以对应于所述虚拟地址的系统地址来存取所述操作数;

10 如果所述操作数是图形操作数, 所述存储控制元件的图形存储控制元件则以对应于所述虚拟地址的系统地址来存取所述操作数, 所述操作数在第一存储器和第二存储器的一个中是可存取的。

10. 根据权利要求9的方法, 其特征在于还包括:

图形设置以平铺式存储空间中的地址来存取所述图形操作数。

15 11. 根据权利要求9的方法, 其特征在于:

所述图形存储控制元件利用图形转换表中的项目来确定对应于所述图形操作数虚拟地址的系统地址, 所述图形转换表具有一组一个或一个以上的项目;

并且还包括: 所述中央处理器改变所述图形转换表的所述项目。

20 12. 根据权利要求11的方法, 其特征在于:

所述图形存储控制元件包括地址重新排序元件, 所述地址重新排序元件确定所述图形操作数是位于线性存储空间还是平铺式存储空间。

13. 一种系统, 它包括:

中央处理器;

25 第一存储器;

第二存储器

存储控制器, 它连接到所述中央处理器和所述第一存储器、第二存储器, 所述存储控制器具有图形控制元件和存储控制元件, 所述图形控制元件确定由所述中央处理器存取的操作数是否为图形操作数, 如果所述操作数是图形操作数, 所述图形控制元件便将所述操作数的地址变换成对应于在所述第一存储器和第二存储器的一个中的所述操作数的存储单元的地址。

30

实现动态显示存储器的方法和装置

5 技术领域

本发明一般涉及图形芯片组，更具体地说，涉及图形存储器的管理。

背景技术

众所周知，具有可以控制其自己存储器的图形子系统，这样的子系统通常经系统总线连接到 CPU（中央处理器）、主存储器以及象辅助存储
10 设备的其它设备上。这样的系统总线与 CPU、主存储器以及其它设备相连接。这就使 CPU 能够访问连接在总线上的所有设备。图形子系统通常包含仅可通过图形子系统存取的高速存储器。此外，这样的子系统通常可以经系统总线存取主存储器中的操作数。

在这样的系统中，CPU 常常要对图形操作数执行操作。但是，这些
15 操作数的组织将由图形子系统来控制。这就要求 CPU 从图形子系统中获取操作数。或者是 CPU 或相关的存储器管理单元（MMU）可以控制图形操作数的组织，在这种情况下，图形子系统必须从 CPU 或 MMU 中获取数据来进行操作。无论哪种情况均存在某种程序的低效率，因为一种设备必须向另一种设备请求数据才能执行其任务。

20 在其它系统中，CPU 和图形子系统将控制图形操作数的组织。在这些系统中，尽管 CPU 和图形子系统都不需要互相请求操作数，但它们却需要通知对方关于图形操作数送入存储器或图形操作数不可存取时间。因此，对图形操作数的每个操作均增加了开销。

图 1 说明一个先有技术的系统。它包括与图形设备控制器 120（GDC
25 120）相连接的图形地址变换器 100（GAT 100），而图形设备控制器 120 又与图形设备 130 相连接。GAT 100 还连接到总线上，总线又与主存储器 160、辅助存储器 170 以及存储器管理单元 150（MMU 150）相连接。中央处理器 140（CPU 140）与 MMU 150 相连接，从而可以存取主存储器 160 和辅助存储器 170。CPU 140 与 GAT 100 还有控制连接，使 CPU 140 能
30 够控制 GAT 100。主存储器 160 包括段缓冲器 110。

CPU 140 操作存储在主存储器 160 和辅助存储器 170 中的图形操作数。为便于这种操作, MMU 150 管理主存储器 160 和辅助存储器 170, 维护各种操作数存储的位置的记录。当操作数被送入存储器时, MMU 150 更新其操作数存储单元的记录。GDC 120 也对存储在主存储器 160 和辅助存储器 170 中的操作数进行操作。并在操作数送入存储器时更新这些记录。因此, 只要 CPU 140 或 GDC 120 执行引起图形操作数移动的操作, MMU 150 和 GAT 100 的记录均必须进行更新。维护 MMU 150 和 GAT 100 的记录之间的相关性需要高度同步的操作, 因为在存取主存储器 160 或辅助存储器 110 中可能会遇到许多错误。

例如, CPU 140 可能将存储器的一段从辅助存储器 170 送到主存储器 140 的段缓冲器 110 中, 从而重写了段缓冲器 110 以前的内容。如果发生这样的操作, MMU 150 将更新其记录, 由此来记录有哪些操作数在段缓冲器 110 中, 又有哪些曾经在段缓冲器 110 中的操作数已被重写。如果这些操作数中有图形操作数, CPU 140 则必须对 GAT 100 进行控制, 强制 GAT 100 更新其有关所涉及到的各种图形操作数的记录。此外, 如果在 CPU 140 重写段缓冲器 110 时 GDC 120 存取段缓冲器 110, 则 GDC 120 可能在对已被破坏的数据或错误的数据进行操作。

发明内容

本发明是一种用于实现动态显示存储的方法和装置。本发明的一个实施例为存储控制中心 (MCH, memory control Hub), 它适合于放置在中央处理器与存储器之间。存储控制中心包括图形存储控制元件和存储控制元件。

因此, 本发明提供了一种系统, 包括: 一个中央处理器; 第一存储器; 第二存储器; 一个输入设备; 与所述第一存储器和所述输入设备相连接的总线; 一个图形设备; 和存储控制中心, 它连接到所述中央处理器、所述总线以及所述图形设备和所述第二存储器, 所述存储控制中心具有用于访问第一存储器和第二存储器中的操作数的图形存储控制元件和用于访问第一存储器中的操作数的存储控制元件; 其中所述图形存储控制元件利用一个图形转换表来确定所述一个图形操作数是位于第一存储器中还是位于第二存储器中, 所述图形转换表包括一组项目, 每个项目将虚拟地址与

系统地址进行关联,所述虚拟地址由所述中央处理器使用,所述系统地址由所述存储器使用,所述中央处理器可以修改所述图形转换表。

所述图形转换表可以存储在所述存储器中。

本发明的另一个方面,提供了一种系统,包括:一个中央处理器;
5 第一存储器;第二存储器;一个输入设备;与所述第一存储器和所述输入设备相连接的总线;一个图形设备;和存储控制中心,它连接到所述中央处理器、所述总线以及所述图形设备和所述第二存储器,所述存储控制中心具有用于访问第一存储器和第二存储器中的操作数的图形存储控制元件和用于访问第一存储器中的操作数的存储控制元件;其中所述图形存储控制元件配置用来将来自所述中央处理器的图形操作数的虚拟地址转换成系
10 统地址,所述系统地址对应于所述存储器中所述图形操作数的存储单元。

本发明的又一个方面,提供了一种系统,包括:一个中央处理器;
第一存储器;第二存储器;连接到所述中央处理器的一个输入设备;连接到所述中央处理器的一个输出设备;一个图形控制器;一个总线;一个图
15 形设备;和一个存储控制中心,它连接到所述中央处理器、所述总线以及所述图形控制器和所述第一存储器、所述第二存储器,所述存储控制中心具有用于访问第一存储器和第二存储器中的操作数的图形存储控制元件和用于访问第一存储器中的操作数的存储控制元件;其中所述图形控制器利用所述图形存储控制元件来存取一组图形操作数,所述图形操作数组位于
20 所述存储器中;和所述中央处理器利用所述图形存储控制元件来存取所述图形操作数组。

其中,所述图形存储控制元件利用一个图形转换表来确定所述一个图形操作数是位于第一存储器中还是位于第二存储器中,所述图形转换表包括一组项目,每个项目将虚拟地址与系统地址进行关联,所述系统地址
25 适于定位所述操作数在第一存储器和第二存储器中的一个中的位置;所述中央处理器可以修改所述图形转换表中的所述项目。

所述系统还可以还包括:一个局部存储器,它连接到所述存储控制中心,所述局部存储器配置用于图形操作数的储存。其中,所述图形存储控制元件维护一组电子围墙寄存器,所述电子围墙寄存器组配置用来存储
30 定义在第一或第二存储器中图形操作数的位置的组织的组织的信息;和所述图形存储控制元件包括地址重新排序级,所述地址重新排序级利用所述电子围

墙寄存器组来确定对应于所述图形操作数虚拟地址的系统地址。

本发明的再一个方面，提供了一种存取存储器的方法，它包括：中央处理器以虚拟地址存取操作数；存储控制元件确定所述操作数是否为图形操作数；如果所述操作数不是图形操作数，所述存储控制元件则以对应于所述虚拟地址的系统地址来存取所述操作数；如果所述操作数是图形操作数，所述存储控制元件的图形存储控制元件则以对应于所述虚拟地址的系统地址来存取所述操作数，所述操作数在第一存储器和第二存储器的一个中是可存取的。

上述方法还可以包括：图形设置以平铺式存储空间中的地址来存取所述图形操作数。

所述图形存储控制元件利用图形转换表中的项目来确定对应于所述图形操作数虚拟地址的系统地址，所述图形转换表具有一组一个或一个以上的项目；并且还包括步骤：所述中央处理器改变所述图形转换表的所述项目。

所述图形存储控制元件包括地址重新排序元件，所述地址重新排序元件确定所述图形操作数是位于线性存储空间还是平铺式存储空间。

本发明的最后一个方面，提供了一种系统，它包括：中央处理器；第一存储器；第二存储器；存储控制器，它连接到所述中央处理器和所述第一存储器、第二存储器，所述存储控制器具有图形控制元件和存储控制元件，所述图形控制元件确定由所述中央处理器存取的操作数是否为图形操作数，如果所述操作数是图形操作数，所述图形控制元件便将所述操作数的地址变换成对应于在所述第一存储器和第二存储器的一个中的所述操作数的存储单元的地址。

下面通过示例和附图来说明本发明，但本发明并不限于所示附图。

附图说明

图1是先有技术的图形显示系统。

图2说明系统的一个实施例。

图3是说明系统操作的一种可能方式的流程图。

图4说明系统的另一个实施例。

图5是说明系统操作的一种可能方式的流程图。

图6说明系统的另一个实施例。

图 7 说明平铺式 (tiled) 存储器。

图 8 说明系统中的存储器存取。

具体实施方式

5 本发明用于改进图形操作数的处理，并消除在采用图形数据的任何系统中的开销处理。下面将对实现动态显示存储器的方法和装置进行说明。为便于说明，在下面的说明中，给出了大量的特定细节，以便对本发明有一个全面了解。但是很明显，对于本领域的技术人员来说，即使没有这些特定细节也可以使用本发明。在其它情况下，结构和装置均以框图的形式给出，以免妨碍对本发明的理解。

10 说明书中提到的“一个实施例”或“某个实施例”是指结合所述实施例说明的特定的特征、结构或特性被包含在本发明的至少一个实施例中。本说明书中出现在各个位置上的词组“在一个实施例中”不必是都指同一个实施例。

图 2 说明系统的一个实施例。CPU 210 是先有技术中众所周知的中央
15 处理器。图形存储控制 220 连接到 CPU 210 和系统其余部分 230。图形存储控制 220 包含这样一种逻辑：它足以跟踪位于系统其余部分 230 的存储器中图形操作数的位置并将来自 CPU 210 的图形操作数的虚拟地址转换为适合于系统其余部分 230 使用的系统地址。这样，当 CPU 210 存取操作数时，图形存储控制 220 确定所述操作数是否为图形操作数。如果它是
20 图形操作数，图形存储控制 220 则确定与 CPU 210 所提供的虚拟地址相对应的系统存储器地址。图形存储控制 220 便采用适当的系统地址在系统其余部分 230 存取所述操作数并完成 CPU 210 的存取。

如果操作数确定为不是图形操作数，图形存储控制 220 则允许系统其余部分 230 来适当地响应 CPU 210 的存储器存取。这样的响应是先有技术中众所周知，它包括但不限于：完成存储器存取、发信号通知错误或者
25 将虚拟地址变换成相应的物理地址并因此存取操作数。CPU 对存储器的存取包括读、写存取，完成这样的存取通常包括向适当的位置写入操作数或从适当的位置读取操作数。

通过参照图 3 可以进一步理解图 2 所示的装置。图 3 的过程以初始化
30 步骤 300 开始，然后再进入 CPU 存取步骤 310。CPU 存取步骤 310 包括

CPU 210 存取图形操作数，这是通过对基于其虚拟地址的存储单元执行存储器存取来进行的。该过程继续进行到图形映射步骤 320，其中，图形存储控制 220 映射或变换 CPU 210 提供的虚拟地址到适合系统其余部分 230 使用的系统地址或其它地址。该过程然后再继续进行到系统存取步骤 330。其中，系统其余部分 230 通过使用系统地址定位图形操作数来执行适当的存储器存取，过程到终止步骤 340 结束。

本领域的技术人员将会明白，图 2 所示框图可以将 CPU 210 和图形存储控制 220 表示成独立元件。但是，还可以将 CPU 210 和图形存储控制 220 表示成单个集成电路的部分。

再看图 4，图中说明了更为详细的系统另一个实施例。在图 4 中，CPU 410 包括 MMU 420 并与存储控制中心 430 (MCH 430) 相连接。MCH 430 包括图形设备 440、地址重新编序级 450 以及 GTT 460 (图形转换表)。MCH430 连接到局部存储器 480、主存储器 470、显示器 490 以及 I/O 设备 496、局部存储器 480 包含图形操作数 485，主存储器 470 包含图形操作数 475。MCH 430 经 I/O 总线 493 连接到 I/O 设备 496。图形设备 440 和 CPU410 可以对地址重新排序级 450 进行存取。在一个实施例中，由于相关性的原因，只有 CPU 410 可以修改 GTT 460，所以只有 CPU 410 可以改变图形操作数在存储器中的位置。

通过参照图 5 说明的操作方法，可以更好地理解图 4 所示系统的操作。CPU 存取步骤 510 表示 CPU 410 对图形操作数的虚拟地址进行存取。MMU 处理步骤 520 表示 MMU 420 将 CPU 410 提供的虚拟地址映射或转换成适合用于存取 CPU 410 外部的存储器的系统地址。注意，如果由 CPU 410 存取的图形操作数包含在 CPU 410 中的高速缓冲存储器中，MMU 420 则不能存取 CPU 410 外部的存储器。但是，由于大多数图形操作数是不可高速缓存的，所以存储器存取将在 CPU 外部。

在确定步骤 530 中，MCH 430 检查来自 MMU 420 的系统地址是否在图形存储器的范围内。图形存储器的范围是由 GTT 460 映射的供图形设备 440 使用的地址范围。如果系统地址不在图形存储器范围内，该过程则进入存取步骤 540，在这个步骤中，MCH 430 以正常方式对系统地址进行存储器存取。这通常都需要某种地址转换、确定该地址是否导向特定存

存储器设备、以及存取该特定设备。

如果系统地址在图形存储器范围内，过程则进入确定步骤 550，在该步骤中，地址重新排序级 450 确定该地址是否在电子围墙（fenced）区域内。地址重新排序级 450 的一个实施例包括电子围墙寄存器，它包含用于将分配给地址重新排序级 450 使用的存储器的某些部分定义为电子围墙区域的信息。这些电子围墙区域的信息可以用不同于其它存储器的方式或用某些方面不同于系统存储器其余部分的方式来构成。在一个实施例中，电子围墙区域的内容可以平铺（fence）或重组，就是说与图形操作数关联的存储器可以被排序以形成在逻辑上模仿诸如长方形、正方形、立体或其它形状等空间形体的平铺块。如果系统地址被确定是在电子围墙区域内，系统地址的适当重新排序则在重新排序步骤 560 执行。这样的重新排序通常包括一些简单的数学重新计算，并且还可以通过使用查找表来执行。

在重新排序步骤 560 之后，经重新排序的地址在映射步骤 570 中被映射到物理地址。同样，如果不需要进行重新排序，MMU 420 所提供的系统地址在映射步骤 570 中被映射到物理地址。这个映射步骤通常包括使用转换表，在这种情况下是 GTT 460（图形转换表），它包含指示系统的地址或范围对应于主存储器或局部存储器中特定位置的项目。类似的转换表可以由 MCH 430 用来执行存取步骤 540 的存储器存取。最后，经转换的地址被用来以类似于存取步骤 540 的方式执行存取步骤 480 中的存取。该过程到终止步骤 590 结束。

图 6 说明系统的另一个实施例。CPU 610 包括 MMU 620 并与存储控制 630 相连接。存储控制 630 包括图形存储控制 640 并与总线 660 相连接。也与总线 660 相连接的有局部存储器 650、系统存储器 690、输入设备 680 以及输出设备 670。在 CPU 610 请求存取操作数之后，存储控制 630 可以将 CPU 610 所提供的地址进行转换，并经总线 660 来存取与总线 660 相连的任何其它元件中的操作数。如果操作数是图形操作数，图形存储控制 640 则以适当地方式来对 CPU 610 所提供的地址进行操作和转换，以便执行与对存储控制 630 描述的同样的存取。

图 8 说明系统的另一个实施例，并说明图形操作数的存取方式。图形操作数虚拟地址 805 是由 CPU 中运行的程序查看的地址。MMU 810 是 CPU

的内部存储器管理单元。在一个实施例中，它通过使用包含指示哪些虚拟地址对应哪些系统地址的项目的查找表来将虚拟地址转换成系统地址。存储器范围 815 是由 MMU 810 所映射的存储器的结构，MMU 810 所产生的图形操作数的各个系统地址对该存储空间的某个部分进行寻址。所示部分是一个实施例中 CPU 可存取的图形存储器，存储器范围的其它部分通常对应于诸如输入或输出设备的设备。

图形存储空间 825 是由图形设备查看的图形存储器的结构。图形设备存取 820 说明：在一个实施例中，图形设备对存储器进行存取时没能 CPU 和 MMU 810 存取图形存储空间时所采用的偏移量 N，这是因为图形设备不需要存取 CPU 可存取的存储器其余部分。存储器范围 815 和存储空间 824 实质上均为线性，因为这是在 CPU 上运行的程序以及由图形设备进行存取所需的结构（在一个实施例中，其容量为 64MB）。

当图形设备存取 820 给出地址，或 MMU 810 给出系统地址来存取存储器时，地址重新排序级 835 对该地址进行操作。地址重新排序 835 通过将其与电子围墙寄存器 830 的内容进行核对来确定所给出的地址是否在一个电子围墙区域内。如果该地址是在电子围墙区域内，地址重新排序级 835 则根据电子围墙寄存器 830 中规定重新排序地址空间 840 中存储器组织方式的其它信息对该地址进行变换。重新排序地址空间 840 能够以不同方式来组织存储器，以优化存储器和 CPU 或图形设备之间的传送率。两种组织方式为线性组织和平铺式组织。在地址重新排序级 835 看来，线性组织的地址空间（如线性空间 843、849 以及 858）在存储器中均具有连续的地址。

对于平铺式地址，如平铺式空间 846、852 以及 855 中的地址，它们通常以图 7 所示的方式进行排列，其中，每一个平铺块中存储单元的地址逐行进行顺序编号，在整体结构中，某一特定平铺块中的各个地址均在其下一个平铺块的所有地址之前、在其前一个平铺块的所有地址之后。在一个实施例中，平铺块的大小限制为 2kB，平铺式空间的宽度（按平铺块测量）必须为二的幂。平铺式空间 846、852 以及 855 中所指的间距是平铺式空间的宽度。但是，并不是平铺块中的所有地址都需要对应于实际操作数，所以平铺式空间 846、852 以及 855 中标有 X 的地址就不需要对应于

实际操作数。此外，这样的不需要的平铺块还可以对应于临时存储页面（scratch memory page）。本领域的技术人员将会清楚，平铺块可以设计为其它大小、形状以及限制，平铺块中的地址可以用不同于图 7 所述的方法来进行排序。

- 5 平铺式空间非常有用，因为可以对它们的形状和大小进行设计，使得在存储器和图形设备或 CPU 之间传送图形操作数的过程中系统资源得到最佳或接近最佳的利用。它们的形状则常常设计为对应于图形对象或表面。可以理解，平铺式空间可以在系统运行期间动态地进行分配和释放。平铺式空间中地址的排序可以用许多方法来进行，包括图 7 中的行为主
- 10 （row-major）（X 轴）排序，但也包括列为主（column-major）（Y 轴）排序以及其它排序方法。

回到图 8，对重新排序地址空间 840 中的地址进行的存取经过与 GTT 865（图形转换表）相应的 GTLB 860（图形转换后备缓冲区）。在一个实施例中，GTT 865 本身通常存储在系统存储器 870 中，并不需要存储在系统存储器 870 中分配给图形存储空间 825 的地址的部分。在一个实施例中，

15 GTLB 860 和 GTT 865 采用查找表的形式，所述查找表将一组地址与系统存储器 870 或局部存储器 875 中的一组存储单元相关联。众所周知，TLB 或转换表可以通过多种方式来实现。但是，GTLB 860 和 GTT 865 不同于其它 TLB 和转换表，因为它们就是专供图形设备来使用，并且只可以用于将图形操作数的地址与存储器进行关联。这个限制不是由 GTLB 860 或

20 GTT 865 的元件造成的，而是由包含 GTLB 860 和 GTT 865 的系统设计造成的。GTLB 860 适宜包含在存储控制中心中，GTT 865 可通过存储控制中心来存取。

系统存储器 870 通常代表系统的随机存取存储器，但也可以代表其它

25 形式的存储器。有些实施例中不包含局部存储器 875。局部存储器 875 通常代表专用于图形设备的存储器，不需要为了使系统运行而提供。

在以上详细说明中，本发明的方法和装置已结合本发明具体的示例性实施例进行了说明。但是，很明显，在不脱离本发明的精神和范围的情况下可以进行各种修改和变更。因此，本说明书和附图应看作是说明性的而非限制性的。

30





图 1
(现有技术)

**图 2**




图 3




图 4




图 5




图 6

1	2	3	4	17	18	19	20	33-48
5	6	7	8	21	22	23	24	
9	10	11	12	25	26	27	28	
13	14	15	16	29	30	31	32	
49	50	51	52	65-80				81-96
53	54	55	56					
57	58	59	60					
61	62	63	64					
97	98	99	100	113-128				129-144
101	102	103	104					
105	106	107	108					
109	110	111	112					

图 7




图 8