

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2014-509106

(P2014-509106A)

(43) 公表日 平成26年4月10日(2014.4.10)

(51) Int.Cl.	F I	テーマコード (参考)
<b>H03K 19/177 (2006.01)</b>	H03K 19/177	5B013
<b>G06F 9/38 (2006.01)</b>	G06F 9/38 370C	5B376
<b>G06F 11/00 (2006.01)</b>	G06F 9/06 630A	5J042

審査請求 未請求 予備審査請求 有 (全 39 頁)

(21) 出願番号 特願2013-549414 (P2013-549414)  
 (86) (22) 出願日 平成23年12月8日 (2011.12.8)  
 (85) 翻訳文提出日 平成25年8月27日 (2013.8.27)  
 (86) 国際出願番号 PCT/US2011/064038  
 (87) 国際公開番号 W02012/096735  
 (87) 国際公開日 平成24年7月19日 (2012.7.19)  
 (31) 優先権主張番号 13/005,962  
 (32) 優先日 平成23年1月13日 (2011.1.13)  
 (33) 優先権主張国 米国 (US)

(71) 出願人 591025439  
 ザイリンクス インコーポレイテッド  
 X I L I N X I N C O R P O R A T E D  
 アメリカ合衆国 カリフォルニア州 95  
 124-3400 サン ホセ ロジック  
 ドライブ 2100  
 (74) 代理人 110001195  
 特許業務法人深見特許事務所  
 (72) 発明者 テイラー, ブラッドリー・エル  
 アメリカ合衆国、95124 カリフォル  
 ニア州、サン・ホセ、ロジック・ドライブ  
 、2100

最終頁に続く

(54) 【発明の名称】 集積回路におけるプロセッサシステムの拡張

(57) 【要約】

集積回路(200, 300、400)の実施例が述べられる。集積回路は、プログラムコード(315, 415)を実行するように構成されるプロセッサシステム(202, 302, 402)と、集積回路のプログラマブル回路(204, 304, 404)内に実現されるプロセス特定回路(282, 320, 440, 445)とを備える。プロセス特定回路はプロセッサシステムに結合され、プロセッサシステムによってオフロードされるプロセスを実行するように構成される。プロセッサシステムは、プロセスを実行するプログラムコードを実行する代わりにプロセス特定回路にプロセスをオフロードするように構成される。




FIG. 3

**【特許請求の範囲】****【請求項 1】**

集積回路であって、

プログラムコードを実行するように構成されるプロセッサシステムと、

前記集積回路のプログラマブル回路内に実現されるプロセス特定回路とを備え、前記プロセス特定回路は、前記プロセッサシステムに結合されかつ前記プロセッサシステムによってオフロードされるプロセスを実行するように構成され、

前記プロセッサシステムは、前記プロセスを実行するためのプログラムコードの実行に代えて前記プロセス特定回路にプロセスをオフロードするように構成される、集積回路。

**【請求項 2】**

10

前記プロセッサシステムは、前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される電力消費の低減に従って、前記プロセス特定回路に前記プロセスをオフロードするか否か決定するようにさらに構成される、請求項 1 に記載の集積回路。

**【請求項 3】**

前記プロセッサシステムは、前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の改善に従って、前記プロセス特定回路に前記プロセスをオフロードするか否か決定するようにさらに構成される、請求項 1 に記載の集積回路。

**【請求項 4】**

20

前記プロセッサシステムは、前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される時間遅れの低減に従って、プロセス特定回路に前記プロセスをオフロードするか否か決定するようにさらに構成される、請求項 1 に記載の集積回路。

**【請求項 5】**

前記プログラマブル回路はプログラマブルファブリックであり、前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の改善は、前記プロセス特定回路を実現するために前記プログラマブルファブリックの少なくとも一部を動的に再構成するために必要とされる時間の測定をさらに備える、請求項 3 に記載の集積回路。

30

**【請求項 6】**

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の改善は、複数のメモリのどのメモリが前記プロセス特定回路に対する前記プロセスに必要なとされるソースデータを提供するために使用されるかに依存する、請求項 3 に記載の集積回路。

**【請求項 7】**

前記プロセッサシステムは、前記プロセス特定回路を実現するために前記プログラマブルファブリック内の利用可能なスペースの量が存在するか否か決定するようにさらに構成される、請求項 1 から請求項 6 のいずれか 1 項に記載の集積回路。

**【請求項 8】**

40

前記プログラマブル回路はプログラマブルファブリックであり、前記プロセッサシステムは、前記プロセス特定回路を実現するための前記プログラマブルファブリックの少なくとも一部の動的再構成を開始するように構成される、請求項 1 から請求項 7 のいずれか 1 項に記載の集積回路。

**【請求項 9】**

集積回路におけるプロセッサシステムの拡張の方法であって、

前記集積回路内に実現される前記プロセッサシステム内のプログラムコードを実行するステップを備え、前記集積回路はプログラマブル回路を含み、前記プロセッサシステムは前記プログラマブル回路に結合され、

前記方法は、前記プロセッサシステムでのプロセスを実行するためのプログラムコード

50

の実行に代えて前記プログラマブル回路内に実現されるプロセス特定回路を使用するプロセスを実行するステップと、

前記プロセッサシステムに対して利用可能な前記プロセス特定回路から前記プロセスの結果を作成するステップとをさらに備える、方法。

【請求項 10】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用するプロセスの実現を通して達成される電力消費の低減に従って、前記プロセス特定回路を使用する前記プロセスを実行するか否か決定するステップをさらに備える、請求項 9 に記載の方法。

【請求項 11】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される時間遅れの低減に従って、前記プロセス特定回路を使用する前記プロセスを実行するか否か決定するステップをさらに備える、請求項 9 に記載の方法。

10

【請求項 12】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の低減に従って、前記プロセス特定回路を使用する前記プロセスを実行するか否か決定するステップをさらに備える、請求項 9 に記載の方法。

【請求項 13】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の低減は、前記プロセス特定回路を実現するための前記プログラマブル回路の少なくとも一部を動的に再構成するために必要とされる時間の測定をさらに含む、請求項 12 に記載の方法。

20

【請求項 14】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の改善の測定は、前記プロセス特定回路による前記プロセスの実行のために必要とされるソースデータを提供するために複数のメモリのどのメモリが用いられるかに依存する、請求項 12 に記載の方法。

【請求項 15】

前記プログラムコードによって特定される複数のプロセスから前記プロセスを選択するステップと、

30

ハードウェアにおいて前記選択されるプロセスを実現する前記プロセス特定回路を特定する設定データを選択するステップと、

前記集積回路の前記プログラマブル回路内に前記プロセス特定回路を実現するために選択された設定データをロードするステップとをさらに備える、請求項 9 から請求項 14 のいずれか 1 項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

この明細書中に開示される 1 つ以上の実施例は、集積回路 (IC) に関する。より特定のには、1 つ以上の実施例は、IC 内で実現されるプロセッサシステムの拡張に関する。

40

【背景技術】

【0002】

集積回路 (ICs) は、特定の機能を実行するために提供される。1 つのタイプの IC は、たとえば、フィールドプログラマブルゲートアレイ (FPGA: field programmable gate array) のようなプログラマブル IC である。FPGA は、典型的には、プログラマブルタイルの配列を含む。これらのプログラマブルタイルは、たとえば、入力/出力ブロック (IOB)、論理ブロック配列 (CLB)、専用ランダムアクセスメモリブロック (BRAM)、乗算器、デジタル信号処理ブロック (DSP)、プロセッサ、クロックマネージャ、遅延ロックループ (DLL) などを含み得る。

50

## 【 0 0 0 3 】

プログラマブルタイルの各々は、典型的には、プログラマブル相互接続回路と、プログラマブル論理回路とを含む。プログラマブル相互接続回路は、典型的には、プログラマブル相互接続ポイント（PIP）によって相互接続される可変長の多数の相互接続ラインを含む。プログラマブル論理回路は、たとえば、関数生成器、レジスタ、論理演算などを含み得るプログラマブル素子を使用するユーザ設計の論理を提供する。

## 【 0 0 0 4 】

プログラマブル相互接続回路とプログラマブル論理回路とは、典型的には、プログラマブル要素がどのように設定されるかを定める内部設定メモリセル内に設定データのストリームをローディングすることによりプログラムされる。設定データは、メモリから（たとえば外部のPROMから）読み出され、または、外部デバイスによってFPGA内に書き込まれ得る。そして、個々のメモリセルの集合状態は、FPGAの機能を決定する。

10

## 【 0 0 0 5 】

別のタイプのプログラマブルICは、複合プログラマブル論理デバイス、つまりCPLDである。CPLDは、相互接続スイッチマトリクスによって共にかつ入力/出力（I/O）リソースに接続された、2つ以上の「機能ブロック」を含む。CPLDの機能ブロックの各々は、プログラマブル論理アレイ（PLA）およびプログラマブルアレイ論理（PAL）デバイスで使用されるものに類似した、2レベルのAND/OR構造を含む。CPLDにおいて、設定データは、典型的には、オンチップ不揮発性メモリに記憶される。幾つかのCPLDにおいて、設定データは、オンチップ不揮発性メモリに記憶され、そして、初期設定（プログラミング）シーケンスの一部として、不揮発性メモリにダウンロードされる。

20

## 【 0 0 0 6 】

これらの全てのプログラマブルICについて、デバイスの機能性は、デバイスに供給されるデータビットによってその目的のために制御される。データビットは、揮発性メモリ（FPGAおよび幾つかのCPLDのように、たとえばスタティックメモリセル）、不揮発性メモリ（幾つかのCPLDのように、たとえばフラッシュメモリ）、または他のタイプのメモリセルに記憶され得る。

## 【 0 0 0 7 】

他のプログラマブルICは、デバイスのさまざまな素子をプログラム可能に相互接続する、メタル層のような処理層を適用することによってプログラムされる。これらのプログラマブルICは、マスクプログラマブルデバイスとして知られる。プログラマブルICは、たとえばヒューズあるいはアンチヒューズ技術を使用する他の方法によっても実現され得る。「プログラマブルIC」は、これらのデバイスを含み得る、ただし、これらのデバイスに限定されず、たとえば特定用途向け集積回路（ASIC）を含む部分的にのみプログラム可能なデバイスを包含し得る。たとえば、プログラマブルICの別のタイプは、ハードコーディングされたトランジスタ論理とプログラム可能にハードコーディングされたトランジスタ論理を相互接続するプログラマブルスイッチファブリックとの組み合わせを含む。

30

## 【 発明の概要 】

40

## 【 発明が解決しようとする課題 】

## 【 0 0 0 8 】

上述の多様なICを幾つか含む近代の幾つかのICは、プログラムコードを実行できる組み込みプロセッサを含む。プロセッサは、まとめてICの「プログラマブル回路」として称され、プログラマブル論理回路とプログラマブル相互接続回路とを含む同じダイの一部として製造される。プロセッサ内のプログラムコードの実行は、ICにおけるプログラマブル回路の「プログラミング」または「設定」から区別されると理解されるべきである。ICのプログラマブルファブリックのプログラミングまたは設定の行為は、プログラマブルファブリック内の設定データによって特定される異なる物理回路の実現をもたらす。

## 【 課題を解決するための手段 】

50

## 【 0 0 0 9 】

この明細書中の1つ以上の実施例は、集積回路（IC）に関し、より特定的には、IC内で実現されるプロセッサシステムの拡張に関する。

## 【 0 0 1 0 】

集積回路の実施例は、プログラムコードを実行するように設定されるプロセッサシステムと、集積回路のプログラマブル回路内に実現されるプロセス特定回路とを含み得る。プロセス特定回路は、プロセッサシステムに結合され、プロセッサシステムによりオフロードされるプロセスを実行するように構成され得る。プロセッサシステムは、プロセスを実行するためのプログラムコードを実行する代わりに、プロセス特定回路にプロセスをオフロードするように構成され得る。

10

## 【 0 0 1 1 】

この実施例の1つの局面において、プロセッサシステムは、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセスの実現を通して達成される電力消費の低減に従って、プロセス特定回路にプロセスをオフロードするか否か決定するようにさらに構成され得る。

## 【 0 0 1 2 】

この実施例の別の局面において、プロセッサシステムは、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセスの実現を通して達成される完了時間における改善に従って、プロセス特定回路にプロセスをオフロードするか否か決定するようにさらに構成され得る。

20

## 【 0 0 1 3 】

さらにこの実施例の別の局面において、プロセッサシステムは、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセス特定回路を使用するプロセスの実現を通して達成される時間遅れの低減に従って、プロセス特定回路にプロセスをオフロードするか否か決定するようにさらに構成され得る。

## 【 0 0 1 4 】

この実施例の別の局面において、プログラマブル回路は、プログラマブル回路であり得る。プロセッサシステムを使用する代わりにプロセス特定回路を使用するプロセスの実現を通して達成される完了時間の改善は、プロセス特定回路を実現するために、少なくともプログラマブル回路の一部を動的に再構成するのに必要とされる時間の測定をさらに含む。

30

## 【 0 0 1 5 】

さらにこの実施例の別の局面において、プロセッサシステムを使用する代わりにプロセス特定回路を使用するプロセスの実現を通して達成される完了時間の改善は、複数のメモリのどのメモリがプロセス特定回路に対するプロセスに必要なとされるソースデータを提供するために使用され得るかに依存する。

## 【 0 0 1 6 】

この実施例の別の局面において、プロセッサシステムは、プロセス特定回路を実現するためのプログラマブルファブリック内の利用可能なスペースの量が存在するか否か決定するようにさらに構成され得る。

40

## 【 0 0 1 7 】

さらにこの実施例の別の局面において、プログラマブル回路は、プログラマブルファブリックであり得る。プロセッサシステムは、プロセス特定回路を実現するためのプログラマブルファブリックの少なくとも一部の動的再構成を開始するようにさらに構成され得る。

## 【 0 0 1 8 】

集積回路内のプロセッサシステムの拡張の方法の実施例は、集積回路内に実現されるプロセッサシステム内のプログラムコードを実行するステップを含み得る。集積回路は、プログラマブル回路を含み得る。プロセッサシステムは、プログラマブル回路に結合され得る。方法は、プロセッサシステムのプロセスを実行するためのプログラムコードの実行に

50

代えてプログラマブル回路内で実現されるプロセス特定回路を使用するプロセスを実行するステップを含み得る。方法は、プロセッサシステムに対して利用可能なプロセス特定回路からのプロセスの結果を作成するステップを含み得る。

【0019】

この実施例の別の局面において、方法は、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセスの実現を通して達成される電力消費の低減に対応して、プロセス特定回路を使用するプロセスを実行するか否か決定するステップをさらに含み得る。

【0020】

この実施例の別の局面において、方法は、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセスの実現を通して達成される時間遅れの低減に従って、プロセス特定回路を使用するプロセスを実行するか否か決定するステップをさらに含み得る。

10

【0021】

さらにこの実施例の別の局面において、方法は、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセスの実現を通して達成される完了時間における低減に従って、プロセス特定回路を使用するプロセスを実行するか否か決定するステップをさらに含み得る。

【0022】

この実施例の別の局面において、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセスの実現を通して達成される完了時間の低減は、プロセス特定回路を実現するためのプログラマブル回路の少なくとも一部を動的に再構成するために必要とされる時間の測定をさらに含み得る。

20

【0023】

さらにこの実施例の別の局面において、プロセッサシステムを用いる代わりにプロセス特定回路を使用するプロセスの実現を通して達成される完了時間の改善は、プロセス特定回路によるプロセスを実行するのに必要とされるソースデータを提供するために複数のメモリのどのメモリが使用され得るかに依存する。

【0024】

この実施例の別の局面において、方法は、プロセス特定回路を実現するためのプログラマブルファブリック内の利用可能なスペースの量が存在するか否か決定するステップをさらに含み得る。

30

【0025】

この実施例の別の局面において、方法は、プロセス特定回路を実現するために、プログラマブルファブリックの少なくとも一部を動的に再構成するステップをさらに含み得る。

【0026】

この実施例の別の局面において、方法は、プログラムコードにより特定される複数のプロセスからプロセスを選択するステップをさらに含み得る。方法は、ハードウェアにおいて選択されるプロセスを実現するプロセス特定回路を特定する設定データを選択するステップをさらに含み得る。方法は、集積回路のプログラマブル回路内にプロセス特定回路を実現するために選択された設定データをロードするステップをさらに含む。

40

【0027】

集積回路内のプロセッサシステムの拡張の方法の別の実施例は、プロセッサシステム内のプログラムコードを実行するステップをさらに含み得る。プログラムコードは、複数のプロセスを特定する。方法は、プログラムコードにより特定される複数のプロセスからプロセスを選択するステップを含み得る。方法は、ハードウェアにおいて選択されるプロセスを実現するプロセス特定回路を特定する設定データを選択するステップを含み得る。方法は、集積回路のプログラマブルファブリック内にプロセス特定回路を実現するために選択されるデータをローディングするステップと、プロセッサシステムの代わりにプロセス特定回路を使用する選択されるプロセスを実行するステップとを含み得る。

【0028】

50

この実施例の別の局面において、方法は、プロセス特定回路によりアクセス可能なプロセッサシステム内のメモリ内のプロセスディスクリプタを記憶するプロセッサシステムをさらに含み得る。プロセスディスクリプタは、選択されるプロセスのソースデータを特定する。

【0029】

この実施例の別の局面において、方法は、プロセッサシステム内のメモリからのプロセスディスクリプタにアクセスすることによりソースデータを決定するプロセス特定回路をさらに含み得る。

【0030】

さらにこの実施例の別の局面において、方法は、プロセッサシステムに選択されるプロセスの結果を与えるプロセス特定回路をさらに含み得る。

【図面の簡単な説明】

【0031】

【図1】この明細書中に開示される実施例に従う集積回路のアーキテクチャを説明する第1ブロック図である。

【図2】この明細書中に開示される別の実施例に従うICを説明するための第2ブロック図である。

【図3】この明細書中に開示される別の実施例に従うプロセッサシステムの拡張のために構成されるICを説明するための第3ブロック図である。

【図4】この明細書中に開示される別の実施例に従うプロセッサシステムの拡張のために構成されるICを説明するための第4ブロック図である。

【図5】この明細書中に開示される別の実施例に従うIC内のプロセッサシステムの拡張の方法を説明するための第1フローチャートである。

【図6】この明細書中に開示される別の実施例に従うICのプログラマブルファブリック内に実現される回路へのプロセスのオフローディングの方法を説明するための第2フローチャートである。

【図7】この明細書中に開示される別の実施例に従うICのプログラマブルファブリック内に実現される回路へのプロセスのオフローディングの方法を説明するための第3フローチャートである。

【図8】この明細書中に開示される別の実施例に従うICのプログラマブルファブリック内に実現される回路へのプロセスのオフローディングの方法を説明するための第4フローチャートである。

【発明を実施するための形態】

【0032】

この明細書は新規とみなされる1つ以上の実施例の特徴を定める請求項で終わるが、1つ以上の実施例は、図面と併せた記載を考慮することによってさらによく理解されると思われる。要求されるように、1つ以上の実施例は、この明細書中に開示される。しかし、1つ以上の実施例は、単に例示であると理解されるべきである。そのため、この明細書中に開示される特定の構造および機能的な詳細は、限定解釈されず、単に請求項の根拠として、かつ、実質的に任意の適切な詳細構成における1つ以上の実施例をさまざまに採用するように当業者に教示するための代表的な根拠として解釈される。さらに、ここで使用される用語および語句は、限定することなく、ここに開示される1つ以上の実施例の理解可能な説明を与えることを意図する。

【0033】

この明細書中に開示される1つ以上の実施例は、集積回路に関し、より特定的には、IC内で実現されるプロセッサシステムの拡張に関する。ICは、プログラマブルファブリックの一部に結合されるプロセッサシステムを含むように実現され得る。プロセッサシステムの機能性は、プロセッサシステムと連動して、たとえば相補的に、プログラマブルファブリックの能力を活用することによって拡張され得る。プロセッサシステムによって実行されるあるいはされ得る1つ以上のプロセスは、たとえば、プログラムコードの実行を

10

20

30

40

50

通して、プログラマブルファブリック内で実現される回路、たとえばハードウェアにオフロードされ得る。場合によって、回路においてソフトウェアプロセスを実現することは、プロセッサシステム内のプログラムコードの実行を通じたプロセスを実現することよりも、完了のために少ない時間を必要とし、少ない時間遅れを有し、および/または少ないエネルギーを使用する。

【0034】

したがって、1つ以上のプロセスが、選択され、かつプログラマブルファブリック内で実現される回路にオフロードされ得る。回路は、特に、オフロードプロセスを実現するために設計される。たとえば、プロセッサシステムによって実行されるプログラムコードにおいて特定される特定のアルゴリズムまたは手順は、プログラマブルファブリック内のハードウェアにおいて実現され得る。プロセッサシステムは、回路、たとえばプロセス特定回路にプロセスを実行するように指示する。そのため、プロセスは、プロセッサシステム内のプログラムコードの実行を介してよりも、プログラマブルファブリック内のプロセス特定回路によって実行される。

10

【0035】

オフロードされるべきプロセスの選択と、いつプロセスをオフロードするかについての決定とは、さまざまな異なる技術を使用してプロセッサシステムによって実行され得る。たとえば、インジケータは、これらのプロセスがオフロードされることを特定するプロセッサシステムによって実行されるプログラムコード内に配置され得る。別の局面において、プロセッサシステムは、プロセス選択および選択されるプロセスがいつプログラマブルファブリックにオフロードされるかに関する、より動的かつ知的な決定をする。

20

【0036】

図1は、この明細書中に開示される実施例に従うICのアーキテクチャ100を説明する第1ブロックダイアグラムである。アーキテクチャ100は、フィールドプログラマブルゲートアレイ(FPGA: field programmable gate array)タイプのIC内に実現され得る。図示されるように、アーキテクチャ100は複数の異なるタイプのプログラマブル回路、たとえば論理、のブロックを含む。たとえば、アーキテクチャ100は、マルチギガビットトランシーバ(MGT)101と、設定論理ブロック(CLB)102と、ランダムアクセスメモリブロック(BRAM)103と、入力/出力ブロック(IOB)104と、設定およびクロッキング論理(CONFIG/CLOCK)105と、デジタル信号処理ブロック(DSP)106と、専用入力/出力ブロック(I/O)107(たとえば設定ポートおよびクロックポート)と、デジタルクロックマネージャ、アナログ-デジタル変換器、およびシステムモニタリング論理などの他のプログラマブル論理108とを含む複数の異なるプログラマブルタイルを含む。

30

【0037】

幾つかのプログラマブルICにおいて、プログラマブルタイルの各々は、プログラマブル相互接続素子(INT)111を含む。プログラマブル相互接続素子(INT)111は、隣接の各々のタイルの対応するINT111へ/からの、標準化された接続を有する。そのため、INT111は、ともに、図示されるICのプログラマブル相互接続構造を実現する。各INT111は、図1の上部に含まれる例に示されるように、同じタイル内のプログラマブル論理素子へ/からの、接続も含む。

40

【0038】

たとえば、CLB102は、ユーザ論理に加えて単一のINT111を実現するようにプログラムされ得るコンフィギュラブル論理素子(CLE)112を含み得る。BRAM103は、1つ以上のINT111に加え、BRAM論理素子(BRL)113を含み得る。典型的には、タイル内に含まれるINT111の数は、タイルの高さに依存する。図示される実施例において、BRAMタイルは、CLVの5倍の高さを有するが、他の数(たとえば4)が使用されてもよい。DSPタイル106は、適切な数のINT111に加え、DSP論理素子(DSPL)114を含み得る。IOB104は、たとえば、1つのINT111のインスタンスに2つの入力/出力論理素子(IOL)115を加えたもの

50

を含み得る。当業者に明確なように、実際にたとえば I O L 1 1 5 へ接続される I / O パッドは、典型的には、I O L 1 1 5 に限られない。

【 0 0 3 9 】

図 1 に示される例において、ダイ中央付近のコラム状の領域（図 1 のハッチングで示される）は、設定と、クロックと、他の制御論理とに使用される。このコラムから延びる水平領域 1 0 9 は、プログラマブル IC の幅を横切るクロックおよび設定信号を分配する。

【 0 0 4 0 】

図 1 に示されるアーキテクチャを利用する幾つかのプログラマブル IC は、プログラマブル IC の大部分を構成する規則的なコラム状の構造を中断させる追加の論理ブロックを含み得る。追加の論理ブロックは、プログラマブルブロックおよび / または専用回路とすることができる。たとえば、P R O C 1 1 0 として示されるプロセッサブロックは、C L B と B R A M との複数のコラムにおよぶ。

【 0 0 4 1 】

P R O C 1 1 0 は、IC のプログラマブルファブリックを実現するダイの一部として製造され、ハードウェアにより実現されるプロセッサとして実現され得る。P R O C 1 1 0 は、ことなるさまざまなプロセッサタイプ、および / または、個別のプロセッサ、たとえばプログラムコードを実行可能なシングルコア、から、1 つ以上の、コア、モジュール、コプロセッサ、インタフェイス、あるいは同様のものを有するプロセッサシステム全体のような複雑なものに至るまでを表わし得る。

【 0 0 4 2 】

より複雑な配列において、たとえば中央処理ユニット、キャッシュメモリ、メモリコントローラ、プログラマブル IC の I / O ピンに直接結合するおよび / またはプログラマブル IC のプログラマブル回路に結合するように構成可能な一方向および / または双方向インタフェイスなどの 1 つ以上のコアを含み得る。「プログラマブル回路」は、ここで記載されるさまざまなプログラム可能なまたは設定可能な回路ブロックまたはタイルを参照し得る。IC にロードされる設定データに従って、さまざまな回路ブロック、タイル、および / または素子を選択的に結合する相互接続回路についても同様である。

【 0 0 4 3 】

P R O C 1 1 0 内で利用可能なさまざまなインタフェイスを用いることで、P R O C 1 1 0 によって実行されるプログラマブルコードにより定められるプロセスは、プログラマブルファブリック内に実現される回路にオフロードされ得る。述べられたようなアーキテクチャを有する IC 内にロードされる設定データは、たとえば、プログラマブルファブリック内の 1 つ以上のプロセス特定回路（P S C）を実現し得る。P R O C 1 1 0 は、ハードウェアの実施、すなわち P S C または P S C を特定する設定データ、に関連づけられる 1 つ以上のプロセスを選択し、実現のためのプロセスをプログラマブルファブリック内にオフロードし得る。

【 0 0 4 4 】

図 1 は、プログラマブル IC を実現するのに使用されるアーキテクチャの例を単に説明することが意図されたものである。たとえば、コラム内の論理ブロックの数と、コラムの相対幅と、コラムの順序と、コラムに含まれる論理ブロックのタイプと、論理ブロックの相対サイズと、図 1 の上部に含まれる相互接続 / 論理の実行例は、単に例示にすぎない。実際の IC において、たとえば、ユーザ回路デザインの効率的な実現を促進するために、C L B の 1 より多い隣接コラムは、典型的には、C L B が現れるところのどこにでも含まれる。しかし、隣接 C L B コラムの数は、IC 全体のサイズで変わり得る。

【 0 0 4 5 】

図 2 は、この明細書中に開示される別の実施例に従って構成される IC 2 0 0 を説明する第 2 ブロックダイアグラムである。IC 2 0 0 は、たとえばプログラマブルファブリック 2 0 4 のようなプログラマブル回路に結合されるプロセッサシステム（P S）2 0 2 を含む任意のさまざまな異なる構成を使用して実現することができる。たとえば、IC 2 0 0 は、図 1 のアーキテクチャ 1 0 0 と同じあるいは類似したアーキテクチャを使用して実

10

20

30

40

50

現され得るが、その場合に限られない。一般に、IC 200は、PS 202からハードウェアへのソフトウェアベースプロセスのオフロードを促進するために、PS 202をプログラマブルファブリック 204内に実現される回路に結合するために使用されるさまざまなインタフェースをより詳細に説明する。

【0046】

図2に示される例において、PS 202は、IC 200のダイのおよそ三分の二を占めるように図示され、一方でプログラマブルファブリック 204は、同じダイのおよそ三分の一を占めると説明される。図2は、しかし、IC 200の代表的なスケールを意図しているのではない。むしろ、図2は、例示を目的として与えられ、この明細書内に開示される1つ以上の実施例の限定を意図していない。

10

【0047】

一般に、PS 202は、IC 200内にハードウェアにより構成されるシステムとして実現される。PS 202内のさまざまな部品やモジュールは、ある程度、矢印を有するライン、たとえば信号または通信のリンクなど、によって結合される。そのような矢印は、制御のフローの方向を説明することを意図する。この点で、方向矢印を有するラインとして図示される信号は、一般に、信号の制御が、ターゲット部品よりも矢印を発するソース部品によってもたらされることを示している。矢印は、一般に、データまたは信号の方向を示すことを意図するものではない。この点で、信号は、方向矢印の存在にかかわらず、双方向信号または通信リンクとして実現され得る。

20

【0048】

この明細書中において、同じ参照符号は、端子と、信号ラインと、ワイヤと、それらの一致する信号とを参照するために使用される。この点で、「信号」と、「ワイヤ」と、「接続」と、「端子」と、「ピン」との用語は、随時、この明細書中において、同義に使用されてもよい。「信号」や「ワイヤ」などは、シングルワイヤを介するシングルビットの伝達または複数の並列ワイヤを介する複数の並列ビットの伝達などの1つ以上の信号を表わし得ると認められるべきである。さらに、ワイヤまたは信号の各々は、別掲のとおり、信号またはワイヤによって接続された2つ以上の要素間の双方向通信を表わす場合もあってよい。

30

【0049】

示されるように、PS 202は、コア複合体 206を含む。コア複合体 206は、コア 208および 210と、DSPユニット 212および 214と、割り込み要求ユニット (IRQ) 216と、スヌープ制御ユニット (SCU) 218とを含む。コア 208および 210の各々は、そこに組み込まれたレベル 1 (L1) キャッシュ (図示しない) を含み得る。任意のさまざまな異なるタイプのプロセッサコアおよび/または DSPユニットが使用され得るが、ここに開示される実施例において、コア 208および 210の各々は、32KBの命令キャッシュと32KBのデータキャッシュとを有する ARM Cortex (登録商標) - A9タイプのプロセッサコアとして実現され得る。DSPユニット 212および 214は、NEON (登録商標) メディアおよび/または浮動小数点処理エンジンの形で実現され得る。DSPユニット 212および 214の各々は、128ビットのベクトルベースの DSP 機能を与え得る。ARM Cortex (登録商標) - A9プロセッサおよび NEON (登録商標) メディアおよび/または浮動小数点処理エンジンは、英国ケンブリッジの ARM ホールディングス (ARM) から利用可能である。

40

【0050】

PS 202内において、コア複合体 206は、レベル 2 (L2) キャッシュ 220とオンチップメモリ (OCM) 222とに結合される。L2 キャッシュ 220は、256KBメモリとして実現され得る。OCM 222も、256KBメモリとして実現され得る。コア 208および 210と DSPユニット 212および 214とは、L2 キャッシュ 220および OCM 222に直接アクセスし得る。一般に、OCM 222は、PS 202および/またはプログラマブルファブリック 204たとえばプログラマブルファブリック 204内に実現される回路、に対して利用可能なローカルメモリを実現する。比較により、メモ

50

りでもある L 2 キャッシュ 2 2 0 は、P S 2 0 2 のキャッシュとして機能する。したがって、L 2 キャッシュ 2 2 0 は、オフチップ実行メモリなどの R A M 内に記憶されたデータビットを効率的なコピーであるデータの小さいブロックまたは一部を記憶し得る。もし、たとえば、L 2 キャッシュ 2 2 0 内に記憶されたデータの読み出し要求が発行されると、R A M から取り戻されるのと反対に、データは L 2 キャッシュ 2 2 0 から読まれる。

#### 【 0 0 5 1 】

P S 2 0 2 はさらにリセットユニット 2 2 4 と、クロックユニット 2 2 6 と、メモリコントローラ 2 2 8 とを含む。リセットユニット 2 2 4 は、信号 2 3 0 などの I C 2 0 0 の外部のソースを起源とする 1 つ以上の信号を受ける。信号 2 3 0 は、P S 2 0 2 および / または P S 2 0 2 内の 1 つ以上の全ての部品をリセットするように、リセットユニット 2 2 4 に指示する。クロックユニット 2 2 6 は、信号 2 3 2 などの I C 2 0 0 の外部のソースを起源とする 1 つ以上の基準信号を受け得る。クロックユニット 2 2 6 は、たとえば、受信された信号 2 3 2 と同期できる位相同期回路として実現され得、あるいはそれを含み得る。クロックユニット 2 2 6 は、1 つ以上の異なる周波数のクロック信号を生成し得、そのクロック信号は P S 2 0 2 のいたるところに分配される ( 図示しない ) 。さらに、クロックユニット 2 2 6 は、1 つ以上の異なる周波数の 1 つ以上のクロック信号を生成し得、そのクロック信号はプログラマブルファブリック 2 0 4 内に実現される回路による使用のためにプログラマブルファブリック 2 0 4 に分配され得る。

10

#### 【 0 0 5 2 】

メモリコントローラ 2 2 8 は、「オフチップ」などの I C 2 0 0 の外部に配置される 1 つ以上の異なるタイプの R A M と通信するように実現され得る。たとえば、メモリコントローラ 2 2 8 は限定されないが、デュアルデータレート ( D D R ) 2 、 D D R 3 、 ロー電力 ( L P ) D D R 2 タイプのメモリ、1 6 ビット、3 2 ビット、E C C を有する 1 6 ビットなどを含む、さまざまなタイプのメモリにアクセス、たとえば読みおよび / または書きなど、するように実現され得る。メモリコントローラ 2 2 8 が通信可能である異なるメモリタイプのリストは、説明のためのみ与えられ、限定や網羅的であることを意図しているのではない。

20

#### 【 0 0 5 3 】

P S 2 0 2 は、コアシッチ 2 3 6 とプログラマブルファブリック 2 0 4 とに結合されるダイレクトメモリアクセス ( D M A ) インタフェイス 2 3 4 も含み得る。P S 2 0 2 は、この明細中により詳細に記載されるインタフェイス 2 5 6 の 1 つ、すなわちインタフェイス 2 5 6 D 、 と、O C M 2 2 2 と、メモリコントローラ 2 2 8 とに結合するメモリスイッチ 2 3 8 をさらに含む。

30

#### 【 0 0 5 4 】

コアシッチ 2 3 6 は、示されるように、P S 2 0 2 のさまざまな部品の間に信号を送る。実施例において、コアシッチ 2 3 6 は、P S 2 0 2 の内部バス ( 図示しない ) に直接結合され得る。そのような実施例において、コアシッチ 2 3 6 と接続する P S 2 0 2 内の他の部品の各々は、内部バスを介してコアシッチ 2 3 6 に結合され得る。たとえば、インタフェイス 2 4 0 , 2 4 2 , 2 4 6 , および 2 4 8 の各々は、内部バスを経由してコアシッチ 2 3 6 に結合され得る。内部バスは、たとえばアドバンストペリフェラスバス ( A P B ) のような任意のさまざまな異なるバスとして実現され得る。

40

#### 【 0 0 5 5 】

一般に、P S 2 0 2 は、およそ 4 つの I / O のカテゴリーを含み得る。P S 2 0 2 には、フラッシュメモリタイプのインタフェイスと、より高いパフォーマンスのインタフェイスと、より低いパフォーマンスのインタフェイスと、デバッグインタフェイスとが設けられる。I / O の第 1 カテゴリーに関して、P S 2 0 2 は、2 4 0 A および 2 4 0 B として説明される 1 つ以上のフラッシュメモリインタフェイス 2 4 0 を含み得る。たとえば、1 つ以上のフラッシュメモリインタフェイス 2 4 0 は、4 ビット通信用に構成されるクワッドシリアルペリフェラスインタフェイス ( Q S P I ) として実現され得る。1 つ以上のフラッシュメモリインタフェイス 2 4 0 は、パラレル 8 ビット N O R / S R A M タイプの

50

インタフェースとして実現されてもよい。1つ以上のフラッシュメモリインタフェース240は、8ビットおよび/または16ビット通信に構成されるNANDインタフェースとして実現され得る。述べられる特定のインタフェースは、説明の目的のためであり、限定を目的とするものでないと理解されるべきである。異なるビット幅を有する他のインタフェースも使用され得る。

【0056】

I/Oの第2カテゴリに関して、PS202は、I/Oの第1カテゴリよりもより高いレベルの性能を与える1つ以上のインタフェース242を含み得る。インタフェース242A-242Cの各々は、DMAコントローラ244A-244Cにそれぞれ結合され得る。たとえば、1つ以上のインタフェース242は、ユニバーサルシリアルバス(USB)タイプのインタフェースとして実現され得る。1つ以上のインタフェース242は、ギガビットイーサネット(登録商標)タイプのインタフェースとして実現されてもよい。1つ以上のインタフェース242は、セキュアデジタル(SD)タイプのインタフェースとして実現されてもよい。

10

【0057】

I/Oの第3カテゴリに関して、PS202は、I/Oの第2カテゴリよりも低いレベルの性能を与えるインタフェース246A-246Dのような1つ以上のインタフェース246を含み得る。たとえば、1つ以上のインタフェース246は、汎用I/O(GPIO)タイプのインタフェースとして実現され得る。1つ以上のインタフェース246は、ユニバーサル非同期レシーバ/トランスミッタ(UART)タイプのインタフェースとして実現されてもよい。1つ以上のインタフェース246は、シリアルペリフェラルインタフェース(SPI)バスタイプのインタフェースの形で実現されてもよい。1つ以上のインタフェース246は、コントローラエリアネットワーク(CAN)タイプのインタフェースの形で実現されてもよい。1つ以上のインタフェース246は、トリプルタイマカウンタ(TTC)および/またはウォッチドッグタイマ(WDT)タイプのインタフェースの形で実現されてもよい。

20

【0058】

I/Oの第4カテゴリに関して、PS202は、プロセッサJTAG(PJTAG)ポートまたはインタフェース248A、およびトレースインタフェース248Bのような1つ以上のデバッグインタフェース248を含み得る。PJTAGポート248Aは、PS202のための外部のデバッグインタフェースを与え得る。トレースインタフェース248Bは、トレースなどのデバッグ情報をプログラマブルファブリック204から受けるためのポートと、PS202のデバッグデータをプログラマブルファブリック204に送り出すためのポートと、クロストリガポートとを与え得る。クロストリガポートは、プログラマブルファブリック204内の回路にPS202内のトレースのようなデバッグ機能を起動することができる。同様に、PS202は、プログラマブルファブリック204内に実現される回路内のデバッグ機能を開始させ得る。

30

【0059】

示されるように、インタフェース240, 242, 246, および248の各々は、マルチプレクサ250に結合され得る。マルチプレクサ250は、内部にIC200が配置されるパッケージのボールなどのIC200の外部のピンに直接送られまたは結合される複数の出力を与える。たとえば、IC200の複数のI/Oピン、たとえば53個のピンは、インタフェース240, 242, 246, および248の間で共有され得る。ユーザは、PS202の一部としてマルチプレクサ250をインタフェース240-248のいずれが使用されるか、したがって、マルチプレクサ250を経由してIC200のI/Oピンに結合されるかを選択するように構成することができる。

40

【0060】

示されるように、インタフェース242-248は、ファブリックマルチプレクサ入力/出力(FMIO)インタフェース252にも選択的に結合され得る。したがって、IC200、より具体的にはPS202のユーザ設定に基づいて、カテゴリ2, 3, 4, すな

50

わちインタフェイス 242 - 248 の任意の 1 つは、F M I O インタフェイス 252 を経由して I C 200 のプログラマブルファブリック 204 に結合され得る。このことは、さらなる処理または / およびモニタリングのために、インタフェイス 242 - 248 のいずれか 1 つを経由して通知されるデータがプログラマブルファブリック 204 内の回路に送られるようにすることができる。

#### 【0061】

制御レジスタ 254 は、ほとんどでなくとも、さまざまな P S 202 のアスペクトを制御するように設定され得る。1 つ以上の指令は、制御レジスタ 254 に書き込まれて P S 202 のオペレーションを制御または調整する。たとえば、プログラマブルファブリック 204 内の回路は、ここでさらに詳細に記載されるインタフェイス 256 B のようなインタフェイスを介して制御レジスタ 254 に書き込まれ得る。制御レジスタ 254 は、知的所有権 ( I P ) イネーブルリセットの制御と、クロックユニット 226 によって生成されるクロック周波数の設定、I / O のドライブ強度の特定および、他のシステムレベル機能のような機能を制御または調整することができる。制御レジスタ 254 は、P S 202 のパワーダウン、P S 202 の特定のインタフェイスを個別にパワーダウンまたは非活性化するような追加の機能を調整することができる。制御レジスタ 254 は、たとえば、制御レジスタ 254 をコアスイッチ 236 に結合させる A P B ( 図示しない ) のようなバスを介してアクセスされ得る。

10

#### 【0062】

P S 202 は、プログラマブルファブリック 204 に直接結合するインタフェイス 256 A - 256 D として示される 1 つ以上のインタフェイス 256 も含み得る。実施例において、1 つ以上の全てのインタフェイス 256 は、A R M によって発行される A M B A A X I プロトコル仕様 ( A X I ) に従って実現され得る。たとえば、インタフェイス 256 の各々は、A M B A A X I プロトコル仕様 V . 2 . 0 に準拠して実現され得る。一般に、A X I は、サブマイクロン相互接続に適した高い性能、高い周波数のインタフェイスである。

20

#### 【0063】

図 2 を再び参照して、インタフェイス 256 A および 256 B の各々は、たとえば、プログラマブルファブリック 204 をコアスイッチ 236 に結合する 2 つの 32 ビットチャネルを与えるように実現され得る。インタフェイス 256 A は、汎用マスタインタフェースとして実現され得る。インタフェイス 256 A は、たとえば、P S 202 および / または D M A コントローラからプログラマブルファブリック 204 へのデータの汎用転送を実行するために使用され得る。たとえば、インタフェイス 256 B は、P S 202 とプログラマブルファブリック 204 との間の汎用データ転送のために使用され得る。

30

#### 【0064】

インタフェイス 256 A - 256 B とコアスイッチ 236 とを介して、プログラマブルファブリック 204 内に実現される回路は、さまざまなインタフェイス 240 , 242 , 246 , および 248 の 1 つにアクセスし得る。インタフェイス 256 A および / または 256 B を介して、コアスイッチ 236 との組み合わせにより、プログラマブルファブリック 204 内の回路は O C M 222 に直接、そしてメモリコントローラ 228 などを通してオフチップメモリに、さらにアクセスし得る。

40

#### 【0065】

インタフェイス 256 C は、プログラマブルファブリック 204 をコア複合体 206 、より具体的には S C U 218 、に直接結合する 64 ビットスレーブインタフェイスとして実現され得る。インタフェイス 256 C と S C U 218 とを介して、プログラマブルファブリック 204 内に実現される回路は、コア 208 および 210 、I R Q 216 、L 2 キャッシュ 220 および O C M 222 の各々の中にある L 1 キャッシュへの直接のアクセスを与える。したがって、プログラマブルファブリック 204 内の回路は、そのようなメモリに対する読出しおよび / または書き込みと、コア複合体 206 内で生成されるまたはアサートされる割り込みの検出とを行ない得る。加えて、信号 290 は、ポートまたは信号

50

として I R Q 2 1 6 に与えられ得る、プログラマブルファブリック 2 0 4 からの 1 つ以上の割り込みおよび / または P S 2 0 2 から、より具体的にはコア複合体 2 0 6 からの、ポートまたは信号としてプログラマブルファブリック 2 0 4 へ提供され得る、1 以上の割り込みのコピー、を表わし得る。より具体的には、プログラマブルファブリック 2 0 4 にポートまたは信号として与えられ得るコア複合体 2 0 6 からポートまたは信号としてプログラマブルファブリック 2 0 4 に与えられ得る。別の実施例において、インタフェイス 2 5 6 C は、コプロセッサとしての回路機能による使用に適するコア複合体 2 0 6 へのコピーアクセスを与える。たとえば、プログラマブルファブリック 2 0 4 内に P S C たとえば P S C 2 8 2 の形で実現されるソフトプロセッサは、インタフェイス 2 5 6 C を経由して P S 2 0 2 と通信し得る。

10

**【 0 0 6 6 】**

インタフェイス 2 5 6 D は、複数、たとえば 4 つの、6 4 ビットスレーブインタフェイスを与えるように実現され得る。インタフェイス 2 5 6 D は、P S 2 0 2 とプログラマブルファブリック 2 0 4 内に実現される回路との間の大量のデータを効率良く交換するために使用され得る。示されるように、インタフェイス 2 5 6 D は、メモリスイッチ 2 3 8 を経由する O C M 2 2 2 へのアクセスと、メモリスイッチ 2 3 8 およびメモリコントローラ 2 2 8 を経由するオフチップメモリへのアクセスを有する、プログラマブルファブリック 2 0 4 内に実現される回路を提供する。

**【 0 0 6 7 】**

P S 2 0 2 は、プロセッサ設定アクセスポート ( P C A P ) 2 5 8 をさらに含む。示されるように、P C A P 2 5 8 は、設定コントローラ 2 6 0 とプログラマブルファブリック 2 0 4 内に配置されるシステムモニタブロック 2 6 2 とに結合され得る。設定コントローラ 2 6 0 とシステムモニタブロック 2 6 2 とは、ハードウェアにより実現される回路の形で実現され得る。設定コントローラ 2 6 0 は、設定データを設定メモリセルへ書き込むことを担当し、それによって、プログラマブルファブリック 2 0 4 内の設定データにより特定される回路を物理的に実現する。システムモニタブロック 2 6 2 は、アナログデジタル ( A D ) 変換、電圧モニタリング、電流モニタリング、および / または温度モニタリングのような機能を実行し得る。

20

**【 0 0 6 8 】**

プログラマブルファブリック 2 0 4 は、プログラマブル相互接続回路を使用するとともに結合され得る 1 つ以上のプログラマブル回路ブロックを含むように実現され得る。プログラマブル回路ブロックとプログラマブル相互接続回路とは、I C 2 0 0 内にロードされた設定データに基づいて、1 つ以上の異なる物理回路、たとえばユーザ回路 2 8 0 を実現するように構成され得る。プログラマブルファブリック 2 0 4、その中に実現されるハードウェアにより実現されるさまざまな回路を除く、は、設定データが設定メモリ内にロードされて、プログラマブルファブリック 2 0 4 内に物理回路が実現されるまで、動作ユニットまたは機能ユニットでないとして理解されるべきである。

30

**【 0 0 6 9 】**

プログラマブルファブリック 2 0 4 は、ハードウェアにより実現される回路の形の 1 つ以上のインタフェイスを実現するようにも構成され得る。たとえば、J T A G インタフェイス 2 6 2 と、1 つ以上の M G T 2 6 6 A - 2 6 6 D と、周辺部品相互接続エクスプレス ( P C L e ) インタフェイス 2 6 8 と、相互設定アクセスポート ( I C A P ) 2 7 0 と、セキュリティポート 2 7 2 とは、I C 2 0 0 の一部のプログラマブルファブリック内にハードウェアにより実現される回路として含まれ得る。プログラマブルファブリック 2 0 4 を参照して述べられるさまざまなインタフェイスは、実現され得るインタフェイスの例を説明するのであって、この明細書中に開示される 1 つ以上の実施例について制限または限定することを意図するものではない。

40

**【 0 0 7 0 】**

たとえば、設定データは、I C 2 0 0 内にロードされ、設定コントローラ 2 6 0 によって受信され得る。実施例において、設定データは、I C 2 0 0 の設定プロセスを制御し得

50

る P S 2 0 2 を介して受信され得る。プログラマブルファブリック 2 0 4 内にハードウェアにより実現される回路として実現され得る設定コントローラ 2 6 0 は、P C A P 2 5 8 を経由して P S 2 0 2 から受信される設定データを I C 2 0 0 の設定メモリ（図示しない）内にロードし得る。ユーザ回路 2 8 0 のような異なる物理回路は、I C 2 0 0 の設定メモリ内にロードされる特定の設定データによって特定されるプログラマブルファブリック 2 0 4 内に実現または形成され得る。ハードウェアにより実現される回路によるこのような態様における設定データのローディングは、プログラマブルファブリック 2 0 4 の初期設定を要求しないと理解されるべきである。設定データのローディングの結果によってプログラマブルファブリック 2 0 4 内に実現される回路は、物理回路であるか、その回路が、ハード回路あるいはそうでなければ I C 2 0 0 内に固定されるというよりはむしろプログラマブル回路内に形成されるという点で、典型的に「ソフト」と称される。

10

**【 0 0 7 1 】**

P S C 2 8 2 は、ユーザ回路 2 8 0 同様、上述された任意のさまざまなインタフェースを介して P S 2 0 2 に結合され得る。直接アクセスは、インタフェース 2 5 6 を経由して与えられ得、一方、P S 2 0 2 へのさらなるアクセスは、F M I O インタフェース 2 5 2 を介して容易にされ得る。P S C 2 8 2 にオフロードされる特定の機能性およびプロセスは、一般に、P S 2 0 2 との通信に必要なインタフェースのタイプを決定すると理解されるべきである。

**【 0 0 7 2 】**

図 3 は、この明細書中に開示される別の実施例に従うプロセッサシステムの拡張のために構成される I C 3 0 0 を説明するための第 3 ブロック図である。I C 3 0 0 は、図 2 の I C 2 0 0 を参照して述べられるものとして実質的に実現され得る。図 3 は、しかし、P S 3 0 2 からプログラマブルファブリック 3 0 4 内の P S C 3 2 0 のような回路へのソフトウェアベースプロセスのオフロードの摘要図を示す。

20

**【 0 0 7 3 】**

図 3 は、プログラムコード 3 1 5 を実行するコア 3 1 0 を示す。プログラムコード 3 1 5 は、1 つ以上の異なるプロセスを含み、または特定し得る。説明のため、プログラムコード 3 1 5 は、プロセス 1 と、プロセス 2 と、プロセス 3 と、プロセス 4 とを含むように示される。プロセス 2 は、P S C、この例では P S C 3 2 0、に関連づけられることを説明するために、ハッチングされている。示されるように、P S C 3 2 0 は、プログラマブルファブリック 3 0 4 内に実現される。したがって、コア 3 1 0 は、P S C がプロセス 2 のために存在することを決定するようにプログラムされ得る。プロセス 2 を実行するよりも、コア 3 1 0 は、プロセッシングをオフロードし得る、そうでなければプロセッシングは、P S 3 0 2 によるプログラマブルファブリック 3 0 4 へのプログラムコードの実行を通して実行される。コア 3 1 0 は、たとえば、P S C 3 2 0 に対して入力として利用可能なプロセス 2 の実行に必要な任意のソースデータを作るようにアレンジし得る。一度 P S C 3 2 0 によるプロセスが完了すると、P S C 3 2 0 によって生成される任意のデータ結果は、コア 3 1 0 によるプロセスまたは使用のために、P S 3 0 2 に与え返され得る。

30

**【 0 0 7 4 】**

実施例において、プロセス 2 は、プログラマブルファブリック 3 0 4 内の実現のためにプログラムコード 3 1 5 内で識別され、または、そうでなければマークされ得る。たとえば、コア 3 1 5 は、プロセス 2 が実行されておらず、P S C によるハードウェアにおいて実行されていることを特定するインジケータを識別し得る。別の実施例において、プロセス 2 は、単に、コア 3 1 5 が P S C 3 2 0 に特定のプロセスをオフロードするまたは P S C 3 2 0 を使用するプロセスを実行することを知らせる指令であり得る。その場合、プロセス 2 は、実行されるプロセスを特定する実際のプログラムコードを含む必要はない。むしろ、進行中、ソフトウェアにおいてよりも、ハードウェア内にプロセス 2 を実現するように決定がされ得る。プロセス 2 は、プロセスを P S C 3 2 0 にオフロードするように P S 3 0 2 に指示するインジケータと効率的に置き換えられ得る。さらに別の実施例において、P S C 3 2 0 にプロセスをオフロードするための決定は、動的に、たとえばフィール

40

50

ドにおけるIC300のオペレーションの間にされ得る。

【0075】

PSCの形で特定のプロセスを実行するための決定が、IC300内に実現されるシステムの設計サイクルの間に実行されようが、PS302によってフィールドにおいてダイナミックに実行されようが、決定は、1つ以上の異なるコスト測定あるいは単に「コスト」に基づいてなされる。コストは、PS302内のソフトウェア内のプロセスの実行に関連づけられる1つ以上のコストを反映する実行コストを決定するために評価され得る。1つ以上のコストは、プログラマブルファブリック304内のPSC320にプロセスをオフロードするための実現コストを決定するためにさらに評価され得る。一般に、実現コストが、実行コストよりも少ない場合、あるいは、実行コストよりも所定の量またはパーセンテージ少ない場合は、プロセスは、対応するPSCにオフロードされ得る。

10

【0076】

実施例において、実行コストと実現コストとの各々は、時間要素、電力要素、または時間要素およびパワー要素の両方の幾つかの組み合わせを含み得る。場合によって、PS302からプログラマブルファブリック304へのプロセスのオフローディングは、有益である。なぜなら、PSCは、PS203がプロセスを実行し得るよりも早くプロセスを実行し得るためである。他の場合においては、PSCは、プロセスを実行するためにPS302によって使用されるエネルギーよりも少ないエネルギーでプロセスを実行し得る。さらに他の場合には、PSCは、PS302よりも少ない時間および少ないエネルギーでプロセスを実行し得る。実行コストおよび実現コストは、プロセスのオフローディングが、省時間または省電力あるいは省時間と省電力の両方をもたらす状況を識別するために、算出され比較され得る。

20

【0077】

実施例において、時間要素は、時間遅れの面で測定され得る。たとえば、プロセスをオフロードするか否かの決定は、PSCが、PS203がプロセスを実行するよりも少ない時間遅れでプロセスを実行し得るか否かに基づく。一例において、各々が図2のIRQ216に与えられる割り込みを扱うまたは処理するように構成され得る1つ以上のPSCは、プログラマブルファブリック304内に実現され得る。1つ以上のPS302の割り込みは、IRQを介してプログラマブルファブリック304内の回路、たとえば1つ以上のPSCにさらされる。割り込みを検出すると、割り込みは、PS302内のプログラムコードの扱いの除外の実行を通して扱われるのと対照的に、プログラマブルファブリック304内のPSCによって扱われ得る。PSCを使用する割り込みの扱いは、PS302に他のタスクまたは要求に応じることによって、システム時間遅れを低減し得る。

30

【0078】

図4は、この明細書中に開示される別の実施例に従うプロセッサシステムの拡張のために構成されるIC400を説明するための第4ブロック図である。IC400は、図2のIC200を参照して述べられたように、実質的に実現され得る。図4は、図3同様に、PS402からプログラマブルファブリック404内の回路へのソフトウェアベースプロセスのオフロードを説明するための、IC400の摘要図を示す。

【0079】

図4は、プログラムコード415を実行するコア410を示す。プログラムコード415は、1つ以上の異なるプロセスを含みまたは特定し得る。説明のため、プログラムコード415は、プロセス1と、プロセス2と、プロセス3とプロセス4とを含むように示される。プロセス2と4とは、両プロセスがPSCを特定する設定データに対応して関連づけられることを説明するために、ハッチングされている。プロセス2は、プロセス2設定データに関連づけられる。プロセス4は、プロセス4設定データに関連づけられる。

40

【0080】

たとえば、プロセス2は、プログラムコード内に実現されさらに「プロセス2設定データ」として示される設定データに関連づけられる。プロセス2設定データがIC400内にロードされるとき、PSC440は、プログラマブルファブリック404内に実現され

50

る。プロセス4は、プログラムコード内に実現され、さらに「プロセス4設定データ」として示される設定データに関連付けられる。プロセス4設定データがIC400内にロードされるとき、PSC445はプログラマブルファブリック404内に実現される。

【0081】

PSC440とPSC445とは、プログラマブルファブリック404内にそれぞれ実現されるエリアを説明するために、ブロックとして示される。PSC440と445とを実現するよう要求されるエリアは、プログラムコード415の一部として知られかつ記憶され、または要求されるときの使用のために、IC400内の他のメモリ内に記憶され得る。

【0082】

実施例において、PSCの各々は、PSCのサイズが見積もられまたは決定され得るように、進行の間、プログラマブルファブリック内に提供され得る。別の実施例において、PSCのサイズは、プログラムコードのライン(LOC)の1つ、またはLOCまたは指令を実現するために必要とされるプログラマブルファブリックの平均部品数に対する指令との関係に基づいて見積もられまたは算出され得る。たとえば、指令の各々は、実現のために特定の数のLUTを要求し得る。そのため、所与のプロセスのためのPSCのサイズは、LOCの各々を実行するために必要とされるハードウェアユニットの数で乗算されるプロセスのためのLOCとして決定され得る。

【0083】

示されるように、プログラマブルファブリック404は、プログラマブルファブリック404内にすでに提供実現されユーザ回路設計を表わすユーザ回路420を含む。IC400は、プログラマブルファブリック404内の回路を実現するために設定データを設定メモリセル内にロードするために構成される設定コントローラ425をさらに含む。利用可能スペース430は、プログラマブルファブリック404の使用されていない部分を表わす。利用可能スペース430のサイズは、さらに、知られまたは決定されかつコア410に利用可能とされ得る。たとえば、設定コントローラ425は、利用可能スペース430を算出し、標準特定用途プログラミングインタフェース(API)を介してPS402がその情報を利用できるようにする。

【0084】

したがって、実施例において、プロセス2の実行の代わりにプログラマブルファブリック404内にプロセス2のような特定のプロセスを提供するか否か決定するとき、コア410は、プログラマブルファブリック404内の利用可能スペース430がPSC440を実現するために十分であるか否かを決定し得る。説明されるように、利用可能スペース430は、PSC445でなく、PSC440を実現するために十分広い。

【0085】

利用可能スペース430の量は、IC400のオペレーションの間、たとえばIC400がフィールドにおいて時々動的部分的再構成、完全な再構成などを受けるときに変化し得ると理解されるべきである。したがって、所与のプロセスがハードウェア内に実現され得るか否かは、プロセスのオフローディングが望まれ得る特定の時間での利用可能スペース430の量と同様に、すでに手短かに議論されたさまざまな要素に基づき得る。

【0086】

プログラマブルファブリックに特定のプロセスをオフロードするか否か決定するとき、別掲のとおり、実行コストは、実現コストと比較され得る。一般に、実現コストおよび実行コストの各々は、時間、たとえばプロセスが実行され得るスピード、時間遅れ、電力および、たとえばプロセスを実行するのに消費されるまたは必要とされる電力の量、あるいは時間および時間遅れの両方、および/または電力との幾つかの組み合わせに依存する。

【0087】

実行コストは、異なるさまざまな技術を使用することによって算出され得る。一局面において、たとえば、実行コストは、実行されるプロセスのLOCの数に対応して定められ得る。別の局面において、実行コストは、実行されるオペレーションの数および/または

10

20

30

40

50

それぞれのオペレーションのタイプに対応して定められ得る。たとえば、追加オペレーションは、実行するための第1時間量と第1電力量とを必要とすることが知られ得る。特定のDSPオペレーションは、実行するための第2時間量と第2電力量とを必要とすることが知られ得る。電力消費と実行時間とに関する情報は、一般に、プロセッサまたはPSの、メーカーまたはプロバイダから利用可能である。

【0088】

そのため、所与のプロセッサまたはPSに対し、LOCの実行または特定の動作の実行に必要とされる時間は、一般に知られている。同様に、LOCを実行または所与のタイプの動作の実行に必要とされる電力量も、一般に知られている。PSによって実行されるプログラムコードの各々は、オフロードされ、実行コストを特定し得るプロファイルに関連づけられ得る。実行コストは、電力消費、時間遅れ、待機時間、あるいは、電力消費、実行する時間、および/または時間遅れのうちの2つ以上の組み合わせを反映し得る。

10

【0089】

実現コストは、さらに、さまざまな異なるテクニックを使用することによって決定され得る。たとえば、実現コストは、プロセスのオフローディングをセットアップするためにPSによって実行されなければならない1つ以上の動作に依存し得る。オフローディングをセットアップするために、たとえば、PSは、最初に、PSCによって必要とされる入力としてのソースデータが利用可能であることを保証する必要がある。そのため、PSは、ソースメモリからデータを読み出し、ソースデータを計算し、ソースデータをPSCがソースデータにアクセス可能なデスティネーションメモリに書き込み、および/または1つ以上のアドレス変換を実行するように要求され得る。

20

【0090】

加えて、メモリにアクセス、たとえば読み出しおよび/または書き込みするために必要とされる時間の量は、メモリの配置に依存する。電力消費に関しても同様である。一般に、PS内部のメモリは、IC外部のメモリ、たとえばメモリコントローラを介してアクセスされるRAM、よりも短い時間および少ない電力消費においてアクセスされ得る。さらに、L1キャッシュは、L2キャッシュより短い時間においてアクセスされ得、L1またはL2キャッシュのいずれかは、OCMよりも短い時間においてアクセスされ得る。

【0091】

PSCが未だプログラマブルファブリック内に実現されていない場合、PSCを設定するための設定データが設定メモリ内にロードされるための追加時間が必要とされる。PSCを実現するために必要とされる時間は、たとえば、ロードされる設定データと設定が外部ソースからロードされ得るスピードとに依存し得る。プログラマブルファブリック内にPSCを実現するために必要とされる時間および電力とが、見積もられ、実現コストに寄与し得る。

30

【0092】

PSCによって実行される実際の処理の観点から、PSCは、電力消費と、実行される動作の数および/またはタイプや、動作を実行するための特定の回路などのような要因に対応するプロセスのオフロードを完了するのに必要な時間のためにプロファイルされ得る。典型的に、電力消費とスピードとは、PSCによって実行される動作数と、PSCによって実行される動作タイプと、オフロードプロセスの動作を実現するためのPSCの特定の回路素子とに基づいて決定され得る。

40

【0093】

実現コストは、さらに、オフロードプロセスの結果がPSCからPSに返される態様に依存し得る。別掲のとおり、結果が記憶される特定のメモリと結果がPSに送られるために介される通信チャンネルとは、時間とパワーとの両方に影響し得、そのため、実現コストに影響し得る。

【0094】

時間と電力とに加え、図4に示されるように、プログラマブルファブリック内の十分なスペースは、PSCを実現するために利用可能でなければならない。たとえば、プロセス

50

の各々は、実行コストと、実現コストと、プロセスのためのPSCを特定する設定データとに関連付けられ得る。実現コストは、プログラマブルファブリック内にPSCを実現するために必要とされるエリアの推定を含みまたは特定し得る。そのため、一局面において、プロセスの各々のための実行コストは記憶され得る。プロセスの実現コストの1つ以上の要素は、記憶され得る。しかし、別掲のとおり、1つ以上の他の要因は、IC内の状態の変化、たとえばPSCがすでに実現されているか否か、プログラマブル回路内の利用可能スペースが足りるか否かなどによって、動的に、たとえばフィールドにおける動作の間、算出される必要があり得る。

#### 【0095】

一般に、実現コストおよび/または実行コストは、述べられたさまざまな個別のコスト要素の合算によって算出され得る。別掲のとおり、1つ以上のコスト要素は、重みづけたたとえば提供および/または実行算出の全体のコスト内の、特定のコスト要素の重要性を増加させるか、または特定のコスト要素の重要性を低減させる係数と掛けあわせられ得る。実行コストと実現コストとの決定のための異なる方法および技術は、説明のために与えられ、この明細書中に開示される1つ以上の実施例を制限することを意図するものではない。

#### 【0096】

実施例において、PSCにオフロードされるプロセスは、ICおよびPSへのデータの入力と、ICおよび/またはPSからのデータの出力とを含むものであり得る。PSCは、効率的に、PSのI/O周辺機器を提供し得る。たとえば、PSCは、入来データを受信し、データの初期プロセッシングを実行し、PSによってアクセス可能なRAM内にデータを記憶するように構成され得る。したがって、PSは、必要なときに、RAMからのデータにアクセスし得る。RAM内のデータの収容は、事前処理と同様、PSにかかわらず、PSCによって実行され得る。同様に、RAMのようなメモリに記憶されるデータは、PSにかかわらず、PSCによって出力され得る。PSCは、PSにかかわらず、指定されるメモリからデータを読み出し、必要な場合任意のプロセスも実行し、データ結果を出力し得る。PSは、たとえば、この明細書中に述べられた1つ以上の技術を使用することによって、データが出力されるようにPSCに通知する。上述のI/O周辺機器としてのPSCの使用を説明する一例は、ビデオプロセッシングの状況中にある。PSCは、1つ以上のプリプロセッシングタスクを実行し、PSによる使用のためメモリ内にデータ結果を記憶し得る。

#### 【0097】

図5は、この明細書中に開示される別の実施例に従うIC内のプロセッサシステムの拡張の方法500を説明するための第1フローチャートである。方法500は、この明細書中に開示されるようなIC、たとえばプログラマブルファブリックに結合されるPSを含むもの、によって実現され得る。方法500は、一般に、フィールドにおいて適応され得る動的な態様における動作中のPSの拡張のための技術を説明する。しかし、述べられたさまざまなコストおよびプログラマブルファブリック内の実現のために別のプロセスを経て1つのプロセスを選択するためのテクニックは、さらに、システムの進行の間適用され得る。これは、PSによって実行されるプログラムコード内へのそのような決定を「ハードコーディング(hard-code)」するためおよび/またはどのプロセスがPSによって扱われるか、およびどのプロセスがPSC、たとえばI/O周辺機器、インタラプトハンドラなどとして提供されるべきかを決定するためである。

#### 【0098】

PSがどのプロセスを動的に、たとえば動作の間およびフィールドにおける実行時間で、実現するかを決定する実施例において、PSによって実行されるプログラムコードは、図5を参照して述べられる知能と決定とを含み得る。さらに、ソフトウェアプロセスのプロファイリングの観点から使用されるさまざまな量およびソフトウェアプロセスを実現するPSCは、PS内で実行するプログラムコードの一部として記憶され、プログラムコードの実行の間PSによってアクセス可能な態様でIC内の他の場所に記憶され、または実行時間あるいはその間に算出され得る。

10

20

30

40

50

## 【 0 0 9 9 】

したがって、方法 5 0 0 は、I C の P S がプログラムコードを実行するステップ 5 0 5 において開始し得る。別掲のとおり、プログラムコードは、複数の異なるプロセスを含み得る。1 つ以上のプロセスは、プログラマブルファブリックにオフロードされ得る。P S によって実行されるプログラムコードは、さらに、オフローディングのためのプロセスの選択とそのようなプロセスをいつオフロードするか決定において、図 5 を参照して述べられる機能性を含み得る。

## 【 0 1 0 0 】

ステップ 5 1 0 において、P S は、P S C としてプログラマブルファブリックにオフロードされるために実行されるプログラムコードの候補プロセスを決定し得る。実施例において、P S は、予め定められた量の時間内、たとえば次のプロセスが実行される時間内に実行されると予測される 1 つ以上のプロセス、次の N プロセス内のプロセス、N は予め定められた整数値、または将来における予め定められた数のクロックサイクル数内に実行されると推定されるプロセスを識別し得る。たとえば、P S は、候補プロセスを選択する先行 (look-ahead) 機能を活用し得る。

10

## 【 0 1 0 1 】

ステップ 5 1 5 において、P S は、候補プロセスが P S C に関連付けられるか否か決定し得る。候補プロセスが P S C に関連付けられる場合、方法 5 0 0 は継続する。候補プロセスが P S C に関連付けられない場合、方法 5 0 0 は、異なる候補プロセスを選択するためにループバックし得る。

20

## 【 0 1 0 2 】

ステップ 5 2 0 において、P S は、P S C がすでにプログラマブルファブリック内に提供されたか否か決定し得る。1 つ以上の P S C は、すでにプログラマブルファブリック内に実現され得る。P S C がすでにプログラマブル回路内に実現されている場合、実現コストの時間要素および電力要素は、オフローディングに先行してプログラマブルファブリック内に P S C の実現を要求するよりも少なくなる。P S C がまだプログラマブルファブリック内に実現されていない場合、実現コストの時間要素とコスト要素の各々は、プログラマブルファブリック内にすでに P S C が実現されたものよりも大きくなる。さらに、P S は、P S C の実現のためにプログラマブルファブリック内に十分な利用可能スペースが存在するか否か決定しなければならない。したがって、P S C が、プログラマブルファブリック内に実現される場合は、方法 5 0 0 は、ステップ 5 3 5 に処理を進める。P S C がプログラマブルファブリック内に実現されない場合は、方法 5 0 0 はステップ 5 2 5 に処理を進める。

30

## 【 0 1 0 3 】

ステップ 5 2 5 において、P S は、プログラマブルファブリック内の利用可能スペースの量を決定し得る。別掲のとおり、利用可能スペースの量は、P S C のようなさらなる回路設計を実現することが可能な使用されていないプログラマブルファブリックの量であり得る。ステップ 5 3 0 において、P S は、プログラマブルファブリック内の利用可能スペースの量が P S C を実現するのに十分であるか否かを決定し得る。P S C を実現するために十分な利用可能スペースがプログラマブルファブリック内にある場合は、方法 5 0 0 は、ステップ 5 3 5 に処理を進める。P S C を実現するための十分な利用可能スペースがプログラマブルファブリック内にないと、方法 5 0 0 は、オフローディングのための異なる候補プロセスがあればそれを選択するために、ステップ 5 1 0 にループバックし得る。

40

## 【 0 1 0 4 】

ステップ 5 3 5 において、P S は、P S C の実現コストと P S 内のプロセスの実行コストとを算出または決定し得る。別掲のとおり、必要に応じて、実行コストと実現コストとは、1 つ以上の時間要素、1 つ以上の電力要素、または 1 つ以上の時間要素および 1 つ以上の電力要素の組み合わせを反映させ得る。時間、電力、または両方が考慮されるか否かについて、機能は、実現コストの算出に組み込まれるさまざまな要素を重みづけするために使用される。たとえば、実現コストの算出において、時間は、より重く、たとえば電力

50

よりも大きな重要性を与え、重みづけられる。あるいは、電力は、時間より重く重みづけられる。実行コストの算出に組み込まれるさまざまなコスト要素を重みづけするために異なる機能が使用されてもよい。

【0105】

別の実施例において、実現コストおよび/または実行コストの計算のための複数の機能は、時間、電力またはそれらの組み合わせの値が異なって記憶され得る。実現コストおよび/または実行コストの計算のための特定の機能は、動作状態、動作状況、またはフィールドにおいて動作の間にICに与えられる他の指令に従ってPSによって動的に選択され得る。そのため、フィールドにおける実現コストの算出および/または実行コストの算出を変えることによって、所与のプロセスをオフロードするための決定が行なわれる方法は、随時動的に変えられ得る。

10

【0106】

さらに別の実施例において、利用可能スペースの決定は、実現コストの決定ステップに組み込まれ得ると理解されるべきである。たとえば、プログラマブルファブリックが十分な利用可能スペースを含むか否かの決定は、実現コストの算出によって生み出されるいかなる結果に優先し得るバイナリタイプの変数として実現コストに直接組み込まれ得る。別の例において、PSCを実現するためにプログラマブルファブリック内に十分でないスペースが利用可能な場合は、実現コストが確実に実行コストよりも大きいためにPSCがプログラマブルファブリック内に実現されていないことを保証するのに十分大きい乗算器が使用され得る。

20

【0107】

別掲のとおり、実現コストと実行コストとは、一般に、デザインプロセスの間に知られまたは決定され得、プログラムコード内で特定される。しかしながら、1つ以上のコスト要素は、限定されないが、ICのプログラマブルファブリック内の利用可能スペースの量および評価される特定のプロセスがすでにPSCとしてプログラマブルファブリック内に実現されているか否かを含むICの電流オペレーティング状態、に従って変わり得る。別掲のとおり、PSは、さらに、実現コストおよび/または実行コストの決定のための特定の態様あるいは機能を選択し得る。

【0108】

ステップ540において、PSは、実現コストと実行コストとを比較する。ステップ545において、PSは、プログラマブルファブリックにプロセスをオフロードするか否かを決定する。実行コストが実現コストを超える、あるいは実現コストがあるパーセンテージだけまたは予め定められた量だけ超える場合、PSは、プログラマブルファブリックへのプロセスのオフローディングが無駄でないと決定し実行されるように決定し得る。プロセスがプログラマブルファブリックにオフロードされない場合、方法500は、ステップ510にループバックして実行されるプログラムコードの一部である1つ以上の追加プロセスを評価する。プロセスがオフロードされる場合、方法500は、ステップ550に処理を進める。

30

【0109】

ステップ550において、PSは、PSCがプログラマブルファブリック内に実現されているか否かを決定し得る。ステップ550は、明確性および説明目的のために示されているが、分離されたプロセスステップとして実行される必要はない。情報はすでにPS、たとえばステップ520、から知られているためである。ステップ550は、たとえば、PSCがプログラマブルファブリック内に実現されない場合は、PSCを実現するために設定プロセスが実行されなければならないことを説明するために示される。

40

【0110】

いずれの場合も、プロセスがPSCとしてすでにプログラマブル回路内に実現されている場合は、方法500は、ステップ560に処理を進める。プロセスがPSCとしてプログラマブルファブリック内にいまだ実現されていないと、方法500は、ステップ555に処理を進める。ステップ555において、PSCは、プログラマブルファブリック内に

50

実現される。P S Cは、実現されるP S Cを特定する設定データのローディングを介して実現され得る。実施例において、プログラマブルファブリックの設定は、P Sによって制御、たとえば開始され得る。たとえば、P Sは、外部ソースからI C内に設定データをロードし、設定コントローラに設定データを提供し得る。別掲のとおり、プログラマブルファブリックは、完全に再構成され得、またはプログラマブルファブリックの一部は、動的な部分再構成を経ることができる。一度プログラマブルファブリックの設定が完了すると、P S Cは、物理的にそこに実現される。

【0111】

ステップ560において、P Sは、P S Cにプロセスをオフロードし得る。ステップ565において、P S Cは、オフロードされたプロセスを実行し得る。したがって、ステップ570において、オフロードされたプロセスの実行においてP S Cによって生じるいかなる結果データも、P Sに対して利用可能になり得る。

10

【0112】

図6～図8は、I Cのプログラマブルファブリック内の回路へのプロセスのオフロードの実現のためのさまざまな技術を説明する。図6～図8の各々は、明細書中に述べられたI Cを使用することによって実現され得る。図6～図8の各々は、プログラマブルファブリックへのプロセスのオフロードの決定がされ、かつ、プログラマブルファブリック内のP S Cが実現された状態において開始し得る。

【0113】

図6は、この明細書中に開示される別の実施例に従うI Cのプログラマブルファブリック内に実現される回路へのプロセスのオフロードの方法600を説明するための第2フローチャートである。図6は、オフロードが、P Sによって主に駆動され、完全でない場合のケースを説明する。方法600は、オフロードされるプロセスが非常に複雑で、かつ比較的小さいデータのセットで動作するとき適用され得る使用例を説明する。図6で説明される例において、データは、P Sからプログラマブルファブリックにプッシュされ、結果は、プログラマブルファブリックからP Sによって獲得される。

20

【0114】

ステップ605において、P Sは、プロセス特定回路に入力として与えられるべきソースデータを選択的に計算し得る。ステップ610において、P Sは、ソースデータをP S Cに直接プッシュし得る。たとえば、P Sは、インタフェイス256Bのようなスレーブインタフェイスを経由してソースデータをプッシュし、P S CにソースデータをプッシュするようにDMAを設定し、または、FMIOインタフェイス252を経由してP S Cにデータを送り得る。ステップ615において、P S Cは、ソースデータを処理し得る。P S Cがソースデータの処理を終えると、P S Cは、P Sによる読み出しのために、メモリ位置で生成された任意の結果データをプログラマブルファブリック内に記憶し得る。

30

【0115】

ステップ620において、P Sは、P S Cがいつソースデータの処理を完了したかを決定するために、プログラマブルファブリック内の回路をポーリングし得る。たとえば、プロセッサは、P S Cの状態がビジーまたはフリーであることを示すプログラマブルファブリック内の特定のレジスタをポーリングし得る。レジスタは、P S Cの一部であり得、またはP S Cの外部にあり得るが、未だプログラマブルファブリック内に配置される。ビジー状態は、P S Cがソースデータの処理を終えていないことを示す。フリー状態は、P S Cがソースデータの処理を完了したことおよび/または結果データが利用可能であることを示す。

40

【0116】

ステップ625において、P Sは、P S Cの状態を決定し得る。完了している場合、結果データは利用可能であり、方法600はステップ630に処理を進める。完了していない場合は、P S Cはソースデータ処理の処理を終えておらず、方法600は、ステップ620にループバックしてP S C状態のポーリングを継続し得る。ステップ630に処理が進むと、結果データが利用可能な場合は、P Sは、プログラマブルファブリック内のメモ

50

リから結果データを読み出し得る。データは、たとえばDMA転送などを介して読み出され得る。

【0117】

図7は、この明細書中に開示される別の実施例に従うICのプログラマブルファブリック内に実現される回路へのプロセスのオフローディングの方法700を説明するための第3フローチャートである。図6がPSによって駆動されるオフローディング技術を説明するのに対して、図7は、PSとPSCとの間に存在するよりタイトなレベルの統合における例を説明する。したがって、ステップ705において、PSは、計算のための入力としてPSCに与えられるいかなるソースデータを任意的に計算し得る。実施例において、オフロードされるべき処理がソースデータを入力として要求するとき、PSは、そのソースデータを計算または取得し得る。プログラマブルファブリックのタイトな統合を容易にするために、PSは、PSの内部のメモリ内のメモリ位置にソースデータを記憶し得る。たとえば、一度計算されると、ソースデータは、OCM、L1キャッシュ、またはL2キャッシュ内のアドレスに記憶され得る。

10

【0118】

ステップ710において、PSは、ディスクリプタを生成し、記憶し得る。ディスクリプタは、オフロードされるプロセスを実現または実行するために、PSCのためのリファレンスおよび/または指令を含むメモリのブロックまたはセグメントであり得る。ソースデータ同様、ディスクリプタは、OCM、L1キャッシュまたはL2キャッシュ内に記憶され得る。ディスクリプタは、ソースデータに対するポインタまたは基準、結果データをどこに、たとえばどのアドレスまたはメモリに記憶するかに関する指令、などを含み得る。

20

【0119】

実施例において、ディスクリプタを生成すると、PSは、アドレス変換を実行し、仮想アドレスを物理アドレスにあるいはその逆に変換し得る。一般に、PSは、仮想アドレスを理解しまたは解釈し得る。しかし、そこに実現される任意の回路を包括するプログラマブルファブリックは、物理アドレスを仮想アドレスにまたはその逆に変換できない。プログラマブルファブリックは、物理アドレスのみを理解する。このようにディスクリプタ内で特定される任意のアドレスは、プログラマブルファブリックによって用いられる物理アドレスとして特定されなければならない。

30

【0120】

ステップ715において、PSは、プロセスがオフローディングの準備ができていることをPSCに通知し得る。通知は、たとえば、ソースデータがPSCによるプロセスに利用可能であることを示し得る。PSは、PSCに任意のさまざまな異なるメカニズムを用いて通知する。たとえば、PSは、インタフェース256あるいはFMIインタフェース252を経由して、PSCによってモニタされるプログラマブルファブリック内のレジスタ、またはPSC自身の内部のレジスタに書き込み得る。ステップ720において、レジスタが書き込まれたまたは特定の値に書き込まれたことのPSCの決定に応じて、PSCはプロセッサ内のメモリからディスクリプタを読み出し得る。たとえば、PSCは、通知目的のためにレジスタが書き込まれると、ディスクリプタが記憶または配置されるPS内の特定のアドレスから読み出すように構成され得る。

40

【0121】

ステップ725において、PSCは、ディスクリプタによって特定されるソースデータを取り戻しまたは読み出し得る。ステップ730において、PSCは、ソースデータを処理しかつ結果データを生成または出力し得る。ステップ735において、PSCは、ディスクリプタによって特定される場所に結果データを記憶し得る。結果データは、PSの内部メモリ内、たとえばOCM、L1キャッシュまたはL2キャッシュにも記憶され得る。

【0122】

ステップ740において、PSCは、結果データが利用可能であることをPSに通知する。たとえば、PSCは、PSによってモニタされる内部メモリのアドレス、たとえばO

50

CM, L2 キャッシュまたは L2 キャッシュ内に書き込み得る。実施例において、通知が書き込まれるまたは提供されるアドレスは、ディスクリプタによって特定もされ得る。メモリアドレスがたとえば結果データが準備できていることを示す PSC からの値とともに書き込まれたことを PS が決定すると、PS は、ディスクリプタによって特定されたように PSC が結果データを記憶した場所から結果データを読み出し得る。特定のポート、たとえばインタフェイス 256C が使用されると、キャッシュの一貫が達成され得ると理解されるべきである。他のインタフェイス、たとえばインタフェイス 256A, 256B および / または 256D は、PS のキャッシュまたは内部メモリへのアクセスを保持しなくてもよい。ステップ 745 において、PS は結果データを取り戻しまたは読み出し得る。

**【0123】**

ディスクリプタの使用は、毎回同じ PSC が呼び出される場合であっても、ソースデータおよび任意の結果データが記憶される場所を変えることができると理解されるべきである。PSC は、ディスクリプタによって特定される物理アドレスを読み出し、列挙された場所からソースデータを取得し、かつ列挙された場所に結果データを記憶する。そのような場所は、同じ PSC または異なる PSC のために意図された複数のディスクリプタの各々の間で異なり得る。

**【0124】**

図 8 は、この明細書中に開示される別の実施例に従う IC のプログラマブルファブリック内に実現される回路へのプロセスのオフローディングの方法 800 を説明するための第 4 フローチャートである。図 8 は、PS が PSC を活用して、PSC と PS との間の接続手順のようなトランザクション設定および作業によって負担をかけられることなくプロセスの複数の細かい動作を実現するオフローディングメカニズムを説明する。図 8 は、ディスクリプタの使用を活用もする、図 7 に対する代替のメカニズムを示す。一般に、複数のディスクリプタが、PSC に提供され得る。PSC は、以下に述べられるような割り込まれない連続した態様におけるディスクリプタの各々を実行し得る。

**【0125】**

ステップ 805 において、PS は、計算のための入力として PSC に提供される任意のソースデータを任意的に計算し得る。別掲のとおり、一旦計算されると、ソースデータは、OCM, L1 キャッシュまたは L2 キャッシュ内に記憶され得る。別の実施例において、ソースデータは、IC のプログラマブルファブリック内に配置されるメモリ内に記憶され得る。

**【0126】**

ステップ 810 において、PS は、複数のディスクリプタを生成しかつ記憶し得る。ディスクリプタの各々は、PSC のための参照および / または指令を含むメモリのブロックまたはセグメントであり、プロセスがオフロードされるように実現または実行し得る。実施例において、PS は、PS の内部メモリの 1 つ内に複数のディスクリプタを記憶し得る。別の実施例において、PS は、複数のディスクリプタを、PSC によってアクセス可能なプログラマブルファブリック内または PSC 内のキューのようなメモリ内に記憶し得る。

**【0127】**

別掲のとおり、ディスクリプタは、そこから入力として使用される任意のソースデータを取得する場所、および任意の結果データが記憶される場所、たとえば物理メモリアドレスを特定し得る。複数のディスクリプタの処理を実施するために、前述の情報に加え、ディスクリプタの各々は、リンクされたディスクリプタの連鎖を形成する複数のディスクリプタ内の次のディスクリプタに対するポインタを含むまたは特定し得る。ディスクリプタの鎖中の最後のディスクリプタは、次のディスクリプタに対するポインタの欠如によって特徴づけられる。

**【0128】**

ディスクリプタ内で特定され得る追加の情報は、たとえばハードウェアにおいて実行される計算ステップのためのインジケータ、データを取得するためまたはデータが記憶され

10

20

30

40

50

るバッファポインタ、P Sへの通知または通信のためのメールボックスまたはレジスタアドレスを含み得る。述べられた複数のディスクリプタを使用することによって、P S Cは、それ以上ディスクリプタが残らないようになるまで処理を続け得る。たとえば、P S Cは、ディスクリプタがいつ特定のメモリ内またはキュー内に記憶されるかを検知するように構成され得る。P S Cは、最後のディスクリプタが処理されるまで、P Sからのさらなる指令を伴うことなく自動的に複数のディスクリプタの各々を処理し続け得る。この配置は、複数のディスクリプタ内の第1ディスクリプタの処理のための設定を要求する。しかし、それに続くディスクリプタの設定は、最小化または省略される。

#### 【0129】

ステップ815において、P S Cは、複数のディスクリプタのディスクリプタを取り込み得る。たとえば、P S Cは、P Sによって生成または記憶される複数のディスクリプタの第1ディスクリプタの存在のための所定のメモリ場所をチェックするように構成され得る。P S Cは、処理のためのディスクリプタを現在のディスクリプタとして取り出し得る。ステップ820において、P S Cは、現在のディスクリプタを処理し得る。たとえば、P S Cは、任意の特定されるソースデータを取り戻し、結果データを生成するためのソースデータを処理し、現在のディスクリプタとして示される結果データを記憶し得る。

#### 【0130】

ステップ825において、P S Cは、処理されるべきさらなるディスクリプタが残っているか否か決定し得る。たとえば、P S Cは、現在のディスクリプタが次のディスクリプタに対するポインタを特定するか否か決定する。現在のディスクリプタが次のディスクリプタに対するポインタを特定する場合、P S Cは、ステップ830に処理を進める。ステップ830において、P S Cは、ポインタによって特定された次のディスクリプタを選択し、ステップ815にループバックする。現在のディスクリプタが次のディスクリプタに対するポインタを特定しない場合、P S Cは、現在のディスクリプタが最後のディスクリプタであると決定する。従って、P S Cは、ディスクリプタの処理を中止し、ステップ835に処理を進める。

#### 【0131】

ステップ835において、P S Cが複数のディスクリプタの各々の処理を完了すると、P S Cは、結果データが利用可能であることをP Sに通知する。実施例において、P S Cは、ディスクリプタの処理の完了に応じて、P Sがそこから結果データを取り戻し得る特定の場所内に結果データを記憶し得る。その場所は、1つ以上のディスクリプタの個々のものからの結果データが記憶され得る中間の場所と異なってもよい。

#### 【0132】

指示の受信に応じて、P Sは、結果データを取得する。たとえば、P Sは、P S Cからの結果データの利用可能性を待ちながら別のスレッドを実行しそれによってP Sに他のタスクを実行させる。別の実施例において、P Sは、メールボックス、セマフォまたは割り込みを活用してP Sに通知し得る。

#### 【0133】

一般に、プロセスのオフローディングのために不適切な技術の使用は、プログラマブルファブリックまたは定期的なポーリングに対するソースデータの提供のような論理動作によって負担を強いられる時間および/または電力の任意の節約をもたらし得る。この点で、実現のコストを計算すると、実現のコストは、プログラマブルファブリックへのプロセスのオフロードに使用される特定の技術によって変動すると理解されるべきである。そのため、たとえば、選択されるプロセスの実現のコストは、オフロードが図6、図7または図8の方法を使用して実行されるか否かに従って変動する。

#### 【0134】

図中のフローチャートは、この明細書中に開示される1つ以上の実施例に従うシステム、方法およびコンピュータプログラム製品の可能性のある実施例のアーキテクチャと、機能と、動作とを示す。この点で、フローチャートのブロックの各々は、特定される論理機能を実現する実行可能なプログラムコードの1つ以上の部分を備えるモジュール、セグメ

10

20

30

40

50

ント、またはコードを表わし得る。

【0135】

幾つかの代替的な実行例において、ブロック内に示される機能は、図に示される順序と異なって生じてよい。たとえば、連続して示される2つのブロックは、実際に、含まれる機能によって、実質的に同時に実行されてもよいし、あるいは、ときにはブロックは逆の順序で実行されてもよい。フローチャートの例のブロックの各々と、フローチャートの例のブロックの組み合わせとは、特定の機能、または作用、あるいは特別な目的のハードウェアと実行可能な指令との組み合わせを実行する特別な目的のハードウェアベースのシステムによって実現され得る。

【0136】

1つ以上の実施例は、ハードウェアまたはハードウェアとソフトウェアとの組み合わせとして実現され得る。1つ以上の実施例は、1つのシステムに集中される形、または異なる要素がいくつかの相互接続されたシステムをまたがって分配される形で実現され得る。本明細書で述べられた方法の少なくとも一部を実行するように適合される任意の種類のデータ処理システムまたは他の装置が好適である。

【0137】

1つ以上の実施例は、さらに、ここで述べられた方法の実行例をイネーブルする全ての特徴を含むコンピュータプログラム製品のようなデバイスに組み込まれ得る。デバイスは、プログラムコードを記憶する、非一時的データ記録媒体、たとえばコンピュータが使用可能媒体またはコンピュータが読み取り可能媒体な、を含み得る。プログラムコードは、メモリとプロセッサとを備えるシステム内にロードされ実行されると、システムにこの明細書中に述べられた機能の少なくとも一部を実行させる。非一時的データ記録媒体の例は、光媒体、磁気媒体、光磁気媒体、ランダムアクセスメモリまたはハードディスクのようなコンピュータメモリなどを含み得るが、それらに限定されない。施例の範囲を示す、以下の請求項が参照されるべきである。

【0138】

「コンピュータプログラム」、「ソフトウェア」、「アプリケーション」、「コンピュータが使用可能なプログラムコード」、「プログラムコード」、「実行可能なコード」、それらの変形および/または組み合わせ、この文脈において、いかなるの言語、コードまたは表記は、情報処理能力を有するシステムに直接または以下のいずれかあるいは両方の後に特定の機能を実行させることを意図した一組の指令の任意の表現を意味する。a)別の言語、コードまたは表記への変換、b)異なる材料形態での再生。たとえば、プログラムコードは、サブルーチン、機能、処理、オブジェクトメソッド、オブジェクトインプリメンテーション、実行可能なアプリケーション、アプレット、サープレット、ソースコード、オブジェクトコード、共有ライブラリ/ダイナミックロードライブラリおよび/またはコンピュータシステムで実行するために設計される他の指令のシーケンスを含み得る。

【0139】

「a」および「an」の用語は、ここで使用されるように、1つ以上として定められる。「複数」の用語は、ここで使用されるように、2つ以上として定められる。「別の」の用語は、ここで使用されるように、少なくとも第2またはそれ以上のものとして定められる。「含む」および/または「有する」の用語は、ここで使用されるように、備える、すなわちオープンランゲージとして定められる。「結合され」の用語は、ここで使用されるように、いかなる要素も介在せず直接か1つ以上の要素を介在して間接的に接続されるものとして定められる。2つの要素は、機械的に、電氣的に結合されるか、または通信チャネル、配線、ネットワークあるいはシステムを介して通信可能にリンクされ得る。

【0140】

この明細書中に開示される1つ以上の実施例は、その中の精神または本質的属性から逸脱することなく他の形で実施され得る。したがって、前述の明細書よりも、1つ以上の実施例の範囲を示す、以下の請求項が参照されるべきである。

10

20

30

40

【 図 1 】




FIG. 1

【図 2】




FIG. 2

【 図 3 】




FIG. 3

【 図 4 】




FIG. 4

【 図 5 】




FIG. 5

【 図 6 】




FIG. 6

【図7】




FIG. 7

【 図 8 】




FIG. 8

【 手続 補正書 】

【 提出日 】 平成24年9月29日 (2012.9.29)

【 手続 補正 1 】

【 補正対象書類名 】 特許請求の範囲

【 補正対象項目名 】 全文

【 補正方法 】 変更

【 補正の内容 】

【 特許請求の範囲 】

【 請求項 1 】

集積回路(200)であって、

プログラムコードを実行するように構成されるプロセッサシステム(202)と、  
前記集積回路のプログラマブル回路(204)内に実現されるプロセス特定回路とを備え、前記プロセス特定回路(282)は、前記プロセッサシステムに結合されかつ前記プロセッサシステムによってオフロードされるプロセスを実行するように構成され、

前記プロセッサシステムは、フィールドにおいて前記集積回路の動作の間、動的になされる決定に従って、前記プロセスを実行するためのプログラムコードの実行に代えて前記プロセス特定回路にプロセスをオフロードするように、または前記プロセスを実行するためのプログラムコードを実行するように構成される(510-545)、集積回路。

【請求項2】

前記プロセッサシステムは、前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される電力消費の低減に従って、前記プロセス特定回路に前記プロセスをオフロードするか否か決定するようにさらに構成される(535, 540)、請求項1に記載の集積回路。

【請求項3】

前記プロセッサシステムは、前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の改善に従って、前記プロセス特定回路に前記プロセスをオフロードするか否か決定するようにさらに構成される(535, 540)、請求項1に記載の集積回路。

【請求項4】

前記プロセッサシステムは、前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される時間遅れの低減に従って、プロセス特定回路に前記プロセスをオフロードするか否か決定するようにさらに構成される(535, 540)、請求項1に記載の集積回路。

【請求項5】

前記プロセッサシステムは、前記プロセスをオフロードするか否かの前記決定を行なうために使用される第1機能から、前記フィールドにおいて前記集積回路の動作の間、動的に前記プロセスをオフロードするか否かの前記決定を行なうために使用される第2機能へ切り替わるように構成される、請求項1に記載の集積回路

【請求項6】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の改善は、複数のメモリのどのメモリが前記プロセス特定回路に対する前記プロセスに必要なとされるソースデータを提供するために使用されるかに依存する(525, 530)、請求項3に記載の集積回路。

【請求項7】

前記プロセッサシステムは、前記プロセス特定回路を実現するために前記プログラマブルファブリック内の利用可能なスペースの量が存在するか否か決定するようにさらに構成される(525, 530)、請求項1から請求項6のいずれか1項に記載の集積回路。

【請求項8】

前記プログラマブル回路はプログラマブルファブリックであり、前記プロセッサシステムは、前記プロセス特定回路を実現するための前記プログラマブルファブリックの少なくとも一部の動的再構成を開始するように構成される(555)、請求項1から請求項7のいずれか1項に記載の集積回路。

【請求項9】

集積回路(200)におけるプロセッサシステムの拡張の方法であって、

前記集積回路内に実現される前記プロセッサシステム(202)内のプログラムコード(204)を実行するステップ(505)を備え、前記集積回路はプログラマブル回路を含み、前記プロセッサシステムは前記プログラマブル回路に結合され、

前記方法は、前記フィールドにおいて前記集積回路の動作の間、動的になされる決定に従って、前記プロセッサシステムでのプロセスを実行するためのプログラムコードの実行

に代えて前記プログラマブル回路内に実現されるプロセス特定回路(282)にプロセスをオフロードする、または前記プロセスを実行するための前記プロセッサシステム内の前記プログラムコードを実行するステップ(510-545)と、

オフロードされると、前記プロセッサシステムに対して利用可能な前記プロセス特定回路から前記プロセスの結果を作成するステップ(570)とをさらに備える、方法。

【請求項10】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用するプロセスの実現を通して達成される電力消費の低減に従って、前記プロセス特定回路を使用する前記プロセスを実行するか否か決定するステップ(535, 540)をさらに備える、請求項9に記載の方法。

【請求項11】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される時間遅れの低減に従って、前記プロセス特定回路を使用する前記プロセスを実行するか否か決定するステップ(535, 540)をさらに備える、請求項9に記載の方法。

【請求項12】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の低減に従って、前記プロセス特定回路を使用する前記プロセスを実行するか否か決定するステップ(535, 540)をさらに備える、請求項9に記載の方法。

【請求項13】

前記プロセッサシステムは、前記プロセスをオフロードするか否かの前記決定を行なうために使用される第1機能から、前記フィールドにおいて前記集積回路の動作の間動的に前記プロセスをオフロードするか否かの前記決定を行なうために使用される第2機能へ切り替わるように構成される、請求項9に記載の方法。

【請求項14】

前記プロセッサシステムを用いる代わりに前記プロセス特定回路を使用する前記プロセスの実現を通して達成される完了時間の改善の測定は、前記プロセス特定回路による前記プロセスの実行のために必要とされるソースデータを提供するために複数のメモリのどのメモリが用いられるかに依存する(535, 540)、請求項12に記載の方法。

【請求項15】

前記プログラムコードによって特定される複数のプロセスから前記プロセスを選択するステップ(510)と、

ハードウェアにおいて前記選択されるプロセスを実現する前記プロセス特定回路を特定する設定データを選択するステップ(515)と、

前記集積回路の前記プログラマブル回路内に前記プロセス特定回路を実現するために選択された設定データをロードするステップ(555)とをさらに備える、請求項9から請求項14のいずれか1項に記載の方法。

## 【 国際調査報告 】

## INTERNATIONAL SEARCH REPORT

International application No

PCT/US2011/064038

<b>A. CLASSIFICATION OF SUBJECT MATTER</b> INV. H03K19/177 G06F9/50 ADD.		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b> Minimum documentation searched (classification system followed by classification symbols) H03K G06F		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	MICHALIS D GALANIS ET AL: "Speedups and Energy Savings of Microprocessor Platforms with a Coarse-Grained Reconfigurable Data-Path", PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM, 2007. IPDPS 2007. IEEE INTERNATIONAL, IEEE, PI, 1 March 2007 (2007-03-01), pages 1-8, XP031175434, ISBN: 978-1-4244-0909-9 figure 1 page 2, right-hand column, line 30 - line 33 page 4, right-hand column, line 8 - line 17 page 6, right-hand column, line 10 - line 27 figure 7 table 3 -/--	1-15
<input checked="" type="checkbox"/>	Further documents are listed in the continuation of Box C.	<input checked="" type="checkbox"/> See patent family annex.
* Special categories of cited documents : "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. "&" document member of the same patent family		
Date of the actual completion of the international search 15 February 2012		Date of mailing of the international search report 22/02/2012
Name and mailing address of the ISA/ European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016		Authorized officer Loiseau, Ludovic

3

## INTERNATIONAL SEARCH REPORT

International application No

PCT/US2011/064038

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	<p>page 3, left-hand column, line 33 - right-hand column, line 8</p> <p>-----</p> <p>JEFFREY M ARNOLD ED - JUN TANG ET AL: "Software Configurable Processors", APPLICATION-SPECIFIC SYSTEMS, ARCHITECTURES AND PROCESSORS, 2006. ASAP '06. INTERNATIONAL CONFERENCE ON, IEEE, PISCATAWAY, NJ, USA, 1 September 2006 (2006-09-01), pages 45-49, XP031021335, ISBN: 978-0-7695-2682-9 paragraph [02.1]; figure 2 paragraph [2.2.1]</p> <p>-----</p>	1,9
X	<p>HAUSER J R ET AL: "Garp: a MIPS processor with a reconfigurable coprocessor", FIELD-PROGRAMMABLE CUSTOM COMPUTING MACHINES, 1997. PROCEEDINGS., THE 5TH ANNUAL IEEE SYMPOSIUM ON NAPA VALLEY, CA, USA 16-18 APRIL 1997, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, US, 16 April 1997 (1997-04-16), pages 12-21, XP010247463, DOI: 10.1109/FPGA.1997.624600 ISBN: 978-0-8186-8159-2 abstract; figure 1 page 12, right-hand column, line 24 - line 26</p> <p>-----</p>	1,9
X	<p>EP 1 615 141 A2 (HARMAN BECKER AUTOMOTIVE SYS [DE]) 11 January 2006 (2006-01-11) abstract; figure 3</p> <p>-----</p>	1,9
X	<p>CONNER D: "RECONFIGURABLE LOGIC", EDN ELECTRICAL DESIGN NEWS, REED BUSINESS INFORMATION, HIGHLANDS RANCH, CO, US, vol. 41, no. 7, 28 March 1996 (1996-03-28) , pages 53-56,58,60, XP000592126, ISSN: 0012-7515 page 54, left-hand column, line 16 - line 21</p> <p>-----</p>	1,9

**INTERNATIONAL SEARCH REPORT**

Information on patent family members

International application No

PCT/US2011/064038

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
EP 1615141	A2	11-01-2006	NONE
-----			

## フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN

(72)発明者 ルー , ティン

アメリカ合衆国、 9 5 1 2 4 カリフォルニア州、 サン・ホセ、 ロジック・ドライブ、 2 1 0 0

Fターム(参考) 5B013 DD03

5B376 CA41 CA68 EA06

5J042 BA01 BA02 CA19 CA20 DA02 DA04