



(12) 实用新型专利

(10) 授权公告号 CN 203397577 U

(45) 授权公告日 2014. 01. 15

(21) 申请号 201320407296. X

(22) 申请日 2013. 07. 09

(73) 专利权人 江苏师范大学

地址 221000 江苏省徐州市云龙区和平路
57 号

(72) 发明人 李桂林 张彩荣 赵明伟 刘丽君
郭永环

(74) 专利代理机构 徐州支点知识产权代理事务
所(普通合伙) 32244

代理人 徐碧霞

(51) Int. Cl.

G09B 23/18 (2006. 01)

(ESM) 同样的发明创造已同日申请发明专利


权利要求书1页 说明书4页 附图3页

(54) 实用新型名称

分离式 FPGA 实验箱

(57) 摘要

本实用新型公开了一种分离式 FPGA 实验箱, 涉及一种教学用 FPGA 实验箱。该实验箱的核心板和底板采用分离式结构, 核心板对底板引出多个引脚, 所述的核心板可独立使用或者与核心板连接使用, 所述的底板采用模块化设计, 各模块在结构和功能上均相互独立。优点: 能够用于教学、科研及大学生科技竞赛, 既具有实用性与先进性, 又具有针对性和通用性, 有利于学生学习主动性、发散性思维及动手能力的培养, 且维修、升级简单方便; 使用范围宽、操作灵活、开放性高。



1. 一种分离式 FPGA 实验箱,包括安装在箱体内核心板和底板;其特征在于:核心板和底板采用分离式结构,所述的核心板包括 FPGA 芯片以及分别与其连接的配置芯片、多个存储芯片、一个 USB 控制器、一个网络控制器、50MHZ 晶振、5V 电源接口、USB 接口、UART 接口、VGA 接口、PS2 接口、AS 下载口、JTAG 下载口、复位键、配置按键、插针 J5、插针 J6;所述的底板包括液晶显示模块、数码管显示模块、LED 显示屏、串行 AD 模块、串行 DA 模块、多个用户 IO 单元模块、多个拨码开关单元模块、LED 灯输出单元模块、单次脉冲源模块、RS232 接口单元模块、RS485 接口单元模块、键盘模块、连续可调脉冲单元模块、步进电机模块、由红黄绿三种 LED 构成的交通灯模块、电源模块、扩展接口插槽、以及系统 IO 插孔,核心板对底板引出多个引脚,所述的核心板独立使用或者与核心板连接使用,所述的底板采用模块化设计,各模块在结构和功能上均相互独立。

2. 根据权利要求 1 所述的一种分离式 FPGA 实验箱,其特征在于:所述的 FPGA 芯片采用 Cyclone III EP3C25F324C8N 型 FPGA 芯片;所述的配置芯片采用 16Mb 的 EPCS16SI16N 型配置芯片;所述的多个存储芯片包括两片 256MB 的 HY57V561620CT-6KOR 型 SDRAM、两片 16MB 的 AM29LV160DB-90EC 型 FLASH 和两片 IS61LV25616AL-10TL 型 SRAM;所述的 USB 控制器采用由一片 CY7C68013A-56 和一片 24C02 E2PROM 构成的 USB 2.0 控制器;所述的网络控制器采用由 DM9000AE 构成的 10M/100M 网络控制器;UART 接口采用 MAX3232;VGA 接口采用 CY7C68013A-56PVXC,插针 J5 及插针 J6 均采用双排各 42 个插针。

3. 根据权利要求 2 所述的一种分离式 FPGA 实验箱,其特征在于:一片 16MB 的 AM29LV160DB-90EC 型 FLASH、一片 IS61LV25616AL-10TL 型 SRAM、一片 256MB 的 HY57V561620CT-6KOR 型 SDRAM 以及双排各 42 个插针 J5 和插针 J6 布置在核心板的背面,其余各模块布置在核心板的正面。

4. 根据权利要求 1 所述的一种分离式 FPGA 实验箱,其特征在于:液晶显示模块采用中文液晶显示模块 LCM12864ZK,数码管显示模块采用 8 位红色共阴数码管显示模块,LED 显示屏采用 16×16 LED 点阵显示屏采用、串行 AD 模块采用 10 位串行 AD 模块、所述的串行 DA 模块采用 10 位串行 DA 模块,IO 单元模块有 16 个,拨码开关单元模块有 16 个、灯输出单元模块采用 8 位 LED 灯输出模块、单次脉冲源模块有 4 组,键盘模块采用 4×4 矩阵键盘,步进电机模块采用 28YBJ-48 步进电机、交通灯模块由红黄绿三种 LED 构成,电源模块由 LT1086CM-3.3, AS1117-2.5 以及 AMS1117-1.2 构成,扩展接口插槽采用 16PIN 的扩展接口插槽,系统 IO 插孔采用 24 位系统 IO 插孔。

5. 根据权利要求 4 所述的一种分离式 FPGA 实验箱,其特征在于:底板中液晶显示模块和交通灯模块以及 16X16 点阵显示屏的 16 条行线的引脚已经与核心板的 FPGA 芯片引脚固定连接,其他的模块均有对外引出的 IO 插孔。

分离式 FPGA 实验箱

技术领域

[0001] 本实用新型涉及一种教学用 FPGA 实验箱,具体是一种分离式 FPGA 实验箱,适用于高校教学用的数字系统设计实验用。

背景技术

[0002] 计算机技术和微电子工艺的发展,使得现代数字系统的设计和应用进入了新的阶段,传统的设计方法已逐步被基于先进 EDA 技术的芯片设计所取代。目前,学会数字系统设计技术,使用大规模、超大规模可编程逻辑器件 FPGA 和 CPLD,掌握现代 EDA 技术以及硬件描述语言已成为从事电子设计人员所必须具有的基本能力。为了适应这一发展,各专、本工科院校纷纷开设《数字系统设计》课程。数字系统设计实验箱则是为该课程而配套使用的必不可少的实验装置。

[0003] 因为不同高校对人才培养的具体目标不同,所以相同的课程,教学内容和教学重点也会大不相同。比如,专科院校开设的数字系统设计课程,多侧重于学生实际操作能力的培养,而本科院校多以注重学生基本理论知识的掌握和开拓创新能力的培养。为此,各个高校会依据自身的需求来直接采购或自制相应的实验设备。

[0004] 市面上出售的成套的数字系统设计教学实验装置,虽然种类繁多,技术先进,但因为要兼顾大多数用户的实验要求,因而具备普遍性,但不具备结合实际教学要求的强针对性。这使得用户在购买时,会面临很多选择困难。相对地,高校自制该实验装置,一般根据自己院系的教学侧重点并兼顾成本和各种费用来进行实验箱整体设计,这使得实验装置使用范围狭窄,只适用于本院教学,存在很大的局限性。

[0005] 此外,目前市面上出售的数字系统设计教学实验箱在结构设计上多采用一体化(封闭式)设计(即,核心板和底板引脚绑定),这种结构会大大降低实验箱整体功能的灵活性、通用性和扩展性,从而不利于学生学习主动性、开拓思维及创新能力的培养,并且后期维修和升级都比较困难。

发明内容

[0006] 为了解决上述现有技术的缺点,本实用新型提供一种分离式 FPGA 实验箱,使用范围宽、操作灵活、开放性高、维修方便、升级容易

[0007] 本发明是以如下技术方案实现的:一种分离式 FPGA 实验箱,核心板和底板采用分离式结构,所述的核心板包括 FPGA 芯片以及分别与其连接的配置芯片、多个存储芯片、一个 USB 控制器、一个网络控制器、50MHZ 晶振、5V 电源接口、USB 接口、UART 接口、VGA 接口、PS2 接口、AS 下载口、JTAG 下载口、复位键、配置按键、插针 J5、插针 J6;

[0008] 所述的底板包括液晶显示模块、数码管显示模块、LED 显示屏、串行 AD 模块、串行 DA 模块、个用户 IO 单元模块、多个拨码开关单元模块、LED 灯输出单元模块、单次脉冲源模块、RS232 接口单元模块、RS485 接口单元模块、键盘模块、连续可调脉冲单元模块、步进电机模块、由红黄绿三种 LED 构成的交通灯模块、电源模块、扩展接口插槽、以及系统 IO 插孔。

[0009] 所述的核心板对底板引出多个引脚,核心板独立使用或者与核心板连接使用,所述的底板采用模块化设计,各模块在结构和功能上均相互独立。

[0010] 本实用新型的有益效果是:能够用于教学、科研及大学生科技竞赛,具有实用性与先进性,又具有针对性和通用性,有利于学生学习主动性、发散性思维及动手能力的培养,且维修、升级简单方便;使用范围宽、操作灵活、开放性高。

附图说明

[0011] 图 1 为本实用新型结构示意图;

[0012] 图 2 为核心板正面面板布置图;

[0013] 图 3 为核心板反面面板布置图;

[0014] 图 4 为核心板的控制原理示意图;

[0015] 图 5 为底板的面板布置示意图。

具体实施方式

[0016] 如图 1 所示,一种分离式 FPGA 实验箱包括核心板 1 和底板 2 两部分。这两部分相互独立。核心板对底板引出上下两排共 84 个引脚,通过这 84 个引脚与底板的对应插槽相连,通过软件设计仿真以及 USB BLASTER 仿真器,将设计电路烧到核心板主芯片,以及底板的相应模块共同实现所设计电路的功能;用于科研及大学生科技竞赛:核心板可独立使用,通过配备的大容量存储器以及丰富的接口电路,可用于科研及科技竞赛。

[0017] 如图 2 和图 3 所示,所述的核心板包括 FPGA 芯片以及分别与其连接的型配置芯片、多个存储芯片、一个 USB 控制器、一个网络控制器、50MHZ 晶振、5V 电源接口、USB 接口、UART 接口、VGA 接口、PS2 接口、AS 下载口、JTAG 下载口、复位键 3、配置按键 4、插针 J5、插针 J6。

[0018] 其中,所述的 FPGA 芯片采用 Cyclone III EP3C25F324C8N 型 FPGA 芯片,所述的配置芯片采用 16Mb 的 EPCS16SI16N 型配置芯片,所述的多个存储芯片包括两片 256MB 的 HY57V561620CT-6KOR 型 SDRAM、两片 16MB 的 AM29LV160DB-90EC 型 FLASH 和两片 IS61LV25616AL-10TL 型 SRAM,所述的 USB 控制器采用由一片 CY7C68013A-56 和一片 24C02 E2PROM 构成的 USB 2.0 控制器,所述的网络控制器采用由 DM9000AE 构成的 10M/100M 网络控制器,5V 电源接口、USB 接口、UART 接口采用 MAX3232,VGA 接口采用 CY7C68013A-56PVXC;插针 J5 及插针 J6 均采用双排各 42 个插针。

[0019] 一片 16MB 的 AM29LV160DB-90EC 型 FLASH、一片 IS61LV25616AL-10TL 型 SRAM、一片 256MB 的 HY57V561620CT-6KOR 型 SDRAM 以及双排各 42 个插针 J5 和插针 J6 布置在核心板的背面,其余各模块布置在核心板的正面。

[0020] 所述核心板为独立核心板,既可以与所述底板组合使用,也可以独立使用。本实用新型核心板考虑要求大容量存储器的场合,配有多片存储芯片(两片 256MB 的 HY57V561620CT-6KOR 型 SDRAM、两片 16MB 的 AM29LV160DB-90EC 型 FLASH 和两片 IS61LV25616AL-10TL 型 SRAM)和一个 FPGA 配置芯片 EPCS16SI16N,以及包括 UART 接口、USB 接口、VGA 接口、PS2 接口、AS 下载口、JTAG 下载口、网口等在内的丰富的外部接口,可用于二次开发(科研、电子设计竞赛等)及学生课后自行学习使用。所述核心板的工作原理示意

图如图 3 所示,由于 Cyclone III EP3C25F324C8N 型 FPGA 芯片具有掉电容易丢失数据的特性,所以配备 EPCS16SI16N 芯片以便在采用 AS 下载方式时,作为存储程序用的配置芯片,与 FPGA 相互交换数据。同时,在需要大容量存储器的场合,SDRAM 和 FLASH 与 FPGA 进行数据双向交互,此外,EP3C25F324C8N 型 FPGA 芯片作为控制芯片来控制其他功能芯片实现相应的功能,包括:UART、VGA、USB、PS2、DM9000 等。

[0021] 需要指出的是,因为 Cyclone III EP3C25F324C8N 型 FPGA 芯片内部自带小容量存储器,所以在与底板组合使用时,除了 AD/DA 实验,需要用到这些外配的存储器外,其他的基础实验均不需要使用这些配置芯片。但在需要大容量存储器的场合,则是必不可少的。

[0022] 如图 4 所示,液晶显示模块采用中文液晶显示模块 LCM12864ZK,数码管显示模块采用 8 位红色共阴数码管显示模块,LED 显示屏采用 16×16 LED 点阵显示屏采用、串行 AD 模块采用 10 位串行 AD 模块、所述的串行 DA 模块采用 10 位串行 DA 模块,I/O 单元模块有 16 个,拨码开关单元模块有 16 个、灯输出单元模块采用 8 位 LED 灯输出模块、单次脉冲源模块有 4 组,键盘模块采用 4×4 矩阵键盘,步进电机模块采用 28YBJ-48 步进电机、交通灯模块由红黄绿三种 LED 构成,电源模块由 LT1086CM-3.3,AS1117-2.5 以及 AMS1117-1.2 构成,扩展接口插槽采用 16PIN 的扩展接口插槽,系统 I/O 插孔采用 24 位系统 I/O 插孔。

[0023] 底板中,除了液晶显示模块和交通灯模块以及 16X16 点阵显示屏的 16 条行线的引脚已经与核心板的 FPGA 芯片引脚固定连接,其他的模块均有对外引出的 I/O 插孔,这种实现方式,使得整个箱子开放性高,学生可以按照自己的意愿自行分配引脚,自主接线,有助于学生学习主动性和发散思维的培养。

[0024] 在进行数字系统设计时,首先在计算机上用开发数字系统的 EDA 软件(支持 QUARTUSII 各个版本)进行电路设计,用 USB BLASTER 线通过 USB 口将 PC 机与实验箱核心板相连,并按设计要求在实验箱上用导线将核心板的引出插孔与底板模块的插孔相连,然后在计算机软件上执行下载编程任务,下载成功后,即可将在计算机上设计好的电路通过通讯口烧到主芯片中,最后在实验箱底板或 NIOS 软件上测试电路的功能是否满足要求。

[0025] 本发明提供的分离式 Cyclone-3C25 型 FPGA 教学实验箱,选用 Cyclone III EP3C25F324C8N 型芯片充当 CPU,采用独创的“独立核心板+底板”以及“底板模块化”的设计方法,使得该实验箱具有先进性和实用性,同时又具有针对性和通用性;具有功能完善,灵活性高,开放性好、扩展性强,并且易于维修和升级的等优点。

[0026] 1) 实验箱所有的 I/O 口均对学生开放,学生可以尝试设计模块的不同类型的控制方法,帮助发散学生的设计思路。I/O 口全开放,使整个系统的灵活性得到了极大的提高,增加了学生做实验时的动手空间;

[0027] 2) 底板模块化的设计,各硬件电路均模块化,最大程度挺高了系统的整体稳定性,同时各部分相对独立,不会因为一部分硬件的损坏而影响整个实验箱的正常工作。同时简化了实验箱故障排查复杂度;

[0028] 3) “核心板+实验底箱”的设计理念,大大方便了实验箱后续的升级性,核心板可以灵活更改,只需要更换核心板就可以完成对整个实验箱的升级,可以最大限度延长设备的使用年限、并简化了设计制作工艺,节省大量资金;

[0029] 4) 核心板可以独立使用,核心板设计时考虑到使用方便,在板上设计了独立的电源供电系统,这样就可以直接拿核心板进行二次开发(如科研项目、学生电子设计竞赛),核

心板尺寸小,接口丰富、便于随身携带,可以做到课堂结合实验箱学习,课后可以让学生带回去继续学习;

[0030] 5)除了独立模块以及独立核心板的设计,使得模块及核心板更换方便外,实验箱还预留了一组扩展总线,使得该实验箱具有较强的扩展性能,以前的实验箱只能进行基础教学,不能满足创新实训的要求;新箱子使得学生可通过设计各种扩展功能模块掌握较强的电类硬件设计技能和程序设计能力,不但有理论知识,同时也具备控制实物的能力。




图 1




图 2




图 3




图 4

