

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-293342
(P2005-293342A)

(43) 公開日 平成17年10月20日(2005.10.20)

(51) Int. Cl.⁷

G06F 15/80

G06F 9/45

F I

G06F 15/80

G06F 9/44 322E

テーマコード(参考)

5B081

審査請求 未請求 請求項の数 6 O L (全 33 頁)

(21) 出願番号 特願2004-108827 (P2004-108827)
(22) 出願日 平成16年4月1日(2004.4.1)

(71) 出願人 503121103
株式会社ルネサステクノロジ
東京都千代田区丸の内二丁目4番1号
(74) 代理人 110000198
特許業務法人湘洋内外特許事務所
(72) 発明者 佐藤 真琴
神奈川県川崎市麻生区王禅寺1099番地
株式会社日立製作所システム開発研究所
内
Fターム(参考) 5B081 CC32 CC41

(54) 【発明の名称】 動的再構成可能プロセッサおよびコンパイラ装置


(57) 【要約】

【課題】 動的再構成可能プロセッサ向けプログラムの開発にかかる負担を軽減する。

【解決手段】 動的再構成可能プロセッサ90は、M行N列(但し、M 2、N 1)に配列された、設定された構成情報に従って入出力先および演算内容を切り替え可能な演算ユニット63と、1列目の演算ユニット63毎に設けられた、当該演算ユニット63へ入力するデータを局所メモリ40からロードするロードユニット61と、N列目の演算ユニット63毎に設けられた、当該演算ユニット63から出力するデータを局所メモリ40にストアするストアユニット63と、ロードユニット61がロードしたデータの1列目の対応する演算ユニット63へのデータ入力を遅延させる遅延ユニット62と、を有する。

【選択図】 図1

図1



【特許請求の範囲】

【請求項 1】

設定された構成情報に従って入出力先および演算内容を切り替え可能な演算ユニットが、M行N列（但し、 $M \geq 2$ 、 $N \geq 1$ ）に配列されて構成された、動的再構成可能プロセッサであって、

設定された構成情報に従って1列目の演算ユニットへのデータ入力を遅延させる遅延ユニットを有すること

を特徴とする動的再構成可能プロセッサ。

【請求項 2】

請求項 1 に記載の動的再構成可能プロセッサであって、

10

1列目の演算ユニット毎に設けられた、当該演算ユニットへ入力するデータをメモリからロードする、M個のロードユニットと、

N列目の演算ユニット毎に設けられた、当該演算ユニットから出力するデータを前記メモリにストアする、M個のストアユニットと、を備え、

少なくとも2つの前記ロードユニットは、同列の前記ストアユニットが互いに異なるサイクルで前記メモリにストアしたデータを、前記メモリからロードし、

前記遅延ユニットは、前記少なくとも2つのロードユニットがロードしたデータが前記異なるサイクルにより特定されるサイクル差で1列目の対応する演算ユニットに入力するように、当該対応する演算ユニットへのデータ入力を遅延させること

を特徴とする動的再構成可能プロセッサ。

20

【請求項 3】

請求項 1 又は 2 に記載の動的再構成可能プロセッサと、

前記動的再構成可能プロセッサに構成情報を設定すると共に、前記動的再構成可能プロセッサとデータを入出力するための局所メモリと、

前記動的再構成可能プロセッサに設定する構成情報および前記動的再構成可能プロセッサに投入するデータが記憶されたメモリと、

前記メモリに記憶された構成情報およびデータを前記局所メモリに転送するホストプロセッサと、を有すること

を特徴とする情報処理装置。

【請求項 4】

30

動的再構成可能プロセッサを構成するM行L列の演算ユニットに設定する構成情報を含む入力プログラムを、請求項 1 又は 2 に記載の動的再構成可能プロセッサを構成する遅延ユニットおよびM行N（但し $N < L$ ）列の演算ユニットに設定する構成情報を含む出力プログラムに変換するコンパイラ装置であって、

前記入力プログラムを記憶する入力プログラム記憶手段と、

前記入力プログラムに含まれる前記M行L列の演算ユニットの構成情報をN列毎に分割して、 num （但し、 num は M/N より大きい最小の整数）回分の前記M行N列の演算ユニットの構成情報（分割構成情報と呼ぶ）を生成する構成情報分割手段と、

u 回目の分割構成情報を前記M行N列の演算ユニットに設定した場合にN列目の演算ユニットから出力される各データの出力サイクルのサイクル差を算出する処理を、前記 u が 1 から $num - 1$ となるまで繰り返す遅延解析手段と、

40

t 回目の分割構成情報が設定された前記M行N列の演算ユニットのN列目から出力される各データが、前記遅延解析手段により算出された当該各データの出力サイクルのサイクル差で前記M行N列の演算ユニットの1列目に入力されるように、前記遅延ユニットを制御するための構成情報を、 $K+1$ 回目の分割構成情報に含める処理を、 t が1から $num - 1$ となるまで繰り返して、 num 回分の分割構成情報を含む出力プログラムを生成するプログラム出力手段と、を有すること

を特徴とするコンパイラ装置。

【請求項 5】

コンピュータで読取り可能なプログラムであって、

50

前記プログラムは、動的再構成可能プロセッサを構成するM行L列の演算ユニットに設定する構成情報を含む入力プログラムを、請求項1又は2に記載の動的再構成可能プロセッサを構成する遅延ユニットおよびM行N（但し $N < L$ ）列の演算ユニットに設定する構成情報を含む出力プログラムに変換するプログラムであり、

前記コンピュータに、

前記入力プログラムを記憶する入力プログラム記憶手段、

前記入力プログラムに含まれる前記M行L列の演算ユニットの構成情報をN列毎に分割して、num（但し、numは M/N より大きい最小の整数）回分の前記M行N列の演算ユニットの構成情報（分割構成情報と呼ぶ）を生成する構成情報分割手段、

u回目の分割構成情報を前記M行N列の演算ユニットに設定した場合にN列目の演算ユニットから出力される各データの出力サイクルのサイクル差を算出する処理を、前記uが1からnum-1となるまで繰り返す遅延解析手段、そして、

t回目の分割構成情報が設定された前記M行N列の演算ユニットのN列目から出力される各データが、前記遅延解析手段により算出された当該各データの出力サイクルのサイクル差で前記M行N列の演算ユニットの1列目に入力されるように、前記遅延ユニットを制御するための構成情報を、K+1回目の分割構成情報に含める処理を、tが1からnum-1となるまで繰り返して、num回分の分割構成情報を含む出力プログラムを生成するプログラム出力手段として、機能させること

を特徴とするコンピュータで読取り可能なプログラム。

【請求項6】

コンパイラ装置が、動的再構成可能プロセッサを構成するM行L列の演算ユニットに設定する構成情報を含む入力プログラムを、請求項1又は2に記載の動的再構成可能プロセッサを構成する遅延ユニットおよびM行N（但し $N < L$ ）列の演算ユニットに設定する構成情報を含む出力プログラムに変換する変換方法であって、

前記入力プログラムに含まれる前記M行L列の演算ユニットの構成情報をN列毎に分割して、num（但し、numは M/N より大きい最小の整数）回分の前記M行N列の演算ユニットの構成情報（分割構成情報と呼ぶ）を生成し、記憶手段に記憶する構成情報分割ステップと、

前記記憶手段に記憶された構成情報を読み出し、u回目の分割構成情報を前記M行N列の演算ユニットに設定した場合にN列目の演算ユニットから出力される各データの出力サイクルのサイクル差を算出し、前記記憶手段に記憶する処理を、前記uが1からnum-1となるまで繰り返す遅延解析ステップと、

前記記憶手段に記憶された構成情報およびサイクル差を読み出し、t回目の分割構成情報が設定された前記M行N列の演算ユニットのN列目から出力される各データが、前記遅延解析手段により算出された当該各データの出力サイクルのサイクル差で前記M行N列の演算ユニットの1列目に入力されるように、前記遅延ユニットを制御するための構成情報を、K+1回目の分割構成情報に含める処理を、tが1からnum-1となるまで繰り返して、num回分の分割構成情報を含む出力プログラムを生成するプログラム出力ステップと、を行うこと

を特徴とする変換方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、動的再構成可能プロセッサおよび動的再構成可能プロセッサ向けプログラムのコンパイラ装置に関する。

【背景技術】

【0002】

設定された構成情報に従って入出力先および演算内容を切り替え可能な演算ユニットが複数配列されて構成された動的再構成可能プロセッサ（DRP：Dynamically Reconfigurable Processor）が知られている（例えば特許文献1）。

10

20

30

40

50

【0003】

図28は、従来の動的再構成可能プロセッサを有する情報処理装置の概略図である。

【0004】

図示するように、情報処理装置は、ホストプロセッサ(CPU)100と、メモリ(MEM)200と、局所メモリ(RAM)400と、動的再構成可能プロセッサ(DRP)900と、を有する。ホストプロセッサ100、メモリ200および局所メモリ400は、内部バス300で互いに接続されている。また、局所メモリ400および動的再構成可能プロセッサ900は、局所メモリ400から動的再構成可能プロセッサ900へデータおよびプログラムを転送するための入力配線700と、動的再構成可能プロセッサ900から局所メモリ400へデータを転送するための出力配線800とを介して互いに接続されている。

10

【0005】

メモリ200には、ホストプロセッサ100および動的再構成可能プロセッサ900が使用するデータ、プログラムが格納される。ホストプロセッサ100は、メモリ200に記憶されたホストプロセッサ100用のプログラムに従い、動的再構成可能プロセッサ900の起動、終結、および、動的再構成可能プロセッサ900へのデータ、プログラムの転送を制御する。局所メモリ400は、動的再構成可能プロセッサ900が使用するデータ、プログラムが格納される。動的再構成可能プロセッサ900は、構成情報を格納する構成情報格納部500と、演算部600と、を有する。

【0006】

20

演算部600は、M行L列(図28では4行4列)に配列された演算ユニット(EX)630と、1列目の演算ユニット630毎に設けられたM個(M行1列)のロードユニット(LD)610と、L列目の演算ユニット630毎に設けられたM個(M行1列)のストアユニット(ST)640と、を有する。

【0007】

ロードユニット610は、設定された構成情報に従い、1列目の対応する(同行の)演算ユニット630へ入力するデータを局所メモリ400からロードする。

【0008】

演算ユニット630は、図示していないが、複数の入出力ポートと、四則演算等の各種演算を行う複数の演算回路と、入出力ポートおよび演算回路の接続を切替えるスイッチと、を有する。そして、演算ユニット630は、設定された構成情報に従い、スイッチを制御して、データの入力元、演算内容および演算結果の出力先を切り替える。

30

【0009】

ストアユニット640は、設定された構成情報に従い、N列目の対応する(同行の)演算ユニット630から出力されるデータを局所メモリ400へストアする。

【0010】

構成情報格納部500は、ロードユニット用構成情報メモリ(ML)510と、M行L列の演算ユニットの列毎に設けられたL個の演算ユニット用構成情報メモリ(ME)530と、ストアユニット用構成情報メモリ(MS)540と、を有する。

【0011】

40

ロードユニット用構成情報メモリ510は、M個のロードユニット610各々に設定するロードユニット用構成情報(データをロードするアドレス等のパラメータ情報)を格納する。

【0012】

演算ユニット用構成情報メモリ530は、対応する列のM個の演算ユニット630各々に設定する演算ユニット用構成情報(データ入出力先および演算内容を特定する情報)を格納する。

【0013】

ストアユニット用構成情報メモリ540は、M個のストアユニット640各々に設定するストアユニット用構成情報(データをストアするアドレス等のパラメータ情報)を格納

50

する。

【0014】

以上のような構成において、ホストプロセッサ100は、動的再構成可能プロセッサ900が使用するデータ、プログラムをメモリ200から局所メモリ400へ転送する。ここで、プログラムは、上述の、ロードユニット用構成情報、演算ユニット用構成情報、および、ストアユニット用構成情報を含む。

【0015】

次に、ロードユニット用構成情報メモリ510は、局所メモリ400からロードユニット用構成情報を読み込み、各ロードユニット610に構成情報を設定する。また、各演算ユニット用構成情報メモリ530は、対応する列の演算ユニット用構成情報を読み込み、当該列の各演算ユニット630に構成情報を設定する。また、ストアユニット用構成情報メモリ540は、局所メモリ400からストアユニット用構成情報を読み込み、各ストアユニット540に構成情報を設定する。

10

【0016】

さて、以上のようにして演算部600の各ユニットに構成情報が設定されると、まず、ロードユニット610が、設定された構成情報に従い、局所メモリ400からデータをロードし、これを1列目の対応する(同行の)演算ユニット630へ転送する。次に、演算ユニット630が、設定された構成情報に従い、データの入力元、演算内容および演算結果の出力先を切り替えて演算処理を行う。そして、ストアユニット640が、設定された構成情報に従い、L列目の対応する(同行)演算ユニット630から出力されたデータを局所メモリ400にストアする。

20

【0017】

このように、動的再構成可能プロセッサ900では、プログラムによって複数の演算ユニット630各々の演算内容および演算順番を変更することができ、従って動的に機能を変更することができる。

【0018】

【特許文献1】特開2003-76668号公報

【発明の開示】

【発明が解決しようとする課題】

【0019】

ところで、動的再構成可能プロセッサ向けプログラムの開発は、動的再構成可能プロセッサ毎に行っている。つまり、M行L列の演算ユニットを有する動的再構成可能プロセッサ向けに開発されたプログラムを、演算ユニットの列数の少ないM行N列(但し $N < L$)の演算ユニットを有する動的再構成可能プロセッサに使用することができず、このM行N列の演算ユニットを有する動的再構成可能プロセッサ向けに新たにプログラムを開発しなければならない。

30

【0020】

本発明は上記事情に鑑みてなされたものであり、本発明の目的は動的再構成可能プロセッサ向けプログラムの開発にかかる負担を軽減することにある。

【課題を解決するための手段】

40

【0021】

上記課題を解決するために、本発明の動的再構成可能プロセッサでは、1列目の各演算ユニットへのデータ入力を遅延する遅延ユニットを設けている。

【0022】

例えば、本発明の動的再構成可能プロセッサは、設定された構成情報に従って入出力先および演算内容を切り替え可能な演算ユニットが、M行N列(但し、 $M \geq 2$ 、 $N \geq 1$)に配列されて構成された、動的再構成可能プロセッサであって、

設定された構成情報に従って1列目の演算ユニットへのデータ入力を遅延させる遅延ユニットを有する。

【0023】

50

また、本発明のコンパイラ装置では、本発明の動的再構成可能プロセッサよりも演算ユニットの列数が多い他の動的再構成可能プロセッサ向けに開発された入力プログラムを、複数回に分割して本発明の動的再構成可能プロセッサに実行させる出力プログラムに変換する。ここで、出力プログラムは、ある回の実行により、本発明の動的再構成可能プロセッサを構成するM行N列の演算ユニットのN列目から出力された各データが、次の回の実行のときに、当該各データの出力サイクルのサイクル差で前記M行N列の演算ユニットの1列目に入力されるように、遅延ユニットを制御するための構成情報を含む。

【0024】

例えば、本発明のコンパイラ装置は、動的再構成可能プロセッサを構成するM行L列の演算ユニットに設定する構成情報を含む入力プログラムを、本発明の動的再構成可能プロセッサを構成する遅延ユニットおよびM行N（但し $N < L$ ）列の演算ユニットに設定する構成情報を含む出力プログラムに変換するコンパイラ装置であって、

10

前記入力プログラムを記憶する入力プログラム記憶手段と、

前記入力プログラムに含まれる前記M行L列の演算ユニットの構成情報をN列毎に分割して、 num （但し、 num は M/N より大きい最小の整数）回分の前記M行N列の演算ユニットの構成情報（分割構成情報と呼ぶ）を生成する構成情報分割手段と、

u 回目の分割構成情報を前記M行N列の演算ユニットに設定した場合にN列目の演算ユニットから出力される各データの出力サイクルのサイクル差を算出する処理を、前記 u が1から $num - 1$ となるまで繰り返す遅延解析手段と、

t 回目の分割構成情報が設定された前記M行N列の演算ユニットのN列目から出力される各データが、前記遅延解析手段により算出された当該各データの出力サイクルのサイクル差で前記M行N列の演算ユニットの1列目に入力されるように、前記遅延ユニットを制御するための構成情報を、 $K + 1$ 回目の分割構成情報に含める処理を、 t が1から $num - 1$ となるまで繰り返して、 num 回分の分割構成情報を含む出力プログラムを生成するプログラム出力手段と、を有する。

20

【発明の効果】

【0025】

本発明の動的再構成可能プロセッサによれば、遅延ユニットにより、N列目（最終列目）の演算ユニットから出力された各データを、1列目の対応する（同行の）演算ユニットに、当該各データのN列目の演算ユニットからの出力サイクル差を与えて入力することができる。したがって、本発明の動的再構成可能プロセッサよりも演算ユニットの列数が多い他の動的再構成可能プロセッサ向けに開発された入力プログラムを、複数回に分割して実行できる。

30

【0026】

また、本発明のコンパイラ装置によれば、本発明の動的再構成可能プロセッサよりも演算ユニットの列数が多い他の動的再構成可能プロセッサ向けに開発された入力プログラムを、本発明の動的再構成可能プロセッサ向けの出力プログラムに変換することができる。

【0027】

このように、本発明によれば、動的再構成可能プロセッサ向けプログラムの開発にかかる負担を軽減することができる。

40

【発明を実施するための最良の形態】

【0028】

以下、本発明の実施の形態を説明する。

【0029】

<<第1実施形態>>

先ず、本発明の第1実施形態として動的再構成可能プロセッサを説明する。

【0030】

図1は、本発明の第1実施形態が適用された動的再構成可能プロセッサを有する情報処理装置の概略図である。

【0031】

50

図示するように、本実施形態の情報処理装置は、ホストプロセッサ（CPU）10と、メモリ（MEM）20と、局所メモリ（RAM）40と、動的再構成可能プロセッサ（DRP）90と、を有する。ホストプロセッサ10、メモリ20および局所メモリ40は、内部バス30で互いに接続されている。また、局所メモリ40および動的再構成可能プロセッサ90は、局所メモリ40から動的再構成可能プロセッサ90へデータおよびプログラムを転送するための入力配線70と、動的再構成可能プロセッサ90から局所メモリ40へデータを転送するための出力配線80とを介して互いに接続されている。

【0032】

メモリ20には、ホストプロセッサ10および動的再構成可能プロセッサ90が使用するデータ、プログラムが格納される。ホストプロセッサ10は、メモリ20に記憶されたホストプロセッサ10用のプログラムに従い、動的再構成可能プロセッサ90の起動、終結、および、動的再構成可能プロセッサ90へのデータ、プログラムの転送を制御する。局所メモリ40は、動的再構成可能プロセッサ90が使用するデータ、プログラムが格納される。動的再構成可能プロセッサ90は、構成情報を格納する構成情報格納部50と、演算部60と、を有する。

10

【0033】

演算部60は、M行N列（図1では2行2列）に配列された演算ユニット（EX）63と、1列目の演算ユニット63毎に設けられたM個（M行1列）のロードユニット（LD）61と、行毎にロードユニット61と1列目の演算ユニット63との間に設けられたM個（M行1列）の遅延ユニット（DY）62と、N列目の演算ユニット63毎に設けられたM個（M行1列）のストアユニット（ST）64と、を有する。

20

【0034】

ロードユニット61は、設定されたロードユニット用構成情報に従い、1列目の対応する（同行の）演算ユニット63へ入力するデータを局所メモリ40からロードする。

【0035】

遅延ユニット62は、対応する（同行）ロードユニット61から出力されたデータを、設定された遅延ユニット用構成情報が示す遅延サイクル数分遅延させ、1列目の対応する（同行の）演算ユニット63へ出力する。

【0036】

演算ユニット63は、図示していないが、複数の入出力ポートと、四則演算等の各種演算を行う複数の演算回路と、入出力ポートおよび演算回路の接続を切替えるスイッチと、を有する。そして、演算ユニット63は、設定された演算ユニット用構成情報に従い、スイッチを制御して、データの入力元、演算内容および演算結果の出力先を切り替える。なお、演算ユニット63同士の配線は上下左右の4方向であり、どの方向にも双方向にデータ（例えば8ビットデータ）を転送可能である。

30

【0037】

図2は、演算ユニット用構成情報メモリ53に格納される演算ユニット用構成情報の一例を示す図である。図示するように、演算ユニット用構成情報は、演算ユニット63の列番号（X座標）を登録するフィールド531と、演算ユニット63の行番号（Y座標）を登録するフィールド532と、演算ユニット63に行わせる演算種別を登録するフィールド533と、第1オペランドがどの方向の演算ユニット63または遅延ユニット62から来るかを示す情報を登録するフィールド534と、第2オペランドがどの方向の演算ユニット63または遅延ユニット62から来るかを示す情報を登録するフィールド535と、第3オペランドがどの方向の演算ユニット63または遅延ユニット62から来るかを示す情報を登録するフィールド536と、を有する。ここでは、フィールド534～536に方向を示す情報として、自演算ユニットのアドレス（列番号、行番号）を（X，Y）とした場合に、上（X-1，Y）を「00」、右（X，Y+1）を「01」、下（X+1，Y）を「10」、そして、左（X，Y-1）を「11」としている。なお、フィールド534～536のいずれにも登録されていない方向が、演算結果の出力先となる。また、図2に示す例では、演算ユニット用構成情報が、演算ユニット63のアドレス（1列目、2行目

40

50

)、演算種別：加算 (a d d)、第 1 オペランド入手先：左、第 2 オペランド入手先：上、第 3 オペランド入手先：右であることを表している。この演算ユニット用構成情報は、演算部 6 0 に含まれている演算ユニット 6 3 の数分存在する。

【 0 0 3 8 】

ストアユニット 6 4 は、設定されたストアユニット用構成情報に従い、N 列目の対応する (同行の) 演算ユニット 6 3 から出力されるデータを局所メモリ 4 0 へストアする。

【 0 0 3 9 】

構成情報格納部 5 0 は、ロードユニット用構成情報メモリ (M L) 5 1 と、遅延ユニット用構成情報メモリ (M D) 5 2 と、M 行 N 列の演算ユニットの列毎に設けられた N 個の演算ユニット用構成情報メモリ (M E) 5 3 と、ストアユニット用構成情報メモリ (M S) 5 4 と、を有する。

10

【 0 0 4 0 】

ロードユニット用構成情報メモリ 5 1 は、M 個のロードユニット 6 1 各々に設定するロードユニット用構成情報 (データをロードするアドレス等のパラメータ情報) を格納する。遅延ユニット用構成情報メモリ 5 2 は、M 個の遅延ユニット 6 2 各々に設定する遅延ユニット用構成情報 (遅延サイクル数) を格納する。演算ユニット用構成情報メモリ 5 3 は、対応する列の M 個の演算ユニット 6 3 各々に設定する演算ユニット用構成情報 (データ入出力先および演算内容を特定する情報) を格納する。そして、ストアユニット用構成情報メモリ 5 4 は、M 個のストアユニット 6 4 各々に設定するストアユニット用構成情報 (データをストアするアドレス等のパラメータ情報) を格納する。

20

【 0 0 4 1 】

以上のような構成において、ホストプロセッサ 1 0 は、動的再構成可能プロセッサ 9 0 が使用するデータ、プログラムを、メモリ 2 0 から局所メモリ 4 0 へ転送する。ここで、プログラムは、上述の、ロードユニット用構成情報、遅延ユニット用構成情報、演算ユニット用構成情報、および、ストアユニット用構成情報を含む。

【 0 0 4 2 】

次に、ロードユニット用構成情報メモリ 5 1 は、局所メモリ 4 0 からロードユニット用構成情報を読み込み、各ロードユニット 6 1 に構成情報を設定する。また、遅延ユニット用構成情報メモリ 5 2 は、局所メモリ 4 0 から遅延ユニット用構成情報を読み込み、各遅延ユニット 6 2 に構成情報を設定する。また、各演算ユニット用構成情報メモリ 5 3 は、対応する列の演算ユニット用構成情報を読み込み、当該列の各演算ユニット 6 3 に構成情報を設定する。また、ストアユニット用構成情報メモリ 5 4 は、局所メモリ 4 0 からストアユニット用構成情報を読み込み、各ストアユニット 6 4 に構成情報を設定する。

30

【 0 0 4 3 】

さて、以上のようにして演算部 6 0 の各ユニットに構成情報が設定されると、まず、ロードユニット 6 1 が、設定された構成情報に従い、局所メモリ 4 0 からデータをロードし、これに対応する (同行の) 遅延ユニット 6 2 に転送する。次に、遅延ユニット 6 2 が、ロードユニット 6 1 から送られてきたデータを、設定された構成情報が示す遅延サイクル分だけ遅延させ、それから 1 列目の対応する (同行の) 演算ユニット 6 3 へ転送する。次に、演算ユニット 6 3 が、設定された構成情報に従い、データの入力元、演算内容および演算結果の出力先を切り替えて演算処理を行う。そして、ストアユニット 6 4 が、設定された構成情報に従い、N 列目の対応する (同行) 演算ユニット 6 3 から出力されたデータを局所メモリ 4 0 にストアする。

40

【 0 0 4 4 】

このように、本実施形態の動的再構成可能プロセッサ 9 0 では、プログラムによって複数の演算ユニット 6 3 各々の演算内容および演算順番を変更することができ、従って動的に機能を変更することができる。また、遅延ユニット 6 2 により、N 列目の演算ユニット 6 3 から出力される各データを、1 列目の対応する (同行の) 演算ユニット 6 3 に、当該各データの N 列目の演算ユニット 6 3 からの出力サイクル差を与えて入力できる。つまり、M 行 N 列の演算ユニット 6 3 から出力される複数のデータを、局所メモリ 4 0 を介して

50

、M行N列の演算ユニット63に再投入する場合に、局所メモリ40によって吸収されてしまう出力サイクルのサイクル差を再現して、当該複数のデータをM行N列の演算ユニット63に再投入できる。したがって、本実施形態の動的再構成可能プロセッサ90よりも演算ユニット63の列数が多い他の動的再構成可能プロセッサ(遅延ユニット62を有さない既存の動的再構成可能プロセッサ)向けに開発された入力プログラムを、複数回に分割して実行できる。この場合、1回目の実行で使用する遅延ユニット用構成情報は、各遅延ユニット62での遅延サイクル数を「0」にするものとする。また、2回目以降の実行で使用する遅延ユニット用構成情報は、1つ前の実行でN列目の演算ユニット63から出力される各データのサイクル差を再現するために必要な、各遅延ユニット62での遅延サイクル数とする。

10

【0045】

なお、動的再構成可能プロセッサ90は、遅延ユニット62および遅延ユニット用構成情報メモリ52が追加されている点を除き、図28に示す動的再構成可能プロセッサ90と同様である。そこで、以下では、遅延ユニット62および遅延ユニット用構成情報メモリ52について説明し、その他の構成の説明は省略する。

【0046】

図3は、図1に示す遅延ユニット62の回路構成例を示す図である。この例では最大で3サイクルまで遅延することができる回路を示している。ここで、符号6201は、対応する(同列の)のロードユニット61から出力されたデータ(例えば8ビットデータ)を取り込むためのデータ入力線(IN)であり、符号6202は、データを1列目の対応する(同列の)演算ユニット63へ転送するためのデータ出力線(OUT)であり、そして、符号6215は、クロック信号線(CLK)である。また、符号6203~6205は、遅延ユニット用構成情報メモリ52から遅延ユニット用構成情報を取り込むための構成情報入力線である。構成情報入力線6203はデータ遅延を行うか否かを決定するためのイネーブル信号線(E)であり、そして、構成情報入力線6204、6205は、遅延サイクル数(1サイクル~3サイクル)を決定するためのビット線(D1、D2)である。

20

【0047】

図示するように、遅延ユニット62は、複数のアンド回路6206~6209と、複数のフリップフロップ回路6210~6214と、を有する。

【0048】

フリップフロップ回路(FFB1)6210には、イネーブル信号線6203およびビット線6204が入力されている。そして、イネーブル信号線6203がONの場合、ビット線6204がONならば、出力結果(Q)をON、出力結果の否定値(NOT Q)をOFFとし、一方、ビット線6204がOFFならば、出力結果をOFF、出力結果の否定値をONとする。

30

【0049】

アンド回路(A1)6206には、データ入力線6201およびフリップフロップ回路6210の出力結果が入力されている。フリップフロップ回路6210の出力結果がONのときにデータ入力線6201のデータを出力し(ON)、OFFのときに出力しない(OFF)。

40

【0050】

アンド回路(A2)6207には、データ入力線6201およびフリップフロップ回路6210の出力結果の否定値が入力されている。フリップフロップ回路6210の出力結果の否定値がONのときにデータ入力線6201のデータを出力し(ON)、OFFのときに出力しない(OFF)。

【0051】

フリップフロップ回路(FFB2)6211には、イネーブル信号線6203およびビット線6205が入力されている。そして、イネーブル信号線6203がONの場合、ビット線6205がONならば、出力結果(Q)をON、出力結果の否定値(NOT Q)をOFFとし、一方、ビット線6205がOFFならば、出力結果をOFF、出力結果の

50

否定値をONとする。

【0052】

アンド回路(A3)6208には、アンド回路6208の出力信号線およびフリップフロップ回路6211の出力結果が入力されている。フリップフロップ回路6211の出力結果がONのときにアンド回路6207の出力信号線のデータを出力し(ON)、OFFのときに出力しない。

【0053】

アンド回路(A4)6209には、アンド回路6207の出力信号線およびフリップフロップ回路6211の出力結果の否定値が入力されている。フリップフロップ回路6211の出力結果の否定値がONのときにアンド回路6207の出力信号線のデータを出力し(ON)、OFFのときに出力しない。

10

【0054】

フリップフロップ回路(FFA1)6212には、アンド回路6206の出力信号線が入力されており、クロック信号線6215のクロック信号に従い、入力されたデータを1サイクル遅延して出力する。

【0055】

フリップフロップ回路(FFA2)6213には、フリップフロップ回路6212の出力信号線が入力されており、クロック信号線6215のクロック信号に従い、入力されたデータを1サイクル遅延して出力する。ここで、フリップフロップ回路6214の出力信号線は、アンド回路6207の出力信号線に接続されている。

20

【0056】

フリップフロップ回路(FFA3)6214には、アンド回路6208の出力信号線が入力されており、クロック信号線6215のクロック信号に従い、入力されたデータを1サイクル遅延して出力する。ここで、フリップフロップ回路6214の出力信号線は、アンド回路6209の出力信号線に接続されている。

【0057】

さて、以上のような構成を有する遅延ユニット62の動作は、イネーブル信号線6203がONの場合、次のようになる。

【0058】

(1-1)ビット信号線6204:OFF ビット信号線6205:OFF

30

遅延サイクル数 = 0

アンド回路6206、6208がOFFとなり、アンド回路6207、6209がONとなる。したがって、データ入力線6201のデータは、フリップフロップ回路6212~6214を経由することなく、データ出力線6202から出力されるため、遅延サイクル数は0となる。

【0059】

(1-2)ビット信号線6204:OFF ビット信号線6205:ON

遅延サイクル数 = 1

アンド回路6206、6209がOFFとなり、アンド回路6207、6208がONとなる。したがって、データ入力線6201のデータは、フリップフロップ回路6214を経由して、データ出力線6202から出力されるため、遅延サイクル数は1となる。

40

【0060】

(1-3)ビット信号線6204:ON ビット信号線6205:OFF

遅延サイクル数 = 2

アンド回路6206、6209がONとなり、アンド回路6207、6208がOFFとなる。したがって、データ入力線6201のデータは、フリップフロップ回路6212、6213を経由して、データ出力線6202から出力されるため、遅延サイクル数は2となる。

【0061】

(1-4)ビット信号線6204:ON ビット信号線6205:ON

50

遅延サイクル数 = 3

アンド回路 6 2 0 6、6 2 0 8 が ON となり、アンド回路 6 2 0 7、6 2 0 9 が OFF となる。したがって、データ入力線 6 2 0 1 のデータは、フリップフロップ回路 6 2 1 2、6 2 1 3、6 2 1 4 を経由して、データ出力線 6 2 0 2 から出力されるため、遅延サイクル数は 3 となる。

【0062】

図 4 は、図 1 に示す遅延ユニット用構成情報メモリ 5 2 の回路構成例を示す図である。この例では 4 個 (4 行 1 列) の図 2 に示す遅延ユニット 6 2 に遅延ユニット用構成情報を設定することができる回路を示している。ここで、符号 5 2 0 1 は、ホストプロセッサ 1 0 から出力されるフリップフロップのセット信号を取り込むためのセット信号線 (SET) であり、符号 5 2 0 2 は、ホストプロセッサ 1 0 から出力されるフリップフロップのリセット信号を取り込むためのリセット信号線 (RESET) であり、符号 5 2 0 3 は、クロック信号線 (CLK) である。また、符号 5 2 0 4 は、局所メモリ 4 0 から出力された遅延ユニット用構成情報 (1 つの遅延ユニット 6 2 につき 2 ビット) を取り込むための構成情報入力線である。また、符号 5 2 1 4、5 2 1 5 は、4 個の遅延ユニット 6 2 へのイネーブル信号線 (E) 6 2 0 3₁ ~ 6 2 0 3₄ を順番に ON にするための駆動信号線である。そして、符号 5 2 1 2 は、4 個の遅延ユニット 6 2 へのビット線 (D1) 6 2 0 4₁ ~ 6 2 0 4₄ 上に順番にビットデータを出力するためのデータ信号線であり、符号 5 2 1 3 は、4 個の遅延ユニット 6 2 へのビット線 (D2) 6 2 0 5₁ ~ 6 2 0 5₄ 上に順番にビットデータを出力するためのデータ信号線である。

【0063】

図示するように、遅延ユニット用構成情報メモリ 5 2 は、送りレジスタを構成する複数のフリップフロップ回路 (FF) 5 2 0 5₁ ~ 5 2 0 5₄ と、遅延ユニット 6 3 のアドレスを記憶するフリップフロップ回路 (YC) 5 2 0 6₁ ~ 5 2 0 6₄ と、フリップフロップ回路 5 2 0 6₁ ~ 5 2 0 6₄ 毎に設けられた 2 つのアンド回路 5 2 0 7₁ ~ 5 2 0 7₄、5 2 0 6₈ ~ 5 2 0 6₄ と、遅延ユニット 6 3 に設定する構成情報 (2 ビット) を記憶するフリップフロップ回路 (DC) 5 2 0 9₁ ~ 5 2 0 9₄ と、フリップフロップ回路 5 2 0 9₁ ~ 5 2 0 9₄ 毎に設けられた 2 つのアンド回路 5 2 1 0₁ ~ 5 2 1 0₄、5 2 1 1₁ ~ 5 2 1 1₄ と、遅延ユニット 6 2 のイネーブル信号線 6 2 0 3₁ ~ 6 2 0 3₄ 毎に設けられた アンド回路 5 2 1 7₁ ~ 5 2 1 7₄ と、アンド回路 5 2 1 7₁ の 2 つの入力の両方に設けられた ノット回路 5 2 1 8₁、5 2 1 6₁ と、アンド回路 5 2 1 7₂ の 2 つの入力の一方に設けられた ノット回路 5 2 1 8₂ と、アンド回路 5 2 1 7₃ の 2 つの入力の一方に設けられた ノット回路 5 2 1 6₃ と、を有する。

【0064】

ここで、アンド回路 5 2 0 7₁、5 2 0 8₁ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₁ の出力に接続され、他方は、フリップフロップ回路 5 2 0 6₁ の出力に接続されている。なお、フリップフロップ回路 5 2 0 6₁ の 2 つの出力は、OFF (ビット値 = 0)、OFF である。このため、フリップフロップ回路 5 2 0 6₁ からアンド回路 5 2 0 7₁ への出力は OFF であり、また、フリップフロップ回路 5 2 0 6₁ からアンド回路 5 2 0 8₁ への出力は OFF である。

【0065】

また、アンド回路 5 2 0 7₂、5 2 0 8₂ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₂ の出力に接続され、他方は、フリップフロップ回路 5 2 0 6₂ の出力に接続されている。なお、フリップフロップ回路 5 2 0 6₂ の 2 つの出力は、OFF、ON (ビット値 = 1) である。このため、フリップフロップ回路 5 2 0 6₂ からアンド回路 5 2 0 7₂ への出力は OFF であり、また、フリップフロップ回路 5 2 0 6₂ からアンド回路 5 2 0 8₂ への出力は ON である。

【0066】

また、アンド回路 5 2 0 7₃、5 2 0 8₃ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₃ の出力に接続され、他方は、フリップフロップ回路 5 2 0 6₃ の出力に

10

20

30

40

50

接続されている。なお、フリップフロップ回路 5 2 0 6₃ の 2 つの出力は、O N、O F F である。このため、フリップフロップ回路 5 2 0 6₃ からアンド回路 5 2 0 7₃ への出力は O N であり、また、フリップフロップ回路 5 2 0 6₃ からアンド回路 5 2 0 8₃ への出力は O F F である。

【 0 0 6 7 】

また、アンド回路 5 2 0 7₄、5 2 0 8₄ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₄ の出力に接続され、他方は、フリップフロップ回路 5 2 0 6₄ の出力に接続されている。なお、フリップフロップ回路 5 2 0 6₄ の 2 つの出力は、O N、O N である。このため、フリップフロップ回路 5 2 0 6₄ からアンド回路 5 2 0 7₄ への出力は O N であり、また、フリップフロップ回路 5 2 0 6₄ からアンド回路 5 2 0 8₄ への出力は O N である。

10

【 0 0 6 8 】

アンド回路 5 2 0 7₁ ~ 5 2 0 7₄ の出力は駆動信号線 5 2 1 5 に接続されており、また、アンド回路 5 2 0 8₁ ~ 5 2 0 8₄ の出力は駆動信号線 5 2 1 4 に接続されている。駆動信号線 5 2 1 4 は、ノット回路 5 2 1 8₁ の入力、ノット回路 5 2 1 8₂ の入力、アンド回路 5 2 1 7₃ の入力、そして、アンド回路 5 2 1 7₄ の入力に接続されており、駆動信号線 5 2 1 5 は、ノット回路 5 2 1 6₁ の入力、アンド回路 5 2 1 7₂ の入力、ノット回路 5 2 1 6₃ の入力、そして、アンド回路 5 2 1 7₄ の入力に接続されている。

【 0 0 6 9 】

アンド回路 5 2 1 0₁、5 2 1 1₁ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₁ の出力に接続され、他方は、フリップフロップ回路 5 2 0 9₁ の出力に接続されている。また、アンド回路 5 2 1 0₂、5 2 1 1₂ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₂ の出力に接続され、他方は、フリップフロップ回路 5 2 0 9₂ の出力に接続されている。また、アンド回路 5 2 1 0₃、5 2 1 1₃ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₃ の出力に接続され、他方は、フリップフロップ回路 5 2 0 6₃ の出力に接続されている。また、アンド回路 5 2 1 0₄、5 2 1 1₄ 各々の 2 つの入力の一方は、フリップフロップ回路 5 2 0 5₄ の出力に接続され、他方は、フリップフロップ回路 5 2 0 6₄ の出力に接続されている。

20

【 0 0 7 0 】

なお、アンド回路 5 2 1 0₁ ~ 5 2 1 0₄ の出力はデータ信号線 5 2 1 3 に接続されており、アンド回路 5 2 1 1₁ ~ 5 2 1 1₄ の出力はデータ信号線 5 2 1 2 に接続されている。また、フリップフロップ回路 5 2 0 9₁ には、構成情報入力線 5 2 0 4 を介して 1 行目の遅延ユニット 6 2 に設定する遅延ユニット用構成情報が格納され、フリップフロップ回路 5 2 0 9₂ には、構成情報入力線 5 2 0 4 を介して 2 行目の遅延ユニット 6 2 に設定する遅延ユニット用構成情報が格納され、フリップフロップ回路 5 2 0 9₃ には、構成情報入力線 5 2 0 4 を介して 3 行目の遅延ユニット 6 2 に設定する遅延ユニット用構成情報が格納され、そして、フリップフロップ回路 5 2 0 9₄ には、構成情報入力線 5 2 0 4 を介して 4 行目の遅延ユニット 6 2 に設定する遅延ユニット用構成情報が格納される。

30

【 0 0 7 1 】

さて、以上のような構成を有する遅延ユニット用構成情報メモリ 5 2 は、セット信号 5 2 0 1 にパルス信号が入力され、これにより、フリップフロップ回路 5 2 0 5₁ ~ 5 2 0 5₄ が、1 サイクルずつずれて順番にパルス信号を出力することにより、次のように動作する。

40

【 0 0 7 2 】

(2 - 1) フロップフロップ回路 5 2 0 5₁ がパルス出力

1 行目の遅延ユニット 6 2 に遅延ユニット用構成情報が設定される。アンド回路 5 2 0 7₁、5 2 0 8₁ の出力が駆動信号線 5 2 1 5、5 2 1 4 上に出力され、これにより、駆動信号線 5 2 1 4、5 2 1 5 が共に O F F となる。したがって、アンド回路 5 2 1 7₁ の出力つまり 1 行目の遅延ユニット 6 2 へのイネーブル信号線 6 2 0 3₁ のみが O N となる。また、アンド回路 5 2 1 0₁、5 2 1 1₁ の出力がデータ信号線 5 2 1 3、5 2 1 2 上

50

に出力され、これにより、フリップフロップ回路 5 2 0 9₁ に記憶されている 1 行目の遅延ユニット 6 2 用の遅延ユニット用構成情報が、データ信号線 5 2 1 2、5 2 1 3 を介して、1 行目の遅延ユニット 6 2 へのビット線 6 2 0 4₁、6 2 0 5₁ に出力される。

【0073】

(2-2) フロップフロップ回路 5 2 0 5₂ がパルス出力

2 行目の遅延ユニット 6 2 に遅延ユニット用構成情報が設定される。アンド回路 5 2 0 7₂、5 2 0 8₂ の出力が駆動信号線 5 2 1 5、5 2 1 4 上に出力され、これにより、駆動信号線 5 2 1 4、5 2 1 5 が OFF、ON となる。したがって、アンド回路 5 2 1 7₂ の出力つまり 2 行目の遅延ユニット 6 2 へのイネーブル信号線 6 2 0 3₂ のみが ON となる。また、アンド回路 5 2 1 0₂、5 2 1 1₂ の出力がデータ信号線 5 2 1 3、5 2 1 2 上に出力され、これにより、フリップフロップ回路 5 2 0 9₂ に記憶されている 2 行目の遅延ユニット 6 2 用の遅延ユニット用構成情報が、データ信号線 5 2 1 2、5 2 1 3 を介して、2 行目の遅延ユニット 6 2 へのビット線 6 2 0 4₂、6 2 0 5₂ に出力される。

10

【0074】

(2-3) フロップフロップ回路 5 2 0 5₃ がパルス出力

3 行目の遅延ユニット 6 2 に遅延ユニット用構成情報が設定される。アンド回路 5 2 0 7₃、5 2 0 8₃ の出力が駆動信号線 5 2 1 5、5 2 1 4 上に出力され、これにより、駆動信号線 5 2 1 4、5 2 1 5 が ON、OFF となる。したがって、アンド回路 5 2 1 7₃ の出力つまり 3 行目の遅延ユニット 6 2 へのイネーブル信号線 6 2 0 3₃ のみが ON となる。また、アンド回路 5 2 1 0₃、5 2 1 1₃ の出力がデータ信号線 5 2 1 3、5 2 1 2 上に出力され、これにより、フリップフロップ回路 5 2 0 9₃ に記憶されている 3 行目の遅延ユニット 6 2 用の遅延ユニット用構成情報が、データ信号線 5 2 1 2、5 2 1 3 を介して、3 行目の遅延ユニット 6 2 へのビット線 6 2 0 4₃、6 2 0 5₃ に出力される。

20

【0075】

(2-4) フロップフロップ回路 5 2 0 5₄ がパルス出力

4 行目の遅延ユニット 6 2 に遅延ユニット用構成情報が設定される。アンド回路 5 2 0 7₄、5 2 0 8₄ の出力が駆動信号線 5 2 1 5、5 2 1 4 上に出力され、これにより、駆動信号線 5 2 1 4、5 2 1 5 が共に ON となる。したがって、アンド回路 5 2 1 7₄ の出力つまり 4 行目の遅延ユニット 6 2 へのイネーブル信号線 6 2 0 3₄ のみが ON となる。また、アンド回路 5 2 1 0₄、5 2 1 1₄ の出力がデータ信号線 5 2 1 3、5 2 1 2 上に出力され、これにより、フリップフロップ回路 5 2 0 9₄ に記憶されている 4 行目の遅延ユニット 6 2 用の遅延ユニット用構成情報が、データ信号線 5 2 1 2、5 2 1 3 を介して、4 行目の遅延ユニット 6 2 へのビット線 6 2 0 4₄、6 2 0 5₄ に出力される。

30

【0076】

<<第 2 実施形態>>

次に、本発明の第 2 実施形態として、上記の第 1 実施形態で説明した動的再構成可能プロセッサ向けプログラムのコンパイラ装置を説明する。本実施形態のコンパイラ装置は、第 1 実施形態で説明した動的再構成可能プロセッサ 9 0 よりも演算ユニットの列数が多い既存の動的再構成可能プロセッサ (図 2 8 に示すような、遅延ユニット 6 3 および遅延ユニット用構成情報メモリ 5 2 を有さない動的再構成可能プロセッサ 9 0 0) 向けに開発されたプログラムを、第 1 実施形態で説明した動的再構成可能プロセッサ 9 0 向けのプログラムに変換する装置である。

40

【0077】

図 5 は、本発明の第 2 実施形態が適用されたコンパイラ装置の概略構成図である。図示するように、コンパイラ装置 1 0 0 0 は、演算部 2 0 0 0 と、記憶部 3 0 0 0 と、プログラムの入出力を行う入出力部 4 0 0 0 と、を有する。

【0078】

記憶部 3 0 0 0 は、コンパイル対象のプログラムである入力プログラムを記憶する入力プログラム記憶部 3 1 0 0 と、構成情報のコード生成に利用する辞書を記憶する辞書記憶部 3 2 0 0 と、演算部 6 0 の各ユニット 6 1 ~ 6 4 に設定する構成情報を管理するための

50

配置テーブルを記憶する配置テーブル記憶部 3300 と、入力プログラムのコンパイル結果である出力プログラムを記憶する出力プログラム記憶部 3400 と、を有する。

【0079】

図 6 は、辞書記憶部 3200 に記憶される辞書の一例を示している。辞書は入力プログラム中に記述されている変数（配列）毎に生成される。図示するように、別の変数に対する辞書へのポインタを格納するフィールド 1501 と、変数名を表す文字列へのポインタを格納するフィールド 1502 と、変数の型を格納するフィールド 1503 と、配列の大きさがコンパイル時に固定であるか否かを表す情報を格納するフィールド 1504 と、配列添字の下限値を格納するフィールド 1505 と、配列添字の上限値を格納するフィールド 1506、配列が初期設定される場合の初期値へのポインタを格納するフィールド 1507 と、を有する。ここで、フィールド 1504 に格納されている情報が "fixed" の場合、配列の大きさは固定である。一方、該情報が "dynamic" の場合、配列の大きさはプログラム実行時に決まる。また、フィールド 1507 にポインタが格納されている場合、当該ポインタで示される位置には、配列に設定される初期値が格納される。

10

【0080】

なお、図 6 に示す例では 1 次元配列に対する辞書を示しているが、一般の次元の場合も同様である。

【0081】

図 7 は、配置テーブル記憶部 3300 に記憶される配置テーブルの一例を示している。図示するように、配置テーブルは動的再構成可能プロセッサを構成するユニット毎に設けられたエントリ 1640 を有する。エントリ 1640 には、対応するユニットの設定情報が格納される。図 7 において、左端のエントリ 1640 の列は入力列 1610 であり、列 1610 の各行のエントリ 1640 が各行のロードユニットに対応する。右端のエントリ 1640 の列は出力列 1630 であり、列 1630 の各行のエントリ 1640 が各行のストアユニットに対応する。そして、入力列 1610 および出力列 1630 で挟まれたエントリ 1640 の複数の列が配置列 1620 であり、各行各列のエントリ 1640 が各行各列の演算ユニットに相当する。

20

【0082】

図 8 は、図 7 に示す配置テーブルのエントリ 1640 に格納される設定情報を説明するための図である。図示するように、設定情報は、演算種別を登録するフィールド 1641 と、図 7 において上側に位置するエントリ 1640 に対するオペランド入出力情報（入力オペランド "in" および出力オペランド "out" のいずれか）を登録するフィールド 1642 と、右側に位置するエントリ 1640 に対するオペランド入出力情報を登録するフィールド 1643 と、下側に位置するエントリ 1640 に対するオペランド入出力情報を登録するフィールド 1644 と、左側に位置するエントリ 1640 に対するオペランド入出力情報を登録するフィールド 1645 と、上側に位置するエントリ 1640 に対するオペランド指定情報（指定 "connect" および未指定 "open" のいずれか）を登録するフィールド 1648 と、右側に位置するエントリ 1640 に対するオペランド指定情報を登録するフィールド 1649 と、下側に位置するエントリ 1640 に対するオペランド指定情報を登録するフィールド 1650 と、左側に位置するエントリ 1640 に対するオペランド指定情報登録するフィールド 1651 と、対応するユニットでの処理の実行タイミング（サイクル数）を登録するフィールド 1646 と、対応するユニットがロードユニットあるいは出力ユニットである場合に、ロードあるいはストアすべきデータの辞書へのポインタを格納するフィールド 1647 と、を有する。

30

40

【0083】

なお、動的再構成可能プロセッサに処理を続けて複数回実行させる場合、処理回数と同じ数の配置テーブルが配置テーブル記憶部 3300 に記憶される。このため、配置テーブル記憶部 3300 には、配置テーブル毎に、配置テーブル同士を接続するための配置テーブルリストも記憶される。図 9 は、配置テーブル記憶部 3300 に記憶される配置テーブルリストの一例を示している。図示するように、配置テーブルリストは、次の配置テー

50

ルへのポインタを格納するフィールド 1710 と、配置テーブルへのポインタを格納するフィールド 1720 と、配置テーブルに利用する辞書へのポインタを格納するフィールド 1730 と、を有する。

【0084】

図5に戻って説明を続ける。演算部 2000 は、構文解析部 2100 と、構成情報分割部 2200 と、遅延情報解析部 2300 と、コード生成部 2400 と、を有する。

【0085】

構文解析部 2100 は、入力プログラムの構文解析を行って辞書および配置テーブルを生成する。構成情報分割部 2200 は、入力プログラムに含まれている構成情報を当該プログラムが対象とする既存の動的再構成可能プロセッサよりも演算ユニットの列数が少ない第1実施形態の動的再構成可能プロセッサ向けの構成情報に分割し、その結果を辞書および配置テーブルに反映させる。遅延解析部 2300 は、分割された構成情報を第1実施形態の動的再構成可能プロセッサに設定した場合における当該動的再構成可能プロセッサから出力される各データの出力サイクルを解析し、出力サイクルのずれ(遅延)を配置テーブルに反映する。そして、コード生成部 2400 は、辞書および配置テーブルを用いて、第1実施形態の動的再構成可能プロセッサ向けの出力プログラムを生成する。ここで、出力プログラムは、第1実施形態の動的再構成可能プロセッサ 90 に処理を複数回実行させるプログラムである。

10

【0086】

なお、図5に示すコンパイラ装置 1000 は、例えば図10に示すような、ホストプロセッサ 111 と、メモリ 112 と、HDD等の外部記憶装置 113 と、キーボード、マウス等の入力装置 114 と、CRT、LCD等の表示装置 115 と、NIC等の通信装置 116 と、これらを接続するバス 118 と、を有する一般的なコンピュータシステムにおいて、ホストプロセッサ 111 がメモリ 112 上にロードしたプログラム(コンパイラプログラム)を実行することにより実現できる。この場合、入出力部 4000 には入力装置 114、表示装置 115 および/または通信装置 116 が、そして、記憶部 3000 にはメモリ 112 および/または外部記憶装置 113 が用いられる。

20

【0087】

以下に、構文解析部 2100、構成情報分割部 2200、遅延解析部 2300、および、コード生成部 2400 の動作について、図11に示す入力プログラムが入力プログラム記憶部 3100 に記憶されている場合を例にとり説明する。なお、図11に示す入力プログラムは、C言語で記述されている。

30

【0088】

図11に示す入力プログラムにおいて、1行目の記述 2001 は、関数名および引数の宣言である。ここで、引数ならびに3つの配列 "a", "b", "c" は、宣言された関数への入力であり、配列 "x" は該関数からの出力である。2行目の記述 2002 は、8行目の記述 2008 および 11行目の記述 2011 で記述されている関数に対して不定個数の引数を指定するための引数配列の宣言である。3行目の記述 2003 は、図28に示すような既存の動的再構成可能プロセッサ向けの構成情報を配列 "conf1"へ初期値設定するための記述である。

40

【0089】

また、4行目の記述 2004 は、引数配列 "args" を初期化するための記述である。5行目の記述 2005 は、引数配列 "args" に、配列 "a" の先頭アドレスを a とし、要素数を 100 とし、そして、入力座標 0 から配列 "a" の値を入力することを設定するための記述である。ここで、入力座標 0 は 1行目のロードユニットに対応する。6行目の記述 2006 は、引数配列 "args" に、配列 "b" の先頭アドレスを b とし、要素数を 100 とし、そして、入力座標 2 から配列 "b" の値を入力することを設定するための記述である。ここで、入力座標 2 は 3行目のロードユニットに対応する。7行目の記述 2007 は、引数配列 "args" に、配列 "c" の先頭アドレスを c とし、要素数を 100 とし、そして、入力座標 3 から配列 "c" の値を入力することを設定するための記述である。ここで、入力座標 3 は 4行目のロー

50

ドユニットに対応する。

【0090】

また、8行目の記述2008は、以上のようにして設定された配列"a","b","c"に関する情報をロードユニット用構成情報メモリに設定するための関数呼出しである。設定された配列"a","b","c"に関する情報は、配列毎にロードユニット用構成情報としてロードユニット用構成情報メモリに設定される。ここで、ロードユニット用構成情報は、対象となるロードユニットの行番号(Y座標)、配列のLS(Logical Space)アドレス先頭および配列のLS回数を有する。したがって、配列"a","b","c"のロードユニット用構成情報は、それぞれ、行番号が0,2,3、LSアドレス先頭がa,b,c、LS回数が100,100,100となる。

10

【0091】

また、9行目の記述2009は、引数配列"args"を初期化するための記述である。10行目の記述2010は、引数配列"args"に、配列"x"の先頭アドレスをxとし、要素数を100とし、そして、出力座標1から配列"x"の値を出力することを設定するための記述である。ここで、出力座標1は2行目のストアユニットに対応する。

【0092】

また、11行目の記述2011は、以上のようにして設定された配列"x"に関する情報をストアユニット用構成情報メモリに設定するための関数呼出しである。設定された配列"x"に関する情報は、配列毎にストアユニット用構成情報としてストアユニット用構成情報メモリに設定される。ここで、ストアユニット用構成情報は、対象となるストアユニットの行番号(Y座標)、配列のLSアドレス先頭および配列のLS回数を有する。したがって、配列"x"のストアユニット用構成情報は、それぞれ、行番号が1、LSアドレス先頭がx、LS回数が100となる。これにより、入力プログラムを実行した場合に、2行目のストアユニットから出力されたデータの100要素(LS)分が、局所メモリ上の配列x[0]からx[99]に格納される。

20

【0093】

また、12行目の記述2012は、記述2003で初期値設定された配列"conf1"に関する情報を演算ユニット用構成情報メモリに設定するための関数呼出しである。設定された配列"conf1"に関する情報は、図2に示すフォーマットを有する演算ユニット用構成情報として、同じ列番号(X座標)毎に演算ユニットの行数分(M個)並べて演算ユニット用構成情報メモリに設定される。

30

【0094】

また、13行目の記述2103は、動的再構成可能プロセッサをホストプロセッサから起動するための関数呼出しである。そして、14行目の記述2014は動的再構成可能プロセッサの実行の終了をホストプロセッサ側から待つための関数呼出しである。ホストプロセッサは、動的再構成可能プロセッサの実行が終了し、この関数がリターンするまで、この関数呼出し以降の処理を実行することができない。

【0095】

図12は、構文解析部2100の辞書作成処理を説明するためのフロー図である。

【0096】

まず、構文解析部2100は、入力プログラム記憶部3100に記憶されている入力プログラムから宣言されている未注目の配列に注目し、当該配列の型を特定する(S701)。例えば図11に示す入力プログラムにおいて、配列"a"に注目した場合、その型は"char"となる。

40

【0097】

次に、構文解析部2100は、注目配列の要素(初期値)あるいは要素数を設定する記述に基づいて、該配列の大きさが固定である否かを調べると共に、配列の大きさに基づいて配列添字の下限値および上限値を決定する(S702)。例えば図11に示す入力プログラムにおいて、記述2005により配列"a"の要素数は100であるので、配列"a"の大きさは固定と判断され、配列添字の下限値が0、上限値が要素数-1=99に決定される

50

。また、記述 2002 により、配列 "args" の大きさは固定でないと判断され、配列添字の下限値および上限値が共に 0 に決定される。

【0098】

次に、構文解析部 2100 は、注目配列に初期値が設定されているか否かを調べ、初期値が設定されている場合は、その初期値へのポインタを特定する (S703)。例えば図 11 に示す入力プログラムにおいて、記述 2003 により配列 "conf1" に初期値が設定されているので、その初期値へのポインタが格納される。

【0099】

以上のようにして、注目配列について、型、配列の大きさの固定の有無、配列添字の下限値および上限値、そして、初期値へのポインタを特定したならば、これらの情報を有する辞書 (図 6 参照) を作成し、辞書記憶部 3200 に記憶する (S704)。ここで、当該辞書の 1 つ前に作成した辞書があるならば (S705)、この 1 つ前に作成した辞書のフィールド 1501 に、今回作成した辞書へのポインタを格納する (S706)。

【0100】

その後、構文解析部 2100 は、入力プログラムで宣言されている全ての配列に着目したならば、このフローを終了し、そうでないならば S701 に戻る (S707)。

【0101】

図 13 は、図 11 に示す入力プログラムに対して、図 12 に示すフロー (辞書作成処理) を実行した結果、作成された辞書を説明するための図である。図示するように、入力プログラムに含まれている配列 "a", "b", "c", "x", "args", "conf1" のそれぞれについて辞書 1510 ~ 1560 が作成される。配列 "conf1" には、記述 2003 により配列 "conf1" に初期値 (演算ユニット用構成情報) 1561 が設定されているので、配列 "conf1" の辞書 1560 には、初期値 1561 へのポインタが格納される。

【0102】

図 14 は、構文解析部 2100 の配置テーブル作成処理を説明するためのフロー図である。

【0103】

なお、配置テーブル記憶部 3300 には、図 7 に示すような、入力プログラムが対象とする動的再構成可能プロセッサに対応する配置テーブルの雛形 (各エントリ 1640 が空欄の状態、既存雛形テーブルと呼ぶ) が予め登録されているものとする。

【0104】

まず、構文解析部 2100 は、入力プログラム記憶部 3100 に記憶されている入力プログラムから、ロードユニット用構成情報メモリに設定する配列の内容を判定する (S751)。例えば図 11 に示す入力プログラムでは、記述 2004 ~ 記述 2008 により配列 "a" が 1 行目のロードユニットに、配列 "b" が 3 行目のロードユニットに、そして、配列 "c" が 4 行目のロードユニットに設定されることを判定する。それから、構文解析部 2100 は、ロードユニットのエントリ 1640 各々の設定情報のフィールド 1647 (図 9 参照) に、上述の辞書作成処理 (図 12 のフロー) で作成された当該ロードユニットに設定される配列の辞書へのポインタを登録する (S752)。

【0105】

次に、構文解析部 2100 は、入力プログラムから、ストアユニット用構成情報メモリに設定する配列の内容を判定する (S753)。例えば図 11 に示す入力プログラムでは、記述 2009 ~ 記述 2011 により配列 "x" が 2 行目のストアユニットに設定されることを判定する。それから、構文解析部 2100 は、ストアユニットのエントリ 1640 各々の設定情報のフィールド 1647 に、上述の辞書作成処理 (図 12 のフロー) で作成された当該ストアユニットに設定される配列の辞書へのポインタを登録する (S754)。

【0106】

次に、構文解析部 2100 は、入力プログラムから、演算ユニット用構成情報メモリに設定する配列の情報を特定する (S755)。例えば図 11 に示す入力プログラムでは、記述 2003、記述 2012 により演算ユニット用構成情報メモリに設定する配列 "conf1"

10

20

30

40

50

"の内容が"0x0a11b7..."であることを特定する。それから、図2に示すフォーマットに従い、特定した配列の情報に含まれている演算ユニット用構成情報各々を認識し、演算ユニットのエントリ1640各々に設定情報を登録する(S756)。

【0107】

具体的には、演算ユニット用構成情報各々について、該演算ユニット用構成情報のフィールド531、532に登録されている列番号および行番号に対応する演算ユニットのエントリ1640を特定し、該エントリ1640の設定情報のフィールド1641に、該演算ユニット用構成情報のフィールド533に登録されている演算種別を、そして、該設定情報のフィールド1642~1645、1648~1651に、該演算ユニット用構成情報のフィールド534~536の登録内容から特定されるオペランドの入力先および演算結果の出力先を登録する。なお、該エントリ1640の設定情報のフィールド1646に登録するサイクル数はNULLとしておく。

10

【0108】

図15は、図11に示す入力プログラムに対して、図14に示すフロー(配置テーブル作成処理)を実行した結果、作成された配置テーブルを説明するための図である。ここでは、入力プログラムの記述2003で配列"conf1"に初期設定された演算ユニット用構成情報"0x0a11b7..."が、動的再構成可能プロセッサに次式で表される処理を行わせるものである場合を想定している。

【0109】

$$x[i] = a[i]*b[i] + b[i]*c[i] + c[i]$$

20

但し、 $x[i]$ は配列添字*i*で特定される配列"x"の構成要素であり、 $a[i]$ は配列添字*i*で特定される配列"a"の構成要素であり、 $b[i]$ は配列添字*i*で特定される配列"b"の構成要素であり、 $c[i]$ は配列添字*i*で特定される配列"c"の構成要素である。

【0110】

図15において、入力列1610のエントリ1640に記述された記号a, b, cは、対応するロードユニットに入力する配列"a", "b", "c"の辞書へのポインタである。また、出力列1630のエントリ1640に記述された記号xは、対応するストアユニットから出力する配列"x"の辞書へのポインタである(図13参照)。

【0111】

また、配置列1620の各エントリ1640に記述された記号は、対応する演算ユニットに行わせる演算の演算種別を示している。記号Tは入力したデータを1サイクル後にそのまま出力するスルー命令を、記号*は乗算した結果を1サイクル後に出力する乗算命令を、記号+は加算した結果を1サイクル後に出力する加算命令を、そして、記号Dは入力したデータを2サイクルの遅延後にそのまま出力する遅延命令を、それぞれ示している。

30

【0112】

また、エントリ1640間の矢印は、データの入出力を示している。例えば、配置列1620の4行1列目のエントリ1640は、左側のエントリ1640(入力列1610の4行目)からデータを入力し、右側のエントリ1640(配置列1620の4行2列目)に出力することを示している。この場合、図9に示す設定情報は、左側のエントリ1640との結線の状態を示すフィールド1651が"connect"、その種類を示すフィールド1645が"in"となり、かつ、右側のエントリ1640との結線の状態を示すフィールド1649が"connect"、その種類を示すフィールド1643が"out"となる。

40

【0113】

なお、図15において遅延命令を用いているのは、各演算で複数のオペランドが同じタイミングで入力できるように調整するためである。この調整によって、入力列1610の1行目のエントリ1640、3行目のエントリ1640および4行目のエントリ1640に、それぞれ、配列"a"の構成要素 $a[i]$ 、配列"b"の構成要素 $b[i]$ および配列"c"の構成要素 $c[i]$ が同時入力されたときに、上述の式($x[i] = a[i]*b[i] + b[i]*c[i] + c[i]$)が正しく計算され、7サイクル後に、出力列1630の2行目のエントリから演算結果である配列"x"の構成要素 $x[i]$ が出力される。

50

【 0 1 1 4 】

図 1 6 は、構成情報分割部 2 2 0 0 の処理を説明するためのフロー図である。

【 0 1 1 5 】

先ず、構成情報分割部 2 2 0 0 は、予め登録された情報から、入力プログラムが対象とする動的再構成可能プロセッサの配置列 1 6 2 0 の列数（演算ユニットの列数） L を取得すると共に、出力プログラムが対象とする動的再構成可能プロセッサの配置列 1 6 2 0 の列数 N を取得する。ここで、入力プログラムが対象とする動的再構成可能プロセッサが図 2 8 に示す動的再構成可能プロセッサ 9 0 0 であるので $L = 4$ となり、出力プログラムが対象とする動的再構成可能プロセッサが図 1 に示す第 1 実施形態の動的再構成可能プロセッサ 9 0 であるので $N = 2$ となる。また、構成情報分割部 2 2 0 0 は、配列 "conf1" に初期設定されている演算ユニット用構成情報へのポインタ "tmp0" をポインタ "tmp" の初期値とすると共に、配列 "conf1" に対する辞書 1 5 6 0（図 1 3 参照）を削除する。このとき、配列 "conf1" に対する辞書 1 5 6 0 のフィールド 1 5 0 3、1 5 0 4 の内容を保持しておく。さらに、カウント値 p 、 q を共に 0 に設定する（S 1 2 0 1）。

10

【 0 1 1 6 】

次に、構成情報分割部 2 2 0 0 は、 $p * N$ が L より小さいか否かを調べることで、入力プログラムに含まれている M 行 L 列の演算ユニットの構成情報から、 M 行 N 列の演算ユニットの構成情報を、新たに切出すことが可能か否かを判断する（S 1 2 0 2）。 $p * N$ が L より小さい場合は、 M 行 N 列の演算ユニットの構成情報を新たに切出すことが可能として S 1 2 0 3 に進む。一方、 $p * N$ が L 以上の場合は S 1 2 0 4 に進む。

20

【 0 1 1 7 】

S 1 2 0 3 において、構成情報分割部 2 2 0 0 は、カウント値 p を 1 つインクリメントする。それから、配列 "conf_p" に対する辞書を作成する。そして、作成した辞書のフィールド 1 5 0 3、1 5 0 4 に削除した配列 "conf1" に対する辞書のフィールド 1 5 0 3、1 5 0 4 の内容を登録する。また、構成情報分割部 2 2 0 0 は、1 列当たりの演算ユニット用構成情報の大きさ K を特定し、この K に基づいて配列添字の下限値（0）および上限値（ $0 + N * K$ バイトに相当する値）を決定して、作成した辞書のフィールド 1 5 0 5、1 5 0 6 に登録する。本実施形態では、1 つの演算ユニットに対する演算ユニット用構成情報を 2 バイトとしている。また、1 列につき 4 つの演算ユニットが配置されている。したがって、 $K = 8$ バイトとなる。次に、構成情報分割部 2 2 0 0 は、削除した配列 "conf1" に対する辞書のフィールド 1 5 0 7 にポイントされていた演算ユニット用構成情報のうち、ポインタ "tmp" が指示す位置から $N * K$ バイト分をコピーし、該コピーへのポインタを、作成した辞書のフィールド 1 5 0 7 に登録する。それから、ポインタ "tmp" を $N * K$ バイト分インクリメントし、S 1 2 0 2 に戻る。

30

【 0 1 1 8 】

本実施形態では、 $L = 4$ 、 $N = 2$ であるので、2 つの配列 "conf_1", "conf_2" に対する辞書が作成される。

【 0 1 1 9 】

次に、S 1 2 0 4 において、構成情報分割部 2 2 0 0 は、入力プログラムの分割数を示す値 num をカウント値 p とする。また、ポインタ "tmp0" が指示す位置にある演算ユニット用構成情報（削除した配列 "conf1" に対する辞書のフィールド 1 5 0 7 にポイントされていた演算ユニット用構成情報）を削除する。次に、構成情報分割部 2 2 0 0 は、配置テーブルリストを num 個作成して順番を付す。また、配置列 1 6 2 0 の列数を N とする配置テーブル（分割配置テーブルと呼ぶ）を num 個作成し、順番を付して接続する。そして、配置テーブルリストのフィールド 1 7 2 0 に同じ順番が付された分割配置テーブルへのポインタを登録すると共に、配置テーブルリストのフィールド 1 7 1 0 に次の順番が付された分割配置テーブルへのポインタを登録する。また、作成した各分割配置テーブルの入力列 1 6 1 0 の各エントリ 1 6 4 0 のサイクル数を -1 に初期化する。さらに、カウント値 u を 1 に設定する。

40

【 0 1 2 0 】

50

次に、構成情報分割部 2 2 0 0 は、u 番目の配置テーブルリストのフィールド 1 7 3 0 に、配列 "conf_u" に対する辞書へのポインタを登録する。また、構文解析部 2 1 0 0 が配置テーブル作成処理 (図 1 4 のフロー) により作成し、配置テーブル記憶部 3 3 0 0 に記憶した配置テーブルの配置列 1 6 2 0 の第 $N * q + 1$ 列目から第 $N * (q + 1)$ 列目までを、u 番目の分割配置テーブルの配置列 1 6 2 0 にコピーする (S 1 2 0 5)。

【0 1 2 1】

次に、構成情報分割部 2 2 0 0 は、q が 0 か否かを調べることで、u 番目の分割配置テーブルが、構文解析部 2 1 0 0 が作成した配置テーブルの配置列 1 6 2 0 の先頭列を含むものであるか否かを判断する (S 1 2 0 6)。q が 0 の場合は、先頭列を含むとして S 1 2 0 7 に進む。一方、q が 0 でない場合は、先頭列を含まないとして S 1 2 0 8 に進む。

10

【0 1 2 2】

S 1 2 0 7 において、構成情報分割部 2 2 0 0 は、構文解析部 2 1 0 0 が作成した配置テーブルの入力列 1 6 1 0 を、u 番目の分割配置テーブルの入力列 1 6 1 0 にコピーする。その後、S 1 2 1 0 に進む。

【0 1 2 3】

S 1 2 0 8 において、構成情報分割部 2 2 0 0 は、q が値 num と一致するか否かを調べることで、u 番目の分割配置テーブルが、構文解析部 2 1 0 0 が作成した配置テーブルの配置列 1 6 2 0 の最終列を含むものであるか否かを判断する。q が値 num と一致する場合は、最終列を含むとして S 1 2 0 9 に進む。一方、q が値 num と一致しない場合は、最終列を含まないとして S 1 2 1 0 に進む。

20

【0 1 2 4】

S 1 2 0 9 において、構成情報分割部 2 2 0 0 は、構文解析部 2 1 0 0 が作成した配置テーブルの出力列 1 6 3 0 を、u 番目の分割配置テーブルの出力列 1 6 3 0 にコピーする。この際、入力プログラムが対象とする動的再構成可能プロセッサの演算ユニットの列数 L が、出力プログラムが対象とする動的再構成可能プロセッサの演算ユニットの列数 N の倍数であるか否かを調べる。倍数である場合は、S 1 2 1 0 に進む。一方、倍数でない場合は、出力列 1 6 3 0 のエン트리 1 6 4 0 のうち、配列が設定されているエン트리 1 6 4 0 を特定する。次に、これと同行の、配置列 1 6 2 0 の S + 1 列目から N 列目までの各エン트리 1 6 4 0 に、右側のエン트리 1 6 4 0 (1 列前の同行のエン트리 1 6 4 0) を入力、左側のエン트리 1 6 4 0 (1 列後の同行のエン트리 1 6 4 0) を出力、そして、演算種別をスルー命令とする設定情報を設定する。ここで、 $S = L \text{ mod } N$ である。それから、S 1 2 1 0 に進む。

30

【0 1 2 5】

S 1 2 1 0 において、構成情報分割部 2 2 0 0 は、カウント値 q を 1 つインクリメントし、それから、カウント値 u が値 num 未満であるか否かを調べる (S 1 2 1 1)。カウント値 u が値 num 未満の場合は、未処理の配置テーブルリストが存在することを意味するので、カウント値 u を 1 つインクリメントし (S 1 2 1 2)、その後、S 1 2 0 5 に戻る。一方、カウント値 u が値 num 以上の場合は、このフローを終了する。

【0 1 2 6】

図 1 7 は、図 1 3 に示す辞書および図 1 5 に示す配置テーブルに対して、図 1 6 に示すフローを実行した結果、新たに作成された辞書を説明するための図である。図示するように、配列 "conf1" に対する辞書 1 5 6 0 が削除され、配列 "conf_1", "conf_2" に対する辞書 1 5 6 0 a、1 5 6 0 b が追加されている。また、配列 "conf1" からポイントされていた 3 2 バイトの演算ユニット用構成情報 1 5 6 1 は、前半 1 6 バイトの演算ユニット用構成情報 1 5 6 1 a および後半 1 6 バイトの演算ユニット用構成情報 1 5 6 1 b に分割され、それぞれ、配列 "conf_1", "conf_2" からポイントされている。

40

【0 1 2 7】

図 1 8 は、図 1 3 に示す辞書および図 1 5 に示す配置テーブルに対して、図 1 6 に示すフローを実行した結果、新たに作成された分割配置テーブルおよび配置テーブルリストを説明するための図である。出力プログラムが対象とする第 1 実施形態の動的再構成可能ブ

50

ロセッサ 90 の配置列数 N が 2 であるので、図 13 に示す辞書および図 15 に示す配置テーブルから、2 つの配置テーブルリスト 1701、1702 と、2 つの分割配置テーブル 1601、1602 が生成される。配置テーブルリスト 1701、1702 のフィールド 1710 には、それぞれ、分割配置テーブル 1601、1602 の先頭を指示すポイントが格納される。また、各分割配置テーブル 1601、1602 の入力列 1610、出力列 1630 の各エントリ 1640 には、サイクル数「-1」が設定されている。

【0128】

分割配置テーブル 1601 の配置列 1620 は、図 15 に示す配置テーブルの配置列 1620 の前半の 2 列を並べたものである。また、分割配置テーブル 1601 の出力列 1630 の各エントリ 1640 には、1 列前（配置列 1620 の最終列）の同行のエントリ 1640 の出力が入力されるように、設定情報のフィールド 1651 に "connect" が登録され、フィールド 1645 に "in" が登録される（図 9 参照）。

【0129】

分割配置テーブル 1602 の配置列 1620 は、図 15 に示す配置テーブルの配置列 1620 の後半の 2 列を並べたものである。また、分割配置テーブル 1602 の入力列 1610 の各エントリ 1640 には、順番上 1 つ前に位置する分割配置テーブル 1601 の配置列 1620 の最終列の各エントリ 1640 から、設定情報のフィールド 1643、1649 に登録されている 1 列後の同行のエントリ 1640 との配線状況をコピーしたものである。

【0130】

図 19 は、遅延解析部 2300 の処理を説明するためのフロー図である。

【0131】

先ず、遅延解析部 2300 は、構成情報分割部 2200 が作成した各分割配置テーブルの配置列 1620 中の各エントリ 1640 のサイクル数を 0 に初期化する。また、カウント値 p を 0 に設定すると共に、カウント値 u を 1 に設定する。また、構成情報分割部 2200 が作成した u 番目の配置テーブルリストが指示す分割配置テーブルを U とする（S1301）。

【0132】

次に、遅延解析部 2300 は、カウント値 p を 1 つインクリメントする。それから、分割配置テーブル U の配置列 1620 中の 1 行 1 列目のエントリ 1640 を E1 とする（S1303）。そして、エントリ E1 の設定情報（フィールド 1645、1651 の情報）に基づいて、当該エントリ E1 の 1 列前（入力列 1610）の同行のエントリ 1640 との配線状況が "connect" 且つ "in" であるか否かを調べる（S1304）。

【0133】

S1304 において、エントリ E1 の 1 列前の同行のエントリ 1640 との配線状況が "connect" 且つ "in" でない場合、S1308 に進む。一方、エントリ E1 の 1 列前の同行のエントリ 1640 との配線状況が "connect" 且つ "in" である場合、カウント値 p が 1 でないならば（S1305 で No）、S1307 に進み、カウント値 p が 1 であるならば（S1305 で Yes）、エントリ E1 の 1 列前の同行のエントリ 1640 のサイクル数を 0 に変更し（S1306）、それから S1307 に進む。

【0134】

S1307 において、遅延解析部 2300 は、エントリ E1 のサイクル数を、エントリ E1 の 1 列前の同行のエントリ 1640 のサイクル数+1 とし、S1308 に進む。

【0135】

S1308 において、遅延解析部 2300 は、配置列 1620 の 1 列目に未処理（E1 としていない）のエントリ 1640 が存在するか否かを調べ、存在する場合は、この未処理のエントリ 1640 を E1 とし（S1309）、S1304 に戻る。一方、存在しない場合は、S1310 へ進む。

【0136】

図 20 は、図 19 の S1303 ~ S1309 の処理により、図 18 に示す第 1 番目の分

割配置テーブル1601において、配置列1620の第1列目および入力列1610の各エントリ1640のサイクル数が更新された様子を示している。図示するように、配置列1620の1列目の1行目、3行目、4行目に、入力列からの入力がある。このため、これらのエントリ1640のサイクル数が0から1に更新され、これらと同行の入力列のエントリ1640のサイクル数が-1から0に更新される(更新部分A)。

【0137】

さて、S1310において、遅延解析部2300は、分割配置テーブルUの配置列1620中の1行1列目のエントリ1640をE2とする(S1303)。次に、遅延解析部2300は、エントリE2のサイクル数が0より大きいか否かを調べる(S1311)。0より大きい場合はS1312に進み、0以下の場合はS1313に進む。

10

【0138】

S1312において、遅延解析部2300は、エントリE2の設定情報に基づいて、当該エントリE2に隣接するエントリ1640のうち、配線状況が"connect"且つ"状況がout"となるエントリ1640を特定し、特定した全てのエントリ1640のサイクル数をエントリE2のサイクル数+1に変更する。但し、特定したエントリ1640の演算種別が遅延命令の場合は、このエントリ1640のサイクル数を、エントリE2のサイクル数+1+遅延命令による遅延サイクル数に変更する。それから、エントリE2のサイクル数を0に変更する。その後、S1313に進む。

【0139】

S1313において、遅延解析部2300は、配置列1620にエントリE2に続く未処理(E2としていない)のエントリ1640が存在するか否かを調べ、存在する場合は、この未処理のエントリ1640をE2とし(S1314)、S1311に戻る。一方、存在しない場合は、配置列1620に、サイクル数が0より大きいサイクル数を持つエントリ1640が存在するか否かを調べる(S1315)。存在する場合は、S1310に戻り、存在しない場合はS1316に進む。

20

【0140】

図21は、図19のS1310~S1314の処理により、図20に示す第1番目の分割配置テーブル1601において、配置列1620の1列目の各エントリ1640が処理された様子を示している。配置列1620の1列目において、1行目、3行目、4行目のエントリ1640のサイクル数が1から0に変更され、2行目のエントリ1640のサイクル数が0から2へ変更される。また、配置列1620の2列目の2行目、3行目、4行目のエントリ1640のサイクル数がそれぞれ4、3、2に変更される。なお、2列目の2行目、3行目のエントリ1640は、演算種別が遅延命令であるので、1列目の同行のエントリの更新前のサイクル数+1に、遅延命令によるサイクル数が加えられる(更新部分B)。

30

【0141】

図22は、図19のS1310~S1315の処理により、図20に示す第1番目の分割配置テーブル1601において、配置列1620の各エントリ1640が処理され、その結果、出力列1630のエントリ1640が更新された様子を示している。出力列1630の各エントリ1640のサイクル数は、1行目から順番に、-1、5、4、3となる。また、配置列1620中の全てのエントリ1640のサイクル数が0となる(更新部分C)。

40

【0142】

さて、S1316において、遅延解析部2300は、分割配置テーブルUの出力列1630の各エントリ1640のうち、-1以外のサイクル数を持つ各エントリ1640のサイクル数の最小値をmに設定する。そして、前記-1以外のサイクル数を持つ各エントリ1640のサイクル数からmを減算する。

【0143】

次に、遅延解析部2300は、カウント値pが分割配置テーブルのテーブル数numと一致するか否かを調べ(S1317)。一致する場合は、分割配置テーブルUの出力列16

50

30の内容を、次の分割配置テーブル(u+1番目の分割配置テーブル)の入力列1610のコピーし(S1318)、それから、S1319に進む。一致しない場合は、直ちにS1319に進む。

【0144】

S1319において、遅延解析部2300は、カウント値uが分割配置テーブルのテーブル数num未満であるか否かを調べる。カウント値uがテーブル数num未満の場合は、未処理の配置テーブルリストが存在することを意味するので、カウント値uを1つインクリメントして(S1320)、その後、S1303に戻る。一方、カウント値uがテーブル数num以上の場合は、このフローを終了する。

【0145】

図23は、図19のS1316~S1318の処理により、図22に示す分割配置テーブルが処理された様子を示している。先ず、S1316により第1番目の分割配置テーブル1601の出力列1630の各エントリ1640のサイクル数が1行目から順に、-1、2、1、0に変更され(更新部分D)、また、第2番目の分割配置テーブル1602の入力列1610に、第1番目の分割配置テーブル1601の出力列1630がコピーされている(更新部分E)。

【0146】

図24は、図19の処理により、図22に示す第2番目の分割配置テーブル1602が処理された様子を示している。図示するように、第2番目の分割配置テーブル1602が対象となる場合、カウント値p=2であるので、S1306の処理は行われぬ。このため、第1番目の分割配置テーブル1601の出力列1630からコピーした内容はそのまま残る。それ以外は、第1番目の分割配置テーブル1601の場合と同様に処理される。その結果、配置列の各エントリ1640のサイクル数は0となり、出力列1630の各エントリ1640のサイクル数は、1行目から順に、-1、5、-1、-1となる(更新部分F)。

【0147】

図25は、コード生成部2400の処理を説明するためのフロー図である。

【0148】

先ず、コード生成部2400は、遅延解析部2300が作成した各分割配置テーブルの出力列1630において、0以上のサイクル数を持つエントリ1640のエントリ数の最大値を求め、これをtnとする。次に、一時配列"t_1"~"t_tn"各々に対する辞書(tn個の辞書)を作成する。これらの辞書の要素数data_sizeは、第1番目の分割配置テーブルの入力列1610に設定される配列の要素数(図11に示す入力プログラムの場合は要素数100)と同じに設定する。次に、辞書記憶部3200に記憶されている構成報分割部2200で生成された辞書から、関数名および引数の宣言を生成し、出力プログラムに追加する。また、該辞書にある引数以外の全ての変数および一時配列"t_1"~"t_tn"に対する宣言を生成し、出力プログラムに追加する。この際、配列"conf_i"に対する初期値として、配列"conf_i"に対する辞書からポイントされている構成情報を設定する(S1401)。

【0149】

例えば、構成報分割部2200が生成した辞書が図13に示すものであり、遅延解析部2300が作成した分割配置テーブルが図24に示すものである場合、値tnは3となり、したがって一時配列"t_1"~"t_3"に対する辞書が作成され、その要素数data_sizeは100となる。そして、S1401での処理の結果、出力プログラムとして、図26に示す記述3001~3005が作成される。ここで、記述3001は関数名および引数の宣言、記述3002は引数配列の宣言、記述3003は一時配列"t_1"~"t_3"の宣言、そして、記述3004、3005は、配列"conf_1","conf_2"各々に構成情報を初期設定するための記述である。

【0150】

次に、コード生成部2400は、カウント値p、tを共に1に初期化する。そして、構

10

20

30

40

50

成報分割部 2 2 0 0 が作成した t 番目の配置テーブルリストが指示す分割配置テーブルを T とする (S 1 4 0 2)。次に、コード生成部 2 4 0 0 は、カウント値 $p = 1$ ならば (S 1 4 0 3 で Y E S)、引数配列 "args" を初期化するための記述を生成し (図 2 6 の記述 3 0 0 6 参照)、出力プログラムに追加する。また、分割配置テーブル T の入力列 1 6 1 0 の第 1 行目のエントリ 1 6 4 0 を G 1 とする (S 1 4 0 4)。それから、 S 1 4 0 5 に進む。一方、カウント値 $p = 1$ でないならば、 S 1 4 0 9 に進む。

【 0 1 5 1 】

S 1 4 0 5 において、コード生成部 2 4 0 0 は、エントリ G 1 のサイクル数が 0 以上であるか否かを調べる。そして、0 以上であるならば、構成報分割部 2 2 0 0 が生成した辞書からエントリ G 1 にポイントされている配列の先頭アドレス n、要素数 s を取得する。そして、引数配列 "args" に、先頭アドレスを "n" とし、要素数を "s" とし、入力座標 1 (= エントリ G 1 の行番号) からエントリ G 1 にポイントされている配列を入力し、且つ、エントリ G 1 と同行の遅延ユニットに、エントリ G 1 に設定されているサイクル数分遅延させて出力することを設定するための記述を生成し、出力プログラムに追加する (S 1 4 0 6)。その後、 S 1 4 0 7 に進む。一方、エントリ G 1 のサイクル数が 0 未満の場合は、直ちに S 1 4 0 7 に進む。

10

【 0 1 5 2 】

S 1 4 0 7 において、コード生成部 2 4 0 0 は、分割配置テーブル T の入力列 1 6 1 0 にエントリ G 1 の次の行があるか否かを調べ、あるならば、この次の行のエントリ 1 6 4 0 を G 1 とし (S 1 4 0 8)、 S 1 4 0 5 に戻る。

20

【 0 1 5 3 】

例えば、構成報分割部 2 2 0 0 が生成した辞書が図 1 3 に示すものであり、遅延解析部 2 3 0 0 が作成した分割配置テーブルが図 2 4 に示すものである場合、 S 1 4 0 5 ~ S 1 4 0 8 の処理により、図 2 6 に示す記述 3 0 0 7 ~ 3 0 0 9 が作成される。ここで、記述 3 0 0 7 は、引数配列 "args" に、配列 "a" の先頭アドレスを a とし、要素数を 1 0 0 とし、入力座標 0 から配列 "a" の値を入力し、且つ、同行の遅延ユニットに 0 サイクル数分遅延させて出力することを設定するための記述である。記述 3 0 0 8 は、引数配列 "args" に、配列 "b" の先頭アドレスを b とし、要素数を 1 0 0 とし、入力座標 2 から配列 "b" の値を入力し、且つ、同行の遅延ユニットに 0 サイクル数分遅延させて出力することを設定するための記述である。そして、記述 3 0 0 9 は、引数配列 "args" に、配列 "c" の先頭アドレスを c とし、要素数を 1 0 0 とし、入力座標 3 から配列 "c" の値を入力し、且つ、同行の遅延ユニットに 0 サイクル数分遅延させて出力することを設定するための記述である。

30

【 0 1 5 4 】

一方、 S 1 4 0 7 において、分割配置テーブル T の入力列 1 6 1 0 にエントリ G 1 の次の行がない場合、コード生成部 2 4 0 0 は、 S 1 4 0 5 ~ S 1 4 0 8 で設定した各配列に関する情報をロードユニット用構成情報メモリおよび遅延ユニット用構成情報メモリに設定するための関数呼出しを生成し (図 2 6 の記述 3 0 1 0 参照)、出力プログラムに追加する。また、引数配列 "args" を初期化するための記述を生成し (図 2 6 の記述 3 0 1 1 参照)、出力プログラムに追加する。それから、分割配置テーブル T の出力列 1 6 3 0 の第 1 行目のエントリ 1 6 4 0 をエントリ G 2 とする (S 1 4 0 9)。その後、 S 1 4 1 0 に進む。

40

【 0 1 5 5 】

S 1 4 1 0 において、コード生成部 2 4 0 0 は、エントリ G 2 のサイクル数が 0 以上であるか否かを調べる。そして、0 以上であるならば、配列 "t_w" の先頭アドレス n、要素数 s を取得する。ここで、値 w は、サイクル数が 0 以上であるエントリ G 2 の出現回数である。次に、コード生成部 2 4 0 0 は、引数配列 "args" に、先頭アドレスを "n" とし、要素数を "s" とし、出力座標 1 (= エントリ G 2 の行番号) から配列 "t_w" が、エントリ G 2 のサイクル数分遅延して出力することを設定するための記述を生成し、出力プログラムに追加する (S 1 4 1 1)。その後、 S 1 4 1 2 に進む。なお、分割配置テーブル T に次の分割配置テーブルがある場合、その入力列 1 6 1 0 には、分割配置テーブル T の出力列 1

50

6 3 0の内容がコピーされている。したがって、分割配置テーブルTの出力列1 6 3 0のエントリG 2に対する記述が、次の分割配置テーブルの入力列1 6 1 0のエントリG 2と同行のエントリ1 6 4 0に対する記述としても機能する。つまり、次の分割配置テーブルの入力列1 6 1 0のエントリG 2と同行のエントリ1 6 4 0に対しては、引数配列"args"に、先頭アドレスを"n"とし、要素数を"s"とし、入力座標1 (= エントリG 2の行番号)から配列"t_w"を入力し、エントリG 2と同行の遅延ユニットに、当該エントリG 2のサイクル数分遅延させて出力することを設定するための記述として機能する。一方、エントリG 2のサイクル数が0未満の場合は、直ちにS 1 4 1 2に進む。

【0 1 5 6】

S 1 4 1 2において、コード生成部2 4 0 0は、分割配置テーブルTの出力列1 6 3 0にエントリG 2の次の行があるか否かを調べ、あるならば、この次の行のエントリ1 6 4 0をG 2とし(S 1 4 1 3)、S 1 4 1 0に戻る。

【0 1 5 7】

例えば、遅延解析部2 3 0 0が作成した分割配置テーブルが図2 4に示すものである場合、S 1 4 1 0 ~ S 1 4 1 3の処理により、図2 6に示す記述3 0 1 2 ~ 3 0 1 4が作成される。ここで、記述3 0 1 2は、引数配列"args"に、配列"t_1"の先頭アドレスをt_1とし、要素数を1 0 0とし、出力座標0から配列"t_1"の値が2サイクル数分遅延して出力することを設定するための記述である。記述3 0 1 3は、引数配列"args"に、配列"t_2"の先頭アドレスをt_2とし、要素数を1 0 0とし、出力座標2から配列"t_2"の値が1サイクル数分遅延して出力することを設定するための記述である。そして、記述3 0 1 4は、引数配列"args"に、配列"t_3"の先頭アドレスをt_3とし、要素数を1 0 0とし、出力座標3から配列"t_3"の値が0サイクル数分遅延して出力することを設定するための記述である。

【0 1 5 8】

一方、S 1 4 1 2において、分割配置テーブルTの出力列1 6 3 0にエントリG 2の次の行がない場合、コード生成部2 4 0 0は、S 1 4 1 0 ~ S 1 4 1 3で設定した各配列に関する情報をストアユニット用構成情報メモリに設定するための関数呼出しを生成し(図2 6の記述3 0 1 5参照)、出力プログラムに追加する。また、初期値設定された配列"conf_t"に関する情報を演算ユニット用構成情報メモリに設定するための関数呼出しを生成し(図2 6の記述3 0 1 6参照)、出力プログラムに追加する。さらに、動的再構成可能プロセッサをホストプロセッサから起動するための関数呼出しと、動的再構成可能プロセッサの実行の終了をホストプロセッサ側から待つための関数呼出しとを生成し(図2 6の記述3 0 1 7、3 0 1 8参照)、出力プログラムに追加する(S 1 4 1 3)。

【0 1 5 9】

次に、コード生成部2 4 0 0は、カウント値tが分割配置テーブルのテーブル数num未満であるか否かを調べる(S 1 4 1 4)。カウント値tがテーブル数num未満の場合は、未処理の配置テーブルリストが存在することを意味するので、カウント値p、tをそれぞれ1つインクリメントして(S 1 4 1 5)、その後、S 1 4 0 3に戻る。一方、カウント値tがテーブル数num以上の場合は、このフローを終了する。

【0 1 6 0】

例えば、遅延解析部2 3 0 0が作成した分割配置テーブルが図2 4に示すものである場合、2番目の配置テーブルリスト1 7 0 2が指示す分割配置テーブル1 6 0 2を処理するべく、S 1 4 0 3 ~ S 1 4 1 5が2回実行される。しかし、2回目の処理では、S 1 4 0 3でp = 2であるため、S 1 4 0 9以降のみが実行され、S 1 4 0 4 ~ S 1 4 0 8は実行されない。その結果、図2 6に示すように、記述3 0 1 0 ~ 3 0 1 8に相当する記述3 0 1 9 ~ 3 0 2 5のみが出力プログラムに追加され、記述S 3 0 0 6 ~ S 3 0 0 9に相当する記述は追加されない。

【0 1 6 1】

図2 7 (A)は、図2 6に示す出力プログラムを、図1に示す第1実施形態の動的再構成可能プロセッサ9 0に実行させた場合のタイムチャートを示しており、図2 7 (B)は

10

20

30

40

50

、図 1 1 に示す入力プログラムを図 2 8 に示す既存の動的再構成可能プロセッサ 9 0 0 に実行させた場合のタイムチャートを示している。

【 0 1 6 2 】

入力プログラムの場合、図 1 5 に示す構文解析直後の配置テーブルから分かるように、入力データが 7 サイクルで出力される。このため、図 2 7 (B) に示すように、配列 "a", "b", "c" の各要素 a[1], b[1], c[1] は、第 7 サイクルで配列 "x" の要素 x[1] に格納される (T 4 0 0 0)。同様にして、a[100], b[100], c[100] は第 1 0 6 サイクルで x[100] に格納される (T 4 0 0 5)。

【 0 1 6 3 】

一方、出力プログラムの場合、図 2 2 に示す遅延解析中の配置テーブルから分かるように、1 番目の分割配置テーブルの出力列におけるサイクル数の最大値が 5 なので、図 2 7 (A) に示すように、配列 "a", "b", "c" の各要素 a[1], b[1], c[1] は、第 5 サイクルで各々配列 "t_1", "t_2", "t_3" の要素 t_1[1], t_2[2], t_3[3] (局所メモリ 4 0) に格納される (T 4 0 1 0)。同様にして、a[100], b[100], c[100] は第 1 0 4 サイクルで t_1[100], t_2[100], t_3[100] に格納される (T 4 0 1 5)。そして、この直後に、動的再構成可能プロセッサの構成情報が、1 番目の分割配置テーブルに基づくものから 2 番目の分割配置テーブルに基づくものに変更される (T 4 1 0 0)。図 2 7 (A) に示す例では、第 1 0 5 サイクルで開始して、第 1 0 6 サイクルで完了したことを表わしている。

【 0 1 6 4 】

次に、t_1[1], t_2[1], t_3[1] は 1 サイクルで局所メモリ 4 0 からロードされ、第 1 0 7 サイクルでロードユニット 6 1 に入力される。図 2 4 に示すように、2 番目の分割配置テーブルの入力列 1 6 1 0 の第 4 行目に 0 サイクルの遅延で入力されたデータが 5 サイクルで出力列 1 6 3 0 の第 2 行目に到達する。したがって、第 1 0 7 サイクルに入力された t_1[1], t_2[1], t_3[1] は第 1 1 2 サイクルで配列 "x" の要素 x[1] に格納される (T 4 2 0 0)。同様にして、t_1[100], t_2[100], t_3[100] は第 2 1 1 サイクルで x[100] に格納される (T 4 2 0 5)。

【 0 1 6 5 】

このように、本実施形態のコンパイラ装置によれば、第 1 実施形態の動的再構成可能プロセッサよりの演算ユニットの列数の多い既存の動的再構成可能プロセッサ向けのプログラムを有効利用して、第 1 実施形態の動的再構成可能プロセッサ向けのプログラムを自動的に得ることができる。

【 図面の簡単な説明 】

【 0 1 6 6 】

【 図 1 】 図 1 は本発明の第 1 実施形態が適用された動的再構成可能プロセッサを有する情報処理装置の概略図である。

【 図 2 】 図 2 は演算ユニット用構成情報メモリ 5 3 に格納される演算ユニット用構成情報の一例を示す図である。

【 図 3 】 図 3 は図 1 に示す遅延ユニット 6 2 の回路構成例を示す図である。

【 図 4 】 図 4 は図 1 に示す遅延ユニット用構成情報メモリ 5 2 の回路構成例を示す図である。

【 図 5 】 図 5 は本発明の第 2 実施形態が適用されたコンパイラ装置の概略図である。

【 図 6 】 図 6 は辞書記憶部 3 2 0 0 に記憶される辞書の一例を示す図である。

【 図 7 】 図 7 は配置テーブル記憶部 3 3 0 0 に記憶される配置テーブルの一例を示す図である。

【 図 8 】 図 8 は図 7 に示す配置テーブルのエントリ 1 6 4 0 に格納される設定情報を説明するための図である。

【 図 9 】 図 9 は配置テーブル記憶部 3 3 0 0 に記憶される配置テーブルリストの一例を示す図である。

【 図 1 0 】 図 1 0 は図 5 に示すコンパイラ装置 1 0 0 0 のハードウェア構成例を示す図である。

10

20

30

40

50

【図 1 1】図 1 1 は入力プログラムの一例を示す図である。

【図 1 2】図 1 2 は構文解析部 2 1 0 0 の辞書作成処理を説明するためのフロー図である。

【図 1 3】図 1 3 は図 1 1 に示す入力プログラムに対して、図 1 2 に示すフローを実行した結果、作成された辞書を説明するための図である。

【図 1 4】図 1 4 は構文解析部 2 1 0 0 の配置テーブル作成処理を説明するためのフロー図である。

【図 1 5】図 1 5 は図 1 1 に示す入力プログラムに対して、図 1 4 に示すフローを実行した結果、作成された配置テーブルを説明するための図である。

【図 1 6】図 1 6 は構成情報分割部 2 2 0 0 の処理を説明するためのフロー図である。

10

【図 1 7】図 1 7 は図 1 3 に示す辞書および図 1 5 に示す配置テーブルに対して、図 1 6 に示すフローを実行した結果、新たに作成された辞書を説明するための図である。

【図 1 8】図 1 8 は図 1 3 に示す辞書および図 1 5 に示す配置テーブルに対して、図 1 6 に示すフローを実行した結果、新たに作成された分割配置テーブルおよび配置テーブルリストを説明するための図である。

【図 1 9】図 1 9 は遅延解析部 2 3 0 0 の処理を説明するためのフロー図である。

【図 2 0】図 2 0 は図 1 9 の S 1 3 0 3 ~ S 1 3 0 9 の処理により、図 1 8 に示す第 1 番目の分割配置テーブル 1 6 0 1 において、配置列 1 6 2 0 の第 1 列目および入力列 1 6 1 0 の各エントリ 1 6 4 0 のサイクル数が更新された様子を示す図である。

【図 2 1】図 2 1 は図 1 9 の S 1 3 1 0 ~ S 1 3 1 4 の処理により、図 2 0 に示す第 1 番目の分割配置テーブル 1 6 0 1 において、配置列 1 6 2 0 の 1 列目の各エントリ 1 6 4 0 が処理された様子を示す図である。

20

【図 2 2】図 2 2 は図 1 9 の S 1 3 1 0 ~ S 1 3 1 5 の処理により、図 2 0 に示す第 1 番目の分割配置テーブル 1 6 0 1 において、配置列 1 6 2 0 の各エントリ 1 6 4 0 が処理され、その結果、出力列 1 6 3 0 のエントリ 1 6 4 0 が更新された様子を示す図である。

【図 2 3】図 2 3 は図 1 9 の S 1 3 1 6 ~ S 1 3 1 8 の処理により、図 2 2 に示す分割配置テーブルが処理された様子を示す図である。

【図 2 4】図 2 4 は図 1 9 の処理により、図 2 2 に示す第 2 番目の分割配置テーブル 1 6 0 2 が処理された様子を示す図である。

【図 2 5】図 2 5 はコード生成部 2 4 0 0 の処理を説明するためのフロー図である。

30

【図 2 6】図 2 6 は出力プログラムの一例を示す図である。

【図 2 7】図 2 7 (A) は、図 2 6 に示す出力プログラムを、図 1 に示す第 1 実施形態の動的再構成可能プロセッサ 9 0 に実行させた場合のタイムチャートであり、また、図 2 7 (B) は、図 1 1 に示す入力プログラムを図 2 8 に示す既存の動的再構成可能プロセッサ 9 0 0 に実行させた場合のタイムチャートである。

【図 2 8】図 2 8 は従来の動的再構成可能プロセッサを有する情報処理装置の概略図である。


【符号の説明】

【 0 1 6 7 】


1 0 . . . ホストプロセッサ、 2 0 . . . メモリ、 3 0 . . . バス、 4 0 . . . 局所メモリ、 5 0 . . . 構成情報格納部、 5 1 . . . ロードユニット用構成情報メモリ、 5 2 . . . 遅延ユニット用構成情報メモリ、 5 3 . . . 演算ユニット用構成情報メモリ、 5 4 . . . ストアユニット用構成情報メモリ、 6 0 . . . 演算部、 6 1 . . . ロードユニット、 6 2 . . . 遅延ユニット、 6 3 . . . 演算ユニット、 6 4 . . . ストアユニット、 2 0 0 0 . . . 演算部、 2 1 0 0 . . . 構文解析部、 2 2 0 0 . . . 構成情報分割部、 2 3 0 0 . . . 遅延解析部、 2 4 0 0 . . . コード生成部、 3 0 0 0 . . . 記憶部、 3 1 0 0 . . . 入力プログラム記憶部、 3 2 0 0 . . . 辞書記憶部、 3 3 0 0 . . . 配置テーブル記憶部、 3 4 0 0 . . . 出力プログラム記憶部、 4 0 0 0 . . . 入出力部

40


【 図 1 】




【 図 2 】




【 図 4 】




【 図 3 】




【 図 5 】




【 図 6 】



【 図 7 】



【 図 8 】



【 図 1 1 】


図11
入力プログラム

```


2001 void fnrp (char a[100], char b[100], char c[100], char x[100]) {
2002 void *args;
2003 char conf1=[0x0a11b7...];
2004 initarg (args);
2005 setarg (args, a, 100, 0);
2006 setarg (args, b, 100, 2);
2007 setarg (args, c, 100, 3);
2008 setload (args);
2009 initarg (args);
2010 setarg (args, x, 100, 1);
2011 setstore (args);
2012 setconf (conf1);
2013 execrp ();
2014 waitrp (); }

```


【 図 9 】



【 図 1 0 】




【 図 1 2 】




【 図 1 3 】

図13




【 図 1 4 】

図14




【 図 1 5 】

図15




【 図 1 6 】

図16




【 図 17 】

図17




【 図 18 】

図18




【 図 19 】

図19




【 図 20 】

図20




【図21】

図21




【図22】

図22




【図23】

図23




【図24】

図24



【 図 2 5 】



【 図 2 6 】

図26


出カプログラム

```

3001 ~ void fnrp (char a[100], char b[100], char c[100], char x[100]) {
3002 ~ void *args;
3003 ~ char t_1[100], t_2[100], t_3[100];
3004 ~ char conf_1 = {0x000a11b7...};
3005 ~ char conf_2 = {0x2432ccd8...};
3006 ~ initarg (args);
3007 ~ setarg (args, a, 100, 0, 0);
3008 ~ setarg (args, b, 100, 2, 0);
3009 ~ setarg (args, c, 100, 3, 0);
3010 ~ setload (args);
3011 ~ initarg (args);
3012 ~ setarg (args, t_1, 100, 1, 2);
3013 ~ setarg (args, t_2, 100, 2, 1);
3014 ~ setarg (args, t_3, 100, 3, 0);
3015 ~ setstore (args);
3016 ~ setconf (conf_1);
3017 ~ execrp ();
3018 ~ waitrp ();
3019 ~ setload (args);
3020 ~ initarg (args);
3021 ~ setarg (args, x, 100, 1, 0);
3022 ~ setstore (args);
3023 ~ setconf (conf_2);
3024 ~ execrp ();
3025 ~ waitrp (); }
  
```

【 図 2 7 】

図27



【 図 2 8 】

図28

