[19] 中华人民共和国国家知识产权局

[51] Int. Cl[7]
G06F 11/00
G11B 20/18

[12] 发明专利说明书

[21] ZL 专利号 97105538.6

[45] 授权公告日 2003 年 7 月 2 日

[11] 授权公告号 CN 1113293C

[22] 申请日 1997.6.4 [21] 申请号 97105538.6

[30] 优先权

[32] 1996. 6. 5 [33] US [31] 658797

[71] 专利权人 汤姆森消费电子有限公司

地址 美国印第安纳州

[72] 发明人 E·C·彼德森

[56] 参考文献

US5027209 1991.06.25 G11B20/18，H04N5/14

US5222069 1993.06.22 G11B20/18

US5257265 1993.10.26 H04J3/06

审查员 马晓亚

[74] 专利代理机构 中国专利代理(香港)有限公司


代理人 萧掬昌 叶恺东

权利要求书 3 页 说明书 8 页 附图 3 页

[54] 发明名称 存储的数字数据中数据误差的检测和隐蔽方法及有关设备

[57] 摘要

一种检测和隐蔽所存储的数字抽样中的误差的方法和设备。先是接收多位数字输入抽样，计算对应于该输入抽样的误差检测码。然后用误差检测码代替与输入抽样同数量的最低有效位从而产生多位数字存储抽样。接着将存储抽样存入存储装置(20)中。以前存储的抽样从存储装置(20)检索出之后，加以分析以检测是否有误差产生。若检测出误差就为所检索出的抽样产生代替抽样，否则产生所检索的抽样。



ISSN1008-4274

1. 一种隐蔽所存储数字抽样中的误差的方法，包括下列步骤：

接收多位数字输入抽样；

计算对应于输入抽样含有预定数量的二进制位的误差检测码；

用预定数量的误差检测码的二进制位代替输入抽样的预定数量的最低有效位，由此形成多位数字存储抽样；

将存储抽样存入一存储装置中；

从存储装置检索事先存储的抽样，

检验检索出的抽样以检测误差；

若检测出误差，则产生代替检索出的抽样的抽样，否则产生检索出的抽样。

2. 如权利要求 1 所述的方法，其特征在于，产生代替抽样的步骤包括下列步骤：

若检测出信号误差，则产生平均值为上一个正确抽样与当前正确抽样的平均值的代替抽样；且

若检测出的连续误差多于 1 个，则反复产生含以前正确抽样的代替抽样直到收到下一个正确抽样为止，然后产生平均值为上一个正确抽样和下一个正确抽样的平均值的代替抽样。

3. 如权利要求 1 所述的方法，其特征在于，产生代替抽样的步骤包括下列步骤：

存储以前正确的抽样；

检测出误差时，产生含以前正确抽样的代替抽样；

然后收到当前正确的抽样时产生平均值为以前正确抽样与当前正确抽样的平均值的代替抽样。

4. 如权利要求 1 所述的方法，其特征在于，计算误差检测码的步骤包括计算对应于输入抽样的奇偶校验位的步骤。

5. 如权利要求 4 所述的方法，其特征在于，检验检索出的抽样以

检测误差的步骤包括这样的步骤：测定所检索存储抽样的奇偶性，若不是预定的奇偶性，则检测误差。

6.一种用以隐蔽存储的数字抽样中的误差的设备，包括：

多位数字输入数据源；

误差检测码发生器，耦合到输入数据源上，用以产生有预定数量二进制位的误差检测码；

存储装置，用以存储包含输入抽样的存储抽样，其中用误差检测码代替了输入抽样的预定数量的最低有效位，且用以检索一个事先存储的存储抽样；

误差检测器，耦合到存储装置，以检测检索出的抽样中的误差；和

误差校正器，耦合到存储装置和误差检测器上，以在检测出误差时产生代替抽样，否则产生检测出的存储抽样。

7.如权利要求6所述的设备，其特征在于，所述存储装置是具有会产生错误抽样的存储单元的存储装置。

8.如权利要求6所述的设备，其特征在于，所述误差检测码发生器是个奇偶发生器。

9.如权利要求8所述的设备，其特征在于，所述误差检测器是个奇偶误差检验器。

10.如权利要求6所述的设备，其特征在于，所述误差校正器包括：

第一锁存器，耦合到存储装置，以锁存当时的正确抽样；

第二锁存器，供锁存以前的正确抽样；

平均值电路，响应所述第一和第二锁存器；

多路调制器，其第一数据输入端响应第二锁存器，其第二数据输入端耦合到所述平均值电路，其输出端产生代替抽样；和

控制电路，响应误差检测器以在收到有误差的抽样后和收到正确抽样时调节多路调制器，将所述平均值电路耦合到所述输出端，否则调节

多路调制器将第二锁存器耦合到所述输出端。

11.如权利要求10所述的设备，其特征在于，所述控制电路还包括:

选通信号发生电路，响应误差检测器，在从存储装置检索抽样且误差检测器检测不出误差时，为所述第一锁存器产生选通信号；和

另一个选通信号发生电路，用以从存储装置已检索出抽样时为所述第二锁存器产生选通信号。

存储的数字数据中数据误差的检测和隐蔽方法及有关设备

技术领域

本发明涉及用可靠性较低的存储装置临时存储多位数字数据的一种方法和有关设备。

背景技术

在多位数字数据处理过程中，往往需要临时存储多位数字数据。存储装置就是用来作这存储的。通常，从这类存储装置检索出的数据必须是与原先存储的数据一模一样的复制品。但在某些应用场合，虽然高度要求所检索的数据为原先存储的数据的复制器，但这种要求并非是强制性的。

这类应用场合的一个实例是影象摄录机、无带电话回话机或无带录音机之类设备中数字形式声频数据的处理。这类应用场合不要求例如计算机的存储器所要求的那种绝对保真度。在这类设备中，模拟声频信号用一系列多位数字抽样表示，各抽样的二进制值表示相应的模拟声频信号值。这类抽样可例如用耦合到模拟声频信号源的模/数转换器或用数字光盘播放机产生。在这类声频信号的处理过程中，表示声频信号的一系列数字抽样存入存储装置中，以后加以检索以进一步进行处理。

在上述应用场合，对所检索的数据不要求相对于原先存储的数据的绝对保真度，因而可以采用非十全十美、叫做声频读/写存储器(ARAM)的存储装置。这种不太完美的存储装置比十全十美的存储装置便宜。由于所检索的抽样容许有某些程度的不保真，因而用这类存储装置可以降低声频设备的价格而觉察不到在性能方面的下降。现有技术的这类系统对数据存储引起的误差和检索误差不进行处理。但这在有误差

出现时会严重降低设备的性能。因此总希望能有一种处理因采用这类存储器而产生的误差的方法。

发明内容

按照本发明的原理提出的方法和设备，可以检测和隐蔽所存储数字抽样中的误差。先是接收多位数字输入抽样，计算对应于该输入抽样且具预定二进制位数的误差检测码。接着用误差检测码代替输入抽样的预定数量的二进制位从而产生多位数字存储抽样，再将存储抽样存入存储装置中。原先存储的抽样从存储装置中检索之后加以分析，以检测有无误差产生。若检测出误差，就产生一个代替抽样去代替被检索的抽样，这种代替抽样通过某些措施(例如内插处理)将误差隐蔽起来。不然就产生所检索的抽样。

应用本发明的设备可以采用 ARAM 之类不太完美的存储装置来存储不要求绝对保真度的数字抽样。这样做既降低了设备的造价又使这类系统性能的降低不引人注目。

附图说明

附图中:

图 1 是本发明用以将数据写入存储装置中的设备的方框图;

图 2 是本发明用以从存储装置读取原先写入的数据的设备的方框图;

图 3 是图 2 所示读取设备的一部分更详细的方框图;

图 4 和图 5 的波形图有助于理解图 3 所示读取设备的那一部分的工作过程。

具体实施方式

图 1 是本发明用以将数据写入存储装置中的设备的方框图。图 1 中，数据源 10 按周知的方式产生连续的多位数字抽样流，各抽样 由多个按周知方式从最低有效位(LSB)到最高有效位(MSB)排列的二进制位组成。数字抽样在数据源 10 的输出端依次产生。除 LSB 外，数据源 10 的输出端耦合到误差检测码(EDC)发生器 30 和存储装置 20 各自的

输入端。EDC 发生器 30 的输出提供给存储装置 20 的 LSB 输入端，代替数字数据源的 LSB。

EDC 发生器 30 可以是何一种周知的能产生其中一个的多误差检测码位的发生器，在所举的实施例中为奇偶发生器。通常，EDC 发生器 30 产生的一定数量的误差检测码位在数据源 10 的数据字存入存储装置 20 之前代替该数据字同数量的 LSB。其余的误差检测码位的应用与奇偶发生器 30 和单奇偶检验位有关，但本技术领域的行家们都知道，任何一个周知的能检测任何数目的误差检测码位的误差检测码都可作为代替品。

工作时，存储装置 20 是个不太完美的存储装置，其某些存储单元在从这些存储单元检索数据时产生错误的结果。为检测存储器 20 的误差而不致增加所要求的存储容量的情况下，减小数字数据流所表示的数字数据的分辨率(例如减小 1 个数据位)，并用误差检测码(例如取奇偶检验位的形式)代替该数据位。举例说，数字声频信号为 16 位时，从各抽样除去 LSB，从而得出分辨率为 15 位的声频信号。如上所述，在某些声频应用场合(例如电话回话机)，用户是觉察不出分辨率的下降的。

奇偶发生器 30 按周知的方式给加到其输入端的全值(16 位)数字抽样产生奇偶校验位(减去任何待废除的任何二进制位)。在所举的实施例中，奇偶校验位为奇数奇偶校验位，但也可以采用偶数奇偶校验位。此奇偶校验位附到分辨率减小(15 位)的数字声频信号抽样上作为其 LSB。奇偶校验位的性质是其逻辑“1”值和逻辑“0”值大致相等。因此，此二进制位附加到数字抽样作为 LSB 引起的直流偏差即使在寂静时间也是可以忽略不计的。此外，采用奇偶校验位作为 LSB 还会产生合乎需要的高频振动作用。此奇偶编码的数字抽样存入存储装置控制器(图中未示出)按周知方式控制的存储单元中。

图 2 是本发明用以从存储装置 20 读取原先写入的数据的设备方框图。图 2 中，存储装置 20 是图 1 中所示的同一个存储装置。存储装置

20 的输出端耦合到误差检测器 60 和误差校正器 40 各自的输入端。误差检测器 60 相当于(图 1 的)误差检测码发生器 30，它可以是任何一种能指示误差检测码发生器 30 所编码的数据完整性的电路。在所举的实施例中，误差检测码发生器是个奇偶发生器，误差检测器是个奇偶校验电路 60。误差校正器 40 的多位输出端按下面即将谈到的方式产生误差经校正的连续多位数字抽样(图中用粗信号线表示)，且耦合到利用电路 50 的相应输入端。误差检测器 60 的输出端耦合到误差校正器 40 的控制输入端。

工作时，存储装置 20 从其由存储器控制器(图中未示出)按周知方式控制的存储单元中检索数据信号抽样。所检索的抽样的二进制位可以和原先存储的抽样的不同。误差检测器 60 对所检索的抽样进行数据完整性的校验，并在所检索的抽样中检测出误差时产生误差信号。此误差信号提供给误差校正器 40，由误差校正器 40 根据误差信号进行校正，这在下面将更详细地绍。误差校正器 40 产生连续的多位数字抽样流，这些抽样不是表示原来存储的数据信号就是起减小因存储装置 20 的误差(例如因上一个良好数据抽样与下一个良好数据抽样之间的线性内插处理)而引入信号的噪声作用。误差校正器 40 将该抽样流提供给利用电路 50。误差检测器 60 和误差校正器 40 在从存储装置 20 有缺陷的存储单元检索数字抽样时起联合校正作用。利用电路 50 处理误差校正过的数据流。举例说，在无带录音机中，利用电路可以包括数/模转换器、声频放大器和扬声器。

图 3 是图 2 所示误差校正器 40 更详细的方框图，图 4 和图 5 的波形图有助于理解该设备所述部分的工作过程。图 3 中，粗信号线表示传送多位数字信号的信号通路，细信号线表示传送单一二进制位数字信号或时钟信号的信号通路。图 3 中，输入端 48 耦合到存储器 20(图 2)的输出端。输入端 48 耦合到奇偶校验电路 60 的输入端和第一锁存器 41 的数据输入端。第一锁存器 41 的输出端耦合到第二锁存器 42 的数据输入端和加法器 43 的输入端。第二锁存器 42 的输出端耦合到多

路调制器 44 的第一数据输入端和加法器 43 的第二输入端。加法器 43 的输出端通过 2 分频电路 45 耦合到多路调制器 44 的第二数据输入端。加法器 43 和 2 分频电路 45 合起来形成平均值电路 46。多路调制器 44 的输出端耦合到输出端 49。输出端 49 耦合到(图 2 的)利用电路 50 的输入端。

奇偶校验电路 60 的奇偶校验差错输出端耦合到控制电路 47 的误差输入端 E。时钟脉冲发生器(图中未示出)耦合到控制电路 47 的时钟输入端 C。控制电路 47 的第一选通输出端 S1 耦合到第一锁存器 41 的控制输入端，控制电路 47 的第二选通输出端 S2 耦合到第二锁存器 42 的控制输入端，控制电路 47 的多路调制器控制信号输出端 SEL 则耦合到多路调制器 44 的控制输入端。

现在结合图 4 和图 5 所示的波形图说明图 3 所示的设备的工作过程。工作时，时钟脉冲发生器(图中未示出)产生与存储器 20 按周知的方式产生的数字数据抽样同步的时钟信号。参看图 4。抽样序列展示在最上行 DATA IN。列举的第一抽样为 S0，其次为 S1，如此类推。控制电路 47 误差输入端 E 处的误差信号展示在图 4 的第二行 ERROR。此信号低时，表明相应的抽样中没有误差出现，而信号高时则表明奇偶校验电路 60 检测出奇偶校验差错。

各抽样的误差信号由控制电路 47 求出其信号值。当误差信号表明没有误差出现时，控制电路 47 给第一锁存器 41 提供选通信号 STROBE 1，如图 4 的第三行所示。在第一选通信号 STROBE 1 的下降沿处，第一锁存器 41 锁存来自输入数据输入端 48 的信号，并将其按周知的方式提供给其输出端。第一锁存器 41 的输出如图 4 中的第四行所示。

同样，控制电路 47 给第二锁存器 42 提供第二选通信号 STROBE 2，如图 4 的第五行所示。第二锁存器 42 根据第二选通信号 STROBE 2 的下降沿锁存来自第一锁存器 41 输出端的信号，并按周知的方式将其提供给其输出端。第二锁存器 42 的输出如图 4 的第六行所示。

此外，控制电路 47 还给多路调制器 44 的控制输入端提供多路调

制器控制信号 SELECT，如图 4 的第七行所示。多路调制器控制信号 SELECT 低时，多路调制器系调节得使其将来自第二锁存器 42 输出端的信号传送给输出端 49。多路调制器控制信号 SELECT 高时，多路调制器 44 调节得使其将来自平均值电路 46 输出端的信号传送到输出端 49。

只要奇偶校验电路 60 没有检测出奇偶校验差错，控制电路 47 就不断地分别给第一和第二锁存器 41 和 42 提供第一和第二选通信号 (STROBE 1 和 STROBE 2)，且多路调制器控制信号保持低态，将多路调制器调节得使其将第二锁存器 42 来的信号传送到输出端 49。在此工作状态下，第一和第二锁存器 41 和 42 起流水线寄存器的作用，输入的抽样 DATA IN 则通过差错处理器 40 而延迟，但没有任何改变。

但若控制电路 47 的误差输入端 E 处的误差信号 ERROR 表明有奇偶校验差错出现，则当时在输入端 48 处的抽样无效。在此情况下，没有任何选通信号 STROBE 1 提供给第一锁存器 41，但锁存器 41 继续锁存最新的良好抽样。但第二选通信号 STROBE 2 无论来自控制电路 47 的误差信号 ERROR 的状态如何仍然提供给第二锁存器。此外，保持多路调制器控制信号 SELECT 处于低态，以便调节多路调制器 44 使其将来自第二锁存器 42 的信号传送到输出端 49。

参看图 4。误差信号 ERROR 在抽样 S0 的抽样时间 401 期间处于低态，表明抽样 S0 是一良好的抽样。与此相应，第一选通信号 STROBE 1 的后沿 402 将来自输入端 48 (DATA INPUT) 的良好抽样 S0 锁存入第一锁存器 41 中，出现在锁存器 41 的输出端，如波形 LATCH 41 中所示。与此同时，第二选通信号 STROBE 2 的后沿 403 将来自第一锁存器 41 的前符号 (无标号) 锁存入第二锁存器 42 中，出现在锁存器 42 的输出端，如波形 LATCH 42 中的示。此外，多路调制器控制信号 SELECT 在该抽样时间 408 处于低态，因而第二锁存器 42 的输出信号提供给利用电路 50。

但抽样 S1 经奇偶校验电路 60 校验知其奇偶性不良时，就令误差

信号 ERROR 在抽样 S1 在 404 的持续时间期间处于高态，以表明这一点。误差信号 ERROR 高时，控制电路 47 不产生第一选通信号 STROBE 1。因此，在后沿 402 之后的抽样时间中的 410 没有选通信号。这样防止不良抽样 S1 锁存入第一锁存器 41 中，而早先的良好抽样 S0 则仍然留在第一锁存器 41 的输出端。

然而，第二锁存器 42 继续接收第二选通信号 STROBE 2，将来自在第一锁存器 41 输出端的信号以正常方式锁存入其输出端。举例说，第二选通信号 STROBE 2 的后沿 406 促使第二锁存器 42 锁存仍然留在第一锁存器 41 输出端的信号 S0，将其提供给其输出端 LATCH 42。

若单一孤立的抽样是不良的，就是说若不良抽样之后的下一个抽样是良好的，如奇偶校验电路 60 来的奇偶校验误差信号 ERROR 的 412 处所示，则第一锁存器 41 和第二锁存器 42 都再次按正常方式接收选通信号。举例说，在图 4 中，在不良抽样 S1 之后，第一选通信号 STROBE 1 的后沿 414 促使第一锁存器 41 将下一个良好抽样 S2 锁存在数据输入端 48，再将其提供给其输出端 LATCH 41，第二选通信号 STROBE 2 的后沿 416 则促第二锁存器 42 锁存信号 S0，再将其提供输出端 LATCH 42。第一锁存器的输出信号为最新的良好抽样 S2，第二锁存器 42 的输出信号为以前的良好信号 S0。如上所述，没有锁存中间的不良抽样。这时，平均值电路 46 产生表示第一和第二锁存器 41 和 42 分别锁存的两个信号 S0 和 S2 的平均值的信号。不良抽样之后的第一良好抽样锁存入第一锁存器 41 中时，在此抽样时间在 418 提供给多路调制器 44 的多路调制器控制信号调节多路调制器 44 使其将来自平均值电路 46 的信号耦合到输出端 49 上。这样，若个别抽样不良，就用平均值为其周围两个良好抽样的平均值的抽样取代。

图 5 的波形说明图 3 所示的电路按不同的输入信号情况工作的过程。图 5 中，在一行的两个抽样 S1 和 S2 中检测出奇偶校验误差。图 3 的电路直到接收第二不良抽样 S2 为止的工作过程与图 4 所示电路的工作过程类似，因而下面不再详细说明。奇偶校验误差信号 ERROR 的时

间 502 表明抽样 S2 也含奇偶校验误差。由于抽样 S2 也不良，因此和前面一样，第一选通信号 STROBE 1 没有提供给第一锁存器 41。这样，在第一选通信号 STROBE 1 的 504 处没有选通信号出现，以前的良好抽样 S0 仍然留在第一锁存器 41 中。但在第二选通信号 STROBE 2 的 506 处，第二锁存器 42 将第一锁存器 41 的上一个良好抽样 S0 再锁存起来，再将其提供给输出端 LATCH 42。这时，第一锁存器 41 和第二锁存器 42 都含有上一个良好抽样。在时间 510，多路调制器控制信号 SELECT 保持低态，因而调节多路调制器使其继续将来自第二锁存器 42 的信号传送给输出端 44。只要在输入端 48 收到抽样，这种情况就会持续下去。

在时间 508，奇偶校验差错信号 ERROR 低，表明下一个抽样不含奇偶校验差错。如上所述，与此相应，第一选通信号 STROBE 1 的后沿 512 将最新的良好抽样 S3 锁存入锁存器 41 中，由锁存器 41 将其传送给其输出端 LATCH 41。这时，第一锁存器 41 含有最新的良好抽样 S3，第二锁存器 42 含有上一个良好抽样 S0。此外，这时平均值电路 46 产生该两抽样平均值的信号。和前面所述的一样，第一良好抽样在事前收到不良抽样之后锁存入第一锁存器 41 时，514 处的多路调制器控制信号就变高，从而调节多路调制器 44 使其将来自平均值电路 45 的信号耦合到输出端 49。这样，收到一系列不良抽样时，就在输出端重复上一个良好抽样，直到收到另一个良好抽样为止。接着，在误差校正器 40 恢复其正常工作状态之前产生一个含上一次收到的良好抽样和新收到的良好抽样的平均值的抽样。

上面是就分立元件制成的实施例说明本发明的。本技术领域的行家们都知道，本发明也可以用编程得存取存储装置 20 并履行程序如上述那样处理数据的微处理器付诸实施的。



10
MSB
数据源
LSB
20
MSB
存储装置
LSB
30
检错码发生器

图 1



20
MSB
存储器
LSB
40
纠错
50
利用电路
60
检错

图 2



40
41
42
48
锁存器
锁存器
44
49
46
43
60
奇偶校验
+
/2
平均值
45
S1
S2
E
C
控制器
SEL
47

图 3



数据入
S0
S1
不良
S2
S3
S4
404
误差信号
401
412
402
414
选通信号 1
410
锁存器 41
S0
S2
S3
403
406
416
选通信号 2
锁存器 42
S0
S2
418
408
控制信号
数据出
S0
S2
S2 + S0
2
t

图 4



数据入
S0
S1
不良
S2
不良
S3
S4
S5
404
502
401
508
误差信号
402
410
504
512
选通信号1
锁存器41
S0
S3
S4
403
406
506
选通信号2
锁存器42
S0
S3
514
408
510
控制信号
数据出
S0
S0
S3
S3 + S0
2
t

图 5