

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5652494号
(P5652494)

(45) 発行日 平成27年1月14日(2015.1.14)

(24) 登録日 平成26年11月28日(2014.11.28)

(51) Int. Cl. F I
HO 1 S 5/022 (2006.01) HO 1 S 5/022
HO 1 S 5/024 (2006.01) HO 1 S 5/024

請求項の数 3 (全 8 頁)

<p>(21) 出願番号 特願2013-72479 (P2013-72479) (22) 出願日 平成25年3月29日 (2013.3.29) (65) 公開番号 特開2014-197608 (P2014-197608A) (43) 公開日 平成26年10月16日 (2014.10.16) 審査請求日 平成26年9月17日 (2014.9.17)</p> <p>早期審査対象出願</p>	<p>(73) 特許権者 000102212 ウシオ電機株式会社 東京都千代田区大手町二丁目6番1号 (74) 代理人 100109519 弁理士 原田 正樹 (72) 発明者 前嶋 剛 兵庫県姫路市別所町佐土1194番地 ウ シオ電機株式会社内 (72) 発明者 佐藤 弘人 兵庫県姫路市別所町佐土1194番地 ウ シオ電機株式会社内</p> <p>審査官 古田 敦浩</p>
--	---

最終頁に続く

(54) 【発明の名称】 半導体レーザ装置

(57) 【特許請求の範囲】

【請求項1】

半導体レーザチップと、当該半導体レーザチップを搭載するサブマウントと、を備えた半導体レーザ装置において、

前記サブマウントは、シート状グラファイトが積層された積層体から構成され、その積層方向が、前記半導体レーザチップの厚み方向に略直交する方向であり、

前記半導体レーザチップを搭載する側の前記サブマウントの表面には、溝部が設けられ、

当該溝部の少なくとも一部は、前記半導体レーザチップと前記サブマウントを接合する接合材で埋められていることを特徴とする半導体レーザ装置。

10

【請求項2】

前記溝部は、前記サブマウントの表面側が前記接合材で埋められており、前記サブマウントの内部側には空間部分が設けられていることを特徴とする請求項1に記載の半導体レーザ装置。

【請求項3】

前記接合材は、金スズはんだであることを特徴とする請求項1、または、請求項2に記載の半導体レーザ装置。

【発明の詳細な説明】

【技術分野】

【0001】

20

本発明は、半導体レーザ装置に関する。更に詳しくは、半導体素子を搭載するサブマウント部分の構造に特徴を持つ半導体レーザ装置に関する。

【背景技術】

【0002】

近年、半導体レーザ装置は、種々の分野で利用されている。特に、高出力の半導体レーザ装置の実現が期待されている。このような状況の中で、従来から、半導体レーザ装置の半導体レーザチップを搭載するサブマウント材料には、熱応力を緩和するための工夫がなされている。例えば、半導体レーザチップとしてガリウム砒素(GaAs)を母材とする場合、類似の熱膨張率を持つ炭化珪素(SiC)や窒化アルミニウム(AlN)などが用いられている。このような技術として、例えば、特許文献1が知られている。この従来技術について、図5を用いて説明する。

10

【0003】

図5には、従来の半導体レーザ装置75が記載されている。従来の半導体レーザ装置75は、金スズはんだから成る接合部材72aを介してGaAsから成る半導体レーザチップ71とSiCから成るサブマウント73とが接合されている。また、サブマウント73の反対側の面には、ヒートシンク74が、接合部材72bを介して接合されている。この接合部材72bとしては、例えば、SnAgCuはんだを用いることができる。また、ヒートシンク73は半導体レーザチップ71に対して分割して接合されており、かかる構成によって、半導体レーザチップ71に加わる歪が緩和される、としている。

しかし、このような材料は、半導体レーザ装置の駆動時に半導体レーザチップから発生する熱を十分に排熱することができない、といった問題があった。

20

【0004】

一方、特許文献2には、高い熱伝導率を有するサブマウント材料として、シート状のグラファイト積層体を利用する試みがなされている。しかし、グラファイト積層体をサブマウント材として半導体レーザチップを接合すると、当該半導体レーザチップに熱膨張差に起因する応力が加わり、当該半導体レーザチップが劣化、破損する、といった問題があった。具体的には、グラファイト積層体の積層方向の熱膨張係数は、 $20 \times 10^{-6} \sim 35 \times 10^{-6} \text{ K}^{-1}$ であり、GaAsなどの半導体レーザチップの熱膨張係数(例えば、GaAs単結晶の熱膨張係数は $6.8 \times 10^{-6} \text{ K}^{-1}$)に比べてかなり大きい。そのため、半導体レーザチップとグラファイト積層体から成るサブマウントとの接合時に半導体レーザチップに大きな歪が発生する。この大きな歪が、当該半導体レーザチップの劣化、破損を発生させる、といった問題があった。

30

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2007-19087号公報

【特許文献2】特表2012-533882号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

そこで、本発明の課題は、半導体レーザチップの駆動時に発生する熱を効率よく排熱すると共に、半導体レーザチップとサブマウントとの接合時に熱膨張率差によって発生する応力を低減できる半導体レーザ装置を提供することにある。

【課題を解決するための手段】

【0007】

本発明の半導体レーザ装置は、半導体レーザチップと、当該半導体レーザチップを搭載するサブマウントと、を備えた半導体レーザ装置において、

前記サブマウントは、シート状グラファイトが積層された積層体から構成され、その積層方向が、前記半導体レーザチップの厚み方向に略直交する方向であり、

前記半導体レーザチップを搭載する側の前記サブマウントの表面には、溝部が設けられ

40

50

、当該溝部の少なくとも一部は、前記半導体レーザチップと前記サブマウントを接合する接合材で埋められていることを特徴とする。

【0008】

また、前記溝部は、前記サブマウントの表面側が前記接合材で埋められており、前記サブマウントの内部側には空間部分が設けられていることを特徴とする。

【0009】

更には、前記接合材は、金スズはんだであることを特徴とする。

【発明の効果】

【0010】

本発明の半導体レーザ装置によれば、半導体レーザチップを搭載したサブマウントが面方向の熱伝導率が高いシート状のグラファイトを半導体レーザチップの接合面と直交する積層した構造を採用することで、半導体レーザチップから発生する熱を効率よく除熱することができる。更に、当該サブマウントに半導体レーザチップを搭載する面（以下、主面とも称する）に溝を設け、当該溝に半導体レーザチップと当該サブマウントを接合する接合材が充填されていることで、当該半導体レーザチップに発生する歪を低減することが可能となり、半導体レーザチップに発生する歪を抑制し、且つ、除熱性に優れた半導体レーザ装置を提供することができる。

【図面の簡単な説明】

【0011】

【図1A】本発明の半導体レーザ装置における構造の概略を示す概略図であって、全体構成を示す斜視図である。

【図1B】本発明の半導体レーザ装置における構造の概略を示す概略図であって、半導体レーザチップ側から見た平面図である。

【図1C】本発明の半導体レーザ装置における構造の概略を示す概略図であって、図1Bに示したA-A断面図である。

【図2】本発明の半導体レーザ装置におけるサブマウントに形成された溝部と、当該溝部の少なくとも一部を埋める接合材の状態を示す概念図である。

【図3】本発明の半導体レーザ装置と比較例との最大主応力を比較するグラフである。

【図4】本発明の半導体レーザ装置と比較例とのY方向における垂直応力を比較するグラフである。

【図5】従来の半導体レーザ装置の構成を示す概略断面図である。

【発明を実施するための形態】

【0012】

本発明の半導体レーザ装置は、シート状のグラファイト積層体から構成されるサブマウントにおいて、半導体レーザチップとの接合面に溝部を設け、当該溝部に接合材を充填することで、半導体レーザチップに発生する応力を緩和するものである。以下に、本発明の半導体レーザ装置の具体的な実施例を示す。

【実施例1】

【0013】

図1Aから図1Cは、本発明の半導体レーザ装置の概略構成を示す図である。図1Aは全体構成を示す斜視図である。また、図1Bは、サブマウント2に搭載された半導体レーザチップ1側から見た平面図であり、図1Cは、図1Bに示すA-A断面を示した概略断面図である。

【0014】

図1Aでは、半導体レーザチップ1がサブマウント2にはんだ層3を介して固着されている。はんだ層3に使用するはんだ材としては、例えば、金スズはんだが用いられる。また、半導体レーザチップ1は、光を出射する複数のエミッタが略一直線上に並んだ構成と成っており、当該エミッタに対応して光取り出し口5が設けられている。本実施例では、光取り出し口5が一直線上に10個並んだアレータイプの半導体レーザチップを中心の

10

20

30

40

50

対称軸で切断した半分の部分（光取り出し口 5 の数で 5 つ分）を示している。

【 0 0 1 5 】

また、サブマウント 2 は、熱伝導率の高いシート状のグラファイトを積層した積層体で構成されている。その積層方向は、半導体レーザチップ 1 の厚み方向に対して略直交する方向と成るように配置されている。更に、半導体レーザチップ 1 を搭載するサブマウント 2 の表面には、半導体レーザチップ 1 との電氣的な導通や、はんだとの接合強度確保のために金属層 4 が形成されている。また、サブマウント 2 には、溝部 1 1 が形成され、この溝部 1 1 の少なくとも一部は、はんだ層 3 に用いるはんだ材（接合材とも称する）で、埋められている。

【 0 0 1 6 】

なお、図 1 A において不図示であるが、当該サブマウント 2 の半導体レーザチップ 1 が搭載された面とは反対側の面には、ヒートシンクがはんだを介して接合されている。この部分に用いられるはんだ材料は、例えば S n A g C u はんだを用いることができる。また、ヒートシンクとしては、銅などの比較的熱伝導性の良い材料を用いることができる。

【 0 0 1 7 】

ここで、サブマウント 2 に用いたシート状のグラファイト積層体は、シート面と平行な方向の熱伝導率が約 1 7 0 0 (W / m · k) であり、シート積層方向の熱伝導率が約 7 (W / m · k) のものである。つまり、シート面と平行な方向の方が伝熱性に優れ、排熱に適している。そこで、半導体レーザチップの厚み方向と当該グラファイト積層体のシート積層方向は略直交する方向に配置されている。また、溝部 1 1 は、前記グラファイト積層体のシート積層方向と略平行な方向で設けられることになる。

【 0 0 1 8 】

また、溝部 1 1 はサブマウント 2 全体に対して、少なくとも 1 つ形成されている。例えば、各エミッタの数に対応したものであっても、それ以上の数であっても良い。更に、溝部 1 1 のサブマウント基体 1 0 の厚み方向の深さは、サブマウント基体 1 0 の 1 / 5 程度あれば良く、厚み全域に亘って形成されていても良い。

【 0 0 1 9 】

図 1 B は、本発明の半導体レーザ装置 1 5 を半導体レーザチップ 1 側から見た平面図である。図 1 B によれば、半導体レーザチップ 1 の光取り出し口 5 が直線状に 5 つ並んだ部分が表示されている。また、サブマウント 2 には、はんだ層 3 の一部と、表面に形成された金属層 4 とが表示されている。また、破線 A - A で示している部分の断面図が図 1 C である。

【 0 0 2 0 】

図 1 C では、(b) に図 1 B における A - A 断面図を示し、(a) には、(b) において破線円で括った部分の拡大図を示している。サブマウント基体 1 0 の表面には半導体レーザチップ 1 が搭載されている。また、サブマウント基体 1 0 の表面から内部方向に溝部 1 1 が形成されている。この溝部 1 1 の内部は、少なくとも一部がはんだ 9 で埋められている。(a) で示した拡大図では、サブマウント基体 1 0 の表面に金属層 4 が形成され、この金属層 4 の上にはんだ層 3 が形成されている。また、サブマウント基体 1 0 の上に配置された半導体レーザチップ 1 には、エミッタ領域 6 で発生した光を外部に出射する光取り出し口 5 が形成されている。当該光取り出し口 5 以外の半導体レーザチップ 1 の表面には、上側電極 8 が設けられている。また、エミッタ領域 6 のサブマウント基体 1 0 側には下側電極 7 が形成されている。更には、サブマウント基体 1 0 に形成された溝部 1 1 の内部は、はんだ 9 で少なくとも一部が埋められている。

【 0 0 2 1 】

図 2 に示すのは、サブマウント基体 1 0 に形成された溝部 1 1 と、当該溝部 1 1 の少なくとも一部を埋めるはんだ 9（接合材）の状態を示す概念図である。半導体レーザチップ 1 がサブマウント基体 1 0 の上にはんだ層 3 を介して接合されている。なお、図 1 C (a) で記載した金属層 4 や下側電極 7 等の構成は同様であるが、図 2 においては省略している。当該サブマウント基体 1 0 に形成された溝部 1 1 は、はんだ 9 が当該溝部全体に充填された形で埋められている。また、当該溝部 1 1 に対して、はんだ 9 a の部分のみ埋めら

10

20

30

40

50

れており、その他の部分には空間 1 2 が形成されている場合であっても良い。更には、当該溝部 1 1 に対して、はんだ 9 b の部分のみ埋められており、その他の部分には空間 1 2 が形成されている場合であっても良い。後述するように、当該溝部 1 1 が形成され、当該溝部 1 1 の内部の少なくとも一部にはんだ 9、9 a、9 b が埋められることにより、製造時に発生する熱膨張率差に起因する応力が低減される。

【 0 0 2 2 】

図 3 は、サブマウントに形成した溝部の幅が 1 0 μ m の場合に関して、当該溝部内がはんだで埋められている本発明の半導体レーザー装置における応力を有限要素法による温度解析結果から求めたものである。比較用に、当該溝部にはんだが無く、空間のみの場合を示している。図 3 の縦軸は最大主応力 (M P a) を示し、横軸は半導体レーザーチップの X 方向の位置 (m m) を示している。横軸の原点 (0 m m の位置) は当該半導体レーザーチップの中心 (図中の対称面) を示し、各距離は破線矢印で示した X 方向の位置を示している。図中下に示したグラフには、本実施例の計算結果を実線で示し、比較用の計算結果を点線で示している。本発明の構成では、発生する応力が全体的に低く、半導体レーザーチップに発生した歪が緩和されていることが判る。

10

【 0 0 2 3 】

図 4 は、図 3 と同様に、サブマウントに形成した溝部の幅が 1 0 μ m の場合に関して、当該溝部内がはんだで埋められている本発明の半導体レーザー装置における応力を有限要素法による温度解析結果から求めたものである。比較用に、当該溝部にはんだが無く、空間のみの場合を示している。図 4 の縦軸は Y 方向の垂直応力 (M P a) を示し、横軸は半導体レーザーチップの X 方向の位置 (m m) を示している。横軸の原点 (0 m m の位置) は、図 3 の場合と同様である。図中下に示したグラフには、本実施例の計算結果を実線で示し、比較用の計算結果を点線で示している。本発明の構成では、発生する応力が全体的に低く、半導体レーザーチップに発生した歪が緩和されていることが判る。

20


【 符号の説明 】


【 0 0 2 4 】


- 1 半導体レーザーチップ
- 2 サブマウント
- 3 はんだ層
- 4 金属層
- 5 光取り出し口
- 6 エミッタ領域
- 7 下側電極
- 8 上側電極
- 9 はんだ
- 1 0 サブマウント基体
- 1 1 溝部
- 1 2 空間部分
- 1 5 半導体レーザー装置
- 7 1 半導体レーザーチップ
- 7 2 a 接合部材
- 7 2 b 接合部材
- 7 3 サブマウント
- 7 4 ヒートシンク
- 7 5 半導体レーザー装置


30


40


【 1 A】





【 1 B】





【 1 C】





【 2】




【图 3】



【图 4】



【图 5】



フロントページの続き

- (56)参考文献 特開平8 - 191121 (JP, A)
特開平10 - 330177 (JP, A)
特開2002 - 284514 (JP, A)
特開2003 - 188323 (JP, A)
特開2006 - 344764 (JP, A)
特開2009 - 158645 (JP, A)
国際公開第2004/077630 (WO, A1)

- (58)調査した分野(Int.Cl., DB名)
H01S 5/00 - 5/50