

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 21/66 (2006.01)

H01L 21/68 (2006.01)



[12] 发明专利说明书

专利号 ZL 200610066572.5

[45] 授权公告日 2008 年 11 月 12 日

[11] 授权公告号 CN 100433283C

[22] 申请日 2006.4.3

[21] 申请号 200610066572.5

[30] 优先权

[32] 2005.4.6 [33] US [31] 11/099,966

[73] 专利权人 台湾积体电路制造股份有限公司

地址 台湾省新竹科学工业园区力行六路
8 号

[72] 发明人 陆晓慈 林进祥 吴华书 林嘉祥
陈桂顺

[56] 参考文献

CN1441318A 2003.9.10

CN1458667A 2003.11.26

KR100447257B B1 2004.11.9

US6420791B1 2002.7.16

审查员 方 岩

[74] 专利代理机构 北京中原华和知识产权代理有
限责任公司

代理人 寿 宁 张华辉


权利要求书 2 页 说明书 7 页 附图 5 页

[54] 发明名称

半导体制造的系统与方法

[57] 摘要

本发明是有关于一半导体制造的系统与方法，
包含由一第一遮罩层与一邻近层形成一有图案的叠
对标的。此叠对标的以辐射线照射。因此，反射
的光线可由其图案和邻近层所侦测出来，且此图案
的位置可经由反射光线而确认。本发明更包括一半
导体制程的叠对标的量测系统。此量测系统至少包
括一产生器以及一侦测器，此产生器是以辐射线照
射一叠对标的；此侦测器是用以侦测叠对标的的反
射光线。



1、一种半导体制造的方法，其特征在于其至少包括下列步骤：

形成一叠对标的，该叠对标的包括以一第一遮罩层与一邻近层所形成的图案，其中该邻近层具有一开口，该第一遮罩层设于该开口中，且该邻近层与该开口中的第一遮罩层具不同的反射率；以及

以辐射线照射该叠对标的，该叠对标的藉此能反射光线并定位该叠对标的位置。

2、根据权利要求1所述半导体制造的方法，其特征在于其更包括了以下步骤：

分别由该第一遮罩层与该邻近层侦测出第一反射光线和第二反射光线，其中该第一反射光线和该第二反射光线是为不同的光线；以及

依该第一反射光线和该第二反射光线来定位该图案的位置。

3、根据权利要求1所述半导体制造的方法，其特征在于其中该第一遮罩层是为一盒中盒校正图案中的外盒。

4、根据权利要求3所述半导体制造的方法，其特征在于其更包括了形成该盒中盒校正图案中的内盒。

5、根据权利要求4所述半导体制造的方法，其特征在于其中该内盒与该外盒由两个不同的遮罩层所形成。

6、根据权利要求4所述半导体制造的方法，其特征在于其中该内盒包括一光阻层。

7、根据权利要求3所述半导体制造的方法，其特征在于其中该外盒包括至少一栓塞层。

8、根据权利要求1所述半导体制造的方法，其特征在于其更包括了加入至少一种对比加强材料于该第一遮罩层或该邻近层中。

9、一种半导体制造的系统，其特征在于其至少包括：

一产生器，是以辐射线照射一叠对标的，该叠对标的包含以一第一遮罩层与一邻近层所形成的图案，其中该邻近层具有一开口，该第一遮罩层设于该开口中，且该邻近层与该开口中的第一遮罩层具不同的反射率；以及

一侦测器，是用以侦测该叠对标的的反射光线，其中该反射光线是作为叠对量测之用，且该反射光线包括至少两束不同的光线。

10、根据权利要求9所述的半导体制造的系统，其特征在于其中该叠对标的包括一盒中盒校正图案。

11、一种半导体制造的方法，其特征在于其至少包含下列步骤：

形成一叠对标的，其中该叠对标的包括了一图中图校正图案的外图和

一邻近的介电层，其中该外图包括一由栓塞材料形成的开口，该开口设于该介电层中；

加入至少一种对比加强材料以形成该外图或该介电层；

以辐射线照射该叠对标的；

分别由该外图与该介电层侦测出第一反射光线和第二反射光线，该第一和第二反射光线是为不同的光线；

基于该第一和第二反射光线定位该外图的位置，以及形成该图中图校正图案中的内图，其中该内图与该外图由两个不同的遮罩层所形成。

半导体制造的系统与方法

技术领域

本发明涉及一种半导体制造的系统与方法，特别是涉及一种半导体制程中叠对量测的系统与方法。

背景技术

半导体集成电路工业经历了快速的成长。集成电路材料与设计的技术性发展已生产了许多世代的集成电路，而每个世代的集成电路都较前一世代拥有更小的尺寸与更复杂的电路。

目前，半导体元件是经由图案化连续的图案层和非图案层加以制造，且连续的图案层之间，其特征是彼此相关的。在制造过程中，每一个图案层必须和前一图案层精确对准。因此，图案识别是成功的微影技术的关键部分。

常见的图案识别是以一图案校正技术完成。一较低的(前一个)图案层包括一叠对标的，如此位于一较高的(下一个)图案层的第二个图案才能加以校正。然而，此校正技术于确认叠对标的时有困难之处，特别是镶嵌制程或双镶嵌制程等制造技术。其他制程亦有相同的困难。

由此可见，上述现有的半导体制程在制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决现有的半导体制程存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体制造的系统和方法，便成了当前业界极需改进的目标。

有鉴于上述现有的半导体制程存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体制造的系统和方法，能够改进一般现有的半导体制程，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

为解决上述和其他的问题，并且达到本发明所主张的技术优点，本发明提供一种半导体制造的系统与方法，以改善既有技术的操作性能。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体制造的方法，至少包括下列步骤：形成一叠对标

的，该叠对标的包括以一第一遮罩层与一邻近层所形成的图案，其中该邻近层具有一开口，该第一遮罩层设于该开口中，且该邻近层与该开口中的第一遮罩层具不同的反射率；以及以辐射线照射该叠对标的，该叠对标的藉此能反射光线并定位该叠对标的的位置。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体制造的方法，其更包括了以下步骤：分别由该第一遮罩层与该邻近层侦测出第一反射光线和第二反射光线，其中该第一反射光线和该第二反射光线是为不同的光线；以及依该第一反射光线和该第二反射光线来定位该图案的位置。

前述的半导体制造的方法，其中所述的第一遮罩层是为一盒中盒(box-in-box)校正图案中的外盒。

前述的半导体制造的方法，其更包括了形成盒中盒校正图案中的内盒。

前述的半导体制造的方法，其中内盒与外盒由两个不同遮罩层所形成。

前述的半导体制造的方法，其中所述的内盒包括一光阻层。

前述的半导体制造的方法，其中所述的外盒包括至少一栓塞层。

前述的半导体制造的方法，其更包括了加入至少一种对比加强材料于该第一遮罩层或该邻近层中。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体制造的系统，至少包括：一产生器，是以辐射线照射一叠对标的，该叠对标的包含以一第一遮罩层与一邻近层所形成的图案，其中该邻近层具有一开口，该第一遮罩层设于该开口中，且该邻近层与该开口中的第一遮罩层具不同的反射率；以及一侦测器，是用来侦测该叠对标的的反射光线，其中该反射光线是作为叠对量测之用，且该反射光线包括至少两束不同的光线。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体制造的系统，其中所述叠对标的包括一盒中盒校正图案。

本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种半导体制造的方法，至少包括下列步骤：形成一叠对标的，其中该叠对标的包括了一图中图(figure-in-figure)校正图案的外图和一邻近的介电层，其中该外图包括一由栓塞材料形成的开口，该开口设于该介电层中；加入至少一种对比加强材料以形成该外图或该介电层；以辐射线照射该叠对标的；分别由该外图与该介电层侦测出第一反射光线和第二反射光线，该第一和第二反射光线是为不同的光线；基于该第一和第二反射光线定位该外图的位置；以及形成该图中图校正图案中的内图，其中该内图与该外图由两个不同的遮罩层所形成。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

为了达到上述目的，本发明提供了一种半导体制造的方法，以第一遮罩

层与邻近层形成一叠对标的，此叠对标的包括了一图中图校正图案的外图和邻近的介电层，其中该外图包括由栓塞材料形成的开口；在该外图或该介电层中加入至少一种对比加强材料；再以辐射线将此叠对标的曝光；由该外图与该介电层侦测出不同的第一反射光线和第二反射光线，而此外图位置可经由上述的两反射光线确认之；且此图中图校正图案的内图与外图是由两个不同的遮罩层所形成。

另外，为了达到上述目的，本发明另提供了一种在半导体制程中，一叠对标的量测的系统。此系统主要包括将一叠对标的以辐射线曝光的一辐射产生器，和侦测该叠对标的的反射光线的一侦测器，且该反射光线包括至少两束不同的光线。

经由上述可知，本发明提供一半导体制造的方法，包括由一第一遮罩层与一邻近层形成一有图案的叠对标的。此叠对标的以辐射线照射。因此，反射的光线可由其图案和邻近层所侦测出来，且此图案的位置可经由反射光线而确认之。

借由上述技术方案，本发明半导体制造的系统与方法至少具有下列优点：

习知的图案校正技术应用于各种半导体制造技术时，于确认图案校正程序中必要的叠对标的，有实际上的困难。此困难可藉由本发明中侦测由叠对标的所反射的不同光线而定位该叠对标的的确切位置，进而提升各种半导体制造技术(如微影制程)的良率。

综上所述，本发明具有上述诸多优点及实用价值，其不论在产品结构、制造方法或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的半导体制程具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图 1a 是绘示依据本发明的实施例的一盒中盒校正图案。

图 1b 是绘示依据本发明的实施例的一叠对量测的方法。

图 2a-2b 是绘示依据本发明的实施例的包含叠对标的的部分半导体元件。

图 3 是绘示依据本发明的实施例的包含叠对标的的半导体元件。

10：方法

12：形成一叠对标的的步骤

14: 以辐射线照射叠对标的	16: 由此叠对标的侦测反射光线的步骤
18: 确认此叠对标的的外盒的步骤	100: 盒中盒校正图案
102: 内盒	104: 外盒
106: 介电层	107: 叠对标的
108: 剖面线	200: 部分半导体元件
202: 金属层间介电层	204: 基材
300: 部分的半导体元件	

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的半导体制造的系统与方法其具体实施方式、结构、制造方法、步骤、特征及其功效,详细说明如后。

本发明提供了许多不同的实施例或范例以完成本发明所揭露的不同特征。特定范例的元件及安排乃描述于后以简化本发明的揭露内容。当然,这些范例仅为举之用而非为限制。另外,本发明的揭露内容可能在各范例中重复参考数字及/或字母。此重复是为了使范例更简单明了,而并非在不同的实施例及/或结构之间存在一特定的关连性。而且,在叙述中一第一特征的结构覆盖或位于一第二特征的上方,这可能包括了此第一和第二特征为直接接触的实施例,但可能也包括了此第一和第二特征之间插入额外特征的实施例,即表示此第一和第二特征并非直接接触。

本发明所提供的改良式图案识别技术是利用邻近介电层间由于组成材料不同,因而产生不同反射率。所以,藉由外盒及其邻近介电层间不同的反射比,即可确认外盒的精确位置。

请参阅图 1a 所示,依据本发明的实施例的盒中盒(box-in-box)图案识别技术,利用一内盒 102 以校正一叠对标的 104。于本发明的范例中,此叠对标的为一外盒。此范例的目的,是表示此外盒 104 形成于一较低的(前一个)图案层且此内盒 102 形成于一较高的(下一个)图案层。而上述两者之间可能存在一个以上的非图案层。

在一范例中,此内盒 102 的宽度约介于 5 微米至 30 微米之间,此外盒 104 的宽度约介于 10 微米至 40 微米之间。因此,一介于盒子 102 与 104 间的距离 h_1 约介于 5 微米至 20 微米之间。要注意的是,本发明所揭露的内容亦考虑了盒子 102 与 104 的其他尺寸。同样可理解地,范例中所使用的是方形,而其他图案如三角形,矩形,圆形和其余形状亦可使用。

请参阅图 1b 所示,一叠对量测方法 10 由步骤 12 开始,此步骤是为形成一叠对标的。随后的步骤 14,以辐射线将此叠对标的曝光。随后的步骤

16, 由此叠对标的侦测反射光线, 而此外盒 104(图 1a)可由方法 10 的步骤 18 识别之。一旦此外盒 104 被确认, 则内盒 102 的位置即可据此校正。

制造各式各样的半导体元件时均可利用此方法 10(不论是否使用镶嵌技术), 如记忆体元件(包含但不限于静态随机存取记忆体(SRAM)), 逻辑元件(包含但不限于金属氧化物半导体场效应电晶体(MOSFET)), 及/或其他元件。此方法 10 将进一步地描述与绘示于图 2a-2b 和图 3 中的部分半导体元件。

请参阅图 2a 所示, 其中绘示了一部份的盒中盒校正图案 100 的视图。在此实施例中, 外盒 104 已经由第一微影制程所形成, 而内盒(未绘示于图中)由第二微影制程所形成。

请参阅图 2b 所示, 其中绘示了一部分半导体元件 200 的截面视图(沿着图 2a 中的一剖面线 108), 图中包括了图 2a 里部分的盒中盒校正图形 100。在本实施例中, 此部分半导体元件 200 包括一基材 204, 一叠对标的 107(包括了一介电层 106 与外盒 104), 与一金属层间介电层 202。此包括了介电层 106 与外盒 104 的叠对标的 107 可依据方法 10 中的步骤 12 形成。

在一范例中, 此基材 204 可能包括了一单一元素的半导体, 如单晶硅, 多晶硅, 非晶硅及/或锗; 一化合物半导体, 如碳化硅及/或砷化镓; 一掺入杂质的半导体, 如硅锗, 磷砷化镓, 砷化铟铝及/或磷化镓铟(SiGe, GaAsP, AlInAs, and/or GaInP)。而且, 此基材 204 可能包括基体半导体(bulk semiconductor), 如基体硅, 且此基体半导体可能包括一磊硅晶层。或者它也可能包括一绝缘半导体的基材, 如硅绝缘体(SOI)基材, 或一薄膜电晶体(TFT)基材。此基材 204 或者也可能包括复合的硅结构或一多层的化合物半导体结构。

在一实施例中, 此介电层 106 可能以化学汽相沈积法(CVD), 电浆增强型化学汽相沈积法(PECVD), 物理汽相沈积法(PVD), 离子化物理汽相沈积法(I-PVD), 原子层沈积法(ALD), 旋转涂布及/或其他制程沈积于基材 204 的表面上。此介电层 106 可能包括低介电常数材料, 碳掺杂氧化硅, 二氧化硅, 聚亚酰胺, 旋转涂布氧化硅(SOC), 掺氟硅玻璃(FSG), 黑钻石(是位于加州圣克拉拉的应用材料公司的产品), 干胶(Xerogel), 气胶(Aerogel), 非晶态掺氟碳化物(amorphous fluorinated carbon), 及/或其他材料。在一范例中, 此低介电常数材料可能是多孔隙的, 及/或介电常数在约 2.8 以下。

此介电层 106 可能包括一单层或复数个层。在一范例中, 此介电层 106 的厚度约介于 100 奈米和 2 微米之间。然而, 本发明所揭露的内容中此介电层 106 的厚度亦可考虑为其他厚度。

外盒 104 为以微影, 蚀刻及/或其他方法在介电层 106 中形成的一开口。此外盒 104 可能为一介层孔, 一沟渠及/或任何其他开口。此外盒 104 可填入一个以上的栓塞, 栓塞的材料可能包括一种以上的导电材料, 如铝, 铝合

金, 铜, 铜合金, 钨, 及/或其他导电材料。

在一实施例中, 一种以上的对比加强材料 (contrast enhancing material) 可选择性地用于此叠对标的 107 中的介电层 106 或外盒 104 上。此一种以上的对比加强材料可包括多种材料, 如一种以上的染料, 及/或其他材料。此染料可包括一种以上的有机及/或无机材料。此一种以上的对比加强材料可具有吸收性及/或反射性。

根据此方法 10 的步骤 14, 叠对标的 107 可以习知技术中合适的产生器所产生的辐射线照射。此辐射线可能为可见光, 不可见光, 萤光, 及/或偏极光(此辐射线可能包含一单一模态或复数个模态)。此辐射线可具有一单一波长或复数个波长。

在一范例中, 此产生器可包括一不可见光电磁波产生器, 其可产生多种不可见光的电磁波, 如 X 射线, 紫外线(UV), 远紫外线(DUV), 及/或其他电磁波。此外, 此产生的电磁波可能为萤光及/或偏极光(此电磁波可能包含一单一模态或复数个模态), 且可具有一单一波长或复数个波长。

根据此方法 10 的步骤 16, 由此叠对标的 107 产生的反射光线可由一侦测器所侦测, 此侦测器可包括一波长散布分析仪 (wavelength dispersive spectrometer), 一能量散布分析仪 (energy dispersive spectrometer), 及或其它侦测器。因为由此介电层 106 所产生的反射光线与由外盒 104 所产生的反射光线并不相同, 因此可确认外盒 104 的位置。如此, 一内盒(图 3)可被放置于适当的位置。此步骤 16 可由一线上或离线的叠对标的量测系统所完成。

请参阅图 3 所示, 其是根据本发明所揭露的一个以上的实施例, 绘示了一进一步形成的部分半导体元件 300。在一实施例中, 此部分半导体元件 300 包括一内盒 102, 其是由另一习知的微影制程所形成。在此范例中, 此内盒 102 可为一光阻层, 其可包括一正光阻, 负光阻, 电子束光阻, 及/或其他型态的光阻。

本发明已考虑多种可能的变化范例。在一范例中, 于步骤 14 之前, 除了加入一种以上可选用的加强对比材料于外盒 104 或介电层 106 中, 也可加入第一对比加强材料于外盒 104 中, 而第二对比加强材料则加入介电层 106 中。在第二范例中, 此方法 10 可能被应用于其他的叠对标的 design, 如框架中的框架 (frame-in-frame), 区段框架 (segment-frame), 先进成像量测 (advanced imaging metrology), 及短游标尺 (short vernier)。在第三范例中, 除了依靠由外盒 104 及介电层 106 所产生的不同反射光线外, 也可利用缺少两者之一的反射光线来确认此外盒 104 的位置。在第四范例中, 在一双镶嵌制程里, 一个层孔可能形成于一沟渠开口形成之前或之后。因此, 本发明所揭露的内容已考虑许多变化的可能性。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。




图1a




图1b




图 2a




图 2b




图 3