

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：94118352

※申請日期：94.6.3

※IPC 分類：H01L 21/60

一、發明名稱：(中文/英文)

形成鐳接凸塊的方法 /

Method for forming bumps

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

日月光半導體製造股份有限公司 /

ADVANCED SEMICONDUCTOR ENGINEERING, INC.

代表人：(中文/英文)

張虔生 / CHANG, JASON

住居所或營業所地址：(中文/英文)

高雄市楠梓加工出口區經三路二十六號 / 26 Chin 3rd Rd., Nantze

Export Processing Zone, Kao-Hsiung City, Taiwan, R.O.C.

國 籍：(中文/英文)

中華民國 / TWN

三、發明人：(共 2 人)

姓 名：(中文/英文)

1. 黃敏龍 / HUANG, MIN-LUNG

2. 吳宗樺 / WU, TSUNG-HUA

國 籍：(中文/英文)

1. 中華民國 / TWN

2. 中華民國 / TWN

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☐ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☐ 有主張專利法第二十七條第一項國際優先權：

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係提供一種形成銲接凸塊的方法。

【先前技術】

覆晶接合(flip-chip)技術是目前廣為利用的電子構裝技術。不同於傳統封裝技術的是，在覆晶接合技術中，晶粒(die)不再是將銲墊經由打金線(wire bonding)的方式來電性連接到一封裝基板上，而是將其反轉過來透過銲接凸塊來電性連接並裝著(mount)到封裝基板上。由於覆晶接合技術不需要金線的連接，故能大幅縮小封裝體的尺寸以及增加晶粒與封裝基板間電路傳遞的速度。

請參考第 1 圖至第 6 圖，第 1 圖至第 6 圖為習知形成銲接凸塊 10 的方法示意圖。如第 1 圖所示，首先提供一基底 12，例如：已完成內部元件及線路設置之晶圓。基底 12 之表面上包含有一圖案化之保護層 14 (passivation layer)，且保護層 14 暴露出複數個銲墊 16。其中銲墊 16 可由銅或鋁所構成，藉以電性連接形成於基底 12 中之內部線路(圖中未顯示)與封裝基板上之外部線路(圖中未顯示)。

如第 2 圖所示，接著利用濺鍍、沉積與蝕刻等製程形成複數層堆疊之凸塊下金屬層 18(under bump metallurgy

layer)，並覆蓋於每一鐳墊 16 及保護層 14。其中凸塊下金屬層 18 可依序由鋁/鎳鈇/銅或鈦/鎳鈇/銅所構成。如第 3 圖所示，然後於整個基底 12 表面形成一光阻層 20，覆蓋於保護層 14 與凸塊下金屬層 18 上方。其中光阻層 20 的材料可為乾膜光阻或液態光阻。

接著如第 4 圖所示，進行一曝光與顯影製程將光阻層 20 圖案化，以於光阻層 20 形成複數個開口 22，相對應地暴露出各鐳墊 16 上方之凸塊下金屬層 18。如第 5 圖所示，然後利用電鍍的方式將一鐳料 24 填佈於各開口 22 中，其中鐳料 24 可為錫或銅等材料。接著剝除光阻層 20。如第 6 圖所示，最後進行一回鐳(reflow)製程，以形成複數個鐳接凸塊 10 於各相對應之鐳墊 16 上方，完成習知形成鐳接凸塊 10 的方法。

然而習知於光阻層 20 中形成複數個開口 22 時，受到凸塊下金屬層 18 反射的曝光光線以及顯影製程所使用之顯影液與化學溶劑等因素的影響，將會無可避免的侵蝕各開口 22 中與凸塊下金屬層 18 相連接之部分的光阻層 20 底部，造成底切現象，形成大小程度不同之底切孔 26，進而導致後續填入開口 22 中之鐳料 24 除了覆蓋暴露於開口 22 中之凸塊下金屬層 18，亦同時填滿被侵蝕之光阻層 20 底部的底切孔 26。因此當後續進行回鐳製程時，填入於開口

22 之鐳料 24 將會因底切孔 26 所填入之鐳料 24 的緣故，而導致鐳接凸塊 10 的底面積較原先預定為大，且大小不一，進而影響整個製程的良率與穩定性。因此，如何能夠有效控制鐳接凸塊於回鐳製程時之大小即為當前重要的課題之一。

【發明內容】

本發明之主要目的在於提供一種形成鐳接凸塊的方法，來解決上述習知之問題。

根據本發明之申請專利範圍，本發明係揭露一種形成鐳接凸塊的方法，該方法包含有下列步驟。首先，提供一基底，且該基底表面依序形成有至少一鐳墊、一圖案化保護層覆蓋於該基底表面並暴露部分該鐳墊以及一凸塊下金屬層(UBM layer)。接著形成一圖案化光阻層於該凸塊下金屬層表面，且該圖案化光阻層包含有至少一開口，用以暴露部分該凸塊下金屬層。之後形成一底鍍層(foot plating)於該開口內之部分該凸塊下金屬層表面，並填入一鐳料於該開口中。然後進行一光阻剝離步驟，以移除該圖案化光阻層，並進行一蝕刻製程步驟，利用該鐳料當作遮罩以蝕刻部分該底鍍層與部分該凸塊下金屬層，接著進行一回鐳(reflow)製程以形成該鐳接凸塊。

由於本發明係先利用一圖案化光阻層於一凸塊下金屬層表面形成一開口並暴露出部分該凸塊下金屬層，隨後形成一底鍍層於該開口內並覆蓋部分暴露出之凸塊下金屬層與底切孔，再於該開口內填入一鐳料並去除未被鐳料所覆蓋之部分底鍍層與部分凸塊下金屬層，因此可有效增強填入於開口內之鐳料與凸塊下金屬層間之結構，以於後續進行回鐳製程來形成鐳接凸塊時控制凸塊的大小，進而提升製程之良率與穩定性。

【實施方式】

請參照第 7 圖至第 12 圖，第 7 圖至第 12 圖為本發明最佳實施例形成鐳接凸塊的方法示意圖。如第 7 圖所示，首先提供一基底 30，例如一晶圓，且基底 30 表面形成有複數個導體結構，例如鐳墊 32，其材質通常為銅或鋁，藉以電性連接形成於基底 30 中之內部線路(圖中未顯示)與封裝基板上之外部線路(圖中未顯示)。接著形成一圖案化保護層 34 覆蓋於基底 30 表面並分別暴露各鐳墊 32 之部分表面，用以保護晶圓中之內部線路(圖中未顯示)。接著進行一濺鍍製程(sputtering)、沉積與蝕刻等製程，以形成複數層堆疊之凸塊下金屬層 36(under bump metallurgy layer, UBM layer)並覆蓋於部分暴露出之鐳墊 32 與圖案化保護層 34 表面。其中，凸塊下金屬層 36 通常由一黏著層(adhesion layer)、一阻障層(barrier layer)、以及一潤濕層所組成。黏

著層可以提供鐳墊 32 及圖案化保護層 34 良好的黏著性，其材質可為鋁、鈦、鉻、鎢化鈦等。阻障層係用以防止鐳球與鐳墊之金屬互相擴散，其材質可為鎳鈇、鎳等。而潤濕層係提供凸塊下金屬層 36 與鐳球之間良好之沾附性，其材質可為銅、鉬、鉑等。

如第 8 圖所示，隨後形成一圖案化遮罩，例如一光阻層 38，於凸塊下金屬層 36 表面。一般而言，光阻層 38 可選用液態光阻或乾膜光阻，接著進行一曝光顯影製程，以相對應地暴露出各鐳墊 32 上方之凸塊下金屬層 36，同時形成後續鐳接凸塊的開口 40。換言之，此開口 40 即為後續填入之鐳料與凸塊下金屬層 36 之結合區，而其厚度係與後續將形成之鐳接凸塊的高度相關。此外，在本實施例中，開口 40 係位於鐳墊 32 之正上方。然而，不侷限於本實施例，開口 40 亦可形成於鄰近於鐳墊 32 之凸塊下金屬層 36 上，以配合 RDL 製程中因接點配置設計上的需要而需變更接點的位置。

接著形成一底鍍層 42(foot plating)，例如一銅金屬層，於開口 40 內之部分凸塊下金屬層 36 表面。如第 9 圖所示，底鍍層 42 係形成於光阻層 38 之開口 40 底部並覆蓋暴露於開口 40 之凸塊下金屬層 36。然後於填入底鍍層 42 後，進行一電鍍製程以填入一鐳料 44 於開口 40 中，並完全覆蓋

底鍍層 42。

由於在於光阻層 38 中形成開口 40 時，受到凸塊下金屬層 36 反射的曝光光線以及顯影製程所使用之顯影液與化學溶劑等因素的影響，將會無可避免的侵蝕各開口 40 中與凸塊下金屬層 36 相連接之部分的光阻層 38 底部，造成底切現象，形成大小程度不同之底切孔 45。因此本發明係先於開口 40 底部填入一底鍍層 42，用以填滿被侵蝕之光阻層 38 底部的底切孔 45，然後進行一電鍍製程而於開口 40 中填入一鍍料 44，並完全覆蓋底鍍層 42。最後再利用底鍍層 42 與鍍料 44 之材質、厚度、晶格結構等之蝕刻選擇比的控制參數，去除未被鍍料 44 所覆蓋之部分底鍍層 42 與部分凸塊下金屬層 36，直至圖案化保護層 34 表面，進而有效控制後續回鍍所形成鍍接凸塊之大小。

如第 10 圖所示，接著進行一光阻剝除步驟，以移除光阻層 38。如第 11 圖所示，隨後進行一蝕刻製程步驟，利用鍍料 44 當作遮罩以蝕刻部分底鍍層 42 與部分凸塊下金屬層 36，直至圖案化保護層 34 表面。最後如第 12 圖所示，再對鍍料 44 進行一回鍍(reflow)製程，使鍍料 44 因表面張力而變成球狀，以形成所一鍍接凸塊 46 於所對應之鍍墊 32 與凸塊下金屬層 36 上。

相較於習知技術，本發明之形成銲接凸塊的方法係先利用一圖案化光阻層於一凸塊下金屬層表面形成一開口並暴露出部分該凸塊下金屬層，隨後形成一底鍍層於該開口內並覆蓋部分暴露出之凸塊下金屬層與底切孔，再於該開口內填入一銲料並去除未被銲料所覆蓋之部分底鍍層與部分凸塊下金屬層，因此可於後續進行回銲製程以形成銲接凸塊時有效控制凸塊的大小並提升製程之良率與穩定性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

【圖式簡單說明】

第 1 圖至第 6 圖為習知形成銲接凸塊的方法示意圖。

第 7 圖至第 12 圖為本發明最佳實施例形成銲接凸塊的方法示意圖。

【主要元件符號說明】

10	銲接凸塊	12	基底
14	保護層	16	銲墊
18	凸塊下金屬層	20	光阻層
22	開口	24	銲料
26	底切孔	30	基底
32	銲墊	34	圖案化保護層

I275151

36	凸塊下金屬層	38	光阻層
40	開口	42	底鍍層
44	鐳料	45	底切孔
46	鐳接凸塊		

五、中文發明摘要：

本發明係揭露一種形成銲接凸塊的方法。首先，提供一基底，且該基底表面形成有一凸塊下金屬層。接著形成一圖案化光阻層於該凸塊下金屬層表面，且該圖案化光阻層包含有至少一開口，用以暴露部分該凸塊下金屬層。之後形成一底鍍層於該開口內之部分該凸塊下金屬層表面，並填入一銲料於該開口中。然後進行一光阻剝離步驟，以移除該圖案化光阻層，並進行一蝕刻製程步驟，利用該銲料當作遮罩以蝕刻部分該底鍍層與部分該凸塊下金屬層，接著進行一回銲製程以形成該銲接凸塊。

六、英文發明摘要：

Method for forming bumps is disclosed. First, a substrate having an under bump metallurgy (UBM) layer thereon is provided. Next, a photoresist with patterns is disposed over the surface of the UBM layer, in which an opening is formed within the photoresist to expose part of the UBM layer. Next, a foot plating is disposed into the opening to partially cover the UBM layer and a solder is disposed into the opening thereafter. After removing the photoresist, an etching process is performed to etch part of

the foot plating and the UBM layer by utilizing the solder as a mask, and a reflow process is performed to transform the solder into bumps.

十、申請專利範圍：

1. 一種形成銲接凸塊的方法，該方法包含有：

提供一基底，且該基底表面形成有一凸塊下金屬層
(under bump metallurgy layer)；

形成一圖案化光阻層於該凸塊下金屬層表面，且該圖案化光阻層包含有至少一開口，用以暴露部分該凸塊下金屬層；

形成一底鍍層 (foot plating) 於該開口內之部分該凸塊下金屬層表面；

填入一銲料於該開口中；

進行一光阻剝離步驟，以移除該圖案化光阻層；

進行一蝕刻製程步驟，利用該銲料當作遮罩以蝕刻部分該底鍍層與部分該凸塊下金屬層；以及

進行一回銲 (reflow) 製程以形成該銲接凸塊。

2. 如申請專利範圍第 1 項之方法，其中該基底係為一晶圓。

3. 如申請專利範圍第 1 項之方法，其中該基底與該凸塊下金屬層之間另包含有至少一銲墊電連接設於該基底中的電路，以及一圖案化保護層覆蓋於該基底表面並暴露部分該銲墊。

4. 如申請專利範圍第 3 項之方法，其中該開口係位於該鐳墊上方。

5. 如申請專利範圍第 1 項之方法，其中該底鍍層係為一銅金屬。

6. 如申請專利範圍第 1 項之方法，其中該凸塊下金屬層另包含有一黏著層(adhesion layer)、一阻障層(barrier layer)與一濕潤層。

7. 如申請專利範圍第 1 項之方法，其中該凸塊下金屬層係利用濺鍍(sputtering)製程所形成。

8. 如申請專利範圍第 1 項之方法，其中該填入鐳料步驟係利用一電鍍方式所達成。

9. 一種凸塊製程(bumping process)，該凸塊製程包含有：
提供一基底，且該基底表面形成有一凸塊下金屬層(UBM layer)；

形成一圖案化遮罩於該凸塊下金屬層表面，且該圖案化遮罩包含有至少一開口，用以暴露部分該凸塊下金屬層；

形成一底鍍層於該開口內之部分該凸塊下金屬層表面；以及

形成一凸塊於該開口中。

10. 如申請專利範圍第 9 項之凸塊製程，其中該基底係為一晶圓。

11. 如申請專利範圍第 9 項之凸塊製程，其中該基底與該凸塊下金屬層之間另包含有至少一鐳墊電連接設於該基底中的電路，以及一圖案化保護層覆蓋於該基底表面並暴露部分該鐳墊。

12. 如申請專利範圍第 11 項之凸塊製程，其中該開口係位於該鐳墊上方。

13. 如申請專利範圍第 9 項之凸塊製程，其中該底鍍層係為一銅金屬。

14. 如申請專利範圍第 9 項之凸塊製程，其中該凸塊下金屬層另包含有一黏著層、一阻障層與一濕潤層。

15. 如申請專利範圍第 9 項之凸塊製程，其中該凸塊下金屬層係利用濺鍍製程所形成。

16. 如申請專利範圍第 9 項之凸塊製程，其中該凸塊係為一鐳料。

17. 如申請專利範圍第 9 項之凸塊製程，其中該形成凸塊步驟係利用一電鍍方式所製成。

18. 如申請專利範圍第 9 項之凸塊製程，其中該凸塊係為一銅凸塊，且其係利用一電鍍方式所製成。


19. 如申請專利範圍第 9 項之凸塊製程，其中該圖案化遮罩係為一圖案化光阻層。

20. 如申請專利範圍第 19 項之凸塊製程，其中形成該凸塊於該開口中後，另包含有一光阻剝除步驟，用以移除該圖案化光阻層。


21. 如申請專利範圍第 20 項之凸塊製程，其中於移除該圖案化光阻層後，另包含有一蝕刻製程步驟，利用該凸塊當作遮罩以蝕刻部分該底鍍層與部分該凸塊下金屬層。

22. 如申請專利範圍第 21 項之凸塊製程，其中於蝕刻製程步驟後，另包含一回鍍製程。


十一、圖式：




第1圖




第2圖




第3圖




第4圖




第5圖




第6圖




第7圖




第8圖




第9圖



第10圖



第11圖



第12圖

七、指定代表圖：

(一)本案指定代表圖為：第 (12) 圖。

(二)本代表圖之元件符號簡單說明：

30 基底

32 鐳墊

34 圖案化保護層

36 凸塊下金屬層

46 鐳接凸塊

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無