



【課題】 フローバ、試験装置、及び半導体チップの検査方法において、ステージを大きく移動させなくとも電極パッドを観察できるようにすること。 【解決手段】 支持基板11と、支持基板11に取り付けられたプローブ13とを備えるプローブカード10と、被測定ウエハ40を載せるステージ4と、プローブカード10±に設けられ、被測定ウエハ40に形成された第1の半導体チップ41の電極パッド44を観測するカメラ12と、プローブカード10に対するステージ4の位置を移動させるステージ移動部3とを有するフローバ2による。

明 細 書

プローバ、試験装置、及び半導体チップの検査方法

技術分野

[0001] 本発明は、プローバ、試験装置、及び半導体チップの検査方法に関する。

背景技術

[0002] LSI等の半導体装置の製造工程では、ウエハに回路を形成した後、その回路が所定の動作をするかどうかを確認するための電氣的な試験が行われる。

[0003] その試験では、例えば、製品の温度保証範囲で回路が動作するかどうかを確認するために、加熱又は冷却されたステージ上にウエハを載せ、ウエハに集積形成された半導体チップに試験装置のプローブが当てられる。

[0004] 試験を正常に行うには、そのプローブは、半導体チップの電極パッドに正確に当てられるべきである。

[0005] ところが、上記のようにステージを加熱又は冷却すると、ステージからの輻射熱によってプローブが変形し、その先端が電極パッドから外れてしまうことがある。その場合、電極パッド周囲のパッシベーション膜にプローブの先端が接触し、パッシベーション膜にプローブ痕が付いてしまう。また、最悪の場合には、パッシベーション膜にクラックが発生し、半導体装置において電源間リーク等の不具合が発生することもある。

[0006] 特に、システムLSIのように外部接続端子の縮小化や狭ピッチ化が顕著な半導体装置では、上記したようなプローブの位置ずれが発生し易く、改苦が求められる。

[0007] そのようなプローブの位置ずれを防止する方法として、例えば、所定個数のチップの試験が終了する度に、プローブカードの下方からカメラによりプローブを観察する方法がある。この場合、カメラによる観察でプローブの先端の位置を認識し、位置ずれが相殺されるような方向にステージを移動させることになる。

[0008] しかし、この方法では、プローブをカメラで認識するために、ステージをプローバから一旦退避させる必要があり、退避のための余計な時間が必要となる。しかも、ステージがプローバから退避している最中にプローブが自然冷却してしまうので、その間にプローブが変形し、プローブの先端の位置を正確に測れないという問題もある。

[000] 更に、この方法では、プローフと電極パートとの位置すれによりパノシレーション膜にプローフ痕が付いているかどうかを試験中に確認できず、試験後の外観検査工程においてプローフ痕を発見することになる。しかし、これでは、ステーション位置を正確に補正できなかった場合に、プローフ痕に起因した不良が庫続した複数のチップに発生する恐れがあり、最悪の場合には一枚のウエハの全てのチップが不良になることもある。

[0010] その他の方法として、プローフと電極パートとの位置決めを行うために、ステーションをプロカートから一旦退避させ、プローフとの接触によって電極パートについたプローフ痕を甜識する方法もある。

[0011] しかし、この方法でも、ステーションの退避を伴うため、自然冷却によるプローフの変形と退避のための試験時間の長期化が避けられない。更に、この方法は、プローフ痕が電極パートについたのか、或いはプローフが電極パートから外れたのかを判定するだけであり、電極パートにプローフが当たればよい程度の位置決めしかできず、電極パートとプローフとを高栞度に位置合わせするのが難しい。

[0012] また、電極パートに付いたプローフ痕の位置をカメラによって甜識し、それにより電極パートからプローフ痕かはみ出していることが分かった場合には警報を出して側定を停止させたり、プローフと電極パートとの再位置決めを行ったりする方法もある。

[0013] しかしながら、この方法では、プローフ痕をカメラで甜識するときに、カメラのある所までステーションを搬送する必要があるので、搬送のための余計な時間が必要であると共に、搬送の間にプローフが自然冷却して変形するという既述の問題が解決できない。

特井文献₁ 特開昭₆ 0-24₀ 0号公報

特井文献₂ 特開昭₅ 9-564₁号公報

特井文献₃ 特公平₇ -1399 0号公報

特井文献₄ 特開平₇ -1473 0号公報

特井文献₅ 特開₂ 00₈ -10₈₉₃ 0号公報

発明の開示

発明が解決しようとする課題

[0014] プローバ、試験装置、及び半導体チップの検査方法において、ステージを大きく移動させなくても電極パッドを観察できるようにすることを目的とする。

課題を解決するための手段

[0015] 以下の開示の一観点によれば、支持某板と、前記支持某板に取り付けられたプローブとを備えるプローブカードと、被測定ウエハを載せるステージと、前記プローブカード上に設けられ、前記被測定ウエハに形成された第1の半導体チップの電極パッドを観測するカメラと、前記プローブカードに対する前記ステージの位置を移動させる移動手段とを有するプローバが提供される。

[0016] また、その開示の別の観点によれば、テスト部と、前記テスト部と電氣的に接続されるプローバ部とを有し、前記プローバ部は、支持某板と、前記支持某板に取り付けられたプローブとを備えるプローブカードと、被測定ウエハを載せるステージと、前記プローブカード上に設けられ、前記被測定ウエハに形成された半導体チップの電極パッドを観測するカメラと、前記プローブカードに対する前記ステージの位置を移動させる移動手段とを有する試験装置が開示される。

[0017] 更に、その開示の他の観点によれば、プローブカードの支持某板に取り付けられたプローブを、ステージ上の被測定ウエハに形成された第1の半導体チップの電極パッドに接触させ、前記第1の半導体チップの電氣的特性を測定するステップを有し、前記第1の半導体チップの測定前若しくは測定後に、前記支持某板上或いは前記プローブカードの上方に設けられたカメラによって、前記第1の半導体チップの電極パッドを観察する半導体チップの検査方法が開示される。

図面の簡単な説明

[0018] [図1] 図1は、第1実施形態に係る試験装置の構成図である。

[図2] 図2は、第1実施形態の変形例に係る試験装置の構成図である。

[図3] 図3は、被測定ウエハの断面図である。

[図4] 図4は、第1実施形態に係る半導体チップの検査方法について示すフローチャートである。

[図5] 図5は、この半導体チップの検査方法について示す模式図である。

[図6] 図6は、第1実施形態の試験時における被測定ウエハの平面図

[図7] 図7は、第1実施形態で作成される外観不良マップの一例を示す平面図である。

[図8] 図8は、第2実施形態に係る試験装置の模式図である。

[図9] 図9は、第3実施形態に係る半導体チップの検査方法について示すフローチャートである。

[図10] 図10は、第3実施形態に係る試験装置の模式図である。

[図11] 図11は、第3実施形態におけるプローブの痕のズレ呈の算出方法について示す平面図である。

[図12] 図12は、第3実施形態におけるステージの回伝補正呈の算出方法について示す模式平面図である。

[図13] 図13は、第4実施形態に係る半導体チップの検査方法について示すフローチャートである。

[図14] 図14は、第4実施形態に係る試験装置の模式図である。

[図15] 図15(a)は、第4実施形態においてステージの高さ位置を補正する前の電極パッドの拡大平面図であり、図15(b)は、補正後の電極パッドの拡大平面図である。

[図16] 図16は、第5実施形態に係る半導体チップの検査方法について示すフローチャートである。

[図17] 図17(a)、(b)は、第4実施形態に係る半導体チップの検査方法について示す模式平面図である。

[図18] 図18は、第6実施形態に係る半導体チップの検査方法について示すフローチャートである。

[図19] 図19は、第6実施形態における試験時の電極パッドの拡大平面図である。

[図20] 図20は、第7実施形態に係る半導体チップの検査方法について示すフローチャートである。

[図21] 図21は、第7実施形態で作成される外観不良マップの一例を示す平面図である。

[図22] 図22は、第8実施形態に係る半導体チップの検査方法について示すフローチャートである。

発明を実施するための最良の形態

[0019] (1) 第1実施形態

図1は、本実施形態に係る試験装置の構成図である。

[0020] この試験装置1は、プロバ2とテスト20とを有する。

[0021] このうち、プロバ2は、被測定ウエハ40を載せるステージ4と、そのステージ4を水平面内で並進若しくは回伝させるステージ移動部3とを筐体7内に備える。なお、そのステージ移動部3は、ステージ4を鉛直方向に昇降させる機能も有する。

[0022] ステージ4の昇降や水平面内での移動は、ステージ移動部3に設けられた不図示のステッピングモータによって行われ、昇降量や移動量は制御部9から出力されるステージ駆動信号 S_m によって制御される。

[0023] また、ステージ4には、被測定ウエハ40を所定の温度に加熱又は冷却するための温度調節部5が内蔵される。被測定ウエハ40を加熱するには、例えば抵抗加熱型のヒータを温度調節部5として設ければよい。一方、被測定ウエハ40を冷却するには、水等の冷媒が流れる冷媒配管を温度調節部5として設ければよい。

[0024] 更に、ステージ4の上方には、被測定ウエハ40と対向するようにしてプローブカード10が設けられる。

[0025] プローブカード10は、周縁部が筐体7に固定された樹脂製の支持基板11を備えており、その支持基板11には複数本のプローブ13が取り付けられる。各プローブ13は、例えばタングステン等の金属細線よりなり、ガラスエポキシよりなる樹脂層14によって各プローブ13の間隔が確保される。

[0026] そして、支持基板11において被測定ウエハ40と対向する主面には、被測定ウエハ40を観察するためのカメラ12が設けられる。そのカメラ12で得られた画像信号は、ケーブル8を介して制御部9に取り込まれる。また、その制御部9には、ハードディスクやRAM(Random Access Memory)等の記憶部9aが設けられる。

[0027] 一方、テスト20は、テストヘッド21と試験部22とを有する。

[0028] 試験部22は、テストヘッド21に電氣的に接続され、テストヘッド21との間で試験信号 S_t の授受を行う。

[0029] また、テストヘッド21は、プロバ2の筐体7に開閉可能に取り付けられており、支

持某板11に設けられた電極パッド11aに当接する導電ピン23を備える。被測定ウエハ40に対して検査を行う際には、その導電ピン21から電極パッド11aを介してプローブ13に試験信号Sが供給されることになる。

- [0030] 検査に際しては、被測定ウエハ40に形成された第1の半導体チップ41の上方にプローブ13が位置するようにステージ4を水平面内で駆動する。その後、ステージ4を上昇させることにより、第1の半導体チップ41の電極パッド44にプローバ13を当て、プローバ13から第1の半導体チップ41に試験信号Sを供給する。
- [0031] このようにプローバ13が第1の半導体チップ41の上方に位置しているとき、カメラ12は、第1の半導体チップ41とは別の第2の半導体チップ42の上方に位置し、第2の半導体チップ42の電極パッド44を観察できるようになっている。
- [0032] カメラ12の倍率は特に限定されないが、電極パッド44の状態を詳細に観察できるといふ観点からすると、半導体チップ42に形成された複数の電極パッド44のうちの一つのみが視野内に入る程度の倍率であるのが好ましい。
- [0033] なお、本実施形態の構成は上記に限定されず、カメラ12の取り付け位置を変形し、図2のような構成としてもよい。
- [0034] 図2は、第1実施形態の変形例に係る試験装置の構成図である。なお、図2において図1と同じ要素には図1と同じ符号を付し、以下ではその説明を省略する。
- [0035] 図2の例では、テストヘッド21にカメラ12を設けると共に、支持某板11においてカメラ12に対応する位置に開口11aを形成する。このような構成とすることで、カメラ12により開口11aを通じて被測定ウエハ40が観察されることになる。
- [0036] 図3は、被測定ウエハ40の断面図である。
- [0037] その被測定ウエハ40は、シリコン基板90の上に、酸化シリコン膜等の層間絶縁膜43とアルミニウム配線等の金属配線45とを交互に積層してなる多層配線構造を有する。これらの膜厚は特に限定されないが、層間絶縁膜43については100～1000nm程度、金属配線45については100～2000 μ m程度とするのが好ましい。
- [0038] そして、最上層の層間絶縁膜43の上には、アルミニウム膜等の金属膜をパターンニングしてなる0.4～2 μ m程度の厚さの電極パッド44と、酸化シリコン膜やポリイミド膜等のパッシベーション膜46が形成される。そのパッシベーション膜46は、例えば1～

2 μ m程度の厚さを有すると共に、電極パッド44の表面が露出する開口46aを備える。

- [0039] また、電極パッド44の平面形状は矩形であり、40〜50 μ m程度のピッチで1チップ内に複数配列される。
- [0040] 次に、この試験装置1を用いた半導体チップの検査方法について説明する。なお、その検査方法は、図1と図2のどちらの試験装置1を用いてもよい。これについては後述の各実施形態でも同様である。
- [0041] 図4は、本実施形態に係る半導体チップの検査方法について示すフローチャートである。また、図5は、この半導体チップの検査方法について示す模式図であり、図6は試験時における被測定ウエハの平面図である。
- [0042] 図5に示されるように、本実施形態では、未測定の第1の半導体チップ41に先行して行われる第2の半導体チップ42の測定時に、第1の半導体チップ41を観察できる位置にカメラ12を設ける。
- [0043] そして、図4の最初のステップS1では、上記の第1の半導体チップ41の電極パッド44をカメラ12により観察する。観察するタイミングは、第2の半導体チップ42の上方にプローブ13が退避しており、第2の半導体チップ42に対する試験を行った直後である。
- [0044] また、観察する電極パッド44は特に限定されず、半導体チップ41に形成された複数の電極パッド44のうち、代表の数個を観察してもよいし、一つの電極パッド44のみを観察してもよい。
- [0045] このように電極パッド44を観察して得られたカメラ12の画像信号は、ケーブル8を介して制御部9に取り込まれる。
- [0046] そして、図4のステップS2に移り、取り込まれた画像信号に基づき、制御部9が第1の半導体チップ41の電極パッド44に外観不良があるかどうかを判断する。
- [0047] そのような外観不良としては、図6に示すように、電極パッド44に付着した異物61や、表面傷62等がある。
- [0048] ここで、外観不良がある(YES)と判断された場合には、図4のステップS7に移り、記憶部9a(図1参照)に第1の半導体チップ41を外観不良チップとして登録する。

- [0049] そして、ステップ58に移り、外観不良チップとして登録された第1の半導体チップ41については測定をスキップするようにする。
- [0050] 一方、ステップs2において外観不良がないv(NO)と判断された場合には、ステップs3に移り、制御部9が記憶部gaに第1の半導体チップ41を外観良品チップとして登録する。
- [0051] そして、ステップ54に移り、所定個数の半導体チップの測定の役に第1の半導体チップ41がプローブ13の下方に移動してきたところで、制御部9の制御下でステージ4を上昇させる。これにより、第1の半導体チップ41の電極パッド44にプローブ13が当たり、第1の半導体チップ41の電気的特性が測定される。
- [0052] 次に、ステップ55に移り、被測定ウエハ40に形成されている全ての半導体チップの測定が終了したかどうかを制御部9が判断する。
- [0053] ここで、終了していない(NO)と判断された場合には、カメラ12による観察が終わっていない半導体チップに対し、ステップS1を再び行う。
- [0054] 一方、終了した(YES)と判断された場合には、ステップS6に移り、外観不良マップを作成する。本ステップは、記憶部gaに登録された外観不良チップと外観良品チップに基づいて測定部9が行う。
- [0055] 図7は、この外観不良マップ70の一例を示す平面図である。
- [0056] 外観不良マップ70は、被測定ウエハ40における外観不良チップと外観良品チップの位置を示すものである。
- [0057] 本実施形態では、ステップ58において外観不良と判断された半導体チップ41に対しては測定をスキップするので、外観良品と判断された半導体チップに対してのみ測定が行われることになる。
- [0058] 以上により、本実施形態に係る半導体チップの検査方法の主要ステップを終了する。
- [0059] 上記した本実施形態によれば、図5に示したように、第1の半導体チップ41に先行して行われる第2の半導体チップ42の測定時に、第1の半導体チップ41を観察できる位置にカメラ12を設けるようにした。
- [0060] そのため、カメラ12により第1の半導体チップ41を観察するためにステージ4を大き

＜移動させる必要がないので、ステージ4の移動のための無駄な時間を削減できる。

[0061] 更に、このように第2の半導体チップ42の測定に並行して第1の半導体チップ41の外観を観察するので、被測定ウエハ40に対する電气的な測定を行う工程と、外観を観察する工程とを同時に行うことができ、半導体装置の製造工程の短縮化に寄与できる。

[0062] しかも、観察によって外観不良があると判ったら、その半導体チップに対してはプローブ13を用いた測定を行わないので、典物等との接触でプローブ13が変形するのを未然に防止できる。

[0063] (2) 第2実施形態

図8は、第2実施形態に係る試験装置の模式図である。なお、図7において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。

[0064] 本実施形態では、プローブ13とカメラ12の視野中心との間隔Dを、被測定ウエハ40に形成されている各半導体チップ(例えば、第1の半導体チップ41)のサイズSの整数倍とする。

[0065] このようにすると、第1の半導体チップ41の測定の直後において、第1の半導体チップ41の上方にプローブカード10が退避しているときに、カメラ12の視野に第2の半導体チップ42の電極パッド44が収まるようになる。よって、カメラ42によって電極パッド44を捉えるためにステージ4を移動させる必要がなく、ステージ4の移動時間を省略して効率的に電極パッド44を観察することができる。

[0066] なお、プローブ13による各半導体チップ41、42の測定の先後は限定されず、測定前の第2の半導体チップ42をカメラ12で観察してもよいし、測定後の第2の半導体チップ42をカメラ12で観察してもよい。

[0067] (3) 第3実施形態

図9は、第3実施形態に係る半導体チップの検査方法について示すフローチャートである。

[0068] また、図10は、第3実施形態に係る試験装置の模式図である。なお、図10において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下

ではその説明を省略する。

[0069] 本実施形態では、図10に示すように、第1の半導体チップ41の役に行われる第2の半導体チップ42の測定時に、測定済みの第1の半導体チップ41を観察できる位置にカメラ12を設ける。

[0070] そして、図9の最初のステップ510では、制御部9の制御下でステージ4を上昇させることにより第1の半導体チップ41の電極パッド44にプローブ13を当て、第1の半導体チップ41の電気的特性を測定する。

[0071] このとき、第1の半導体チップ41の電極パッド44には、プローブ13との接触によって痕13aが付く。

[0072] 次いで、ステップS11に移り、ステージ4の上昇と移動とを繰り返し、第1の半導体チップ41と第2の半導体チップ42の間にある所定個数の半導体チップの電気的特性を測定する。

[0073] その後、ステップ512に移り、制御部9の制御下において、ステージ4の上昇により第2の半導体チップ42の電極パッド44にプローブ13を当て、第2の半導体チップ42の電気的特性を測定する。これにより、第2の半導体チップ42の表面には、プローブ13の痕13bが付くことになる。

[0074] そして、測定が終了したらステージ4を下降させる。このとき、図10に示すように、カメラ12の下方には第1の半導体チップ41の電極パッド44が位置している。

[0075] 次いで、ステップS13に移り、カメラ12の下方にある第1の半導体チップ41の電極パッド44を観察し、これにより得られた画像データを制御部9が取得する。

[0076] ここで、第1の半導体チップ41はカメラ12の下方に位置しているので、半導体チップ41の電極パッド44をカメラで観察するためにステージ4を大きく移動させる必要がない。

[0077] そのため、プローブ13がステージ4からの輻射熱を受けている状態を維持できるので、電極パッド44の観察時に温度変化によってプローブ13が変形するのを防止できると共に、ステージ4の移動に必要な無駄な時間を省くこともできる。

[0078] なお、観察する電極パッド44は特に限定されず、第1の半導体チップ41に形成された複数の電極パッド44のうち、代表の数個を観察してもよいし、一つの電極パッド

44のみを観察してもよい。

[0079] そして、ステップS14に移り、ステップS13で取得した画像データを元にして、制御部9が電極パッド44についてプローブ13の痕13aの位置を把握する。

[0080] その後、ステージ4の上昇と移動とを繰り返すことにより、第1の半導体チップ41と第2の半導体チップ42の間にある所定個数の半導体チップの電気的特性を測定する。

[0081] そして、ステップS15に移り、カメラ12の下方に移動してきた第2の半導体チップ42の電極パッド44をカメラ12により観察し、制御部9が該電極パッド44の画像データを取得する。

[0082] このとき、第2の半導体チップ42はカメラ12の下方に位置している。そのため、電極パッド44の観察のためにステージ4を大きく移動させる必要がない。

[0083] したがって、ステップS13で第1の半導体チップ41を観察したときと同様に、ステージ4からの輻射熱をプローブ13が受けている状態を維持しながら電極パッド44を観察できると共に、ステージ4の移動に必要な無駄な時間も削減できる。

[0084] また、観察する電極パッド44は特に限定されないが、ステップS13において第1の半導体チップ41における代表の数個の電極パッド44を観察した場合には、本ステップでもそれらと同じ電極パッド44を観察するようにする。

[0085] 次に、ステップS16に移り、ステップS15で取得した電極パッド44の画像データに基づき、第2の半導体チップ42の電極パッド44に付いたプローブ13の痕13bの位置を制御部9が把握する。

[0086] その後、ステップS17に移り、ステップS14とステップS16で取得したプローブ13の痕13a、13bのそれぞれの位置のズレを制御部9が算出する。

[0087] 図11は、そのズレの算出方法について示す平面図である。

[0088] この例では、各半導体チップ41、42にn個の電極パッド44がある場合を想定しており、各半導体チップ41、42の隣接する二辺をX軸、Y軸とするX-Y直交座標系をチップ内に任意に設定している。

[0089] そして、第1の半導体チップ41のi番目の電極パッド44に付いた痕13aの中心の位置座標を $(X_1^{(i)}, Y_1^{(i)})$ とし、第2の半導体チップ42のi番目の電極パッド44に付いた痕13bの中心の位置座標を $(X_2^{(i)}, Y_2^{(i)})$ としている。

[0090] この場合、i番目の電極パッド44における痕13a、13bのズレ量 (AX_i, AY_i) を、次の式(1)のようにして制御部9が算出する。

[0091] [数1]

$$\Delta Y_i = (X_i^{(2)} - Y_i^{(U)}) \dots (1)$$

[0092] 次に、図9のステップ518に移り、以下のようにしてステージ4を並進及び回伝させ、水平面内でのステージ4の位置を補正する。

[0093] まず、並進による補正については、上記のズレ量 (AX_i, AY_i) に基づいて、n個の電極パッド44におけるズレ量の平均 (AX, AY) を次の式(2)のようにして制御部9が算出する。

[0094] [数2]

$$\left(\text{ばりり} \frac{\sum_{i=1}^n \Delta Y_i}{n}, \frac{\Delta Y_1 + \Delta Y_2 + \dots + \Delta Y_n}{n} \right) \dots (2)$$

[0095] そして、制御部9の制御下で、このズレ量の平均 (AX, AY) の符号を逆にした $(-AX, -AY)$ だけステージ4を水平面内で並進させる。

[0096] なお、式(2)のようにn個の全ての電極パッド44についてズレ量 (AX_i, AY_i) の平均を取るのではなく、数個の代表の電極パッド44についての平均を取り、計算を簡略化してもよい。

[0097] 例えば、半導体チップ41、42のコーナ部における電極パッド44は、チップの中心から最も離れているので、痕13a、13bのズレ量 (AX_i, AY_i) が大きくなり易く、代表の電極パッド44として適している。

[0098] 一方、回伝による補正については、図11に示した電極パッド44の並びのうち、対向するパッド群51、52にのみ注目する。そして、左側のパッド群51と右側のパッド群52のそれぞれについて、プローブの痕13a、13bのY方向の平均のズレ量 $AY_{左}$ 、 $AY_{右}$ を次のようにして算出する。

[0099] [数3]

$$\Delta Y_{在} = \frac{\sum_{i=1}^k \Delta Y_i}{k} \left(\frac{\Delta X_{左} + \dots + \Delta X_{右}}{k} - \frac{\Delta Y_{左} + \dots + \Delta Y_{右}}{k} \right) \dots (3)$$

[0100] [数4]

$$\Delta_{\text{な}} = \frac{\sum_{k=1}^k (\Delta X_{k, \text{左}} + \Delta X_{k, \text{右}})}{k} \quad \dots (4)$$

[0101] なお、式(3)、(4)においては、左側のパノト群51には添え字がpから始まる電極パノト44が全部でk個ある場合を想定し、右側のパノト群52には添え字がqから始まる電極パノト44が全部でk個ある場合を想定している。

[0102] 但し、本実施形態はこれに限定されず、式(3)、(4)のようにk個の全ての電極パノト44についての平均を取るのではなく、k個のなかから代表の電極パノト44についての平均を取るようにしてもよい。

[0103] 図12は、このように大めたスレ呈AY左、AY右に某ついたステーション4の回伝補正呈aθの算出方法について示す模式平面図である。

[0104] なお、図12において、長さLは、左側のパノト群51と右側のパノト群52のそれぞれの中心間距離である。また、電極パノト44内て実線と点線で示すように、この例てはプローフ13の痕か上記した平均のスレ呈AY左、AY右たけすれている場合を想定している。

[0105] 図12に示されるように、電極パノト44とプローフ13とか全体的に角度aθたけ回伝すれを起こしているて、角度aθの正接は、(AY左 + AY右) / Lと近似てきる。

[0106] よって、次の式(5)のように角度aθを算出し得る。

[0107] [数5]

$$\tan a\theta = \frac{\Delta Y_{\text{左}} + \Delta Y_{\text{右}}}{L} \quad \dots (5)$$

[0108] このように算出した角度aθに某つき、制御都9の制御下においてステーション4を-aθたけ回伝させることにより、ステーション4の位置補正を行うことてきる。

[0109] 上記のようにして水平面内においてステーション4を並進及び回伝させることにより、本ステップては、スレ呈の平均(AX, AY)が小さくなる方向にステーション4が補正されることになる。

[0110] 吹に、図9のステップ519に移る。

[0111] そのステップ519ては、被側定ウエハ40に形成されている全ての半導体チップに

ついて電気的特性の測定が終了したかどうかを制御部9が判断する。

- [0112] そして、終了していないv(NO)と判断した場合には、電気的特性の終了していない半導体チップに対してステップS11を再び行う。
- [0113] 一方、終了した(YES)と判断した場合には、この被測定ウエハ40の測定を終了し、次の被測定ウエハの受け入れの準備をする。
- [0114] 以上により、本実施形態に係る半導体チップの検査方法の主要ステップが終了した。
- [0115] 上記した本実施形態では、ステップs13、s15において電極パッド44を観察するとき、プローブ13はステージ4の上方に位置しているので、観察中にプローブ13はステージ4からの輻射熱を常に受けており、温度変化に伴うプローブ13の変形を防止できる。
- [0116] したがって、電極パッド44の観察時と各半導体チップ41、42の測定時とでプローブ13の形状が変形せず、測定時に電極パッド44に付くプローブ13の痕13a、13b同士の位置ずれの要因からプローブ13の熱変形を排除できる。
- [0117] そのため、ステップs18において、これらの後13a、13bに基づいてステージ4とプローブ13との位置ずれを正確に補正できるようになり、補正後に電極パッド44とプローブ13との間に位置ずれが発生する危険性を抑制できる。その結果、電極パッド44周囲のパッシベーション膜46にプローブ13の先端が接触することが原因でパッシベーション膜46にクラックが生じるのを防止でき、半導体チップの信頼性を維持することが可能となる。
- [0118] 更に、ステップs17では、プローブ13の痕の位置ずれの計測基準として、1枚の被測定ウエハ40のうち初期に測定される第1の半導体チップ41についての痕13aを用いる。そのため、第1の半導体チップ41の役に複数の半導体チップを連続して測定したことでプローブ13が変形しても、その変形に伴う電極パッド44とプローブ13との位置ずれを見逃す危険性が減る。
- [0119] (4) 第4実施形態
- 図13は、本実施形態に係る半導体チップの検査方法について示すフローチャートである。

- [0120] また、図14は、第4実施形態に係る試験装置の模式図である。なお、図14において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
- [0121] 本実施形態でも、第3実施形態と同様に、第1の半導体チップ41の役に行われる第2の半導体チップ42の測定時に、測定済みの第1の半導体チップ41を観察できる位置にカメラ12を設ける。
- [0122] そして、図13の最初のステップ520では、制御部9の制御下でステージ4を上昇させることにより第1の半導体チップ41の電極パッド44にプローブ13を当て、第1の半導体チップ41の電気的特性を測定する。
- [0123] このようにプローブ13を当てたことで、電極パッド44にはプローブ13の痕13aが付くことになる。
- [0124] 次に、ステップ521に移り、ステージ4の上昇と移動とを繰り返し、第1の半導体チップ41と第2の半導体チップ42の間の所定個数の半導体チップの電気的特性を測定する。
- [0125] その後、ステップ522に移り、制御部9の制御下においてステージ4を上昇させることにより、第2の半導体チップ42の電極パッド44にプローブ13を当て、第2の半導体チップ42の電気的特性を測定する。そして、測定が終了したらステージ4を下降させる。このとき、カメラ12の下方には第1の半導体チップ41の電極パッド44が位置している。
- [0126] 次に、ステップ523に移り、カメラ12により第1の半導体チップ41の電極パッド44を観察し、これにより得られた画像データを制御部9が取得する。
- [0127] なお、観察する電極パッド44は特に限定されず、第1の半導体チップ41に形成された複数の電極パッド44のうち、代表の数個を観察するようにしてもよい。或いは、一つの電極パッド44のみを観察してもよい。
- [0128] そして、ステップ524に移り、ステップ523で取得した画像データを元にして、制御部9が電極パッド44についてのプローブ13の痕13aの面積S1を算出する。
- [0129] その後、ステージ4の上昇と移動とを繰り返すことにより、所定個数の半導体チップの電気的特性を測定する。

- [0130] そして、ステップS25に移り、カメラ12の下方に移動してきた第2の半導体チップ42の電極パッド44をカメラ12により観察し、制御部9が該電極パッド44の画像データを取得する。
- [0131] このとき、第2の半導体チップ42はカメラ12の下方に位置しているため、電極パッド44の観察のためにステージ4を大きく移動させる必要がない。え、ステージ4からの輻射熱をプローブ13が受けている状態を維持しながら電極パッド44を観察できる。
- [0132] また、観察する電極パッド44は特に限定されないが、ステップ523において第1の半導体チップ41における代表の数個の電極パッド44を観察した場合には、本ステップでもそれらと同じ電極パッド44を観察するようにする。
- [0133] 次に、ステップ526に移り、ステップ525で取得した電極パッド44の画像データに基づき、第2の半導体チップ42の電極パッド44に付いたプローブ13の痕13bの面積 S_2 を制御部9が算出する。
- [0134] その後、ステップ527に移り、ステップ524とステップ526で取得したプローブ13の痕13a、13bのそれぞれの面積の差 $S_2 - S_1$ を制御部9が算出する。
- [0135] ここで、痕13a、13bの面積 S_1 、 S_2 は、測定時におけるステージ4の高さ位置の目安となり、その面積が大きいほどステージ4の位置が高くプローブ13が電極パッド44に強く押し当てられていることになる。
- [0136] したがって、ステップ524と526の間において、経時変化等によってプローブ13の高さが変動していなければ、時間間隔をおいて測定された各面積 S_1 、 S_2 の差 $S_2 - S_1$ は0になるはずである。
- [0137] これに対し、差 $S_2 - S_1$ が0でない場合には、経時変化等によってプローブ13の高さが変動していると推定できる。
- [0138] そこで、次のステップS28では、上記の面積の差 $S_2 - S_1$ が0に近づく方向にステージ4の高さ位置を補正する。
- [0139] その補正は、制御部9の制御下において行われ、例えば、差 $S_2 - S_1$ が正の規定値 S_{max} を超えている場合には負の所定最 $-\Delta Z$ だけステージ4を下降させ、差 $S_2 - S_1$ が負の規定値 $-S_{\text{min}}$ よりも ΔZ 省い場合には正の所定最 ΔZ だけステージ4を上昇させて行われる。

- [0140] 図15(a)は、ステージ4の高さ位置を補正する前の電極パッド44の拡大平面図であり、図15(b)は、補正後の電極パッド44の拡大平面図である。
- [0141] この例では、補正前(図15(a))に電極パッド44に付いたプローブ13の痕13aが、補正によってステージ4の高さ位置を上昇させたことで、補正後(図15(b))ではその面積が増大している。
- [0142] なお、ステップs23、s25で複数の電極パッド44を観察した場合には、個々の電極パッド44について差 $S_{m''} - S_{m1''}$ を求め、それらを観察した電極パッド44の個数で平均し、当該平均値と各規定値 $S_{m''}$ 、 $-S_{m1''}$ とを比較して上記のように補正してもよい。
- [0143] 次に、図13のステップs29に移り、被測定ウエハ40に形成されている全ての半導体チップについて電気的特性の測定が終了したかどうかを制御部9が判断する。
- [0144] そして、終了していないv(NO)と判断した場合には、電気的特性の測定が終了していない半導体チップに対してステップs21を再び行う。
- [0145] 一方、終了した(YES)と判断した場合には、この被測定ウエハ40の測定を終了し、次の被測定ウエハの受け入れの準備をする。
- [0146] 以上により、本実施形態に係る半導体チップの検査方法の主要ステップが終了した。
- [0147] 上記した本実施形態によれば、経時変化等によってプローブ13の高さが変動した場合でも、電極パッド44に付いたプローブ13の痕13a、13bの面積を利用することにより上記のようにステージ4の高さを補正できる。そのため、電極パッド44への過度な押し付けが原因でプローブ13が変形するのを防止したり、電極パッド44とプローブ13との接触力が不足してこれらの間の電気的なコンタクトが不十分になるのを防止したりできる。
- [0148] しかも、第3実施形態と同様に、本実施形態でも電極パッド44を観察する際には各チップ41、42の上方にカメラ12が位置しているので、観察のためにステージ4を移動させる必要がない。これにより、ステージ4の移動のための無駄な時間が不要になると共に、観察時にステージ4からの輻射熱をプローブ13が常に受けることができ、温度変化によってプローブ13が変形するのを防止できる。
- [0149] (5) 第5実施形態

図16は、本実施形態に係る半導体チップの検査方法について示すフローチャートである。

- [0150] なお、試験装置の構成については、第3実施形態で説明した図10におけるのと同様なので、以下では省略する。
- [0151] また、図17(a)、(b)は、本実施形態に係る半導体チップの検査方法について示す模式平面図である。図17(a)、(b)において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
- [0152] 図16の最初のステップ531では、制御部9の制御下においてステージ4の上昇と移動とを繰り返すことにより、所定個数の半導体チップの電気的特性を測定する。
- [0153] 次に、ステップ532に移り、制御部9の制御下においてステージ4を上昇させることで、第1の半導体チップ41の電極パッド44にプローブ13を当て、第1の半導体チップ41の電気的特性を測定する。
- [0154] そして、所定個数の半導体チップを測定した後、ステップ533に移り、カメラ12の下方に移動してきた第1の半導体チップ41の電極パッド44をカメラ12により観察し、制御部9が該電極パッド44の画像データを取得する。
- [0155] なお、観察する電極パッド44は特に限定されず、半導体チップ41に形成された複数の電極パッド44のうち、代表の数個のみを観察してもよい。或いは、一つの電極パッド44のみを観察してもよい。
- [0156] 次に、ステップ534に移る。
- [0157] 本ステップでは、図17(a)に示すように、上記の画像データを某にして、電極パッド44に付いたプローブ13の痕13aと電極パッド44の輪郭との間隔Aが、規定値Bよりも大きいかどうかを制御部9が判断する。
- [0158] その規定値Bは特に限定されないが、例えば5 μ m程度である。
- [0159] そして、規定値Bよりも大きくな ν (NO)と判断した場合には、ステップ535に移り、間隔Aが規定値Bよりも大きくなる方向にステージ4の位置を補正する。その補正は、制御部9の制御下で水平面内においてステージ4を並進又は回転させることにより行われる。
- [0160] このような補正の結果、図17(b)に示すように、第1の半導体チップ41の測定後に

行われる第2の半導体チップ42の測定においては、プローブ13の痕13bが電極パッド44の中央寄りに付くことになる。

- [0161] 一方、ステップs34において規定値Bよりも大きい v (YES)と判断した場合には、ステップ537に移り、ステージ4の補正をしないこととする。
- [0162] その後、ステップ536に移り、被測定ウエハ40に形成されている全ての半導体チップについて電気的特性の測定が終了したかどうかを制御部9が判断する。
- [0163] そして、終了していない v (NO)と判断した場合には、電気的特性の測定が終了していない半導体チップに対してステップs31を再び行う。
- [0164] 一方、終了した(YES)と判断した場合には、この被測定ウエハ40の測定を終了し、次の被測定ウエハの受け入れの準備をする。
- [0165] 以上により、本実施形態に係る半導体チップの検査方法の主要ステップが終了した。
- [0166] 上記した本実施形態によれば、図17(a)に示したように、電極パッド44の輪郭と痕13aとの間隔Aが規定値Bよりも小さい場合に、ステージ4を補正して間隔Aが規定値Bよりも大きくなるようにする。
- [0167] これにより、経時変化によってプローブ13と電極パッド44との接触位置が電極パッド44の中心から次第にずれる場合でも、当該接触位置が電極パッド44の輪郭に達する前にステージ4を補正できる。そのため、プローブ13が電極パッド44から外れてパッシベーション膜46に当たる危険性が減り、プローブ13との接触でパッシベーション膜46にクラックが入るのを防止できる。
- [0168] 更に、ステップ533においてカメラ12により電極パッド44を観察するときには、第1の半導体チップ41の上方にカメラ12があるので、観察のためにステージ4を大きく移動する必要がない。よって、移動のための時間が不要であると共に、ステージ4からの輻射熱をプローブ13が受けた状態を維持でき、温度変化によってプローブ13が変形するのを防止できる。
- [0169] (6) 第6実施形態

図18は、本実施形態に係る半導体チップの検査方法について示すフローチャートである。

- [0170] なお、試験装置の構成については、第3実施形態で説明した図10におけるのと同様なので、以下では省略する。
- [0171] また、図19は、本実施形態における試験時の電極パッド44の拡大平面図である。
- [0172] 図18の最初のステップ540では、制御部9の制御下において、被測定ウエハ40の複数の半導体チップの中の一つである第1の半導体チップ41の電気的特性を測定する。
- [0173] その後、所定個数の半導体チップ40の測定を完了し、カメラ12の下方に第1の半導体チップ41が移動してきたところでステップs41に移り、第1の半導体チップ41の電極パッド40をカメラ12で観察する。この観察により得られた画像信号は、制御部9に取り込まれる。
- [0174] また、本ステップにおいて観察する電極パッド44は特に限定されず、半導体チップ41に形成された複数の電極パッド44のうち、代表の数個のみを観察してもよいし、一つの電極パッド44のみを観察してもよい。
- [0175] 次に、ステップ542に移り、カメラ12から出力された画像信号に基づき、制御部9がプローブ13の痕13a(図19参照)の位置を把握する。
- [0176] そして、ステップ543に移り、図19のように痕13aが電極パッド44からはみ出しているかどうかの判断を制御部9が行う。
- [0177] そして、はみ出している(YES)と判断した場合には、ステップs45に移り、第1の半導体チップ41の測定後に行われる他の半導体チップの測定の中止を制御部9が決定する。
- [0178] 一方、はみ出していないv(NO)と判断した場合には、ステップs44に移り、被測定ウエハ40に形成されている全ての半導体チップについて電気的特性の測定が終了したかどうかを制御部9が判断する。
- [0179] そして、終了していないv(NO)と判断した場合には、電気特性の測定が終わっていない半導体チップに対してステップ540を再び行う。
- [0180] 一方、終了した(YES)と判断した場合には、この被測定ウエハ40の測定を終了し、次の被測定ウエハの受け入れの準備をする。
- [0181] 以上により、本実施形態に係る半導体チップの検査方法の主要ステップが終了し

た。

- [0182] 上記した本実施形態によれば、ステップs43においてプローブ13の痕13aが電極パッド44からはみ出していると判断した場合には、ステップs45に移ってそれ以降の測定を中止する。
- [0183] 痕13aが電極パッド44からはみ出る原因としては、例えば、電極パッド44上の典物を踏んだことが原因でプローブ13が過度に変形した場合があり、その場合はステージ4の位置補正だけでは電極パッド44にプローブ13を当てることができなくなる。
- [0184] そのような場合に、上記のように測定を中止すれば、変形したプローブ13が後続の半導体チップの電極パッド44から外れてパッシベーション膜46に当たるのを防止でき、パッシベーション膜46の傷が原因で半導体チップの歩留まりが低下するのを抑制できる。
- [0185] (7) 第7実施形態
- 図20は、本実施形態に係る半導体チップの検査方法について示すフローチャートである。
- [0186] 本実施形態は、ステップs40～s43までは第6実施形態と同一であるが、ステップs43での判断以降に行われるステップが以下のように第6実施形態とは異なる。
- [0187] まず、ステップs43において制御部9により痕13aが電極パッド44からはみ出していないv(NO)と判断された場合には、ステップs50に移り、制御部9が第1の半導体チップ40を記憶部9a(図1参照)に外観良品チップとして登録する。
- [0188] 一方、ステップs43において制御部9により痕13aが電極パッド44からはみ出している(YES)と判断された場合には、ステップs53に移り、制御部9が第1の半導体チップ40を記憶部9aに外観不良チップとして登録する。
- [0189] 続いて、ステップs51に移り、制御部9が被測定ウエハ40に形成されている全ての半導体チップの測定が終了したかどうかを判断する。
- [0190] ここで、終了していない(NO)と判断された場合には、電気特性の測定が終わっていない半導体チップに対してステップs40を再び行う。
- [0191] 一方、終了した(YES)と判断された場合には、ステップs52に移り、外観不良マップを作成する。本ステップは、記憶部9aに登録された外観不良チップと外観良品チ

ップに某づいて測定部9が行う。

[0192] 図21は、この外観不良マップ80の一例を示す平面図である。

[0193] 外観不良マップ80は、被測定ウエハ40における外観不良チップと外観良品チップの位置を示すものである。

[0194] 以上により、本実施形態に係る半導体チップの検査方法の主要ステップが終了した。

[0195] 上記した本実施形態によれば、被測定ウエハ40に形成されている複数の半導体チップの測定と並行して、ステップS50、S53において外観不良チップと外観良品チップの判別を行う。

[0196] そのため、被測定ウエハ40の電気的特性の測定を行った後、各半導体チップの外観を検査する外観検査工程が不要になり、半導体装置の製造工程の短縮化に寄与することができる。

[0197] (8) 第8実施形態

本実施形態では、半導体チップの実際の最産工程への第1～第7実施形態の適用方法について説明する。

[0198] 図22は、本実施形態に係る半導体チップの検査方法について示すフローチャートである。

[0199] 本実施形態では、図22の検査工程560において、複数の半導体チップが設けられた被測定ウエハ40に対し、各半導体チップの電気的特性を検査する。そして、その検査の対象となる半導体チップに対し、第1～第7実施形態で説明したようなカメラ12による電極パッド44の観察を行う。

[0200] 次いで、リジェクト工程S61に移り、検査工程S60における電気的特性の検査で不良と判断された半導体チップを除いて、良品と判断された半導体チップのみを残すようにする。

[0201] 以上により、本実施形態に係る半導体チップの検査方法の主要ステップを終了する。

[0202] 本実施形態のように最産工程に第1～第7実施形態を適用することで、電極パッド44の観察時におけるプローバ13の熱変形を防止できる等の効果を実際の最産工程

で得ることができる。

請求の範囲

- [1] 支持基板と、前記支持基板に取り付けられたプローブとを備えるプローブカードと、被測定ウエハを載せるステージと、前記プローブカード上に設けられ、前記被測定ウエハに形成された第1の半導体チップの電極パッドを観測するカメラと、前記プローブカードに対する前記ステージの位置を移動させる移動手段と、を有することを特徴とするプローバ。
- [2] 前記カメラの画像信号の取り込みと、前記移動手段の制御とを行う制御部を更に有し、前記制御部が、前記カメラの画像信号に基づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握し、前記第1の半導体チップの測定の後、前記ステージ上の前記被測定ウエハに形成された第2の半導体チップの電極パッドに前記プローブを接触させ、前記第2の半導体チップの電気的特性を測定し、前記第2の半導体チップの測定後に、前記カメラによって前記第2の半導体チップの電極パッドを観察し、前記カメラの画像信号に基づき、前記第2の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握し、前記第1の半導体チップの前記電極パッドについて前記プローブの痕の位置と、前記第2の半導体チップの前記電極パッドについて前記プローブの痕の位置とのズレを計測し、前記ズレが小さくなる方向に前記ステージの位置を補正することを特徴とする請求項1に記載のプローバ。
- [3] 前記制御部は、前記カメラの画像信号に基づき、前記プローブの痕と前記電極パッドの輪郭との間隔が規定値よりも大きいかどうかを判断し、前記間隔が前記規定値よりも大きくないと判断したときに、前記間隔が前記規定値

よりも大きくなる方向に前記ステージの位置を補正することを特徴とする請求項1に記載のプローバ。

[4] 前記制御部は、

前記カメラの画像信号に基づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握し

前記把握されたプローブの痕の位置に基づいて、前記痕が前記電極パッドからはみ出しているかどうかを判断し、

前記痕が前記電極パッドからはみ出していると判断された場合に、前記第1の半導体チップの測定後に行われる他の半導体チップの測定の中止を決定することを特徴とする請求項1に記載のプローバ。

[5] 前記制御部は、

前記カメラの画像信号に基づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握し、

前記把握されたプローブの痕の位置に基づいて、前記痕が前記電極パッドからはみ出しているかどうかを判断し、

前記痕が前記電極パッドからはみ出していると判断した場合に、前記第1の半導体チップを外観不良チップとして記憶し、

前記痕が前記電極パッドからはみ出していないと判断した場合に、前記第1の半導体チップを外観良品チップとして記憶し、

前記記憶した前記外観不良チップと前記外観良品チップの前記被測定ウエハ内での位置を示すウエハマップを作成することを特徴とする請求項1に記載のプローバ。

[6] 前記制御部は、

前記カメラの画像信号に基づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の面積を算出し、

前記第1の半導体チップの測定の後、前記ステージ上の前記被測定ウエハに形成された第2の半導体チップの電極パッドに前記プローブを接触させ、前記第2の半導体チップの電気的特性を測定し、

前記第2の半導体チップの測定後に、前記カメラによって前記第2の半導体チップ

の電極パッドを観察し、

前記カメラによる前記観察の結果に某づき、前記第2の半導体チップの前記電極パッドに付いた前記プローブの痕の面積を算出し、

前記第1の半導体チップの前記電極パッドについて前記プローブの痕の面積と、前記第2の半導体チップの前記電極パッドについて前記プローブの痕の面積との差を計測し、

前記差が0に近づく方向に前記ステージの高さ位置を補正することを特徴とする請求項1に記載のプローバ。

[7] 前記制御部は、

前記第1の半導体チップの測定の前に、前記カメラの前記画像信号に某づき、前記電極パッドに外観不良があるかどうかを判断し、

前記電極パッドに外観不良があると判断した場合に、前記第1の半導体チップを外観不良チップとして記憶し、

前記電極パッドに外観不良がないと判断した場合に、前記第1の半導体チップを外観良品チップとして記憶し、

前記記憶した前記外観不良チップと前記外観良品チップの前記被測定ウエハ内での位置を示すウエハマップを作成することを特徴とする請求項1に記載のプローバ。

[8] 前記プローブと前記カメラの視野中心との間隔は、前記第1の半導体チップのサイズの整数倍であることを特徴とする請求項1に記載のプローバ。

[9] テスタ部と、

前記テスタ部と電氣的に接続されるプローバ部とを有し、

前記プローバ部は、

支持基板と、前記支持基板に取り付けられたプローブとを備えるプローブカードと、被測定ウエハを載せるステージと、

前記プローブカード上に設けられ、前記被測定ウエハに形成された半導体チップの電極パッドを観測するカメラと、

前記プローブカードに対する前記ステージの位置を移動させる移動手段と、

を有することを特徴とする試験装置。

- [10] 前記テスト部は、前記プローブカードに当接するテストヘッドを備え、
前記カメラが前記テストヘッド上に設けられ、且つ、前記支持基板において前記カメラに対応する位置に開口が設けられていることを特徴とする請求項9に記載の試験装置。
- [11] フリープカードの支持基板に取り付けられたプローブを、ステージ上の被測定ウエハに形成された第1の半導体チップの電極パッドに接触させ、前記第1の半導体チップの電気的特性を測定するステップを有し、
前記第1の半導体チップの測定前若しくは測定後に、前記支持基板上或いは前記プローブカードの上方に設けられたカメラによって、前記第1の半導体チップの電極パッドを観察することを特徴とする半導体チップの検査方法。
- [12] 前記カメラによる前記観察の結果に某づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握するステップと、
前記第1の半導体チップの測定の後に、前記ステージ上の前記被測定ウエハに形成された第2の半導体チップの電極パッドに前記プローブを接触させ、前記第2の半導体チップの電気的特性を測定するステップと、
前記第2の半導体チップの測定後に、前記カメラによって前記第2の半導体チップの電極パッドを観察するステップと、
前記カメラによる前記観察の結果に某づき、前記第2の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握するステップと、
前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の位置と、前記第2の半導体チップの前記電極パッドに付いた前記プローブの痕の位置とのズレ呈を計測するステップと、
前記ズレ呈が小さくなる方向に前記ステージの位置を補正するステップとを更に有することを特徴とする請求項11に記載の半導体チップの検査方法。
- [13] 前記ステージの位置を補正するステップにおいて、水平面内で前記ステージを並進若しくは回伝することにより、前記ステージの位置を補正することを特徴とする請求項12に記載の半導体チップの検査方法。
- [14] 前記カメラによる前記観察の結果に某づき、前記プローブの痕と前記電極パッドの

輪郭との間隔が規定値よりも大きいかどうかを判断するステップと、

前記間隔が前記規定値よりも大きくないと判断されたときに、前記間隔が前記規定値よりも大きくなる方向に前記ステージの位置を補正するステップとを更に有することを特徴とする請求項11に記載の半導体チップの検査方法。

[15] 前記カメラによる前記観察の結果に某づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握するステップと、

前記把握されたプローブの痕の位置に某づいて、前記痕が前記電極パッドからはみ出しているかどうかを判断するステップと、

前記痕が前記電極パッドからはみ出していると判断された場合に、前記第1の半導体チップの測定後に行われる他の半導体チップの測定の中止を決定するステップとを更に有することを特徴とする請求項11に記載の半導体チップの検査方法。

[16] 前記カメラによる前記観察の結果に某づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の位置を把握するステップと、

前記把握されたプローブの痕の位置に某づいて、前記痕が前記電極パッドからはみ出しているかどうかを判断するステップと、

前記痕が前記電極パッドからはみ出していると判断した場合に、前記第1の半導体チップを外観不良チップとして記憶するステップと、

前記痕が前記電極パッドからはみ出していないと判断した場合に、前記第1の半導体チップを外観良品チップとして記憶するステップと、

前記記憶した前記外観不良チップと前記外観良品チップの前記被測定ウエハ内での位置を示すウエハマップを作成するステップとを更に有することを特徴とする請求項11に記載の半導体チップの検査方法。

[17] 前記カメラによる前記観察の結果に某づき、前記第1の半導体チップの前記電極パッドに付いた前記プローブの痕の面積を把握するステップと、

前記第1の半導体チップの測定の後、前記ステージ上の前記被測定ウエハに形成された第2の半導体チップの電極パッドに前記プローブを接触させ、前記第2の半導体チップの電気的特性を測定するステップと、

前記第2の半導体チップの測定後に、前記カメラによって前記第2の半導体チップ

の電極パッドを観察するステップと、

前記カメラによる前記観察の結果に某づき、前記第2の半導体チップの前記電極パッドに付いた前記プローブの痕の面積を把握するステップと、

前記第1の半導体チップの前記電極パッドについて前記プローブの痕の面積と、前記第2の半導体チップの前記電極パッドについて前記プローブの痕の面積との差を計測するステップと、

前記差が0に近づく方向に前記ステージの高さ位置を補正するステップとを更に有することを特徴とする請求項11に記載の半導体チップの検査方法。

[18] 前記第1の半導体チップの測定の前に、前記カメラによる前記観察の結果に某づき、前記電極パッドに外観不良があるかどうかを判断するステップと、

前記電極パッドに外観不良があると判断した場合に、前記第1の半導体チップを外観不良チップとして記憶するステップと、

前記電極パッドに外観不良がないと判断した場合に、前記第1の半導体チップを外観良品チップとして記憶するステップと

前記記憶した前記外観不良チップと前記外観良品チップの前記被測定ウエハ内での位置を示すウエハマップを作成するステップとを更に有することを特徴とする請求項11に記載の半導体チップの検査方法。


[19] 複数の半導体チップが設けられた前記被測定ウエハに対し、前記半導体チップの電気的特性を検査する検査工程と、

前記検査の結果、不良と判断された前記半導体チップを除いて、良品と判断された前記半導体チップのみを製品として残す工程とを更に有し、


前記第1の半導体チップは前記複数の半導体チップの一つであり、

前記第1の半導体チップの電気的特性を測定するステップと、前記電極パッドを観察するステップは、前記検査工程において行われることを特徴とする請求項11に記載の半導体チップの検査方法。


[図1]




[図2]




[図3]




[図4]




[図5]



[図6]




[図7]




■ 外観不良チップ

□ 外観良品チップ


[図8]





[図9]




[図10]




[図12]




[図13]




[図14]



[図15]




(b)




(a)


[図16]



[図17]




(a)




(b)


[図18]




[図19]




[図20]



[図21]



[図22]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/073707

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/66(2006.01) i, G01R31/28(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/66, G01R31/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y —	JP 2007-095766 A (Fujifilm Corp.), 12 April, 2007 (12.04.07), Par. Nos. [0011] to [0027]; Figs. 1 to 5 (Family: none)	1, 7-11, 18-19 <u>2-6, 12-17</u>
Y	JP 2003-068813 A (Dainippon Screen Mfg. Co., Ltd.), 07 March, 2003 (07.03.03), Par. Nos. [0018] to [0080]; Figs. 1 to 14 (Family: none)	2-6, 12-17

 Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
31 March, 2009 (31.03.09)Date of mailing of the international search report
07 April, 2009 (07.04.09)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))
 IntCl H01L21/66 (2006.01)i, G01R31/28 (2006.01)i

B. 調査を行つた分野
 調査を行つた最小限資料 (国際特許分類 (IPC))
 IntCl H01L21/66, G01R31/28

最小限資料以外の資料で調査を行つた分野に含まれるもの
 日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2009年
 日本国実用新案登録公報 1996-2009年
 日本国登録実用新案公報 199A-2009年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2007-095766 A (富士フイルム株式会社) 2007. 04. 12, 段落 [0011] - [0027], 第 1-5 図 (ファミリーなし)	1, 7-11, 18-19
Y		<u>2-6, 12-17</u>
Y	JP 2003-068813 A (大日本スクリーン株式会社) 2003. 03. 07, 段落 [0018] - [0080], 第 1-14 図 (ファミVーなし)	2-6, 12-17

ヴ C欄の続きにも文献が列挙されている。

ヴ パテントファミリーに関する別紙を参照。

ホ 引用文献のカテゴリー	の日の役に公表された文献
IA) 特に関連のある文献ではなく、一般的技術水準を示すもの	IT) 国際出願日又は優先日後に公表された文献であつて出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
IE) 国際出願日前の出願または特許であるか、国際出願日以後に公表されたもの	IX) 特に関連のある文献であつて、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
IL) 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)	IY) 特に関連のある文献であつて、当該文献と他の1以上の文献との、当業者にとって自明である組合せによつて進歩性がないと考えられるもの
IO) 口頭による開示、使用、展示等に言及する文献	I&J) 同一パテントファミリー文献
「p」 国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日 31.03.2009	国際調査報告の発送日 07.04.2009
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 宮崎 園子 電話番号 03-3581-1101 内線 3471
	4R 3838