

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5585102号
(P5585102)

(45) 発行日 平成26年9月10日 (2014. 9. 10)

(24) 登録日 平成26年8月1日 (2014. 8. 1)

(51) Int. Cl.

F I

G 0 9 F 9/30 (2006. 01)

G 0 9 F 9/30 3 3 0

G 0 2 F 1/1368 (2006. 01)

G 0 9 F 9/30 3 3 8

G 0 2 F 1/1345 (2006. 01)

G 0 2 F 1/1368

G 0 9 F 9/00 (2006. 01)

G 0 2 F 1/1345

G 0 9 F 9/00 3 5 2

請求項の数 8 (全 14 頁)

(21) 出願番号 特願2010-20299 (P2010-20299)
 (22) 出願日 平成22年2月1日 (2010. 2. 1)
 (65) 公開番号 特開2011-158707 (P2011-158707A)
 (43) 公開日 平成23年8月18日 (2011. 8. 18)
 審査請求日 平成25年1月31日 (2013. 1. 31)

(73) 特許権者 000001443
 カシオ計算機株式会社
 東京都渋谷区本町 1 丁目 6 番 2 号
 (72) 発明者 北浜 俊司
 東京都八王子市石川町 2 9 5 1 番地の 5
 カシオ計算機株式会社八王子技術センター
 内

審査官 佐竹 政彦

最終頁に続く

(54) 【発明の名称】 アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル

(57) 【特許請求の範囲】

【請求項 1】

透明基板上の表示領域内に、互いに平行に延在させて配設された複数のソースラインと

、

前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、

前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、

前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、

前記透明基板上の表示領域を除いた領域である非表示領域に、

検査を行うための検査信号電圧を出力する検査出力配線と、

前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、

検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、

前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、

前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、

前記検査出力配線は、

10

20

前記複数のソース出力配線及び前記複数のゲート出力配線のうち、どちらか一方について、前記透明基板の基板端面に最も近接して引き回された1本の出力配線と前記基板端面との間に引き回し配設されている1本の基板欠け検知用検査出力配線を含み、

前記検査出力配線のうち、該1本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、

前記複数のソース出力配線と前記複数のゲート出力配線のうち、どちらか一方について、前記透明基板の基板端面から最も離れて引き回された1本の出力配線と前記表示領域との間に引き回し配設されていることを特徴とするアクティブマトリクス型表示パネル用基板。

【請求項2】

前記検査出力配線は複数本配設され、

前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本との間の導通をオン・オフする第1の検査用スイッチング素子と、

前記ゲートラインと前記複数の検査出力配線の残りのうちの1本との間の導通をオン・オフする第2の検査用スイッチング素子と、を含むことを特徴とする請求項1に記載のアクティブマトリクス型表示パネル用基板。

【請求項3】

前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本である第1の検査出力配線との間の導通をオン・オフする第1の検査用スイッチング素子と、

前記ゲートラインのうち一部のものと前記複数の検査出力配線のうち前記第1の検査出力配線を除いた中の1本である第2の検査出力配線との間の導通をオン・オフする第2の検査用スイッチング素子と、

前記ソース出力配線と前記複数の検査出力配線のうち前記第1乃至第2の検査出力配線を除いた中の1本である第3の検査出力配線との間の導通をオン・オフする第3の検査用スイッチング素子と、

前記ゲートラインのうち他の一部のものと前記複数の検査出力配線のうち前記第1乃至第3の検査出力配線を除いた中の1本である第4の検査出力配線との間の導通をオン・オフする第4の検査用スイッチング素子とを含むことを特徴とする請求項2に記載のアクティブマトリクス型表示パネル用基板。

【請求項4】

前記透明基板の前記非表示領域には、表示信号電圧及び走査信号電圧を出力する駆動制御装置が搭載される矩形の駆動制御装置搭載領域が設けられ、

前記駆動制御装置搭載領域には、前記検査出力配線と接続し、入力された前記検査信号電圧を前記検査出力配線に供給する検査端子部と、

前記複数のソース出力配線とそれぞれ接続し、入力された前記表示信号電圧を前記各ソース出力配線にそれぞれ供給する複数のソース出力端子が配列されたソース出力端子部と、

前記複数のゲート出力配線とそれぞれ接続し、入力された前記走査信号電圧を前記各ゲート出力配線にそれぞれ供給する複数のゲート出力端子が配列されたゲート出力端子部と、が配置され、

前記ソース出力端子部及び前記ゲート出力端子部は前記駆動制御装置搭載領域の前記表示領域と対向する辺と平行な直線上に設置され、

前記検査端子部は、前記駆動制御装置搭載領域の前記平行な直線と交差する二つの縁辺のうち一方の縁辺から、前記ソース出力端子部及び前記ゲート出力端子部の前記平行な直線と交差する各端部のうち前記一方の縁辺に最も近い端部よりも離れて配置され、且つ前記二つの縁辺のうち他方の縁辺から、前記各端部のうち前記他方の縁辺に最も近い端部よりも離れて配置されていることを特徴とする請求項3に記載のアクティブマトリクス型表示パネル用基板。

【請求項5】

前記検査端子部は前記基板欠け検知用検査出力配線と接続された基板欠け検知用検査端子部を含むことを特徴とする請求項 4 に記載のアクティブマトリクス型表示パネル用基板。

【請求項 6】

前記画素電極が赤、緑、青のうちの何れかの色を表示する画素に対応し、赤、緑、青の各色に対応する画素電極がデルタ配列されていることを特徴とする請求項 1 乃至請求項 5 のうちの何れかの請求項に記載のアクティブマトリクス型表示パネル用基板。

【請求項 7】

請求項 1 乃至請求項 6 の何れかに記載のアクティブマトリクス型表示パネル用基板と、全ての前記画素電極と対向するコモン電極が形成された対向基板と、で液晶を挟持してなることを特徴とする液晶表示パネル。

10

【請求項 8】

前記アクティブマトリクス型表示パネル用基板の前記非表示領域に、前記コモン電極にコモン信号電圧を出力するコモン出力配線が更に引き回し配設されており、前記アクティブマトリクス型表示パネル用基板と前記対向基板間には、前記コモン電極と前記コモン出力配線を導通接続する基板間導通部材が更に設けられていること、を特徴とする請求項 7 に記載の液晶表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

20

この発明は、検査用の薄膜トランジスタが設けられたアクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネルに関する。

【背景技術】

【0002】

近年、携帯電話機や PDA (Personal Digital Assistance) 等のモバイル電子機器の小型薄型化を促進するため、その表示パネルとして液晶表示パネルが採用されている。そして、液晶表示パネルのうちでも、高精細な表示品質が得られるアクティブマトリクス型の液晶表示パネルが多用されている。

【0003】

上記液晶表示パネルの製造に際しては、通常、ドライバ等の実装部品を取り付ける前に信号電圧を入出力するためのソース配線及びゲート配線の断線やショートの有無を検査する。この検査を円滑に効率良く実施するため、従来、複数の配線を一括に共通接続した検査専用回路をアクティブマトリクス型液晶表示パネルの薄膜トランジスタが形成されている基板に設ける特許文献 1 に示されるような方策が用いられている。

30

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特開平 10 - 73516 号公報

【発明の概要】

【発明が解決しようとする課題】

40

【0005】

上記液晶表示パネルの場合、検査が終了した後、検査専用回路を切除する必要がある、その作業に要する工数が製造コストをアップさせる原因となっている。

【0006】

本発明の目的は、ソース配線及びゲート配線と検査専用回路との間に検査用スイッチング素子を設けることで、表示検査終了後も検査専用回路を切除することなく配線の検査を実施できるアクティブマトリクス型基板とこれを用いた液晶表示パネルを提供することである。

【課題を解決するための手段】

【0007】

50

本発明の請求項 1 に記載されたアクティブマトリクス型表示パネル用基板の発明は、透明基板上の表示領域内に、互いに平行に延在させて配設された複数のソースラインと、

前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、

前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、

前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、

前記透明基板上の表示領域を除いた領域である非表示領域に、

検査を行うための検査信号電圧を出力する検査出力配線と、

前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、

検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、

前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、

前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、

前記検査出力配線は、

前記複数のソース出力配線及び前記複数のゲート出力配線のうち、どちらか一方について、前記透明基板の基板端面に最も近接して引き回された 1 本の出力配線と前記基板端面との間に引き回し配設されている 1 本の基板欠け検知用検査出力配線を含み、

前記検査出力配線のうち、該 1 本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、

前記複数のソース出力配線と前記複数のゲート出力配線のうち、どちらか一方について、前記透明基板の基板端面から最も離れて引き回された 1 本の出力配線と前記表示領域との間に引き回し配設されていること、を特徴とするものである。

【 0 0 0 8 】

好ましくは、前記検査出力配線は複数本配設され、

前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち 1 本との間の導通をオン・オフする第 1 の検査用スイッチング素子と、

前記ゲートラインと前記複数の検査出力配線の残りのうちの 1 本との間の導通をオン・オフする第 2 の検査用スイッチング素子と、を含む。

好ましくは、前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち 1 本である第 1 の検査出力配線との間の導通をオン・オフする第 1 の検査用スイッチング素子と、

前記ゲートラインのうち一部のものと前記複数の検査出力配線のうち前記第 1 の検査出力配線を除いた中の 1 本である第 2 の検査出力配線との間の導通をオン・オフする第 2 の検査用スイッチング素子と、

前記ソース出力配線と前記複数の検査出力配線のうち前記第 1 乃至第 2 の検査出力配線を除いた中の 1 本である第 3 の検査出力配線との間の導通をオン・オフする第 3 の検査用スイッチング素子と、

前記ゲートラインのうち他の一部のものと前記複数の検査出力配線のうち前記第 1 乃至第 3 の検査出力配線を除いた中の 1 本である第 4 の検査出力配線との間の導通をオン・オフする第 4 の検査用スイッチング素子とを含む。

好ましくは、前記透明基板の前記非表示領域には、表示信号電圧及び走査信号電圧を出力する駆動制御装置が搭載される矩形状の駆動制御装置搭載領域が設けられ、

前記駆動制御装置搭載領域には、前記検査出力配線と接続し、入力された前記検査信号電圧を前記検査出力配線に供給する検査端子部と、

前記複数のソース出力配線とそれぞれ接続し、入力された前記表示信号電圧を前記各ソース出力配線にそれぞれ供給する複数のソース出力端子が配列されたソース出力端子部と

10

20

30

40

50

、
前記複数のゲート出力配線とそれぞれ接続し、入力された前記走査信号電圧を前記各ゲート出力配線にそれぞれ供給する複数のゲート出力端子が配列されたゲート出力端子部と、
が配置され、

前記ソース出力端子部及び前記ゲート出力端子部は前記駆動制御装置搭載領域の前記表示領域と対向する辺と平行な直線上に設置され、

前記検査端子部は、前記駆動制御装置搭載領域の前記平行な直線と交差する二つの縁辺のうち一方の縁辺から、前記ソース出力端子部及び前記ゲート出力端子部の前記平行な直線と交差する各端部のうち前記一方の縁辺に最も近い端部よりも離れて配置され、且つ前記二つの縁辺のうち他方の縁辺から、前記各端部のうち前記他方の縁辺に最も近い端部よりも離れて配置されている。

10

好ましくは、前記検査端子部は前記基板欠け検知用検査出力配線と接続された基板欠け検知用検査端子部を含む。

好ましくは、前記画素電極が赤、緑、青のうちの何れかの色を表示する画素に対応し、赤、緑、青の各色に対応する画素電極がデルタ配列されている。

【0009】

本発明の請求項7に記載されたアクティブマトリクス型表示パネル用基板の発明は、透明基板上の表示領域内に、互いに平行に延在させて配設された複数のソースラインと、

前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、

20

前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、

前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、

前記透明基板上の表示領域を除いた領域である非表示領域に、

検査を行うための検査信号電圧を出力する検査出力配線と、

前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、

検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、

30

前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、

前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、

前記検査出力配線は、

前記複数のソース出力配線及び前記複数のゲート出力配線のうち、どちらか一方について、前記透明基板の基板端面に最も近接して引き回された1本の出力配線と前記基板端面との間に引き回し配設されている1本の基板欠け検知用検査出力配線を含み、

前記検査出力配線のうち、該1本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、

前記複数のソース出力配線と前記複数のゲート出力配線のうち、どちらか一方について、前記透明基板の基板端面から最も離れて引き回された1本の出力配線と前記表示領域との間に引き回し配設されていることを特徴とするアクティブマトリクス型表示パネル用基板と、全ての前記画素電極と対向するコモン電極が形成された対向基板と、で液晶を挟持してなる。

40

【0010】

好ましくは、前記アクティブマトリクス型表示パネル用基板の前記非表示領域に、前記コモン電極にコモン信号電圧を出力するコモン出力配線が更に引き回し配設されており、前記アクティブマトリクス型表示パネル用基板と前記対向基板間には、前記コモン電極と前記コモン出力配線を導通接続する基板間導通部材が更に設けられている。

50

【発明の効果】

【0016】

本発明のアクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネルによれば、表示検査終了後に検査専用回路を切除する必要がなく、正確な表示検査を少ない工数で実施することができる。

【図面の簡単な説明】

【0017】

【図1】本発明の一実施形態としてのアクティブマトリクス型液晶表示パネル用基板を示す平面図である。

【図2】上記基板における画素と配線の接続構成を部分的に拡大して示す詳細説明図である。

10

【図3】図1のIII-III線に沿って切断した模式的断面図で、上記基板を用いた液晶表示パネルの一部の断面構造を示している。

【図4】本発明の一実施形態としてのアクティブマトリクス型液晶表示パネル用基板の比較例を示す平面図である。

【発明を実施するための形態】

【0018】

まず、本発明の一実施形態としてのアクティブマトリクス型液晶表示パネル用基板を用いた液晶表示パネルの全体構成について、図1に基づき説明する。

【0019】

20

本実施形態の液晶表示パネル用基板1は、アクティブマトリクス型液晶表示パネルに用いられる一対の基板のうち画素をオン・オフするスイッチング素子が設けられる片側の基板（以下、駆動側基板という）であり、これに対向配置される他方の基板（以下、対向側基板という）2との間に液晶層3（図3参照）を介在させた状態で挟持することにより、画素pが中央部の表示領域Dd内にマトリクス状に配置されてなるアクティブマトリクス型液晶表示パネルを構成する。これら一対の基板1、2は共に矩形をなす透明のガラス基板からなり、駆動側基板1には一辺を対向側基板2の対応する一辺から適長だけ突出させた突出縁部101が形成されている。

【0020】

本実施形態の液晶表示パネルは、フルカラー表示を行うアクティブマトリクス型液晶表示パネルであり、赤、緑、青の各色画素R、G、Bが、行方向には2画素置きに一系列に、列方向には1.5w（w=1画素幅）ずつずらしてジグザグに、それぞれ配列されている（以下、デルタ配列という）。従って、駆動側基板1には、図2に示されるように、デルタ配列された各画素pに対応する画素エリア毎に、各画素pに対する表示信号電圧の印加をオン・オフするスイッチング素子としての駆動用薄膜トランジスタ（以下、駆動用TFT（Thin Film Transistor）という）4が、1行毎に画素エリア内の設置サイドを交互に変えてそれぞれ配設されている。

30

【0021】

デルタ配列された隣接する画素p同士の画素エリア間のうちの行方向の画素エリア間には、それぞれ、同一行に並ぶ各画素pを走査するための複数のゲートライン5が、互いに平行に直線に延在させて配設されている。列方向の画素エリア間には、それぞれ、同色の各画素pに表示信号電圧を供給するためのソースライン6が、互いに平行に複数のゲートライン5に交差する方向に延在させて配設されている。

40

【0022】

また、本実施形態では上述のゲートライン5及びソースライン6にそれぞれ走査信号電圧と表示信号電圧を供給するために配設されたゲート出力配線7とソース出力配線8が、表示領域Ddを除く非表示領域Duのうちの表示領域Ddを囲む周辺部にそれぞれ引き回し配設されている。

【0023】

非表示領域Duのうちの突出縁部101には、各画素pをオン・オフ駆動する駆動制御

50

装置素子がCOG (Chip On Glass) 方式により直接搭載される。この駆動制御装置の二点鎖線で示した矩形形状の駆動制御装置搭載領域9には、走査信号を出力するためのゲート出力端子部11と一对のソース出力端子部12a、12bが駆動制御装置搭載領域9の前記表示領域Ddと対向する辺と平行な直線上に設置されている。

【0024】

即ち、各ゲートライン5からゲート出力配線7が前記ゲート出力端子部11に向けてそれぞれ引き出され、その各先端部に形成された出力端子がゲート出力端子部11に駆動制御装置搭載領域9の前記表示領域Ddと対向する辺と平行な直線上に沿って多数配列されている。

【0025】

また、ソースライン6からは、それぞれ、ソース出力配線8が1本置きに一方の側もしくは他方の側に引き出され、一方の側(図中上側)に引き出されたソース出力配線8aは表示領域Ddの外周に沿って延在させた後、一方のソース出力端子部12aに向けて引き回され、その各先端部が出力端子としてソース出力端子部12aに駆動制御装置搭載領域9の前記表示領域Ddと対向する辺と平行な直線上に沿って多数配列されている。同様に他方の側(図中下側)に引き出されたソース出力配線8bは表示領域Ddの一方の側に引き出されたソース出力配線8aが配設された側とは反対側の外周に沿って延在させた後、他方のソース出力端子部12bに向けて引き回され、その各先端部が出力端子としてソース出力端子部12bに駆動制御装置搭載領域9の前記表示領域Ddと対向する辺と平行な直線上に沿って多数配列されている。このように各ソースライン6を表示領域Ddの両サイドに分割して引き出し、各サイドをソース出力配線8a、8bとして引き回す構成となっている。

【0026】

さらに、対向側基板2のコモン電極にコモン信号電圧を供給するためのコモン出力配線14が、表示領域Ddの突出縁部101側を除く3方の外周に沿って引き回し配設されている。このコモン出力配線14は、表示領域Ddの外周の上述したソース出力配線8a、8bよりも内側(表示領域Ddに近い側)を引き回され、その両端部が前記駆動制御装置搭載領域9に向けてそれぞれ延出されている。これら両端部の各先端にはコモン出力端子パッド141、141がそれぞれ形成され、前記駆動制御装置搭載領域9内の所定位置に配設されている。

【0027】

このように、コモン出力配線14の両端に出力端子パッド141、141を設け、両端からコモン信号電圧を印加する構成とすることにより、表示領域Ddの周囲3方にわたる長い距離を引き回されたコモン出力配線14を介するためにコモン信号の電圧が降下して信号に所謂なまりが発生するのを防止することができる。

【0028】

そして、前記ソース出力配線8a、8bと前記コモン出力配線14の間に検査用スイッチング素子としての複数のTF T15が配置され、前記ソース出力配線8a、8bの外側に、検査用のゲート信号電圧を供給するための配線18a、18bが引き回し配設されている。

【0029】

まず、検査用TF T15は、全てのゲートライン5とソースライン6とのそれぞれに対応させて1個ずつ配設されている。そして、これら検査用TF T15をオン・オフ制御する信号電圧を供給する検査用制御配線16は、前記コモン出力配線14の直ぐ外側に略併行させて引き回し配設され、各検査用TF T15のゲート電極が前記検査用制御配線16aにそれぞれ電気接続されている。

【0030】

検査用制御配線16の外側で前記ソース出力配線8a、8bの内側には、赤、緑、青の検査用各色ソース配線17r、17g、17bが配設されている。ここで、本実施例では検査用赤色ソース配線17rが表示領域Ddのソースライン6が引き出された両サイドの

10

20

30

40

50

うち一方に1ライン配設されており、検査用青色ソース配線17bは、表示領域Ddのソースライン6が引き出された両サイドのうち他方に1ライン配設されている。検査用緑色ソース配線17gは両サイドにそれぞれ1ラインずつ計2ラインが配設されている。

【0031】

これら、検査用各色ソース配線17r、17g、17bは、表示領域Dd内の列方向の画素間に互いに平行に複数のゲートライン5に交差する方向に配設されている各色ソースライン6のそれぞれと、1個の検査用TF T15を介して電気接続されている。この場合、赤色と青色の検査用ソース配線17r、17bと接続するソースライン6のうち一部は、赤色と青色の検査用ソース配線17r、17bと、ソース出力配線8a或いは8b及び検査用TF T15を介して電気接続され、赤色と青色の検査用ソース配線17r、17bと接続するソースライン6の残りは、赤色と青色の検査用ソース配線17r、17bと、ソース出力配線8a或いは8bを介することなく、検査用TF T15のみを介して直接電気接続されている。検査用緑色ソース配線17gと接続する全ての緑色画素のソースライン6は、検査用緑色ソース配線17gと、各ソース出力配線8a或いは8b及び検査用TF T15を介して電気接続されている。

10

【0032】

そして、ソース出力配線8a、8bのそれぞれと基板端面との間に、それぞれ、検査用ゲート配線18a、18bが配設されている。各検査用ゲート配線18a、18bは、それぞれ、一方の各端部が突出縁部101とは反対側の基板縁部（以下、反突出側縁部という）にまで引き回され、これら双方の引き回し端部181a、181bが反突出側縁部において平行に延在している。これら検査用ゲート配線18a、18bの各引き回し端部181a、181bは、それぞれ、1本置き各ゲートライン5と、各ゲートライン5に対応させて配設されている各検査用TF T15を介し電気接続されている。本例では、奇数番目のゲートライン5oが検査用ゲート配線18aの引き回し端部181aに、偶数番目のゲートライン5eが他方の検査用ゲート配線18bの引き回し端部181bに、それぞれ、検査用TF T15を介して電気接続されている。

20

【0033】

上述した検査用各色ソース配線17r、17g、17b及び検査用ゲート配線18a、18bの検査信号電圧が供給される側（出力側）の各端部は、それぞれ、前記駆動制御装置搭載領域9に向けて延出され、検査用各色ソース配線17r、17g、17b及び検査用ゲート配線18a、18bの各先端部に形成された出力パッド171r、171g、171b及び182a、182bが駆動制御装置搭載領域9内にそれぞれ配設されている。また、検査用制御配線16は、前述したコモン出力配線14と同様に、表示領域Ddの周囲3方にわたる長い距離を引き回されている。そのため、両端部が前記駆動制御装置搭載領域9に向けて延出され、両端部に形成された出力端子パッド161、161が駆動制御装置搭載領域9内に配設され、その両端部に形成された出力端子パッド161、161の両方から検査用信号を印加する構成とすることで検査用TF T制御信号の電圧降下を防ぎ、検査用TF T制御信号に所謂なまりが発生するのを防止している。

30

【0034】

図3に示すように、上述の駆動側基板1には画素pに対応する画素エリアごとに透明な画素電極19が配設され、各画素電極19は画素エリア毎に配置されている前記駆動用TF T4と、当該駆動用TF T4のドレイン電極（不図示）を介してそれぞれ導通接続されている。各駆動用TF T4は、ソース電極（不図示）を介して対応する前記ソースライン6とそれぞれ導通接続されている。なお、図示してはいないが、それら画素電極19を覆って透明な保護絶縁膜と配向膜とが一様に順次積層されている。

40

【0035】

一方、対向側基板2には、画素pに対応する画素エリア毎に各色のカラーフィルタ21が配設され、各画素エリア間にはブラックマトリクス22が設置されている。これらカラーフィルタ21とブラックマトリクス22を覆って平坦化保護膜23が一様に被着され、この上に透明な一続きのコモン電極24が設置されている。なお、このコモン電極24上

50

にも、図示されていないが、透明配向膜が一様に被着されている。

【 0 0 3 6 】

上記駆動側基板 1 と対向側基板 2 とは、それぞれの電極形成面を対向させ、所定の間隙を保ち枠状シール材 2 5 により接合されている。これら一対の基板 1、2 間の枠状シール材 2 5 により囲まれた空間には液晶 3 0 1 が封入されて液晶層 3 が形成されている。そして、駆動側基板 1 のコモン出力配線 1 4 と枠状シール材 2 5 の外部に延出されたコモン電極 2 4 の端部とが、銀ペースト等の導電材料からなる基板間導通部材としてのクロス材 2 6 により導通接続されている。

【 0 0 3 7 】

つぎに、上述のようにして構成された本実施形態の液晶表示パネルに対して実施される点灯表示検査の手順について、以下に説明する。

【 0 0 3 8 】

まず、検査用制御配線 1 6 を通じて各検査用 T F T 1 5 のゲート電極にオン信号電圧を供給し、全ての検査用 T F T 1 5 をオンする。

【 0 0 3 9 】

これと同時に、コモン出力配線 1 4 を通じて対向側基板 2 のコモン電極 2 4 に所定のコモン電圧を印加する。

【 0 0 4 0 】

またこれと同時に、全ての検査用 T F T 1 5 をオンした状態のまま、一方の検査用ゲート配線 1 8 a を通じて奇数番目のゲートライン 5 o にゲート検査信号電圧を供給すると共に、赤、青のうちの何れか一方の例えば検査用赤色ソース配線 1 7 r を通じて赤色画素を接続したソースライン 6 に赤色を表示するためのオン信号電圧を供給し、奇数番目の行の赤色画素 R をオン（点灯表示）する。この表示から、赤色用ソースライン 6 の断線と、赤色画素と隣接する画素に接続された青色用ソースライン 6 又は緑色用ソースライン 6 と赤色用ソースライン 6 とのショート、奇数番目のゲートライン 5 o の断線、及び、奇数番目のゲートライン 5 o に隣接する偶数番目のゲートライン 5 e と奇数番目のゲートライン 5 o とのショートの有無を判定する。すなわち、奇数行の赤色画素の何れかが点灯されていなければ断線が、隣接する青色又は緑色の画素及び偶数行の赤色画素が同時点灯されていればショートが、それぞれ発生していると判定される。

【 0 0 4 1 】

次に、ゲート検査信号電圧を供給する配線を切り替え、全ての検査用 T F T 1 5 をオンした状態のまま他方の検査用ゲート配線 1 8 b を通じて偶数番目のゲートライン 5 e にゲート検査信号電圧を供給し、偶数番目の行の赤色画素 R をオン（点灯表示）する。この表示から、赤色用ソースラインの断線と、赤色画素と隣接する画素に接続された青色用ソースライン 6 又は緑色用ソースライン 6 と赤色用ソースライン 6 とのショート、偶数番目のゲートライン 5 e の断線、及び、偶数番目のゲートライン 5 e に隣接する奇数番目のゲートライン 5 o と偶数番目ゲートライン 5 e とのショートの有無を判定する。なお、この場合のショートの有無は、既に実施した奇数番目のゲートライン 5 o に係る赤色画素の点灯表示検査において検出されているから、そのショートの有無を確認することになる。

【 0 0 4 2 】

上述した一連の点灯表示検査を、青色画素及び緑色画素についても、同様に実施する。これにより、全てのゲートライン 5 及びソースライン 6 の断線と隣接ライン間のショートの有無が的確に判定される。これら一連の検査を終えた後は、検査合格品はそのまま製品として仕上げ工程に送られる。すなわち、検査用制御配線 1 6 にオン信号を供給しなければ検査用 T F T 1 5 を通じて各種検査信号電圧が画素に印加されることも表示信号電圧がリークすることもないから、検査用 T F T 1 5 や各種検査用配線 1 6 ~ 1 8 を切除しなくても表示品質に悪影響が及ぶ虞はなく、従って、それら各種検査用配線 1 6 ~ 1 8 を切除する手間が省かれる。

【 0 0 4 3 】

また、各検査用パッド 1 7 1 r、1 7 1 b、1 7 1 g、1 8 2 a、1 8 2 b を駆動制御

10

20

30

40

50

装置搭載領域 9 内に設けたため、突出縁部 101 の駆動制御装置搭載領域 9 を除いた領域面積を小さくすることが出来る。

【0044】

また、各検査用パッド 171r、171b、171g、182a、182b を駆動制御装置搭載領域 9 内に設けたため、駆動制御装置が搭載されると、各検査用パッド 171r、171b、171g、182a、182b は駆動制御装置に覆われ完全に外部と遮断されることとなり、液晶表示パネルを駆動させた際に外部から何かの拍子で検査用パッド 171r、171b、171g、182a、182b に過電流が流れる可能性そのものを低くすることが出来、検査用パッドや検査用配線由来の表示品質への悪影響をさらに防ぐことができる。

10

【0045】

以上のように、本実施形態のアクティブマトリクス型液晶表示パネル用基板では、全てのゲートライン 5 とソースライン 6 とのそれぞれが個々に検査用 TFT 15 を介して対応する各種検査用配線 16 ~ 18 と電気接続する構成となっているから、各検査用 TFT 15 のゲート電極へのオン信号電圧の印加を停止するだけで、全てのゲートライン 5 及びソースライン 6 と各種検査用配線 16 ~ 18 との電気接続が遮断される。従って、検査終了後は、検査用 TFT 15 及び各種検査用配線 16 ~ 18 を切除する必要が無く、その分検査作業工数が低減され、延いてはこの液晶表示パネル用基板を用いたアクティブマトリクス型液晶表示パネルの製造工数が低減される。

【0046】

次に本実施形態の比較例について、図 4 に基づき説明する。なお、上記実施形態と同一の構成要素については同一の符号を付して、その説明を省略する。

20

【0047】

本比較例の液晶表示パネル 41 は、検査用ゲート配線 48a、48b がソース出力配線 8a、8b と枠状シール材 25 との間に引き回し配設されている点が上述の実施形態と異なっている。従って本比較例では、全ての検査用配線、つまり検査用制御配線 16、赤、緑、青の検査用各色ソース配線 17r、17g、17b 及び検査用ゲート配線 48a、48b がソース出力配線 8a、8b と枠状シール材 25 との間に引き回し配設されている。

【0048】

ここで、配設する検査用配線の配線長を長くすればするほど検査電圧が低下し信号がなまってしまい、アクティブマトリクス型液晶表示パネルの検査を正確に行うことが出来なくなるおそれがある。従って本比較例では枠状シール材 25 に沿って表示領域 Dd の近くに検査用ゲート配線 48a、48b と、検査用各色ソース配線 17r、17g、17b と、検査用制御配線 16 と、を引き回し配設することで各検査用配線の配線長を出来るだけ短くしている。

30

【0049】

また、本発明の様な検査では、各ソースライン 6 及び各ゲートライン 5 に接続された多数または全ての画素に対して同時に電流を印加して点灯させてパネル検査を行う場合がある。この場合、液晶表示パネルの通常駆動時に各出力配線から各ソースライン 6 及び各ゲートライン 5 に印加する電流よりも、検査時には、より大きな電流を各検査用配線から各ソースライン 6 及び各ゲートライン 5 に印加する必要がある。ところで配線長を長くするとその配線長に比例して配線抵抗は大きくなるが、配線抵抗値が大きくなると、一定の電流値においてその配線に流れる電圧が高くなり消費電力が増えることは既知の事実である。ここで、例えば配線₁と配線₂（同じ材料で出来ており、断面積は等しい）とがあり、通常駆動時にソースライン 6 又はゲートライン 5 に印加する電流と同じ量の電流を配線₁に印加したときの消費電力と、配線長を a メートル長くした配線₂にソースライン 6 又はゲートライン 5 に印加する電流と同じ量の電流を印加したときの消費電力とを比較し消費電力増加分 W₁を導出し、検査時に検査配線に印加する電流と同じ量の電流を配線₁に印加したときの消費電力と、配線長を a メートル長くした配線₂に検査配線に印加する電流と同じ量の電流を印加したときの消費電力とを比較し消費電力増加分 W₂を導出した

40

50

とする。このとき、オームの法則により消費電力増加分 W は配線を長くすることによる抵抗値の増加分と印加電流値の二乗との積で表わすことができる。ここでは配線を長くした分の長さ、配線を長くした分の長さがそれぞれ a メートルなので、抵抗値増加分は等しくなり、消費電力増加分は電流値の 2 乗に比例するので消費電力増加分 W と W とを比較すると W の方が大きくなる。従って配線に印加される電流が多ければ多いほど該配線の配線長を長くして配線抵抗を増加させたときの消費電力増加分が大きくなる。このことから、電流を多く印加する方の配線は配線長を短くし、抵抗値を下げることで消費電力を出来るだけ抑制することが求められる。比較例のアクティブマトリクス型の液晶表示パネルでは検査時の検査配線長を出来るだけ短くするため、検査用制御配線 16、赤、緑、青の検査用各色ソース配線 17r、17g、17b 及び検査用ゲート配線 48a、48b をソース出力配線 8a、8b をソース出力配線 8a、8b よりも表示領域 Dd に近い領域に引き回している。上記のように検査配線を引き回し配設することで検査時の消費電力が抑制されている。

10

【0050】

上記のように各検査用配線を引き回したために、各検査用配線はゲート出力配線 7 とソース出力配線 8a、8b との間に引き回されることとなり、各検査用配線と接続される各出力パッドは、出力パッド 171g、171r、182a が駆動制御装置搭載領域 9 内のゲート出力端子部 11 とソース出力端子部 12a との間の領域に配置されるように、また出力パッド 171g、171b、182b が、駆動制御装置搭載領域 9 内のゲート出力端子部 11 とソース出力端子部 12b との間の領域に配置されるように形成される。

20

【0051】

また、各検査用配線がゲート出力配線 7 とソース出力配線 8a、8b との間に引まわされている状態で、検査用配線ゲート出力端子部 11 と前記ソース出力端子部 12a、12b を、前記駆動制御装置搭載領域の前記表示領域と対向する辺と平行な直線上に設置し、出力パッド 171g、171r、182a、182b を、前記駆動制御装置搭載領域の前記平行な直線と交差する二つの縁辺のうち一方の縁辺から、前記ソース出力端子部 12a、12b 及び前記ゲート出力端子部 11 の前記平行な直線と交差する各端部のうち前記一方の縁辺に最も近い端部よりも離れて配置し、且つ前記二つの縁辺のうち他方の縁辺から、前記各端部のうち前記他方の縁辺に最も近い端部よりも離れて配置したため、各検査用配線の配線長を出来るだけ短くすることが出来る。

30

【0052】

このような比較例のアクティブマトリクス表示装置においては全ての検査用配線、つまり検査用制御配線 16、赤、緑、青の検査用各色ソース配線 17r、17g、17b 及び検査用ゲート配線 48a、48b をソース出力配線 8a、8b と枠状シール材 25 との間に引き回し配設したため、製造工程において何らかの理由で基板端面が欠け、ソース出力配線 8a、8b の少なくとも何れか一方に断線が生じたとしても、その内側に配設された検査用ゲート配線 48a、48b には断線が生じないことがある。この場合、検査工程でソース出力配線 8a、8b が断線しているのにも係わらず、検査用ゲート配線 48a、48b には断線が生じていないことから不良品を良品として検出してしまう可能性が高くなってしまふ。

40

【0053】

一方、図 1 に示す本実施形態のアクティブマトリクス型液晶表示パネル用基板では、ソース出力配線 8a、8b それぞれと基板端面との間に検査用ゲート配線 18a、18b を配設した。この場合、製造工程において何らかの理由で基板端面が欠け、ソース出力配線 8a、8b の少なくとも何れか一方に断線が生じると、その外側に配設された検査用ゲート配線 18a、18b のうち、ソース出力配線 8a、8b において断線が生じた箇所に近い部分も断線する可能性が高い。このため、点灯表示検査の際ソース出力配線 8a、8b それぞれが基板欠けにより断線しているかどうかを比較例の場合と比べて精度良く検出することができる。これと同時に、検査用ゲート配線 18a、18b 以外の各検査用配線、即ち、検査用制御配線 16、及び赤、緑、青の検査用各色ソース配線 17r、17g、1

50

7 bをソース出力配線 8 a , 8 b よりも表示領域 D d に近い領域に引き回しているので、上述の検査時の消費電力を抑制することができる。

【 0 0 5 4 】

また、本実施形態では検査用緑色ソース配線 1 7 g は表示領域 D d のソースライン 6 が引き出された両サイドにそれぞれ 1 ラインずつ計 2 ライン配設されているが、一方のサイドにだけ配設してもよい。また検査用赤色ソース配線 1 7 r または検査用青色ソース配線 1 7 b を両サイドにそれぞれ 1 ラインずつ配設してもよい。

【 0 0 5 5 】


なお、本発明は、上記 2 例の実施形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、デルタ配列のカラー液晶表示パネルに限らず、ストライプ配列のカラー液晶表示パネルやモノクロ表示の液晶表示パネル、或いは、例えば有機 E L ディスプレイパネル等のような液晶表示パネル以外の表示パネル等、種々のアクティブマトリクス型表示パネルに広く適用可能であることは勿論である。

【符号の説明】


【 0 0 5 6 】

1	液晶表示パネル用基板（駆動側基板、透明基板）	
2	対向側基板（透明基板）	
3	液晶層	
4	駆動用薄膜トランジスタ（駆動用 T F T、駆動用スイッチング素子）	20
5 o	奇数番目ゲートライン	
5 e	偶数番目ゲートライン	
6	ソースライン	
7	ゲート出力配線	
8 a、8 b	ソース出力配線	
9	駆動制御装置搭載領域	
1 1	ゲート出力端子部	
1 2 a、1 2 b	ソース出力端子部	
1 4	コモン出力配線	
1 5	検査用 T F T（検査用スイッチング素子）	30
1 6	検査用制御配線	
1 7 r、1 7 g、1 7 b	検査用ソース配線（赤色、緑色、青色）（検査出力配線）	
1 8 a、1 8 b、 4 8 a、4 8 b	検査用ゲート配線（検査制御配線、基板欠け検知用検査出力配線）	
1 9	画素電極	
2 1	カラーフィルタ	
2 2	ブラックマトリクス	
2 3	平坦化保護膜	
2 4	コモン電極	40
2 5	枠状シール材	
2 6	クロス材（基板間導通部材）	


【図 1】




【図 2】



【図 3】



【図 4】



フロントページの続き

(56)参考文献 特開平 1 1 - 3 1 6 3 8 8 (J P , A)
特開 2 0 0 6 - 1 7 1 3 8 6 (J P , A)
特開 2 0 0 6 - 1 0 6 1 3 2 (J P , A)
特開 2 0 0 6 - 0 3 8 9 8 8 (J P , A)
特開 2 0 0 7 - 0 2 5 7 0 0 (J P , A)
特開 2 0 0 8 - 1 2 9 3 7 4 (J P , A)
特開 2 0 0 2 - 2 5 8 2 3 1 (J P , A)
国際公開第 2 0 0 9 / 1 1 3 6 6 9 (W O , A 1)

(58)調査した分野(Int.Cl. , D B 名)

G 0 2 F	1 / 1 3 4 3 - 1 / 1 3 4 5
	1 / 1 3 5 - 1 / 1 3 6 8
G 0 9 F	9 / 0 0 - 9 / 3 0
	9 / 3 0 7 - 9 / 4 6
H 0 1 L	2 7 / 3 2