

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-21637

(P2010-21637A)

(43) 公開日 平成22年1月28日(2010.1.28)

(51) Int.Cl.
H04L 9/10 (2006.01)F I
H04L 9/00 621Aテーマコード (参考)
5J104

審査請求 未請求 請求項の数 21 O L (全 23 頁)

(21) 出願番号 特願2008-178084 (P2008-178084)
(22) 出願日 平成20年7月8日 (2008.7.8)(71) 出願人 503121103
株式会社ルネサステクノロジ
東京都千代田区大手町二丁目6番2号
(74) 代理人 100089071
弁理士 玉村 静世
(72) 発明者 成吉 雄一郎
東京都千代田区大手町二丁目6番2号 株
式会社ルネサステクノロジ内
(72) 発明者 佐伯 稔
東京都千代田区丸の内二丁目7番3号 三
菱電機株式会社内
(72) 発明者 鈴木 大輔
東京都千代田区丸の内二丁目7番3号 三
菱電機株式会社内
Fターム(参考) 5J104 AA46 NA42


(54) 【発明の名称】 データ処理装置

(57) 【要約】

【課題】暗号演算への故障攻撃に対して強固な検算対策を講ずることができるデータ処理装置を提供する。

【解決手段】データ処理装置は、暗号鍵を用いて平文の暗号化と暗号文の復号を行うプロセッサ(7)を備える。前記プロセッサは、前記暗号化又は復号を当初の演算として行ったとき、当該当初の演算の逆算を行い、この逆算において最終的に用いた暗号鍵を外部からアクセス可能に保持する記憶回路(24)を有する。これにより、前記当初の演算で最初に用いた暗号鍵がデータ処理装置内で管理されているとき、その管理主体は、記憶回路が保有する前記逆算において最終的に用いた暗号鍵をアクセスする事によって、双方が一致するか否かによって、単なる逆算では検出不可能な故障攻撃の検出が可能になる。

【選択図】図1



【特許請求の範囲】**【請求項 1】**

暗号鍵を用いて平文の暗号化と暗号文の復号を行うプロセッサを備えたデータ処理装置であって、

前記プロセッサは、前記暗号化又は復号を当初の演算として行ったとき、当該当初の演算の逆算を行い、この逆算において最終的に用いた暗号鍵を外部からアクセス可能に保持する記憶回路を有する、データ処理装置。

【請求項 2】

暗号鍵を用いて平文の暗号化と暗号文の復号を行うプロセッサを備えたデータ処理装置であって、

前記プロセッサは、前記暗号化又は復号を当初の演算として行ったとき、当該当初の演算の逆算を行い、この逆算において最終的に用いた暗号鍵が当初の演算で最初に用いた暗号鍵に一致するか否かを検証する、データ処理装置。

【請求項 3】

プロセッサを備えたデータ処理装置であって、

前記プロセッサは、その外部から入力した暗号鍵の初期値に基づいて順次更新した暗号鍵を用いた演算を順次複数回繰り返して暗号化を行い、また、外部から入力した暗号鍵に基づいて順次更新した暗号鍵を用いた演算を順次複数回繰り返して復号を行い、暗号化の演算又は復号の演算に用いた最新の前記更新した暗号鍵を外部からアクセス可能に保持する記憶回路を有する、データ処理装置。

【請求項 4】

前記プロセッサを制御する中央処理装置を更に有し、前記記憶回路は前記中央処理装置のアドレス空間に配置される、請求項 3 記載のデータ処理装置。

【請求項 5】

前記記憶回路は、前記暗号鍵の初期値が中央処理装置によって書き込まれる領域であって、その後、暗号鍵の初期値に基づいて順次更新した最新の暗号鍵によって書き換えられる領域である、請求項 4 記載のデータ処理装置。

【請求項 6】

前記プロセッサは平文の暗号化に際して、その暗号化の結果に対し、当該暗号化の最後の暗号化演算で用いた暗号鍵を初期値とする復号を逆演算として行い、当該復号の最後に用いた暗号鍵を前記記憶回路に書き込む、請求項 3 記載のデータ処理装置。

【請求項 7】

前記プロセッサは暗号文の復号に際して、前記暗号鍵の初期値を暗号化の場合と同様に繰り返し更新して暗号化の最後に用いる暗号鍵を生成し、生成した当該暗号鍵を初期値に用いた復号演算を順次複数回繰り返して復号を行い、復号の最後に用いた暗号鍵を前記記憶回路に書き込む、請求項 3 記載のデータ処理装置。

【請求項 8】

前記記憶回路に書き込まれた前記復号の最後に用いた暗号鍵と、前記暗号化の最初に用いた暗号鍵とが一致するか否かを判別する比較器を更に有する、請求項 6 又は 7 記載のデータ処理装置。

【請求項 9】

前記比較器による不一致の判別結果は例外処理を要求する信号であり、

前記例外処理が要求される中央処理装置を更に有する、請求項 8 記載のデータ処理装置。

【請求項 10】

前記例外処理は前記中央処理装置のリセット例外処理である、請求項 9 記載のデータ処理装置。

【請求項 11】

プロセッサを備えたデータ処理装置であって、

前記プロセッサは、その外部から入力した暗号鍵の初期値に基づいて順次更新した暗号

10

20

30

40

50

鍵を用いた演算を順次複数回繰り返す単位暗号化を複数単位分だけ直列的に実行して暗号化を行い、また、外部から入力した暗号鍵に基づいて順次更新した暗号鍵を用いた演算を順次複数回繰り返す単位復号を複数単位分だけ直列的に実行して復号を行い、

前記単位暗号化は、外部から入力した暗号鍵の初期値に基づいて順次更新した暗号鍵を用いた暗号化演算を順次複数回繰り返す暗号化処理とその暗号化処理による処理結果を用いる暗号化論理演算とから成り、

前記単位復号は、外部から入力した暗号鍵の初期値に基づいて順次更新した暗号鍵を用いた前記暗号化演算を順次複数回繰り返す暗号化処理とその暗号化処理による処理結果を用いる復号論理演算とから成り、

前記プロセッサは、前記暗号化において前ブロックの単位暗号化の暗号化処理の結果を受ける次ブロックの単位暗号化の暗号化処理に並行して、前記前ブロックの単位暗号化の暗号化処理の結果を用いて単位暗号化の暗号化処理の逆演算として復号処理を行い、前記逆演算に用いた最新の前記更新した暗号鍵を外部からアクセス可能に保持する記憶回路を有する、データ処理装置。

10

【請求項 1 2】

前記プロセッサは、前記復号において前ブロックの単位復号の暗号化処理の結果を受ける次ブロックの単位復号の暗号化処理に並行して、前記前ブロックの単位復号の暗号化処理の結果を用いて単位暗号化の暗号化処理の逆演算として復号処理を行い、

前記記憶回路は、前記逆演算に用いた最新の前記更新した暗号鍵を外部からアクセス可能に保持する、請求項 1 1 記載のデータ処理装置。

20

【請求項 1 3】

前記プロセッサを制御する中央処理装置を更に有し、前記記憶回路は前記中央処理措置のアドレス空間に配置される、請求項 1 2 記載のデータ処理装置。

【請求項 1 4】

前記記憶回路は、前記暗号鍵の初期値が中央処理装置によって書き込まれる領域であって、その後、暗号鍵の初期値に基づいて順次更新した最新の暗号鍵によって書き換えられる領域である、請求項 1 3 記載のデータ処理装置。

【請求項 1 5】

前記暗号化論理演算及び前記復号論理演算は排他的論理和演算である、請求項 1 2 記載のデータ処理装置。

30

【請求項 1 6】

前記記憶回路に書き込まれた前記復号の最後に用いた暗号鍵と、前記暗号化の最初に用いた暗号鍵とが一致するか否かを判別する比較器を更に有する、請求項 1 2 記載のデータ処理装置。

【請求項 1 7】

前記比較器による不一致の判別結果は例外処理を要求する信号であり、

前記例外処理が要求される中央処理装置を更に有する、請求項 1 6 記載のデータ処理装置。

【請求項 1 8】

前記例外処理は前記中央処理装置のリセット例外処理である、請求項 1 7 記載のデータ処理装置。

40

【請求項 1 9】

前記プロセッサは A E S に準拠する、請求項 3 又は 1 2 記載のデータ処理装置。

【請求項 2 0】

データ処理装置は半導体基板に形成された I C カード用のマイクロコンピュータである、請求項 3 又は 1 2 記載のデータ処理装置。

【請求項 2 1】

前記プロセッサは、暗号アルゴリズムの暗号化機能のみを用いる暗号利用モードにおいて、復号処理による検算を処理する機能を備える請求項 3 又は 1 1 記載のデータ処理装置。

50

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、暗号演算への故障攻撃対策としての暗号演算の検算の信頼性を向上させるデータ処理技術に関し、例えばAES(Advanced Encryption Standard)又はDES(Data Encryption Standard)等に準拠した暗号コプロセッサに適用して有効な技術に関する。

【背景技術】

【0002】

ICカード用マイコンは金融、交通、健保等を目的としたカードに実装され、電子マネーや個人情報等を格納しているため、情報の漏洩や改ざんなどの攻撃をハードとソフトの組合せで防ぐ必要がある。ICカード用マイコンへの攻撃の一つとして故障解析が挙げられる。特に、局所的にパルスレーザを照射させることによる攻撃が近年健在化されている。例えば、FDTC(Fault Diagnosis and Tolerance in Cryptography)などの学会において、暗号演算に対するレーザ攻撃に関する発表がおこなわれている。ICカード用マイコンなどに搭載している暗号コプロセッサにおいて、誤動作により暗号演算結果が期待値と異なる値をチップ外部に出力すると、その誤暗号文が元で使用している鍵を抽出される可能性がある。これを回避する方法としては、再度同じ計算をする検査方法がある。例えば暗号化演算を複数回行い、複数回の演算結果が一致したときその結果を返すようにする。別の方法として、逆算を行う検査方法がある。例えば、暗号化演算の場合は復号演算を更に行い、復号演算の場合は暗号化演算を更に行い、逆算結果が一致したときその結果を返すようにする。そのような検査を行う方法は時間がかかるものの、パリティなどの冗長回路の導入することなく誤動作の検出が可能になる。尚、故障利用解析に対する対策について記載された文献として下記の非特許文献1がある。

【0003】

【非特許文献1】神永 正博 渡邊 高志「情報セキュリティの理論と技術—暗号理論からICカードの耐タンパー技術まで」森北出版株式会社、2005年10月15日発行、第198 - 205頁。

【発明の開示】

【発明が解決しようとする課題】

【0004】

暗号演算への故障攻撃の対策として上述のような二度以上の計算の実施が逆算が推奨されるが、本発明者の検討によれば以下の問題点のあることが明らかにされた。

【0005】

〔1〕二度以上の計算をしても、その計算において同じデータを使用する場合、その値を攻撃することで、検算を無効化させることができる。例えば、AESの拡大鍵において、暗号化時に計算したものを検算でも同じ値を使用するシステムにすると、暗号化演算時に故障攻撃を受けた場合にはその影響を検出することができない。例えば図3に例示されるように拡大鍵レジスタへ一回攻撃を受けてその値が変化されると、同じ演算を何回繰り返しても同じ結果しか得られず、故障攻撃に対処することが出来ない。

【0006】

〔2〕レーザなど故障をおこす装置の性能が非常に高い場合(出力エネルギーが高い、集光能力が高い、出力間隔が短いなど)には、拡大鍵を自律的に複数回更新しながら符号化又は復号演算を行うようにしても、複数回計算の各回の演算において同一タイミングで同一計算をしている場合、図4に例示されるように毎回、同じ故障注入を与え、同じ誤った値を生成させることで検算が無効化される可能性がある。

【0007】

〔3〕ブロック暗号であるDESやAES等にはOFB(Output Feedback)モード、CTR(Counter)モード、CFB(Cipher Feedback)モードなど、復号時においても共通鍵暗号そのものの演算は「暗号化」で演算する暗号利用モードがある。この場合、暗号化/復号演算で検算しても共通鍵暗号そのものの演算は「暗号化」であるため、同じ動作をすることにな

10

20

30

40

50

り、図4と同様の脆弱性が存在する。ECB(Electronic Codebook)モードならびにOFBモードでの暗号可/復号演算のデータフローをそれぞれ図5、図6に示す。平文P0~P2、暗号文C0~C2、鍵K、初期値IVにおいて、OFBモードの復号演算では共通鍵暗号演算部(図6の太枠部)は復号演算Dではなく、初期値IVを入力、鍵をKとした暗号化演算Eを実施しているため、図5の場合での検算と比較して脆弱である。

【0008】

本発明の目的は、暗号演算への故障攻撃に対して強固な検算対策を講ずることができるデータ処理装置を提供することにある。

【0009】

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

【0010】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0011】

すなわち、逆算を行って検算を行う場合に、逆算において最終的に用いた暗号鍵が当初の演算で最初に用いた暗号鍵に一致するかの検証を追加する。これにより、逆算結果の検証では検出不可能な故障攻撃の検出が可能になる。

【発明の効果】

【0012】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

【0013】

すなわち、暗号演算への故障攻撃に対して強固な検算対策を講ずることができる。

【発明を実施するための最良の形態】

【0014】

1. 実施の形態の概要

先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

【0015】

〔1〕本発明に係るデータ処理装置は、暗号鍵を用いて平文の暗号化と暗号文の復号を行うプロセッサ(7, 7A, 7B)を備える。前記プロセッサは、前記暗号化又は復号を当初の演算として行ったとき、当該当初の演算の逆算を行い、この逆算において最終的に用いた暗号鍵を外部からアクセス可能に保持する記憶回路(24)を有する。これにより、前記当初の演算で最初に用いた暗号鍵がデータ処理装置内で管理されているとき、その管理主体は、記憶回路が保有する前記逆算において最終的に用いた暗号鍵をアクセスする事によって、双方が一致するか否かによって、単なる逆算では検出不可能な故障攻撃の検出が可能になる。

【0016】

〔2〕本発明に係る別のデータ処理装置は、暗号鍵を用いて平文の暗号化と暗号文の復号を行うプロセッサを備えたデータ処理装置において、前記プロセッサは、前記暗号化又は復号を当初の演算として行ったとき、当該当初の演算の逆算を行い、この逆算において最終的に用いた暗号鍵が当初の演算で最初に用いた暗号鍵に一致するか否かを検証する。プロセッサそれ自体で故障攻撃の検出が可能になる。

【0017】

〔3〕本発明に係る更に別のデータ処理装置は、プロセッサを備え、前記プロセッサは、その外部から入力した暗号鍵の初期値に基づいて順次更新した暗号鍵(K0~K10)を用いた演算を順次複数回繰り返して暗号化を行い、また、外部から入力した暗号鍵に基

10

20

30

40

50

づいて順次更新した暗号鍵（K 1 0 ~ K 0）を用いた演算を順次複数回繰り返して復号を行い、暗号化の演算又は復号の演算に用いた最新の前記更新した暗号鍵を外部からアクセス可能に保持する記憶回路（24）を有する。ECBモードに代表される暗号化復号において、単なる逆算では検出不可能な故障攻撃の検出が可能になる。

【0018】

〔4〕項3のデータ処理装置において、前記プロセッサを制御する中央処理装置（3）を更に有し、前記記憶回路は前記中央処理装置のアドレス空間に配置される。プロセッサが記憶回路から暗号鍵をリードして、期待値と比較することによって故障攻撃の検出が可能になる。

【0019】

〔5〕項4のデータ処理装置において、前記記憶回路は、前記暗号鍵の初期値が中央処理装置によって書き込まれる領域であって、その後、暗号鍵の初期値に基づいて順次更新した最新の暗号鍵によって書き換えられる領域である。

【0020】

〔6〕項3のデータ処理装置において、前記プロセッサは平文の暗号化に際して、その暗号化の結果に対し、当該暗号化の最後の暗号化演算で用いた暗号鍵（K 1 0）を初期値とする復号を逆演算として行い、当該復号の最後に用いた暗号鍵（K 0）を前記記憶回路に書き込む。

【0021】

〔7〕項3のデータ処理装置において、前記プロセッサは暗号文の復号に際して、前記暗号鍵の初期値を暗号化の場合と同様に繰り返し更新して暗号化の最後に用いる暗号鍵（K 1 0）を生成し、生成した当該暗号鍵を初期値に用いた復号演算を順次複数回繰り返して復号を行い、復号の最後に用いた暗号鍵（K 0）を前記記憶回路に書き込む。

【0022】

〔8〕項6又は7のデータ処理装置において、前記プロセッサは前記記憶回路に書き込まれた前記復号の最後に用いた暗号鍵と、前記暗号化の最初に用いた暗号鍵とが一致するか否かを判別する比較器（26）を更に有する。プロセッサそれ自体で故障攻撃の検出が可能になる。

【0023】

〔9〕項8のデータ処理装置において、前記比較器による不一致の判別結果は例外処理を要求する信号であり、前記例外処理が要求される中央処理装置を更に有する。

【0024】

〔10〕項9のデータ処理装置において、前記例外処理は前記中央処理装置のリセット例外処理である。

【0025】

〔11〕本発明に係る更に別のデータ処理装置はプロセッサ（7C）を有し、前記プロセッサは、その外部から入力した暗号鍵の初期値に基づいて順次更新した暗号鍵を用いた演算を順次複数回繰り返す単位暗号化を複数単位分だけ直列的に実行して暗号化を行い、また、外部から入力した暗号鍵に基づいて順次更新した暗号鍵を用いた演算を順次複数回繰り返す単位復号を複数単位分だけ直列的に実行して復号を行う。前記単位暗号化は、外部から入力した暗号鍵の初期値に基づいて順次更新した暗号鍵を用いた暗号化演算を順次複数回繰り返す暗号化処理（E）とその暗号化処理による処理結果を用いる暗号化論理演算とから成る。前記単位復号は、外部から入力した暗号鍵の初期値に基づいて順次更新した暗号鍵を用いた前記暗号化演算を順次複数回繰り返す暗号化処理（E）とその暗号化処理による処理結果を用いる復号論理演算とから成る。前記プロセッサは、前記暗号化において前ブロックの単位暗号化の暗号化処理の結果を受ける次ブロックの単位暗号化の暗号化処理（図9のE）に並行して、前記前ブロックの単位暗号化の暗号化処理の結果を用いて単位暗号化の暗号化処理の逆演算として復号処理（図9のD）を行い、前記逆演算に用いた最新の前記更新した暗号鍵を外部からアクセス可能に保持する記憶回路（24）を有する。これにより、OFBモードに代表される動作モードによる暗号化において、単なる

10

20

30

40

50

逆算では検出不可能な故障攻撃の検出が可能になる。

【 0 0 2 6 】

〔 1 2 〕 項 1 1 のデータ処理装置において、前記プロセッサは、前記復号において前ブロックの単位復号の暗号化処理の結果を受ける次ブロックの単位復号の暗号化処理に並行して、前記前ブロックの単位復号の暗号化処理の結果を用いて単位暗号化の暗号化処理の逆演算として復号処理を行い、前記記憶回路は、前記逆演算に用いた最新の前記更新した暗号鍵を外部からアクセス可能に保持する。ＯＦＢモードに代表される動作モードによる復号において、単なる逆算では検出不可能な故障攻撃の検出が可能になる。

【 0 0 2 7 】

〔 1 3 〕 項 1 2 のデータ処理装置において、前記プロセッサを制御する中央処理装置（ 3 ）を更に有し、前記記憶回路は前記中央処理装置のアドレス空間に配置される。

10

【 0 0 2 8 】

〔 1 4 〕 項 1 3 のデータ処理装置において、前記記憶回路は、前記暗号鍵の初期値が中央処理装置によって書き込まれる領域であって、その後、暗号鍵の初期値に基づいて順次更新した最新の暗号鍵によって書き換えられる領域である。

【 0 0 2 9 】

〔 1 5 〕 項 1 2 のデータ処理装置において、前記暗号化論理演算及び前記復号論理演算は排他的論理和演算である。

【 0 0 3 0 】

〔 1 6 〕 項 1 2 のデータ処理装置において、前記プロセッサは前記記憶回路に書き込まれた前記復号の最後に用いた暗号鍵と、前記暗号化の最初に用いた暗号鍵とが一致するかどうかを判別する比較器を更に有する。

20

【 0 0 3 1 】

〔 1 7 〕 項 1 6 のデータ処理装置において、前記比較器による不一致の判別結果は例外処理を要求する信号であり、前記例外処理が要求される中央処理装置を更に有する。

【 0 0 3 2 】

〔 1 8 〕 項 1 7 のデータ処理装置において、前記例外処理は前記中央処理装置のリセット例外処理である。

【 0 0 3 3 】

〔 1 9 〕 項 3 又は 1 2 のデータ処理装置において、前記プロセッサはＡＥＳに準拠する。

30

【 0 0 3 4 】

〔 2 0 〕 項 3 又は 1 2 のデータ処理装置において、データ処理装置は半導体基板に形成されたＩＣカード用のマイクロコンピュータである。

【 0 0 3 5 】

〔 2 1 〕 項 3 又は 項 1 1 のデータ処理装置において、前記プロセッサは、暗号アルゴリズムの暗号化機能のみを用いる暗号利用モードにおいて、復号処理による検算を処理する機能を備える。

【 0 0 3 6 】

２．実施の形態の詳細

40

実施の形態について更に詳述する。以下、本発明を実施するための形態を図面に基づいて詳細に説明する。なお、発明を実施するための形態を説明するための全図において、同一の機能を有する要素には同一の符号を付して、その繰り返しの説明を省略する。

【 0 0 3 7 】

《ＩＣカード用マイコン》

図 2 には本発明の一例に係るＩＣカード用マイコンのブロックダイアグラムが例示される。ＩＣカード用マイコン 1 は、非接触又は接触インタフェースを行うための通信モジュール 2、ＩＣカード用マイコン 1 の全体的な制御を行う中央処理装置（ＣＰＵ） 3、ＩＣカード用マイコンの割込みやリセット等の例外処理制御及び動作モードの制御等を行うシステムコントロールロジック 4、ＣＰＵ 3 の動作プログラムやデータテーブル等を保有す

50

る不揮発性メモリ 5、CPU 3 のワーク領域等に用いられる RAM 6、DEA 又は AES 等に準拠する共通鍵暗号プロセッサ 7、べき乗剰余乗算や楕円暗号演算等を行う公開鍵暗号プロセッサ 8、及び IC カード用マイコン 1 の動作基準クロックとされるクロック信号 CK を生成するクロック生成回路 9 等を有する。10 は内部バスである。不揮発性メモリ 5 にはマスク ROM、EEPROM、又はフラッシュメモリ等を採用すればよい。この IC カード用マイコン 1 は、例えば単結晶シリコン等の 1 個の半導体基板に CMOS 等の集積回路製造技術によって構成される。

【0038】

図 1 には共通鍵暗号プロセッサ 7 の一例として AES コプロセッサの実装例が示される。AES コプロセッサについては、“NIST (National Institute of Standards and Technology), ADVANCED ENCRYPTION STANDARD (AES), Federal Information Processing Standard Publications (FIPS PUBS) 197, 2001” の第 1 文献に詳細が記載される。ここでは本発明の特徴点に関連する構成についてその詳細を説明する。

【0039】

共通鍵暗号プロセッサ 7 (単に暗号プロセッサ 7 とも記す) 7 は、AES のサブバイト (SubByte) などを計算する AES 演算部 20、初期値レジスタ 21、平文 / 暗号文レジスタ 22、制御レジスタ 23、鍵レジスタ 24、比較用鍵レジスタ 25、及び比較器 26 を有する。暗号演算における暗号利用モードについては“NIST, Recommendation for Block Cipher Modes of Operation, NIST Special Publication 800-38A, 2001” の第 2 文献に記載がある。暗号利用モードは例えば図 5 に概略が示された ECB モード、図 6 に概略が示された OFB モードがある。

【0040】

《ECB モードにおける故障攻撃対策》

図 1 では暗号モードとして例えば図 5 の ECB モードを用いる。図 5 の標記から明らかなように、ECB モードにおいて E で示される暗号化演算と D で示される復号演算とはその処理内容が相違される。図 7 には ECB モードにおける暗号化と復号の演算手法が例示される。ここでは、図 5 の一つの E で示される暗号化演算は図 7 の Enc に示される Se0 ~ Se10 の複数ステップの繰り返しによって実現される。与えられた鍵 K は、ステップ Se0 ~ Se10 の各ステップにおいて順次 K0 ~ K10 に自律的に更新演算されて用いられる。K0 = K であり、K1 ~ K10 を拡大鍵と称する。Se0 ~ Se10 のサフィックス 1 ~ 10 をラウンド数と称する。すなわちラウンド i のステップは Sei となる。ステップ Se0 ~ Se10 の各ラウンドで符号化演算が行われ、P が M1 に符号化され、M1 が M2 に符号化され、M2 が M3 に符号化され、最後に M10 が C に符号化される事によって、平文 P が暗号文 C に暗号化される。図 5 の一つの D で示される復号演算は図 7 の Dec に示される Sd0 ~ Sd10 の複数ステップの繰り返しによって実現される。ステップ Sd0 ~ Sd10 の各ステップにおいて鍵は K10 ~ K0 に順次自律的に更新演算されて用いられる。復号においてもステップ Sd0 ~ Sd10 のサフィックスをラウンド数と称する。ステップ Sd0 ~ Sd10 の各ラウンドで復号演算が行われ、C が M10 に復号され、M10 が M9 に復号され、M9 が M8 に復号され、最後に M1 が P に復号される事によって、暗号文 C が平文 P に復号される。各ラウンドの暗号化、復号演算には例えば第 1 文献及び第 2 文献に記載の具体的な処理を適用すればよく、ここではその詳細な説明は省略する。

【0041】

このとき、暗号化に際して、演算された暗号文 C を復号する逆演算を行って平文 P が得られるかを検証する。併せて、上記逆演算において最終的にステップ Sd10 で用いた拡大鍵 K0 が符号化の最初のステップ Se0 で用いた鍵 K に一致するかの検証を行う。この検証は以下の意義を有する。例えばパルスレーザ照射などによる故障解析攻撃を受けて暗号化演算途中で拡大鍵の改ざん例えば K3 が K3' に変化されたとすると、その影響は後続の拡大鍵に順次伝播し、ステップ Se10 では、拡大鍵 K10' によって暗号文 C' が生成される。拡大鍵 K10' と暗号文 C' を用いた復号逆演算が行われたとき、ステップ

S d 1 0 では平文 P が得られるが、最終的な拡大鍵は K 0 ' となり当初の K と不一致になる。暗号化において鍵が変化されると、それと同じ鍵を用いれば復号逆演算で得られる平文は暗号化対象の平文に一致する。したがって暗号文の逆演算だけでは検出できない異状を拡大鍵（ステップ S e 0 の鍵とステップ S d 1 0 の鍵）の比較によって検出することが可能になる。これは、拡大鍵の符号化演算と復号演算の夫々が直前の拡大鍵の値を参照して行われるので、符号化演算の最初と、復号逆演算の最後との間で鍵の値が相違することによる。図 1 0 は暗号化に際しての暗号化演算のタイミングチャートを例示し、図 1 1 は暗号化に際して行われる復号逆演算のタイミングチャートを例示する。

【 0 0 4 2 】

復号においては、鍵の初期値 K から、復号の最初に用いる拡大鍵 K 1 0 を生成する拡大鍵演算だけを先ず予備的に行い、それによって得られた拡大鍵 K 1 0 を用いて図 7 の D e c で示される復号演算が行われる。この復号演算においても、最終的にステップ S d 1 0 で用いた拡大鍵 K 0 が最初の鍵 K に一致するかの検証を行うことによって、予備的な拡大鍵演算ステップで故障解析攻撃を受けることにより途中で拡大鍵の改ざんが行われたか否かを検出する。この鍵の照合で復号時に故障解析攻撃を受けて拡大鍵が改ざんされたか否かを検出する事ができるので、復号においては、鍵の復号結果を暗号化する逆演算を行う必要はない。図 1 2 は復号に際してのタイミングチャートを例示し、図 1 3 は復号における予備的な拡大鍵演算処理で故障解析攻撃による拡大鍵の改ざんを受けたときの動作タイミングチャートを例示する。図 1 3 において、誤った平文を出力させ、かつ例外処理信号をアクティブにさせないためには、最後の拡大鍵演算終了段階で K0 になるよう再度故障をいれることが必要になる。しかしながら、1 2 8 ビット全ビットをそろえるのは困難である。再度の故障注入が一番容易そうな 2 回目の K8 ' 算出時への攻撃も、一回目の算出がラウンド 7 からの計算に対し、2 回目の計算はラウンド 9 からの算出になり、異なる回路動作に対して故障を注入させて K8 に戻すような故障解析攻撃を行うことは実質的に困難である。すなわち、本発明による故障解析攻撃対策は強固であると考えられる。

【 0 0 4 3 】

図 1 に戻って A E S コプロセッサ 7 の具体的な構成について説明を加える。図 1 において前記レジスタ 2 1 ~ 2 4 は C P U 3 によってアクセス可能にされるレジスタであり、鍵レジスタ 2 4 には鍵 K が初期設定され、平文 / 暗号文レジスタ 2 2 には暗号化すべき平文又は復号すべき暗号文が C P U 3 によりセットされ、また、A E S 演算部 2 0 で演算された暗号文又は平文がセットされる。制御レジスタ 2 3 には暗号化又は復号の演算開始指示ビット、ECBモード、CBC(Cipher Block Chaining)モードなどの暗号利用モードを選択する暗号利用モードビットなどから構成される。これらのビットは C P U 3 からバス 1 0 介してリード/ライトが出来、C P U 命令により各モードの設定や、演算をしているかどうかを確認できる。初期値レジスタ 2 1 は CBC モードなどにおいてでてくる初期値などを格納するレジスタである。平文 / 暗号文レジスタ 2 2 や初期値レジスタ 2 1 は A E S コプロセッサ 7 による演算終了後に更新される。

【 0 0 4 4 】

A E S 演算部 2 0 は、インタフェース回路 (I / F) 3 0、中間値レジスタ 3 1、A E S 演算回路 3 2、制御回路 3 3、拡大鍵計算回路 3 4、及び拡大鍵レジスタ 3 5 を有する。制御回路 3 3 は制御レジスタの各ビットの情報をもとに、A E S コプロセッサ 7 内部のデータ移動の制御や A E S 演算回路 3 2 の演算種別の選択、現在演算しているラウンド数の管理などの演算制御を行う。また、制御回路 3 3 は演算終了時には制御レジスタ 2 3 のステータスビットを変化させる制御なども行う。中間値レジスタ 3 1 は各ラウンドの途中の暗号 / 復号結果を保管する。拡大鍵計算器 3 4 は各ラウンドの拡大鍵の計算を順次行う。拡大鍵レジスタ 3 5 は算出された拡大鍵を順次保管し、次の拡大鍵演算のために拡大鍵を拡大鍵計算器 3 4 に渡す。最初の鍵 K は鍵レジスタ 2 4 から拡大鍵レジスタ 3 5 に転送され、拡大鍵レジスタ 3 5 と鍵レジスタ 2 4 との間では相互に鍵の入れ替えが行われる。すなわち、例えば、拡大鍵計算器 3 4 で計算されて拡大鍵レジスタ 3 5 に与えられた拡大鍵が鍵レジスタ 2 4 に転送され、その前に鍵レジスタ 2 4 が保有する拡大鍵が拡大鍵レジス

タ 3 5 に転送される。比較用鍵レジスタ 2 5 は最初の鍵 K を保管する。インタフェース回路 3 0 は暗号利用モードによりデータ入力種類を選択したり、必要に応じて EOR (排他的論理輪) 演算を実施する。A S E 演算回路 3 2 は拡大鍵レジスタ 3 5 及び中間値レジスタ 3 1 の値を用いて、各ラウンドの暗号化、復号演算を行う。その演算には例えば第 1 文献及び第 2 文献に記載の具体的な処理を適用すればよく、ここではその詳細な説明は省略する。比較器 2 6 は鍵レジスタ 2 4 の値と比較用鍵レジスタ 2 5 の値が所用の比較タイミングにおいて一致するかを確認するために用いられる。例えば所定タイミングとは、暗号化処理では図 1 1 に例示されるように復号逆演算にて最後の K 0 の値が確定するタイミング、復号処理では図 1 2 に例示されるように予備的演算に後の復号演算の最後の K 0 の値が確定するタイミングである。不一致の場合は例外処理信号により、リセット状態に遷移するなどの、故障対策がシステムコントロールロジック 4 に搭載されている。

10

【 0 0 4 5 】

図 1 4 には図 1 の回路において、鍵長が 1 2 8 ビット、暗号利用モードが E C B モードの場合における暗号演算のフローチャートが例示される。E 0 ~ E 1 0 の処理は図 7 のステップ S e 0 ~ S e 1 0 の処理に対応され、その演算処理アルゴリズムは夫々等しくされる。図 1 5 には図 1 4 の処理の後の復号逆演算のフローチャートが例示される。ステップ S T P 1 の判定結果が不一致であれば、故障解析攻撃を受けて暗号化演算途中で拡大鍵の改ざんが行われていることが明らかとなり、例外処理に移行される。図 1 7 には上記暗号化処理において暗号化対象にされた平文と暗号化された暗号文の復号逆演算によって得られた平文との一致を検算する処理も行うようにしたときのフローチャートが例示される。

20

【 0 0 4 6 】

図 1 6 には図 1 の回路において、鍵長が 1 2 8 ビット、暗号利用モードが E C B モードの場合における復号演算のフローチャートが例示される。D 0 ~ D 1 0 の処理は図 7 のステップ S d 0 ~ S d 1 0 の処理に対応され、その演算処理アルゴリズムは夫々等しくされる。図 1 8 には上記復号処理において復号された平文の暗号化逆演算を行い、当初の暗号文と暗号化逆演算された暗号文との一致を検算する処理も行うようにしたときのフローチャートが例示される。

【 0 0 4 7 】

上記各タイミングチャートにおいて、AES_CS ビットは制御レジスタのビットで、AES の暗号化の開始/終了の制御、ならびに暗号化終了時に AES コプロが AES_CS ビットを変化させることで暗号化の演算状況を知らせるステータスビットとされる。

30

【 0 0 4 8 】

上記 A E S コプロセッサによれば、暗号文から復号演算を実施する際、もしくは平文から暗号化計算後の復号逆演算を実施する際、暗号鍵から計算して求めてストアした拡大鍵に対して、故障攻撃されていないか確認するため、拡大鍵の逆算を実施し、その結果と保管されている拡大鍵もしくは暗号鍵と比較し、不一致の場合は例外処理信号により、リセット状態に遷移するなどの故障対策を講ずることができる。

【 0 0 4 9 】

図 1 9 には図 1 の A E S コプロセッサ 7 の第 1 の変形例が示される。図 1 9 の A E S コプロセッサ 7 A は比較用鍵レジスタ 2 5 及び比較器 2 6 が廃止された A E S 演算部 2 0 A を有し、A E S 演算部 2 0 A はそれに応ずる制御回路 3 3 A を備える。この構成においては、復号化演算の開始時に鍵レジスタ 2 4 と拡大鍵レジスタ 3 5 に復号化演算で使用する最初の鍵を書き込んで復号化演算を実施する。拡大鍵レジスタ 3 5 は拡大鍵計算器 3 4 とのやりとりの結果、最終的に生成された暗号鍵が格納される。鍵レジスタ 2 4 と拡大鍵レジスタ 3 5 との間の拡大鍵の順次入れ替え制御は図 1 と同じである。この例においては、復号演算で最後に得られる拡大鍵を鍵レジスタ 2 4 から C P U がリードしてその正規性を判定する事によって故障攻撃の有無を検証する。そのほかの構成は図 1 と同じであるからその詳細な説明は省略する。

40

【 0 0 5 0 】

図 1 9 の回路において、鍵長が 128 ビット、暗号利用モードが ECB モードの場合における

50

暗号化演算を実施したときのフローチャートが図 2 0 に例示され、そのときのタイミングチャートが図 2 2 に例示される。

【 0 0 5 1 】

図 1 9 の回路において、鍵長が128ビット、暗号利用モードがECBモードの場合における復号化演算を実施したときのフローチャートが図 2 1 に例示され、そのときのタイミングチャートが図 2 3 に例示される。復号化演算の際、最終ラウンドの鍵K10が生成されていない場合、図 1 6 のように生成後演算を実施する。

【 0 0 5 2 】

A E S 演算回路 3 2 で復号演算終了後、拡大鍵レジスタ 3 5 の値と鍵レジスタ 2 4 の値を入れ替え、生成された暗号鍵を C P U 3 が鍵レジスタ 2 4 にアクセスすることでリード

10

【 0 0 5 3 】

尚、図 1 9 において、暗号化演算処理の最後に得られる拡大鍵を鍵レジスタ 2 4 から C P U がリードしてその正規性を判定する事によって、暗号化演算処理での故障攻撃の有無を検証も可能である。その前提として C P U 3 は鍵 K のほかに K 1 0 を A E S コプロセッサ 7 A の外部で管理している。

【 0 0 5 4 】

図 2 4 には図 1 の A E S コプロセッサ 7 の第 2 の変形例が示される。図 2 4 の A E S コプロセッサ 7 B は比較用鍵レジスタ 2 5 に代えて拡大鍵保管レジスタ 4 0 を有し、拡大鍵保管レジスタ 4 0 の値も比較対象とする比較器 4 1 を備え、A E S 演算部 2 0 B はそれに

20

30

【 0 0 5 5 】

尚、図 2 4 において、故障対策非考慮時は、比較器 4 1 による検出を止め、拡大鍵を拡大鍵保管レジスタ 4 0 からロードして用いることも可能である。また、拡大鍵保管レジスタ 4 0 に保管する拡大鍵を最終ラウンドのみなどの一部とし、検算は保管した拡大鍵のみとし、拡大鍵計算結果を A E S の演算回路の入力にすることも可能である。

【 0 0 5 6 】

図 1 9 及び図 2 4 の変形例に代表されるように、計算で求めた拡大鍵(暗号鍵含む)とストアされた拡大鍵との比較のタイミングは、毎ラウンド、計算の最後のみなど様々な方法が考えられる。最初の暗号化演算の際は必ずしも拡大鍵が計算されているわけではないが、既に拡大鍵が計算されレジスタにストアされている場合は、上記復号化演算と同様の検証が可能である。

40

【 0 0 5 7 】

《 O F B モードにおける故障攻撃対策 》

O F B モードにおける暗号化復号処理では図 6 に示されるように、暗号化も復号も E で示される“暗号処理”のアルゴリズムを共通に用いる。図 8 にはこの点が更に詳細に示される、E n c の符号化も D e c の復号も、入力 I V に対して鍵 K を用いた暗号化処理(E)を共通に行い、暗号化ではその暗号化処理(E)結果 R に対して平文 P 0 との排他的論理和を採って暗号文 C 0 を生成し、復号ではその暗号化処理(E)結果 R に対して暗号文

50

C 0 との排他的論理和を採って平文 P 0 を生成する。したがって暗号化に際して復号の逆演算を単純に行っても暗号化処理 (E) が共通化されるので故障攻撃に対する検出の実効性は低い。暗号化処理 (E) は例えば今までで説明した E C B モードにおける E の暗号化処理と同じである。

【 0 0 5 8 】

図 9 には O F B モードの暗号化における検算処理を概念的に示している。値 I_i に対して演算処理 (E) を行ってその結果 I_j に対して平文 P_i との排他的論理和を採って暗号文 C_i を生成し、 I_j に対して同じく演算処理 (E) を行ってその結果 I_k に対して平文 P_j との排他的論理和を採って暗号文 C_j を生成するという処理を順次行うとき、 I_j に対する暗号化処理 (E) に並行して、 I_j に逆演算すなわち復号処理 (D) を行う。復号処理 (D) は今までで説明した E C B モードにおける D の復号処理と同じである。例えば I_j に対する暗号化処理 (E) において鍵は $K_0 \sim K_{10}$ に自律的に演算処理されたとすると、 I_j に逆演算すなわち復号処理 (D) では、 $K_{10} \sim K_0$ の鍵を自律的な演算処理によって生成する。したがって、この一連の暗号化処理 (E) と逆演算復号処理 (D) は図 1 で説明した検算処理と実質的に同じになり、それと同様に、故障攻撃の有無の検証が可能になる。このように、暗号化処理 (E) とその前の暗号化処理 (E) の逆演算である復号処理 (D) を並列化すると、その処理は例えば図 2 7 に例示されるように、処理 P 1 に並行して逆演算処理 R 1 を行い、処理 P 2 に並行して逆演算処理 R 2 を行う。

【 0 0 5 9 】

図 2 8 には図 2 7 に示されるように O F B モードにおける自動逆算機能を有する A E S コプロセッサ 7 C が例示される。図 1 とは A E S 演算部 2 0 C の構成が相違され、暗号化と逆算を並列的に行うために、2 個の中間値レジスタ 3 1 a , 3 1 b と 2 個の拡大鍵レジスタ 3 5 a , 3 5 b を有し、更に比較用レジスタ 5 0 、2 個の比較器 5 1 , 5 2 を備え、それらを制御する制御回路 3 3 C が設けられる点が相違される。図 2 8 の構成では、平文 / 暗号文と拡大鍵の両方の逆算結果について検証し、夫々の結果について A E S コプロセッサ 7 C の外部に例外処理信号として出力する。E O R は排他的論理和回路である。

【 0 0 6 0 】

図 2 9 及び図 3 0 には図 2 8 の回路において鍵長が 1 2 8 ビット、暗号利用モードが O F B モードの場合における暗号化演算を実施したときのフローチャートが例示される。復号時のフローチャートは特に図示はしないが、図 2 9 、図 3 0 において平文 P 0 のかわりに暗号文 C 0 が、暗号文 C 0 のかわりに平文 P 0 が入る。

【 0 0 6 1 】

図 3 1 には暗号演算の第 1 回目の動作のタイミングチャートが示され図 2 7 の処理 P 0 の暗号化処理 (E) に対応される。図 3 2 には暗号演算の第 2 回目の動作のタイミングチャートが例示され図 2 7 の処理 P 1 の暗号化処理 (E) と R 1 の逆演算復号処理に対応される。各タイミングチャートは各レジスタ以外に制御レジスタ内にあるコントロール / ステータス信号である AES_CS ビットと、過去暗号演算の実施の有無 (すなわち検算の有無) を示す検算ビットの状態が示される。

【 0 0 6 2 】

図 3 1 に従えば、バス 1 0 経由で AES_CS ビットに " 1 " をライトすると、A E S 演算部 2 0 C が動作を開始する。鍵設定直後の演算につき、逆算の対象となる暗号文、拡大鍵の結果がでていないため、中間値レジスタ 2 (3 1 b) 、比較用レジスタ (5 0) 、ならびに拡大鍵レジスタ 2 (3 5 b) は不定となっている。暗号演算につき拡大鍵が逐次生成されて拡大鍵レジスタ 1 (3 5 a) の値が更新されていくとともに、各ラウンドでの演算結果が中間値レジスタ 1 (3 1 a) に更新されて格納される。最終ラウンド終了後、中間値レジスタ 1 (3 1 a) に初期値 IV の暗号化の結果である I1 が格納される。逆算をするため拡大鍵レジスタ 2 (3 5 b) に最終ラウンドの拡大鍵 K10、比較用レジスタ (5 0) に初期値 IV が書き込まれる。その後、初期値レジスタ (2 1) に I1 を、鍵レジスタ (2 4) の値 K0 を拡大鍵レジスタ 1 (3 5 a) に、I1 と平文 P0 の値から C0 を計算し、平文 / 暗号文レジスタにそれぞれ書き込み、制御レジスタ (2 3) 内の検算ビットにフラグを立てる。

【 0 0 6 3 】

図 3 2 に従えば、図 3 1 の演算終了後、ユーザは平文 / 暗号文レジスタから C 0 入手し P 1 を書き込む。バス 1 経由で AES_CS ビットに " 1 " をライトすると、A E S 演算部 2 0 C が動作を開始する。2 回目は P1 の暗号演算と C0 の逆演算である復号演算が平行して処理される。この処理はパイプライン処理とされる。A E S 演算回路 3 2 と拡大鍵計算器 3 4 を暗号化処理と逆演算復号処理に共用しているからである。パイプライン処理により、それぞれのラウンドの拡大鍵が逐次生成されて両拡大鍵レジスタ 3 5 a , 3 5 b の値を更新していくとともに、各ラウンドでの暗号 / 復号演算結果が両中間値レジスタ 3 1 a , 3 1 b に格納される。最終ラウンド終了後、中間値レジスタ 1 (3 1 a) に I1 の暗号化の結果である I2 が、中間値レジスタ 2 (3 1 b) に I1 の復号化の結果である IV が格納される。ここで、最初の暗号演算ならびに逆算中に攻撃されていないか比較用レジスタ (5 0) と中間値レジスタ 2 (3 1 b) との値を比較器 1 (5 1) で較し、異常があれば例外処理信号 1 により A E S プロセッサ 7 C の外部に知らせる。同様に拡大鍵演算における攻撃がないか、鍵レジスタ (2 4) と拡大鍵レジスタ 2 (3 5 b) との値を比較器 2 (5 2) で比較し、異常があれば例外処理信号 2 により A E S プロセッサ 7 C の外部に知らせる。例えばシステムコントロールロジック 4 が例外処理信号 1 , 2 を受け取ることによって I C カード用マイコンをリセット状態などに遷移させることによって外部との情報を遮断し、或いは割り込みを発生させて本 A E S の暗号化結果が有効でないことを知らせる、ことなどが考えられる。

10

【 0 0 6 4 】

20

検証後、次の演算 / 逆算を実施のため、拡大鍵レジスタに最終ラウンドの拡大鍵 K10、比較用レジスタ 5 0 に初期値 I1 が書き込まれる。その後、初期値レジスタ 2 1 に I2 を、鍵レジスタ 2 4 の値 K0 を拡大鍵レジスタ 1 (3 5 a) に、I2 と平文 P1 の値から C1 を計算し、平文 / 暗号文レジスタ 2 2 にそれぞれ書き込む。

【 0 0 6 5 】

以後の暗号演算文 $C2 = EOR(AES(I2), P2)$... においても同様の処理が実施される。最後の暗号文 $Cn = EOR(In, Pn)$ のについては、暗号対象となる平文はないものの A E S 演算を追加で 1 回実施することで逆算による検証が可能であり、また、逆算だけ実行するモードを専用に設けることもできる。

【 0 0 6 6 】

30

上記において、平文 / 暗号文レジスタ 2 2 に平文 P0, P1 ... のかわりに暗号文 C0, C1 ... を書き込むことで、OFB モードでの復号演算においても、暗号化処理 (E) とその逆演算復号処理 (D) によって同様の検算を行うことができる。

【 0 0 6 7 】

図 2 8 の例はハードウェアで暗号 / 復号同時演算まで実施する回路構成としたが、単に初期値レジスタを入力として復号演算を実施できるハードウェアを追加することで、図 2 7 の R 1 , R 2 などの逆演算をサポートすることも可能である。CFB モード、OFB モード、CRT モードとも初期値を A E S コプロセッサの入力としているが、復号演算のときも AES コプロセッサは暗号化処理を行うから、それらの動作モードにおける故障攻撃対策においては、暗号化と復号の双方ともに、入力値の暗号化演算に並行して当該入力値への復号演算を行うことが特徴となる。また、図 2 8 において比較回路 5 2 を廃止し、C P U 3 が鍵レジスタ 2 4 をリードアクセスして鍵の正規性を判定するようにしてもよい。

40

【 0 0 6 8 】

以上説明した本発明の実施携帯によれば以下の作用効果を得る。

【 0 0 6 9 】

(1) 逆算を行って検算を行う場合に、逆算結果だけでなく、逆算において最終的に用いた暗号鍵が当初の演算で最初に用いた暗号鍵に一致すかの検証を行う。これにより、例えば図 4 のような鍵スケジュールで攻撃されていないか確認すること可能である。

【 0 0 7 0 】

(2) 拡大鍵をオンザフライ (On the fly) で毎回生成していくとき、復号演算時には最

50

終ラウンドの拡大鍵を元に暗号鍵を計算することになるので、生成された暗号鍵と保管された暗号鍵を比較することによって、図4のような誤った拡大鍵が使用されていないかが検出可能となる。暗号化時には暗号鍵は生成されないが、検算として逆算を実施することで拡大鍵の検算も取り入れることができる。暗号化時に鍵スケジュールを故障解析攻撃して誤暗号文を生成できたとしても、逆算による検算の際に検出できなくするためには暗号鍵から復号鍵を計算するときと、復号演算時において復号鍵から暗号鍵を計算するときの故障解析攻撃が必要となり、1回の暗号演算で2回の攻撃が必要となる。2回の攻撃タイミングや攻撃場所が違ふことによる故障注入の難易度が上がるため、故障解析攻撃に対して検算による検出性能を向上させることができる。

【0071】

10

(3) 暗号利用モードがOFBモードなどの場合においても図6のようにAES演算回路で暗号化と復号演算を単に実施するのではなく、暗号化と復号の双方ともに、入力値の暗号化演算(E)に並行して当該入力値への復号演算(D)を行うから、図4のように2回故障を注入しても同じ誤りをおこすことが困難になり、故障解析攻撃に対して検算による検出性能を向上させることができる。

【0072】

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0073】

20

例えば、本発明に係るデータ処理装置はICカード用マイコンに限定されず、RFIDチップ、汎用マイクロコンピュータ等であってもよい。更に、本発明に係るデータ処理装置は1チップの半導体集積回路に限定されない。また、データ処理装置は公開暗号プロセッサを搭載しなくてもよい。本発明において暗号化復号を行うプロセッサはDESやAESに準拠する処理を行なうコプロセッサに限定されず、適宜変更可能である。

【図面の簡単な説明】

【0074】

【図1】図1は共通鍵暗号プロセッサの一例としてAESコプロセッサの実装例を示すブロックダイアグラムである。

【図2】図2は本発明の一例に係るICカード用マイコンのブロックダイアグラムである。

30

【図3】図3は拡大鍵レジスタへ一回攻撃を受けてその値が変化される場合に同じ演算を何回繰り返しても同じ結果しか得られず故障攻撃に対処することが出来ない場合を例示する説明図である。

【図4】図4は複数回計算の各回の演算において同一タイミングで同一計算をしている場合に毎回同じ故障注入を与えて同じ誤った値を生成させることで故障攻撃に対する検算が無効化される可能性のあることを示す説明図である。

【図5】図5は暗号利用モードとしてECBモードを示す説明図である。

【図6】図6は暗号利用モードとしてOFBモードを示す説明図である。

【図7】図7はECBモードにおける暗号化と復号の演算手法を例示する説明図である。

40

【図8】図8はOFBモードにおいて暗号化も復号もEで示される“暗号処理”のアルゴリズムを共通に用いる点を詳細に示した説明図である。

【図9】図9にはOFBモードの暗号化における検算処理を概念的に例示する説明図である。

【図10】図10はECBモードで暗号化に際して行われる暗号化演算のタイミングチャートである。

【図11】図11はECBモードで暗号化に際して行われる復号逆演算のタイミングチャートである。

【図12】図12はECBモードで復号に際しての動作タイミングチャートである。

50

【図 1 3】図 1 3 は E C B モードの復号における予備的な拡大鍵演算処理で故障解析攻撃による拡大鍵の改ざんを受けたときの動作タイミングチャートである。

【図 1 4】図 1 4 は図 1 の回路において、鍵長が 1 2 8 ビット、暗号利用モードが E C B モードの場合における暗号演算のフローチャートである。

【図 1 5】図 1 5 には図 1 4 の処理の後の復号逆演算のフローチャートである。

【図 1 6】図 1 6 には図 1 の回路において、鍵長が 1 2 8 ビット、暗号利用モードが E C B モードの場合における復号演算のフローチャートである。

【図 1 7】図 1 7 は暗号化処理において暗号化対象にされた平文と暗号化された暗号文の復号逆演算によって得られた平文との一致を検算する処理も行うようにしたときのフローチャートである。

10

【図 1 8】図 1 8 は復号処理において復号された平文の暗号化逆演算を行い、当初の暗号文と暗号化逆演算された暗号文との一致を検算する処理も行うようにしたときのフローチャートである。

【図 1 9】図 1 9 は図 1 の A E S コプロセッサの第 1 の変形例を示すブロックダイアグラムである。

【図 2 0】図 2 0 は図 1 9 の回路において、鍵長が 128 ビット、暗号利用モードが ECB モードの場合における暗号化演算を実施したときのフローチャートである。

【図 2 1】図 2 1 は図 1 9 の回路において、鍵長が 128 ビット、暗号利用モードが ECB モードの場合における復号化演算を実施したときのフローチャートである。

【図 2 2】図 2 2 は図 2 0 に対応されるタイミングチャートである。

20

【図 2 3】図 2 3 は図 2 1 に対応されるタイミングチャートである。

【図 2 4】図 2 4 は図 1 の A E S コプロセッサ 7 の第 2 の変形例を示すブロックダイアグラムである。

【図 2 5】図 2 5 は図 2 4 の回路において、鍵長が 128 ビット、暗号利用モードが ECB モードの場合における暗号演算のフローチャートである。

【図 2 6】図 2 6 は図 2 5 の復号演算のフローチャートである。

【図 2 7】図 2 7 は暗号化処理 (E) とその前の暗号化処理 (E) の逆演算である復号処理 (D) を並列化したとき処理 P 1 に並行して逆演算処理 R 1 を行い、処理 P 2 に並行して逆演算処理 R 2 を行う様子を例示する説明図である。

【図 2 8】図 2 8 は図 2 7 に示されるように O F B モードにおける自動逆算機能を有する A E S コプロセッサ 7 C を例示するブロックダイアグラムである。

30

【図 2 9】図 2 9 は図 2 8 の回路において鍵長が 1 2 8 ビット、暗号利用モードが O F B モードの場合における暗号化演算を実施したときのフローチャートである。

【図 3 0】図 3 0 は図 2 9 に続くフローチャートである。

【図 3 1】図 3 1 は暗号演算の第 1 回目の動作のタイミングチャートであって図 2 7 の処理 P 0 の暗号化処理 (E) に対応されるタイミングチャートである。

【図 3 2】図 3 2 には暗号演算の第 2 回目の動作のタイミングチャートであって図 2 7 の処理 P 1 の暗号化処理 (E) と R 1 の逆演算復号処理に対応されるタイミングチャートである。

【符号の説明】

40

【 0 0 7 5 】


- 1 I C カード用マイコン
- 2 通信モジュール
- 3 中央処理装置 (C P U)
- 4 システムコントロールロジック
- 5 不揮発性メモリ
- 6 R A M
- 7 , 7 A , 7 B , 7 C 共通鍵暗号プロセッサ
- 8 公開鍵暗号プロセッサ
- 9 クロック生成回路

50


- 1 0 内部バス
- 2 0 , 2 0 A , 2 0 B , 2 0 C AES 演算部
- 2 1 初期値レジスタ
- 2 2 平文/暗号文レジスタ
- 2 3 制御レジスタ
- 2 4 鍵レジスタ
- 2 5 比較用鍵レジスタ
- 2 6 , 4 1 , 5 1 , 5 2 比較器
- 3 0 インタフェース回路 (I / F)
- 3 1 , 3 1 a , 3 1 b 中間値レジスタ
- 3 2 AES 演算回路
- 3 3 , 3 3 A , 3 3 B , 3 3 C 制御回路
- 3 4 拡大鍵計算回路
- 3 5 , 3 5 a , 3 5 b 拡大鍵レジスタ
- 4 0 拡大鍵保管レジスタ
- 5 0 比較用レジスタ

10



【 図 1 】




【 図 2 】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図 9】



【図 10】




【図 11】




【図 12】

図12



【図 13】


図13




K_0 : 暗号鍵 K に対するラウンド n の拡大鍵. $K_0=K$ P_0 : ECBモードの平文 C_0 : ECBモードの暗号文
 $D_0(C_0)$: 暗号鍵 K に対するラウンド n 終了後の値. $D_0(C_0)=P_0$
 拡大鍵レジスタに K_{10} が保管されていない場合は、暗号鍵から計算後に復号演算

K_0 : 暗号鍵 K に対するラウンド n の拡大鍵. $K_0=K$
 K_9' : 故障注入により誤った値に変化したラウンド n の拡大鍵. $K_0' \neq K_0$
 P_0 : ECBモードの平文 C_0 : ECBモードの暗号文
 $D_n(C_0)$: 暗号鍵 K に対するラウンド n 終了後の値. $D_0(C_0)=P_0$
 $D_n'(C_0)$: 誤ったラウンド n の拡大鍵 $K_{10}' \sim K_9'$ を用いたときの各ラウンド終了後の値. $D_0'(C_0)=P_0'$


【図 14】




【図 15】




【図 16】




【図 17】




【図18】




【図19】




【図20】




【図21】



【 図 2 7 】




【図 31】



K_n : 暗号鍵 K に対するラウンド n の拡大鍵。 $K_0=K$ P_0 : OFBモードの最初の平文 C_0 : OFBモードの最初の暗号文
 IV : 初期値 $E_n(IV)$: 暗号鍵 K に対するラウンド n 終了後の値。 $E_{10}(IV)=I1$ X : 不定値(不定値から不定値の更新有)

【図 32】



P_1 : OFBモードの2番目の平文 C_1 : OFBモードの2番目の暗号文 X : 不定値
 $E_n(I1)$: 暗号鍵 K に対する暗号演算のラウンド n 終了後の値(AddRoundKeyの出力)。 $E_{10}(I1)=I2$
 $D_n(I1)$: 暗号鍵 K に対する復号演算のラウンド n 終了後の値(AddRoundKeyの出力)。 $D_0(I1)=IV$