

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4065586号
(P4065586)

(45) 発行日 平成20年3月26日(2008.3.26)

(24) 登録日 平成20年1月11日(2008.1.11)

(51) Int.Cl.

F 1

GO6F 12/08	(2006.01)	GO6F 12/08	519D
GO6F 12/00	(2006.01)	GO6F 12/08	531E
G11C 15/04	(2006.01)	GO6F 12/00	571A
		G11C 15/04	631W

請求項の数 7 (全 23 頁)

(21) 出願番号	特願平9-264305
(22) 出願日	平成9年9月29日(1997.9.29)
(65) 公開番号	特開平10-133943
(43) 公開日	平成10年5月22日(1998.5.22)
審査請求日	平成16年9月22日(2004.9.22)
(31) 優先権主張番号	734-003
(32) 優先日	平成8年10月18日(1996.10.18)
(33) 優先権主張国	米国(US)

(73) 特許権者	398038580 ヒューレット・パッカード・カンパニー HEWLETT-PACKARD COMPANY アメリカ合衆国カリフォルニア州パロアルト ハノーバー・ストリート 3000
(74) 代理人	100075513 弁理士 後藤 政喜
(74) 代理人	100084537 弁理士 松田 嘉夫
(72) 発明者	ソリン・ラコボヴィッチ アメリカ合衆国 カリフォルニア, サン・ジョセ, カウンテス・ドライヴ 5990

最終頁に続く

(54) 【発明の名称】 リンクリスト形成方法

(57) 【特許請求の範囲】

【請求項 1】

キャッシュコヒーレンシ機構を有するメインメモリと、
複数のリンクリストを格納する要求待ち行列を有するメモリコントローラと
を有する計算システムであって、

前記リンクリストのそれぞれは、第1の項目と、複数の追加項目とを有し、
前記追加項目のそれぞれは、前記リンクリスト中の、先にエントリされた項目に対する
リンク参照を含み、前記追加項目のそれぞれ用のリンク参照は、すべて連想記憶(CAM)
に格納され、これにより、次の追加項目中にある、先にエントリされた項目に対する前
記リンク参照を用いて連想探索を行うことにより、次の追加項目へのアクセスが可能とな
ることを特徴とする計算システム。 10

【請求項 2】

前記連想記憶は、前記追加項目ごとに、当該の追加項目が有効であるか否かを示す有効
性ビットも格納することを特徴とする請求項1に記載の計算システム。

【請求項 3】

前記追加項目のそれぞれに対する追加情報がランダムアクセスメモリに格納され、
前記追加情報は、メモリラインに対して実行される動作に関するものを含むことを特徴
とする請求項1に記載の計算システム。

【請求項 4】

前記連想記憶中には、前記第1の項目および前記複数の追加項目のそれぞれに対して頭

部フィールド、尾部フィールド、アドレスフィールド、有効性ビットが格納され、

前記頭部フィールドは、前記第1の項目に対しては「真」に対応する値を、前記複数の追加項目のそれぞれに対しては「偽」に対応する値を含み、

前記尾部フィールドは、前記リンクリスト中の最後の項目に対しては「真」に対応する値を含み、

前記アドレスフィールドは、メモリラインのアドレスを含み、

前記有効性ビットは、当該の第1の項目または追加項目が有効であるか否かを示すことを特徴とする請求項1に記載の計算システム。

【請求項5】

前記第1の項目に対して頭部待ち行列連想記憶にアドレスフィールドと有効性ビットとが格納され、10

前記アドレスフィールドは、メモリラインのアドレスを含み、

前記有効性ビットは、当該の第1の項目が有効であるか否かを示し、

前記頭部待ち行列連想記憶が、前記連想記憶に追加されることを特徴とする請求項1に記載の計算システム。

【請求項6】

前記第1の項目の追加情報がランダムアクセスメモリに格納され、

前記追加情報は、

メモリラインに対して実行される動作と、

前記第1の項目が前記リンクリスト中において最後の項目であるときに、「真」に対応する値を含む最終フィールドと、20

「有効」であるときに、前記リンクリスト内の最後の項目のインデックスを含む尾部フィールドと

を含むことを特徴とする請求項5に記載の計算システム。

【請求項7】

前記キャッシュコヒーレンシ機構はディレクトリ構造であることを特徴とする請求項1に記載の計算システム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、計算装置に係り、とりわけ連想記憶を使用するリンクリストの形成に関する。30

【0002】

【従来の技術】

リンクリストは、多数の応用分野で有用な構造である。そのような応用分野の1つが、多重プロセッサ(MP)システムでのキャッシュコヒーレンシの確保である。同一のメモリラインへのアクセスをリンクリストに編成することによって、衝突が存在する場合でもこれらの要求を到着順にサービスできるようになる。これによって、公平さが保証され、再試行または他の方法を使用して衝突を解決する時に発生する可能性がある長時間の停止状態の問題が防止される。

【0003】

キャッシュメモリとは、主記憶の内容のうち、近い将来にプロセッサによって使用されると思われる部分を一時的に保持するのに使用される、小容量で高速のバッファメモリである。キャッシュメモリの主目的は、データまたは命令の取出のメモリアクセスを実行するのに必要な時間を短縮することである。キャッシュメモリに置かれる情報は、主記憶に置かれた情報よりもはるかに短い時間でアクセスできる。したがって、キャッシュメモリを有するプロセッサは、命令およびオペランドの取出しまたは格納を待つのに費やす時間がはるかに短くなる。

【0004】

キャッシュメモリは、1つまたは複数のワードのデータからなる複数のキャッシュラインから構成される。各キャッシュラインには、キャッシュラインにコピーされた主記憶のメ40

50

モリラインを一意に識別するアドレスタグが関連付けられる。プロセッサがメモリ参照を行うたびに、アドレスタグとの比較を行って、要求されたデータのコピーがキャッシュメモリにあるかどうかを調べる。所望のメモリラインがキャッシュメモリ内にない場合には、そのメモリラインを主記憶から検索し、キャッシュラインとしてキャッシュメモリに記憶し、プロセッサに供給する。

【0005】

主記憶からのデータ検索にキャッシュメモリを使用する他に、プロセッサは、データを主記憶に直接書き込む代わりにキャッシュメモリにデータを書き込むこともできる。プロセッサがメモリにデータを書き込もうとする際には、キャッシュメモリがアドレスタグ比較を行って、データを書き込まれるキャッシュラインがキャッシュメモリに存在するかどうかを判定する。そのキャッシュラインがキャッシュメモリに存在し、修正済み（ダーティ）または排他的である場合には、データはキャッシュメモリ内のキャッシュラインに書き込まれる。多くのシステムでは、キャッシュラインのデータ、「ダーティビット」がその後にセットされる。ダーティビットは、キャッシュライン内のデータがダーティ（すなわち、修正済み）であり、したがって、そのキャッシュラインをキャッシュメモリから削除する前に、修正済みのデータを主記憶に書き込まなければならないことを表す。データが書き込まれるキャッシュラインがキャッシュメモリに存在しない場合、キャッシュラインおよびメモリラインを排他的としてキャッシュメモリに取り出すか、データを主記憶に直接書き込まなければならない。

【0006】

メモリ共用MPシステムは、それぞれが独自のキャッシュを有する、潜在的に多数のプロセッサを有する。このようなシステムでメモリへのアクセスが行われる時には、アクセスされるデータの完全性を確実にするためのステップを実行する必要がある。例えば、ある実体がメモリからデータを読み取る時には、そのデータの更新された版（version）がそのシステム上のプロセッサのキャッシュに存在するかどうかを判定することが重要である。更新された版のデータが存在する場合には、その実体が更新された版のデータにアクセスすることを確実にするための処置を講ずる必要がある。更新された版のデータがメモリ参照で利用されることを確実にする機構を、本明細書ではコヒーレンシ機構と称する。

【0007】

最も一般的なコヒーレンシ機構はスヌープ（snooping）であり、これは、通常はプロセッサがバスを共用することを必要とする。しかし、電気的な理由から、バスを共用できるプロセッサの個数には限界がある。したがって、MPシステム内のプロセッサ数が多い時には、キャッシュコヒーレンシのためにスヌープを効率的に使用することが不可能になる。

【0008】

多数のプロセッサを有するシステム用の最も一般的なキャッシュコヒーレンシ機構は、メモリ内のディレクトリ構造である。このディレクトリ構造内では、ライン状態情報が、メモリ内のメモリラインのそれについて存在する。ライン状態情報は、各メモリライン用の複数のビットからなる。各メモリラインのビットは、そのメモリラインに関して、メモリラインの状態（私有、共用など）と、そのメモリライン状態に関連する余分な情報を表す。メモリラインが第1のプロセッサのキャッシュ内で「私有」として保持される時、これは、そのメモリラインが第1のプロセッサによって解放されるまでは他のプロセッサがそのメモリラインを使用できず、第1のプロセッサがそのメモリラインの内容を修正することを許可されていることを意味する。メモリラインが第1のプロセッサのキャッシュ内で「共用」として保持される時、これは、他のプロセッサがそのメモリラインを「私有」として保持しようとしない限り、他のプロセッサがそのメモリラインを使用でき、そのメモリラインが「共用」に保たれている間は、そのメモリラインの内容の修正が許可されないことを意味する。

【0009】

あるプロセッサがメモリラインのアクセスを所望する時には、そのメモリラインに関する要求がメモリコントローラに送られる。メモリコントローラは、そのメモリラインのライ

10

20

30

40

50

ン状態情報を読み取って、要求されたメモリラインの現在の状態を判定する。要求されたメモリラインのライン状態情報ビットから、そのメモリラインが別のキャッシュ内で私有として保持されていることが示される場合、そのメモリラインは、メモリコントローラにリコールされる。メモリラインがメモリコントローラに戻った時に、メモリコントローラは、そのメモリラインを要求元に供給し、メモリラインのライン状態情報を更新し、必要があれば、メモリ内のそのメモリラインのデータを更新する。メモリラインが「私有」として要求され、メモリコントローラがライン状態情報を読み取り、そのメモリラインが「共用」であることがわかった場合には、メモリコントローラは、他のキャッシュ（ライン状態情報によって示される）内のメモリラインのコピーを無効化し、そのメモリラインを要求元に供給する。また、メモリコントローラは、メモリラインのライン情報に「私有」のタグを付け、そのメモリラインを現在所有しているプロセッサを示す。

10

【0010】

メモリラインのリコールまたは無効化は、データを返すか無効化するのにかなりの時間を要する可能性がある。その間に、同一のメモリラインに関する次の要求を、メモリコントローラが受け取る可能性がある。これらの新しい要求の再試行は、公平さを実現し長時間の停止状態を防ぐ必要があるので、大規模システムでは厄介である。その代わりに、そのメモリラインに関する新しい要求を、メモリコントローラ内のそのメモリラインに関するリンクリストとして待ち行列化することができる。リコールされたデータまたは無効化の肯定応答を受け取ったならば、メモリコントローラは、要求を受け取った順序でリンクリストのそのメモリラインに関する要求をサービスする。リコールされるメモリラインごとに1つの複数のリンクリストが、どの時点でも、メモリコントローラ内に存在する可能性がある。

20

【0011】

一般に、リンクリストは、ランダムアクセスメモリ（RAM）構造を使用して実施される。上で説明したキャッシュコヒーレンシ機構の場合、あるメモリラインに関する要求を即座に満足できない時に、そのメモリラインに関する新しい要求に応答して、メモリコントローラは、ディレクトリからそのメモリラインを探索し、メモリラインが使用不能であることを発見した後に、そのメモリラインに関するリンクリストでその要求を待ち行列化する。これには、一般に、新しい要求のための新規項目の作成、リンクリストの末尾の突き止め、および、リンクリストの最終項目の次項目ポインタが新規項目を指すようにする更新が含まれる。その後、この新規項目が、リンクリストの尾部（末尾）として新たに指定される。

30

【0012】

メモリラインが使用可能になった時に、メモリコントローラは、最初の（頭部）項目についてリンクリストにアクセスし、適当な処置を行う。リンクリスト内のポインタは、リンクリストの最初の項目の除去を反映するように更新される。

【0013】

【発明が解決しようとする課題】

上の説明から明らかなとおり、すべての要求が、メモリコントローラによる1回または複数回のメモリラインに関するディレクトリへのアクセスをもたらす。リンクリスト項目が作成される可能性もある。その要求に代わってラインのリコールまたは無効化が発行される場合、メモリラインが返されるか無効化される時に、メモリコントローラは、要求を完了するためにディレクトリに関連するリンクリストをもう一度探索しなければならない。その結果、次項目の探索は、効率的でなければならない。そうでないと、多くの応用分野でかなりの性能損失がもたらされる可能性がある。

40

【0014】

本発明は、上記の問題点に鑑みなされたもので、直接探索ではなく連想探索によって、リンクリストの現在の項目から次の項目を効率的に探索することを目的としている。

【0015】

【課題を解決するための手段】

50

本発明の好ましい実施例によれば、計算システム内のリンクリスト構造に、最初の項目と追加の項目が含まれる。追加の項目のそれぞれには、リンクリスト内の前の項目へのリンク参照が含まれる。追加項目のそれぞれのリンク参照は、連想記憶内に格納される。例えば、前の項目へのリンク参照は、連想記憶内での前の項目のインデックスである。追加項目のそれぞれは、次の追加項目内の前項目へのリンク参照を使用する内容探索を実行することによってアクセスできる。すなわち、前項目へのリンク参照が、連想記憶内の前項目のインデックスを含むリンクフィールドである時に、次の追加項目は、次の追加項目の直前のリンクリスト内の項目のインデックスを求める連想記憶内での連想探索を実行することによって、発見される。

【0016】

10

したがって、リンクリストは、例えばリンクリストの最初の項目をアクセスすることによって、横断される。リンクリストの第2の項目は、第1の項目への参照を連想記憶から探索する（例えば連想記憶での第1の項目のインデックスを使用して）ことによってアクセスされる。リンクリストの第3の項目は、第2の項目への参照を連想記憶から探索する（例えば連想記憶での第2の項目のインデックスを使用して）ことによってアクセスされる。以下同様である。

【0017】

本発明のさまざまな実施例では、項目ごとに、その項目が有効であるかどうかを示す有効性ビットも連想記憶に格納される。

【0018】

20

本発明のさまざまな実施例は、特定の応用分野に合わせて調整することができる。例えば、1実施例では、主記憶内のメモリラインのアクセスに使用されるメモリコントローラ内の要求待ち行列内でリンクリストが使用される。単一待ち行列の実施例では、第1の項目および追加項目のそれぞれについて、連想記憶内に、頭部フィールド、尾部フィールド、アドレスフィールドおよび有効性ビットが格納される。頭部フィールドには、第1項目では真、追加項目のそれぞれでは偽の値が格納される。尾部フィールドには、リンクリストの最終項目の場合に限って真になる値が格納される。アドレスフィールドには、主記憶内のメモリラインのアドレスが格納される。有効性ビットは、その項目が有効（使用中）であるかどうかを表す。各項目の追加情報は、対応するCAM項目または通常のインデックスデコーダからの「一致する」ビットを使ってアドレッシングされるランダムアクセスメモリに格納される。例えば、追加の情報には、メモリラインに対して実行される動作が含まれる。追加情報には、さらに、有効な時にそのメモリラインの現在のデータが格納されるデータフィールドを含めることができる。

30

【0019】

本発明のもう1つの実施例では、主記憶のメモリラインのアクセスに使用されるメモリコントローラの要求待ち行列の2待ち行列実施態様内でリンクリストが使用される。2待ち行列実施態様では、例えば、各リンクリストの最初の項目のアドレスフィールドと有効性ビットが、別の（頭部待ち行列）連想記憶に格納される。頭部待ち行列連想記憶には、メモリラインに関する結果的なリンクリストの頭部項目だけが含まれる。アドレスフィールドには、メモリラインのアドレスが格納される。有効性ビットは、その項目が有効であるかどうかを示す。項目の追加情報は、ランダムアクセスメモリに格納される。

40

【0020】

第1の項目の追加情報は、ランダムアクセスメモリに格納される。この追加情報には、例えば、メモリラインに対して実行される動作、最終フィールドおよび尾部フィールドが含まれる。最終フィールドには、第1の項目がそのリンクリストの最終項目である時に真になる値が格納される。尾部フィールドには、有効な時に、リンクリスト内の最終項目のインデックスが格納される。追加情報には、さらに、有効な時にメモリラインの現在のデータが格納されるデータフィールドを含めることができる。

【0021】

第2の連想記憶には追加項目ごとに、ヘッド/リンクフィールドが格納される。ヘッド/

50

リンクフィールドには、リンク参照によって参照される前項目が、連想記憶と第2の連想記憶のどちらに存在するかを示す値が格納される。第2の連想記憶の項目に、有効フィールドとリンクフィールドを含めることができる。

【0022】

本発明を用いると、特定の応用分野でリンクリストへのアクセスを大幅に単純化できる、リンクリストを実施するための効率的な方法が可能になる。

【0023】

【発明の実施の形態】

図1は、計算システム内で相互接続されたさまざまな実体を示す図である。例えば、バス11には、プロセッサ24、23およびメモリコントローラ21が接続されている。プロセッサ24には、キャッシュ27が含まれる。プロセッサ23には、キャッシュ26が含まれる。メモリコントローラ21には、据置き読み取り待ち行列(DRQ)25が含まれる。メモリコントローラ21は、メモリ22へのアクセスを制御する。他の実体も、バス11に接続できる。

10

【0024】

バス12には、プロセッサ31、32が接続されている。プロセッサ31には、キャッシュ33が含まれる。プロセッサ32には、キャッシュ34が含まれる。他の実体も、バス12に接続できる。バス13には、プロセッサ41およびプロセッサ42が接続されている。プロセッサ41には、キャッシュ43が含まれる。プロセッサ42には、キャッシュ44が含まれる。他の実体も、バス13に接続できる。バス14には、プロセッサ47およびメモリコントローラ46が接続されている。プロセッサ47には、キャッシュ48が含まれる。メモリコントローラ46は、メモリ45へのアクセスを制御する。メモリコントローラ46には、据置き読み取り待ち行列(DRQ)49が含まれる。他の実体も、バス14に接続できる。

20

【0025】

バス11、12、13および14は、相互接続10によって示されるように、なんらかの形で相互接続される。さらに、相互接続10によって他のバスを相互接続することができる。この意味では、図1は、計算システム内で相互接続される実体の組合せの例にすぎない。

30

【0026】

そのようなシステムでメモリ22へのアクセスが行われる時には、メモリコントローラ21が、アクセスされるデータの保全性を確実にする。例えば、ある実体がメモリ22からデータを読み取る時には、メモリコントローラ21は、この計算システム内のプロセッサのいずれかのキャッシュにそのデータの更新された版が存在するかどうかを判定する。更新された版のデータが存在する場合、メモリコントローラ21は、キャッシュコヒーレンシ機構を使用して、データの保全性を確実にする。

【0027】

メモリ22内のディレクトリ構造内には、メモリ22内のメモリラインごとにライン状態情報が存在する。ライン状態情報は、メモリラインごとの複数のビットからなる。メモリラインごとのビット群は、例えば、そのメモリラインについて、メモリラインの状態(私有、共用など)と、そのメモリラインの状態に関連する余分な情報とを表す。メモリラインが第1のプロセッサのキャッシュ内で「私有」として保持される時、これは、第1のプロセッサがメモリラインを解放するまでは他のプロセッサがそのメモリラインを使用できず、第1のプロセッサがそのメモリラインの内容の変更を許可されていることを意味する。メモリラインが第1のプロセッサのキャッシュ内で「共用」として保持される時、これは、他のプロセッサがそのメモリラインを「私有」として保持しようとしない限り、他のプロセッサがそのメモリラインを使用でき、そのメモリラインが「共用」に保たれている間は、そのメモリラインの内容の修正が許可されないことを意味する。

40

【0028】

あるプロセッサが、メモリ22のメモリラインへのアクセスを所望する時には、そのメモ

50

リラインに関する要求がメモリコントローラ 21 に送られる。メモリコントローラ 21 は、そのメモリラインのライン状態情報を読み取って、要求されたメモリラインの現在の状態を判定する。要求されたメモリラインのライン状態情報ビットから、そのメモリラインが別のキャッシングで「私有」として保持されていることが示される場合、メモリコントローラ 21 は、そのメモリラインのリコールを発行する。メモリラインがメモリコントローラ 21 に返される時に、メモリコントローラ 21 は、要求元にメモリラインを供給し、メモリラインのライン状態情報を更新し、必要であれば、メモリ 22 内のメモリラインのデータを更新する。

【 0029 】

メモリコントローラ 21 がメモリラインを無効化するかメモリラインのリコールを要求するかし、メモリコントローラ 21 が、リコールまたは無効化に対する応答を待っている間にそのメモリラインに関する追加の要求を受け取った時には、メモリコントローラは、図 2 に示された据置き読み取り待ち行列 (D R Q) に、そのメモリラインに関するリンクリストとして追加の要求を待ち行列化する。D R Q 内のすべての D R Q 項目に、リコール、無効化またはメモリからの読み取りの処理中であるメモリラインに関する要求ならびに、同一のメモリラインに関する前の要求の完了を待っている、リンクリストに待ち行列化された要求が含まれる。

【 0030 】

図 2 に示された据置き読み取り待ち行列には、連想記憶 (C A M) 50 と、ランダムアクセスメモリ (R A M) 60 とが含まれる。図 2 に示された D R Q の実施態様では、頭部および尾部の両方の情報とリンクリスト実施態様のための単一の完全連想構造が使用される。

【 0031 】

D R Q 内の各 D R Q 項目は、さまざまなフィールドに分割される。C A M 50 内では、アドレスフィールド 53 を使用して、D R Q 項目に関連するメモリ 22 内のメモリラインを示すアドレスを格納する。頭部 (H) フィールド 51 には、アドレスフィールド 53 に格納されたアドレスのリンクリストの第 1 の項目が D R Q 項目に含まれるかどうかを示すビットが格納される。尾部 (T) フィールド 52 には、アドレスフィールド 53 に格納されたアドレスのリンクリストの最後の項目が D R Q 項目に含まれるかどうかを示すビットが格納される。有効 (V) フィールド 54 には、D R Q 項目に有効な要求が含まれるかどうかを示すビットが含まれる。リンクフィールド 55 には、そのメモリラインのリンクリストに前の項目がある場合に、その項目の D R Q インデックスが格納される。リンクフィールドのビット数は、D R Q のサイズに応じて変化する。図 2 には、9 つの D R Q 項目 (インデックス 001 ないしインデックス 009) だけが図示されている。D R Q 項目の数は、計算システムの構成、メモリ 22 のサイズおよび他の多数の異なる要因に応じて大きく変化する可能性がある。

【 0032 】

R A M 60 内では、動作 (O P) フィールド 61 が、D R Q 項目に格納された要求の符号を示す。他フィールド 62 には、D R Q 項目に格納された要求を完了するのに必要な他の情報が格納される。任意選択のデータフィールド 63 は、D R Q 項目に格納された要求のためのメモリ読み取りによって返されるデータを格納するのに使用できる。メモリラインのデータをキャッシング記憶することによって、ラインのリコールでデータが返されない場合の待ち時間が大幅に改善される可能性がある。というのは、そのメモリラインが、前のオーナー (owner) によって修正されていないからである。

【 0033 】

C A M 50 を探索する時に、探索されるフィールドは、C A M 50 の比較器機構を使用する時に C A M 50 の他のフィールドを強制的に「無視 (don't care)」にすることによって制限できる。例えば、第 1 のメモリラインに関する要求が D R Q 内にある場合、探索は、尾部フィールド 52、アドレスフィールド 53 および有効フィールド 54 を使用して実行できる。尾部フィールド 52 を探索するには、値「論理 1」と、C A M 50 内の各 D R Q 項目の尾部フィールド 52 の内容との比較を行う。アドレスフィールド 53 を探索する

10

20

30

40

50

には、第1のメモリラインのアドレスと、CAM50内の各DRQ項目のアドレスフィールド53の内容との比較を行う。有効フィールド54を探索するには、値「論理1」と、CAM50内の各DRQ項目の有効フィールド54の内容との比較を行う。尾部フィールド52、アドレスフィールド53および有効フィールド54を使用するこのような探索は、新しい要求を受け取り、その要求をDRQに待ち行列化しなければならない時に行われる。一致が見つからない場合、第1のメモリライン用の新規のリンクリストを開始する。新規リンクリストの第1の項目には、その要求を説明する情報が格納される。新しい要求を受け取り、その要求をDRQに待ち行列化しなければならない時に尾部フィールド52、アドレスフィールド53および有効フィールド54を使用する探索を実行した後に、一致が見つかった場合には、その要求のための新規のDRQ項目を、既存のリンクリストの末尾にリンクする。 10

【0034】

図3ないし図9は、表1に示された要求を格納し、利用するための、図2に示されたDRQの使用を示す図である。メモリコントローラ21が要求1を受け取る時に、メモリコントローラ21は、上で述べたように、尾部フィールド52、アドレスフィールド53および有効フィールド54を使用して、CAM50からメモリラインAの有効な項目を探索する。一致するDRQがない場合、メモリコントローラ21は、メモリ22内のディレクトリを読み取って、例えば、計算システムのプロセッサのうちの1つのキャッシュによってメモリラインAが「私有」として保持されていることを発見する。その結果、メモリコントローラは、オーナーキャッシュにメモリラインAのリコールを発行する。メモリコントローラ21は、DRQ内の空きDRQ項目も見つけ、図3に示されるように、その空きDRQ項目に要求1の情報を置く。本発明のいくつかの実施例では、メモリコントローラ21が、メモリにアクセスする間にDRQ内で要求を待ち行列化することもできる。 20

【0035】

【表1】

要求1	私有	メモリラインA
要求2	共有	メモリラインA
要求3	共有	メモリラインA
要求4	共有	メモリラインA

30

【0036】

図3では、要求1のDRQが、インデックス001のDRQ項目にある。頭部フィールド51と尾部フィールド52にある値「1」は、この項目が、メモリラインAのリンクリストの先頭であり、末尾でもあることを示す。頭部フィールド51に「1」の値が含まれる時には、リンクフィールド55の内容は通常は無視される。Vビットには、「1」(真)がセットされ、これが有効なDRQ項目であることを示す。動作フィールド61と他フィールド62には、要求1に関連する情報が含まれる。要求1のDRQ項目を書き込んだ後に、DRQの頭部ポインタを増分して、次の空きDRQ項目を指すようにする。この実施例では、DRQの頭部ポインタを増分して次の空きDRQ項目を指すようにするが、本発明の代替実施例では、異なる機構を使用して空きDRQ項目を管理できる。 40

【0037】

図示の例では、メモリラインAのリコールを待っている間に、メモリコントローラ21が、メモリラインAに関する要求2を受け取る。メモリコントローラ21は、アドレスフィールド53、有効フィールド54および尾部フィールド52を使用して、メモリラインAの有効な項目のうちでリンクリストの末尾にあるものをCAM50から探索する。メモリコントローラ21は、インデックス001のDRQ項目を見つける。メモリコントローラ 50

21は、インデックス001のD R Q項目を変更し、その結果、インデックス001のD R Q項目の尾部フィールド52が「0」になるようにする。1ビットだけが使用されるので、これは、特別なC A Mセルを使用するC A M照合の副作用として行うことができ、したがって、これのために別のC A Mアクセスを行う必要はない。メモリコントローラ21は、D R Q内の空きD R Q項目も見つけ、図4に示されるように、その空きD R Q項目に要求2の情報を置く。図4では、インデックス002のD R Q項目が、要求1の後、要求2の前に到着した別のメモリラインに関する別の要求の格納に使用されたと仮定している。

【0038】

図4では、要求2のD R Qが、インデックス003のD R Q項目にある。尾部フィールド52の値「1」は、この項目がメモリラインAのリンクリストの末尾であることを示す。インデックス003のD R Q項目のリンクフィールド55には、メモリコントローラ21によって、メモリラインAの前の項目（リンクリストの以前の末尾）のD R Qインデックスであるインデックス001が置かれる。Vビットには「1」（真）がセットされて、有効なD R Q項目であることが示される。動作フィールド61と他フィールド62には、要求2に関連する情報が格納される。要求2のD R Q項目を書き込んだ後に、D R Qの頭部ポインタを増分して、次の空きD R Q項目を指すようにする。さらに、他の構造を使用して、次の空きD R Q項目を判定することができる。

【0039】

まだメモリラインAのリコールを待っている間に、メモリコントローラ21は、要求3を受け取る。メモリコントローラ21は、アドレスフィールド53、有効フィールド54および尾部フィールド52を使用して、メモリラインAの有効な項目のうちでリンクリストの末尾にあるものをC A M50から探索する。メモリコントローラ21は、インデックス003のD R Q項目を見つける。メモリコントローラ21は、インデックス003のD R Q項目の項目を変更し、その結果、インデックス003のD R Q項目の尾部フィールド52が「0」になるようにする。メモリコントローラ21は、D R Q内の空きD R Q項目も見つけ、図5に示されるように、その空きD R Q項目に要求3の情報を置く。図5では、インデックス004、005および006のD R Q項目が、要求2の後、要求3の前に到着した他のメモリラインに関する他の要求の格納に使用されたと仮定している。

【0040】

図5では、要求3のD R Qが、インデックス007のD R Q項目にある。尾部フィールド52の値「1」は、この項目がメモリラインAのリンクリストの末尾であることを示す。インデックス007のD R Q項目のリンクフィールド55には、メモリコントローラ21によって、メモリラインAの前項目のD R Qインデックスであるインデックス003が置かれる。Vビットには「1」（真）がセットされて、有効なD R Q項目であることが示される。動作フィールド61と他フィールド62には、要求3に関連する情報が格納される。要求3のD R Q項目を書き込んだ後に、D R Qの頭部ポインタを増分して、次の空きD R Q項目を指すようにする。

【0041】

やはり、まだメモリラインAのリコールを待っている間に、メモリコントローラ21は、要求4を受け取る。メモリコントローラ21は、アドレスフィールド53、有効フィールド54および尾部フィールド52を使用して、メモリラインAの有効な項目のうちでリンクリストの末尾にあるものをC A M50から探索する。メモリコントローラ21は、インデックス007のD R Q項目を見つける。メモリコントローラ21は、インデックス007のD R Q項目の項目を変更し、その結果、インデックス007のD R Q項目の尾部フィールド52が「0」になるようにする。メモリコントローラ21は、D R Q内の空きD R Q項目も見つけ、図6に示されるように、その空きD R Q項目に要求4の情報を置く。図6では、インデックス008のD R Q項目が、要求3の後、要求4の前に到着した別のメモリラインに関する別の要求の格納に使用されたと仮定している。

【0042】

10

20

30

40

50

図6では、要求4のD R Qが、インデックス009のD R Q項目にある。尾部フィールド52の値「1」は、この項目がメモリラインAのリンクリストの末尾であることを示す。インデックス009のD R Q項目のリンクフィールド55には、メモリコントローラ21によって、メモリラインAの前項目のD R Qインデックスであるインデックス007が置かれる。Vビットには「1」(真)がセットされて、有効なD R Q項目であることが示される。動作フィールド61と他フィールド62には、要求4に関連する情報が格納される。要求4のD R Q項目を書き込んだ後に、D R Qの頭部ポインタを増分して、次の空きD R Q項目を指すようとする。

【0043】

メモリコントローラが、メモリラインAの更新されたデータも含めて、メモリラインAのオーナーからの応答を受け取る時には、メモリコントローラ21は、アドレスAを設定されたアドレスフィールド53、1(真)の値の頭部フィールド51および1(真)の値の有効フィールド54を使用して、C A M 5 0を探索する。この探索での他のフィールドは、「無視(don't care)」である。この場合には、インデックス001のD R Q項目が一致し、その内容が読み取られる。

【0044】

インデックス001のD R Q項目を見つけたメモリコントローラ21は、動作フィールド61と他フィールド62の情報を使用して、要求1を実行する。また、メモリコントローラ21は、要求1が実行されたことを示すようにD R Qを更新する。

【0045】

具体的にいうと、図7からわかるように、メモリコントローラ21は、インデックス001のD R Q項目を無効化し、インデックス001のD R Q項目を再利用の対象にする。インデックス001のD R Q項目の場合、尾部フィールド52が「0」に等しい(すなわち、真ではなく、メモリラインAに関して待ち行列化された要求が他にも存在することを示す)ので、D R Qでは、この項目のインデックス001を使用して、リンクリストの次のリンクを探索する。メモリコントローラ21は、リンクフィールド55(001がセットされている)と有効フィールド54(1がセットされている)を使用して、リンクリストの次の項目をC A M 5 0から検索する。メモリコントローラ21は、インデックス003のD R Q項目を見つける。メモリコントローラ21は、動作フィールド61と他フィールド62を読み取って、要求の種類を判定する。この例では、メモリコントローラ21は、要求2が「共用」読み取りであることを発見する。メモリラインAは、要求1の結果として私有として与えられるので、要求2は、メモリラインAのリコールが終わるまでは実行できない。したがって、メモリコントローラは、メモリラインAの新しいオーナーに、メモリラインAの新規のリコールを発行する。また、メモリコントローラ21は、インデックス003のD R Q項目の項目を変更し、その結果、インデックス003のD R Q項目の頭部フィールド51が「1」になり、アドレスフィールド53がアドレスAになるようになる。インデックス003のD R Q項目のリンクフィールド55は、現在はインデックス003のD R Q項目がメモリラインAのリンクリストの先頭なので、「無視(don't care)」になる。この結果を図7に示す。

【0046】

性能を最適化するために、メモリラインAの更新されたデータを、インデックス003のD R Q項目のデータフィールド63に格納することができる。その代わりに、メモリラインAの更新されたデータを、メモリコントローラ21内の局所バッファに取り込むか、メモリ22に戻すか、その両方を行うことができる。D R Q内にデータをキャッシュ記憶することの唯一の目的は、メモリラインAの新しいオーナーが、リコールの前にメモリラインAをキャストアウトするか、そのキャッシュ内にある間にメモリラインAを修正しない場合に、もう一度メモリ22にアクセスしないようにすることである。

【0047】

メモリコントローラが、メモリラインAの更新されたデータも含めて、メモリラインAの新しいオーナーからの応答を受け取る時には、メモリコントローラ21は、アドレスAが

10

20

30

40

50

セットされたアドレスフィールド 5 3、1(真)の値の頭部フィールド 5 1 および 1(真)の値の有効フィールド 5 4 を使って、もう一度 C A M 5 0 を探索する。この探索での他のフィールドは、「無視 (don't care)」である。この場合には、インデックス 0 0 3 の D R Q 項目が一致し、その内容が読み取られる。

【0 0 4 8】

インデックス 0 0 3 の D R Q 項目を見つけたメモリコントローラ 2 1 は、動作フィールド 6 1 と他フィールド 6 2 の情報を使用して、要求 2 を実行する。また、メモリコントローラ 2 1 は、要求 2 が実行されたことを示すように D R Q を更新する。

【0 0 4 9】

具体的にいうと、図 8 からわかるように、メモリコントローラ 2 1 は、インデックス 0 0 3 の D R Q 項目を無効化し、インデックス 0 0 3 の D R Q 項目を再利用の対象にする。インデックス 0 0 3 の D R Q 項目の場合、尾部フィールド 5 2 が「0」に等しい(すなわち、真ではない)ので、D R Q では、リンクリストの次のリンクを探索する。メモリコントローラ 2 1 は、リンクフィールド 5 5 (0 0 3 がセットされている)と有効フィールド 5 4 (1 がセットされている)を使用して、リンクリストの次の項目を C A M 5 0 から検索する。メモリコントローラ 2 1 は、インデックス 0 0 7 の D R Q 項目を見つける。要求 3 の実行には、メモリライン A のリコールは不要なので、メモリコントローラ 2 1 がインデックス 0 0 7 の D R Q 項目の頭部フィールド 5 1 に「1」(真)をセットする必要はない。その代わりに、インデックス 0 0 7 の D R Q 項目の頭部フィールド 5 1 は、無変更のままにされる。この結果を、図 8 に示す。

10

20

【0 0 5 0】

メモリコントローラ 2 1 は、動作フィールド 6 1 と他フィールド 6 2 を読み取って、要求の種類を判定する。この例では、メモリコントローラ 2 1 は、要求 3 が、メモリライン A のリコールなしで実行できる「共用」読み取りであることを発見する。したがって、メモリコントローラ 2 1 は、動作フィールド 6 1 と他フィールド 6 2 の情報を使用して、要求 3 を実行する。要求 3 は、直ちに実行できるので、メモリコントローラ 2 1 は、D R Q を更新して、要求 3 が実行されたことを示す。

【0 0 5 1】

具体的にいうと、図 9 からわかるように、メモリコントローラ 2 1 は、インデックス 0 0 7 の D R Q 項目を無効化し、インデックス 0 0 7 の D R Q 項目を再利用の対象にする。インデックス 0 0 7 の D R Q 項目の場合、尾部フィールド 5 2 が「0」に等しい(すなわち、真ではない)ので、D R Q では、リンクリストの次のリンクを探索する。メモリコントローラ 2 1 は、リンクフィールド 5 5 (0 0 7 がセットされている)と有効フィールド 5 4 (1 がセットされている)を使用して、リンクリストの次の項目を C A M 5 0 から検索する。メモリコントローラ 2 1 は、インデックス 0 0 9 の D R Q 項目を見つける。

30

【0 0 5 2】

メモリコントローラ 2 1 は、動作フィールド 6 1 と他フィールド 6 2 を読み取って、要求の種類を判定する。この例では、メモリコントローラ 2 1 は、要求 4 が、メモリライン A のリコールなしで実行できる「共用」読み取りであることを発見する。その結果、メモリコントローラ 2 1 は、インデックス 0 0 9 の D R Q 項目の頭部フィールド 5 1 を無変更のままにすることができる。この結果を、図 9 に示す。

40

【0 0 5 3】

メモリコントローラ 2 1 は、動作フィールド 6 1 と他フィールド 6 2 の情報を使用して、要求 4 を実行する。また、メモリコントローラ 2 1 は、D R Q を更新して、要求 4 が実行されたことを示す。

【0 0 5 4】

具体的にいうと、図 10 からわかるように、メモリコントローラ 2 1 は、インデックス 0 0 9 の D R Q 項目を無効化し、インデックス 0 0 9 の D R Q 項目を再利用の対象にする。インデックス 0 0 9 の D R Q 項目の場合、尾部フィールド 5 2 が「1」に等しい(すなわち、真である)ので、D R Q では、リンクリストの次のリンクを探索しない。メモリコン

50

トローラ 21 は、メモリ 22 内のメモリライン A のライン状態情報に、「共用」のマークを付ける。

【 0 0 5 5 】

図 11 に、2 つの連想待ち行列を使用して D R Q が実施される、本発明の代替実施例を示す。この実施例は、性能上の理由から、リンクリスト実施態様の連想待ち行列の 1 つに複数のポートが必要な時に好ましい。この場合、ポートの数は、通常は、2 つの連想待ち行列を使用することによって、リストのリンク部分からリストの頭部項目を分離することによって減らすことができる。

【 0 0 5 6 】

図 11 に示された据置き読み取り待ち行列 (D R Q) は、2 つの連想待ち行列を有する。第 1 の待ち行列には、連想記憶 (C A M) 80 とランダムアクセスメモリ (R A M) 90 が含まれる。第 2 の待ち行列には、C A M 1 0 0 と R A M 1 1 0 が含まれる。これら 2 つの待ち行列の D R Q 項目のすべてに、リコールまたは無効化の処理中であるか、メモリからの読み取りの処理中であるメモリラインに関する要求ならびに、同一のラインに関する要求の背後でリンクリストに待ち行列化された要求が格納される。C A M 80 と R A M 90 は、各リンクリストの頭部が格納される頭部待ち行列 (H Q) を形成する。C A M 1 0 0 と R A M 1 1 0 は、各リンクリストの追加項目が格納されるリンク待ち行列 (L Q) を形成する。

【 0 0 5 7 】

C A M 80 内では、アドレスフィールド 82 が、D R Q 項目に関連するメモリ 22 内のメモリラインを表すアドレスの格納に使用される。有効 (V) フィールド 81 は、D R Q 項目に有効な要求が含まれるかどうかを示すビットからなる。

【 0 0 5 8 】

R A M 90 内では、動作 (O P) フィールド 91 が、D R Q 項目に格納された要求の符号を示す。他フィールド 92 には、D R Q 項目に格納された要求を完了するのに必要な、他の情報が格納される。最終 (L) フィールド 93 (前の D R Q 実施例の尾部フィールド 52 と同等) には、アドレスフィールド 82 に格納されたアドレスのリンクリストの最終項目がその D R Q 項目に含まれるかどうかを示すビットが格納される。尾部フィールド 94 は、その項目のリンクリストの最終項目のインデックスを示す。

【 0 0 5 9 】

任意選択のデータフィールド 95 は、D R Q 項目に格納された要求のメモリラインのデータを格納するのに使用できる。データフィールド 95 は、実施されるとしても、L Q のためには必要ない。というのは、H Q が、メモリからのデータを含む、あるアドレスのリンクリストの最初の項目が格納される待ち行列だからである。リンクの横断に割り込む必要がある場合 (例えば、メモリラインが「私有」としてプロセッサに与えられ、リコールの必要があるので)、そのデータを待っている要求は、局所データレジスタ (すなわち、リンクリストの横断を高速化するために、完了直後または完了直前の前の頭部項目からデータを取得するレジスタ) からのデータを含めて、H Q にコピーされる。

【 0 0 6 0 】

C A M 1 0 0 内では、有効 (V) フィールド 1 0 1 は、D R Q 項目に有効な要求が含まれるかどうかを示すビットからなる。リンクフィールド 1 0 3 には、メモリラインの前項目の D R Q インデックスが格納される。リンクフィールドのビット数は、D R Q のサイズ (H Q と L Q の大きいほうのサイズ) に応じて変化する。頭部 / リンク (H / L) フィールド 1 0 2 は、論理的にはリンクフィールド 1 0 3 の一部である。偽 (論理 0) の H / L フィールド 1 0 2 は、リンクフィールド 1 0 3 が H Q インデックスを表すことを示す。真の H / L フィールド 1 0 2 は、リンクフィールド 1 0 3 が L Q インデックスを表すことを示す。

【 0 0 6 1 】

R A M 1 1 0 内では、動作 (O P) フィールド 1 1 1 が、D R Q 項目に格納された要求の符号を示す。他フィールド 1 1 2 には、D R Q 項目に格納された要求を完了するのに必要

10

20

30

40

50

な、他の情報が格納される。

【0062】

D R Q 内の項目が、あるメモリラインのために作成され、H Q 内にそのメモリラインのアドレスに一致する項目がない時には、H Q 内で、H Q の次の空き項目の位置に、そのアドレスのための項目が作成される。この項目は、V フィールド 8 1 の V ビットを立てられ、アドレスフィールドは、待ち行列化されるメモリラインのアドレスになる。R A M 9 0 は、データが使用可能になった時に要求を完了するのに必要な情報を、動作フィールド 9 1 と他フィールド 9 2 に有する。さらに、L フィールド 9 3 の最終ビットを立てて、L Q にあふれるリンクリストがないことを示す。尾部フィールド 9 4 の値は、他の項目へのリンクがないので「無視 (Don't Care)」である。

10

【0063】

同一のメモリラインに関するもう 1 つの要求を受け取る際に、メモリコントローラ 2 1 は、メモリラインのアドレスを使って H Q を探索し、前に H Q に置かれた一致するアドレスを見つける。その結果、メモリコントローラ 2 1 は、新しい要求を L Q に待ち行列化し、現在の「尾部」項目にリンクする。これは、次の空き L Q 項目を使用することによって行われる。リンクフィールド 1 0 3 には、前の「尾部」項目のインデックスが置かれる。V フィールド 1 0 1 の値のビットを立てる。一致する H Q 項目の L ビットが立っているので、H / L フィールド 1 0 2 の値は、立てないものとして書き込まれ（リンクフィールド 1 0 3 のリンクが H Q インデックスであることを示す）、一致する H Q 項目のインデックスが、リンクフィールド 1 0 3 に書き込まれる値になる。

20

【0064】

メモリラインの H Q 項目も、更新する必要がある。R A M 9 0 では、L フィールド 9 3 のビットを寝かせて、メモリラインの項目が L Q にあふれていることを示す。さらに、尾部フィールド 9 4 の値を更新して、メモリラインのリンクリストの最後の L Q 項目のインデックスを含める。この場合、尾部フィールド 9 4 の値は、次の空き L Q 項目であった、書き込まれたばかりの L Q 項目のインデックスである。

30

【0065】

また、R A M 1 1 0 は、データが使用可能になった時に要求を完了するのに必要なすべての情報を用いて更新される。同一のラインに関するもう 1 つの要求を受け取り、一致する H Q 項目の L フィールド 9 3 のビットが立っていない場合には、この項目は、現在 L Q の尾部インデックスにある項目の後ろの最終項目として、リンクリストで待ち行列化しなければならない。これは、この実施例では、次の空き L Q 項目で、リンクフィールドに尾部インデックスを書き込み、V を立て、H / L を立てる（そのリンクが L Q インデックスであることを意味する）ことによって行われる。一致する H Q 項目の R A M も、更新の必要があり、L フィールド 9 3 のビットは寝かせたままで、尾部フィールドにそのアドレスのリンクリストの最後の L Q 項目のインデックス、この例では書き込んだばかりの L Q 項目のインデックスを書き込む。その L Q 項目の R A M 部分では、データが使用可能になった時に要求を完了するのに必要なすべての情報を用いて、動作フィールド 9 1 と他フィールド 9 2 が更新される。

40

【0066】

H Q 連想待ち行列と L Q 連想待ち行列を使用する D R Q の動作は、上で説明した 1 つの連想待ち行列だけを用いる D R Q の動作にかなり類似している。重要な相違は、H / L ビットの追加と、1 つではなく 2 つの待ち行列を操作するという事実だけである。また、リストの最終項目を検出するのに使用される機構も、R A M 9 0 に配置された尾部フィールド 9 4 と L フィールド 9 3 を使用するので、多少異なる。しかし、D R Q の単一連想待ち行列と二重連想待ち行列の実施例の両方で、現在のインデックスをリンクとして使用する連想検索を介してリンクリストを横断するという提案の機構が使用される。

【0067】

例えばリコール応答を受け取った時など、ある項目を待ち行列から解除するには、メモリラインの返されたアドレスを使用して、H Q の C A M 8 0 を検索する。返されたアドレス

50

に一致するアドレスをアドレスフィールド 8 2 に有する D R Q 項目がアクセスされる。動作フィールド 9 1 と他フィールド 9 2 のその項目の情報を使用して、要求を完了する。メモリラインのこの項目は、無効化される。

【 0 0 6 8 】

一致する H Q 項目の L フィールド 9 3 のビットが立っている場合、これは、そのメモリラインのリンクリストに他の項目がないことを示す。しかし、 L フィールド 9 3 のビットが寝ている場合、これは、 L Q 内にそのメモリラインの追加項目があることを示す。そのメモリラインのリンクリストの次の項目は、そのメモリラインの一一致した H Q インデックスを用い、 V フィールド 1 0 1 に対応するビットを立て、 H / L フィールド 1 0 2 に対応するビットを寝かせて L Q の C A M 1 0 0 を探索することによってアクセスされる。 H / L フィールド 1 0 2 のビットは、リンクフィールド 1 0 3 の探索に使用されるインデックスが H Q インデックスであることを示すために寝かされる。
10

【 0 0 6 9 】

この例の次のステップは、 H Q 内のメモリラインに関する完了したばかりの要求の性質に応じて変化する。前の要求で、メモリラインが「共用」のままにされ、次の要求で、「私有」としてのメモリラインを必要としない場合、次の要求は、リンク横断の高速化専用の局所レジスタを使用して、即座に実行できる。この時点では、尾部フィールド 9 4 の値と、一致する L Q 項目のインデックスが等しい場合、これがそのメモリラインに関するリンクリスト横断の終りである。尾部フィールド 9 4 の値が、一致する L Q 項目のインデックスと等しくない場合、リンクリスト内のメモリラインの次の項目は、一致する L Q インデックスを用い、 V フィールド 1 0 1 のビットを立て、 H / L フィールド 1 0 2 のビットを立て（ L Q インデックスであることを示す）、 L Q の C A M 1 0 0 を探索することによって見つかる。
20

【 0 0 7 0 】

メモリラインが、 L Q 内の最初の要求の結果としてまだ「共用」である場合、新しい要求は、前と同様に局所レジスタから実行できる。しかし、メモリラインが「私有」になる場合、そのメモリラインがリコールされ、 L Q から取り出したメモリラインの最後の項目が、新しい応答を待っているリンクリストの先頭として、 H Q (次の空き H Q 位置) に書き込まれる。これがそのアドレスのリンクリストの最後の項目であった（インデックスが、対応する H Q 項目の尾部フィールド 9 4 の値と等しかった）場合、そのアドレスの新しい H Q 項目の L フィールド 9 3 のビットを立て、尾部フィールド 9 4 の値を「無視（ don't care ）」にする。そのメモリラインのリンクリストの最終項目ではない場合には、 L フィールド 9 3 のビットを寝かし、尾部フィールド 9 4 の値は、そのメモリラインの前の H Q 項目と同一のままにする。ここでは、そのメモリラインに関する新しい要求を受け取っていないと仮定している。 L Q に格納されたそのメモリラインの次の要求は、そのメモリラインの最後の一一致する L Q インデックスを用い、 V フィールド 1 0 1 のビットを立て、 H / L フィールド 1 0 2 のビットを立て（これが L Q インデックスであることを示す）、 L Q の C A M 1 0 0 を探索することによって見つかる。この探索によって見つかった項目を、 H Q 内のメモリラインの新しい項目のインデックスをリンクフィールド 1 0 3 に置くことによって更新する。 H / L フィールド 1 0 2 のビットを寝かせる。
30

【 0 0 7 1 】

図 2 および図 1 1 に示された D R Q の実施例を使用して本発明を説明してきたが、本発明の原理は、リンクリストを使用するすべてのシステムに拡張できる。

【 0 0 7 2 】

図 1 2 と図 1 3 は、従来技術によるリンクリストと、本発明の好ましい実施例によるリンクリストとの間の本質的な相違を示す図である。

【 0 0 7 3 】

図 1 2 は、従来技術によるリンクリストを示す図である。リンクリスト項目 1 2 1 には、リンク 1 3 1 が含まれる。リンク 1 3 1 は、次のリンクリスト項目 1 2 2 を識別するインデックスまたはアドレスである。リンクリスト項目 1 2 2 には、リンク 1 3 2 が含まれる
40
50

。リンク132は、次のリンクリスト項目123を識別するインデックスまたはアドレスである。リンクリスト項目123には、リンク133が含まれる。リンク133は、次のリンクリスト項目124を識別するインデックスまたはアドレスである。リンクリスト項目124には、リンク134が含まれる。リンク134は、次のリンクリスト項目を識別するインデックスまたはアドレスである。以下同様である。

【0074】

横断の方向130でリンクリストを横断する時には、現在の項目のリンクを使用して、次の項目にアクセスする。したがって、リンク131は、リンクリスト項目122のアクセスに使用される。リンク132は、リンクリスト項目123のアクセスに使用される。リンク133は、リンクリスト項目124のアクセスに使用される。以下同様である。実装の観点から見ると、これは、リスト内で新規の項目を作成する時に、前の末尾項目を変更しなければならない（前の末尾項目のリンクフィールドが既知になるのはこの時だけである）ことを意味する。

10

【0075】

図13は、本発明によるリンクリストを示す図である。図13に示されたリンクリストでは、項目を突き止めるのに連想探索が使用されるが、図12のリンクリストでは、メモリ様のアドレッシングが使用される。

【0076】

図13では、リンクリスト項目141が、リンクリストの先頭である。リンクリスト項目141はリンクリストの先頭であるから、リンク151に保持される値は、「無視（don't care）」である。次のリンクリスト項目142には、リンク152が含まれる。リンク152は、前のリンクリスト項目141を指すインデックスまたはアドレスである。次のリンクリスト項目143には、リンク153が含まれる。リンク153は、前のリンクリスト項目142を指すインデックスまたはアドレスである。次のリンクリスト項目144には、リンク154が含まれる。リンク154は、前のリンクリスト項目144を指すインデックスまたはアドレスである。以下同様である。

20

【0077】

横断の方向150でリンクリストを横断する時には、次の項目にアクセスするために、現在の項目のインデックスに対する探索を行う。現在の項目のインデックスは、次の項目のリンクに格納されるので、この探索は成功する。したがって、リンクリスト項目141からは、リンク152に格納されたリンクリスト項目141のインデックスを使用して、リンクリスト項目142にアクセスする。リンクリスト項目142からは、リンク153に格納されたリンクリスト項目142のインデックスを使って、リンクリスト項目143にアクセスする。リンクリスト項目143からは、リンク154に格納されたリンクリスト項目143のインデックスを使って、リンクリスト項目144にアクセスする。以下同様である。次の項目の中からの現在の項目のインデックスを使って次の項目を効率的に突き止めることができるのは、上で示したように、リンクリスト項目の適当なフィールドが連想記憶（CAM）に格納されているからである。これによって、直接探索ではなく連想探索の実行が可能になる。この実施例では、リンクリストに追加項目を追加する時に、末尾（最終）ビットをリセットすることだけが必要なので、リスト内の前の末尾項目を修正する必要はない。末尾（最終）ビットのリセットは、このビット用の特殊なセルを使用するCAM探索の副作用として実行できる。その結果、ハードウェアでリンクリストを実装するブロックに必要な帯域幅が大幅に節約される。

30

【0078】

ここまで議論で、本発明の方法および実施態様の例を開示し、説明した。当業者に理解されるとおり、本発明は、その趣旨または本質的な特性から逸脱することなく、他の具体的な形態で実施できる。したがって、本発明の開示は、本発明の範囲の制限ではなく例示を目的とするものであり、本発明の範囲は、請求項によって示される。

40

【0079】

以下に本発明の実施の形態を要約する。

50

1. リンクリスト(141～144)内の第1の項目(141)にアクセスし、前記リンクリスト(141～144)内の第2の項目(142)にアクセスし、前記第2の項目(142)の少なくとも一部を含む連想記憶(50)から前記リンクリスト(141～144)内の前記第1の項目(141)への参照(152)を探索する計算システムにおいて、

前記リンクリスト(141～144)を横断するためのリンクリスト形成方法。

【0080】

2. 前記第2の項目(142)の少なくとも一部を含む前記連想記憶(50)から前記リンクリスト(141～144)内の前記第1の項目(141)への前記参照(152)を探索する前記ステップが、探索される項目が有効であるかどうかの有効性ビット(54)表示に対する探索を含む上記1に記載のリンクリスト形成方法。 10

【0081】

3. 前記第2の項目(142)の少なくとも一部を含む前記連想記憶(50)から前記リンクリスト(141～144)内の前記第1の項目(141)への前記参照(152)を探索する前記ステップでの前記第1の項目(141)への前記参照(152)が、前記連想記憶(50)内の前記第1の項目のインデックスである上記1または2に記載のリンクリスト形成方法。

【0082】

4. リンクリスト(141～144)内の第1の項目(141)と、前記リンクリスト(141～144)内の追加項目とを含み、

前記追加項目のそれぞれが、前記リンクリスト(141～144)内の前の項目へのリンク参照(55、151～154)を含み、各前記追加項目の前記リンク参照(55、151～154)のすべてが、連想記憶(50、100)に格納され、これによって、次の追加項目内の前項目への前記リンク参照(55、151～154)を使用する連想探索を実行することによって次の追加項目へのアクセスが可能になる計算システムにおけるリンクリスト(141～144)構造。 20

【0083】

5. 前記連想記憶(50、100)に関連する追加項目が有効であるかどうかを示す有効性ビット(54、101)が追加項目ごとに格納される上記4に記載のリンクリスト構造。 30

【0084】

6. 前記第1の項目(141)の場合に真、前記追加項目のそれぞれの場合に偽になる値を含む頭部フィールド(51)と、

前記リンクリスト(141～144)の最後の項目の場合に真になる値を含む尾部フィールド(52)と、

メモリラインのアドレスを含むアドレスフィールド(53)と、

関連する追加項目が有効であるかどうかを示す有効性ビット(54)とが、第1の項目(141)および前記追加項目のそれぞれについて、連想記憶(50)に格納される上記4または5に記載のリンクリスト構造。 40

【0085】

7. メモリラインのアドレスを含むアドレスフィールド(82)と、

関連する追加項目が有効であるかどうかを示す有効性ビット(81)とが、前記第1の項目(141)に関して頭部待ち行列連想記憶(80)に記憶され、前記頭部待ち行列連想記憶(80)が前記連想記憶(100)に追加される上記4または5に記載のリンクリスト構造。

【0086】

8. 前記第1の項目(141)の追加情報がランダムアクセスメモリ(90)に格納され、追加情報が、

メモリラインに対して実行される動作と、

前記第1の項目(141)が前記リンクリスト(141～144)内の最後の項目である 50

時に真になる値を含む最終フィールド(93)と、
有効である時に前記リンクリスト(141～144)内の前記最後の項目のインデックス
を含む尾部フィールド(94)とを含む上記7に記載のリンクリスト構造。

【0087】

9. 前記追加情報が有効である時に前記メモリラインの現在のデータを記憶するデータ
フィールド(95)をさらに含む上記8に記載のリンクリスト構造。

【0088】

10. 前記リンク参照(55、151～154)によって参照される前記前の項目が前記連想記憶(100)内にあるか、前記頭部待ち行列連想記憶(80)内にあるかを示す
値を含む頭部/リンクフィールド(102)が、前記追加項目のそれぞれについて前記連
想記憶(100)に格納される上記8に記載のリンクリスト構造。 10

【0089】

【発明の効果】

上述のように、本発明のリンクリスト形成方法によれば、リンクリスト項目の適当なフィ
ールドが連想記憶(CAM)に格納されることによって連想探索が実現可能となる。よ
って、リンクリストの現在の項目から次の項目を効率的に探索することができる。また、本
実施例では、リンクリストに追加項目を追加する時に、末尾(最終)ビットをリセットす
ることだけが必要なので、リスト内の前の末尾項目を修正する必要はないため、ハードウ
ェアでリンクリストを実装するロックに必要な帯域幅が大幅に節約される。

【図面の簡単な説明】 20

【図1】本発明の好ましい実施例による計算システムのさまざまな実体の相互接続を示す
図である。

【図2】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るためにメモリコントローラ内で使用される据置き読み取り待ち行列を示す図である。

【図3】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。

【図4】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。 30

【図5】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。

【図6】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。

【図7】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。

【図8】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。 40

【図9】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。

【図10】本発明の好ましい実施例による、即座に満足できないメモリライン要求を保持す
るために据置き読み取り待ち行列の使用を示すため、図2に示した据置き読み取り待ち行列内
の内容を示す図である。

【図11】本発明の好ましい代替実施例による、即座に満足できないメモリライン要求を
保持するためにメモリコントローラ内で使用される据置き読み取り待ち行列を示す図である 50

。

【図12】従来技術による単純化されたリンクリストを示す図である。

【図13】本発明の好ましい実施例に従って構成された、単純化されたリンクリストを示す図である。

【符号の説明】

10 相互接続

11、12、13、14 バス

21、46 メモリコントローラ

22、45 メモリ

23、24、31、32、41、42、47 プロセッサ

10

25、49 据置き読み取り待ち行列 (D R Q)

26、27、33、34、43、44、48 キャッシュ

50、80 連想記憶 (C A M)

51 頭部 (H) フィールド

52、94 尾部 (T) フィールド

53、82 アドレスフィールド

54、81、101 有効 (V) フィールド

55、103 リンクフィールド

60、90、110 ランダムアクセスメモリ (R A M)

61、91、111 動作 (O P) フィールド

20

62、92、112 他フィールド

63、95 データフィールド

93 最終 (L) フィールド


100 連想記憶 (C A M)

102 頭部 / リンク (H / L) フィールド


121 ~ 124、141 ~ 144 リンクリスト項目

131 ~ 134、151 ~ 154 リンク


【図1】




【図2】



【図3】



【図4】



【図5】

【 6 】

H	T	アドレス	V	リンク	OP	他	データ
1	1	A	1	X	OP1	他1	X
2			1				
3	0	0	A	001	OP2	他2	X
4			1				
5			1				
6			1				
7	0	0	A	003	OP3	他3	X
8			1				
9	0	1	A	007	OP4	他4	X
.
.
.
51	52	53	54	55	50	61	62

【図7】

【 四 8 】

H	T	アドレス	V	リンク	OP	他	データ
1	0	0	X	0	X	X	X
2				1			
3	0	0	X	0	X	X	X
4				1			
5				1			
6				1			
7	0	0	A	1	003		
8				1			
9	0	1	A	1	007		
.			
.	.	.	.				
.	.	.	.				
50	51	52	53	54	55	56	57
60	61	62	63	64	65	66	67

【図 9】

H	T	アドレス	V	リンク
001	0	0	X	0
002				1
003	0	0	X	0
004				1
005				1
006				1
007	0	0	X	0
008				X
009	0	0	X	1
⋮	⋮	⋮	⋮	⋮
51	52	53	54	55
50	51	52	53	54
OP		他		データ
001	0	X	X	X
002		1		
003	0	0	X	X
004		1		X
005		1		
006		1		
007	0	0	X	X
008		1		
009	0	1	007	OP4
⋮	⋮	⋮	⋮	⋮
61	62	63	64	65
60	61	62	63	64


【図 10】

H	T	アドレス	V	リンク
001	0	0	X	0
002				1
003	0	0	X	0
004				1
005				1
006				1
007	0	0	X	0
008				X
009	0	0	X	1
⋮	⋮	⋮	⋮	⋮
51	52	53	54	55
50	51	52	53	54
OP		他		データ
001	0	X	X	X
002		1		
003	0	0	X	X
004		1		X
005		1		
006		1		
007	0	0	X	X
008		1		
009	0	1	007	OP4
⋮	⋮	⋮	⋮	⋮
61	62	63	64	65
60	61	62	63	64


【図 11】

V	H/L	アドレス	OP	他	L	尾部	データ
001	0	0	X	X	X		
002							
003	0	0	X	X	X		
004							
005							
006							
007	0	0	X	X	X		
008							
009	0	1	A	1	007	OP4	X
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
81	82	83	80	81	82	83	84
80	81	82	83	84	85	86	87
OP		他					
001	0	X	X	X	X		
002		1					
003	0	0	X	X	X		
004		1					
005		1					
006		1					
007	0	0	X	X	X		
008							
009	0	1	A	1	007	OP4	X
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
101	102	103	100	101	102	103	104
100	101	102	103	104	105	106	107

【図 12】



【図13】



フロントページの続き

(72)発明者 ウィリアム・アール・ブリグ
アメリカ合衆国 カリフォルニア, サラトガ, ベレゴ・ウェイ 18630

(72)発明者 ジョセフ・エッチ・ハスソウン
アメリカ合衆国 カリフォルニア, プレアサントン, ピー・オー・ボックス 11937

審査官 清木 泰

(56)参考文献 特開昭63-121941(JP,A)
特開昭59-008195(JP,A)

(58)調査した分野(Int.Cl., DB名)
G06F12/08-12/12
G06F12/00,550-12/06
G06F13/16-13/18
G11C15/00-15/06
G06F15/16-15/177