



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I458412 B

(45) 公告日：中華民國 103 (2014) 年 10 月 21 日

(21) 申請案號：100107443

(22) 申請日：中華民國 100 (2011) 年 03 月 04 日

(51) Int. Cl. : **H05K3/42 (2006.01)****H05K3/46 (2006.01)**

(30) 優先權：2010/03/04 美國

12/717,570

(71) 申請人：美國博通公司 (美國) BROADCOM CORPORATION (US)

美國

(72) 發明人：林勝利 LIN, SHENGLI (US)

(74) 代理人：莊志強

(56) 參考文獻：

TW 525417

TW 200830967A

審查人員：巫韋倫

申請專利範圍項數：6 項 圖式數：15 共 0 頁

(54) 名稱


多層印刷電路板

VIA STRUCTURE FOR MULTI-GIGAHERTZ SIGNALING

(57) 摘要

本發明涉及多層印刷電路板，提供了一種通孔結構，以從形成在多層 PCB 的第一最外側基板上的第一導電通路到形成在所多層 PCB 的第二最外側基板上的第二導電通路之間傳遞電信號。所述通孔結構使得所述電信號從所述第一最外側基板穿過一個或多個內基板傳遞到所述第二最外側基板。所述一個或多個內基板包括一個或多個閉合幾何結構以圍住所述通孔結構。

A via structure is disclosed to pass electronic signals from a first conductive pathway formed on a first outermost substrate of a multi-layer PCB to a second conductive pathway formed on a second outermost substrate of the multi-layer PCB. The via structure allows the electronic signals to pass from the first outermost substrate through one or more inner substrates to the second outermost substrate. The one or more inner substrates include one or more closed geometric structures to enclose the via structure.



- 200 . . . 多層 PCB
- 202-206 . . . 基板
- 204.1-204.n . . . 基板
- 208 . . . 導電通路
- 210 . . . 通孔結構
- 212 . . . 導電通路

圖 2A

發明摘要

※ 申請案號：100107443

※ 申請日：100.03.04

※ IPC 分類：H05k 3/42

H05k 3/4

公告本

【發明名稱】(中文/英文)

多層印刷電路板

VIA STRUCTURE FOR MULTI-GIGAHERTZ SIGNALING

【中文】

本發明涉及多層印刷電路板，提供了一種通孔結構，以從形成在多層 PCB 的第一最外側基板上的第一導電通路到形成在所多層 PCB 的第二最外側基板上的第二導電通路之間傳遞電信號。所述通孔結構使得所述電信號從所述第一最外側基板穿過一個或多個內基板傳遞到所述第二最外側基板。所述一個或多個內基板包括一個或多個閉合幾何結構以圍住所述通孔結構。

【英文】

A via structure is disclosed to pass electronic signals from a first conductive pathway formed on a first outermost substrate of a multi-layer PCB to a second conductive pathway formed on a second outermost substrate of the multi-layer PCB. The via structure allows the electronic signals to pass from the first outermost substrate through one or more inner substrates to the second outermost substrate. The one or more inner substrates include one or more closed geometric structures to enclose the via structure.

【代表圖】

【本案指定代表圖】：圖 2A。

【本代表圖之符號簡單說明】：

200	多層 PCB
202-206	基板
204.1-204.n	基板
208	導電通路
210	通孔結構
212	導電通路

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

多層印刷電路板

VIA STRUCTURE FOR MULTI-GIGAHERTZ SIGNALING

【技術領域】

本發明涉及印刷電路板(PCB)的設計和製造，更具體地說，涉及一種 PCB 的通孔結構(via structure)。

【先前技術】

印刷電路板(PCB)用於機械支撐和電連接電子元件，該電子元件使用層壓在基板上的導電通路(conductive pathway)。可將每個都具有自己導電通路的多個基板結合在一起以形成常規的多層 PCB。一個基板上形成的導電通路可通過使用通孔結構與另一個基板上形成的導電通路相連接。通常從一個基板到另一個基板進行鑽孔，然後通過填充和/或鍍上導電材料以形成常規的通孔結構。

電子元件通常安裝在常規多層 PCB 的兩側。從常規多層 PCB 的第一基板上安裝的第一電子元件開始傳遞的電信號可通過常規通孔結構到達安裝在第二基板上的第二電子元件。電信號通過常規通孔結構從形成在第一基板上的第一導電通路中傳遞到形成在第二基板上的第二導電通路。常規通孔結構將導致從第一導電通路到第二導電通路經過的電信號的功率衰減，且還通過第一導電通路反射回一部分信號。通過第一導電通路的電信號的反射返回將損害形成在常規多層 PCB 上的電子元件的性能。

通常對更高頻率的信號進行佈線的導電通路僅限於常規多層 PCB 的單個導電基板。然而，常規多層 PCB 的尺寸越來越小，因此要求不止一個基板來連接電子元件。常規多層 PCB 可具有數百、數千和甚至數萬個通孔來為常規多層 PCB 的基板間的電子信號佈線。

因此需要一種通孔結構來優化電信號從多層 PCB 的第一基板上形成的第一導電通路到多層 PCB 的第二基板上形成的第二導電通路的傳遞通過，以克服以上所描述的弊端。通過以下的詳細描述，本發明的其他方面和優點將變得顯而易見的。

【發明內容】

依據本發明的一方面，提供了一種多層印刷電路版(PCB)，包括：形成在第一基板上的第一導電通路；形成在第二基板上的第二導電通路；通過第三基板形成的通孔結構，以將所述第一導電通路連接到所述第二導電通路；和第一閉合幾何結構(closed geometric structure)，形成在所述第三基板的表面上以圍住所述通孔結構。

優選地，其中所述第一閉合幾何結構包括：規則多邊形。

優選地，其中所述第一閉合幾何結構包括：圓環。

優選地，其中所述第一閉合幾何結構包括：同心圓環。

優選地，所述第一閉合幾何結構由寬度和厚度進行表徵，其中所述寬度表示無導電材料的所述第三基板中的區域，和其中所述厚度表示所述第一閉合幾何結構的厚度。

優選地，其中所述寬度和厚度表示電子設計自動化(EDA)軟體將使用的設計參數。

優選地，多層 PCB 進一步包括：第二閉合幾何結構，形成在所述第三基板上以圍住所述第一閉合幾何結構和所述通孔結構。

優選地，其中所述第一閉合幾何結構包括：規則多邊形。

優選地，其中所述第一閉合幾何結構包括：圓環。

優選地，其中所述第一閉合幾何結構包括：同心圓環。

優選地，所述第二閉合幾何結構由第二寬度和第二厚度進行表徵，其中所述第二寬度表示無導電材料的所述第三基板中始於所述第一閉合幾何結構的第二區域，和其中所述第二厚度表示所述第二閉合幾何結構的厚度。

優選地，所述第三基板位於所述第一基板和所述第二基板之間。

依據本發明另一方面，提供一種多層印刷電路版(PCB)，包括：形成在第一基板上的第一導電通路；形成在第二基板上的第二導電通路；通過第三基板形成的通孔結構，以將所述第一導電通路連接到所述第二導電通路；和一個或多個閉合幾何結構，形成在內部非導電的表面上以形成多個電容，在所述通孔結構到所述一個或多個閉合幾何結構的最外側一個之間以串聯方式設置所述多個電容。

優選地，所述串聯電容包括：第一電容，所述通孔結構形成所述電容的第一導體，所述一個或多個閉合幾何結構的第一個閉合幾何結構形成所述第一電容的第二導體。

優選地，所述串聯電容進一步包括：第二電容，所述一個或多個閉合幾何結構的所述第一個閉合幾何結構形成所述第二電容的第一導體，所述一個或多個閉合幾何結構的第二個閉合幾何結構形成所述第二電容的第二導體。

優選地，所述一個或多個閉合幾何結構的所述第二個閉合幾何結構連接到形成在所述第三基板上的一個或多個導電通路。

優選地，所述一個或多個閉合幾何結構包括：一個或多個規則多邊形。

優選地，所述一個或多個閉合幾何結構包括：一個或多個規則圓環。

優選地，所述一個或多個閉合幾何結構包括：一個或多個同心圓環。

優選地，所述第三基板位於所述第一基板和所述第二基板之間。

【圖式簡單說明】

圖 1A 是常規多層印刷電路板的示意圖；

圖 1B 是用於常規多層印刷電路板中的第一外基板的俯視圖；
圖 1C 是用於常規多層印刷電路板中的內基板的俯視圖；
圖 1D 是用於常規多層印刷電路板中的第二外基板的俯視圖；
圖 1E 是用於常規多層印刷電路板中的內基板中的一個內基板的俯視圖；

圖 2A 是依據本發明示範實施例的多層印刷電路板的示意圖；
圖 2B 是用於依據本發明示範實施例的多層印刷電路板中的第一外基板的俯視圖；

圖 2C 是用於依據本發明示範實施例的多層印刷電路板中的內基板的俯視圖；

圖 2D 是用於依據本發明第二示範實施例的多層印刷電路板中的內基板的俯視圖；

圖 2E 是用於依據本發明第三示範實施例的多層印刷電路板中的內基板的俯視圖；

圖 2F 是用於依據本發明示範實施例的多層印刷電路板中的第二外基板的俯視圖；

圖 3A 是用於依據本發明示範實施例的多層印刷電路板中的內基板中的一個內基板的俯視圖；

圖 3B 是所述常規通孔結構和依據本發明示範實施例的所述通孔結構的第一散射參數的比較示意圖；

圖 3C 是所述常規通孔結構和依據本發明示範實施例的所述通孔結構的第二散射參數的比較示意圖；

圖 4 是用於設計依據本發明實施例的多層印刷電路板的電子設計自動化軟體使用的通孔結構的設計參數的示意圖。

【實施方式】

以下的詳細描述將參考附圖對本發明相關的實施例進行闡述。詳細描述中出現的引用“一個示範實施例”、“實施實施例”、“舉例示範實施例”等表示所引用的示範實施例可包括獨

特的特點、結構或特徵，但不是每個實施例都一定包括所述獨特的特點、結構或特徵。而且，該詞句沒有表明所指的一定是同一示範實施例。另外，當結合示範實施例對獨特特點、結構或特徵進行描述時，不管是否有明確描述，將該特點、結構和特徵結合到其他示範實施例中屬於相關領域技術人員應當知曉的範圍。

此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。有可能有其他示範實施例，以及可在本發明的精神和原則之內對示範實施例做出改進。因此，詳細描述並不用以限制本發明。而僅依據以下的權利要求及其等同來定義本發明的保護範圍。

以下對示範實施例的詳細描述已完全揭示了本發明的一般特性，使得其他人員不需要採用過度的實驗且只要不脫離本發明的精神和範圍，就能通過應用相關領域技術人員的知識容易地改進該實施例和/或將其適用於各種應用。因此，該適用和改進將在基於此處出現的教導和指引的示範實施例的含義範圍內，且為該示範實施例的多個等同替代。應理解的是，此處的用語和術語僅用作描述目的，並不用以限制本發明，因此相關領域的技術人員依照此處的教導即可解釋本規定的術語和用語。

圖 1A 闡述了常規多層印刷電路板。印刷電路板(PCB)用於機械支撐和電連接電子元件，該電子元件使用層壓在基板上的導電通路，以諸如 FR-2 的紙 PCB 基板、諸如 FR-4 的玻璃纖維 PCB 基板、無線電頻率(RF)PCB 基板、撓性(Flex-Flexible)PCB 基板、陶瓷/金屬芯 PCB 基板為例。以銅為例的導電材料通常與基板的一側或兩側結合在一起。然後除去導電材料不需要的部分以形成導電通路。這種去銅的減法方法包括以絲網印刷、照相製版和/或 PBC 加工為例。另外，可通過一個或多個電鍍步驟將導電通路本身直接加到基板上以形成導電通路。

可通常採用環氧樹脂預浸將各自具有自己導電通路的多個基

板 102 到 106 結合到一起以形成常規多層 PCB 100。常規多層 PCB 100 可包括任意數量的基板 104.1 到 104.n，稱為內基板，或者可不包括基板 104.1 到 104.n 中的任意一個。使用通孔結構可將形成在一個基板上的導電通路與形成在其他基板上的導電通路相連接。從一個基板到另一個基板進行鑽孔，然後填充和/或鍍上導電材料以形成通孔結構。例如，可通過在基板 102 到 106 間鑽孔並將孔洞鍍上銅或其他任意合適的金屬以形成常規通孔結構 110，使得導電通路 108 與導電通路 112 相連接。

圖 1B 闡述了用於常規多層印刷電路板中的第一外基板的俯視圖。更具體地說，圖 1B 闡述了具有導電通路 108 的基板 102 的一部分。通常在基板 102 到 108 間鑽孔並將孔洞填充和/或鍍上導電材料以形成常規通孔結構 110。通常，用於形成該孔洞的鑽頭大於導電通路 108 的寬度。導電通路 108 包括導電材料形成的圓環，稱為焊盤 120，以使從基板 102 到基板 108 間進行安全鑽孔。通常表徵焊盤 120 特徵的徑向距離(radial distance)大於用於常規通孔結構 110 的鑽孔孔洞的大小。

圖 1C 闡述了用於常規多層印刷電路板中的第一內基板的俯視圖。更具體地說，圖 1C 闡述的基板 122 表示基板 104.1 到 104.n 中的一個或多個的一部分。基板 122 包括填充和/或鍍上後以形成常規通孔結構 110 的孔洞。基板 122 包括隔離區 124，可防止常規通孔結構 110 與基板 122 的導電通路接觸。隔離區 124 表現為無導電通路的基板 104 的圓環。另外，從基板 104 上去除隔離區 124 可使得常規通孔結構 110 與基板 122 的導電通路相連接。

圖 1D 闡述了用於常規多層印刷電路板中的第二外基板的仰視圖。更具體地說，圖 1D 闡述了具有導電通路 112 的基板 106 的一部分。在基板 102 到 106 間鑽孔並將孔洞填充和/或鍍上導電材料以形成常規通孔結構 110。通常，用於形成該孔洞的鑽頭大於導電通路 112 的寬度。導電通路 112 包括導電材料的圓環，稱為焊

盤 126，以使從基板 102 到基板 106 間進行安全鑽孔。焊盤 126 通常具有的徑向距離大於用於常規通孔結構 110 的鑽孔孔洞的大小。

圖 1E 闡述了用於常規多層印刷電路板中的一個內基板的俯視圖。更具體地說，圖 1E 闡述了表示基板 104.1 到 104.n 中的一個的基板 152，所述基板 104.1 到 104.n 分別設置有各自的導電通路以形成諸如以接地面或電源面為例的平面。如圖 1E 所示，常規通孔結構 110 形成寄生電容 154 的第一導體，基板 152 的導電通路形成寄生電容 154 的第二導體。寄生電容 154 的電容可近似表示為：

$$C = \frac{2\pi\epsilon}{\ln\left(\frac{b}{a}\right)} \quad (1)$$

其中 C 表示寄生電容 154 的電容，a 表示常規通孔結構 110 的徑向距離，b 表示常規通孔結構 110 和隔離區 124 的徑向距離，以及 ϵ 表示隔離區 124 的滲透率。

常規通孔結構 110 的阻抗，即寄生電容 154 和寄生電感有效地衰減或減少了通過常規通孔結構 110 的為頻率的函數的信號的功率等級。寄生電容 154 另外增加了這些信號通過導電通路 108 和/或導電通路 112 的反射返回。因此，減少寄生電容 154 的電容將有效地增加通過常規通孔結構 110 的信號的功率等級，以及減少這些信號在更高頻率時通過導電通路 108 和/或導電通路 112 的反射返回。

圖 2A 闡述了依據本發明示範實施例的多層印刷電路板。多層 PCB 200 包括形成在多層 PCB 的內基板上的一個或多個閉合或部分閉合的幾何結構以圍住通孔結構 210。另外，這些一個或多個閉

合或部分閉合的幾何結構可形成在多層 PCB 的外基板上以圍住通孔結構 210。這些多邊形結構有效地減少了通孔結構 210 的寄生電容，從而增加了通過通孔結構 210 的信號的功率等級以及減少了這些信號通過導電通路 208 和/或導電通路 212 的反射返回。

每個都具有自己導電通路的多個基板 202 到 206 可結合在一起以形成多層 PCB 200。多層 PCB 200 可包括任意數量的基板 204.1 到 204.n，也稱為內基板，或者可不包括基板 204.1 到 204.n 中的任意一個。使用通孔結構可將形成在一個基板上的導電通路與形成在其他基板上的導電通路相連接。從一個基板到另一個基板進行鑽孔，然後填充和/或鍍上導電材料以形成通孔結構。例如，可通過在基板 202 到 206 間鑽孔並將孔洞鍍上銅或其他任意合適的金屬以形成通孔結構 210，使得導電通路 208 與導電通路 212 相連接。通常指盲通孔結構的通孔結構可另外在諸如基板 202 的外基板和諸如基板 204.1 到 204.n 中的一個的內基板之間形成。另外，通常指盲通孔結構的通孔結構可在諸如基板 204.1 到 204.n 中任意兩個的兩個內基板之間形成。

圖 2B 闡述了用於依據本發明示範實施例的多層印刷電路板中的第一外基板的俯視圖。更具體地說，圖 2B 闡述了具有導電通路 208 的基板 202 的一部分。通常在基板 202 到 206 間鑽孔並將孔洞填充和/或鍍上導電材料以形成通孔結構 210。通常，用於形成該孔洞的鑽頭大於導電通路 208 的寬度。導電通路 208 包括導電材料形成的圓環，稱為焊盤 220，以使從基板 202 到基板 206 間進行安全鑽孔。表徵焊盤 220 結構特徵的徑向距離大於用於通孔結構 210 的鑽孔孔洞的大小。

圖 2C 闡述了用於依據本發明示範實施例的多層印刷電路板中的內基板的俯視圖。圖 2C 闡述的基板 222 表示基板 204.1 到 204.n 中的一個或多個的一部分。基板 222 包括填充和/或鍍上後以形成通孔結構 210 的孔洞。基板 222 可包括一個或多個圍住通孔

結構 210 的閉合幾何結構 224.1 到 224.i。通常採用導電材料形成所述的一個或多個閉合幾何結構 224.1 到 224.i。最外側的閉合幾何結構，即閉合幾何結構 224.i 可包括基板 222 的導電通路。

通常，一個或多個閉合幾何結構 224.1 到 224.i 表示為任意閉合或部分閉合的二維結構，所述二維結構與圍住通孔結構 210 的基板 222 位於同一平面。換句話說，一個或多個閉合幾何結構 224.1 到 224.i 與基板 222 可位於同一個平面內。例如，一個或多個閉合幾何結構 224.1 到 224.i 可包括一個或多個同心圓環，如圖 2C 所示。其他結構也可用於閉合幾何結構 224.1 到 224.i，諸如圖 2D 中所示的一個或多個同心正方形 226.1 到 226.i、如圖 2E 中所示的一個或多個非同心圓環 228.1 到 228.i、諸如以一個或多個規則的多邊形為例的一個或多個規則的閉合幾何結構、諸如以一個或多個不規則的多邊形為例的一個或多個不規則的閉合幾何結構、和/或這些閉合結構的任意合適的結合，上述對於相關領域的技術人員而言將是顯而易見的。一個或多個閉合幾何結構 224.1 到 224.i 可另外表徵為同心幾何結構、非同心幾何結構、和/或同心和非同心幾何結構的任意結合。

儘管圖 2C 闡述的是內基板的俯視圖，但是相關領域的技術人員將認識到只要不脫離本發明的精神和範圍，可在內基板的任意一側上，即頂部或底部形成一個或多個閉合幾何結構 224.1 到 224.i。例如，可僅在內基板的頂部、僅在內基板的底部、或同時在內基板的頂部和底部形成幾何結構 224.1 到 224.i。還應注意的是可分別在導電通路 208 和導電通路 212 相反一側上的基板 202 和/或基板 206 上形成一個或多個閉合幾何結構 224.1 到 224.i。例如，可在基板 202 的底部或基板 208 的頂部形成一個或多個閉合幾何結構 224.1 到 224.i。

圖 2F 闡述了用於依據本發明示範實施例的多層印刷電路板中的第二外基板的仰視圖。更具體地說，圖 2F 闡述了具有導電通路

212 的基板 206 的一部分。通常在基板 202 到 206 間鑽孔並將孔洞填充和/或鍍上導電材料以形成通孔結構 210。通常，用於形成該孔洞的鑽頭大於導電通路 212 的寬度。導電通路 212 包括導電材料形成的圓環，稱為焊盤 226，以使從基板 202 到基板 206 間進行安全鑽孔。表徵焊盤 226 結構特徵的徑向距離大於用於通孔結構 210 的鑽孔孔洞的大小。儘管採用導電材料的金屬圓環闡述和描述焊盤 220 和 226，但是相關領域的技術人員將認識到只要不脫離本發明的精神和範圍，焊盤 220 和 226 可以是任意合適的閉合幾何結構，諸如以多邊形為例。

還應注意的是可在一個或多個基板 204.1 到 204.n 上形成導電通路 208 或導電通路 212 中的一個，使得通孔結構 210 表現為盲通孔(blind via)。該情形中，基板 202 或基板 206 可包括一個或多個閉合幾何結構 224.1 到 224.i。另外，一個或多個基板 204.1 到 204.n 上既可形成導電通路 208 也可形成導電通路 212，使得通孔結構 210 表現為埋孔(buried via)。該情形中，基板 202 和基板 206 可包括一個或多個閉合幾何結構 224.1 到 224.i。

圖 3A 闡述了用於依據本發明示範實施例的多層印刷電路板中的內基板的俯視圖。更具體地說，圖 3A 闡述了表示基板 204.1 到 204.n 中的一個的基板 252，所述基板 204.1 到 204.n 分別設置有各自的導電通路諸如以形成以接地面或電源面為例的平面。通常，閉合幾何結構 224.1 到 224.i 在通孔結構 210 到閉合幾何結構 224.1 到 224.i 的最外側的一個之間形成多個串聯連接的多個電容。如圖 3A 所示，通孔結構 210 形成第一寄生電容 302.1 的第一導體，閉合幾何結構 224.1 形成第一寄生電容 302.1 的第二導體。同樣地，閉合幾何結構 224.1 形成第二寄生電容 302.2 的第一導體，閉合幾何結構 224.2 形成第二寄生電容 302.2 的第二導體。類似地，閉合幾何結構 224.2 形成第三寄生電容 302.3 的第一導體，基板 252 的導電通路形成第三寄生電容 302.3 的第二導體。然而，

該舉例僅用作闡述目的，相關領域的技術人員將認識到只要不脫離本發明的精神和範圍，基板 252 具有更大或更小數量的不同配置和設置的幾何結構 302，例如如以上圖 2C 到圖 2E 中所描述的。

設置第一寄生電容 302.1、第二寄生電容 302.2 和第三寄生電容 302.3 以形成串聯連接的電容。這些寄生電容的等效電容可近似表示為：

$$C_{EQ} = \frac{1}{C_1} + \frac{1}{C_2} + \frac{1}{C_3} \quad (2)$$

其中 C_{EQ} 表示寄生電容 302.1 到 302.3 的等效電容， C_1 表示第一寄生電容 302.1 的電容， C_2 表示第二寄生電容 302.2 的電容， C_3 表示第三寄生電容 302.3 的電容。

通孔結構 210 的等效電容 C_{EQ} 小於常規通孔結構 110 的電容。因此，通孔結構 210 有效地增加了通過通孔結構 210 的信號的功率等級，以及減少了這些信號在更高頻率處通過導電通路 208 和/或導電通路 212 的反射返回。散射參數，通常指 S-參數，描述了當電信號經歷各種穩態刺激時電網路的電性能。可測量和/或仿真諸如通孔結構 210 和常規通孔結構 110 的電網路的 S 參數來確定通過電網路的信號的功率等級，通常指的是 S_{21} ，和/或確定這些信號通過電網路的反射返回，通常指的是 S_{11} 。

圖 3B 闡述了常規通孔結構和依據本發明實施例的通孔結構的第一散射參數的比較示意圖。更具體地說，圖 3B 闡述了常規通孔結構 110 和通孔結構 210 之間的反射散射參數 S_{11} 的比較。反射散射參數 S_{11} 表示從導電通路進入通孔結構的能量與從導電通路離開通孔結構的能量之間的比率，通常測量中以分貝(dB)為單位。因此，當與給定頻率下更小的散射參數 S_{11} 相比時，給定頻率下更大的散射參數 S_{11} 表示有更多的能量通過通孔結構被反射。如圖 3B 所示，在近似 0Hz 到近似 7.7GHz 的範圍內，表示為

散射參數 352 的常規通孔結構 110 的反射散射參數 S_{11} 小於表示為散射參數 354 的通孔結構 210 的反射散射參數 S_{11} 。在這些頻率處，與通孔結構 210 相比，常規通孔結構 110 反射了更少的能量。然而在大於 7.7GHz 的頻率範圍內，散射參數 352 大於散射參數 354。與通孔結構 210 相比，常規通孔結構 110 在這些頻率處反射了更多的能量。

圖 3C 闡述了常規通孔結構和依據本發明實施例的通孔結構的第二散射參數的比較示意圖。更具體地說，圖 3C 闡述了常規通孔結構 110 和通孔結構 210 之間的傳輸散射參數 S_{21} 的比較。反射散射參數 S_{21} 表示從第一導電通路進入通孔結構的能量與從第二導電通路離開通孔結構的能量之間的比率，通常測量中以分貝 (dB) 為單位。因此，當與給定頻率下更小的散射參數 S_{21} 相比時，給定頻率下更大的散射參數 S_{21} 表示有更多的能量通過通孔結構。

如圖 3C 所示，表示為散射參數 356 的常規通孔結構 110 的傳輸散射參數 S_{21} 近似等於表示為散射參數 358 的通孔結構 210 的傳輸散射參數 S_{21} 。然而，在大約 10.25 GHz 到大約 16.50 GHz 的範圍內，散射參數 358 大於散射參數 356。這些頻率處，通孔結構 210 比常規通孔結構 110 通過更多的能量，比常規通孔結構 110 反射更多的能量。

圖 4 闡述了用於設計依據本發明實施例的多層印刷電路板的電子設計自動化軟體使用的通孔結構的設計參數。更具體地說，圖 4 闡述了通孔結構 210 和諸如以一個或多個基板 204.1 到 204.n 為例的一個基板的一個或多個閉合幾何結構 224.1 到 224.i。一個或多個閉合幾何結構 224.1 到 224.i 中的每一個可用對應的寬度 w_1 到 w_k 以及厚度 t_1 到 t_k 進行表徵。

寬度 w_1 到 w_k 表示從通孔結構 210 到一個或多個閉合幾何結構 224.1 到 224.i 中第一個閉合幾何結構之間的區域，和/或表示為無導電材料的閉合幾何結構 224.1 到 224.i 中任意兩個相鄰的之間

的區域。該區域可包括類似於基板的非導電材料、環氧樹脂預浸、和/或對於相關領域技術人員而言是顯而易見的其他合適的非導電材料。對於閉合幾何結構 224.1 到 224.i 而言，每一個的寬度 w_1 到 w_k 可以是相近的，也可以是兩兩之間互不相同的。

厚度 t_1 到 t_k 表示閉合幾何結構 224.1 到 224.i 的厚度或寬度。閉合幾何結構 224.1 到 224.i 的每一個可表徵為具有統一的厚度，如圖 4 所示，或表徵為具有非統一的或不同的厚度。對於閉合幾何結構 224.1 到 224.i 而言，每一個的厚度 t_1 到 t_k 可以是相近的，也可以是兩兩之間互不相同的。

寬度 w_1 到 w_k 和厚度 t_1 到 t_k 表示將被電子設計自動化(EDA)軟體使用的設計參數。EDA 軟體屬於電腦輔助設計工具範疇，用於設計、仿真和/或生成電子系統，諸如 PCB。EDA 軟體可在各個寬度 w_1 到 w_k 和厚度 t_1 到 t_k 中進行選擇以獲得一組最優的設計參數，諸如以上所討論的散射參數。EDA 軟體可使用二進位搜索和/或對於相關領域技術而言是顯而易見的任意其他合適的搜索來分別調節寬度 w_1 到 w_k 和厚度 t_1 到 t_k 中的每一個，以獲得用於閉合幾何結構 224.1 到 224.i 的最優寬度 w_1 到 w_k 和最優厚度 t_1 到 t_k 。

應意識到，用於解釋權利要求的是詳細描述章節而不是摘要章節。摘要章節可能闡述了本發明的一個或多個實施例，但不是全部實施例，因此摘要章節將不會以任何方式限定本發明和附加權利要求。

借助於闡述了其指定功能和關係的實施的功能構建模組，以上已對本發明進行了描述。為方便描述，此處已任意定義了這些功能構件模組的界限。只要能合適地執行其指定功能和關係，可定義其他的界限。

只要不脫離本發明的精神和範圍，其中在形式上和細節上對本發明所做的各種變化對於相關領域的技術人員而言是顯而易見的。因此，本發明不應受到以上所描述的任意實施例的限制，應

僅依據權利要求及其等同對本發明進行限定。

【符號說明】

100	常規多層印刷電路板(PCB)
102-106	基板
104.1-104.n	基板
108	導電通路
110	常規通孔結構
112	導電通路
120	焊盤
122	基板
124	隔離區
126	焊盤
152	基板
154	寄生電容
200	多層 PCB
202-206	基板
204.1-204.n	導電通路
208	基板
210	通孔結構
212	導電通路
220	焊盤
222	基板

- 224.1-224.i 閉合幾何結構
- 226.1-226.i 同心正方形
- 226 焊盤
- 228.1-228.i 非同心圓環
- 252 基板
- 302.1 第一寄生電容
- 302.2 第二寄生電容
- 302.3 第三寄生電容
- 352 散射參數
- 354 散射參數
- 358 散射參數

申請專利範圍

- 1.一種多層印刷電路版(PCB)，其特徵在於，包括：
 - 形成在第一基板上的第一導電通路；
 - 形成在第二基板上的第二導電通路；
 - 通過第三基板形成的通孔結構，以將所述第一導電通路連接到所述第二導電通路；
 - 第一閉合幾何結構，形成在所述第三基板的表面上以圍住所述通孔結構；以及
 - 第二閉合幾何結構，形成在所述第三基板上以圍住所述第一閉合幾何結構，並且與所述第一閉合幾何結構電性隔離，其中所述第二閉合幾何結構由一第一寬度及一第一厚度進行表徵，所述第一寬度表示無導電材料的所述第三基板中始於所述第一閉合幾何結構的一第一區域，所述第一厚度表示所述第二閉合幾何結構的厚度。
- 2.如申請專利範圍第 1 項所述的多層印刷電路版(PCB)，其中，所述第一閉合幾何結構包括：
 - 規則多邊形。
- 3.如申請專利範圍第 1 項所述的多層印刷電路版(PCB)，其中，所述第一閉合幾何結構包括：
 - 圓環。
- 4.如申請專利範圍第 1 項所述的多層印刷電路版(PCB)，其中，所述第一閉合幾何結構由一第二寬度和一第二厚度進行表徵，其中所述第二寬度表示無導電材料的所述第三基板中的一第二區域，和
 - 其中所述第二厚度表示所述第一閉合幾何結構的厚度。
- 5.如申請專利範圍第 4 項所述的多層印刷電路版(PCB)，其中，所述第二寬度和第二厚度表示電子設計自動化(EDA)軟體將使用的設計參數。

6.一種多層印刷電路版(PCB)，其特徵在於，包括：

形成在第一基板上的第一導電通路；

形成在第二基板上的第二導電通路；

通過第三基板形成的通孔結構，以將所述第一導電通路連接到所述第二導電通路；和

一個或多個閉合幾何結構，形成在所述第三基板的表面上以圍住所述通孔結構，所述一個或多個閉合幾何結構在內部非導電的表面上以形成多個電容，在所述通孔結構到所述一個或多個閉合幾何結構的最外側一個之間以串聯方式設置所述多個電容，其中所述串聯電容包括：

第一電容，所述通孔結構形成所述電容的第一導體，所述一個或多個閉合幾何結構的第一個閉合幾何結構形成所述第一電容的第二導體，其中所述通孔結構與所述第一閉合幾何結構電性隔離；以及

第二電容，所述一個或多個閉合幾何結構的所述第一個閉合幾何結構形成所述第二電容的第一導體，所述一個或多個閉合幾何結構的第二個閉合幾何結構形成所述第二電容的第二導體，其中所述第一閉合幾何結構與所述第二閉合幾何結構電性隔離。




圖 1A




圖 1B




圖 1C




圖 1D




圖 1E




圖 2A




圖 2B




圖 2C




圖 2D




圖 2E




圖 2F




圖 3A




圖 3B




圖 3C




圖 4