【公報種別】特許法第１７条の２の規定による補正の掲載
【部門区分】第６部門第２区分
【発行日】令和5年8月22日(2023.8.22)

【公開番号】特開2023-40062(P2023-40062A)
【公開日】令和5年3月22日(2023.3.22)
【年通号数】公開公報(特許)2023-053
【出願番号】特願2022-205416(P2022-205416)
【国際特許分類】
Ｇ０９Ｇ　3/36(2006.01)
Ｇ０９Ｇ　3/20(2006.01)
Ｇ０２Ｆ　1/1368(2006.01)
【ＦＩ】
Ｇ０９Ｇ　3/36
Ｇ０９Ｇ　3/20　６２４Ｂ
Ｇ０９Ｇ　3/20　６４２Ｅ
Ｇ０９Ｇ　3/20　６４２Ｄ
Ｇ０９Ｇ　3/20　６１１Ａ
Ｇ０９Ｇ　3/20　６２４Ｃ
Ｇ０９Ｇ　3/20　６４１Ｇ
Ｇ０２Ｆ　1/1368

【手続補正書】
【提出日】令和5年8月10日(2023.8.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御

される、透過型液晶表示装置。
【請求項２】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第２のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第３のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御される、透過型液晶表示装置。
【請求項３】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって、前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第２のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第３のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第１のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御される、透過型液晶表示装置。
【請求項４】

マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御され、
前記第３の配線として機能する導電層は、前記第１のトランジスタのゲート電極として機能する領域と、前記第２のトランジスタのゲート電極として機能する領域と、前記第３のトランジスタのゲート電極として機能する領域と、を有する、透過型液晶表示装置。
【請求項５】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第２のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第３のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御され、
前記第３の配線として機能する導電層は、前記第１のトランジスタのゲート電極として機能する領域と、前記第２のトランジスタのゲート電極として機能する領域と、前記第３のトランジスタのゲート電極として機能する領域と、を有する、透過型液晶表示装置。
【請求項６】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、

前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第２のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第３のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第１のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御され、
前記第３の配線として機能する導電層は、前記第１のトランジスタのゲート電極として機能する領域と、前記第２のトランジスタのゲート電極として機能する領域と、前記第３のトランジスタのゲート電極として機能する領域と、を有する、透過型液晶表示装置。
【請求項７】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御され、
前記第３の配線として機能する第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域と、前記第２のトランジスタのゲート電極として機能する領域と、前記

第３のトランジスタのゲート電極として機能する領域と、を有し、
前記第１の導電層は、平面視において、前記複数の液晶素子の一の画素電極として機能する領域を有する第２の導電層と前記複数の液晶素子の別の一の画素電極として機能する領域を有する第３の導電層との間の領域に位置し、
前記第１の導電層は、前記第２の導電層と重なる領域を有しておらず、且つ、前記第３の導電層と重なる領域を有していない、透過型液晶表示装置。
【請求項８】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第２のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第３のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御され、
前記第３の配線として機能する第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域と、前記第２のトランジスタのゲート電極として機能する領域と、前記第３のトランジスタのゲート電極として機能する領域と、を有し、
前記第１の導電層は、平面視において、前記複数の液晶素子の一の画素電極として機能する領域を有する第２の導電層と前記複数の液晶素子の別の一の画素電極として機能する領域を有する第３の導電層との間の領域に位置し、
前記第１の導電層は、前記第２の導電層と重なる領域を有しておらず、且つ、前記第３の導電層と重なる領域を有していない、透過型液晶表示装置。
【請求項９】
マトリクス状に配置された複数の画素と、第１乃至第３の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第１のトランジスタを介して前記第１の配線から信号電位に対応する第１の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第２のトランジスタ及び第３のトランジスタがオンになって前記第１の配線と前記第２の配線とが前記第２のトランジスタ及び前記第３のトランジスタを介して導通することにより、前記第１の電位とは異なる第２の電位が供給され、
前記第１の配線と前記第２の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第１のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第２のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、

ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第３のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第１のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第３のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌは、前記第２のトランジスタのチャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌよりも大きく、
前記第１のトランジスタのゲート電極の電位と、前記第２のトランジスタのゲート電極の電位と、前記第３のトランジスタのゲート電極の電位とは、前記第３の配線によって制御され、
前記第３の配線として機能する第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域と、前記第２のトランジスタのゲート電極として機能する領域と、前記第３のトランジスタのゲート電極として機能する領域と、を有し、
前記第１の導電層は、平面視において、前記複数の液晶素子の一の画素電極として機能する領域を有する第２の導電層と前記複数の液晶素子の別の一の画素電極として機能する領域を有する第３の導電層との間の領域に位置し、
前記第１の導電層は、前記第２の導電層と重なる領域を有しておらず、且つ、前記第３の導電層と重なる領域を有していない、透過型液晶表示装置。