

(19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-185982

(P2010-185982A)

(43) 公開日 平成22年8月26日(2010.8.26)

(51) Int.Cl.

G09C 1/00 (2006.01)

F 1

G09C 1/00

テーマコード(参考)

610A

5J1O4

審査請求 未請求 請求項の数 6 O L (全 19 頁)

(21) 出願番号

特願2009-29022 (P2009-29022)

(22) 出願日

平成21年2月10日 (2009.2.10)

(71) 出願人 309033264

東芝ストレージデバイス株式会社

東京都港区芝浦一丁目1番1号

(74) 代理人 100089118

弁理士 酒井 宏明

(72) 発明者 古橋 佳奈

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

F ターム(参考) 5J104 AA18 JA05 PA07

(54) 【発明の名称】 暗号化装置、復号化装置及び記憶装置


(57) 【要約】 (修正有)

【課題】 暗号鍵、復号鍵保持に要するメモリ容量を低減し、暗号鍵又は復号鍵の初期値設定の際のオーバーヘッドを低減する。

【解決手段】 1つの暗号鍵を拡張して得られるN個の拡張鍵を順次データ処理に使用する暗号化装置において、鍵の初期値と対応するフラグを保持する第1のメモリと、命令が暗号化命令でありフラグが暗号鍵を示すと比較結果信号を出力する比較回路と、比較結果信号が入力されると暗号化命令及びトリガ信号に基づいて第1のメモリに保持された鍵を初期値として第2のメモリにロードするセレクタと、第2のメモリに保持された鍵に基づいて順次拡張鍵を計算してセレクタに入力する暗号化用拡張計算部を備え、セレクタは、第2のメモリへ鍵の初期値をロードする時以外は、暗号化命令に基づいて暗号化用拡張計算部で計算された拡張鍵を第2のメモリにロードすることで暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張するように構成する。

【選択図】 図4

本発明の一実施例における暗号化及び復号化装置を説明する図



## 【特許請求の範囲】

## 【請求項 1】

1つの暗号鍵を拡張して得られるN（Nは2以上の自然数）個の拡張鍵を順次データ処理に使用する暗号化装置であって、

鍵の初期値と対応するフラグを保持する第1のメモリと、

命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に暗号化に関するもので、前記命令が暗号化命令であり前記フラグが暗号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、

第2のメモリと、

前記比較結果信号が入力されると、前記暗号化命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する暗号化用拡張計算部を備え、

前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張する、暗号化装置。

## 【請求項 2】

1つの復号鍵を拡張して得られるN（Nは2以上の自然数）個の拡張鍵を順次データ処理に使用する復号化装置であって、

鍵の初期値と対応するフラグを保持する第1のメモリと、

命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に復号化に関するもので、前記命令が復号化命令であり前記フラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、

第2のメモリと、

前記比較結果信号が入力されると、前記復号化命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する復号化用拡張計算部を備え、

前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する、復号化装置。

## 【請求項 3】

データを記憶装置に記録し、前記記憶装置からデータを再生する制御を行う制御部と、

1つの暗号鍵を拡張して得られるN（Nは2以上の自然数）個の拡張鍵を順次データ処理に使用し、前記記憶装置に記録するデータを暗号化し、前記記憶装置から再生されたデータを復号化する暗号化及び復号化装置を備え、

前記暗号化及び復号化装置は、

鍵の初期値と対応するフラグを保持する第1のメモリと、

命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に暗号化に関するもので前記命令が暗号化命令であり前記フラグが暗号鍵を示すか、或いは、共に復号化に関するもので前記命令が復号化命令であり前記フラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、

第2のメモリと、

前記比較結果信号が入力されると、前記命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する暗号化用拡張計算部と、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタ

10

20

30

40

50

に入力する復号化用拡張計算部を有し、

前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張すると共に、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記復号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する、記憶装置。

#### 【請求項4】

前記暗号化及び復号化装置は、前記比較結果信号に基づいて前記トリガ信号を生成するトリガ信号生成回路を更に有する、請求項3記載の記憶装置。

#### 【請求項5】

前記命令を発行すると共に、鍵の初期値と対応するフラグの対を複数第3のメモリに設定するプロセッサと、

前記プロセッサが発行する鍵選択信号に基づいて鍵の初期値と対応するフラグの対を1つ前記第1のメモリに設定する第2のセレクタを更に備えた、請求項3又は4記載の記憶装置。

#### 【請求項6】

前記比較回路での比較結果が不一致であると、前記第1のメモリに保存されている鍵の初期値を前記第2のメモリに設定し、前記暗号化用拡張計算部又は前記復号化用拡張計算部において鍵拡張を行って得られた前記第2のメモリ内の鍵の初期値を前記第1のメモリに設定し、前記第1のメモリに設定された鍵の初期値に対応するフラグを前記第1のメモリに設定することで前記第1のメモリの内容を更新する、請求項5記載の記憶装置。

#### 【発明の詳細な説明】

##### 【技術分野】

##### 【0001】

本発明は、暗号化装置、復号化装置及び記憶装置に係り、特にAES(Advanced Encryption Standard)方式を用いる暗号化装置、復号化装置及び記憶装置に関する。

##### 【背景技術】

##### 【0002】

図1は、AES方式を用いる暗号化処理を説明する図である。AES方式を用いる暗号化処理では、暗号鍵スケジュールと呼ばれる、1つの暗号鍵を拡張して得られるN(Nは2以上の自然数)個の拡張鍵を順次データ処理に使用する。例えば、暗号鍵長が256ビットの場合、N=15個の拡張鍵を順次データ処理に使用する。暗号化を行う際には、このN個の拡張鍵を1番目からN番目までの順で使用する。

##### 【0003】

例えば、128ビットの平文又は暗号文に対する暗号化処理は、次のようなシーケンスで行われる。

##### 【0004】

E1: 256ビットの暗号鍵から128ビットの拡張鍵1を求める。

##### 【0005】

E2: 128ビットの平文と128ビットの拡張鍵1から1ラウンド(Round)完了時の128ビットのデータを計算する。

##### 【0006】

E3: 256ビットの暗号鍵若しくは128ビットの拡張鍵1から128ビットの拡張鍵2を求める。拡張鍵1及び拡張鍵2は、暗号鍵に相当する。

##### 【0007】

E4: 1ラウンド完了時の128ビットのデータと128ビットの拡張鍵2から2ラウンド目の128ビットのデータを計算する。

##### 【0008】

E5: 以下同様の処理をNラウンドが完了するまで繰り返し、Nラウンドが完了した時点の128ビットのデータが暗号文となる。

10

20

30

40

50

## 【0009】

図2は、AES方式を用いる復号化処理を説明する図である。復号化を行う際には、暗号化の際とは逆にN個の拡張鍵をN番目から1番目の順で使用する。

## 【0010】

例えば、128ビットの暗号文に対する復号化処理は、次のようなシーケンスで行われる。

## 【0011】

D1：256ビットの復号鍵、即ち、128ビットの拡張鍵Nと128ビットの拡張鍵N-1を求める。拡張鍵N及び拡張鍵N-1は、復号鍵に相当する。

10

## 【0012】

D2：128ビットの暗号文と128ビットの拡張鍵NからN-1ラウンド完了時の128ビットのデータを計算する。

## 【0013】

D3：128ビットの拡張鍵Nから128ビットの拡張鍵N-1を求める。

## 【0014】

D4：N-1ラウンド完了時の128ビットのデータと128ビットの拡張鍵N-1からN-2ラウンド目の128ビットのデータを計算する。

20

## 【0015】

D5：以下同様の処理を0ラウンドが完了するまで繰り返し、0ラウンドが完了した時点の128ビットのデータが平文(復号文)となる。

## 【0016】

このように、暗号化処理と復号化処理とでは、拡張鍵の初期値が異なる。このため、暗号化処理を実行しながら鍵拡張(所謂オン・ザ・フライ(On-The-Fly)鍵拡張)を行う際には、暗号化処理の前に拡張鍵を一旦初期化する必要がある。同様に、復号化処理を実行しながら鍵拡張を行う際には、復号化処理の前に拡張鍵を一旦初期化する必要がある。

30

## 【0017】

一方、AES方式の暗号化及び復号化の処理方向は頻繁に入れ替わるため、CPU(Central Processing Unit)等のプロセッサが、暗号化、復号化の切り替わりの度に、初期値を設定する際のオーバーヘッドがないことが望ましい。又、暗号化のモード(Cipher Modes of Operation)によっては、暗号化や復号化に使用する初期ベクトル生成の際に暗号処理を行うため、1回の起動内で復号化、暗号化、復号化といった具合に連続して処理方向が入れ替わる場合もあり、この場合であっても初期値を設定する際のオーバーヘッドがないことが望ましい。

30

## 【0018】

図3は、従来の暗号化及び復号化装置の一例を説明する図である。ここでは説明の便宜上、暗号用鍵及び復号鍵の鍵長が256ビットであるものとする。暗号化及び復号化装置は、図3に示す如き鍵拡張回路と、AES方式の暗号化処理及び復号化処理を行うAES方式のエンジン(図示せず)を有する。

## 【0019】

先ず、CPU10が拡張鍵1と拡張鍵2をメモリ11に設定すると共に、拡張鍵N-1と拡張鍵Nをメモリ12に設定する。セレクタ13は、暗号化命令又は復号化命令に基づいてメモリ11又は12内の拡張鍵をセレクタ14へ選択出力する。セレクタ13は、暗号化処理を行う時にはCPU10からの暗号化命令に基づいて拡張鍵1と拡張鍵2(即ち、暗号鍵)をセレクタ14へ選択出力し、復号化処理を行う時にはCPU10からの復号化命令に基づいて拡張鍵N-1と拡張鍵N(即ち、復号鍵)をセレクタ14へ選択出力する。

40

## 【0020】

セレクタ14は、暗号化命令及びメモリ15へ初期値のロードを指示するトリガ信号に基づいて暗号鍵を初期値としてメモリ15にロードし、復号化命令及びトリガ信号に基づいて復号鍵を初期値としてメモリ15にロードする。暗号化用拡張計算部16は、暗号化

50

処理を行う際にはメモリ15内の暗号鍵に基づいて順次拡張鍵を計算する。復号化用拡張計算部17は、復号化処理を行う際にはメモリ15内の復号鍵に基づいて順次拡張鍵を計算する。セレクタ14は、メモリ15へ鍵の初期値をロードする時以外は、暗号化命令に基づいて暗号化用拡張計算部16で計算された拡張鍵をメモリ15にロードし、復号化命令に基づいて復号化用拡張計算部17で計算された拡張鍵をメモリ15にロードする。従って、暗号化処理を行う時には暗号鍵が拡張鍵1～Nの順に拡張され、復号化処理を行う時には復号鍵が拡張鍵N～1の順に拡張される。セレクタ14、メモリ15、暗号化用拡張計算部16及び復号化用拡張計算部17は、鍵拡張計算回路18を形成する。

#### 【0021】

AES方式のエンジン(図示せず)は、暗号化命令に基づいて、平文に対してメモリ15に格納された拡張鍵を用いて暗号化処理を行い暗号文を生成する。又、AES方式のエンジンは、復号化命令に基づいて、暗号文に対してメモリ15に格納された拡張鍵を用いて復号化処理を行い平文(復号文)を生成する。

10

#### 【0022】

従来の暗号化及び復号化装置では、鍵の初期値を設定する際のオーバーヘッドを小さくするため、CPU10が予め用意された暗号鍵と復号鍵の2つをメモリ11, 12に設定後、データ暗号化処理又は復号化処理に合わせて鍵スケジュールを初期化し、暗号化処理又は復号化処理を行う。このため、1つの暗号鍵に対して暗号鍵用と復号鍵用の2つのメモリ11, 12が必要となる。

20

#### 【0023】

又、CPU10が予め暗号鍵と復号鍵の2つを用意する方法では、単一のAES方式のエンジンを用いて複数の暗号鍵に対して夫々のデータの暗号化処理(又は、復号化処理)を行う暗号化及び復号化装置の場合、CPU10は暗号鍵の数分の暗号鍵及び復号鍵を用意する必要がある。このため、CPU10は、暗号鍵及び復号鍵を保持するのにメモリ11, 12等のメモリ中、比較的大きなメモリ容量を占有してしまう。更に、暗号鍵を変更する際には、暗号鍵と復号鍵の両方を変更する必要が生じるため、暗号鍵と復号鍵の初期値を設定する処理に時間がかかり、CPU10のオーバーヘッドが大きくなってしまう。

20

#### 【特許文献1】特表2007-500376号公報

30

#### 【特許文献2】特開2005-4048号公報

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### 【0024】

従来は、暗号鍵及び復号鍵を保持するのに要するメモリ容量を低減し、且つ、暗号鍵又は復号鍵の初期値を設定する際のプロセッサのオーバーヘッドを低減することが難しいという問題があった。

#### 【0025】

そこで、本発明は、暗号鍵及び復号鍵を保持するのに要するメモリ容量を低減し、且つ、暗号鍵又は復号鍵の初期値を設定する際のプロセッサのオーバーヘッドを低減可能な暗号化装置、復号化装置及び記憶装置を提供することを目的とする。

40

#### 【課題を解決するための手段】

#### 【0026】

本発明の一観点によれば、1つの暗号鍵を拡張して得られるN(Nは2以上の自然数)個の拡張鍵を順次データ処理に使用する暗号化装置であって、鍵の初期値と対応するフラグを保持する第1のメモリと、命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に暗号化に関するもので、前記命令が暗号化命令であり前記フラグが暗号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、第2のメモリと、前記比較結果信号が入力されると、前記暗号化命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレ

50

クタに入力する暗号化用拡張計算部を備え、前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張する暗号化装置が提供される。

#### 【0027】

本発明の一観点によれば、1つの復号鍵を拡張して得られるN(Nは2以上の自然数)個の拡張鍵を順次データ処理に使用する復号化装置であって、鍵の初期値と対応するフラグを保持する第1のメモリと、命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に復号化に関するもので、前記命令が復号化命令であり前記フラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、第2のメモリと、前記比較結果信号が入力されると、前記復号化命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する復号化用拡張計算部を備え、前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する復号化装置が提供される。

#### 【0028】

本発明の一観点によれば、データを記憶装置に記録し、前記記憶装置からデータを再生する制御を行う制御部と、1つの暗号鍵を拡張して得られるN(Nは2以上の自然数)個の拡張鍵を順次データ処理に使用し、前記記憶装置に記録するデータを暗号化し、前記記憶装置から再生されたデータを復号化する暗号化及び復号化装置を備え、前記暗号化及び復号化装置は、鍵の初期値と対応するフラグを保持する第1のメモリと、命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に暗号化に関するもので前記命令が暗号化命令であり前記フラグが暗号鍵を示すか、或いは、共に復号化に関するもので前記命令が復号化命令であり前記フラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、第2のメモリと、前記比較結果信号が入力されると、前記命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する暗号化用拡張計算部と、前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する復号化用拡張計算部を有し、前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張すると共に、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記復号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する記憶装置が提供される。

#### 【発明の効果】

#### 【0029】

開示の暗号化装置、復号化装置及び記憶装置によれば、暗号鍵及び復号鍵を保持するのに要するメモリ容量を低減し、且つ、暗号鍵又は復号鍵の初期値を設定する際のプロセッサのオーバーヘッドを低減することが可能となる。

#### 【発明を実施するための最良の形態】

#### 【0030】

開示の暗号化装置、復号化装置及び記憶装置は、鍵の初期値と対応するフラグを保持する第1のメモリと、命令と第1のメモリに保持されたフラグが示す鍵が共に暗号化に関するもので命令が暗号化命令でありフラグが暗号鍵を示すか、或いは、共に復号化に関するもので命令が復号化命令でありフラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、第2のメモリと、比較結果信号が入力されると命令及びトリガ信号に基づいて第1のメモリに保持された鍵を初期値として第2のメモリにロードする第1のセレクタと、前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する暗号化用拡張計算部と、前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する復号化用拡張計算部を有し、前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張すると共に、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記復号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する記憶装置が提供される。

10

20

30

40

50

ードするセレクタと、第2のメモリに保持された鍵に基づいて順次拡張鍵を計算してセレクタに入力する暗号化用拡張計算部と、第2のメモリに保持された鍵に基づいて順次拡張鍵を計算してセレクタに入力する復号化用拡張計算部を有する。

#### 【0031】

セレクタは、第2のメモリへ鍵の初期値をロードする時以外は、暗号化命令に基づいて暗号化用拡張計算部で計算された拡張鍵を第2のメモリにロードすることで暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張すると共に、復号化命令に基づいて復号化用拡張計算部で計算された拡張鍵を第2のメモリにロードすることで復号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する。

#### 【0032】

これにより、暗号鍵及び復号鍵を保持するのに要するメモリ容量を低減し、且つ、暗号鍵又は復号鍵の初期値を設定する際のプロセッサのオーバーヘッドを低減可能となる。

#### 【0033】

以下に、本発明の暗号化装置、復号化装置及び記憶装置の各実施例を、図4以降と共に説明する。

#### 【実施例】

#### 【0034】

図4は、本発明の一実施例における暗号化及び復号化装置を説明する図である。ここでは説明の便宜上、暗号用鍵及び復号鍵の鍵長が256ビットであるものとする。暗号化及び復号化装置は、図4に示す如き鍵拡張回路と、AES方式の暗号化処理及び復号化処理を行うAES方式のエンジン(図示せず)を有する。AES方式のエンジンについては後述する。

#### 【0035】

先ず、CPU20が拡張鍵1と拡張鍵2、即ち、暗号鍵の初期値をメモリ21に設定すると共に、メモリ21に設定された拡張鍵1と拡張鍵2が暗号鍵であることを示す1ビットのフラグをメモリ22に設定する。或いは、CPU20が拡張鍵N-1と拡張鍵N、即ち、復号鍵の初期値をメモリ21に設定すると共に、メモリ21に設定された拡張鍵N-1と拡張鍵Nが復号鍵であることを示す1ビットのフラグをメモリ22に設定する。メモリ21は鍵スケジュールの初期値を保持できる大きさを有するものであれば良く、又、メモリ22は1ビットのフラグを保持できる大きさのものであれば良い。メモリ21は、CPU20が設定した鍵スケジュールの初期値、若しくは、最後にAES方式のエンジンが使用した鍵スケジュールの初期値を保持し、メモリ22はメモリ21の状態(暗号鍵の初期値と復号鍵の初期値のどちらを保持しているか)を示すフラグを保持する。

#### 【0036】

暗号化処理は、CPU20が発行する暗号化命令に応答して開始される。又、復号化処理は、CPU20が発行する復号化命令に応答して開始される。CPU20が発行した暗号化命令又は復号化命令は、コントロール回路100に供給される。

#### 【0037】

コントロール回路100は、命令保持メモリ101、処理ブロック数カウンタ102、内部命令生成回路103、鍵拡張ラウンドカウンタ104及びトリガ信号生成回路29を有する。

#### 【0038】

命令保持メモリ101は、CPU20が発行した命令が暗号化命令であるか復号化命令であるかを認識できるように、CPU20が発行した命令を保持する。処理ブロック数カウンタ102は、CPU20が発行した命令に基づいて例えば128ビットの暗号化処理又は復号化処理が完了する度にインクリメントされることで、処理ブロックを0からMま(Mは2以上の自然数)でカウントするものであり、カウント値がMに達するとカウント値が0に初期化される。内部命令生成回路103は、処理ブロック数カウンタ102のカウント値が1からM-1までの場合は、命令保持メモリ101に保持された命令を実行し、処理ブロックカウンタ102のカウント値がMの場合は命令保持メモリ101に保持さ

10

20

30

40

50

れた命令と逆の命令を実行する 1 ビットの内部命令を生成する。

【 0 0 3 9 】

鍵拡張ラウンドカウンタ 104 は、拡張鍵 1 ~ N (即ち、第 1 の拡張鍵 ~ 第 N の拡張鍵) のラウンドをカウントする。トリガ信号生成回路 29 は、処理ブロック数カウンタ 102 のカウント値が 0 から M - 1 までの場合は、鍵拡張ラウンドカウンタ 104 でカウントされた鍵拡張の N ラウンド毎、即ち、例えば 128 ビットの復号化処理の度に比較回路 23 の出力に応答してトリガ信号を生成して後述する鍵拡張計算回路 28 内のセレクタ 24 に出力される。一方、処理ブロック数カウンタ 102 のカウント値が M の場合は、トリガ信号生成回路 29 が生成するトリガ信号はマスクされてセレクタ 24 には出力されない。

【 0 0 4 0 】

比較回路 23 は、暗号化処理を行う時には CPU20 から命令保持メモリ 101 を介して得られる 1 ビットの暗号化命令とメモリ 22 に保持されたフラグが示す鍵が共に暗号化に関するものであると、比較したビットが一致することを示す 1 ビットの比較結果信号をセレクタ 24 へ出力する。又、比較回路 23 は、復号化処理を行う時には CPU20 から命令保持メモリ 101 を介して得られる 1 ビットの復号化命令とメモリ 22 に保持されたフラグが示す鍵が共に復号化に関するものであると、比較したビットが一致することを示す比較結果信号をセレクタ 24 へ出力する。

10

【 0 0 4 1 】

暗号化処理を行う時、セレクタ 24 は、一致を示す比較結果信号が入力されると、暗号化命令及びメモリ 25 へ初期値のロードを指示する 1 ビットのトリガ信号に基づいてメモリ 21 に保持された暗号鍵を初期値としてメモリ 25 にロードし、メモリ 21, 22 の保持内容は変更されない。トリガ信号は、上記の如く比較回路 23 の出力に応答してトリガ信号生成回路 29 から出力される。暗号化用拡張計算部 26 は、暗号化処理を行う際にはメモリ 25 内の暗号鍵に基づいて順次拡張鍵 1 ~ N (即ち、第 1 の拡張鍵 ~ 第 N の拡張鍵) を計算する。セレクタ 24 は、メモリ 25 へ鍵の初期値をロードする時以外は、暗号化命令に基づいて暗号化用拡張計算部 26 で計算された拡張鍵をメモリ 25 にロードする。従って、暗号化処理を行う時には暗号鍵が拡張鍵 1 ~ N の順に拡張される。

20

【 0 0 4 2 】

復号化処理を行う時、セレクタ 24 は、一致を示す比較結果信号が入力されると、復号化命令及びトリガ信号に基づいて復号鍵を初期値としてメモリ 25 にロードし、メモリ 21, 22 の保持内容は変更されない。復号化用拡張計算部 27 は、復号化処理を行う際にはメモリ 25 内の復号鍵に基づいて順次拡張鍵 N ~ 1 (即ち、第 N の拡張鍵 ~ 第 1 の拡張鍵) を計算する。セレクタ 24 は、メモリ 25 へ鍵の初期値をロードする時以外は、復号化命令に基づいて復号化用拡張計算部 27 で計算された拡張鍵をメモリ 25 にロードする。従って、復号化処理を行う時には復号鍵が拡張鍵 N ~ 1 の順に拡張される。

30

【 0 0 4 3 】

セレクタ 24、メモリ 25、暗号化用拡張計算部 26 及び復号化用拡張計算部 27 は、鍵拡張計算回路 28 を形成する。

【 0 0 4 4 】

図 3 に示す従来の装置では、CPU10 が暗号鍵と復号鍵の両方をメモリ 11, 12 に設定していたのに対し、本実施例では、CPU20 は暗号鍵又は復号鍵の一方と、鍵が暗号鍵であるか復号鍵であるかを示す 1 ビットのフラグをメモリ 21, 22 設定すれば良いため、鍵の初期値を設定するための時間が従来の装置と比べて略半分になると共に、鍵の初期値を設定するメモリ 11, 12 のメモリ容量も従来の装置のメモリ 11, 12 と比べて約半分になる。

40

【 0 0 4 5 】

更に、比較回路 23 は、CPU20 からの命令とメモリ 22 に保持されたフラグが示す鍵のうち、一方が暗号化に関するものであり他方が復号化に関するもので互いに異なるものであると、比較したビットが不一致であることを示す比較結果信号をセレクタ 24 へ出力する。

50

## 【0046】

セレクタ24は、不一致を示す比較結果信号が入力されると、CPU20からの命令が暗号化命令であればトリガ信号に基づいてメモリ21に保持された復号鍵を初期値としてメモリ25にロードする。復号化用拡張計算部27は、メモリ25内の復号鍵に基づいて順次拡張鍵を計算し、復号鍵が拡張鍵N～1の順に拡張されて暗号鍵が得られる。得られた暗号鍵は、メモリ25からメモリ21へ設定され、メモリ22へはメモリ21に設定された鍵が暗号鍵であることを示すフラグがCPU20から設定されることで、メモリ21, 22の内容が暗号化処理用の内容に更新される。

## 【0047】

セレクタ24は、不一致を示す比較結果信号が入力されると、CPU20からの命令が復号化命令であればトリガ信号に基づいてメモリ21に保持された暗号鍵を初期値としてメモリ25にロードする。暗号化用拡張計算部26は、メモリ25内の暗号鍵に基づいて順次拡張鍵を計算し、暗号鍵が拡張鍵1～Nの順に拡張されて復号鍵が得られる。得られた復号鍵は、メモリ25からメモリ21へ設定され、メモリ22へはメモリ21に設定された鍵が復号鍵であることを示すフラグがCPU20から設定されることで、メモリ21, 22の内容が復号化処理用の内容に更新される。

10

## 【0048】

つまり、比較回路23での比較結果が不一致であると、メモリ22に保存されている鍵の初期値をメモリ25に設定し、暗号化用拡張計算部26又は復号化用拡張計算部27において鍵拡張を行って得られたメモリ25内の鍵の初期値をメモリ22に設定し、メモリ22に設定された鍵の初期値に対応するフラグをメモリ22に設定することでメモリ22の内容を更新する。このように、メモリ22のフラグの更新は、CPU20が設定する必要はなく、メモリ21の鍵の初期値を更新するタイミングで命令保持メモリ101を介して得られる1ビットの命令により自動的に行うことができる。

20

## 【0049】

このように、本実施例では、CPU20からの命令とメモリ22に保持されたフラグが示す鍵のうち、一方が暗号化に関するものであり他方が復号化に関するもので互いに異なるものであると、鍵の初期値を設定するために暗号化用拡張計算部26又は復号化用拡張計算部27において一度鍵拡張を行う必要が生じるが、鍵長が256ビットの場合でも必要となる鍵拡張は14サイクルで完了可能である。周知の構成を有する暗号化用拡張計算部26及び周知の構成を有する復号化用拡張計算部27の演算速度は、いずれもCPU20と比べて高速であるため、このような鍵の初期値を設定のための鍵拡張はCPU20のオーバーヘッドとしては見えてこない。従って、鍵の初期値を設定するための鍵拡張によりCPU20のオーバーヘッドが従来の装置と比べて大きくなることはない。

30

## 【0050】

AES方式のエンジン（図示せず）は、暗号化命令に基づいて、平文に対してメモリ25に格納された拡張鍵を用いて暗号化処理を行い暗号文を生成する。又、AES方式のエンジンは、復号化命令に基づいて、暗号文に対してメモリ25に格納された拡張鍵を用いて復号化処理を行い平文（復号文）を生成する。

40

## 【0051】

尚、暗号化処理の直後に復号化処理を行う場合は、メモリ25に保持されている暗号化でN番目に使用された拡張鍵を次に行われる復号鍵の初期値として使用することにより、復号化処理のオーバーヘッドを低減可能である。同様に、復号化処理の直後に暗号化処理を行う場合は、メモリ25に保持されている復号化処理でN番目に使用された拡張鍵を次に行われる暗号鍵の初期値として使用することにより、暗号化処理のオーバーヘッドを低減可能である。

## 【0052】

又、メモリ21, 22は、別体のメモリである必要はなく、单一のメモリ内のあるメモリ領域により形成されていても良い。又、暗号鍵又は復号鍵の初期値とフラグを、1つのデータとして扱うようにしても良い。メモリ21をCPU20からアクセス可能とする

50

ことで、CPU20は暗号鍵又は復号鍵を実暗号鍵ビット長 + 1 ビット(フラグ)として扱うことができる。この場合、CPU20及び鍵拡張計算回路28は共に、暗号鍵又は復号鍵(暗号化用の拡張鍵 + 1 ビット、若しくは、復号化用の拡張鍵 + 1 ビット)を暗号化用と復号化用の兼用の鍵として使用することができる。特に複数の暗号鍵を使用する暗号化及び復号化装置では、単一のAES方式のエンジンを用いて暗号化処理及び復号化処理を行う場合に、記憶しておく鍵が暗号鍵若しくは復号鍵のどちらか一方で良いため、鍵の初期値を設定するのに要するメモリ容量を従来に比べて低減可能であると共に、設定する鍵の初期値の鍵長も暗号鍵 + 1 ビット又は復号鍵 + 1 ビットで良いため、鍵の初期値を設定するためのオーバヘッドを従来に比べて小さくすることが可能である。

## 【0053】

10

図5は、記憶装置を示すブロック図である。図5は、上記実施例が単一のAES方式のエンジンを用いる記憶装置に適用された場合を示す。図5に示す記憶装置30は、CPU20、メモリ31、セレクタ32、メモリ33、鍵拡張ブロック34、AES方式のエンジン(以下、単にAESエンジンと言う)35、ヘッド36及びディスク37を有する。

## 【0054】

メモリ33は、図4に示すメモリ21, 22に相当する。鍵拡張ブロック34は、図4に示す比較回路23、トリガ信号生成回路29及び鍵拡張計算回路28に相当するが、コントロール回路100の他の部分を含むものであっても良い。ヘッド36は、制御部として機能するCPU20の制御下で、ディスク37に情報を記録すると共に、ディスク37に記録された情報を再生する。ディスク37は、磁気ディスク、光ディスクや光磁気ディスク等の記録媒体であっても良い。ディスク37が例えば磁気ディスクの場合、ヘッド36は磁気ディスク上を所定の浮上量を維持しながら走査するよう移動及び制御されるが、ヘッド36の移動及び制御機構自体はHDD(Hard Disk Drive)の分野では周知であるため、その図示及び説明は省略する。又、ヘッド36及びディスク37の数は夫々複数であっても良い。

20

## 【0055】

本実施例では、データの記録再生に使用される記憶装置は、ヘッド36とディスク37を有するディスク装置で形成されているが、記憶装置はヘッドを用いる装置に限定されず、フラッシュメモリ等の半導体記憶装置をデータの記録再生に使用しても良いことは言うまでもない。半導体記憶装置等をデータの記録再生に使用する場合も、データの記憶装置への記録及びデータの記憶装置からの再生は、制御部として機能するCPU20の制御下で行われる。

30

## 【0056】

図5の例では、記憶装置30は3種類の鍵k1, k2, k3から鍵を選択可能であるが、選択可能な鍵の数は3種類に限定されるものではない。CPU20は、セレクタ32に鍵選択信号を出力することで、メモリ31に保持されている鍵k1, k2, k3と対応するフラグf1, f2, f3のうち選択された鍵と対応するフラグをメモリ33に設定する。鍵拡張ブロック34は、CPU20からの命令とメモリ33に保持されたフラグのビットが一致すると、トリガ信号生成回路29からのトリガ信号に基づいてメモリ33に保持された鍵を初期値としてメモリ25にロードする。メモリ33に保持された鍵が暗号鍵の場合は暗号化用拡張計算部26が順次拡張鍵1~Nを計算し、復号鍵の場合は復号化用拡張計算部27が順次拡張鍵N~1を計算する。

40

## 【0057】

一方、鍵拡張ブロック34は、CPU20からの命令とメモリ33に保持されたフラグのビットが不一致であると、CPU20からの命令及びトリガ信号生成回路29からのトリガ信号に基づいてメモリ33に保持された鍵を初期値としてメモリ25にロードする。メモリ33に保持された鍵が復号鍵の場合は復号化用拡張計算部27が復号鍵に基づいて順次拡張鍵N~1を計算し、暗号鍵の場合は暗号化用拡張計算部26が暗号鍵に基づいて順次拡張鍵1~Nを計算する。これにより、得られた暗号鍵又は復号鍵は、メモリ25からメモリ33へ設定されると共に、メモリ33に設定された鍵に対応するフラグが設定さ

50

れることで、メモリ 3 3 の内容が更新される。

#### 【 0 0 5 8 】

A E S エンジン 3 5 は、暗号化命令に基づいて、ホスト装置等の外部装置（図示せず）から記憶装置 3 0 に入力された平文に対して鍵拡張ブロック 3 4 内のメモリ 2 5 に格納された拡張鍵を用いて図 1 に示す如き暗号化処理を行い暗号文を生成する。生成された暗号文は、ヘッド 3 6 によりディスク 3 7 に記録される。又、A E S エンジン 3 5 は、復号化命令に基づいて、ヘッド 3 6 によりディスク 3 7 から再生された暗号文に対して鍵拡張ブロック 3 4 内のメモリ 2 5 に格納された拡張鍵を用いて図 2 に示す如き復号化処理を行い平文（復号文）を生成する。生成された平文は、記憶装置 3 0 からホスト装置等の外部装置へ出力される。A E S エンジン 3 5 自体は、周知の構成を有するものである。

10

#### 【 0 0 5 9 】

記憶装置 3 0 が H D D の場合、暗号化処理及び復号化処理では同じ鍵を用いて例えば数メガビット（Mbit）分の連續処理が実行される。このような連續処理は、上記の如き暗号化処理及び復号化処理を繰り返し実行することにより実現される。

#### 【 0 0 6 0 】

次に、本実施例における拡張鍵の生成シーケンスを、図 6 と共に説明する。図 6 は、拡張鍵の生成シーケンスを説明するフローチャートである。図 6 において、ステップ S 1 , S 2 は C P U 2 0 により実行され、ステップ S 1 1 ~ S 1 7 は鍵拡張ブロック 3 4 により実行される。

20

#### 【 0 0 6 1 】

C P U 2 0 では、ステップ S 1 が暗号鍵又は復号鍵と対応するフラグをメモリ 3 3 に設定する。これにより、鍵拡張ブロック 3 4 では、ステップ S 1 1 が暗号鍵又は復号鍵と対応するフラグがメモリ 3 3 に保持する。C P U 2 0 では、ステップ S 2 で暗号化命令を発行して暗号化処理を開始するか、或いは、復号化命令を発行して復号化処理を開始する。鍵拡張ブロック 3 4 では、ステップ S 1 2 が C P U 2 0 が発行した命令とメモリ 3 3 内のフラグを比較し、ステップ S 1 3 が比較結果が一致するか否かを判定する。ステップ S 1 3 の判定結果が Y E S であると処理はステップ S 1 4 へ進み、N O であると処理はステップ S 1 6 へ進む。

#### 【 0 0 6 2 】

ステップ S 1 3 の判定結果が Y E S であると、鍵拡張ブロック 3 4 では、ステップ S 1 4 がトリガ信号生成回路 2 9 によりトリガ信号を生成し、このトリガ信号に応答してメモリ 3 3 に保持された鍵をメモリ 2 5 に保持し、C P U 2 0 からの命令が暗号化命令であれば暗号化用拡張計算部 2 6 で 1 2 8 ビットのデータの暗号化用拡張計算を行い、命令が復号化命令であれば復号化用拡張計算部 2 7 で 1 2 8 ビットのデータの復号化拡張計算を行う。この際、A E S エンジン 3 5 では、各拡張鍵を用いてデータの暗号化又は復号化を行い、対応するラウンド完了時のデータを求める。鍵拡張ブロック 3 4 では、ステップ S 1 5 が暗号化処理又は復号化処理を N 回連続して行ったか否かを判定し、判定結果が N O であると処理はステップ S 1 4 へ戻り、Y E S であると処理は終了する。

30

#### 【 0 0 6 3 】

一方、ステップ S 1 3 の判定結果が N O であると、鍵拡張ブロック 3 4 では、ステップ S 1 6 がトリガ信号生成回路 2 9 によりトリガ信号を生成し、このトリガ信号に応答してメモリ 3 3 に保持された鍵をメモリ 2 5 に保持し、C P U 2 0 からの命令が暗号化命令であれば復号化用拡張計算部 2 7 で 1 2 8 ビットのデータの復号化用拡張計算を行い、命令が復号化命令であれば暗号化用拡張計算部 2 6 で 1 2 8 ビットのデータの暗号化用拡張計算を行う。又、ステップ S 1 6 は、計算された暗号鍵又は復号鍵をメモリ 3 3 に保持すると共に、メモリ 3 3 に保持された暗号鍵又は復号鍵に対応するフラグをメモリ 3 3 に保持する。この際、A E S エンジン 3 5 では、各拡張鍵を用いたデータの暗号化又は復号化を行わない。

40

#### 【 0 0 6 4 】

ところで、復号化処理の直後に一度暗号化処理を行うシーケンスの一例としては、プロ

50

ック・サイファー・モード・オブ・オペレーション (Block Cipher Modes of Operation) で用いられる場合がある。例えば、CBC (Cipher Block Chain) モードでは、ノンスワード (Nonce Word) を同じ鍵で暗号化した結果を初期化ベクトル (Initialization Vector) として使用する方法が推奨されている。初期化ベクトルとは、CBC モードを開始する際に最初のデータ処理に使用される初期値であり、128 ビットのデータ処理の場合は初期値も 128 ビットである。この推奨されている方法を、HDD のようなセクタ単位に暗号化処理又は復号化処理を行い、連続セクタライトや連続セクタリードを行う記憶装置に適用し復号化を行う場合、セクタの最後の 128 ビットのデータの復号化後に、128 ビットのノンスワードの暗号化を行って初期化ベクトルを生成し、次のセクタの先頭の 128 ビットのデータの復号化を行うという一連の処理を、CPU20 の介在なしで連続して行うこととなる。一方、暗号化を行う場合は、初期化ベクトルの暗号化、セクタの暗号化を行うことになるため、AES は常に暗号化を行うことになる。暗号化の説明はここでは省略する。

#### 【0065】

次に、1 セクタの処理を、1 回のノンスワードの暗号化処理と M 回の連続した復号化処理で行うものとしたときに、CPU20 の介在なしに L セクタの処理を行う場合のシーケンスを図 7 と共に説明する。図 7 は、このように CPU20 の介在なしに L セクタの処理を行う場合のシーケンスを説明するフローチャートである。

#### 【0066】

図 7において、ステップ S21 では、初期条件が設定される。初期条件が設定された状態では、メモリ 33 (又は、メモリ 21, 22) の内容は復号化用に初期化されており、図 6 のステップ S13 の判定結果が YES、或いは、ステップ S16 が完了している、この状態では、既に復号化が 1 回以上行われ、メモリ 25 には暗号化用の拡張鍵が保持されているものとする。ステップ S22 では、トリガ信号生成回路 29 からトリガ信号を出力せず、メモリ 25 の保持値をそのまま拡張鍵の初期値とし、初期化ベクトルを暗号化するために生成される内部命令に従い暗号化用拡張計算部 26 で暗号化用拡張計算による鍵拡張を行うと共に、AES エンジン 35 によるノンスワードの暗号化も同時に進行。ステップ S23 では、トリガ信号生成回路 29 からトリガ信号を出力し、拡張鍵の初期値をメモリ 25 に保持し、データを復号化するために生成される内部命令に従い復号化用拡張計算部 27 で復号化用拡張計算による鍵拡張を行うと共に、AES エンジン 35 によるデータの復号化も同時に進行。

#### 【0067】

上記の如く、内部命令は、処理ブロック数をカウントする処理ブロックカウンタ 102 のカウント値が 0 から M - 1 までの場合は CPU20 が設定した復号化命令を実行し、カウント値が M の場合は暗号化命令を実行する。又、処理ブロックカウンタ 102 は、128 ビットの暗号化処理又は復号化処理が完了する度にインクリメントされ、カウント値が M に達すると 0 に初期化される。トリガ信号生成回路 29 が生成するトリガ信号は、処理ブロック数カウンタ 102 の値が 0 から M - 1 までの場合は鍵拡張ラウンドカウンタ 104 でカウントされた鍵拡張の N ラウンド毎、即ち、128 ビットの復号化処理の度に比較回路 23 の出力に応答して出力される。処理ブロック数カウンタ 102 のカウント値が M の間は、トリガ信号生成回路 29 が生成するトリガ信号はマスクされて出力されない。

#### 【0068】

ステップ S24 では、AES エンジン 35 において復号化を M 回行ったか否かを判定し、判定結果が NO であると処理はステップ S23 へ戻る。ステップ S24 の判定結果が YES であると、ステップ S25 では、AES エンジン 35 において L セクタまでの処理が終了したか否かを判定し、判定結果が NO であると処理はステップ S22 へ戻る。ステップ S25 の判定結果が YES であると、処理は終了する。

#### 【0069】

次に、ブロック・サイファー・モード・オブ・オペレーションについて、図 8 ~ 図 11 と共に説明する。

10

20

30

40

50

## 【0070】

一般的に、128ビット以上のデータを同じ暗号鍵で暗号化していくときには、ブロック・サイファー・モード・オブ・オペレーションという手法を用いる。良く使用されるモード（Mode）の一例としてCBCモードと呼ばれるノードがあり、CBCモードでは1セクタの処理は暗号化処理の場合は図8に示すシーケンスで行われ、復号化処理の場合は図9に示すシーケンスで行われる。

## 【0071】

図8は、CBCモードの暗号化処理を説明する図である。図8において、データD1は、初期化ベクトルとの排他的論理和（XOR：eXclusive-OR）を取られてAES方式の暗号化を施され、暗号文E1が得られる。データD2は、暗号文E1とのXORを取られてAES方式の暗号化を施され、暗号文E2が得られる。以下同様の処理が行われ、最終的には、データDMは、暗号文EM-1とのXORを取られてAES方式の暗号化を施され、暗号文EMが得られる。

10

## 【0072】

図9は、CBCモードの復号化処理を説明する図である。図9において、暗号文E1は、AES方式の復号化を施され、初期化ベクトルとのXORを取られてデータD1が得られる。暗号文E2は、AES方式の復号化を施され、暗号文E1とのXORを取られてデータD2が得られる。以下同様の処理が行われ、最終的には、暗号文EMは、AES方式の復号化を施され、暗号文EM-1とのXORを取られてデータDMが得られる。

20

## 【0073】

又、推奨されている初期化ベクトルの生成方法の一例として、ノンスワードを暗号鍵で暗号化して使用する方法が挙げられる。この場合、CBCモードの1セクタの処理は暗号化処理の場合は図10に示すシーケンスで行われ、復号化処理の場合は図11に示すシーケンスで行われる。

## 【0074】

図10は、ノンスワードを暗号鍵で暗号化して初期化ベクトルとして使用する場合のCBCモードの暗号化処理を説明する図である。図10において、ノンスワードは、AES方式の暗号化を施されて初期化ベクトルとされる。初期ベクトルは、図8の場合と同様に暗号化に使用される。

30

## 【0075】

図11は、ノンスワードを暗号鍵で暗号化して初期化ベクトルとして使用する場合のCBCモードの復号化処理を説明する図である。図11において、ノンスワードは、AES方式の暗号化を施されて初期化ベクトルとされる。初期ベクトルは、図9の場合と同様に復号化に使用される。

## 【0076】

以上の実施例を含む実施形態に関し、更に以下の付記を開示する。

## (付記1)

1つの暗号鍵を拡張して得られるN（Nは2以上の自然数）個の拡張鍵を順次データ処理に使用する暗号化装置であって、

鍵の初期値と対応するフラグを保持する第1のメモリと、

命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に暗号化に関するもので、前記命令が暗号化命令であり前記フラグが暗号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、

第2のメモリと、

前記比較結果信号が入力されると、前記暗号化命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する暗号化用拡張計算部を備え、

前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗

40

50

号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張する、暗号化装置。  
 (付記2)

前記比較結果信号に基づいて前記トリガ信号を生成するトリガ信号生成回路を更に備えた、付記1記載の暗号化装置。

(付記3)

前記命令を発行すると共に、前記鍵の初期値と対応する前記フラグを第1のメモリに設定するプロセッサを更に備えた、付記1又は2記載の暗号化装置。

(付記4)

前記第1のメモリは、前記鍵の初期値を保持すると共に、保持する前記鍵の初期値を前記第1のセレクタへ出力するメモリと、前記フラグを保持すると共に、保持する前記フラグを前記比較回路へ出力するメモリを有する、付記1乃至3のいずれか1項記載の暗号化装置。

(付記5)

前記命令を発行すると共に、鍵の初期値と対応するフラグの対を複数第3のメモリに設定するプロセッサと、

前記プロセッサが発行する鍵選択信号に基づいて鍵の初期値と対応するフラグの対を1つ前記第1のメモリに設定する第2のセレクタを更に備えた、付記1又は2記載の暗号化装置。

(付記6)

前記第2のメモリに保持された前記第1の拡張鍵～前記第Nの拡張鍵によりデータを暗号化するA E S (Advanced Encryption Standard) 方式のエンジンを更に備えた、付記1乃至5のいずれか1項記載の暗号化装置。

(付記7)

1つの復号鍵を拡張して得られるN (Nは2以上の自然数) 個の拡張鍵を順次データ処理に使用する復号化装置であって、

鍵の初期値と対応するフラグを保持する第1のメモリと、

命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に復号化に関するもので、前記命令が復号化命令であり前記フラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、

第2のメモリと、

前記比較結果信号が入力されると、前記復号化命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する復号化用拡張計算部を備え、

前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する、復号化装置。

(付記8)

前記比較結果信号に基づいて前記トリガ信号を生成するトリガ信号生成回路を更に備えた、付記7記載の復号化装置。

(付記9)

前記命令を発行すると共に、前記鍵の初期値と対応する前記フラグを第1のメモリに設定するプロセッサを更に備えた、付記7又は8記載の復号化装置。

(付記10)

前記第1のメモリは、前記鍵の初期値を保持すると共に、保持する前記鍵の初期値を前記第1のセレクタへ出力するメモリと、前記フラグを保持すると共に、保持する前記フラグを前記比較回路へ出力するメモリを有する、付記7乃至9のいずれか1項記載の復号化装置。

10

20

30

40

50

## (付記 1 1 )

前記命令を発行すると共に、鍵の初期値と対応するフラグの対を複数第3のメモリに設定するプロセッサと、

前記プロセッサが発行する鍵選択信号に基づいて鍵の初期値と対応するフラグの対を1つ前記第1のメモリに設定する第2のセレクタを更に備えた、付記7又は8記載の復号化装置。

## (付記 1 2 )

前記第2のメモリに保持された前記第Nの拡張鍵～前記第1の拡張鍵によりデータを暗号化するAES(Advanced Encryption Standard)方式のエンジンを更に備えた、付記7乃至11のいずれか1項記載の暗号化装置。 10

## (付記 1 3 )

データを記憶装置に記録し、前記記憶装置からデータを再生する制御を行う制御部と、1つの暗号鍵を拡張して得られるN(Nは2以上の自然数)個の拡張鍵を順次データ処理に使用し、前記記憶装置に記録するデータを暗号化し、前記記憶装置から再生されたデータを復号化する暗号化及び復号化装置を備え、

前記暗号化及び復号化装置は、

鍵の初期値と対応するフラグを保持する第1のメモリと、

命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に暗号化に関するもので前記命令が暗号化命令であり前記フラグが暗号鍵を示すか、或いは、共に復号化に関するもので前記命令が復号化命令であり前記フラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、 20

第2のメモリと、

前記比較結果信号が入力されると、前記命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する暗号化用拡張計算部と、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する復号化用拡張計算部を有し、

前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張すると共に、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記復号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する、記憶装置。 30

## (付記 1 4 )

前記暗号化及び復号化装置は、前記比較結果信号に基づいて前記トリガ信号を生成するトリガ信号生成回路を更に有する、付記13記載の記憶装置。

## (付記 1 5 )

前記命令を発行すると共に、前記鍵の初期値と対応する前記フラグを第1のメモリに設定するプロセッサを更に備えた、付記13又は14記載の記憶装置。

## (付記 1 6 )

前記第1のメモリは、前記鍵の初期値を保持すると共に、保持する前記鍵の初期値を前記第1のセレクタへ出力するメモリと、前記フラグを保持すると共に、保持する前記フラグを前記比較回路へ出力するメモリを有する、付記13乃至15のいずれか1項記載の記憶装置。 40

## (付記 1 7 )

前記命令を発行すると共に、鍵の初期値と対応するフラグの対を複数第3のメモリに設定するプロセッサと、

前記プロセッサが発行する鍵選択信号に基づいて鍵の初期値と対応するフラグの対を1つ前記第1のメモリに設定する第2のセレクタを更に備えた、付記13又は14記載の記憶装置。 50

## (付記 18 )

前記第2のメモリに保持された前記第1の拡張鍵～前記第Nの拡張鍵によりデータを暗号化すると共に、前記第2のメモリに保持された前記第Nの拡張鍵～前記第1の拡張鍵によりデータを復号化するA E S (Advanced Encryption Standard) 方式のエンジンを更に備えた、付記13乃至17のいずれか1項記載の記憶装置。

## (付記 19 )

前記比較回路での比較結果が不一致であると、前記第1のメモリに保存されている鍵の初期値を前記第2のメモリに設定し、前記暗号化用拡張計算部又は前記復号化用拡張計算部において鍵拡張を行って得られた前記第2のメモリ内の鍵の初期値を前記第1のメモリに設定し、前記第1のメモリに設定された鍵の初期値に対応するフラグを前記第1のメモリに設定することで前記第1のメモリの内容を更新する、付記15又は17記載の記憶装置。  
10

## (付記 20 )

1つの暗号鍵を拡張して得られるN (Nは2以上の自然数) 個の拡張鍵を順次データ処理に使用する暗号化及び復号化装置であって、

鍵の初期値と対応するフラグを保持する第1のメモリと、

命令と、前記第1のメモリに保持された前記フラグが示す鍵が共に暗号化に関するもので前記命令が暗号化命令であり前記フラグが暗号鍵を示すか、或いは、共に復号化に関するもので前記命令が復号化命令であり前記フラグが復号鍵を示すと、比較結果が一致することを示す比較結果信号を出力する比較回路と、  
20

第2のメモリと、

前記比較結果信号が入力されると、前記命令及びトリガ信号に基づいて前記第1のメモリに保持された前記鍵を初期値として前記第2のメモリにロードする第1のセレクタと、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する暗号化用拡張計算部と、

前記第2のメモリに保持された鍵に基づいて順次拡張鍵を計算して前記第1のセレクタに入力する復号化用拡張計算部を備え、

前記第1のセレクタは、前記第2のメモリへ鍵の初期値をロードする時以外は、前記暗号化命令に基づいて前記暗号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記暗号鍵を第1の拡張鍵～第Nの拡張鍵の順に拡張すると共に、前記復号化命令に基づいて前記復号化用拡張計算部で計算された拡張鍵を前記第2のメモリにロードすることで前記復号鍵を第Nの拡張鍵～第1の拡張鍵の順に拡張する、暗号化及び復号化装置。  
30

## 【0077】

以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。

## 【図面の簡単な説明】

## 【0078】

【図1】A E S方式を用いる暗号化処理を説明する図である。

【図2】A E S方式を用いる復号化処理を説明する図である。

【図3】従来の暗号化又は復号化装置の一例を説明する図である。

【図4】本発明の一実施例における暗号化及び復号化装置を説明する図である。

【図5】記憶装置を示すブロック図である。

【図6】拡張鍵の生成シーケンスを説明するフローチャートである。

【図7】C P Uの介在なしにLセクタの処理を行う場合のシーケンスを説明するフローチャートである。

【図8】C B Cモードの暗号化処理を説明する図である。

【図9】C B Cモードの復号化処理を説明する図である。

【図10】ノンスワードを暗号鍵で暗号化して初期化ベクトルとして使用する場合のC B Cモードの暗号化処理を説明する図である。  
40  
50

【図1】ノンスワードを暗号鍵で暗号化して初期化ベクトルとして使用する場合のC B Cモードの復号化処理を説明する図である。

【符号の説明】

【0079】


- |                    |             |
|--------------------|-------------|
| 20                 | CPU         |
| 21, 22, 25, 31, 33 | メモリ         |
| 23                 | 比較回路        |
| 24, 32             | セレクタ        |
| 26                 | 暗号化用拡張計算部   |
| 27                 | 復号化用拡張計算部   |
| 28                 | 鍵拡張計算回路     |
| 29                 | トリガ信号生成回路   |
| 34                 | 鍵拡張ブロック     |
| 35                 | AESエンジン     |
| 36                 | ヘッド         |
| 37                 | ディスク        |
| 100                | コントロール回路    |
| 101                | 命令保持メモリ     |
| 102                | 処理ブロック数カウンタ |
| 103                | 内部命令生成回路    |
| 104                | 鍵拡張ラウンドカウンタ |

10

20


【図1】

AES方式を用いる暗号化処理を説明する図




【図2】

AES方式を用いる復号化処理を説明する図




【図3】

従来の暗号化又は復号化装置の一例を説明する図




【図4】

本発明の一実施例における暗号化及び復号化装置を説明する図




【図5】

記憶装置を示すブロック図




【図6】

拡張鍵の生成シーケンスを説明するフローチャート




【図7】

CPUの介在なしにLセクタの処理を行う場合の  
シーケンスを説明するフローチャート




【図8】

CBCモードの暗号化処理を説明する図




【図9】

CBCモードの復号化処理を説明する図



【図10】

ノンスワードを暗号鍵で暗号化して初期化ベクトルとして使用する場合の  
CBCモードの暗号化処理を説明する図



【図11】

ノンスワードを暗号鍵で暗号化して初期化ベクトルとして使用する場合の  
CBCモードの復号化処理を説明する図

