公告本

412808

申請日期	88. 2. 20
案號	88102[illegible]
類別	H01L 21/331, 29/165

A4
C4

（以上各欄由本局填註）

發明 新型 專利說明書

412808

一、發明新型名稱	中文	雙載子電晶體及半導體裝置
	英文	バイポーラトランジスタ及び半導体装置
二、發明創作人	姓名	1.高木 剛 2.服藤 憲司
	國籍	均日本
	住、居所	1.日本國京都府京都市右京區太秦北路町3-3-605 2.日本國大阪府枚方市西牧野3-3-19
三、申請人	姓名（名稱）	日商松下電器產業股份有限公司
	國籍	日本
	住、居所（事務所）	日本國大阪府門真市大字門真1006番地
	代表人姓名	森下 洋一

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

裝 訂 線

412808

（由本局填寫）

承辦人代碼：	A6 B6
大　　類：	
ＩＰＣ分類：	

本案已向：

國（地區）	申請專利，申請日期：	案號：	，□有	□無主張優先權
日本	1998.2.20	特願平10-038758	☑有	□無主張優先權
日本	1998.6.3	特願平10-154689	☑有	□無主張優先權
日本	1998.6.3	特願平10-154700	☑有	□無主張優先權

有關微生物已寄存於：　　，寄存日期：　　，寄存號碼：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（ 1 ）

[發明之技術領域]

本發明係有關一種具有異質接合結構之雙載子電晶體、二極體及 I^2L 等半導體器件。

[習用技術之說明]

至今，雙載子電晶體以其優異高頻特性而被作爲微波．毫米波頻帶之主動器件日益得到廣泛應用。特別是，使用砷化鎵（GaAs）等 III-V 族化合物半導體之異質接合雙載子電晶體（Heterojunction Bipolar Transistors, 以下稱“HBT”）正被大力地研究開發，但近年來，使用可製在低價的矽基板之上的如 SiGe 等 IV-IV 族化合物半導體而製成的 HBT 愈引人注目。

爲實現 SiGe 系 HBT 之高速化的結構中，以下兩種係有代表性者。一種係文獻1（L. Harame et al., “Optimization of SiGe HBT Technology for High Speed Analog and Mixed-Signal Applications,” IEDM Tech. Dig. 1993, P.71.）中所記載者，HBT 具備 Si 集極層、SiGe 基極層和 Si 射極層，SiGe 基極層係使該層中之 Ge 組成率沿與 Si 射極層相接的區域向與 Si 集極層相接的區域逐漸增多的傾斜組成基極層。另一種 HBT 被描述於文獻2（A. Schuppen et al., “Enhanced SiGe Hetero-junction Bipolar Transistors with 160 GHz-fmax,” IEDM Tech. Dig. 1995, p.743.）中，它具備 Si 集極層、SiGe 基極層和 Si 射極層，SiGe 基極層則係使該層中之 Ge 組成率和摻雜濃度增高，並作成極薄的均勻組成基極層。

圖 18 係上述兩種 HBT 之中具有傾斜組成基極層的 HBT

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 2 ）

之能帶圖。從該圖所示之能帶狀態得知，注入於 SiGe 基極層之載子受傾斜組成所產生之電場作用，從 SiGe 基極層向集極層漂移。由於藉漂移電場之載子移動速率較之藉擴散之移動速率係爲高，因而可謀求基極層載子移動時間（以下簡稱：“基區渡越時間”）之縮短，從而得到良好的高頻特性。

圖 19 係上述兩種 HBT 之中具有均勻組成基極層的 HBT 之能帶圖。從該圖所示的能帶狀態得知，藉由將基極層作得極薄，而謀求縮短基區渡越時間並得到優異的高頻特性。此時，雖然隨着基極層變薄，會發生基極電阻增大之虞，但藉由將高濃度雜質摻於基極層，可實現低電阻化。並且，爲避免載子從摻有高濃度雜質之基極層反向注入射極層一側，在基極層中採用高 Ge 組成率之 SiGe，從而使與 Si 射極層間之異質障壁(heterobarrier)變高。在此結構中，也能得到優異的高頻特性。尤其是，藉由增高基極層之摻雜濃度而降低基極電阻，從而謀求提高最大振蕩頻率。

另外，時至今日，在使用雙載子電晶體之 Si 系 LSI 中，時常利用 NPN 雙載子電晶體之基極-集極間的 PN 接合部以構成二極體，將該二極體用作邏輯電路之元件。此係 NPN 雙載子電晶體之基極-集極間的 PN 接合部之耐壓高（所述的“耐壓”指對反向偏壓之崩潰電壓，以下相同）；而且 N 型集極層作基板內之共同區用，因此上述結構適合於組裝多個二極體之緣故。

然而，這種 PN 接合二極體有不適用於高速動作器件上之缺陷。此乃二極體之 P 型區及 N 型區雙方中蓄積有少

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 3 ）

數載子之緣故。即，NPN 型雙載子電晶體的 P 型基極層中蓄積有爲少數載子的電子；在 N 型集極層中蓄積有爲少數載子的電洞。在一般的高速雙載子電晶體中，爲縮短基區渡越時間，將 P 型基極層設計得極薄。因此，即使在利用雙載子電晶體之一部份的 PN 接合二極體中，向 P 型基極層的電子累積也不會成爲什麼問題。可是，由於設定 N 型集極層較爲厚（0.5 μm 至 1 μm 程度之厚）以保持高耐壓，故在該層中會蓄積許多電洞，以致 PN 接合二極體之動作速度下降。

在此，如文獻3 (M. Ugajin et al., "The base-collector heterojunction effect in SiGe-base Bipolar transistors," Solid-State Electron., vol.34, p.593, 1991)記載者，藉由抑制集區中的少數載子的累積而提高動作速度的方法之中，有一種方法係在基極-集極接合中採用 SiGe／Si異質接合，以使集極層寬帶隙化。亦即，藉由使集極層寬帶隙化，於基極-集極接合部形成異質障壁，從而抑制電洞從基極層流向集極層，如此謀求減少集極層中的電洞累積量，並提高二極體的動作速度。

再者，如文獻 4 (M. Karlsteen et al., "Improved switch time of I^2L at low power consumption by using a SiGe heterojunction Bipolar transistor," Solid-State Electron., vol.38, p.1401, 1995)所記載者，在將多數雙載子電晶體積集之 I^2L (Integrated Injection Logic: 積體注入邏輯)電路中，也有藉由在基極-集極接合部中採用異質接合，抑制少

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 4 ）

數載子的累積，從而謀求提高動作速度之嘗試。

[發明欲解決之課題]

然而，在上述雙載子電晶體和利用雙載子電晶體的二極體中，有下述問題。

在圖 18 所示的習知之採用傾斜組成基區的 HBT 中，爲了令由傾斜組成所產生之漂移電場大，必須令 Ge 組成率之變化率大。就是說，基極層與射極層相接的區域中必須令 Ge 組成率儘可能小，另一方面，與集極層相接的區域中必須令 Ge 組成率儘可能大。因此，在基極層與射極層相接的區域中通常採用未含 Ge 之純 Si 組成。此時，基極-射極間的 PN 接合成爲矽-矽之同質接合。爲了提高 HBT 之最大振蕩頻率 fmax，有效的是降低基極電阻（如下式（1）所示）。但是，爲降低基極電阻而提高基極層之摻雜濃度時，當然從基極層注入於射極層之電洞數量增加。

也就是說，在射極-基極接合爲同質接合，或者，即使爲異質接合，但基區端的組成近似於純 Si 之場合，在基極層中沒有異質障壁，或即使有也係極小而已。因此，載子向射區側之反向注入量增加，故不能獲得大電流放大率β了。

$$fmax = \sqrt{\frac{f_T}{8\pi \cdot R_B \cdot C_{BC}}} \qquad \cdots\cdots\cdots (1)$$

f_T ：電流增益截止頻率

R_B ：基極電阻

C_{BC}：基極-集極接合電容

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 5 ）

此又係由下式(2)所示的電流放大率β、射極-基極接合部中的價帶的能帶不連續值ΔEv及基極層的載子濃度 N_B 之間的關係可知者。

$$\beta = \frac{J_n}{J_p} = \left(\frac{N_E}{N_B}\right)\cdot\left(\frac{V_n}{V_p}\right)\cdot\exp\left(\frac{\Delta Ev}{kT}\right) \quad \cdots\cdots\cdots (2)$$

N_E：射極層的載子濃度

N_B：基極層的載子濃度

Vn：基極層內的電子擴散速度

Vp：射極層內的電洞擴散速度

k：波茲曼常數

T：絕對溫度

如此，當採用所述的傾斜組成基區時，可縮短載子在基區內的渡越時間並提高電流增益截止頻率 f_T，但無法提高基極層的載子濃度。其結果，難以提高最大振蕩頻率 fmax。

另一方面，在圖 19 所示的習知之採用均勻組成基區的結構中，由於高 Ge 組成率的 SiGe 基極層和 Si 射極層間的異質障壁高，所以可抑制基極層中的載子反向注入 Si 射極層。可是，如上所述，爲了提高最大振蕩頻率 fmax 而進一步提高 SiGe 基極層的載子濃度（基區摻雜濃度）時，反向注入的載子量反而增加。因此，必須提高 SiGe 基極層中的 Ge 組成率以使異質障壁更高，但這又導致射極層和基極層之間的晶格常數差擴大，在基極層中產生差排(dislocation)的臨

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

五、發明說明（ 6 ）

界厚度則成爲問題了。

一般而言，在 Si 基板上結晶生長的 SiGe 層中由於 Si 和 Ge 間的晶格常數之差會產生晶格應變，並且 Ge 組成率高且膜厚厚時，該應變被緩和並在膜中發生差排，對元件造成致命性的損傷。此產生差排的界限膜厚一般被稱爲臨界厚度。SiGe 層中的 Ge 組成率愈高，此臨界厚度愈小，當 SiGe 層的 Ge 組成率爲 30%時，臨界厚度爲 50nm 左右，相當於基極層的厚度。

此外，對膜厚爲臨界厚度以下的 SiGe 層而言，其中的 Ge 組成率高時，它不處於完全穩定的狀態，而係處於准穩定狀態，並且若在隨後過程中經過高溫處理，就容易招致差排等缺陷。又從器件的信賴性和器件製程中的熱預算的觀點而言，將高 Ge 組成率的 SiGe 層用作基極層並非上策。

是以，藉由將射極-基極接合爲異質接合，藉該異質障壁來提高抑制載子從基極層反向注入射極層之功能，以改善雙載子電晶體的高頻特性之辦法已經達到極限。

本發明之第 1 目的係：藉由在射極層中形成與射極-基極接合中的障壁無關地具有能抑制載子從基極層反向注入射極層之功能的區域，以謀求提高電流放大率的同時，緩和對增高基區摻雜濃度的限制，從而提供一種爲提高最大振蕩頻率 fmax 即使增加基區摻雜濃度，也能够提高電流放大率之雙載子電晶體。

另外，在上述文獻3、4 里所描述的習知之雙載子電晶體、二極體等的器件中，藉由在基極-集極接合中採用異質接合，

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 7 ）

抑制少數載子從基極層注入到集極層，以減少載子累積量，從而提高器件的動作速度之方案也達到極限。

其理由如下：如文獻3 所記載者，在 Si／SiGeHBT 中，若要將累積在 N 型 Si 集極層的電洞量減少到與累積在 p 型 SiGe 基極層的電子量幾乎相等，則需要相當大的異質障壁。具體而言，需要 0.2eV 左右的異質障壁。爲了在由 SiGe／Si 所構成的基極-集極接合中實現如此的異質障壁，基極層的 Ge 組成率至少必須爲 25%以上。

可是，如上所述，由於必須將基極層的厚度抑制在臨界厚度以下，又必須保證器件的信賴性和器件製程中的熱預算，因此 SiGe 層中的 Ge 組成率爲 25%以上係過高者。

也就是說，爲增高基極-集極間的異質接合中所產生的異質障壁而提高 SiGe 基極層的 Ge 組成率這種辦法有問題。

本發明之第 2 目的係：藉由將 SiGe 基極層的 Ge 組成率提高到臨界厚度不致過小，亦即，能充分地確保信賴性的結構，實效地增大基極-集極接合部的異質障壁，從而抑制少數載子從基極層注入於集極層中，減少集極層中的少數載子累積量，如此提供一種能起到高速的雙載子電晶體、二極體、I^2L 等元件作用之元件。

[課題之解決手段]

爲達成上述第 1 目的，在本發明的第 1 雙載子電晶體的射極-基極接合附近的射極層一側形成由組成互異之超薄膜交互疊層之超晶格結構所構成的多重量子障壁（Multi-Quantum Barrier：MQB），藉由它對從基極層反向注入的載

經濟部智慧財產局員工消費合作社印製

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 8 ）

子波的反射效應，以實效地增加異質障壁之高度（勢壘高度），從而抑制載子從基極層反向注入射極層。具體結構如下：

本發明的第 1 雙載子電晶體係由射極層、基極層以及集極層所構成，它在上述射極層內形成有多重量子障壁部，該障壁部係將多層勢壘(barrier)層和勢阱(well)層交互重疊而構成者，並具有爲使從上述基極層注入的載子（射極層的少數載子）的入射波和反射波成爲互相增強的相位而使載子反射之功能。

按此結構，不但藉由射極-基極接合的價帶不連續所產生的障壁，藉由多重量子障壁部之反射功能，亦可阻止基極層中的載子反向注入於射極層中。因此，即使提高基極層的載子濃度也能抑制載子的反向注入，如此，既可謀求提高最大振蕩頻率 fmax 等高頻特性，也能增大電流放大率。

若由帶隙互異之半導體材料分別構成上述多重量子障壁部的勢壘層及勢阱層，可易於實現具有抑制載子反向注入功能的多重量子障壁層。

藉由使包含上述多重量子障壁部之上述射極層中有多數載子渡越之能帶的能帶不連續值實質上可忽略，便能實現對射極層內移動的多數載子沒有阻礙作用的能帶結構，故而能大幅提高電流放大率。

由於上述基極層受到應變，當射極層和基極層間的晶格常數之差大時，能發揮特大之效果。

若由帶隙互異之半導體材料構成上述射極層及基極層，

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線

五、發明說明（ 9 ）

並在上述基極層的導帶和價帶間之帶隙中設置沿從與上述射極層相接的區域向與集極層相接的區域帶隙減少之方向傾斜的部份，載子在基極層內渡越的速度則非由擴散速度而由漂移速度決定。因此，可縮短基區渡越時間，電流增益截止頻率 fT 得以提高。並且，儘管起因於傾斜組成基區化之能帶不連續值減少，仍可藉多重量子障壁部抑制載子從基極層反向注入射極層。又，藉由增高基極層的摻雜濃度，能降低基極電阻，或者也可增加基極層的厚度，從而能够提高最大振蕩頻率 fmax。

尤其是，藉由在上述多重量子障壁部中採用將 $Si_{1-x-y}Ge_xC_y$／Si 疊層之超晶格結構，多重量子障壁部中的 $Si_{1-x-y}Ge_xC_y$ 層的臨界厚度增大，故可不造成差排之下，能實效地提高多重量子障壁部的勢壘高度。

由於上述多重量子障壁部形成於上述射極層內，並位於較上述電晶體動作時上述射極層和基極層間的使用電壓所造成的缺乏區爲更往外的位置上，因此，無論在何種的動作狀態下，均能最大限度地發揮其抑制載子從基極層反向注入射極層之功能。

將上述多重量子障壁部中之處於上述基極層側端部之勢壘層設在從上述射極層和基極層間的缺乏區到與上述基極層側端部之勢壘層相鄰的勢阱層不產生載子隧穿的位置上，藉此，不導致多重量子障壁部對載子的反向注入抑制功能變差，可期如上所述的高頻特性之提高。

另外，爲達成上述第 1 目的，本發明的第 2 雙載子電晶體

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 10 ）

在射極層內設有高濃度摻雜層，以實效地提高抑制載子從基極層反向注入之功能。具體而言，具有以下之結構：

本發明的第 2 雙載子電晶體包括：摻有第 1 導電型雜質之射極層、摻有第 2 導電型雜質之基極層以及摻有第 1 導電型雜質之集極層，並在上述射極層內具備摻有第 1 導電型雜質之濃度較該射極層內爲高之高濃度摻雜層。

按照此結構，不但產生藉由射極-基極接合的價帶不連續之障壁，在射極層的價帶中也產生藉由高濃度摻雜層的電位障壁，因此能阻止基極層中的載子反向注入射極層。就是說，即使提高基極層的載子濃度，仍能抑制載子的反向注入，故能謀求提高最大振蕩頻率 fmax 等高頻特性，同時也能够增大電流放大率。

較佳的是將所述高濃度摻雜層作成厚度爲 10nm 以下之 δ 摻雜層。

較佳的是所述高濃度摻雜層的第 1 導電型載子的濃度係 $1\times10^{19}cm^{-3}$ 以上者。

所述高濃度摻雜層的第 1 導電型載子的濃度較佳者係上述射極層內的第 1 導電型載子濃度之 10 倍以上。

由於所述高濃度摻雜層與形成在射極-基極接合部中之缺乏區鄰接，故能最大限度地發揮對載子從基極層反向注入射極層的抑制功能。

較佳的是，上述基極層的第 2 導電型載子的濃度係較上述射極層的第 1 導電型載子濃度爲高者。

若由帶隙互異之兩種半導體材料構成所述射極層和基極

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 11 ）

層，並令構成射極層之半導體材料的帶隙寬一些，從而在所述射極層和基極層之間形成異質接合部，就可利用異質接合部的高障壁，進一步提高抑制載子從基極層反向注入射極層之功能。此時，由於所述基極層受到應變，故當射極層和基極層間的晶格常數之差大時，能發揮特大的效果。

爲達成上述第 2 目的，在本發明的半導體裝置中，在靠近集極-基極接合的集極層內形成由不同組成的超薄膜交互疊層之超晶格結構所構成的多重量子障壁(Multi-Quantum Barrier: MQB)，藉由它對從基極層注入的載子（集極層的少數載子）波動之反射效應，實效地增大異質障壁高度（勢壘高度）。具體的結構如下：

本發明的半導體裝置具備由射極層、基極層及集極層所構成之雙載子電晶體，所述雙載子電晶體在所述集極層內具備多重量子障壁部，其係將多層勢壘層和勢阱層交互重疊而形成者，並具有爲使從上述基極層注入的載子（集極層的少數載子）的入射波和反射波成爲互相增強的相位而反射載子之功能。

按照此結構，不但藉由集極-基極接合的價帶不連續所產生的障壁，藉由多重量子障壁部之反射功能也可阻止基極層中的載子注入於集極層中。因此，即使提高基極層的載子濃度，也可抑制少數載子的注入。如此，可避免少數載子累積於集極層內，故可提高雙載子電晶體等的動作速度。

在上述半導體裝置中也可以附加具備與上述第 1 雙載子電晶體相同的結構。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 12 ）

藉由在上述半導體裝置中進一步具備以具有與上述雙載子電晶體的基極-集極接合相同結構的兩個區域爲構成單元的元件，可利用多重量子障壁部之對少數載子注入之抑制功能，能獲得動作速度高的元件。所述元件例如係二極體。

藉由在上述半導體裝置中組裝具有設在與上述雙載子電晶體的基極層共同區域之集極層、設在與上述雙載子電晶體的集極層共同區域之基極層、以及射極層之其他雙載子電晶體，並令其起 I^2L 元件之作用，可獲得佔有面積小且動作速度高之 I^2L 元件。

此時，也可以進一步形成至少一個與上述雙載子電晶體的基極層連接之其他集極層，並在所述至少一個的其他集極層的每一個之中形成其他的多重量子障壁部。由於該多重量子障壁部係將多層勢壘層和勢阱層交互重疊而構成者，故而具有爲使從上述基極層注入之載子（集極層的少數載子）的入射波和反射波成爲互相增強的相位而反射載子之功能。

[發明之實施形態]

（第 1 實施形態）

本實施形態係有關一種異質接合雙載子電晶體，它在射極-基極接合附近的射極層一側形成有具有將組成互異的超薄膜交互疊層之超晶格結構的多重量子障壁層。

圖 1 顯示本實施形態有關之將由 Si／SiGe 超晶格所構成的多重量子障壁形成在射極層中的 NPN 異質接合雙載

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 13 ）

子電晶體的剖面結構。如該圖所示，在 Si 基板 1 上面依次疊層形成了摻有高濃度砷的 n 型 Si 子集極層 2、摻有砷的 n 型 Si 集極層 3、摻有高濃度硼的 p 型 SiGe 基極層 4、摻有砷的 n 型 Si 射極層 5 以及摻有高濃度砷的 n 型 Si 射極接觸層 6。此外，在 Si 子集極層 2、SiGe 基極層 4 和 Si 射極接觸層 6 之上面分別形成有集極 20、基極 21 及射極 22。

在此，高濃度 n 型 Si 子集極層 2 的厚度約爲 500nm，此層中砷（n 型雜質）的濃度約爲 $2\times10^{19}cm^{-3}$。n 型 Si 集極層 3 的厚度約爲 650nm，此層中砷的濃度約爲 $1\times10^{17}cm^{-3}$。高濃度 p 型 SiGe 基極層 4 的厚度約爲 50nm，此層中硼（p 型雜質）的濃度約爲 $1\times10^{19}cm^{-3}$。n 型 Si 射極層 5 的厚度約爲 100nm，該層中砷的濃度約爲 $2\times10^{18}cm^{-3}$。高濃度 n 型 Si 射極接觸層 6 的厚度約爲 50nm，此層中砷的濃度約爲 $2\times10^{19}cm^{-3}$。這些層皆係由分子束外延法（MBE 法）依次疊層而形成者。

並且，在所述 Si 射極層 5 內之射極-基極接合部附近設有 MQB 層 10，此層係交互疊層超薄膜的 Si 層和 SiGe 層而形成的超晶格結構的多重量子障壁部。設定此 MQB 層 10 的組成及厚度以使它能反射作爲波要從 SiGe 基極層 4 反向注入 Si 射極層 5 之電洞，且能使電洞的入射波和電洞的反射波成爲互相加強的相位。就是說，MQB 層 10 係將厚度爲 L1 的 SiGe 勢阱層 10a 和厚度爲 L2 的 Si 勢壘層 10b 交互疊層而構成者，設定所述各勢阱層 10a 及所述各勢壘

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 14 ）

層 10b 的厚度及組成，以滿足下式(3)的關係。

$$\left.\begin{aligned}\frac{\sqrt{2m_1^{*}E}}{h}\cdot L_1 &= \frac{2m-1}{4}\\ \frac{\sqrt{2m_2^{*}(E-\Delta Ev)}}{h}\cdot L_2 &= \frac{2n-1}{4}\end{aligned}\right\} \quad \cdots\cdots\cdots (3)$$

m_1^{*} ：SiGe 層(勢阱層)中的電洞的有效質量

m_2^{*} ：Si 層(勢壘層)中的電洞的有效質量

L_1 ：SiGe 層(勢阱層)的厚度

L_2 ：Si 層(勢壘層)的厚度

E ：入射電洞的能量

ΔEv ：Si／SiGe 異質接合的價帶不連續值

h ：蒲朗克常數

m、n ：整數

具體而言，本實施形態的 MQB 層 10 係以厚爲 1.4nm 的 Si 組成的勢壘層 10b 和厚爲 1.4nm 的 $Si_{0.7}Ge_{0.3}$ 組成的勢阱層 10a 爲一組，從而將它們疊層 5 組而構成的超晶格層。此時，藉 MQB 而實質上被增大的勢壘高度約爲 150meV。

另外，SiGe 基極層 4 採用傾斜組成基區結構，其中 Ge 組成率係在從與 Si 射極層 5 接觸的區域到與 Si 集極層 3 接觸的區域之方向上，從 0%幾乎連續增加到 20%。

圖 2 係本實施形態有關之在 Si 射極層 5 內形成由 Si／

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS)A4 規格 (210×297 公釐)

五、發明說明（15）

SiGe超晶格所構成的多重量子障壁層的NPN異質接合雙載子電晶體的能帶圖。如該圖所示，在Si射極層5內的射極-基極接合附近的區域中形成有將5組Si勢壘層10b和$Si_{0.7}Ge_{0.3}$勢阱層10a疊層而成的多重量子障壁層（MQB層）10。藉由此MQB層10，形成如圖2中的虛線所示的電位障壁。該電位障壁具有能將要從SiGe基極層4流向Si射極層5的電洞反射之作用。此作用所帶來的實際效果爲：要從SiGe基極層4注入的電洞所感受到的勢壘高度增加150meV左右。由於此實效上的勢壘高度增加，即使增加SiGe基極層4的電洞濃度，也仍能抑制電洞反向注入Si射極層5，因此能確保足够的電流增益。從而，能實現最大振蕩頻率fmax非常高的HBT。

圖3顯示採用本發明的MQB層10可增加的勢壘高度ΔUe的計算模式。在此，計算Si／$Si_{0.8}Ge_{0.2}$、Si／$Si_{0.7}Ge_{0.3}$和Si／$Si_{0.6}Ge_{0.4}$這三種情況下的構成MQB層10的5組Si／SiGe超晶格結構的ΔUe。此時，勢阱層10a'和勢壘層10b之間的各異質接合的價帶中的能帶不連續值ΔEv分別爲150meV、225meV和300meV。如圖3所示，藉由MQB層10而形成的電位障壁（參照圖3中的虛線）的下端和價帶能階之差則是由MQB層10而被增加的勢壘高度ΔUe。

還有，在圖2中所示的MQB層10及Si射極層5全體的導帶能階Ec幾乎平坦，但正確情況係如圖3所示，MQB層10中的SiGe層的導帶能階相較於Si層的導帶能階稍微的低。但是，由於此能階偏差極小，故實質上亦可將MQB層

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

五、發明說明（16）

10和Si射極層5全體的能帶偏置量視爲幾乎等於0。

圖4顯示藉由MQB層10而增加的勢壘高度ΔUe隨勢阱層10a及勢壘層10b的疊層組數之變化而變化的結果。在此，用$Si_{1-x}Ge_x$的化學式來表示構成勢阱層10a的SiGe，並對將其中的x值依次改變爲0.2、0.3、0.4時，即就Si／$Si_{0.8}Ge_{0.2}$、Si／$Si_{0.7}Ge_{0.3}$和Si／$Si_{0.6}Ge_{0.4}$這三種情況進行計算。橫軸係被換算爲原子層數(1個原子層爲(5.43/4)Å)之勢阱層／勢壘層厚度。如該圖所示，將x改變爲0.2、0.3、0.4之任一MQB層10均呈一個傾向：即層數愈多，勢壘高度ΔUe值反而減少。另外，層數過少時會出現電洞通過之機率不再是0的情形(圖中未示)。

此外，Ge組成率愈高，勢壘高度ΔUe的最大值愈大，由8／8原子層構成Si／$Si_{0.6}Ge_{0.4}$時，ΔUe大約爲240meV。也就是說，特別是所帶來的實際效果爲MQB層10的勢壘高度增加240meV左右時，能顯著地發揮抑制電洞從SiGe基極層4反向注入Si射極層5之功能。

但，MQB層10的實效勢壘高度ΔUe只要有約100meV以上之值時，即使在MQB層10的厚度及組成上稍有偏差也易於得到所述的對電洞反向注入的抑制功能。

另外，當用SiGe作MQB層10內的勢阱層10a時，爲提高勢壘高度ΔUe，必須進一步提高勢阱層10a中的Ge組成率。可是，隨着Ge組成率的提高，却會發生因SiGe層的臨界厚度的關係而產生差排之虞。順便一提，由Si構成下層之場合，$Si_{0.8}Ge_{0.2}$、$Si_{0.7}Ge_{0.3}$和$Si_{0.6}Ge_{0.4}$之臨界厚度

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

五、發明說明（ 17）

分別爲 180nm、56nm、25nm 左右。

在此，提高臨界厚度的有效方法係將 MQB 層 10 內的勢阱層 10a 和勢壘層 10b 分別由 $Si_{1-x-y}Ge_xC_y$ 和 Si 構成。其理由係：藉由令 Ge 組成率爲 40%以上，並在其中加入少量（幾%左右）的碳，就可以在不使射極-基極接合的能帶不連續值 ΔEv 發生大變化的情況下減少晶格應變，結果可提高勢阱層 10a 的臨界厚度。就是說，藉由 $Si_{1-x-y}Ge_xC_y$／Si 構成 MQB 層 10，便可在不超過臨界厚度的條件之下獲得更大的能帶不連續值 ΔEv，其結果，能有效地抑制電洞從 SiGe 基極層 4 反向注入 Si 射極層 5。

其次，茲就在 Si 射極層 5 中形成 MQB 層 10 來提高實效的勢壘高度 ΔUe 之 HBT 中可獲得的高頻特性之改善效果說明之。

圖 5 顯示當採用 MQB 層 10 來提高勢壘高度 ΔUe，並令 SiGe 基極層 4 中的 Ge 組成率傾斜化（如圖 2 所示）時，對載子的基區渡越時間 τ_B 相對於習知之均勻基區 HBT 被縮短的程度（基區渡越時間之縮短係數）進行計算的結果。在此，如下式（4）、（5）所示，基區渡越時間 τ_B 係可直接影響到電流增益截止頻率 f_T 之係數，基區渡越時間 τ_B 愈短，電流增益截止頻率 f_T 愈大。

$$f_T = 1/(2\pi\cdot\tau_{EC}) \quad \cdots \quad (4)$$

$$\tau_{EC}=\tau_E+\tau_{EB}+\tau_B+\tau_{BC}+\tau_C \quad \cdots \quad (5)$$

在此，τ_{EC} 係載子在射區-集區間渡越的時間，τ_E 係反向注入射區之少數載子的累積時間，τ_{EB} 係 C_{EB} 的充放電時間，τ_B

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4 規格（210×297 公釐）

五、發明說明（ 18 ）

係基區內的多數載子的渡越時間，τ_{BC} 係 C_{BC} 的充放電時間，τ_C 係集區內的電子渡越時間。

但是，在採用均勻組成基極層的情況下，τ_B 就由下式（6）所示的擴散速度來決定。

$$\tau_B = W_B^2 / (2k \cdot T \cdot \mu e / q) \quad \cdots \quad (6)$$

在此，W_B 係基極層的厚度，μe 係電子的速度，T 係溫度。

另外，在採用傾斜組成基極層的情況下，τ_B 幾乎由下式（7）、（8）所示的漂移速度來決定。

$$\tau_B = W_B / (\mu e \cdot E) \quad \cdots \quad (7)$$

$$E = \Delta E_{gr} / q \cdot W_B \quad \cdots \quad (8)$$

從圖 5 得知，若以習知之均勻組成基極層的厚度來構成傾斜組成的基極層，基區渡越時間對應於傾斜程度而被縮短。由傾斜組成而產生的帶隙的傾斜爲 300meV 時，基區渡越時間可縮短到均勻組成基極層的 2 成左右。

圖 6 顯示在藉由形成 MQB 層 10 來提高勢壘高度 ΔUe 的同時，使基極層的組成傾斜化，並爲降低基極電阻 R_B 而增大基極層厚度的 HBT 中，對其最大振蕩頻率 fmax 相較於上述習知之具有高濃度摻雜的均勻組成基極層的 HBT 提高之程度（fmax 增大係數）進行計算的結果。但在此，設 SiGe 基極層的厚度爲本發明的基區渡越時間和習知之 HBT 中的高濃度摻雜的均勻組成基極層相等時之厚度。由於藉由令基極層傾斜組成化可縮短基區渡越時間，故如該圖所示，由傾斜組成所產生的帶隙的傾斜程度愈大，基極層的厚度

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（19）

就可以做得愈厚。結果，基極電阻 R_B 降低，上式(1)所示的最大振蕩頻率 fmax 提高。如該圖所示，藉由傾斜組成的帶隙的傾斜爲 300meV 時，最大振蕩頻率 fmax 可提高到均勻組成基極層的 1.5 倍以上。

總而言之，在本發明的 HBT 中，藉由上述圖 5 和圖 6 中所示的高頻特性能獲得以下之效果。

第 1，藉由在 Si 射極層 5 內形成勢壘高度爲 ΔUe 的 MQB 層 10，能實效地增大射極-基極接合的價帶中的能帶不連續值 ΔEv（參照式(2)），能謀求提高電流放大率 β。也就是說，由於形成有用來抑制電洞從 SiGe 基極層 4 反向注入 Si 射極層 5 的 MQB 層 10，式(2)中所示的從基區流向射區的電流 Jp 減少，從而電流放大率 β 提高。不管射極-基極接合是否是異質接合，均能獲得所述效果。因此，不但是 HBT，一般的雙載子電晶體亦能發揮同樣的效果。

第 2，由於在 Si 射極層 5 內形成 MQB 層 10，並使 SiGe 基極層 4 的組成傾斜化，即爲使 SiGe 基極層 4 的帶隙從與 Si 射極層 5 相接的區域向與 Si 集極層 3 相接的區域逐漸減少而改變 SiGe 基極層 4 中的 Ge 組成率，故能謀求提高電流增益截止頻率 f_T。如上所述，在習知之均勻基區 HBT 中，如果爲降低基極電阻而增加基區摻雜濃度，就會導致電洞反向注入量的增加，故不能確保足够的電流增益。相對於此，在本發明的 HBT 中，藉由 MQB 層 10 能實效地提高勢壘高度。因此，即便採用傾斜組成的基區來減少射極-基極接合的異質接合所產生的能帶不連續值，並提高基區摻

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

五、發明說明（ 20 ）

雜濃度，仍能確保足够高的勢壘，故能抑制電洞的反向注入。就是說，能將摻有高濃度雜質的基極層傾斜組成化。此係習知技術中所未能做到者。結果，可縮短電子的基區渡越時間，從而提高高頻特性。

第 3，若將基極層傾斜地組成，可縮短基區渡越時間，因此，由傾斜組成而產生的帶隙的傾斜愈大，基極層的厚度就可以做得愈厚。結果，基極電阻下降，可希望提高最大振蕩頻率 fmax。

第 4，即使 Ge 組成率低，也能確保足够的電流增益，故可抑制當採用高 Ge 組成率時因在隨後過程中的累積熱(heat history)所引起的差排問題之產生，換言之，能獲得可提高熱預算之效果。亦即，對器件的製程餘量及信賴性的提高也有效果。

第 5，雙載子電晶體的溫度特性也得以提高。即，如圖 7 (a)所示，高溫時，SiGe 基極層 4 的價帶中之電洞的濃度分布向下移動，因此，如圖 7 (b)中的特性線 line1 和 line2 所示，雙載子電晶體的電流放大率β一般呈隨溫度 T 的昇高而降低的特性。能帶不連續值ΔEv 小之場合，此傾向特別顯著。相對於此，按照本發明的雙載子電晶體，藉由 MQB 層 10 對電洞反向注入之抑制功能，如圖 7 (b)中的特性線 line3 所示，在高溫的情況下也能得到高電流放大率β。

綜上所述，藉由在異質接合雙載子電晶體的射極層 5 內的射極-基極接合附近形成 MQB 層 10，可謀求提高電流增益及高頻特性。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

五、發明說明（21）

還有，爲了確保所述 MQB 層 10 的阻擋功能，較佳的是，將 MQB 層 10 整體形成於較射極-基極間的使用電壓下的缺乏區（使用電壓施加於射極-基極間時產生損耗的區域）爲更往外的區域中。其理由是：如果 MQB 層 10 的一部份處於缺乏區之內，會發生該部份不能充分地發揮對電洞反向注入的抑制功能之虞。並且，將 MQB 層 10 中之靠近 SiGe 基極層 4 的勢壘層 10b 形成在從上述缺乏區到與該勢壘層 10b 鄰接之勢阱層 10a 不發生電洞隧穿之位置上爲宜。此係因爲隧穿之發生會降低對電洞反向注入的抑制功能之故。但，較佳的是，將 MQB 層 10 形成在 Si 射極層 5 內且離 SiGe 基極層 4 的距離不超過電洞的擴散長度的位置上。

在本實施形態中，對異質接合雙載子電晶體單體的特性之提高進行了說明，但當然也可以將本發明的 HBT 應用在將雙載子電晶體和 MOS 電晶體積集之 BiCMOS 器件中的雙載子電晶體上。

又在本實施形態中，以 NPN 型 SiGeHBT 爲例進行了說明，但不用說也可以適用於 PNP 雙載子電晶體。此外，如已說明過者，本發明亦可適用於非 HBT 的普通同質接合雙載子電晶體或者將 GaAs、AlGaAs 等 III-V 族化合物半導體層重疊之異質接合雙載子電晶體。

（第 2 實施形態）

本實施形態係有關一種在射極-基極接合附近的射極層一側形成載子濃度極高的 δ 摻雜層，藉由提高實效上的異質障壁高度（勢壘高度）來抑制載子從基極層反向注入，從

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 22）

而謀求提高電流增益和高頻特性的異質接合雙載子電晶體。

圖 8 顯示本實施形態有關之在射極層中形成 δ 摻雜層的 NPN 異質接合雙載子電晶體的結構。如該圖所示，在 Si 基板 1 上面由 MBE 法依次疊層形成了摻有高濃度銻的 n 型 Si 子集極層 2、摻有銻的 n 型 Si 集極層 3、摻有高濃度硼的 p 型 SiGe 基極層 4、摻有銻的 n 型 Si 射極層 5 以及摻有高濃度銻的 n 型 Si 射極接觸層 6。此外，在 Si 子集極層 2、SiGe 基極層 4 及 Si 射極接觸層 6 上面分別形成有集極 20、基極 21 及射極 22。

在此，高濃度 n 型 Si 子集極層 2 的厚度約爲 500nm，此層中銻（n 型雜質）的濃度約爲 $2\times10^{19}cm^{-3}$。n 型 Si 集極層 3 的厚度約爲 650nm，此層中銻的濃度約爲 $1\times10^{17}cm^{-3}$。高濃度 p 型 SiGe 基極層 4 的厚度約爲 50nm，此層中硼（p 型雜質）的濃度約爲 $1\times10^{19}cm^{-3}$。n 型 Si 射極層 5 的厚度約爲 100nm，該層中銻的濃度約爲 $2\times10^{18}cm^{-3}$。高濃度 n 型 Si 射極接觸層 6 的厚度約爲 50nm，此層中銻的濃度約爲 $2\times10^{19}cm^{-3}$。

並且，在 n 型 Si 射極層 5 中的射極-基極接合部附近形成有摻有高濃度 n 型雜質的 δ 摻雜 Si 層 11。該 δ 摻雜 Si 層 11 的厚度大約爲 5nm，雜質濃度大約爲 $1\times10^{20}cm^{-3}$，且形成在從射極-基極接合部向射極層一側只進入約 40nm 的位置上。在此實施形態中，用銻作 n 型摻質。另外，SiGe 基極層 4 採用傾斜組成基區結構，其中 Ge 組成率基本上係在從與 Si 射極層 5 相接的區域到與 Si 集極層 3 相接的

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210×297 公釐）

五、發明說明（ 23）

區域的方向上，從 0%連續增加到 30%。

圖 9 係本實施形態有關之在射極層中形成 δ 摻雜 Si 層的 NPN 異質接合雙載子電晶體的能帶圖。圖 10 係在 Si 射極層中沒形成 δ 摻雜 Si 層的習知之 NPN 異質接合雙載子電晶體的能帶圖。

從圖 9 及圖 10 可知，當在射極-基極接合附近的射極層一側形成摻有高濃度 n 型雜質的 δ 摻雜 Si 層 11 時，由於此δ摻雜 Si 層 11 能帶被調變，對電洞的電位障壁形成了。就是說，從 SiGe 基極層 4 的電洞來看，藉由形成 δ 摻雜 Si 層 11 可在實效上提高勢壘高度。其結果，即使提高 SiGe 基極層 4 的電洞濃度也能抑制電洞反向注入於射極層中，可確保足够的電流增益。因此，能實現基極電阻小、最大振蕩頻率 fmax 非常高之 HBT。

在此，由 δ 摻雜 Si 層 11 可增大的電位障壁高度係，根據δ摻雜 Si 層 11 中的載子濃度、δ 摻雜 Si 層 11 周邊的 Si 射極層 5 中的載子濃度、δ 摻雜 Si 層 11 中的摻質輪廓等的不同而發生變化。

圖 11 係相對於δ摻雜 Si 層中的載子濃度（在本實施形態中爲 n 型雜質的濃度，但在 PNP 型異質接合雙載子電晶體中爲 p 型雜質的濃度）的勢壘高度的變化特性圖。但，圖 11 係 Si 射極層的載子濃度爲 $1\times10^{18}cm^{-3}$ 時之特性圖。在本實施形態中，Si 射極層 5 的載子濃度係 $2\times10^{18}cm^{-3}$，δ 摻雜 Si 層 11 的載子濃度係 $1\times10^{20}cm^{-3}$，兩者間的載子濃度比爲 1:50。就是說，藉由本實施形態的 δ 摻雜 Si 層 11

（請先閱讀背面之注意事項，填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 24 ）

能將勢壘高度提高 100meV 左右，該值就相當於圖 11 中的δ摻雜 Si 層的載子濃度爲 $5\times10^{19}cm^{-3}$ 時（即，兩者的濃度比爲 1:50 時）的勢壘高度。

爲了更有效地發揮本發明之效果，上述 δ 摻雜 Si 層 11 的載子濃度較佳者係爲 $1\times10^{19}cm^{-3}$ 以上。還有，藉 δ 摻雜 Si 層 11 的勢壘增大量較佳者係約 10 倍以上。從該圖能看到，在 δ 摻雜 Si 層 11 的載子濃度爲 Si 射極層 5 的載子濃度的 10 倍時，所提高的勢壘高度爲 50meV。因此，δ 摻雜 Si 層 11 的載子濃度較佳的是 Si 射極層 5 的載子濃度的 10 倍以上。

並且，藉由設 SiGe 基極層 4 的載子濃度高於 Si 射極層 5 的載子濃度，可抑制 PN 接合部的電容增大，同時可降低基極電阻，這可謂係較佳者。

圖 12 顯示在射極層中設有 δ 摻雜 Si 層 11 的本實施形態的 NPN 異質接合雙載子電晶體中的集極電流和電流放大率β的關係（該圖中的實線所示）、和在射極層中未形成 δ 摻雜 Si 層的習知之 NPN 異質接合雙載子電晶體中的集極電流和電流放大率β的關係（該圖中的虛線所示）。如該圖所示，在本實施形態中，由於在 Si 射極層 5 中形成了δ摻雜 Si 層 11，電流放大率β得以提高。特別是在集極電流大的區域，兩者間的電流放大率β之差顯著。再者，在本實施形態有關之異質接合雙載子電晶體中，儘管在集極電流如此大的情況下也能得到高電流放大率β，因此，亦可提高電流增益截止頻率的最大值 f_{Tmax}，相較於未形成 δ 摻雜

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（25）

Si層的異質接合雙載子電晶體，可提高25%左右。

另外，若提高SiGe基極層4中的Ge組成率，由於SiGe的臨界厚度的關係，會有產生差排之虞。順便一提，在下層爲Si之場合，$Si_{0.8}Ge_{0.2}$、$Si_{0.7}Ge_{0.3}$和$Si_{0.6}Ge_{0.4}$的臨界厚度分別爲180nm、56nm、25nm左右。

在此，提高臨界厚度的有效方法係由$Si_{1-x-y}Ge_xC_y$構成基極層。其理由是：藉由使Ge組成率爲40%以上，並在其中加入少量（幾%左右）的碳，就可以在不使射極-基極接合的能帶不連續值ΔE_v發生大變化的情況下減少晶格應變，結果可提高基極層的臨界厚度。就是說，藉由$Si_{1-x-y}Ge_xC_y$構成基極層，便可以在不超過臨界厚度的條件之下獲得更大的能帶不連續值ΔE_v。

另外，藉由在Si射極層5中形成δ摻雜Si層11以實效地提高勢壘高度，並令SiGe基極層4傾斜組成化（參照圖9）的HBT所獲得的高頻特性之改善效果係如在第1實施形態中已說明之圖5及圖6所示者。

總之，按照本實施形態有關之異質接合雙載子電晶體（HBT），能獲得以下之效果。

第1，藉由在Si射極層5內形成可在實效上增大勢壘高度的δ摻雜Si層11，射極-基極接合的價帶中的能帶不連續值ΔE_v得以實質上的增大（參照式（2）），故可謀求提高電流放大率β。也就是說，由於形成有用以抑制電洞從SiGe基極層4反向注入Si射極層5的δ摻雜Si層11，式（2）中所示的從基極層流向射極層的電流Jp減少，從而電流放

經濟部智慧財產局員工消費合作社印製

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（ 26 ）

大率β提高。不管射極-基極接合是否是異質接合，均能獲得所述效果。因此，不但是 HBT，普通的雙載子電晶體也能發揮同樣的效果。

第 2，由於在 Si 射極層 5 內形成 δ 摻雜 Si 層 11，並使 SiGe 基極層 4 的組成傾斜化，即爲使 SiGe 基極層 4 的帶隙從與 Si 射極層 5 相接的區域向與 Si 集極層 3 相接的區域減少而改變 SiGe 基極層 4 中的 Ge 組成率，故能謀求提高電流增益截止頻率 f_T。如上所述，在習知之均勻基區 HBT 中，如果爲降低基極電阻而增加基區摻雜濃度，會導致電洞反向注入量之增加，故不能確保足够的電流增益了。相對於此，在本發明的 HBT 中，藉由 δ 摻雜 Si 層 11 可實效地提高異質接合部的勢壘高度。因此，即便在 SiGe 基極層 4 中採用傾斜組成結構來減小射極-基極接合的異質接合所產生的能帶不連續值，並提高基區摻雜濃度，仍能確保足够高的勢壘，故能抑制電洞的反向注入。就是說，能將摻有高濃度雜質的基極層傾斜組成化。此係習知技術中不能做到者。結果，可縮短電子的基區渡越時間，從而高頻特性得以提高。

第 3，藉由令基極層傾斜組成化，可縮短基區渡越時間，因此基極層的厚度就可以做得愈厚。結果，基極電阻下降，可希望提高最大振蕩頻率 fmax。

第 4，即使 Ge 組成率低，也能確保足够的電流增益，故可抑制採用高 Ge 組成率時因在隨後過程中的累積熱而引起的差排問題之產生。亦即，在採用均勻組成基極層的習知之 HBT 中，要在 SiGe 基極層中摻入高濃度雜質時，必須

（請先閱讀背面之注意事項，填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 27 ）

設 SiGe 基極層的 Ge 組成率高，結果，與 Si 集極層之間的晶格常數之差變大，以致因晶格常數之差而產生差排的臨界厚度變小的問題發生。可是，在本實施形態中，藉由形成 δ 摻雜 Si 層 11 可實效地提高勢壘高度，因此，SiGe 基極層 4 的 Ge 組成率設得不高，也能得到足够的高頻特性。另外，低 Ge 組成率也能確保足够的電流增益，所以可抑制採用高 Ge 組成率時因在隨後過程中的累積熱所引起的差排問題之產生。換言之，也能得到可提高熱預算之效果。亦即，對器件的製程餘量和信賴性的提高也有效果。

第 5，雙載子電晶體的溫度特性也得以提高。即，高溫時，SiGe 基極層 4 的價帶中的電洞的濃度分布向下移動，因此，雙載子電晶體的電流放大率 β 呈隨着溫度 T 的昇高而降低的特性。在能帶不連續值 ΔEv 小之場合，此傾向特別顯著。相對於此，按照本發明的雙載子電晶體，藉由 δ 摻雜 Si 層 11 對電洞反向注入的抑制功能，在高溫下也能得到高電流放大率 β。

綜上所述，藉由在異質接合雙載子電晶體的射極層 5 內的射極-基極接合附近形成 δ 摻雜 Si 層 11，可謀求提高電流增益及高頻特性。

還有，爲了確保所述 δ 摻雜 Si 層 11 的阻擋功能，較佳者將 δ 摻雜 Si 層 11 全體形成在較射極-基極間的使用電壓下的缺乏區（使用電壓施加於射極-基極間時產生損耗的區域）爲更往外且與缺乏區鄰接的區域中。其理由是：如果 δ 摻雜 Si 層 11 的一部份處於缺乏區內，勢壘高度降低，從

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 28 ）

而發生對電洞反向注入的抑制功能減少之處。但是，δ摻雜 Si 層 11 宜爲形成在 Si 射極層 5 內且離 SiGe 基極層 4 的距離不超過電洞的擴散長度的位置上。

在本實施形態中，對異質接合雙載子電晶體單體的特性之提高進行了說明，不過當然也可將本發明的 HBT 應用於將雙載子電晶體和 CMOS 積集之 BiCMOS 器件中的雙載子電晶體。

又在本實施形態中，以 NPN 型 SiGeHBT 爲例進行了說明，但當然也可適用於 PNP 雙載子電晶體。此外，如已說明過者，本發明亦可適用於非 HBT 的普通同質接合雙載子電晶體或者將 GaAs、AlGaAs 等 III-V 族化合物半導體層重疊之異質接合雙載子電晶體。

（第 3 實施形態）

圖 13 顯示本實施形態有關之將由 Si／SiGe 超晶格所構成的多重量子障壁形成在集極層中的 NPN 異質接合雙載子電晶體的剖面結構。如該圖所示，在 Si 基板 1 上面依次疊層形成了摻有高濃度砷的 n 型 Si 子集極層 2、摻有砷的 n 型 Si 集極層 3、摻有高濃度硼的 p 型 SiGe 基極層 4、摻有砷的 n 型 Si 射極層 5 以及摻有高濃度砷的 n 型 Si 射極接觸層 6。此外，在 Si 子集極層 2、SiGe 基極層 4 及 Si 射極接觸層 6 上面分別形成有集極 20、基極 21 及射極 22。

在此，高濃度 n 型 Si 子集極層 2 的厚度約爲 500nm，此層中砷（n 型雜質）的濃度約爲 $2\times10^{19}cm^{-3}$。n 型 Si 集極層 3 的厚度約爲 650nm，此層中砷的濃度約爲 $1\times10^{17}cm^{-3}$。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4 規格（210×297 公釐）

五、發明說明（ 29）

高濃度 p 型 SiGe 基極層 4 的厚度約爲 50nm，此層中硼（p 型雜質）的濃度約爲 $1\times10^{19}cm^{-3}$。n 型 Si 射極層 5 的厚度約爲 100nm，該層中砷的濃度約爲 $2\times10^{18}cm^{-3}$。高濃度 n 型 Si 射極接觸層 6 的厚度約爲 50nm，此層中砷的濃度約爲 $2\times10^{19}cm^{-3}$。這些層均係由 MBE 法依次疊層而形成者。

並且，在所述 Si 集極層 3 內的集極-基極接合部附近設有 MQB 層 12，此層係交互疊層超薄膜的 Si 層和 SiGe 層而形成的超晶格結構的多重量子障壁部。設定此 MQB 層 12 的組成及厚度以使它能反射作爲波要從 SiGe 基極層 4 射入 Si 集極層 3 的電洞，且能使入射波和反射波成爲互相加強的相位。就是說，MQB 層 12 係將厚度爲 L1 的 SiGe 勢阱層 12a 和厚度爲 L2 的 Si 勢壘層 12b 交互疊層而構成者，而且與第 1 實施形態一樣，設定所述各勢阱層 12a 和所述各勢壘層 12b 的厚度及組成以滿足下式（3）的關係。

$$\left.\begin{aligned}\frac{\sqrt{2m_1^{*}E}}{h}\cdot L_1&=\frac{2m-1}{4}\\ \frac{\sqrt{2m_2^{*}(E-\Delta Ev)}}{h}\cdot L_2&=\frac{2n-1}{4}\end{aligned}\right\}\quad\cdots\cdots\cdots\ (3)$$

m_1^{*} ：SiGe 層（勢阱層）中的電洞的有效質量

m_2^{*} ：Si 層（勢壘層）中的電洞的有效質量

L_1 ：SiGe 層（勢阱層）的厚度

L_2 ：Si 層（勢壘層）的厚度

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210×297 公釐）

五、發明說明（ 30 ）

E　　：入射電洞的能量

ΔEv　　：Si／SiGe異質接合的價帶不連續值

h　　：蒲朗克常數

m、n　　：整數

具體而言，本實施形態的MQB層12係以厚爲1.5nm的Si組成的勢壘層12b和厚爲1.5nm的$Si_{0.8}Ge_{0.2}$組成的勢阱層12a爲一組，從而將它們疊層5組而構成的超晶格層。此時，藉MQB層12而實質上被增大的勢壘高度約係130meV。

再者，SiGe基極層4採用傾斜組成基區之結構，其中Ge組成率係沿從與Si射極層5接觸的區域到與Si集極層3接觸的區域之方向，從0%幾乎連續地增加到20%。因此，SiGe基極層4中的電洞所感受到的勢壘高度爲由Si／$Si_{0.8}Ge_{0.2}$組成的基極-集極間的異質接合所產生的價帶偏置量150meV加上由MQB層12實質上被提高的勢壘高度130meV的合計280meV，從而能充分地抑制從SiGe基極層4注入的少數載子積累在Si集極層3中。

圖14係本實施形態有關之在Si集極層3內形成由Si／SiGe超晶格所構成的多重量子障壁層的NPN異質接合雙載子電晶體的能帶圖。如該圖所示，在Si集極層3內的集極-基極接合附近形成有將5組Si勢壘層12b和$Si_{0.8}Ge_{0.2}$勢阱層12a疊層而成的多重量子障壁。於是，藉由此MQB層12形成了如圖14中的虛線所示的電位障壁。該電位障

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（ 31 ）

壁具有對要從 SiGe 基極層 4 注入 Si 集極層 3 的電洞進行反射的作用。藉由此作用，要從 SiGe 基極層 4 注入的電洞所感受到的勢壘高度實效上增加了 130meV 左右。由於此實效上的勢壘高度增加，即使增加 SiGe 基極層 4 的電洞濃度，也能抑制電洞注入於 Si 集極層 3 中，結果 Si 集極層 3 中的少數載子的累積量減少，從而動作速度得以提高。

另外，藉由在集極層中形成 MQB 層 12 可增加的勢壘高度 ΔUe 的計算模式係與在射極層中形成 MQB 層的第 1 實施形態相同（如圖 3 所示）。亦即，茲就構成 MQB 層 12 的 5 組 Si／SiGe 超晶格結構的 ΔUe，以 Si／$Si_{0.8}Ge_{0.2}$、Si／$Si_{0.7}Ge_{0.3}$ 及 Si／$Si_{0.6}Ge_{0.4}$ 之三種情況爲例計算之。此時，勢阱層 12a 和勢壘層 12b 之間的各異質接合的價帶中的能帶不連續值 ΔEv 分別爲 150meV、225meV 和 300meV。但在本實施形態中，均設勢阱層 12a 和勢壘層 12b 的厚度爲 1.5nm，因此實際數值係異於圖 3 中所示者。

此外，相對於勢阱層 12a 和勢壘層 12b 的疊層組數之變化而對由 MQB 層 12 可增加的勢壘高度 ΔUe 進行計算之結果也係如圖 4 所示者。

又在本實施形態中，與第 1 實施形態同樣，當用 SiGe 作 MQB 層 12 內的勢阱層 12a 時，爲了提高勢壘高度 ΔUe，必須進一步提高勢阱層 12a 中的 Ge 組成率。可是，隨着 Ge 組成率的提高，却會發生因 SiGe 的臨界厚度的關係而產生差排之擔憂。順便一提，在由 Si 構成下層之場合，$Si_{0.8}Ge_{0.2}$、$Si_{0.7}Ge_{0.3}$ 和 $Si_{0.6}Ge_{0.4}$ 的臨界厚度分別爲 180nm、56nm

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 32 ）

和 25nm 左右。

在此，提高臨界厚度的有效方法係將 MQB 層 12 內的勢阱層 12a 及勢壘層 12b 分別由 $Si_{1-x-y}Ge_xC_y$ 及 Si 構成。此係因爲藉由設 Ge 組成率爲 40%以上，並在其中加入少量（幾%左右）的碳，就可以在不使集極-基極接合的能帶不連續值 ΔEv 發生大變化的情況下減少晶格應變，結果可提高勢阱層 12a 的臨界厚度之故。就是說，藉由 $Si_{1-x-y}Ge_xC_y$／Si 構成 MQB 層 12，便可在不超過臨界厚度的條件之下獲得更大的能帶不連續值 ΔEv，結果，能有效地抑制電洞從 SiGe 基極層 4 注入於 Si 集極層 3 中。

如上所述，藉由在異質接合雙載子電晶體的基極-集極接合附近的 Si 集極層 3 一側形成 MQB 層 12，能實效地提高基極-集極間的異質接合的勢壘高度，從而可抑制從 SiGe 基極層 4 向 Si 集極層 3 的少數載子注入。結果，Si 集極層 3 中的少數載子的累積量減少，可希望提高雙載子電晶體的動作速度。

在本實施形態中，對異質接合雙載子電晶體單體的特性之提高進行了說明，但當然也可以將本實施形態的 HBT 應用於將雙載子電晶體和 CMOS 積集之 BiCMOS 中的雙載子電晶體。

另外，當以本實施形態中所示的異質接合雙載子電晶體（該異質接合雙載子電晶體在其集極層中形成有對少數載子的多重量子障壁）的基極-集極 PN 接合爲組成單元而構成積體電路時，該電路的動作速度當然也得以提高。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4 規格（210×297 公釐）

五、發明說明（ 33）

（第 4 實施形態）

圖 15 係具有如上述第 3 實施形態所示之在集極層內形成 MQB 層的 Si／SiGe 異質接合雙載子電晶體的 I^2L 元件的剖面圖。圖 16 係此 I^2L 元件的等效電路圖。

以下，茲就圖 15 所示的 I^2L 元件的結構，佐以圖 16 說明之。本實施形態的 I^2L 元件包括：n^+型半導體區域 51；設在該半導體區域 51 上面，作爲 PNP 雙載子電晶體的基極層或者作爲 NPN 雙載子電晶體的射極層均能起作用的 n 型 Si 共同擴散層 52；在所述 Si 共同擴散層 52 中摻入 p 型雜質而形成的 PNP 雙載子電晶體的 Si 射極層 53 和 Si 集極層 54；形成在所述 Si 共同擴散層 52 上面之 I^2L 元件的 p 型 SiGe 基極層 55；形成在該 SiGe 基極層 55 上面之 NPN 雙載子電晶體的兩個 n 型 Si 集極層 56a、56b；覆蓋基板全面的絕緣層 57；穿過絕緣層 57 與 Si 集極層 56a、56b 接觸的 NPN 雙載子電晶體的兩個集極 70a、70b；穿過絕緣層 57 與 SiGe 基極層 55 接觸的 I^2L 元件的基極 71；穿過絕緣層 57 與 PNP 雙載子電晶體的 Si 射極層 53 接觸的 I^2L 元件的注入電極 72；以及穿過絕緣層 57 與 Si 共同擴散層 52 接觸的接地電極 73。在此，所述 I^2L 元件的 SiGe 基極層 55 既能作爲 NPN 雙載子電晶體的基極層又能作爲 PNP 雙載子電晶體的集極接觸層起作用。本 I^2L 元件被設計爲：往注入電極 72 中注入用以驅動 PNP 型電晶體的電流，往基極 71 中輸入 I^2L 元件用的輸入信號，從介以電路（圖中未示）與電源電壓連接之各集極 70a、70b 取出來自

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 34）

I^2L 元件的輸出信號。圖 15 中的箭號分別顯示 PNP 雙載子電晶體及 NPN 雙載子電晶體的電流方向。

在此，Si 集極層 56a、56b 中砷（n 型雜質）的濃度約爲 $1\times10^{17}cm^{-3}$。另外，靠近 Si 集極層 56a、56b 表面的區域中形成有摻有高濃度砷（$1\times10^{20}cm^{-3}$ 左右）的接觸層（圖中未示）。SiGe 基極層 55 中硼（p 型雜質）的濃度約爲 $2\times10^{18}cm^{-3}$。Si 射極層 53 中硼的濃度約爲 $1\times10^{19}cm^{-3}$。Si 集極層 54 中硼的濃度約爲 $1\times10^{19}cm^{-3}$。Si 共同擴散層 52 中磷的濃度約爲 $1\times10^{18}cm^{-3}$。

此 I^2L 元件按如下所述進行動作。往基極 71 中輸入低電壓信號“L”時，PNP 雙載子電晶體中的電流按圖中的實線方向流過，NPN 雙載子電晶體的基極電壓降低，從而 NPN 雙載子電晶體斷開。此時，與電源電壓連接的集極 70a、70b 的電壓昇高，從而輸出“H”信號。另一方面，在基極 71 中輸入高電壓信號“H”時，電流則在 PNP 雙載子電晶體中按圖中的虛線方向流過，NPN 雙載子電晶體的基極電壓昇高，從而 NPN 雙載子電晶體接通。結果，集極 70a、70b 的電壓下降從而輸出“L”信號。就是說，此 I^2L 元件能起 NOT 電路（反相器）的作用。

本實施形態有關之 I^2L 元件的特徵爲：在所述兩層 Si 集極層 56a、56b 內分別形成有與上述第 1 實施形態同樣的 MQB 層 60a、60b。

這種 I^2L 元件能起與由 CMOS 器件的 PFET 和 NFET 所構成之反相器同樣的作用。並且，由於 I^2L 元件不如 CMOS

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 35 ）

器件般之需要元件隔離膜，因此有利於高積體化。然而，在習知之 I^2L 元件中，由於其中的 NPN 雙載子電晶體的集極層中會有少數載子之累積，故存在有切換開關所需的時間變長的缺點。因此，不經常在半導體積體電路中採用 I^2L 元件。

相對於此，按照如本實施形態的 I^2L 元件的結構，由於在 Si 集極層 56a、56b 中設有用來阻止從基極層的電洞注入之 MQB 層 60a、60b，故不招致 Si 集極層 56a、56b 中的電洞（少數載子）之累積所引起的切換開關所需時間之增大，能夠發揮雙載子電晶體原來的高速動作性能。如此，在本實施形態的 I^2L 元件的結構中，能一並發揮其對高積體化有利之處及高速動作特性，從而能將它用作 Si 系異質接合器件中的反相器。此外，其耗電之少相較於 MOS 器件也毫不遜色。

並且，本實施形態的 I^2L 元件也有下述之結構上的優點。與 CMOS 器件不同，在 I^2L 元件的輸出側的 NPN 雙載子電晶體中，一般採用於 SiGe 基極層 55 上面形成 Si 集極層 56a、56b 的所謂集極層在上(collector-top)之結構，因此，該 I^2L 元件的結構適合於藉外延生長法形成 MQB 層 60a、60b。亦即，在通常的 Si／SiGe HBT 中一般採用於外延生長的 SiGe 基極層上面形成射極層的射極層在上(emitter-top)之結構，相對於此，因 I^2L 元件中有多數集極輸出之故，它採用在上方形成集極層之結構。其理由是：由於在 I^2L 元件中 NPN 雙載子電晶體的射區及基區分別係與定電流源之

（請先閱讀背面之注意事項，再寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS)A4 規格 (210 × 297 公釐)

五、發明說明（ 36 ）

PNP 雙載子電晶體的基區及集區成爲共同區，因此 NPN 型電晶體的基極層及集極層必然在射極層之上方外延生長。

如此，在 HBT 的基極-集極接合部的集極一側形成 MQB 層的 I^2L 元件亦可謂係易於製作的結構。

另外，在本實施形態中對使用 NPN 型 SiGe HBT 的 I^2L 元件進行了說明，但也可以使用 PNP 型 SiGe HBT 構成 I^2L 元件。

還有，在本實施形態的 I^2L 元件中也可以採用將 GaAs、AlGaAs 等 III-V 族化合物半導體層疊層之異質接合雙載子電晶體。

另外，在本實施形態中形成有兩個集極層，但也可以形成只有一個或者三個以上的集極層。

（第 5 實施形態）

以下，茲就令雙載子電晶體的基極-集極接合部可用作二極體的第 5 實施形態有關之半導體裝置進行說明。

如圖 17 所示，本實施形態的半導體裝置具有雙載子電晶體形成區及二極體形成區。該雙載子電晶體形成區及二極體形成區備有，除了電極之外，在共同製程中形成的共同構件。亦即，在由 LOCOS 膜 102 包圍之 Si 基板 101 的第 1、第 2 露出區 Rexp1、Rexp2 以及由各露出區 Rexp1、Rexp2 之間的基板內區域所構成的活性區中具備：Si 集極層 103；形成在 Si 集極層 103 之上的 p 型 SiGe 基極層 104；形成在 SiGe 基極層 104 上面的 n^+型 Si 射極層 105；與 Si 射極層 105 接觸的由多晶矽所構成的射極引出電極 106；以及形成在 Si

經濟部智慧財產局員工消費合作社印製
（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 37 ）

集極層 103 之內，且位於第 1 露出區 Rexp1 之下方區域的 MQB 層 110。在此，於第 1 露出區 Rexp1 及其周圍的 LOCOS 膜之上藉由外延生長法形成有包含 Si 集極層 103 的第 1 單晶矽膜，在其全體中形成有與 MQB 層 110 相同的超晶格疊層結構。還有，藉由將射極引出電極 106 用作光罩的離子植入法，在第 1 單晶矽膜之內除射極引出電極 106 正下方的區域中植入有 p 型雜質。在第 1 單晶矽膜上形成有 SiGe 基極層 104，並在 SiGe 基極層 104 之上外延生長了第 2 單晶矽膜。在該第 2 單晶矽膜之內除射極引出電極 106 正下方的區域係矽化物層 108；位於射極引出電極 106 正下方的區域則係 Si 覆層 109。藉由擴散法從射極引出電極 106 將高濃度 n 型雜質導入於 Si 覆層 109 中，形成了上述 Si 射極層 105。再者，於第 2 露出區 Rexp2 及其周圍的 LOCOS 膜 102 之上形成有與 Si 集極層 103 接觸的由多晶矽所構成的集極引出電極 111。還有，在基板上形成有由矽氧化膜所構成的絕緣層 112。

在此，Si 集極層 103 中砷（n 型雜質）的濃度約爲 $1\times10^{17}cm^{-3}$。SiGe 基極層 104 的厚度約爲 50nm，該層中硼（p 型雜質）的濃度約爲 $1\times10^{19}cm^{-3}$。Si 覆層 109 的厚度約爲 100nm，該層內的 Si 射極層 105 中砷的濃度約爲 $2\times10^{18}cm^{-3}$。

本實施形態的特徵爲：在 NPN 雙載子電晶體中，在絕緣層 112 之上形成有與射極引出電極 106 連接的 Al 射極 115、與 Si 基極層 104 上面的矽化物層連接的 Al 基極 116 以及 Al 集極 117，相對於此，在二極體中未形成相當於射極的電

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 38 ）

極。亦即，只形成相當於NPN雙載子電晶體的基極116的Al陽極118及相當於NPN雙載子電晶體的集極117的Al陰極119。換言之，本實施形態中的二極體雖具有與NPN雙載子電晶體相同的射極層、基極層及集極層結構，但未形成連接於射極層的電極，只設有分別連接於基極層、集極層的陽極、陰極。

本實施形態的半導體裝置備有能發揮與第3實施形態同樣效果的異質接合雙載子電晶體及具有異質接合的二極體。並在該二極體中，與陰極119連接之Si集極層103之內且與SiGe基極層104之接合部附近形成有MQB層110，因此藉由抑制電洞的累積可謀求提高動作速度。

又在本實施形態中，以NPN型SiGeHBT爲例進行了說明，但不用說亦可適用於PNP雙載子電晶體。此外，如已說明過者，本實施形態亦可適用於非HBT的普通同質接合雙載子電晶體或者將GaAs、AlGaAs等III-V族化合物半導體層重疊之異質接合雙載子電晶體。

[發明之效果]

綜上所述，按照本發明的第1雙載子電晶體，在射極-基極接合附近的射極層一側形成由組成互異之超薄膜交互疊層之超晶格結構所構成的多重量子障壁(Multi-Quantum Barrier: MQB)，利用其對載子的反射效應，實效地增加異質障壁的高度（勢壘高度）。因此，能抑制載子從基極層反向注入射極層，可希望提高電流放大率β。並且，由於緩和了對基極層結構的限制，又可希望提高電流增益截止頻率 f_T

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

五、發明說明（ 39）

及最大振蕩頻率 fmax。

按照本發明的第 2 雙載子電晶體，在射極-基極接合附近的射極層一側形成摻質濃度較射極層爲高的高濃度摻雜層以調變其能帶，形成電位障壁，如此實效地增加勢壘高度。因此，能抑制載子從基極層反向注入射極層，可希望提高電流放大率β，並由於緩和了對基極層結構的限制，又可希望提高電流增益截止頻率 fT 及最大振蕩頻率 fmax。

按照本發明的半導體裝置，在靠近集極-基極接合的集極層內形成由組成互異之超薄膜交互疊層之超晶格結構所構成的多重量子障壁(Multi-Quantum Barrier: MQB)，利用其對載子的反射效應，實效地增大異質障壁高度（勢壘高度）。因此，可抑制從基極層的少數載子的注入，藉而可抑制少數載子累積於集極層中，可謀求提高動作速度。

[附圖之簡單說明]

圖 1 爲第 1 實施形態有關之將由 Si／SiGe 所構成之爲多重量子障壁部的 MQB 層形成在射極層中的 NPN 異質接合雙載子電晶體的剖面圖。

圖 2 爲第 1 實施形態有關之將由 Si／SiGe 所構成之爲多重量子障壁部的 MQB 層形成在射極層中的 NPN 異質接合雙載子電晶體的能帶圖。

圖 3 爲藉由電晶體中的 MQB 層可增加的勢壘高度ΔUe 的計算模式能帶圖。

圖 4 顯示藉由 MQB 層可增加的勢壘高度ΔUe 的計算結果。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準 (CNS)A4 規格 (210×297 公釐)

五、發明說明（ 40）

圖 5 顯示就在藉由 MQB 層來提高勢壘高度，並採用傾斜組成基區的本發明之 HBT 中，基區渡越時間相對於習知之均勻基區 HBT 可縮短之程度進行計算的結果。

圖 6 顯示就在藉由 MQB 層來提高勢壘高度的同時，令基極層之組成傾斜化，並增加基極層厚度的第 1 實施形態的 HBT 中，最大振蕩頻率 fmax 相對於習知之均勻基區 HBT 可提高[illegible]度進行計算的結果。

圖 7 [illegible]顯示藉由第 1 實施形態之雙載子電晶體所獲得的溫度[illegible]之提高效果的能帶圖及溫度-電流放大率之特性圖。

圖 8 爲第 2 實施形態有關之在射極層中形成 δ 摻雜 Si 層的 NPN 異質接合雙載子電晶體的剖面圖。

圖 9 爲第 2 實施形態有關之在射極層中形成 δ 摻雜 Si 層的 NPN 異質接合雙載子電晶體的能帶圖。

圖 10 爲在射極層中未形成 δ 摻雜 Si 層的 NPN 異質接合雙載子電晶體的能帶圖。

圖 11 爲 δ 摻雜 Si 層的載子濃度與實效上可增大的勢壘高度的關係圖。

圖 12 爲在射極層中形成 δ 摻雜 Si 層及未形成 δ 摻雜 Si 層的 NPN 異質接合雙載子電晶體之中的集極電流對電流放大率 β 的關係圖。

圖 13 爲第 3 實施形態有關之將由 Si／SiGe 所構成的爲多重量子障壁部的 MQB 層形成在集極層中的 NPN 異質接合雙載子電晶體的剖面圖。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 41）

圖 14 爲第 3 實施形態有關之將 MQB 層形成在集極層中的 NPN 異質接合雙載子電晶體的能帶圖。

圖 15 爲第 4 實施形態有關之將 MQB 層形成在兩個集極層中之 I^2L 元件的剖面結構圖。

圖 16 爲第 4 實施形態有關之 I^2L 元件的等效電路圖。

圖 17 爲具有在集極層中形成 MQB 層之雙載子電晶體及只利用雙載子電晶體的基區、集區之二極體的半導體裝置的剖面圖。

圖 18 爲習知之採用傾斜組成基區之 SiGe 系 NPN 型異質接合雙載子電晶體的能帶圖。

圖 19 爲習知之採用均勻組成基區之 SiGe 系 NPN 型異質接合雙載子電晶體的能帶圖。

[符號之說明]

1　Si 基板

2　Si 子集極層

3　Si 集極層

4　SiGe 基極層

5　Si 射極層

6　Si 射極接觸層

10　MQB 層

10a　勢阱層

10b　勢壘層

11　δ 摻雜 Si 層

12　MQB 層

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4 規格（210 × 297 公釐）

五、發明說明（ 42）

12a	勢阱層
12b	勢壘層
20	集極
21	基極
22	射極
51	Si基板
52	Si共同擴散層
53	Si射極層
54	Si集極層
55	SiGe基極層
56	Si集極層
57	絕緣層
60	MQB層
60a	勢阱層
60b	勢壘層
70	集極
71	基極
72	注入電極
101	Si基板
102	LOCOS膜
103	Si集極層
104	SiGe基極層
105	Si射極層
106	射極引出電極

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（ 43）

107	絕緣層
108	矽化物層
109	Si覆層
110	MQB層
111	集極引出電極
112	絕緣層
115	Al射極
116	Al基極
117	Al集極
118	Al陽極
119	Al陰極
Rexp1	第1露出區
Rexp2	第2露出區

（請先閱讀背面之注意事項再寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

四、中文發明摘要（發明之名稱：雙載子電晶體及半導體裝置）

本發明提供一種於微波頻帶等中之電流放大率、電流增益截止頻率、最大振蕩頻率等高頻特性優異之雙載子電晶體及半導體裝置。

在異質接合雙載子電晶體的 Si 射極層 5 內之基極-射極接合附近的區域中設有由組成互異之超薄膜勢阱層 10a 及勢壘層 10b 交互疊層形成的爲多重量子障壁部的 MQB 層 10。藉此，利用 MQB 層 10 能將要從 SiGe 基極層 4 流向 Si 射極層 5 之電洞反射之作用，實效上提高勢壘高度，藉而抑制電洞從 SiGe 基極層 4 反向注入於 Si 射極層 5 中。結果，即使增加基區摻雜濃度，藉 MQB 層 10 仍能抑制載子反向注入，能得到足够的電流放大率，並能提高最大振蕩頻率。

英文發明摘要（發明之名稱：バイポーラトランジスタ及び半導体装置）

マイクロ波帯域などにおける電流増幅率，電流利得遮断周波数，最大発振周波数などの高周波特性が優れたバイポーラトランジスタを提供する。

ヘテロバイポーラトランジスタのＳｉエミッタ層５内のベース・エミッタ接合付近の領域に、互いに組成が異なる超薄膜のウエル層１０ａ及びバリア層１０ｂを交互に積層した多重量子障壁部であるＭＱＢ層１０が設けられている。これにより、ＳｉＧｅベース層４からＳｉエミッタ層５に流れようとするホールが、ＭＱＢ層１０によって反射される作用を利用して、実効的なバリア高さを増大させ、ＳｉＧｅベース層４からＳｉエミッタ層５へのホールの逆注入を抑制する。その結果、ベースドーピング濃度をあげても、ＭＱＢ層１０によりキャリアの逆注入が抑制され、十分な電流増幅率が得られるとともに、最大発振周波数を向上できる。

（請先閱讀背面之注意事項再填寫本頁各欄）

裝 訂 線

經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

六、申請專利範圍

1. 一種由射極層、基極層及集極層所構成之雙載子電晶體，其特徵係在於：

在上述射極層內備有多重量子障壁部，該障壁部係將多層勢壘層及勢阱層交互重疊而構成者，藉而具有爲使從上述基極層注入之載子（射極層的少數載子）的入射波和反射波成爲互相增強的相位而反射載子之功能。

2. 如申請專利範圍第1項之雙載子電晶體，其中上述多重量子障壁部的勢壘層和勢阱層分別係由帶隙互異之半導體材料所構成。

3. 如申請專利範圍第2項之雙載子電晶體，其中包含上述多重量子障壁部的上述射極層中有多數載子渡躍之能帶的能帶不連續值實質上可忽略。

4. 如申請專利範圍第1至3項中任一項之雙載子電晶體，其中上述基極層受到應變。

5. 如申請專利範圍第1至3項中任一項之雙載子電晶體，其中上述射極層及基極層係由帶隙互異之半導體材料所構成；上述基極層的導帶和價帶之間的帶隙中包含沿從與上述射極層相接的區域向與集極層相接的區域帶隙減少之方向傾斜的部份。

6. 如申請專利範圍第1至3項中任一項之雙載子電晶體，其中上述基極層係由至少包含矽及鍺的半導體所構成。

7. 如申請專利範圍第6項之雙載子電晶體，其中上述多重量子障壁部具有將 $Si_{1-x}Ge_x$／Si 疊層之超晶格結構。

8. 如申請專利範圍第6項之雙載子電晶體，其中上述多

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

六、申請專利範圍

重量子障壁部具有將 $Si_{1-x-y}Ge_xC_y$／Si 疊層之超晶格結構。

9. 如申請專利範圍第 1 至 3 項中任一項之雙載子電晶體，其中上述多重量子障壁部係被形成在上述射極層內，並位於上述電晶體動作時由上述射極層和基極層之間的使用電壓所產生的缺乏區之外方。

10. 如申請專利範圍第 9 項之雙載子電晶體，其中上述多重量子障壁部中處於上述基極層側端部之勢壘層係被設在從上述射極層和基極層之間的缺乏區到與上述基極層側端部之勢壘層相鄰的勢阱層不產生載子隧穿的位置上。

11. 一種雙載子電晶體，包含：摻有第 1 導電型雜質之射極層、摻有第 2 導電型雜質之基極層以及摻有第 1 導電型雜質之集極層，其特徵係在於：

在上述射極層內具備摻有濃度較該射極層內爲高的第 1 導電型雜質之高濃度摻雜層。

12. 如申請專利範圍第 11 項之雙載子電晶體，其中上述高濃度摻雜層係厚度爲 10nm 以下之 δ 摻雜層。

13. 如申請專利範圍第 11 項之雙載子電晶體，其中上述高濃度摻雜層的第 1 導電型載子的濃度係 $1\times10^{19}cm^{-3}$ 以上。

14. 如申請專利範圍第 11 項之雙載子電晶體，其中上述高濃度摻雜層的第 1 導電型載子的濃度係上述射極層內的第 1 導電型載子濃度之 10 倍以上。

15. 如申請專利範圍第 11 至 14 項中任一項之雙載子電晶體，其中上述高濃度摻雜層係與形成在射極-基極接合部

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

六、申請專利範圍

之缺乏區鄰接者。

16. 如申請專利範圍第 11 至 14 項中任一項之雙載子電晶體，其中上述基極層的第 2 導電型載子的濃度較上述射極層的第 1 導電型載子的濃度爲高。

17. 如申請專利範圍第 11 至 14 項中任一項之雙載子電晶體，其中上述射極層和基極層係由帶隙互異之兩種半導體材料所構成，其中構成射極層之半導體材料的帶隙寬一些；在上述射極層和基極層之間具有異質接合部。

18. 如申請專利範圍第 17 項之雙載子電晶體，其中上述基極層受到應變。

19. 如申請專利範圍第 17 項之雙載子電晶體，其中上述基極層的導帶和價帶之間的帶隙中包含沿從與上述射極層相接的區域向與集極層相接的區域帶隙減少之方向傾斜的部份。

20. 如申請專利範圍第 17 項之雙載子電晶體，其中上述基極層係由至少包含矽及鍺的半導體所構成。

21. 一種半導體裝置，具備由射極層、基極層及集極層所構成之雙載子電晶體，其特徵係在於：

上述雙載子電晶體在上述集極層內具有多重量子障壁部，它係將多層勢壘層及勢阱層交互重疊而形成者，藉而具有爲使從上述基極層注入之載子（集極層的少數載子）的入射波和反射波成爲互相增強的相位而反射載子之功能。

22. 如申請專利範圍第 21 項之半導體裝置，其中上述多重量子障壁部的勢壘層和勢阱層分別係由帶隙互異之半導

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

412808

六、申請專利範圍

體材料所構成。

23. 如申請專利範圍第21項之半導體裝置，其中包含上述多重量子障壁部的上述集極層中有多數載子渡躍之能帶的能帶不連續值實質上可忽略。

24. 如申請專利範圍第21至23項中任一項之半導體裝置，其中上述基極層受到應變。

25. 如申請專利範圍第21至23項中任一項之半導體裝置，其中上述基極層係由至少包含矽及鍺的半導體所構成。

26. 如申請專利範圍第25項之半導體裝置，其中上述多重量子障壁部具有將 $Si_{1-x}Ge_x$／Si 疊層之超晶格結構。

27. 如申請專利範圍第25項之半導體裝置，其中上述多重量子障壁部具有將 $Si_{1-x-y}Ge_xC_y$／Si 疊層之超晶格結構。

28. 如申請專利範圍第21至23項中任一項之半導體裝置，其中上述多重量子障壁部係被形成在上述集極層內，並位於上述電晶體動作時由上述集極層和基極層之間的使用電壓所產生的缺乏區之外方。

29. 如申請專利範圍第28項之半導體裝置，其中上述多重量子障壁部中處於上述基極層側端部之勢疊層係被設在從上述集極層和基極層之間的缺乏區到與上述基極層側端部之勢疊層相鄰的勢阱層不產生載子隧穿的位置上。

30. 如申請專利範圍第21至23項中任一項之半導體裝置，其中進而備有以具有與上述雙載子電晶體的基極-集極接合相同結構的兩個區域爲構成單元的元件。

31. 如申請專利範圍第30項之半導體裝置，其中所述元

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

六、申請專利範圍

件係二極體。

32. 如申請專利範圍第21至23項中任一項之半導體裝置，其中進而備有其他雙載子電晶體，它具有設在與上述雙載子電晶體的基極層共同區域之集極層、設在與上述雙載子電晶體的集極層共同區域之基極層、以及射極層；它能起 I^2L 元件之作用。

33. 如申請專利範圍第32項之半導體裝置，其中至少還包含一個與上述雙載子電晶體的基極層連接之其他集極層；在所述至少一個的其他集極層的每一個之中形成有其他的多重量子障壁部，該障壁部係將多層勢壘層及勢阱層交互重疊而構成者，藉而具有爲使從上述基極層注入之載子（集極層的少數載子）的入射波和反射波成爲互相增強的相位而反射載子之功能。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）


Si層
L1
SiGe層
L2
Si層
22
6
21
5
10
3
4
20
2
1

圖 1


5
4
3
射區
基區
集區
10 MQB 層
勢阱層
勢壘層
10a
10b
225meV
150meV
L1
L2
缺乏區

圖 2



Si/SiGe(x=0.2) ΔEv=150meV
Si/SiGe(x=0.3) ΔEv=225meV
Si/SiGe(x=0.4) ΔEv=300meV

圖 3



圖 4


1.2
1.0
0.8
0.6
0.4
0.2
0
基區波躍時間縮短係數
0
50
100
150
200
250
300
350
基區帶隙的傾斜量 [meV]

圖 5


1.6
1.5
1.4
1.3
1.2
1.1
1.0
0.9
fmax 增大係數
0
50
100
150
200
250
300
350
基區帶隙的傾斜量 [meV]

圖 6



圖 7



圖 8


5
4
3
射區
基區
集區
導帶
費米能階
位能
價帶
位能（伏特）
1.00
0.50
0.00
-0.50
-1.00
0.000
0.100
0.200
0.300
0.400
0.500
0.600
0.700
0.800
缺乏區
距離 <微米>
11δ摻雜 Si 層

圖 9


5
4
3
射區
基區
集區
導帶
費米能階
位能
價帶
位能（伏特）
1.00
0.50
0.00
-0.50
-1.00
0.000
0.100
0.200
0.300
0.400
0.500
0.600
0.700
0.800
距離 <微米>

圖 10


200
150
100
50
0
勢壘高度 (meV)
1.00×10^18
1.00×10^19
1.00×10^20
1.00×10^21
δ摻雜 Si 層之載子濃度 (cm^-3)

圖 11



圖 12



圖 13



圖 14


INJ
B
C1
70a
C2
70b
56a
56b
60b
71
60a
72
73
55
N
N
P
57
P
P
52
N
53
PNP
54
NPN
51
N+

圖 15


PNP
INJ
P
N
NPN
P
N
C1
N
C2
B
P
N

圖 16


三極體形成區
雙載子電晶體形成區
Rexp2
Rexp1
Rexp2
Rexp1
101
102
103
104
105
106
108
109
110
111
112
115
116
117
118
119

圖 17



圖 18



圖 19