

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4023865号
(P4023865)

(45) 発行日 平成19年12月19日(2007.12.19)

(24) 登録日 平成19年10月12日(2007.10.12)

(51) Int. Cl.	F I
HO 1 L 21/205 (2006.01)	HO 1 L 21/205
C 3 O B 25/10 (2006.01)	C 3 O B 25/10
C 3 O B 25/14 (2006.01)	C 3 O B 25/14
HO 1 L 21/285 (2006.01)	HO 1 L 21/285 C

請求項の数 5 (全 15 頁)

(21) 出願番号 特願平9-96123
 (22) 出願日 平成9年4月14日(1997.4.14)
 (65) 公開番号 特開平10-74703
 (43) 公開日 平成10年3月17日(1998.3.17)
 審査請求日 平成16年2月6日(2004.2.6)
 (31) 優先権主張番号 08/631922
 (32) 優先日 平成8年4月12日(1996.4.12)
 (33) 優先権主張国 米国(US)

前置審査

(73) 特許権者 390040660
 アプライド マテリアルズ インコーポレ
 イテッド
 APPLIED MATERIALS, I
 NCORPORATED
 アメリカ合衆国 カリフォルニア州 95
 054 サンタ クララ パウアーズ ア
 ベニュー 3050
 (74) 代理人 100088155
 弁理士 長谷川 芳樹
 (74) 代理人 100092657
 弁理士 寺崎 史朗

最終頁に続く

(54) 【発明の名称】 改善されたステップカバレッジを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置

(57) 【特許請求の範囲】

【請求項1】

シリコン膜を形成する方法であって、

反応チャンバ内にウエハを配置するステップであって、前記基板は幅に対する深さのAspect比が2以上である開口部を持っているステップと、

前記反応チャンバ内のシリコン含有ガス分圧、前記反応チャンバ内の不純物ガス分圧及び前記シリコン膜の堆積速度を備える堆積条件と、前記シリコン膜のステップカバレッジとの関係を決定するステップであって、前記関係が、ステップカバレッジと数値Xとの関係であって、前記数値Xが、下記式

【数1】

$$X = \frac{(\text{シリコンガス})_{pp}}{(\text{不純物ガス})_{pp}^{\delta} \times Rd}$$

[式中、(シリコンガス)_{pp}は、シリコン含有ガス分圧であり、533～5333Paの値である。(不純物ガス)_{pp}は、不純物ガス分圧であり、0.49～2.7Paである。δは、0.7～0.85である。Rdは、堆積速度であり、50～120nm/minである。ステップカバレッジ、 $T_s / T_F \times 100\%$ である。ここで、 T_s はステップ表面上の膜厚、 T_F は平坦な表面上の公称膜厚]で表されるステップと、

前記関係により定められた堆積条件を用いて前記基板にシリコン膜を堆積するステップ

10

20

と、を含んでおり、

特定の基板パターン又は微細構造に対する単一パラメータ及びステップカバレッジの関係は、

(1) シリコンガス分圧及び不純物ガス分圧の第1の条件の下でシリコン膜を堆積する工程と、

(2) 前記堆積速度と前記ステップカバレッジを直接の測定により決定する工程と、

(3) 前記工程(1)と前記工程(2)を異なるシリコンガス分圧及び不純物ガス分圧を用いて少なくとも更に2回以上繰り返す工程と、

(4) ステップカバレッジと値Xの関係を示すプロットを生成する工程と、を経ることにより決定される方法。

10

【請求項2】

幅に対する深さのアスペクト比が2以上である開口部を持っている基板にシリコン膜を堆積する装置であって、

反応チャンバと、

前記反応チャンバ内のサセプタと、

加熱源と、

前記反応チャンバのプロセスガス注入ポートと、

シリコン膜のステップカバレッジと、シリコン含有ガス分圧、不純物ガス分圧及び前記シリコン膜の堆積速度を備える堆積条件との関係を記憶するメモリと、を備え、

前記関係が、ステップカバレッジと数値Xとの関係であって、前記数値Xが、下記式

20

【数1】

$$X = \frac{(\text{シリコンガス})_{pp}}{(\text{不純物ガス})_{pp}^{\delta} \times Rd}$$

[式中、(シリコンガス)_{pp}は、シリコン含有ガス分圧であり、533～5333Paの値である。(不純物ガス)_{pp}は、不純物ガス分圧であり、0.49～2.7Paである。δは、0.7～0.85である。Rdは、堆積速度であり、50～120nm/minである。ステップカバレッジ、 $T_s / T_F \times 100\%$ である。ここで、 T_s はステップ表面上の膜厚、 T_F は平坦な表面上の公称膜厚]で表され、

30

特定の基板パターン又は微細構造に対する単一パラメータ及びステップカバレッジの関係は、

(1) シリコンガス分圧及び不純物ガス分圧の第1の条件の下でシリコン膜を堆積する工程と、

(2) 前記堆積速度と前記ステップカバレッジを直接の測定により決定する工程と、

(3) 前記工程(1)と前記工程(2)を異なるシリコンガス分圧及び不純物ガス分圧を用いて少なくとも更に2回以上繰り返す工程と、

(4) ステップカバレッジと値Xの関係を示すプロットを生成する工程と、を経ることにより決定される、シリコン膜を堆積する装置。

【請求項3】

40

パターン化された基板の上に堆積されるシリコン膜の堆積条件を決定する方法であって、

a) シリコン含有ガス分圧、不純物ガス分圧及び堆積速度を備える堆積条件とステップカバレッジとの関係を、前記パターン化された基板の上に形成される前記シリコン膜のために決定するステップであって、前記関係が、ステップカバレッジと数値Xとの関係であって、前記数値Xが、下記式

【数1】

$$X = \frac{(\text{シリコンガス})_{pp}}{(\text{不純物ガス})_{pp}^{\delta} \times Rd}$$

50

[式中、(シリコンガス) p_p は、シリコン含有ガス分圧であり、 $5.33 \sim 5.333 \text{ Pa}$ の値である。(不純物ガス) p_p は、不純物ガス分圧であり、 $0.49 \sim 2.7 \text{ Pa}$ である。 δ は、 $0.7 \sim 0.85$ である。 R_d は、堆積速度であり、 $50 \sim 120 \text{ nm/min}$ である。ステップカバレッジ、 $T_s / T_f \times 100\%$ である。ここで、 T_s はステップ表面上の膜厚、 T_f は平坦な表面上の公称膜厚] で表されるステップと、

b) 前記シリコン膜の堆積のために、堆積速度及び不純物ガス分圧を特定するステップと、

c) 前記膜のステップカバレッジを特定するステップと、

d) ステップ (a) で定義される前記関係及びステップ (b) で定義される前記不純物ガス分圧及び前記成長速度から、シリコン含有ガス分圧を決定するステップと、

10

e) ステップ (d) で定義される前記シリコンガス分圧及びステップ (c) で特定される不純物ガス分圧を用いて、前記シリコン膜を堆積するために、シリコン膜の堆積速度及び堆積温度の関係を決定するステップと、

f) ステップ (b) で特定される前記堆積速度及びステップ (e) で定義される成長速度及び堆積温度の関係をj用いて、前記シリコン膜の堆積温度を決定するステップと、

g) 前記ステップ (d) ~ (f) により決定された堆積条件を用いて、パターン化された基板上にシリコン膜を堆積するステップと、を含んでおり、

特定の基板パターン又は微細構造に対する単一パラメータ及びステップカバレッジの関係は、

(1) シリコンガス分圧及び不純物ガス分圧の第 1 の条件の下でシリコン膜を堆積する工程と、

20

(2) 前記堆積速度と前記ステップカバレッジを直接の測定により決定する工程と、

(3) 前記工程 (1) と前記工程 (2) を異なるシリコンガス分圧及び不純物ガス分圧を用いて少なくとも更に 2 回以上繰り返す工程と、

(4) ステップカバレッジと値 X の関係を示すプロットを生成する工程と、を経ることにより決定される方法。

【請求項 4】

前記堆積温度が特定の範囲内にあるか否かを決定し、範囲内がない場合に第 2 の堆積速度を特定するステップを備え、前記第 2 の堆積速度が前記第 1 の堆積速度以下であり、ステップ (c) , (d) , (e) 及び (f) を繰り返す請求項 3 に記載の方法。

30

【請求項 5】

前記堆積温度が特定の範囲内にあるか否かを決定し、範囲内がない場合に、第 2 の不純物ガス分圧を特定するステップを備え、前記第 2 の不純物ガス分圧が前記第 1 の不純物ガス分圧以下であり、ステップ (c) , (d) , (e) 及び (f) を繰り返す請求項 3 又は 4 に記載の方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体の作製の分野に関し、特に、改善されたステップカバレッジを有する、アモルファスシリコン膜及びポリシリコン膜を堆積するための方法及び装置に関する。

40

【0002】

【従来の技術】

ポリシリコン結晶体 (ポリシリコン) の薄膜及びアモルファスシリコンの薄膜は、半導体集積回路製造プロセスの至る所で使用されている。これらの膜は、例えば、ゲート電極、スタック又はトレンチコンデンサ、エミッタ、コンタクト、ヒューズ、及びアンチヒューズ (antifuse) の作製に使用される記憶密度を増加するために、デバイスの寸法が小さくなって $0.25 \text{ }\mu\text{m}$ 以下になるにつれて、集積回路のホール、ピア及びトレンチのアスペクト比 (アスペクト比 = 深さ / 幅) も増加しつつある。高アスペクト比 (アスペクト比

2.5) の開口部 (opening) を充填するために、良好なステップカバレッジ (ステップカバレッジ % = ステップ表面の膜厚 / 平面の膜厚 $\times 100\%$) を提供できる堆積プロセス

50

が、空隙の形成なしで、ホールの完全な充填の確保のために要求されている。

【0003】

十分なステップカバレッジを提供することのできる現行方法の一つとしては、低圧化学気相堆積(LPCVD)がある。LPCVDプロセスでは、反応容器は100~1000ミリトールの比較的低压に排気される。LPCVDプロセスに関して低压は、シリコン膜を低速(ドーピングされていない膜の場合は約100オングストローム/分、ドーピングされている膜の場合は約20オングストローム/分)で堆積させる。遅い堆積速度は、良好なステップカバレッジを提供しながら膜の堆積がおこなわれるようにする。nタイプ不純物がLPCVDバッチシステムに導入されて、その場(insitu)でドーピングされた膜を生成する場合、(品質の)劣等なステップカバレッジが生じる。更に堆積速度を減少することは、良好なステップカバレッジを得るために必要である。LPCVDプロセスは高品質の膜を形成することができるが、低堆積速度は、多数(例えば100枚以上)のウエハをバッチタイプの反応容器で同時に処理することを必要とする。複数のウエハを一台の装置で同時に処理する際の問題は、ウエハ毎にそしてバッチ毎に均一な膜厚及び不純物成分を得ることが困難であることである。膜厚における非均一性及びドーピングプロファイルは、作製された膜の電気的特性に強烈にに影響を及ぼし、それゆえ、作製されたデバイスの性能及び信頼性に強烈に影響を及ぼす。膜厚及び面積抵抗の均一性を制御することは、LPCVDバッチシステムにとって、ウエハサイズが300mm以上に増加した場合には、一層大きな課題となる。

10

【0004】

20

ウエハ全面に渡り、またウエハ毎に、正確な厚さ及びドーピング均一性を有するポリシリコン膜及びアモルファスシリコン膜を、作製するために、枚葉式CVDプロセスが用いられる。シリコンウエハにシリコン層を作製する枚葉式CVDプロセスは、低温高压シリコン堆積方法という名称であり、本譲受人に譲渡され、1991年8月9日に出願された米国特許7/742954号明細書に説明されている。このようなプロセスでは、反応チャンバ内で10~350トールの圧力がかかり、それが維持される。約10リットル/分の水素ガスが、525sccm以下のシラン(SiH_4) (シラン分圧は4トール以下)共にチャンバに供給され、一方基板は約600~750の温度に加熱される。ドーピングされていないポリシリコン膜は、これらの条件下で、約2000オングストローム/分までの速度で堆積される。枚葉式の方法で用いられるより高い圧力がポリシリコン膜の堆積速度を増加する。300sccmの、水素中の1%ホスフィン(PH_3) (PH_3 分圧約0.023トール)をガス混合物に含め、約650の温度に基板を加熱することにより、その場でリンがドーピングされたポリシリコン膜が堆積されることができる。このようなプロセスで、約 $1.5 \times 10^{21} / \text{cm}^3$ のリンを含む多結晶シリコン膜は、約1500オングストローム/分までの速度で堆積されることができる。

30

【0005】

【発明が解決しようとする課題】

上述した枚葉式CVDプロセスの問題は、ステップカバレッジが劣等であり、よって空隙の形成を引き起こすことなく高アスペクト比の開口部を充填するのに用いられることができないということである。空隙は、作製された集積回路の信頼性の問題及び不良を引き起こす。更に、その場でドーピングされた低抵抗率のシリコン膜を形成するために不純物がガス混合物に含まれると、ステップカバレッジは更に悪化する。

40

【0006】

このように、要望されるのは、高アスペクト比の開口部が製造可能な時間内で、空隙なしで充填されるように、枚葉式CVD装置内でその場でドーピングされたシリコン膜を高堆積速度及び良好なステップカバレッジで堆積する方法である。

【0007】

【課題を解決するための手段】

本発明は、高堆積速度で、高品質で、均一で、基板の表面にわたって良好なステップカバレッジを有するアモルファスシリコン及びポリシリコンを堆積するための方法及び装置を

50

説明する。本発明によると、基板は枚葉式化学気相堆積反応チャンバ内に置かれる。次に、反応チャンバは、20～300トールに減圧するように真空引きされる。その次に、基板は550～620の温度に加熱される。そして、シリコン含有ガスが、4～40トールのシリコン含有ガス分圧になるように反応チャンバに流入される。不純物ガスは、その場でドーブされたシリコン膜を提供するために、0～0.020トールの不純物ガス分圧になるようにガス混合物に含まれることができる。もし、要望があれば、引き続くアニールを、アモルファスシリコンを多結晶シリコンに変化するために用いることができる。本発明のプロセスは、均一な厚さ及び不純物プロファイルを有するアモルファスシリコン及びポリシリコン膜を形成するのに用いることができる。本発明のプロセスは、高アスペクト比の開口部において改善されたステップカバレッジを有するアモルファスシリコン及びポリシリコンを形成し、またプロセスを最適化するのに用いることができる。本発明のプロセスは、高アスペクト比の開口部をアモルファス又はポリシリコン(2.0)で、内部に空隙を作り出すことなく充填するのに用いることができる。

10

【0008】

【発明の実施の形態】

本発明は、高堆積速度で、改善されたステップカバレッジを有する、その場でドーブされたアモルファスシリコン又はポリシリコン薄膜を堆積する方法及び装置を説明する。以下の説明では、本発明の完全な理解を提供するために、具体的な厚さ等の多くの具体的な細部が明らかにされる。しかしながら、本発明はこれらの具体的な細部でなくとも実行されることができるとは当業者にとって明らかであろう。本発明を不必要にあいまいにしないように、他の例として周知の化学気相堆積(CVD)装置及びプロセスは、特に詳細には説明されてない。

20

【0009】

本発明は高堆積速度で、高品質で、均一な、基板の表面にわたって良好なステップカバレッジを有するアモルファスシリコン及び多結晶シリコン(ポリシリコン)を堆積するための方法及び装置を説明する。本発明は、高い全圧、高いシリコンガス分圧、及び低い温度を利用し、良好なステップカバレッジを達成する。本発明によると、基板は枚葉式化学気相堆積反応チャンバ内に置かれる。次に反応チャンバは真空引きされ、20～300トールに減圧される。その次に基板は550～620に加熱される。そして、シリコン含有ガスが、約500～1500sccmの速さで反応チャンバに供給され、4～40トールのシリコン含有ガス分圧となる。不純物ガスは、0～2.0sccmの速さで反応チャンバに供給されることができ、0～0.0020トールの不純物ガス分圧を作り出す。要望があれば、アニールステップを、アモルファスシリコンを多結晶シリコンに変化するのに用いることができる。本発明のプロセスは、均一な厚さ及びドーピングプロファイル、又は滑らかな上面を有するアモルファスシリコン及びポリシリコン薄膜を堆積するのに用いられる。本発明のプロセスは、高アスペクト比の開口部(2.0)を、空隙を作り出すことなく高堆積速度(約1000オングストローム/分)で充填するのに用いることができる。

30

【0010】

本発明に従い、基板100が提供される。基板100は、好ましくは単結晶シリコンウエハである。しかしながら、基板100は、シリコンウエハである必要はなく、ガリウム比素又は石英などの、他のタイプの基板であってもよい。基板100は、一般に、間隔をおかれて配置された複数の特徴部分すなわちホール102を含む。特徴部分102は、基板に形成されたトレンチ、基板に成長したフィールド酸化領域(field oxide regions)、及び中間層誘電体(an interlayer dielectric, ILD)に形成されたコンタクト及びビア開口部に起因するものであることができるが、これに限定されるものではない。本発明のプロセスは、現代の高密度ダイナミックランダムアクセスメモリ(DRAMS)の製造におけるトレンチ及び/又はスタックドコンデンサ(stacked capacitors)の形成の際の、高アスペクト比の開口部内のシリコン膜の堆積に理想的に適している。本発明は、集積回路の製造での使用に理想的に適しているが、同様に、これに限定されるものではないが、

40

50

フラットパネルディスプレイなどの他の製品の製造に適用できる。本発明の目的のため、基板 100 が本発明のシリコン膜が堆積される材料として画成される。

【0011】

本発明の方法を、図 2 のフローチャートを考慮して、述べ且つ記載する。ブロック 200 に示されているように本発明の第 1 ステップによると、図 3 に示されているように、例えば基板 100 等の基板が枚葉式リアクタ 300 に置かれる。図 3 に示されている枚葉式リアクタ 300 は、頂部 312、側壁 314 及び底部 318 を有し、内部に一枚のウエハ又は基板 100 がロードされることが出来るチャンバ 319 が画成されている。チャンバ 319 は、アプライドマテリアルズ製センチラ枚葉式チャンバツールで用いられているように、200 mm までのウエハを取り扱うように設計され、約 10 リットルの堆積を有している。要望があれば、300 mm 等のより大きなウエハを取り扱うための、より大きな堆積チャンバを用いることができることは、認められるべきである。加えて、本明細書で提供されるすべての流量は 10 リットルチャンバに関してのものであり、取り扱いが困難な大容量リアクタに対しては流量を調整する必要があることを当業者は認識するであろう。重要なことは、本明細書で提供されるガスの分圧を利用することである。

10

【0012】

基板 100 は、モータ（図示されていない）で回転されるペDESTAL又はサセプタ 322 に載置され、円筒状に対称な基板 100 に対して時間的に平均な環境が提供される。サセプタ外接予加熱リング (A susceptor circumscribing preheat ring) 324 は、側壁 314 によって支持されており、サセプタ 322 及び基板 100 を包囲している。リフトフィング 323 は、サセプタ 322 を貫通して形成されている穴（図示されていない）を貫通して、基板 100 の下側と係合し、その基板 100 をサセプタ 322 から持上げる。基板 100 及び予加熱リング 324 は、リアクタ 310 の外側に装着されている複数の高輝度ランプ 326 からの光によって加熱される。高輝度ランプ 326 は、好ましくは約 1.1 ミクロンの波長の赤外線 (IR) を発生するタングステンハロゲンランプである。リアクタの頂部 312 及び底部 318 は光に対してほぼ透明であり、外部ランプ 326 からの光が、リアクタ 310、加熱サセプタ 322 及び基板 100 に入ることができるようになっている。石英が頂部 312 及び底部 318 に使用されているが、その理由は、可視光及び赤外線を透過するからであり、内外の高い圧力差を支えることができる比較的強度の高い材質であるからであり、気体放出率が低いからである。パイロメータ等の、適切な頂部温度センサ及び適切な底部温度センサが、基板 100 の温度及びサセプタ 322 の温度を測定するようにそれぞれ配置されている。

20

30

【0013】

次に、図 2 のブロック 202 によると、チャンバ 319 は、排気ポート 332 を通して、ポンプ（図示されていない）によって、チャンバ 319 の圧力を大気圧から堆積圧力へと下げるために真空引きされる。堆積圧力とは、本発明のシリコン膜が堆積されときのチャンバ 319 内部の全圧である。本発明は、改善されたステップカバレッジを有する堆積速度を増加するために、比較的高い堆積圧力を用いている。本発明の堆積圧力は、好ましい 150 ~ 200 トールの圧力を含む 20 ~ 300 トールである。堆積圧力を高くすると、堆積速度は速くなる。堆積圧力の増加は、一定の成長速度での、プロセスのステップカバレッジを増加する。

40

【0014】

次に、ブロック 204 に示されているように、基板 100、予加熱リング 324 及びサセプタ 322 がランプ 326 によって、好ましい約 590 ~ 600 °C を含む、550 ~ 620 °C の堆積温度に加熱される。堆積温度が減少すると、堆積速度も減少し、ステップカバレッジは改善する。堆積されたシリコンについての厳密な結晶学的な性質は温度に依存する。本発明で使用される比較的低い堆積温度はアモルファスシリコンのみ堆積するが、高い堆積温度（610 °C 以上）ではいくらかのポリシリコンを膜に混入することができる。

【0015】

次に、図 2 のブロック 206 に示されているように、反応性ガスが反応チャンバ 319 に

50

供給される。堆積圧力及び温度は、反応性ガスが反応チャンバ319に流入する間特定の範囲に維持され、シリコン膜が堆積されようになっている。堆積中、反応性ガス流はガス流入ポート328から流れ込み、予加熱リング324を横切り、ガスは加熱され、シリコン膜を堆積するように基板100の表面を矢印330の方向に横切り、排出ポート332を通して外に出る。ガス流入ポート328は、導管334を介して、タンク336によって表されている1種のガス又は混合ガスを提供するガス供給源に接続されている。導管334、それぞれのポート338及び332を通るガス濃度及び/又はガス流量は、プロセスの均一性を最適化するプロセスガス流及び濃度プロファイルを生ずるように選択される。基板の回転及びランプ326からの熱によって引き起こされる熱勾配は、リアクタ300内のガスの流れに顕著に影響するが、流れのプロファイルの支配的な形態は、ガス流入ポート328から入り、予加熱リング324及び基板320を横切り、排出ポート332から出る層流である。

10

【0016】

本発明の好ましい実施形態によると、反応性ガスは、シリコン含有ガス、希釈不純物ガス及びキャリアガスを含んでいる。本発明によると、シリコン含有ガスは、チャンバ319に流入され、好ましい10～20トールの分圧を含む、4トール以上40トール以下の比較的高いシリコン含有ガス分圧を生じる。シリコン含有ガスは、好ましい約900 s c c mを含む500～1500 s c c mといった比較的高い流量が用いられる。高いシリコン含有ガス分圧は、膜の堆積速度を増加する。しかしながら、シリコン含有ガスの分圧があまりに高すぎると、チャンバ側壁に粒子及びシリコン堆積の原因となる。シリコン含有ガスは、好ましくはシラン(SiH_4)であるが、ジシラン(Si_2H_6)、ジクロロシラン(SiCl_2H_2)、トリクロロシラン(SiCl_3H)及びテトラクロロシラン(SiCl_4)等の他のシリコン含有ガスでもよい。しかしこれに限定されるものではない。

20

【0017】

本発明によると、不純物ガスは、好ましくは、その場でドーブされたシリコン膜を生産するために、反応性ガス混合物に含まれる。不純物ガスは、好ましい0.015トールを含む0～0.02トールの不純物ガス分圧を生じるように反応チャンバ319に供給される。(堆積されたシリコン膜の抵抗率が、不純物ガス/シリコンガス濃度比に逆比例することは、認識されるべきである。不純物ガス/シリコンガス濃度比が高くなると、膜の抵抗率は下がる。)比較的低い不純物ガス分圧(0.02トール以下)が本発明に使用されるが、その理由は、本発明で用いられる比較的低いプロセス温度及び高い堆積圧力が、シリコン膜の不純物の取り込みを増加するからである。上述したように、不純物ガスの添加は、膜のステップカバレッジを減少する。本発明で、堆積温度を比較的低い温度で維持することにより、低い抵抗率の膜を生産するために必要な不純物ガスの量を、より高い温度で同様の抵抗率の膜を生産するために必要な量より少なくする。このように、ドーブされたシリコン膜のステップカバレッジは改善される。本発明は、好ましい1.0 s c c mを含む0.10～2.0 s c c mの不純物ガス流量を使用するのが好ましい。不純物ガスは、好ましくは水素等のキャリアガスで、1%の希釈不純物ガス(すなわち希釈された不純物ガス=1%の不純物ガス及び99%のキャリアガス)を形成するように希釈される。希釈不純物ガスは、10～200 s c c mの速度で、また好ましくは100 s c c mで反応チャンバ319に供給される。フォスフィン(PH_3)が好ましい不純物ガスであるが、要望があれば、アルシン(AsH_3)等の他の不純物ガスを使用することもできるが、これに限定されるものではない。

30

40

【0018】

シリコン含有ガス及び希釈された不純物ガスは、水素、ヘリウム、アルゴン及び窒素等、しかしこれに限定されるものではないキャリアガスと共に反応チャンバ319に流入される。シリコン含有ガス及び希釈された不純物ガスは、反応チャンバ319に4～12 s l m(standares litter per minute)の速さで、また好ましくは8 s l mの速さで流入するキャリアガスに加えられる。

【0019】

50

反応性ガスは、望ましい厚さの(T)のシリコン膜104が基板100上に堆積されるまで反応チャンバ319に流入される。次にブロック208に示されるように、要望があれば、基板100はアニールされることができる。基板100は、堆積されたアモルファスシリコン又はアモルファス/ポリシリコン膜を低抵抗多結晶シリコンに変化させるためにアニールされることができる。このように、アモルファスシリコン膜は、膜のステップカバレッジを改善し、完全なホールの充填を確保するように、比較的低温で堆積されることができる。そして引き続きアニールによって低抵抗多結晶シリコン膜に変化させられる。どのような周知の方法及び装置も基板100をアニールするのに使用することができる。例えば基板100は、炉内で、約850、30分間、窒素雰囲気中でアニールされることができる。基板100のアニールは追加のステップを要求するが、DRAMプロセス等の多くの集積回路製造プロセスは、シリサイドの形成等の他の目的で引き続くアニールを要求しているので、スループットに影響することなくアニールステップは含まれることができる。本発明のアニールステップを用いることは、低抵抗多結晶膜が、空隙の形成なしで高アスペクト比の開口部に形成されることを可能にする。

10

【0020】

本発明のプロセスは、高品質のポリシリコン又はアモルファスシリコン膜を高不純物密度($> 2 \times 10^{20} / \text{cm}^3$)で、そしてそれゆえ低抵抗(0.7~1.0ミリオームcm)、高堆積速度(500~1200オングストローム/min)、及び優れたステップカバレッジ(80~95%)で形成することができる。本発明は、幅0.28ミクロン及びアスペクト比2.0である、基板100の開口部を、空隙の形成なしで高堆積速度で充填するのに確実に使用されることができる。

20

【0021】

本発明の他の新規な特徴は、ステップカバレッジ及び特有のパラメータXの間の新規な実験による関係である。ここでXは以下のように定義される。

【0022】

【数1】

$$X = \frac{(\text{シリコンガス})}{(\text{不純物ガス})^{\delta} \times R d}$$

30

(シリコンガス) p p = シリコン含有ガス分圧、

(不純物ガス) p p = 不純物ガス分圧、

$\delta = 0.7 \sim 0.85$ 、及び

R d = 堆積速度。

【0023】

Xが大きくなると、堆積プロセスのステップカバレッジがより良好になる。任意の堆積プロセスにおいて、ステップカバレッジは、シリコンガス分圧を増加すること、不純物ガス分圧を減少すること、堆積速度を減少すること又はこれらの組み合わせによって改善されることができる。堆積速度(R d)はそれ自身、温度、圧力及びシリコン及び不純物ガスの分圧といった堆積条件に依存するが、それは制御され測定される値である。加えて、C V Dプロセスに起因し、膜の不純物濃度は、指数定数(power constant) δ を有する不純物ガス濃度の指数の法則(power law)である。(指数定数 δ は典型的に0.7~0.85で、本発明の条件は0.75である。指数定数 δ は、例えばSIMS法を使用して、膜内の不純物ガス濃度に対するシリコンを、反応性ガス混合物内の不純物ガス濃度に対する種々のシリコンに対して測定することにより決定されることができる。膜中の不純物濃度に対するシリコン対、ガス混合物の不純物濃度に対するシリコンのプロットが生成されて、結果として生じるプロットの傾き又は比が、指数定数 δ となることができる。) ステップカバ

40

50

レージ及び単一(single)パラメータXの新規な関係は、すべての堆積パラメータを含み、特定のプロセスに対する堆積条件を最適化するのに、使用されることができる。つまり、堆積されたシリコン膜の堆積速度、膜抵抗、及びステップカバレッジは、前述で定義された単一パラメータにより、集積回路製造の特定の要件を満たすように膜堆積プロセスを最適化するために適合されることができる。

【0024】

本発明による、本発明の単一パラメータXを用いた、特定の製造要件に対する堆積条件の最適化する本発明の方法は、図4のフローチャート400で明らかにされる。第1のステップは、ブロック402で明らかにされるように、特定の基板パターン又は微細構造に対する単一パラメータX及びステップカバレッジの関係を決定するためのものである。これは、例えば、図5(a)に示される基板500等の基板全面にわたって、一組の第1条件（すなわち、シリコンガス分圧及び不純物ガス分圧）の下で膜510を堆積することにより達成されることができる。堆積速度及びステップカバレッジは、直接の測定により容易に決定されることができる。ステップカバレッジは以下のように定義されるものであることが想起されるが、

【数2】

$$\text{ステップカバレッジ} = \frac{T_S}{T_F} \times 100\%$$

T_S = ステップ表面（すなわち、側壁504）上の膜厚、及び

T_F = 平坦な表面（すなわち、表面508）上の公称膜厚。

【0025】

Xの値は、上で定義された数式を用いて、計算される（すなわち、Xは不純物ガス分圧、シリコンガス分圧、及び堆積速度を用いて解かれる）。値Xに対するステップカバレッジは、ステップカバレッジ対Xのグラフ上の点として記録される。このプロセスは、同様のパターンを有する基板上で、Xの異なる値（すなわち、異なるプロセス条件）に対するさらなるステップカバレッジの値をさらに得るために何度も繰り返される。十分な数（少なくとも3の）の、ステップカバレッジ/Xの点を得られると、ステップカバレッジ及び単一パラメータXの間の関係を明確にするプロット602が、特定の基板パターンに対して描かれることができる。

【0026】

それぞれの異なった基板パターンの場合には、ステップカバレッジ対Xの異なったプロットが描かれるべきであることが認識される。これは、任意の一組のプロセス条件に対して、ステップカバレッジが、具体的な基板パターン及び微細構造に非常に依存していることによる。例えば、図5(a)に示される基板500は先細の側壁502を有する開口部502を備えている。つまり、それぞれの開口部502は、開口部502の底部506から約 94° （ α ）の角度の側壁504を有している。側壁504を僅かに傾けることは、任意のプロセスに対して、 90° の角度を有する開口部と比較して膜のステップカバレッジを改善する。図5(b)に示され、基板520等の基板のパターンは、底部及び頂部より中間部分が広い開口部522を有し、たとえどのようなプロセス条件が使用されても、良好なステップカバレッジを得ることが非常に困難である。このように、これらの基板上に形成されたシリコン膜524は、特定の値のXに対して、充填しやすいパターンを有する基板、例えば基板500等より、より低いステップカバレッジを示す。特定のプロセス条件（すなわち、Xの値）の設定に対するステップカバレッジは、基板パターン又は微細構造によって変化するので、それぞれの異なった基板パターンに対して異なったプロットを描くことが必要である。

【0027】

次に、ブロック 404 に明らかにされているように、プロセスエンジニアは、基板 500 上の開口部 502 を十分に充填するために、どのステップカバレッジが要求されるかを決定する。一旦、ステップカバレッジが特定されると、ブロック 406 に明らかにされているように、図 6 (a) に示されているプロットが特定のステップカバレッジを得る X の値を決定するのに用いられる。

【0028】

次に、ブロック 406 で明らかにされているように、プロセスに対する堆積速度が特定される。堆積速度 (Rd) は、基本的に、プロセスを最もコスト効率良くするスループット (処理されるウエハの数 / 時間) によって規定される。加えて、このとき、不純物ガス分圧が特定される。不純物ガス分圧は、望ましいシリコン膜の抵抗率によって規定される。一旦、堆積速度、不純物ガス分圧、及び X の値が特定されると、シリコン含有ガス分圧は、ブロック 408 で明らかにされているように、出願人の新規な式 (X) を使用することにより解かれる。ガスの分圧は流量に関係しているので、もし要望があれば、ガス流量をガス分圧の代わりに用いることができることは留意すべきである。すなわち、分圧は、

【数 3】

$$(ガス A)_{pp} = \frac{ガス A 流量}{総流量} \times (P_T)$$

10

20

ガス A 流量 = ガス A の流量、

総流量 = 反応チャンバに流入する全てのガスの流れの総和、及び

P_T = 反応チャンバ内の総圧力、

で表される。

【0029】

次に、ブロック 410 に明らかにされているように、プロセスの堆積温度が決定される。堆積温度は、図 6 (b) に示すように、始めに堆積速度対堆積温度のプロット 610 を描くことにより決定されることができる。プロット 610 は、ブロック 406 及び 408 で明らかにされた条件を特定にし、異なる温度で形成される異なる膜の成長速度を測定することにより描かれる。少なくとも 3 の異なる温度 / 成長速度の点が図 6 (b) に示されているグラフを描くのに用いられるべきである。次に、ブロック 412 に明らかにされているように、図 6 (b) の堆積速度対堆積温度のグラフが、ブロック 408 に特定されている堆積速度を得るのに必要な温度を決定するのに用いられる。図 6 (b) のグラフから決定される堆積温度が、550 ~ 620 といった特定の温度範囲内であるとき、ブロック 410 に明らかにされるように、温度は許容され、プロセス条件は、ブロック 406、408、及び 410 で決定されるように設定される。しかしながら、望ましい堆積速度を得るために要求される温度が、許容される温度外の場合は、ブロック 406 で特定される条件は、再評価されなければならない。つまり、要求される堆積速度又はドーピング密度は、可能なプロセスを得るために緩められなければならない。従って、本発明の単一パラメータ X は、堆積条件を最適化するのに用いられるのみでなく、プロセスが可能でさえあるかどうかを決定するのににも用いられることができる。

30

40

【0030】

本発明の、単一パラメータ X 及び最適化プロセスは、プロセスの製造可能性 (manufacturability) を最大にするシリコン堆積プロセスのための堆積条件設定するのに用いられることができる。例えば、シリコン膜が幅 (W) 0.5 ミクロン、深さ 1.2 ミクロンそして垂直 (90°) 側壁を有する、高アスペクト比 (2:1) の開口部 102 を備える基板 100 のように、開口部を充填するのが困難な基板上に堆積されるとき、ステップカバレッジ及び単一パラメータ X の関係は、堆積された膜のステップカバレッジ (> 95%) を最大にして、完全なホールの充填を確実にするために、堆積速度及び / 又はドーピング密

50

度が減少されるべきであることを示す。すなわち、開口部を充填することが困難なる、ステップカバレッジを増加するために、Xの値を増加するように堆積条件が選択されるべきである。温度約590、堆積圧力約200トル、シラン分圧約16.5トル（シラン流量900 sccm）、ホスフィン分圧約0.0037トル（20 sccmの流量のホスフィンで希釈された1%の水素）、及び全水素流量10slmで堆積されたシリコン膜は、中程度にドーピングされた（約 $5.6 \times 10^{19} / \text{cm}^3$ ）シリコン膜を堆積速度約500オングストローム/分、ステップカバレッジ>95%で生産するのに用いられることができ、基板100の開口部102を完全に充填することができる。

【0031】

シリコン膜が、幅0.32ミクロン、深さ0.8ミクロン、及び94°の傾きの側壁504を有する開口部502を備えた基板500のように開口部すなわち特徴部分の充填の容易な基板上に堆積される場合、ステップカバレッジ及び単一パラメータXの関係は、ステップカバレッジの要求が低減されるので膜の堆積速度及び/又はドーピング密度は増加されることができることを示す。すなわち、基板を充填するのが容易であるとき、より低いXの値を提供する堆積条件が用いられることができ、それは、ステップカバレッジの要求が低減されるからである。シリコン膜510は、高堆積速度（約1100オングストローム/分）及び高いドーピング密度（ $> 2.0 \times 10^{20} / \text{cm}^3$ ）で、基板500に堆積されることができる。堆積条件：シラン分圧約13トル（シラン流量900 sccm）、ホスフィン分圧約0.015トル（100 sccmの流量のホスフィンで希釈された1%の水素）、堆積温度約620、及び堆積圧力約160トル：を使用することにより開口部502を完全に充填する。

【0032】

加えて、ステップカバレッジ及び単一パラメータXの関係は、2層又は多層のシリコン膜が、高アスペクト比（2.0）の開口部に、シリコン堆積プロセスのスループットを改善するために堆積されるプロセスを設計するのに用いられることができる。例えば、特定のIC製造プロセスは8000オングストロームの厚さ（T）のシリコン膜110を要求し、0.25ミクロンの幅（W）、7500オングストロームの深さ（D）（アスペクト比約3.0）の開口部102の完全な充填を要求する。このようなプロセスでは、図1（c）に示されているように、中程度にドーピングされたアモルファスシリコン（低温シリコン）層112の第1層は、膜のステップカバレッジを最大にするために、約1500オングストロームの厚さに堆積されることができる。すなわち、第1の堆積ステップでは、高いシリコン含有ガス分圧（4~40トル）が用いられ、ステップカバレッジ及び単一パラメータXの関係によって特定されるように、ステップカバレッジを最大にし、完全なホールの充填を確実にするために膜の堆積速度及びドーピングレベルは低減される。（開口部を充填するのにわずかに約1250オングストロームのシリコン膜が要求されるが、それは、ホールは側壁から充填するからであり、すなわち、幅Wを有する開口部を充填するのにW/2の膜厚が要求されるからである。）一旦ホールが十分に充填され及び/又はステップカバレッジの要求が緩められると、シリコン膜114（残っている6500オングストローム）の大部分が、高いドーピングの高堆積速度でポリシリコン層114を形成するために、上述の式によって特定されるプロセスで堆積される。このように、混成膜110のそれぞれの層112及び114のドーピング特性、ステップカバレッジ、及び堆積速度が、単一パラメータXによって、全プロセスを最適化するための特有の目的に適合するために最適化される。このように、新規なパラメータXは、すべての製造要件下でウエハスループットを最大にし、ホール充填を確保するように用いられることができる。

【0033】

本発明の枚葉式リアクタは、好ましくはマイクロプロセッサ等のプロセッサによって読み取り可能で実行可能な、ROM、EPROM等の非揮発性メモリに記憶されているソフトウェアを含む。ソフトウェアは、望ましい堆積条件を作り出すように、リアクタのポンプ、ランプ、数値、及び質量流量計等の種々のデバイスを制御するのに用いられる。ソフトウェアは、好ましくは、ステップカバレッジ及び単一パラメータXの間の関係を用いるア

10

20

30

40

50

ルゴリズム又はサブルーチンを含み、オペレータが特定の製造要件を満たすようにシリコン堆積プロセスを最適化し及び履行するのを援助する。ソフトウェアは、製造要件を満たすために、必要な理想気体分圧（又は流量）及びドーパントプロファイルを決定するのに用いられることができる。ソフトウェア及びプロセッサは、最適なシリコン堆積プロセスを実行するために、ガス流量及び温度及び圧力等の他のプロセスパラメータを制御するのに用いられることができる。

【 0 0 3 4 】

本発明は、枚葉式リアクタ内で、改善されたステップカバレッジを有し、高堆積速度でシリコン膜を形成する新規なプロセスを説明した。本発明は、また、特定の製造要件の堆積プロセスを最適化するための最適プロセス条件を決定する方法及び単一パラメータ説明した。本発明は、特定の実施形態に関して説明されたが、これらの実施形態は、限定するよりも例として解釈されるもので、本発明の範囲は、上記特許請求の範囲によって決定される。

10

【 0 0 3 5 】

このように、高堆積速度で、改善されたステップカバレッジを有する均一、低抵抗率のシリコン膜を形成する新規な方法及び装置が説明された。

【 0 0 3 6 】

【発明の効果】

以上のように本発明によれば、高アスペクト比の開口部において改善されたステップカバレッジを有するアモルファスシリコン及びポリシリコンを形成し、またプロセスを最適化することができる。更に、本発明によれば、高アスペクト比の開口部をアモルファス又はポリシリコン（ 2 . 0 ）で、内部に空隙を作り出すことなく充填することができる。

20

【図面の簡単な説明】

【図 1】図 1（ a ）は高アスペクト比の開口部を有する基板の断面図であり、図 1（ b ）は（ a ）の基板上のシリコン層の構造を示した断面図であり、図 1（ c ）は（ a ）の基板上の 2 層のシリコン層の構造を示した断面図である。

【図 2】本発明のシリコン堆積プロセスを図示したフローチャートである。

【図 3】枚葉式化学気相堆積チャンバの図である。

【図 4】特定の製造条件に対して最適化したシリコン堆積プロセスの方法を図示したフローチャートである。

30

【図 5】図 5（ a ）は先細の側壁を備えた高アスペクト比の開口部を有する基板の断面図であり、図 5（ b ）は広い中央部を備えた高アスペクト比の開口部を有する基板の断面図である。


【図 6】図 6（ a ）はステップカバレッジと 2 つの異なる基板パターンのシングルパラメータの関係を示したグラフであり、図 6（ b ）はある堆積プロセスでの堆積速度及び堆積温度の関係を示したグラフである。

【符号の説明】


1 0 0 ... 基板、 1 0 2 ... 開口部、 1 0 4 ... シリコン膜、 3 1 4 ... 側壁、 3 2 3 ... リフトフ
ィング、 3 1 9 ... チャンバ、 3 2 4 ... 予加熱リング、 3 2 6 ... ランプ、 5 0 0 ... 基板、 5
0 2 ... 開口部、 5 0 4 ... 側壁、 5 1 0 ... シリコン膜、 5 2 0 ... 基板、 5 2 2 ... 開口部、 5
2 4 ... シリコン膜。

40


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】





(a)



(b)

【図 6】



フロントページの続き

- (72)発明者 マハリンガム ヴェンカテサン
アメリカ合衆国, カリフォルニア州, サン ノゼ, パーク ウェスト ドライブ 4749
- (72)発明者 シュリン ワン
アメリカ合衆国, カリフォルニア州, サンタ クララ, グラナダ アヴェニュー 3450
, ナンバー 75
- (72)発明者 ヴェダプラム エス. アチュサラム
アメリカ合衆国, カリフォルニア州, サンタ クララ, ホームステッド ロード 3131
, 17 - ジェイ

審査官 池淵 立

- (56)参考文献 特開平08 - 055803 (JP, A)
特開平07 - 307300 (JP, A)
特開平08 - 330423 (JP, A)

- (58)調査した分野(Int.Cl., DB名)
H01L 21/205
C23C 16/00-16/56