



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K AUTORSKÉMU OSVĚDČENÍ

243830

(11)

(B1)

(51) Int. Cl.⁴

H 02 P 8/00

/22/ Přihlášeno 31 05 84

/21/ PV 4091-84

(40) Zveřejněno 17 09 85

(45) Vydáno 15 06 87

(75)

Autor vynálezu

KOLOUCH JAROMÍR ing.; PŘIKRYL HYNEK ing. CSc.;


PROKOP MOJMÍR doc. ing. CSc., BRNO; HLAVATÝ JAROSLAV ing., VSETÍN;

HOLUBEC STANISLAV ing., ÚSTÍ U VSETÍNA

(54) Zapojení budicího obvodu výkonových tranzistorových spínačů

Řešení se týká zapojení budicího obvodu výkonových tranzistorových spínačů, sestávajícího z alespoň jednoho budicího stupně, připojeného svým výstupem na vstup jemu příslušného výkonového tranzistorového spínače, a opatřeného jednak svým napájecím přípojem, jednak svým uzemňovacím přípojem, připojeným na společný uzemňovací vodič, a jednak svým prvním vstupem, napojeným na řídicí signál. Účelem zapojení je zejména docílení ochrany výkonových tranzistorových spínačů před poklesem napájecího napětí budicího obvodu, přičemž ztráty v budicím stupni mají výrazně nižší úroveň než u stávajících zapojení. Uvedeného účelu se dosáhne tím, že napájecí přípoj každého z budicích stupňů je připojen na společný přívod napájecího napětí, na který je připojen svým napájecím přípojem hladinový klopný obvod, jehož uzemňovací přípoj je připojen na společný uzemňovací vodič a jehož pracovní výstupy o počtu, odpovídajícím počtu budicích stupňů, jsou připojeny na jím příslušné druhé vstupy budicích stupňů.

Obr. 1



Vynález se týká zapojení budicího obvodu výkonových tranzistorových spínačů, sestávajících z alespoň jednoho budicího stupně, připojeného svým výstupem na vstup jemu příslušného výkonového tranzistorového spínače, a opatřeného jednak svým napájecím přípojem, jednak svým uzemňovacím přípojem, připojeným na společný uzemňovací vodič, a jednak svým prvním vstupem, napojeným na řídicí signál.

V současné době převážně užívané zapojení budicího obvodu výkonových tranzistorových spínačů používá napájecí napětí takové velikosti, aby při krátkodobém snížení síťového napětí nemohlo dojít k poklesu napájecího napětí pod nebezpečnou hranici, při níž dochází k nedostatečnému vybuzení výkonových tranzistorových spínačů a tím k jejich ohrožení.

Při provozu výkonových tranzistorových spínačů v náročných podmínkách je toto řešení prováděno zvýšeným ztrátovým výkonem v prvcích, omezujících budicí proud, a je únosné jen při relativně malých budicích proudech.

Jiným známým užívaným řešením je zapojení, které snímá saturační napětí výkonového tranzistorového spínače po dobu jeho sepnutí a při překročení nebezpečné hodnoty tohoto napětí způsobí zablokování výkonového tranzistorového spínače a tím jeho vyřazení z provozu.

Toto zapojení je poměrně komplikované a navíc neumožňuje automatické opětné uvedení výkonového tranzistorového spínače do činnosti jednoduchými prostředky.

Výše uvedené nedostatky jsou odstraněny u zapojení budicího obvodu výkonových tranzistorových spínačů podle vynálezu, jehož podstata spočívá v tom, že napájecí přípoj každého z budicích stupňů je připojen na společný přívod napájecího napětí, na který je připojen svým napájecím přípojem hladinový klopný obvod, jehož uzemňovací přípoj je připojen na společný uzemňovací vodič a jehož pracovní výstupy o počtu, odpovídajícím počtu budicích stupňů, jsou připojeny na jim příslušné druhé vstupy budicích stupňů.

Tímto zapojením budicího obvodu výkonových tranzistorových spínačů podle vynálezu se při jeho poměrné jednoduchosti dosáhne podstatného snížení výkonových ztrát v prvcích, omezujících budicí proud.

Při obnovení správné hodnoty napájecího napětí uvede vřazený hladinový klopný obvod opět automaticky všechny výkonové tranzistorové spínače do funkce. To je výhodné jak u výkonových tranzistorových spínačů, určených pro řízení elektrických strojů, zejména točivých, u nichž se krátkodobé zablokování výkonových tranzistorových spínačů buď nemusí vůbec nežádoucím způsobem projevit a/nebo i při vzniku určité polohové chyby, způsobené zablokováním výkonových tranzistorových spínačů, nedojde k trvalé ztrátě silového působení, zejména krouticího momentu.

Zapojení budicího obvodu výkonových tranzistorových spínačů podle vynálezu lze výhodně opatřit navíc indikačním klopným obvodem, kterého je možno použít v případě polohové chyby, způsobené zablokováním výkonových tranzistorových spínačů, k její indikaci a pro možnost převedení nadřazeného řídicího systému do nouzového provozního režimu.

Na připojeném výkresu je znázorněn příklad provedení zapojení budicího obvodu výkonových tranzistorových spínačů podle vynálezu, kde na obr. 1 je zobrazeno blokové schéma zapojení a obr. 2 ukazuje možné vytvoření hladinového klopného obvodu.

Z obr. 1 je zřejmé, že zapojení budicího obvodu výkonových tranzistorových spínačů 3 podle vynálezu sestává z alespoň jednoho budicího stupně 2, který je svým výstupem 25 připojen na vstup 31 jemu příslušného výkonového tranzistorového spínače 3, přičemž každý budicí stupeň 2 je opatřen jednak svým napájecím přípojem 21, jednak svým uzemňovacím přípojem 22, který je připojen na společný uzemňovací vodič 6, a jednak svým prvním vstupem 23, na který se přivádí řídicí signál.

Napájecí přípoj 21 každého z budicích stupňů 2 je připojen na společný přívod 5 napájecího napětí, na který je připojen svým napájecím přípojem 11 hladinový klopný obvod 1. Tento hladinový klopný obvod 1 je svým uzemňovacím přípojem 12 připojen na společný uzemňovací vodič 6, přičemž pracovní výstupy 13 hladinového klopného obvodu 1 o počtu, odpovídajícím počtu budicích stupňů 2, jsou připojeny na jim příslušné druhé vstupy 24 budicích stupňů 2.

Hladinový klopný obvod 1 lze pak navíc opatřit i indikačním výstupem 14, připojeným na vstup 41 indikačního klopného obvodu 4, pro možnost indikace polohové chyby, vzniklé při zablokování výkonových tranzistorových spínačů 3, a pro možnost převedení nadřazeného řídicího systému do nouzového provozního režimu.

Jak je patrné podle obr. 2, hladinový klopný obvod 1, který v případě poklesu napájecího napětí zablokuje všechny výkonové tranzistorové spínače 3, sestává z prvního rezistoru 50, který je připojen prvním přípojem 501 na společný přívod 5 napájecího napětí.

Tento první rezistor 50 je pak svým druhým přípojem 502 připojen jednak na první přípoj 511 druhého rezistoru 51, jehož druhý přípoj 512 je připojen na společný uzemňovací vodič 6, a jednak na první přípoj 521 třetího rezistoru 52, který je připojen svým druhým přípojem 522 jednak na první přípoj 531 čtvrtého rezistoru 53 a jednak na bázi 152 prvního tranzistoru 15 typu NPN.

První tranzistor 15 typu NPN je připojen emitorem 151 jednak na první přípoj 591 desátého rezistoru 59, jehož druhý přípoj 592 je připojen na společný uzemňovací vodič 6, a jednak na emitor 161 druhého tranzistoru 16 typu NPN.

Kolektor 163 druhého tranzistoru 16 typu NPN je připojen jednak na druhý přípoj 532 čtvrtého rezistoru 53 a jednak na druhý přípoj 552 šestého rezistoru 55, který je prvním přípojem 551 připojen na společný přívod 5 napájecího napětí, přičemž báze 162 druhého tranzistoru 16 typu NPN je připojena jednak na první přípoj 571 osmého rezistoru 57, který je druhým přípojem 572 připojen na společný uzemňovací vodič 6, a jednak na druhý přípoj 562 sedmého rezistoru 56.

Sedmý rezistor 56 je pak svým prvním přípojem 561 připojen na společný přívod 5 napájecího napětí, na který je připojen první přípoj 541 pátého rezistoru 54, který je druhým přípojem 542 připojen na kolektor 153 prvního tranzistoru 15 typu NPN. Na kolektor 153 prvního tranzistoru 15 typu NPN je připojena báze 172 třetího tranzistoru 17 typu PNP, jehož emitor 171 je připojen na společný přívod 5 napájecího napětí a jehož kolektor 173 je připojen jednak na první přípoj 581 devátého rezistoru 58, který je druhým přípojem 582 připojen na společný uzemňovací vodič 6, jednak na pracovní výstupy 13 hladinového klopného obvodu 1 a jednak na indikační výstup 14 hladinového klopného obvodu 1.

Je třeba, aby první rezistor 50 a/nebo druhý rezistor 51 a/nebo sedmý rezistor 56 a/nebo osmý rezistor 57 měl nelineární charakteristiku, čímž dojde k vytvoření správné prahové úrovně napájecího napětí, při níž se hladinový klopný obvod 1 překlápí.

Je výhodné vytvořit první tranzistor 15 typu NPN a druhý tranzistor 16 typu NPN jako jeden dvojitý tranzistor typu NPN, čímž se dosáhne lepší reprodukovatelnosti prahové úrovně napájecího napětí, při níž dochází k zablokování výkonových tranzistorových spínačů 3, což je způsobeno lepším teplotním souběhem voltampérových charakteristik přechodu báze-emitor tohoto dvojitého tranzistoru vůči dvěma jednoduchým tranzistorům.

Princip činnosti zapojení budicího obvodu výkonových tranzistorových spínačů 3 podle vynálezu je následující.

Při správné hodnotě napájecího napětí je v hladinovém klopném obvodu 1 otevřen třetí tranzistor 17 typu PNP, takže prostřednictvím pracovních výstupů 13 hladinového klopného

obvodu 1 je umožněna činnost výkonových tranzistorových spínačů 3. V případě poklesu napájecího napětí je prostřednictvím nelineárního můstku, sestávajícího z prvního rezistoru 50, druhého rezistoru 51, sedmého rezistoru 56 a osmého rezistoru 57, z nichž alespoň jeden má nelineární charakteristiku, zablokován třetí tranzistor 17 typu PNP, takže dojde působením pracovních výstupů 13 hladinového klopného obvodu 1 k zablokování výkonových tranzistorových spínačů 3 a tím k vyloučení nadměrného vzrůstu výkonových ztrát v těchto výkonových tranzistorových spínačích 3.

Po obnovení správné hodnoty napájecího napětí je prostřednictvím téhož nelineárního můstku, sestávajícího z prvního rezistoru 50, druhého rezistoru 51, sedmého rezistoru 56 a osmého rezistoru 57, automaticky otevřen třetí tranzistor 17 typu PNP, čímž dojde k obnovení funkce výkonových tranzistorových spínačů 3.

P R E D M Ě T V Y N Á L E Z U

1. Zapojení budicího obvodu výkonových tranzistorových spínačů, sestávajícího z alespoň jednoho budicího stupně, připojeného svým výstupem na vstup jemu příslušného výkonového tranzistorového spínače, a opatřeného jednak svým napájecím přípojem, jednak svým uzemňovacím přípojem, připojeným na společný uzemňovací vodič, a jednak svým prvním vstupem, připojeným na výstup řídicího signálu, vyznačující se tím, že napájecí přípoj /21/ každého z budicích stupňů /2/ je připojen na společný přívod /5/ napájecího napětí, na který je připojen svým napájecím přípojem /11/ hladinový klopný obvod /1/, jehož uzemňovací přípoj /12/ je připojen na společný uzemňovací vodič /6/ a jehož pracovní výstupy /13/ o počtu, odpovídajícím počtu budicích stupňů /2/, jsou připojeny na jim příslušné druhé vstupy /24/ budicích stupňů /2/.

2. Zapojení podle bodu 1, vyznačující se tím, že hladinový klopný obvod /1/ je opatřen indikačním výstupem /14/, který je připojen na vstup /41/ indikačního klopného obvodu /4/.

3. Zapojení podle bodů 1 a 2, vyznačující se tím, že hladinový klopný obvod /1/ je tvořen prvním rezistorem /50/, připojeným prvním přípojem /501/ na společný přívod /5/ napájecího napětí a připojeným druhým přípojem /502/ jednak na první přípoj /511/ druhého rezistoru /51/, jehož druhý přípoj /512/ je připojen na společný uzemňovací vodič /6/, a jednak na první přípoj /521/ třetího rezistoru /52/, jehož druhý přípoj /522/ je připojen jednak na první přípoj /531/ čtvrtého rezistoru /53/ a jednak na bázi /152/ prvního tranzistoru /15/ typu NPN, jehož emitor /151/ je připojen jednak na první přípoj /591/ desátého rezistoru /59/, jehož druhý přípoj /592/ je připojen na společný uzemňovací vodič /6/, a jednak na emitor /161/ druhého tranzistoru /16/ typu NPN, jehož kolektor /163/ je připojen jednak na druhý přípoj /532/ čtvrtého rezistoru /53/ a jednak na druhý přípoj /552/ šestého rezistoru /55/, jehož první přípoj /551/ je připojen na společný přívod /5/ napájecího napětí, a jehož báze /162/ je připojena jednak na první přípoj /571/ osmého rezistoru /57/, jehož druhý přípoj /572/ je připojen na společný uzemňovací vodič /6/, a jednak na druhý přípoj /562/ sedmého rezistoru /56/, jehož první přípoj /561/ je připojen na společný přívod /5/ napájecího napětí, na který je připojen první přípoj /541/ pátého rezistoru /54/, jehož druhý přípoj /542/ je připojen na kolektor /153/ prvního tranzistoru /15/ typu NPN, na který je připojena báze /172/ třetího tranzistoru /17/ typu PNP, připojeného emitorem /171/ na společný přívod /5/ napájecího napětí a připojeného kolektorem /173/ jednak na první přípoj /581/ devátého rezistoru /58/, jehož druhý přípoj /582/ je připojen na společný uzemňovací vodič /6/, jednak na pracovní výstupy /13/ hladinového klopného obvodu /1/ a jednak na indikační výstup /14/ hladinového klopného obvodu /1/, přičemž první rezistor /50/ a/nebo druhý rezistor /51/ a/nebo sedmý rezistor /56/ a/nebo osmý rezistor /57/ je nelineární.

4. Zapojení podle bodu 3, vyznačující se tím, že první tranzistor /15/ typu NPN a druhý tranzistor /16/ typu NPN jsou vytvořeny jako jeden dvojitý tranzistor typu NPN.

1 výkres

The diagram shows a multi-stage electronic circuit with four functional blocks connected in series. The circuit is powered by a three-line supply: a top line labeled 5 with a tilde symbol, a middle line, and a bottom line labeled 6 with a tilde symbol. The first block has inputs 11 (top), 12 (bottom), and 14 (middle), and outputs 13 (middle) and 24 (bottom). The second block has inputs 21 (top), 22 (bottom), and 23 (middle), and outputs 25 (middle) and 24 (bottom). The third block has input 31 (top) and output 32 (bottom). The fourth block has input 41 (top) and output 42 (bottom). A feedback loop connects the output of the fourth block back to the input of the second block. Various other labels like 1, 2, 3, 4, 5, and 6 with tilde symbols are placed near the blocks, possibly indicating signal types or stages.

The circuit diagram shows a differential amplifier with a current mirror load and a differential-to-single-ended converter. The differential pair consists of transistors 15 and 16, with gates connected to a common-mode feedback circuit (52, 53, 54, 55, 56, 57, 58, 59) and sources connected to a common source node (591) via resistors 59 and 57. The drains of 15 and 16 are connected to a current mirror load (171, 172, 173) and a differential-to-single-ended converter (14, 13). The circuit is powered by a supply voltage 5 and a ground 6.

Obr. 2