

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年1月26日(26.01.2023)



(10) 国際公開番号

WO 2023/002290 A1

- (51) 国際特許分類:
H01L 29/786 (2006.01) *H01L 21/8242* (2006.01)
H01L 21/268 (2006.01) *H01L 27/06* (2006.01)
H01L 21/314 (2006.01) *H01L 27/088* (2006.01)
H01L 21/316 (2006.01) *H01L 27/108* (2006.01)
H01L 21/336 (2006.01) *H01L 27/1156* (2017.01)
H01L 21/428 (2006.01) *H01L 29/788* (2006.01)
H01L 21/66 (2006.01) *H01L 29/792* (2006.01)
H01L 21/8234 (2006.01)

(21) 国際出願番号: PCT/IB2022/056312

(22) 国際出願日: 2022年7月8日(08.07.2022)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

- (30) 優先権データ:
 特願 2021-120959 2021年7月21日(21.07.2021) JP
 特願 2021-179031 2021年11月1日(01.11.2021) JP
 特願 2021-184707 2021年11月12日(12.11.2021) JP
 特願 2022-077980 2022年5月11日(11.05.2022) JP

(71) 出願人: 株式会社半導体エネルギー研究所
(SEMICONDUCTOR ENERGY LABORATORY


CO., LTD.) [JP/JP]; 〒2430036 神奈川県厚木市長谷398 Kanagawa (JP).

- (72) 発明者: 齋藤 暁(SAITO, Satoru); 〒2430036 神奈川県厚木市長谷398 株式会社半導体エネルギー研究所内 Kanagawa (JP). 高橋 正弘(TAKAHASHI, Masahiro); 〒2430036 神奈川県厚木市長谷398 株式会社半導体エネルギー研究所内 Kanagawa (JP). 奥野 直樹(OKUNO, Naoki); 〒2430036 神奈川県厚木市長谷398 株式会社半導体エネルギー研究所内 Kanagawa (JP). 馬場 晴之(BABA, Haruyuki); 〒2430036 神奈川県厚木市長谷398 株式会社半導体エネルギー研究所内 Kanagawa (JP). 國武 寛司(KUNITAKE, Hitoshi); 〒2430036 神奈川県厚木市長谷398 株式会社半導体エネルギー研究所内 Kanagawa (JP). 山崎 舜平(YAMAZAKI, Shunpei); 〒2430036 神奈川県厚木市長谷398 株式会社半導体エネルギー研究所内 Kanagawa (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置



AA Al concentration
BB Depth direction

(57) Abstract: Provided is a semiconductor device having little variation in electrical properties of transistors. This semiconductor device has: an oxide; a first conductor, a second conductor, and a first insulator on the oxide; a second insulator on the first conductor and the second conductor; a third insulator on the first insulator; a third conductor on the third insulator; and a fourth insulator on the second insulator and the third conductor. The fourth insulator is in contact with an upper surface of the second insulator and an upper surface of the third conductor. The first insulator has a region that is in contact with each of an upper surface of the oxide, a side surface of the first conductor, a side surface of the second conductor, and a side surface of the second insulator. The oxide has indium, gallium, aluminum, and zinc. The first insulator and the fourth insulator each have aluminum and oxygen. The fourth insulator has an amorphous structure. The oxide has a concentration gradient in which the concentration of aluminum increases from the lower surface of the oxide toward the upper surface of the oxide.



WO 2023/002290 A1

CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))
- 一 白黒。出願原本にはカラー又はグレースケールの情報が含まれており、PATENTSCOPE からのダウンロードが可能。

(57) 要約: トランジスタの電気特性のばらつきが少ない半導体装置を提供する。半導体装置は、酸化物と、酸化物上の、第1の導電体、第2の導電体、及び第1の絶縁体と、第1の導電体及び第2の導電体上の第2の絶縁体と、第1の絶縁体上の第3の絶縁体と、第3の絶縁体上の第3の導電体と、第2の絶縁体及び第3の導電体上の第4の絶縁体と、を有する。第4の絶縁体は、第2の絶縁体の上面及び第3の導電体の上面と接する。第1の絶縁体は、酸化物の上面、第1の導電体の側面、第2の導電体の側面、及び第2の絶縁体の側面とそれぞれ接する領域を有する。酸化物は、インジウムと、ガリウムと、アルミニウムと、亜鉛とを有する。第1の絶縁体及び第4の絶縁体のそれぞれは、アルミニウムと、酸素とを有する。第4の絶縁体は、アモルファス構造を有する。酸化物は、酸化物の下面から酸化物の上面に向かって、アルミニウムの濃度が高くなる濃度勾配を有する。

明細書

発明の名称

半導体装置

技術分野

[0001]

本発明の一態様は、金属酸化物の製造方法に関する。または、本発明の一態様は、トランジスタ、半導体装置、および電子機器に関する。または、本発明の一態様は、半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、およびモジュールに関する。

[0002]

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。

[0003]

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

背景技術

[0004]

近年、半導体装置の開発が進められ、LSI、CPU、メモリなどに主に用いられている。CPUは、半導体ウエハを加工し、チップ化された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。

[0005]

LSI、CPU、メモリなどの半導体回路（ICチップ）は、回路基板、例えばプリント配線基板に実装され、様々な電子機器の部品の一つとして用いられる。

[0006]

また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（IC）、画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

[0007]

また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、特許文献1には、酸化物半導体を用いたトランジスタのリーク電流が小さいという特性を応用した低消費電力のCPUなどが開示されている。また、例えば、特許文献2には、酸化物半導体を用いたトランジスタのリーク電流が小さいという特性を応用して、長期間にわたり記憶内容を保持することができる記憶装置などが、開示されている。

[0008]

また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。

[先行技術文献]

[特許文献]

[0009]

[特許文献1] 特開2012-257187号公報

[特許文献2] 特開2011-151383号公報

発明の概要

発明が解決しようとする課題

[0010]

本発明の一態様は、トランジスタの電気特性のばらつきが少ない半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、低消費電力の半導体装置を提供することを課題の一つとする。本発明の一態様は、多点測定が可能な半導体装置を提供することを課題の一つとする。

[0011]

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

[0012]

本発明の一態様は、酸化物と、酸化物上の、第1の導電体、第2の導電体、及び第1の絶縁体と、第1の導電体上、及び第2の導電体上の、第2の絶縁体と、第1の絶縁体上の、第3の絶縁体と、第3の絶縁体上の、第3の導電体と、第2の絶縁体上、及び第3の導電体上の、第4の絶縁体と、を有する半導体装置である。第4の絶縁体は、第2の絶縁体の上面、および第3の導電体の上面と接する。第1の絶縁体は、酸化物の上面、第1の導電体の側面、第2の導電体の側面、及び第2の絶縁体の側面とそれぞれ接する領域を有する。酸化物は、インジウムと、ガリウムと、アルミニウムと、亜鉛と、を有する。第1の絶縁体、及び第4の絶縁体のそれぞれは、アルミニウムと、酸素と、を有する。第4の絶縁体は、アモルファス構造を有する。酸化物は、酸化物の下面から酸化物の上面に向かって、アルミニウムの濃度が高くなる濃度勾配を有する。

[0013]

上記半導体装置において、第4の絶縁体は、第1の積層体を有し、第1の積層体は、第1の層と、第1の層上の第2の層とを有し、第1の層は、膜厚が3.0nm以上8.0nm以下の領域を有する、ことが好ましい。

[0014]

また、上記半導体装置において、第1の導電体、及び第2の導電体のそれぞれは、第2の積層体を有し、第2の積層体は、第3の層と、第3の層上の第4の層とを有し、第3の層、及び第4の層のそれぞれは、タンタルと、窒素と、を有し、第3の層は、膜厚が1.0nm以上3.0nm以下の領域を有する、ことが好ましい。また、第4の層は、第3の層よりも導電性が高い領域を有する

ことがさらに好ましい。

[0015]

本発明の一態様は、酸化物と、酸化物上の、第1の導電体、第2の導電体、及び第1の絶縁体と、第1の導電体上、及び第2の導電体上の、第2の絶縁体と、第1の絶縁体上の、第3の絶縁体と、第3の絶縁体上の、第3の導電体と、第2の絶縁体上、及び第3の導電体上の、第4の絶縁体と、酸化物の下方の、第4の導電体、及び第5の絶縁体と、を有する半導体装置である。第4の絶縁体は、第2の絶縁体の上面、および第3の導電体の上面と接する。第1の絶縁体は、酸化物の上面、第1の導電体の側面、第2の導電体の側面、及び第2の絶縁体の側面とそれぞれ接する領域を有する。第4の導電体は、酸化物を介して、第3の導電体と重なる領域を有する。第5の絶縁体は、第4の導電体と、酸化物との間に位置している。酸化物は、インジウムと、ガリウムと、アルミニウムと、亜鉛と、を有する。第1の絶縁体、及び第4の絶縁体のそれぞれは、アルミニウムと、酸素と、を有する。第4の絶縁体は、アモルファス構造を有する。酸化物は、酸化物の下面から酸化物の上面に向かって、アルミニウムの濃度が高くなる濃度勾配を有する。

[0016]

上記半導体装置において、第4の絶縁体は、第1の積層体を有し、第1の積層体は、第1の層と、第1の層上の第2の層とを有し、第1の層は、膜厚が3.0 nm以上8.0 nm以下の領域を有する、ことが好ましい。

[0017]

また、上記半導体装置において、第1の導電体、及び第2の導電体のそれぞれは、第2の積層体を有し、第2の積層体は、第3の層と、第3の層上の第4の層とを有し、第3の層、及び第4の層のそれぞれは、タンタルと、窒素と、を有し、第3の層は、膜厚が1.0 nm以上3.0 nm以下の領域を有する、ことが好ましい。

[0018]

本発明の一態様は、酸化物と、酸化物上の、第1の導電体、第2の導電体、及び第1の絶縁体と、第1の導電体上、及び第2の導電体上の、第2の絶縁体と、第1の絶縁体上の、第3の絶縁体と、第3の絶縁体上の、第3の導電体と、第2の絶縁体上、及び第3の導電体上の、第4の絶縁体と、を有する半導体装置である。第4の絶縁体は、第2の絶縁体の上面、および第3の導電体の上面と接する。第1の絶縁体は、酸化物の上面、第1の導電体の側面、第2の導電体の側面、及び第2の絶縁体の側面とそれぞれ接する領域を有する。酸化物は、第1の金属酸化物層と、第1の金属酸化物上の第2の金属酸化物層と、を有する。第1の金属酸化物層は、インジウム、元素Mb、及び亜鉛の少なくとも一を有する。第2の金属酸化物層は、インジウム、元素Mb、及び亜鉛の少なくとも一と、アルミニウムと、を有する。元素Mbは、ガリウム、イットリウム、及び錫から選ばれる一又は複数である。第1の絶縁体、及び第4の絶縁体のそれぞれは、アルミニウムと、酸素と、を有する。第4の絶縁体は、アモルファス構造を有する。酸化物は、酸化物の下面から酸化物の上面に向かって、アルミニウムの濃度が高くなる濃度勾配を有する。

[0019]

上記半導体装置において、第4の絶縁体は、第1の積層体を有し、第1の積層体は、第1の層と、第1の層上の第2の層とを有し、第1の層は、膜厚が3.0 nm以上8.0 nm以下の領域を有する、ことが好ましい。

[0020]

また、上記半導体装置において、第1の導電体、及び第2の導電体のそれぞれは、第2の積層体を有し、第2の積層体は、第3の層と、第3の層上の第4の層とを有し、第3の層、及び第4の層のそれぞれは、タンタルと、窒素と、を有し、第3の層は、膜厚が1.0 nm以上3.0 nm以下の領域を有する、ことが好ましい。

発明の効果

[0021]

本発明の一態様により、トランジスタの電気特性のばらつきが少ない半導体装置を提供できる。本発明の一態様により、信頼性が良好な半導体装置を提供できる。本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。本発明の一態様により、オン電流が大きい半導体装置を提供できる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。本発明の一態様により、低消費電力の半導体装置を提供できる。本発明の一態様により、多点測定が可能な半導体装置を提供できる。

[0022]

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

[0023]

図1Aは本発明の一態様である半導体装置の上面図である。図1B乃至図1Dは本発明の一態様である半導体装置の断面図である。

図2Aおよび図2Bは本発明の一態様である半導体装置の断面図である。

図3は、計算に用いたトランジスタの断面概略図である。

図4Aおよび図4Bは、計算結果を示す図である。

図5Aは、本実施の形態で示した計算モデルを示す図である。図5Bは、本実施の形態で示した計算結果を示す図である。

図6Aおよび図6Bは本発明の一態様である半導体装置の断面図である。

図7A乃至図7Dは、金属酸化物中のアルミニウムの濃度のプロファイルの模式図である。

図8A乃至図8Cは本発明の一態様である半導体装置の断面図である。

図9A及び図9Bは、バンドダイアグラムを示す図である。

図10A乃至図10Eは、本実施の形態で示した計算モデルを示す図である。図10Fは、本実施の形態で示した計算結果を示す図である。

図11Aは本発明の一態様である半導体装置の上面図である。図11B乃至図11Dは本発明の一態様である半導体装置の断面図である。

図12Aは本発明の一態様である半導体装置の上面図である。図12B乃至図12Dは本発明の一態様である半導体装置の断面図である。

図13Aは本発明の一態様である半導体装置の上面図である。図13B乃至図13Dは本発明の一態様である半導体装置の断面図である。

図14Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図14B乃至図14Dは本発明の一態様である半導体装置の作製方法を示す断面図である。

図 1 5 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 1 5 B 乃至図 1 5 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 1 6 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 1 6 B 乃至図 1 6 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 1 7 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 1 7 B 乃至図 1 7 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 1 8 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 1 8 B 乃至図 1 8 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 1 9 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 1 9 B 乃至図 1 9 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 2 0 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 2 0 B 乃至図 2 0 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 2 1 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 2 1 B 乃至図 2 1 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 2 2 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 2 2 B 乃至図 2 2 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 2 3 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 2 3 B 乃至図 2 3 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 2 4 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 2 4 B 乃至図 2 4 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 2 5 A は本発明の一態様である半導体装置の作製方法を示す上面図である。図 2 5 B 乃至図 2 5 D は本発明の一態様である半導体装置の作製方法を示す断面図である。

図 2 6 は本発明の一態様に係るマイクロ波処理装置を説明する上面図である。

図 2 7 は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。

図 2 8 は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。

図 2 9 は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。

図 3 0 A は本発明の一態様に係る半導体装置の平面図である。図 3 0 B および図 3 0 C は本発明の一態様である半導体装置の断面図である。

図 3 1 は、半導体装置の回路図を示す図である。

図 3 2 A は、半導体装置の斜視図である。図 3 2 B は、半導体装置の構成を説明する斜視図である。

図 3 3 は本発明の一態様に係る記憶装置の構成を示す断面図である。

図 3 4 は本発明の一態様に係る記憶装置の構成を示す断面図である。

図 3 5 は本発明の一態様に係る半導体装置の断面図である。

図 3 6 A および図 3 6 B は本発明の一態様に係る半導体装置の断面図である。

図 3 7 は本発明の一態様に係る半導体装置の断面図である。

図 3 8 A は本発明の一態様に係る記憶装置の構成例を示すブロック図である。図 3 8 B は本発明の一態様に係る記憶装置の構成例を示す斜視図である。

図 3 9 A 乃至図 3 9 H は本発明の一態様に係る記憶装置の構成例を示す回路図である。

図 4 0 A および図 4 0 B は本発明の一態様に係る半導体装置の模式図である。

図 4 1 A および図 4 1 B は電子部品の一例を説明する図である。

- 図4 2 A乃至図4 2 Eは本発明の一態様に係る記憶装置の模式図である。
- 図4 3 A乃至図4 3 Hは本発明の一態様に係る電子機器を示す図である。
- 図4 4は、酸素放出量の酸化シリコン膜の膜厚依存性を説明する図である。
- 図4 5 Aは、酸化アルミニウム膜の断面STEM像を説明する図である。図4 5 Bは、酸化アルミニウム膜の断面の膜厚を説明する図である。
- 図4 6 Aは、積層膜の積層構造を説明する図である。図4 6 Bは、積層膜のSIMS分析結果である。
- 図4 7 Aは、酸化アルミニウム膜の構造を説明する図である。図4 7 Bは酸素放出量の酸化アルミニウム膜構造依存性を説明する図である。
- 図4 8 Aは実施例で作製したサンプルの断面STEM像である。図4 8 B及び図4 8 Cは実施例で作製したサンプルのEDX分析の結果である。
- 図4 9 A乃至図4 9 Cは、実施例で作製したサンプルのSIMS分析の結果である。
- 図5 0は、実施例で作製したTEGの、上面図、断面TEM像、及びパラメータを示す図である。
- 図5 1 A及び図5 1 Bは、実施例で作製したトランジスタの $I_d - V_g$ 特性である。
- 図5 2 A及び図5 2 Bは、実施例で作製したトランジスタの V_{th} の累積確率分布である。
- 図5 3 A乃至図5 3 Cは、実施例で作製したトランジスタの $I_d - V_g$ 特性である。
- 図5 4 A乃至図5 4 Cは、実施例で作製したトランジスタの V_{th} の累積確率分布である。
- 図5 5 A乃至図5 5 Cは、実施例で作製したトランジスタの V_{th} と $I_d - V_g$ 特性の関係を示す図である。
- 図5 6 Aは、実施例で作製したトランジスタの $I_d - V_g$ 特性である。図5 6 Bは、実施例で作製したトランジスタの V_{th} の累積確率分布である。
- 図5 7 Aは、実施例で作製したトランジスタの $I_d - V_g$ 特性である。図5 7 Bは、実施例で作製したトランジスタの V_{th} の累積確率分布である。
- 図5 8 A乃至図5 8 Cは、実施例で作製したトランジスタの V_{th} と $I_d - V_g$ 特性の関係を示す図である。
- 図5 9 A 1乃至図5 9 C 2は、実施例で取得した断面TEM像である。
- 図6 0 A 1乃至図6 0 B 2は、実施例で取得した断面TEM像である。
- 図6 1は、加熱処理前の各膜の膜厚、および、加熱処理後の各膜の膜厚を説明する図である。
- 図6 2 Aは、試料の積層構造を説明する図である。図6 2 Bは、金属酸化物のシート抵抗を説明する図である。
- 図6 3 A乃至図6 3 Cは、実施例で作製したトランジスタの $I_d - V_g$ 特性である。図6 3 D乃至図6 3 Fは、実施例で作製したトランジスタの断面TEM像である。
- 図6 4 A及び図6 4 Bは、トランジスタの $I_d - V_g$ 特性である。図6 4 Cは、実施例で作製したトランジスタの断面模式図である。
- 図6 5は、実施例で形成した導電体の応力を説明する図である。
- 図6 6は、トランジスタの I_{on} と応力との関係を説明する図である。
- 図6 7は、ソース電極またはドレイン電極の面積に対するチャネル形成領域の面積の比と、オン電流の関係を説明する図である。
- 図6 8 Aは、試料の積層構造を説明する図である。図6 8 Bは、SIMS分析の結果を説明する図である。

図69Aは、トランジスタの I_d-V_g 特性である。図69Bは、金属酸化物への酸素供給に関する模式図である。

図70A及び図70Bは金属酸化物の平面TEM像である。図70C及び図70DはFFT像である。

図71は、実施例で作製したトランジスタの I_d-V_g 特性である。

図72は、実施例で作製したトランジスタの I_d-V_g 特性である。

図73A及び図73Bは、トランジスタの V_{th} のマッピングである。

図74A乃至図74Dは、トランジスタの V_{th} 、 S 値、 g_m 、及び I_{on} のヒストグラムである。

図75Aは、試作したトランジスタの構造を示す模式図である。図75Bは、試作したトランジスタのチャンネル幅方向の断面図である。

図76A及び図76Bは、試作したトランジスタのドレイン電流-トップゲート電圧特性を示す図である。

図77A及び図77Bは、試作したトランジスタのドレイン電流-トップゲート電圧特性を示す図である。

図78A及び図78Bは、容量を説明する図である。図78C及び図78Dは、試作したトランジスタのトップゲート電圧-容量特性を示す図である。

発明を実施するための形態

[0024]

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

[0025]

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層、レジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図面に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

[0026]

また、特に上面図（「平面図」ともいう）、斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。

[0027]

また、本明細書等において、第1、第2等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

[0028]

また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

[0029]

例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電氣的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、X、Yは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

[0030]

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャンネルが形成される領域（以下、チャンネル形成領域ともいう）を有しており、チャンネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャンネル形成領域とは、電流が主として流れる領域をいう。

[0031]

また、ソース、またはドレインの機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソース、またはドレインの用語は、入れ替えて用いることができる場合がある。

[0032]

なお、チャンネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャンネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャンネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャンネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャンネル長は、チャンネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。

[0033]

チャンネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャンネル形成領域における、チャンネル長方向を基準として垂直方向のチャンネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャンネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャンネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャンネル幅は、チャンネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。

[0034]

なお、本明細書等において、トランジスタの構造によっては、実際にチャンネルの形成される領域におけるチャンネル幅（以下、「実効的なチャンネル幅」ともいう）と、トランジスタの上面図において示されるチャンネル幅（以下、「見かけ上のチャンネル幅」ともいう）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャンネル幅が、見かけ上のチャンネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャンネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャンネル幅よりも、実効的なチャンネル幅の方が大きくなる。

[0035]

このような場合、実効的なチャンネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャンネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャンネル幅を正確に測定することは困難である。

[0036]

本明細書では、単にチャンネル幅と記載した場合には、見かけ上のチャンネル幅を指す場合がある。または、本明細書では、単にチャンネル幅と記載した場合には、実効的なチャンネル幅を指す場合がある。なお、チャンネル長、チャンネル幅、実効的なチャンネル幅、見かけ上のチャンネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。

[0037]

なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなること、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（V_o: oxygen vacancyともいう）が形成される場合がある。

[0038]

なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化ハフニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化ハフニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。

[0039]

また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。

[0040]

また、本明細書等において、「平行」とは、二つの直線が -10 度以上 10 度以下の角度で配置

されている状態をいう。したがって、 -5 度以上 5 度以下の場合も含まれる。また、「概略平行」とは、二つの直線が -30 度以上 30 度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が 80 度以上 100 度以下の角度で配置されている状態をいう。したがって、 85 度以上 95 度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が 60 度以上 120 度以下の角度で配置されている状態をいう。

[0041]

本明細書等において、金属酸化物 (metal oxide) とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体 (透明酸化物導電体を含む)、酸化物半導体 (Oxide Semiconductor または単に OS ともいう) などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS トランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

[0042]

また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅 $1\ \mu\text{m}$ あたりのドレイン電流が、室温において $1 \times 10^{-20}\ \text{A}$ 以下、 85°C において $1 \times 10^{-18}\ \text{A}$ 以下、または 125°C において $1 \times 10^{-16}\ \text{A}$ 以下であることをいう。

[0043]

また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位 (接地電位) とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも $0\ \text{V}$ を意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。

[0044]

本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に “_1”、“[n]”、“[m, n]” 等の識別用の符号を付記して記載する場合がある。

[0045]

なお、本明細書等において、「高さが概略一致」とは、断面視において、基準となる面 (例えば、基板表面などの平坦な面) からの高さが等しい構成を示す。例えば、半導体装置の製造プロセスにおいて、平坦化処理 (代表的には CMP (Chemical Mechanical Polishing) 処理) を行うことで、単層または複数の層の表面を露出する場合がある。この場合、CMP 処理の被処理面は、基準となる面からの高さが等しい構成となる。また、「高さが概略一致」には高さが一致する場合も含まれる。ただし、CMP 処理の際の処理装置、処理方法、または被処理面の材料によって、複数の層の高さが異なる場合がある。本明細書等においては、この場合も「高さが概略一致」として扱う。例えば、基準面に対して、2つの高さを有する層 (ここでは第1の層と、第2の層とする) を有する場合、第1の層の上面の高さと、第2の層の上面の高さとの差が、 $20\ \text{nm}$ 以下である場合も、「高さが概略一致」という。

[0046]

なお、本明細書等において、「側面または端部が概略一致」とは、上面視において、上層と下層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。また、「側面または端部が概略一致」には側面または端部が一致する場合も含まれる。ただし、厳密には輪郭が重ならず、上層の輪郭が下層の輪郭より内側に位置すること、または、上層の輪郭が下層の輪郭より外側に位置することもあり、この場合も「側面または端部が概略一致」という。

[0047]

(実施の形態1)

本実施の形態では、図1A乃至図30Cを用いて、本発明の一態様に係るトランジスタ200を有する半導体装置の一例、およびその作製方法について説明する。

[0048]

<半導体装置の構成例>

図1を用いて、トランジスタ200を有する半導体装置の構成を説明する。図1A乃至図1Dは、トランジスタ200を有する半導体装置の上面図および断面図である。図1Aは、当該半導体装置の上面図である。また、図1B乃至図1Dは、当該半導体装置の断面図である。ここで、図1Bは、図1AにA1-A2の一点鎖線で示す部位の断面図であり、トランジスタ200のチャンネル長方向の断面図でもある。また、図1Cは、図1AにA3-A4の一点鎖線で示す部位の断面図であり、トランジスタ200のチャンネル幅方向の断面図でもある。また、図1Dは、図1AにA5-A6の一点鎖線で示す部位の断面図である。なお、図1Aの上面図では、図の明瞭化のために一部の要素を省いている。

[0049]

本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体212と、絶縁体212上の絶縁体214と、絶縁体214上のトランジスタ200と、トランジスタ200上の絶縁体280と、絶縁体280上の絶縁体282と、絶縁体282上の絶縁体283と、絶縁体283上の絶縁体274と、絶縁体283上、および絶縁体274上の絶縁体285と、を有する。絶縁体212、絶縁体214、絶縁体216、絶縁体280、絶縁体282、絶縁体283、絶縁体285、および絶縁体274は層間膜として機能する。また、トランジスタ200と電氣的に接続し、プラグとして機能する導電体240（導電体240a及び導電体240b）を有する。なお、プラグとして機能する導電体240の側面に接して絶縁体241（絶縁体241a及び絶縁体241b）が設けられる。また、絶縁体285上、および導電体240上には、導電体240と電氣的に接続し、配線として機能する導電体246（導電体246a及び導電体246b）が設けられる。また、絶縁体283は、絶縁体214の上面の一部、絶縁体216の側面、絶縁体222の側面、絶縁体275の側面、絶縁体280の側面、ならびに絶縁体282の側面および上面と接する。

[0050]

絶縁体280、絶縁体282、絶縁体283、および絶縁体285の開口の内壁に接して絶縁体241aが設けられ、絶縁体241aの側面に接して導電体240aが設けられている。また、絶縁体280、絶縁体282、絶縁体283、および絶縁体285の開口の内壁に接して絶縁体241bが設けられ、絶縁体241bの側面に接して導電体240bが設けられている。なお、絶縁体241は、第1の絶縁体が上記開口の内壁に接して設けられ、さらに内側に第2の絶縁体が設けられる構造になっている。また、導電体240は、第1の導電体が絶縁体241の側面に接して設け

られ、さらに内側に第2の導電体が設けられる構造になっている。ここで、導電体240の上面の高さと、導電体246と重なる領域の、絶縁体285の上面の高さと、は同程度になる。

[0051]

なお、トランジスタ200では、絶縁体241の第1の絶縁体および絶縁体241の第2の絶縁体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体241を単層、または3層以上の積層構造として設ける構成にしてもよい。また、トランジスタ200では、導電体240の第1の導電体および導電体240の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体240を単層、または3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。

[0052]

[トランジスタ200]

図1A乃至図1Dに示すように、トランジスタ200は、絶縁体214上の絶縁体216と、絶縁体216に埋め込まれるように配置された導電体205（導電体205a及び導電体205b）と、絶縁体216上、および導電体205上の絶縁体222と、絶縁体222上の絶縁体224と、絶縁体224上の酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の導電体242aと、導電体242a上の絶縁体271aと、酸化物230b上の導電体242bと、導電体242b上の絶縁体271bと、酸化物230b上の絶縁体252と、絶縁体252上の絶縁体250と、絶縁体250上の絶縁体254と、絶縁体254上に位置し、酸化物230bの一部と重なる導電体260（導電体260a及び導電体260b）と、絶縁体222、絶縁体224、酸化物230a、酸化物230b、導電体242a、導電体242b、絶縁体271a、および絶縁体271b上に配置される絶縁体275と、を有する。ここで、図1Bおよび図1Cに示すように、絶縁体252は、絶縁体222の上面、絶縁体224の側面、酸化物230aの側面、酸化物230bの側面および上面、導電体242の側面、絶縁体271の側面、絶縁体275の側面、絶縁体280の側面、並びに絶縁体250の下面と接する。また、導電体260の上面は、絶縁体254の最上部、絶縁体250の最上部、絶縁体252の最上部、および絶縁体280の上面と高さが概略一致するように配置される。また、絶縁体282は、導電体260、絶縁体252、絶縁体250、絶縁体254、および絶縁体280のそれぞれの上面の少なくとも一部と接する。

[0053]

なお、以下において、酸化物230aと酸化物230bをまとめて酸化物230と呼ぶ場合がある。また、導電体242aと導電体242bをまとめて導電体242と呼ぶ場合がある。また、絶縁体271aと絶縁体271bをまとめて絶縁体271と呼ぶ場合がある。

[0054]

絶縁体280、および絶縁体275には、酸化物230bに達する開口が設けられる。当該開口内に、絶縁体252、絶縁体250、絶縁体254、および導電体260が配置されている。また、トランジスタ200のチャンネル長方向において、絶縁体271a及び導電体242aと、絶縁体271b及び導電体242bと、の間に導電体260、絶縁体252、絶縁体250、および絶縁体254が設けられている。絶縁体254は、導電体260の側面と接する領域と、導電体260の底面と接する領域と、を有する。

[0055]

酸化物230は、絶縁体224の上に配置された酸化物230aと、酸化物230aの上に配置された酸化物230bと、を有することが好ましい。酸化物230b下に酸化物230aを有することで、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡散を抑制できる。

[0056]

なお、トランジスタ200では、酸化物230が、酸化物230a及び酸化物230bの2層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物230bの単層、または3層以上の積層構造を設ける構成にしてもよいし、酸化物230a、および酸化物230bのそれぞれが積層構造を有していてもよい。

[0057]

導電体260は、第1のゲート（トップゲートともいう）電極として機能し、導電体205は、第2のゲート（バックゲートともいう）電極として機能する。また、絶縁体252、絶縁体250および絶縁体254は、第1のゲート絶縁体として機能し、絶縁体222、および絶縁体224は、第2のゲート絶縁体として機能する。なお、ゲート絶縁体は、ゲート絶縁層、またはゲート絶縁膜と呼ぶ場合もある。また、導電体242aは、ソース電極またはドレイン電極の一方として機能し、導電体242bは、ソース電極またはドレイン電極の他方として機能する。また、酸化物230の導電体260と重畳する領域の少なくとも一部はチャンネル形成領域として機能する。

[0058]

ここで、図1Bにおけるチャンネル形成領域近傍の拡大図を図2Aに示す。酸化物230bに酸素が供給されることで、導電体242aと導電体242bの間の領域にチャンネル形成領域が形成される。よって、図2Aに示すように、酸化物230bは、トランジスタ200のチャンネル形成領域として機能する領域230bcと、領域230bcを挟むように設けられ、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbと、を有する。領域230bcは、少なくとも一部が導電体260と重畳している。言い換えると、領域230bcは、導電体242aと導電体242bの間の領域に設けられている。領域230baは、導電体242aに重畳して設けられており、領域230bbは、導電体242bに重畳して設けられている。

[0059]

チャンネル形成領域として機能する領域230bcは、領域230baおよび領域230bbよりも、酸素欠損が少なく、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって領域230bcは、i型（真性）または実質的にi型であるといえることができる。

[0060]

また、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbは、酸素欠損が多く、または水素、窒素、金属元素などの不純物濃度が高い、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域230baおよび領域230bbは、領域230bcと比較して、キャリア濃度が高く、低抵抗なn型の領域である。

[0061]

ここで、チャンネル形成領域として機能する領域230bcのキャリア濃度は、 $1 \times 10^{18} \text{ cm}^{-3}$ 以下であることが好ましく、 $1 \times 10^{17} \text{ cm}^{-3}$ 未満であることがより好ましく、 $1 \times 10^{16} \text{ cm}^{-3}$ 未満であることがさらに好ましく、 $1 \times 10^{13} \text{ cm}^{-3}$ 未満であることがさらに好ましく、 $1 \times 10^{12} \text{ cm}^{-3}$ 未満であることがさらに好ましい。なお、チャンネル形成領域として機能する領域230

b cのキャリア濃度の下限値については、特に限定は無いが、例えば、 $1 \times 10^{-9} \text{ cm}^{-3}$ とすることができる。

[0062]

また、領域230bcと領域230baまたは領域230bbとの間に、キャリア濃度が、領域230baおよび領域230bbのキャリア濃度と同等、またはそれよりも低く、領域230bcのキャリア濃度と同等、またはそれよりも高い、領域が形成されていてもよい。つまり、当該領域は、領域230bcと領域230baまたは領域230bbとの接合領域として機能する。当該接合領域は、水素濃度が、領域230baおよび領域230bbの水素濃度と同等、またはそれよりも低く、領域230bcの水素濃度と同等、またはそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域230baおよび領域230bbの酸素欠損と同等、またはそれよりも少なく、領域230bcの酸素欠損と同等、またはそれよりも多くなる場合がある。

[0063]

なお、図2Aでは、領域230ba、領域230bb、および領域230bcが酸化物230bに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物230bだけでなく、酸化物230aまで形成されてもよい。

[0064]

また、酸化物230において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャンネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。

[0065]

トランジスタ200は、チャンネル形成領域を含む酸化物230（酸化物230a及び酸化物230b）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。

[0066]

また、半導体として機能する金属酸化物のバンドギャップは、2eV以上が好ましく、2.5eV以上がより好ましい。バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減できる。

[0067]

酸化物230として、例えば、インジウム、元素Mおよび亜鉛を有する In-M-Zn 酸化物（元素Mは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジウム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物230として、 In-Ga 酸化物、 In-Zn 酸化物、またはインジウム酸化物を用いてもよい。

[0068]

酸化物230は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、酸化物230aに用いる金属酸化物において、主成分である金属元素に対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、主成分である金属元素に対する元素Mの原子数比よ

り、大きいことが好ましい。また、酸化物230aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。当該構成にすることで、酸化物230aよりも下方に形成された構造物からの、酸化物230bに対する、不純物および酸素の拡散を抑制できる。

[0069]

また、酸化物230bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物230aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。当該構成にすることで、トランジスタ200は大きいオン電流、および高い周波数特性を得ることができる。

[0070]

また、酸化物230aおよび酸化物230bが、酸素以外に共通の元素を主成分として有することで、酸化物230aおよび酸化物230bの界面における欠陥準位密度を低くすることができる。酸化物230aおよび酸化物230bの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。

[0071]

具体的には、酸化物230aとして、 $In:M:Zn=1:3:4$ [原子数比] もしくはその近傍の組成、または $In:M:Zn=1:1:0.5$ [原子数比] もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物230bとして、 $In:M:Zn=1:1:1$ [原子数比] もしくはその近傍の組成、 $In:M:Zn=1:1:1.2$ [原子数比] もしくはその近傍の組成、 $In:M:Zn=1:1:2$ [原子数比] もしくはその近傍の組成、または $In:M:Zn=4:2:3$ [原子数比] もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±30%の範囲を含む。また、元素Mとして、ガリウムを用いることが好ましい。また、酸化物230として酸化物230bの単層を設ける場合、酸化物230bとして、酸化物230aに用いることができる金属酸化物を適用してもよい。

[0072]

なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であつてもよい。

[0073]

酸化物230bは、結晶性を有することが好ましい。特に、酸化物230bとして、CAAC-OS (c-axis aligned crystalline oxide semiconductor) を用いることが好ましい。

[0074]

CAAC-OSは、結晶性の高い、緻密な構造を有しており、不純物および欠陥（例えば、酸素欠損 (V_O) など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、 400°C 以上 600°C 以下）で加熱処理することで、CAAC-OSをより結晶性の高い、緻密な構造にすることができる。このようにして、CAAC-OSの密度をより高めることで、当該CAAC-OS中の不純物または酸素の拡散をより低減できる。

[0075]

また、CAAC-OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電

子移動度の低下が起こりにくいといえる。したがって、CAAC-Osを有する金属酸化物は、物理的性質が安定する。そのため、CAAC-Osを有する金属酸化物は熱に強く、信頼性が高い。

[0076]

また、酸化物230bとしてCAAC-Osなどの結晶性を有する酸化物を用いることで、ソース電極またはドレイン電極による、酸化物230bからの酸素の引き抜きを抑制できる。これにより、熱処理を行っても、酸化物230bから酸素が引き抜かれることを低減できるため、トランジスタ200は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。

[0077]

酸化物半導体を用いたトランジスタは、酸化物半導体中のチャンネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、 V_OH と呼ぶ場合がある）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャンネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャンネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャンネルが形成される領域では、不純物、酸素欠損、および V_OH はできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャンネルが形成される領域は、キャリア濃度が低減され、i型（真性化）または実質的にi型であることが好ましい。

[0078]

これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、および V_OH を低減できる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ200のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素の量が基板面内ではばらつきがでることにより、トランジスタを有する半導体装置の特性にばらつきが出ることになる。

[0079]

よって、酸化物半導体中において、チャンネル形成領域として機能する領域230bcは、キャリア濃度が低減され、i型または実質的にi型であることが好ましいが、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbは、キャリア濃度が高く、n型であることが好ましい。つまり、酸化物半導体の領域230bcの酸素欠損、および V_OH を低減し、領域230baおよび領域230bbには過剰な量の酸素が供給されないようにすることが好ましい。

[0080]

別言すると、酸化物半導体中において、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbは、キャリア濃度が高く、n型であることが好ましいが、チャンネル形成領域として機能する領域230bcは、キャリア濃度が低減され、i型または実質的にi型であることが好ましい。つまり、n型の領域は、チャンネル形成領域に伸長しないことが好ましい。

[0081]

<n型の領域がチャンネル形成領域に伸長することによる、OSトランジスタへの影響>

本項では、n型の領域がチャンネル形成領域に伸長することによる、OSトランジスタへの影響について、デバイスシミュレーションの結果を用いて説明する。

[0082]

デバイスシミュレーションは、シノプシス社TCAD Sentaurusを用いて行った。当該デバイスシミュレーションに用いたトランジスタの断面概略図を図3に示す。当該トランジスタは、酸化物半導体(OS)と、酸化物半導体上のソース電極(Source)およびドレイン電極(Drain)と、酸化物半導体と重畳するゲート電極(Gate)と、を有する。

[0083]

図3に示す L_{SD} は、ソース電極とドレイン電極との間の距離である。また、図3に示す ΔL は、ソース電極またはドレイン電極の端部からチャンネル形成領域へ伸長したn型の領域の長さである。

[0084]

本デバイスシミュレーションでは、 L_{SD} を、60nm、120nm、または240nmとした。また、 ΔL を、0nm、5nm、10nm、20nm、または30nmとした。また、ソース領域、ドレイン領域、およびn型の領域のドナー濃度 N_d を $1 \times 10^{19} \text{ cm}^{-3}$ または $5 \times 10^{19} \text{ cm}^{-3}$ とした。なお、チャンネル幅は60nmとした。

[0085]

デバイスシミュレーションの結果を図4Aおよび図4Bに示す。図4Aは、ソース領域、ドレイン領域、およびn型の領域のドナー濃度 N_d を $1 \times 10^{19} \text{ cm}^{-3}$ としたときの結果であり、図4Bは、ソース領域、ドレイン領域、およびn型の領域のドナー濃度 N_d を $5 \times 10^{19} \text{ cm}^{-3}$ としたときの結果である。

[0086]

図4Aおよび図4Bでは、縦軸はしきい値電圧の変化量(ΔV_{th}) [V]を示し、横軸は、 ΔL [nm]を示す。ここで、しきい値電圧(V_{th})は、ドレイン電流が1pAになる時のゲート電圧 V_g と定義する。また、丸印で示すプロットは、 L_{SD} を240nmとしたときの結果であり、四角印で示すプロットは、 L_{SD} を120nmとしたときの結果であり、ひし形印で示すプロットは、 L_{SD} を60nmとしたときの結果である。

[0087]

図4Aおよび図4Bより、 L_{SD} が短いほど、n型の領域の伸長(ΔL の増大)によるしきい値電圧の変化量が大きいことが分かった。したがって、n型の領域は、チャンネル形成領域に伸長しないことが好ましい。

[0088]

以上が、n型の領域がチャンネル形成領域に伸長することによる、OSトランジスタへの影響についての説明である。

[0089]

そこで、本実施の形態では、酸化物230b上に導電体242aおよび導電体242bを設けた状態で、酸素を含む雰囲気マイクロ波処理を行い、領域230bcの酸素欠損、および V_{OH} の低減を図る。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。

[0090]

酸素を含む雰囲気マイクロ波処理を行うことで、マイクロ波、またはRF等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、またはRF等の高周波を領域230bcに照射することもできる。プラズマ、マイクロ波などの作用により、領域230bcの V_{OH} を酸素欠損(V_O)と水素(H)とに分断し、当該水素を領域2

30bcから除去し、当該酸素欠損を酸素で補償することができる。よって、領域230bc中の水素濃度、酸素欠損、および V_{OH} を低減し、キャリア濃度を低下させることができる。

[0091]

また、酸素を含む雰囲気でもマイクロ波処理を行う際、マイクロ波、またはRF等の高周波、酸素プラズマなどの作用は、導電体242aおよび導電体242bに遮蔽され、領域230baおよび領域230bbには及ばない。さらに、酸素プラズマの作用は、酸化物230bおよび導電体242を覆って設けられている、絶縁体271および絶縁体280によって低減できる。これにより、マイクロ波処理の際に、領域230baおよび領域230bbで、 V_{OH} の低減、および過剰な量の酸素供給が発生しないため、キャリア濃度の低下を防ぐことができる。

[0092]

また、絶縁体252となる絶縁膜の成膜後、または絶縁体250となる絶縁膜の成膜後に、酸素を含む雰囲気でもマイクロ波処理を行うことが好ましい。このように絶縁体252、または絶縁体250を介して、酸素を含む雰囲気でもマイクロ波処理を行うことで、効率よく領域230bc中へ酸素を注入することができる。また、絶縁体252を導電体242の側面、および領域230bcの表面と接するように配置することで、領域230bcへ必要量以上の酸素の注入を抑制し、導電体242の側面の酸化を抑制できる。また、絶縁体250となる絶縁膜の成膜時に導電体242の側面の酸化を抑制できる。

[0093]

また、領域230bc中に注入される酸素は、酸素原子、酸素分子、酸素ラジカル（Oラジカルともいう、不対電子をもつ原子、分子、またはイオン）など様々な形態がある。なお、領域230bc中に注入される酸素は、上述の形態のいずれかまたは複数であればよく、特に酸素ラジカルであると好適である。また、絶縁体252および絶縁体250の膜質を向上させることができるため、トランジスタ200の信頼性が向上する。

[0094]

このようにして、酸化物半導体の領域230bcで選択的に酸素欠損、および V_{OH} を除去して、領域230bcをi型または実質的にi型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbに過剰な酸素が供給されるのを抑制し、マイクロ波処理を行う前のn型の領域の状態を維持することができる。これにより、トランジスタ200の電気特性の変動を抑制し、基板面内でトランジスタ200の電気特性がばらつくのを抑制できる。

[0095]

以上のような構成にすることで、トランジスタ特性のばらつきが少ない半導体装置を提供できる。また、信頼性が良好な半導体装置を提供できる。また、良好な電気特性を有する半導体装置を提供できる。

[0096]

また、図1Cに示すように、トランジスタ200のチャンネル幅方向の断面視において、酸化物230bの側面と酸化物230bの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう）。

[0097]

上記湾曲面での曲率半径は、0nmより大きく、導電体242と重なる領域の酸化物230bの

膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、0 nmより大きく20 nm以下、好ましくは1 nm以上15 nm以下、さらに好ましくは2 nm以上10 nm以下とする。このような形状にすることで、絶縁体252、絶縁体250、絶縁体254、および導電体260の、酸化物230bへの被覆性を高めることができる。

[0098]

また、図1Cなどに示すように、酸化物230の上面および側面に接して、酸化アルミニウムなどにより形成される絶縁体252を設けることにより、酸化物230と絶縁体252の界面およびその近傍に、酸化物230に含まれるインジウムが偏在する場合がある。これにより、酸化物230の表面近傍が、インジウム酸化物に近い原子数比、またはIn-Zn酸化物に近い原子数比になる。このように酸化物230、特に酸化物230bの表面近傍のインジウムの原子数比が大きくなることで、トランジスタ200の電界効果移動度を向上させることができる。

[0099]

酸化物230aおよび酸化物230bを上述の構成とすることで、酸化物230aと酸化物230bとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は大きいオン電流、および高い周波数特性を得ることができる。

[0100]

絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ200の上方からトランジスタ200に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N₂O、NO、NO₂など)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料を用いることが好ましい。

[0101]

なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能(透過性が低いともいう)とする。または、対応する物質を、捕獲、および固着する(ゲッターリングともいう)機能とする。

[0102]

絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体212、絶縁体275、および絶縁体283として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体214、絶縁体271、絶縁体282、および絶縁体285として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。これにより、水、水

素などの不純物が絶縁体 212 および絶縁体 214 を介して、基板側からトランジスタ 200 側に拡散するのを抑制できる。または、水、水素などの不純物が絶縁体 285 よりも外側に配置されている層間絶縁膜などから、トランジスタ 200 側に拡散するのを抑制できる。または、絶縁体 224 などに含まれる酸素が、絶縁体 212 および絶縁体 214 を介して基板側に、拡散するのを抑制できる。または、絶縁体 280 などに含まれる酸素が、絶縁体 282 などを介してトランジスタ 200 より上方に、拡散するのを抑制できる。この様に、トランジスタ 200 を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体 212、絶縁体 214、絶縁体 271、絶縁体 275、絶縁体 282、絶縁体 283、および絶縁体 285 で取り囲む構造とすることが好ましい。

[0103]

ここで、絶縁体 212、絶縁体 214、絶縁体 271、絶縁体 275、絶縁体 282、絶縁体 283、および絶縁体 285 として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、 AlO_x (x は 0 より大きい任意数)、または MgO_y (y は 0 より大きい任意数) などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ 200 の構成要素として用いる、またはトランジスタ 200 の周囲に設けることで、トランジスタ 200 に含まれる水素、またはトランジスタ 200 の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ 200 のチャンネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ 200 の構成要素として用いる、またはトランジスタ 200 の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ 200、および半導体装置を作製することができる。

[0104]

また、絶縁体 212、絶縁体 214、絶縁体 271、絶縁体 275、絶縁体 282、絶縁体 283、および絶縁体 285 は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体 212、絶縁体 214、絶縁体 271、絶縁体 275、絶縁体 282、絶縁体 283、および絶縁体 285 は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。

[0105]

絶縁体 212、絶縁体 214、絶縁体 271、絶縁体 275、絶縁体 282、絶縁体 283、および絶縁体 285 の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいため、絶縁体 212、絶縁体 214、絶縁体 271、絶縁体 275、絶縁体 282、絶縁体 283、および絶縁体 285 の水素濃度を低減できる。なお、成膜方法は、スパッタリング法に限られるものではなく、化学気相成長 (CVD: Chemical Vapor Deposition) 法、分子線エピタキシー (MBE: Molecular Beam Epitaxy) 法、パルスレーザ堆積 (PLD: Pulsed Laser Deposition) 法、原子層堆積 (ALD: Atomic Layer Deposition) 法などを適宜用いてもよい。

[0106]

また、絶縁体 212、絶縁体 275、および絶縁体 283 の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体 212、絶縁体 275、および絶縁体 283 の抵抗率を概略 $1 \times 10^{13} \Omega \text{ cm}$ とすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体 212、絶縁体 275、および絶縁体 283 が、導電体 205、導電体 242、導電体 260、または導電体 246 のチャージアップを緩和することができる場合がある。絶縁体 212、絶縁体 275、および絶縁体 283 の抵抗率は、好ましくは、 $1 \times 10^{10} \Omega \text{ cm}$ 以上 $1 \times 10^{15} \Omega \text{ cm}$ 以下とする。

[0107]

また、絶縁体 216、絶縁体 274、絶縁体 280、および絶縁体 285 は、絶縁体 214 よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減できる。例えば、絶縁体 216、絶縁体 274、絶縁体 280、および絶縁体 285 として、酸化シリコン、酸化窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。

[0108]

導電体 205 は、酸化物 230、および導電体 260 と、重なるように配置する。ここで、導電体 205 は、絶縁体 216 に形成された開口に埋め込まれて設けることが好ましい。また、導電体 205 の一部が絶縁体 214 に埋め込まれる場合がある。

[0109]

導電体 205 は、導電体 205 a 及び導電体 205 b を有する。導電体 205 a は、絶縁体 216 に形成された開口の底面および側壁に接して設けられる。導電体 205 b は、導電体 205 a に形成された凹部に埋め込まれるように設けられる。ここで、導電体 205 b の上面の高さは、導電体 205 a の上面の高さおよび絶縁体 216 の上面の高さと概略一致する。

[0110]

ここで、導電体 205 a は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子 (N_2O 、 NO 、 NO_2 など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素 (例えば、酸素原子、酸素分子などの少なくとも一) の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

[0111]

導電体 205 a に、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体 205 b に含まれる水素などの不純物が、絶縁体 224 等を介して、酸化物 230 に拡散するのを防ぐことができる。また、導電体 205 a に、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体 205 b が酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体 205 a としては、上記導電性材料を単層または積層とすればよい。例えば、導電体 205 a は、窒化チタンを用いればよい。

[0112]

また、導電体 205 b は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体 205 b は、タングステンを用いればよい。

[0113]

導電体205は、第2のゲート電極として機能する場合がある。その場合、導電体205に印加する電位を、導電体260に印加する電位と、連動させず、独立して変化させることで、トランジスタ200のしきい値電圧 (V_{th}) を制御することができる。特に、導電体205に負の電位を印加することにより、トランジスタ200の V_{th} をより大きくし、オフ電流を低減することが可能となる。したがって、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260に印加する電位が0Vのときのドレイン電流を小さくすることができる。

[0114]

また、導電体205の電気抵抗率は、上記の導電体205に印加する電位を考慮して設計され、導電体205の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体216の膜厚は、導電体205とほぼ同じになる。ここで、導電体205の設計が許す範囲で導電体205および絶縁体216の膜厚を薄くすることが好ましい。絶縁体216の膜厚を薄くすることで、絶縁体216中に含まれる水素などの不純物の絶対量を低減できるため、当該不純物が酸化物230に拡散するのを低減できる。

[0115]

なお、導電体205は、図1Aに示すように、酸化物230の導電体242aおよび導電体242bと重ならない領域の大きさよりも、大きく設けるとよい。特に、図1Cに示すように、導電体205は、酸化物230aおよび酸化物230bのチャネル幅方向の端部よりも外側の領域においても、延在していることが好ましい。つまり、酸化物230のチャネル幅方向における側面の外側において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第1のゲート電極として機能する導電体260の電界と、第2のゲート電極として機能する導電体205の電界によって、酸化物230のチャネル形成領域を電氣的に取り囲むことができる。本明細書において、第1のゲート、および第2のゲートの電界によって、チャネル形成領域を電氣的に取り囲むトランジスタの構造を、`surrounded channel (S-channel)` 構造とよぶ。

[0116]

なお、本明細書等において、`S-channel` 構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電氣的に取り囲むトランジスタの構造を表す。また、本明細書等で開示する`S-channel` 構造は、`Fin`型構造およびプレーナ型構造とは異なる。`S-channel` 構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。

[0117]

トランジスタ200を、ノーマリーオフとして、且つ上記の`S-channel` 構造とすることで、チャネル形成領域を電氣的に取り囲むことができる。そのため、トランジスタ200を`GAA (Gate All Around)` 構造、または`LGAA (Lateral Gate All Around)` 構造と捉えることもできる。トランジスタ200を`S-channel` 構造、`GAA` 構造、または`LGAA` 構造とすることで、酸化物230とゲート絶縁体との界面または界面近傍に形成されるチャネル形成領域を、酸化物230のバルク全体とすることができる。したがって、トランジスタに流れる電流密度を向上させることが可能となるため、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度を高めることが期待できる。

[0118]

また、図1Cに示すように、導電体205は延在させて、配線としても機能させている。ただし、これに限られることなく、導電体205の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体205は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体205を複数のトランジスタで共有する構成にしてもよい。

[0119]

なお、トランジスタ200では、導電体205は、導電体205a及び導電体205bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体205は、単層、または3層以上の積層構造として設ける構成にしてもよい。

[0120]

絶縁体222、および絶縁体224は、ゲート絶縁体として機能する。

[0121]

絶縁体222は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体222は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体222は、絶縁体224よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。

[0122]

絶縁体222は、絶縁性材料であるアルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。または、ハフニウムおよびジルコニウムを含む酸化物、例えばハフニウムジルコニウム酸化物を用いることが好ましい。このような材料を用いて絶縁体222を形成した場合、絶縁体222は、酸化物230から基板側への酸素の放出および、トランジスタ200の周辺部から酸化物230への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体222を設けることで、水素等の不純物が、トランジスタ200の内側へ拡散することを抑制し、酸化物230中の酸素欠損の生成を抑制できる。また、導電体205が、絶縁体224および、酸化物230が有する酸素と反応することを抑制できる。

[0123]

または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体222は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

[0124]

また、絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、ハフニウムジルコニウム酸化物などの、いわゆるhigh-k材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh-k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、絶縁体222として、チタン酸ジルコン酸鉛（PZT）、チタン酸ストロンチウム（SrTiO₃）、（Ba, Sr）TiO₃（BST）などの誘電率が高い物質を用いることができる場合もある。

[0125]

酸化物230と接する絶縁体224は、例えば、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。

[0126]

また、トランジスタ200の作製工程中において、酸化物230の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、100℃以上600℃以下、より好ましくは350℃以上550℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物230に酸素を供給して、酸素欠損の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で行った後に、脱離した酸素を補うために、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で行ってもよい。または、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で行った後に、連続して窒素ガスもしくは不活性ガスの雰囲気で行った後でもよい。

[0127]

なお、酸化物230に加酸素化処理を行うことで、酸化物230中の酸素欠損を、供給された酸素により修復することができる。さらに、酸化物230中に残存した水素に供給された酸素が反応することで、当該水素をH₂Oとして除去する（脱水化する）ことができる。これにより、酸化物230中に残存していた水素が酸素欠損に再結合してV_OHが形成されるのを抑制できる。

[0128]

なお、絶縁体222、および絶縁体224が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体224は、酸化物230aと重畳して島状に形成してもよい。この場合、絶縁体275が、絶縁体224の側面および絶縁体222の上面に接する構成になる。なお、本明細書等において、島状とは、同一工程で形成され、同一材料を用いた2以上の層が、物理的に分離されている状態であることを示す。

[0129]

導電体242a、および導電体242bは酸化物230bの上面に接して設けられる。導電体242aおよび導電体242bは、それぞれトランジスタ200のソース電極またはドレイン電極として機能する。

[0130]

導電体242（導電体242a及び導電体242b）としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。

[0131]

なお、酸化物230bなどに含まれる水素が、導電体242aまたは導電体242bに拡散する

場合がある。特に、導電体 242 a および導電体 242 b に、タンタルを含む窒化物を用いることで、酸化物 230 b などに含まれる水素は、導電体 242 a または導電体 242 b に拡散しやすく、拡散した水素は、導電体 242 a または導電体 242 b が有する窒素と結合することがある。つまり、酸化物 230 b などに含まれる水素は、導電体 242 a または導電体 242 b に吸い取られる場合がある。

[0132]

また、導電体 242 の側面と導電体 242 の上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体 242 とすることで、図 1 D に示すような、チャンネル幅方向の断面における、導電体 242 の断面積を大きくすることができる。これにより、導電体 242 の導電率を大きくし、トランジスタ 200 のオン電流を大きくすることができる。

[0133]

また、導電体 242 a (導電体 242 b) と、酸化物 230 b とが接した状態で加熱処理を行う場合、導電体 242 a (導電体 242 b) と重畳する領域の酸化物 230 b は、シート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、導電体 242 a (導電体 242 b) と重畳する領域の酸化物 230 b を、自己整合的に低抵抗化することができる。

[0134]

導電体 242 は、圧縮応力を有する導電膜を用いて形成されることが好ましい。これにより、領域 230 b a および領域 230 b b に引っ張り方向に拡張される歪 (以下、引っ張り歪と呼ぶ場合がある。) を形成することができる。引っ張り歪によって V_{OH} を安定に形成することで、領域 230 b a および領域 230 b b を安定な n 型領域にすることができる。なお、導電体 242 が有する圧縮応力とは、導電体 242 の圧縮形状を緩和しようとする応力であり、導電体 242 の中央部から端部の方向のベクトルを有する応力である。

[0135]

導電体 242 が有する圧縮応力の大きさは、例えば、500 MPa 以上、好ましくは 1000 MPa 以上、より好ましくは 1500 MPa 以上、さらに好ましくは 2000 MPa 以上にするとよい。なお、導電体 242 が有する応力の大きさは、導電体 242 に用いる導電膜を基板上に成膜したサンプルを作製し、当該サンプルの応力の測定値で規定してもよい。

[0136]

導電体 242 が有する圧縮応力の作用によって、領域 230 b a 及び領域 230 b b のそれぞれに歪が形成される。当該歪は、導電体 242 が有する圧縮応力の作用によって、それぞれ引っ張り方向に拡張された歪 (引っ張り歪) である。領域 230 b a 及び領域 230 b b が CAAC 構造を有する場合、当該歪は、CAAC 構造の c 軸に垂直な方向への伸長に相当する。後述するように、CAAC 構造が、当該 CAAC 構造の c 軸に垂直な方向に伸長することで、当該歪では、酸素欠損、および V_{OH} が形成されやすく、これらが安定な構造をとりやすい。これにより、領域 230 b a および領域 230 b b では、キャリア濃度が高い、安定な n 型の領域になる。

[0137]

なお、上記において、酸化物 230 b に形成される歪について説明したが、本発明はこれに限られるものではない。酸化物 230 a に同様の歪が形成される場合がある。

[0138]

<金属酸化物中の歪における酸素欠損の形成されやすさ>

本項では、金属酸化物中の歪における酸素欠損の形成されやすさについて、計算を用いて評価する。具体的には、第一原理計算を用いて、金属酸化物中の歪のモデルにおける酸素欠損の形成エネルギーを計算する。

[0139]

<<計算モデル>>

ここでは、第一原理計算に用いる計算モデルについて説明する。

[0140]

金属酸化物中の歪の計算モデルとして、単結晶構造の In-Ga-Zn 酸化物のモデルを用意する。以降では、単結晶構造の In-Ga-Zn 酸化物のモデルを sc-IGZO モデルと表記する。

[0141]

sc-IGZO モデルを図5Aに示す。 sc-IGZO モデルの組成は、 $\text{In:Ga:Zn:O} = 1:1:1:4$ [原子数比] である。また、 sc-IGZO モデルは、112個の原子で構成される。 sc-IGZO モデルは、 c 軸に垂直な方向の格子定数の異なる3種のモデルを用意する。別言すると、 sc-IGZO モデルは、 a 軸方向の格子定数及び b 軸方向の格子定数の異なる3種のモデルを用意する。具体的には、 sc-IGZO モデルのそれぞれの c 軸に垂直な方向の格子定数の変化率を、0%、1%、2%とする。なお、 sc-IGZO モデルの c 軸に垂直な方向の格子定数を変化させる際、 c 軸方向の格子定数は固定している。

[0142]

ここで、 c 軸に垂直な方向の格子定数の変化率が1%または2%の sc-IGZO モデルは、金属酸化物に引っ張り歪が形成されたモデルである。また、 c 軸に垂直な方向の格子定数を1%変化させることで、 c 軸と垂直な方向に3.3GPa、 c 軸方向に2.3GPa程度の応力が生じる。

[0143]

次に、 c 軸に垂直な方向の格子定数を変化させた sc-IGZO モデル内部座標の構造最適化を行う。

[0144]

次に、 sc-IGZO モデルのそれぞれに対して、1個の酸素原子を除去する。除去する酸素原子は、インジウム及び亜鉛と結合する酸素原子、またはインジウム及びガリウムと結合する酸素原子である。当該酸素原子を除去した後の、 sc-IGZO モデルのそれぞれは、酸素欠損を有する。以下において、当該モデルを、酸素欠損を含む sc-IGZO モデルと呼ぶ場合がある。また、インジウム及び亜鉛と結合した酸素原子を除去することで形成される酸素欠損を V_{O1} と表記し、インジウム及びガリウムと結合した酸素原子を除去することで形成される酸素欠損を V_{O2} と表記する場合がある。

[0145]

以上が、計算モデルについての説明である。

[0146]

<<計算条件>>

次に、第一原理計算の計算条件について説明する。

[0147]

第一原理計算には、第一原理電子状態計算パッケージVASPを用いた。計算条件を表1に示す。

[0148]

[表 1]

計算プログラム	VASP
基底関数	平面波
汎関数	GGA-PBE
擬ポテンシャル	PAW
カットオフエネルギー	800 eV
電子数	中性

[0149]

電子状態擬ポテンシャルにはPAW法により生成されたポテンシャルを、汎関数にはGGA/PBEを用いた。また、k点のグリッドは、 $2 \times 2 \times 3$ とした。

[0150]

上記の計算条件で、各sc-IGZOモデルについて、酸素欠損の形成エネルギーを算出した。酸素欠損の形成エネルギー ($E_{\text{form}}(\text{IGZO:Vo})$) は、以下の式(1)で算出される。

[0151]

[数1]

$$E_{\text{form}}(\text{IGZO:Vo}) = E(\text{IGZO:Vo}) + \mu_{\text{O}} - E(\text{IGZO}) \quad (1)$$

[0152]

ここで、 $E(\text{IGZO})$ は、sc-IGZOモデルの全エネルギーである。また、 $E(\text{IGZO:Vo})$ は、酸素欠損を含むsc-IGZOモデルの全エネルギーである。また、 μ_{O} は、酸素の化学ポテンシャルであり、酸素分子のエネルギーの $1/2$ とする。

[0153]

上記の式(1)を用いて、各計算モデルについて、酸素欠損の形成エネルギーを算出した。各モデルにおける酸素欠損の形成エネルギーを図5Bに示す。図5Bにおいて、横軸は各計算モデルのc軸に垂直な方向の格子定数の変化率 (Variation of Lattice Constant) [%] であり、縦軸は酸素欠損の形成エネルギー (Formation Energy of Vo) [eV] である。

[0154]

図5Bに示すように、c軸に垂直な方向の格子定数が大きくなるにしたがって、酸素欠損の形成エネルギーが小さくなる傾向がみられた。別言すると、酸素欠損の形成エネルギーと、各計算モデルのc軸に垂直な方向の格子定数の変化率との間には、負の相関が見られた。

[0155]

この計算結果より、金属酸化物に引っ張り歪が形成されると、酸素欠損の形成エネルギーが小さい、つまり、酸素欠損が形成されやすくなる傾向が示された。

[0156]

よって、本実施の形態に示すトランジスタのように、圧縮応力を有するソース電極およびドレイン電極によって、酸化物半導体膜のソース領域およびドレイン領域に引っ張り歪を形成することで、酸素欠損が形成されることが示唆された。これにより、本実施の形態に示すトランジスタにおいて、酸化物半導体膜のソース領域およびドレイン領域に、安定なn型領域を形成することができる。

[0157]

以上が、金属酸化物中の歪における酸素欠損の形成されやすさについての説明である。

[0158]

図1A乃至図1Dなどでは、導電体242を単層とする構成について示したが、本発明はこれに限られず、2層以上の積層構造としてもよい。例えば図6Bに示すように、導電体242aを、導電体242a1と、導電体242a1上の導電体242a2との2層の積層構造にし、導電体242bを、導電体242b1と、導電体242b1上の導電体242b2との2層の積層構造にしてもよい。このとき、導電体242a1、および導電体242b1は、酸化物230bと接する側に配置される。

[0159]

なお、以下において、導電体242a1と導電体242b1をまとめて導電体242の下層と呼ぶ場合がある。また、導電体242a2と導電体242b2をまとめて導電体242の上層と呼ぶ場合がある。

[0160]

導電体242の下層（導電体242a1及び導電体242b1）は、酸化しにくい特性を有する導電性材料で構成されることが好ましい。これにより、導電体242の下層が酸化し、導電体242の導電率が低下するのを抑制できる。なお、導電体242の下層は、水素を吸い取りやすい（抜き取りやすい）特性を有してもよい。これにより、酸化物230の水素が導電体242の下層へ拡散し、酸化物230の水素濃度を低減できる。よって、トランジスタ200に安定した電気特性を付与することができる。

[0161]

また、導電体242の上層（導電体242a2及び導電体242b2）は、導電体242の下層（導電体242a1及び導電体242b1）よりも、導電性の高い導電性材料で構成されることが好ましい。この場合、導電体242の上層は、少なくとも一部において、導電体242の下層よりも導電性が高い領域を有していればよい。または、導電体242の上層は、導電体242の下層よりも、抵抗率が低い導電性材料で構成されることが好ましい。これにより、配線遅延を抑制した半導体装置を作製できる。

[0162]

なお、導電体242の上層は、水素を吸い取りやすい特性を有してもよい。これにより、導電体242の下層に吸い取られた水素が、導電体242の上層にも拡散し、酸化物230中の水素濃度をより低減できる。よって、トランジスタ200に安定した電気特性を付与することができる。

[0163]

ここで、導電体242の下層、及び導電体242の上層は、構成する元素が同じで、かつ、化学組成の異なる導電性材料を用いることが好ましい。このとき、導電体242の下層と導電体242の上層とを、大気環境にさらさずに連続して成膜することができる。大気開放せずに成膜することで、導電体242の下層表面に大気環境からの不純物または水分が付着することを防ぐことができ、導電体242の下層と導電体242の上層との界面近傍を清浄に保つことができる。

[0164]

また、導電体242の下層に、タンタルに対する窒素の原子数比が高い、タンタルを含む窒化物を用い、導電体242の上層に、タンタルに対する窒素の原子数比が低い、タンタルを含む窒化物

を用いることが好ましい。例えば、導電体242の下層として、タンタルに対する窒素の原子数比が1.0以上2.0以下、好ましくは1.1以上1.8以下、より好ましくは1.2以上1.5以下のタンタルを含む窒化物を用いる。また、例えば、導電体242の上層として、タンタルに対する窒素の原子数比が0.3以上1.5以下、好ましくは0.5以上1.3以下、より好ましくは0.6以上1.0以下のタンタルを含む窒化物を用いる。

[0165]

タンタルを含む窒化物において、タンタルに対する窒素の原子数比を高くすることで、タンタルを含む窒化物の酸化を抑制できる。また、タンタルを含む窒化物の耐酸化性を高めることができる。また、タンタルを含む窒化物中への酸素の拡散を抑制できる。よって、タンタルに対する窒素の原子数比が高い、タンタルを含む窒化物を導電体242の下層に用いることが好ましい。これにより、導電体242の下層と酸化物230との間に酸化層が形成されるのを防ぐ、または酸化層の膜厚を薄くすることができる。

[0166]

また、タンタルを含む窒化物において、タンタルに対する窒素の原子数比を低くすることで、当該窒化物の抵抗率を下げるができる。よって、タンタルに対する窒素の原子数比が低い、タンタルを含む窒化物を導電体242の上層に用いることが好ましい。これにより、配線遅延を抑制した半導体装置を作製できる。

[0167]

なお、導電体242において、上層と下層の境界は明確に検出することが困難な場合がある。タンタルを含む窒化物を導電体242に用いる場合、各層内で検出されるタンタル、および窒素濃度は、各層の段階的な変化に限らず、上層と下層との間の領域で連続的に変化（グラデーションともいう）していてもよい。つまり、導電体242の、酸化物230に近い領域であるほど、タンタルに対する窒素の原子数比が高ければよい。よって、導電体242の下方に位置する領域における、タンタルに対する窒素の原子数比は、導電体242の上方に位置する領域における、タンタルに対する窒素の原子数比よりも高いことが好ましい。

[0168]

導電体242の下層の膜厚は、0.1nm以上5.0nm以下、好ましくは0.5nm以上3.0nm以下、より好ましくは1.0nm以上3.0nm以下とする。この場合、導電体242の下層は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、導電体242の下層の膜厚は導電体242の上層の膜厚より薄いことが好ましい。この場合、導電体242の下層は、少なくとも一部において、導電体242の上層より膜厚が薄い領域を有していればよい。

[0169]

また、導電体242の下層、及び導電体242の上層が、構成する元素は同じで、かつ、化学組成の異なる導電性材料を用いる例について示したが、これに限られず、導電体242の下層と、導電体242の上層と、は、異なる導電性材料を用いて形成されてもよい。

[0170]

なお、導電体242の下層、及び導電体242の上層の構成は上記に限られない。例えば、導電体242の下層及び導電体242の上層の、構成元素、化学組成、および成膜条件の中から選ばれる一または複数を異ならせることで、導電体242の応力を調整してもよい。例えば、導電体242の下層としてタンタルを含む窒化物を用い、導電体242の上層としてチタンを含む窒化物を用

いる。タンタルを含む窒化物と比較して、チタンを含む窒化物は、圧縮応力が小さい、または、引張応力を有するため、導電体242の応力を調整することができる。

[0171]

絶縁体271aは、導電体242aの上面に接して設けられており、絶縁体271bは、導電体242bの上面に接して設けられている。絶縁体271は、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体271は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体271は、絶縁体280よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体271としては、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を用いればよい。

[0172]

絶縁体275は、絶縁体224、酸化物230a、酸化物230b、導電体242、および絶縁体271を覆うように設けられる。絶縁体275として、水素を捕獲および水素を固着する機能を有することが好ましい。その場合、絶縁体275としては、窒化シリコンまたは、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を含むことが好ましい。また、例えば、絶縁体275として、酸化アルミニウムと、当該酸化アルミニウム上の窒化シリコンの積層膜を用いてもよい。

[0173]

上記のような絶縁体271および絶縁体275を設けることで、酸素に対するバリア性を有する絶縁体で導電体242を包み込むことができる。つまり、絶縁体224、および絶縁体280に含まれる酸素が、導電体242に拡散するのを防ぐことができる。これにより、絶縁体224、および絶縁体280に含まれる酸素によって、導電体242が直接酸化されて抵抗率が増大し、オン電流が低減するのを抑制できる。

[0174]

絶縁体252は、ゲート絶縁体の一部として機能する。絶縁体252としては、酸素に対するバリア絶縁膜を用いることが好ましい。絶縁体252としては、絶縁体282に用いることができる絶縁体を用いればよい。絶縁体252として、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体252として、酸化アルミニウムを用いる。この場合、絶縁体252は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。

[0175]

図1Cに示すように、絶縁体252は、酸化物230bの上面および側面、酸化物230aの側面、絶縁体224の側面、並びに絶縁体222の上面に接して設けられる。つまり、酸化物230a、酸化物230b、および絶縁体224の導電体260と重なる領域は、チャンネル幅方向の断面において、絶縁体252に覆われている。これにより、熱処理などを行った際に、酸化物230aおよび酸化物230bで酸素が脱離するのを、酸素に対するバリア性を有する絶縁体252でブロックすることができる。よって、酸化物230aおよび酸化物230bに酸素欠損が形成されるのを低減できる。これにより、領域230bcに形成される、酸素欠損、および V_{OH} を低減できる。よって、トランジスタ200の電気特性を良好にし、信頼性を向上させることができる。

[0176]

また、逆に、絶縁体280および絶縁体250などに過剰な量の酸素が含まれていても、当該酸素が酸化物230aおよび酸化物230bに過剰に供給されるのを抑制できる。よって、領域230bcを介して、領域230baおよび領域230bbが過剰に酸化され、トランジスタ200のオン電流の低下、または電界効果移動度の低下を起こすのを抑制できる。

[0177]

また、図1Bに示すように、絶縁体252は、導電体242、絶縁体271、絶縁体275、および絶縁体280、それぞれの側面に接して設けられる。よって、導電体242の側面が酸化され、当該側面に酸化膜が形成されるのを低減できる。これにより、トランジスタ200のオン電流の低下、または電界効果移動度の低下を起こすのを抑制できる。

[0178]

また、絶縁体252は、絶縁体254、絶縁体250、および導電体260と、ともに、絶縁体280などに形成された開口に設ける必要がある。トランジスタ200の微細化を図るにあたって、絶縁体252の膜厚は薄いことが好ましい。絶縁体252の膜厚は、0.1nm以上5.0nm以下、好ましくは0.5nm以上3.0nm以下、より好ましくは1.0nm以上3.0nm未満とする。この場合、絶縁体252は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体252の膜厚は絶縁体250の膜厚より薄いことが好ましい。この場合、絶縁体252は、少なくとも一部において、絶縁体250より膜厚が薄い領域を有していればよい。

[0179]

絶縁体252の膜厚を上記のように薄くするには、ALD法を用いて成膜することが好ましい。ALD法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ALD (Thermal ALD) 法、プラズマ励起されたリアクタントを用いるPEALD (Plasma Enhanced ALD) 法などがある。PEALD法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。

[0180]

ALD法は、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体252を絶縁体280などに形成された開口の側面などに被覆性良く、上記のような薄い膜厚で成膜することができる。

[0181]

なお、ALD法で用いるプリカーサには炭素などを含むものがある。このため、ALD法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、二次イオン質量分析法 (SIMS: Secondary Ion Mass Spectrometry)、X線光電子分光法 (XPS: X-ray Photoelectron Spectroscopy)、またはオージェ電子分光法 (AES: Auger Electron Spectroscopy) を用いて行うことができる。

[0182]

なお、絶縁体250となる絶縁膜の成膜条件、酸素を含む雰囲気でのマイクロ波処理の条件、絶縁体282の成膜による絶縁体280への酸素添加量などを適宜調整することで、領域230bcに形成される酸素欠損および V_{OH} を低減し、かつ、領域230baおよび領域230bbが過剰

に酸化されるのを抑制できる場合がある。このような場合、絶縁体 252 を設けない構成にすることで、半導体装置の作製工程を簡略化し、生産性の向上を図ることができる。

[0183]

絶縁体 252 として酸化アルミニウムを用いる場合、酸化物 230b の、絶縁体 252 と接する領域およびその近傍にアルミニウムが添加される。なお、酸化物 230b の、絶縁体 252 と接する領域およびその近傍へのアルミニウムの添加は、絶縁体 252 となる絶縁膜の成膜、絶縁体 252 となる絶縁膜上への膜形成、または、絶縁体 252 となる絶縁膜の成膜以降に行われる加熱処理などの、絶縁体 252 となる絶縁膜の成膜以降の工程によって生じる。

[0184]

図 7A 乃至図 7D に、深さ方向における、絶縁体 252 中及び酸化物 230 中のアルミニウムの濃度のプロファイルを模式的に示す。図 7A 乃至図 7D において、縦軸はアルミニウム (Al) 濃度であり、横軸は深さ方向である。なお、深さ方向は、膜厚方向と言い換えることができる。

[0185]

なお、酸化物 230 として、 $In-Mb-Zn$ 酸化物 (元素 Mb は、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)、 $In-Mb$ 酸化物、 $In-Zn$ 酸化物、またはインジウム酸化物を用いる場合、図 7A 乃至図 7D に示す点線はアルミニウム濃度の検出下限を示す。また、酸化物 230 として、 $In-Al-Zn$ 酸化物、 $In-Al-Mb-Zn$ 酸化物、または $In-Al$ 酸化物を用いる場合、図 7A 乃至図 7D に示す点線は、酸化物 230 の絶縁体 224 近傍のアルミニウム濃度を示す。

[0186]

図 7A 乃至図 7D に示すように、酸化物 230 は、酸化物 230 の下面から酸化物 230 の上面に向かって、アルミニウムの濃度が高くなる濃度勾配を有する。別言すると、酸化物 230 は、膜厚方向において、絶縁体 252 に向かってアルミニウムの濃度が高くなる濃度勾配を有する。

[0187]

酸化物 230 は、図 7A に示すように、アルミニウム濃度が絶縁体 252 と酸化物 230 の界面をピークに単調に減少している領域と、アルミニウム濃度が一定である領域と、を有する場合がある。このとき、アルミニウム濃度が単調に減少している領域は、アルミニウム濃度が一定である領域と比較して、絶縁体 252 側に位置する。

[0188]

また、酸化物 230 は、図 7B に示すように、アルミニウム濃度が絶縁体 252 と酸化物 230 の界面をピークに単調に減少している第 1 の領域と、アルミニウム濃度が単調に減少している第 2 の領域と、と有する場合がある。このとき、第 1 の領域は、第 2 の領域と比較して、絶縁体 252 側に位置する。

[0189]

また、酸化物 230 は、図 7C に示すように、アルミニウム濃度が絶縁体 252 と酸化物 230 の界面をピークに指数関数的に減少している領域と、アルミニウム濃度が一定である領域と、と有する場合がある。このとき、アルミニウム濃度が指数関数的に減少している領域は、アルミニウム濃度が一定である領域と比較して、絶縁体 252 側に位置する。

[0190]

また、酸化物230は、図7Dに示すように、アルミニウム濃度が絶縁体252と酸化物230の界面をピークに指数関数的に減少している場合がある。

[0191]

酸化物230bの絶縁体252と接する領域およびその近傍にアルミニウムが添加されることで、当該領域およびその近傍の酸素欠損が形成されるのを抑制できる。酸化物230bの当該領域およびその近傍はチャンネルを形成しやすいため、当該構成にすることで、チャンネル形成領域の酸素欠損を低減できる。したがって、トランジスタ200の電気特性の変動を抑制し、基板面内でトランジスタ200の電気特性がばらつくのを抑制できる。なお、アルミニウムが添加される前の酸化物230bとして、In-Mb-Zn酸化物を用いる場合、酸化物230bは、少なくとも、インジウムと、元素Mbと、アルミニウムと、亜鉛と、を有する金属酸化物となる。

[0192]

なお、アルミニウムが添加される前の酸化物230bとして、アルミニウムを含まない金属酸化物、又はアルミニウム濃度が検出下限以下の金属酸化物を用いる場合、酸化物230bは、当該金属酸化物に主成分として含まれる金属元素を有する第1の金属酸化物層と、当該金属酸化物に主成分として含まれる金属元素と、アルミニウムと、を有する第2の金属酸化物層との積層構造とみなすこともできる。なお、第2の金属酸化物層は、アルミニウムが添加された金属酸化物層ともいえる。

[0193]

インジウム原子又は亜鉛原子と比較して、アルミニウム原子は酸素原子との結合エネルギーが大きいため、アルミニウム原子が添加された第2の金属酸化物層では酸素欠損が形成されにくい。また、第2の金属酸化物層及びその近傍はチャンネルを形成しやすいため、第2の金属酸化物層を形成することで、チャンネル形成領域の酸素欠損を低減できる。したがって、トランジスタ200の電気特性の変動を抑制し、基板面内でトランジスタ200の電気特性がばらつくのを抑制できる。

[0194]

なお、アルミニウムを含まない金属酸化物、又はアルミニウム濃度が検出下限以下の金属酸化物は、In、元素Mb、及びZnの少なくとも一を有する金属酸化物と言い換えることができる。例えば、アルミニウムが添加される前の酸化物230bとしてIn-Mb-Zn酸化物を用いる場合、酸化物230bは、インジウムと、元素Mbと、亜鉛と、を有する第1の金属酸化物層と、インジウムと、元素Mbと、アルミニウムと、亜鉛と、を有する第2の金属酸化物層との積層構造とみなすことができる。

[0195]

図8Aは、トランジスタ200のチャンネル長方向の断面視における、チャンネル形成領域近傍の拡大図であり、図8Bは、トランジスタ200のチャンネル幅方向の断面視における、チャンネル形成領域近傍の拡大図である。例えば、図8A及び図8Bに示すように、酸化物230bは、酸化物230b1と、酸化物230b1上の酸化物230b2と、を有する。酸化物230b2は、酸化物230b1と絶縁体252との間に位置する。酸化物230b1は、上記第1の金属酸化物層に対応し、酸化物230b2は、上記第2の金属酸化物層に対応する。

[0196]

なお、図8Bでは、アルミニウムが添加された金属酸化物層が酸化物230bに形成される構成

を示しているが、本発明はこれに限られない。絶縁体252は酸化物230aの側面にも接するため、アルミニウムが添加された金属酸化物層は、酸化物230aの側面にも形成されることがある。例えば、図8Cに示すように、酸化物230aは、酸化物230a1と、酸化物230a2とを有することがある。酸化物230a2は、酸化物230a1と絶縁体252との間に設けられる。アルミニウムが添加される前の酸化物230aとしてIn-Mb-Zn酸化物を用いる場合、酸化物230a1は、インジウムと、元素Mbと、亜鉛と、を有し、酸化物230a2は、インジウムと、元素Mbと、アルミニウムと、亜鉛と、を有する。

[0197]

ここで、酸化物230bにアルミニウムが添加される場合のバンドダイアグラムを、図9Aに示す。図9Aにおいて、縦軸はエネルギーを示し、横方向はチャネル形成領域中央部での膜厚方向を示す。図9Aには、ゲートとソースとの間に電圧を印加しない状態における、酸化物230a、酸化物230b、絶縁体252、及び絶縁体250のそれぞれの価電子帯上端(VBM)及び伝導帯下端(CBM)を示す。なお、価電子帯上端のエネルギー及び伝導帯下端のエネルギーは、酸化物230a、酸化物230b、絶縁体252、及び絶縁体250のそれぞれの構成元素及びその組成により変化するため、価電子帯上端のエネルギー同士の高関係、及び伝導帯下端のエネルギー同士の高関係を、図9Aのバンドダイアグラムを用いて主に説明する。

[0198]

図9Aは、酸化物230bが、酸化物230bの下面から酸化物230bの上面に向かってアルミニウムの濃度が高くなる濃度勾配を有する場合のバンドダイアグラムである。図9Aでは、酸化物230bのアルミニウム濃度が相対的に低い領域を酸化物230bの第1の領域とし、酸化物230bのアルミニウム濃度が相対的に高い領域を酸化物230bの第2の領域として説明する。

[0199]

酸化アルミニウムは絶縁体であり、酸化物230bは半導体層として機能するため、絶縁体252のバンドギャップは、酸化物230bのバンドギャップよりも大きい。また、アルミニウムが添加されることで、酸化物230bの第2の領域のバンドギャップは、酸化物230bの第1の領域のバンドギャップよりも大きくなる。つまり、酸化物230bの第2の領域はワイドギャップ化する。

[0200]

例えば、図9Aに示すように、酸化物230bの伝導帯下端のエネルギーは、絶縁体252に向かうにつれて高くなる(絶縁体252に向かうにつれて真空準位に近づくように変化する)と推定される。また、酸化物230bの価電子帯上端のエネルギーは、絶縁体252に向かうにつれて低くなる(絶縁体252に向かうにつれて真空準位から遠ざかるように変化する)と推定される。

[0201]

図9Aに示すように、トランジスタ200は、酸化物230bの第1の領域が、酸化物230bの第1の領域よりもバンドギャップの大きい酸化物230a及び酸化物230bの第2の領域に挟まれる構成となる。当該構成とすることで、埋め込みチャネルを実現できる。つまり、当該構成は、酸化物230aと酸化物230bの第1の領域の界面近傍、酸化物230bの第1の領域と酸化物230bの第2の領域の界面近傍、及び/又は酸化物230bの第2の領域と絶縁体252の界面近傍において、より多くの電流が流れるようなパスが形成されることになる。そのため、電流パスにおいて、それぞれの界面近傍でのトラップ準位を少なくすることができる。その結果、オン電流

の増大、又は信頼性の向上などを図ることができる。

[0202]

例えば、酸化物230bの第2の領域は、アルミニウム濃度が5原子%以下、又は3原子%以下であって、0.5原子%以上である領域を有することが好ましい。当該構成することで、酸化物230bの第2の領域の酸素欠損の低減、埋め込みチャネルの実現などの効果を奏する。

[0203]

また、酸化物230bが酸化物230b1と酸化物230b2との積層構造を有する場合のバンドダイアグラムを、図9Bに示す。図9Bにおいて、縦軸はエネルギーを示し、横方向はチャネル形成領域中央部での膜厚方向を示す。図9Bには、ゲートとソースとの間に電圧を印加しない状態における、酸化物230a、酸化物230b、絶縁体252、及び絶縁体250のそれぞれの価電子帯上端及び伝導帯下端を示す。なお、価電子帯上端のエネルギー及び伝導帯下端のエネルギーは、酸化物230a、酸化物230b、絶縁体252、及び絶縁体250のそれぞれの構成元素及びその組成により変化するため、価電子帯上端のエネルギー同士の高低関係、及び伝導帯下端のエネルギー同士の高低関係を、図9Bのバンドダイアグラムを用いて主に説明する。

[0204]

図9Bは、酸化物230bが、酸化物230b1と酸化物230b2との積層構造を有する場合のバンドダイアグラムである。

[0205]

上述したように、アルミニウムが添加されることで、酸化物230b2はワイドギャップ化する。例えば、図9Bに示すように、酸化物230b2の伝導帯下端は、酸化物230b1の伝導帯下端と絶縁体252の伝導帯下端の間に位置すると推定される。別言すると、酸化物230b2の伝導帯下端のエネルギーは、酸化物230b1の伝導帯下端のエネルギーよりも大きく、絶縁体252の伝導帯下端のエネルギーよりも小さいと推定される。また、酸化物230b2の価電子帯上端は、酸化物230b1の価電子帯上端と絶縁体252の価電子帯上端の間に位置すると推定される。別言すると、酸化物230b2の価電子帯上端のエネルギーは、酸化物230b1の価電子帯上端のエネルギーよりも小さく、絶縁体252の価電子帯上端のエネルギーよりも大きいと推定される。

[0206]

図9Bに示すように、トランジスタ200は、酸化物230b1が、酸化物230b1よりもバンドギャップの大きい酸化物230a及び酸化物230b2に挟まれる構成となる。当該構成とすることで、埋め込みチャネルを実現できる。つまり、当該構成は、酸化物230aと酸化物230b1の界面近傍、酸化物230b1と酸化物230b2の界面近傍、及び／又は酸化物230b2と絶縁体252の界面近傍において、より多くの電流が流れるようなパスが形成されることになる。そのため、電流パスにおいて、それぞれの界面近傍でのトラップ準位を少なくすることができる。その結果、オン電流の増大、又は信頼性の向上などを図ることができる。

[0207]

例えば、酸化物230b2は、アルミニウム濃度が5原子%以下、又は3原子%以下であって、0.5原子%以上である領域を有することが好ましい。当該構成することで、酸化物230bの酸素欠損の低減、埋め込みチャネルの実現などの効果を奏する。

[0208]

< A1による金属酸化物中の酸素欠損の形成の抑制 >

本項では、アルミニウムによる金属酸化物中の酸素欠損の形成の抑制について、計算を用いて評価する。具体的には、第一原理計算を用いて、金属酸化物の計算モデルにおける酸素欠損の形成エネルギーを計算する。

[0209]

<<計算モデル>>

ここでは、第一原理計算に用いる金属酸化物の計算モデルについて説明する。

[0210]

はじめに、単結晶構造の In-Ga-Zn 酸化物のモデル (sc-IGZO モデル) を用意する。 sc-IGZO モデルの組成は、 $\text{In}:\text{Ga}:\text{Zn}:\text{O}=1:1:1:4$ [原子数比] である。また、 sc-IGZO モデルは、112個の原子で構成される。

[0211]

次に、上記 sc-IGZO モデルに含まれる1つのガリウム原子をアルミニウム原子に置換したモデルを作成する。以降では、1つのガリウム原子をアルミニウム原子に置換したモデルを sc-IGAZO (1)モデルと表記する。また、上記 sc-IGZO モデルに含まれる2つのガリウム原子をアルミニウム原子に置換したモデルを作成する。以降では、2つのガリウム原子をアルミニウム原子に置換したモデルを sc-IGAZO (2)モデルと表記する。

[0212]

sc-IGZO モデルを図10A乃至図10Eに示す。図10Aは、b軸方向から見た sc-IGZO モデルであり、図10Bは、a軸方向から見た sc-IGZO モデルであり、図10Cは、図10Bで点線にて囲まれたGaおよびZnを含む層の上面図である。 sc-IGAZO (1)モデル、及び sc-IGAZO (2)モデルを図10D及び図10Eに示す。図10Dは、 sc-IGAZO (1)モデルの、Al、Ga、及びZnを含む層の上面図であり、図10Eは、 sc-IGAZO (2)モデルの、Al、Ga、及びZnを含む層の上面図である。以降では、 sc-IGZO モデル、 sc-IGAZO (1)モデル、及び sc-IGAZO (2)モデルをまとめて金属酸化物の計算モデルと呼ぶ。

[0213]

次に、 sc-IGZO モデルに対して、1個の酸素原子を除去する。当該酸素原子は、アルミニウム原子と結合していない酸素原子であり、図10Cにおいて矢印で示す酸素原子である。また、 sc-IGAZO (1)モデルに対して、1個の酸素原子を除去する。当該酸素原子は、1つのアルミニウム原子と結合した酸素原子であり、図10Dにおいて矢印で示す酸素原子である。また、 sc-IGAZO (2)モデルに対して、1個の酸素原子を除去する。当該酸素原子は、2つのアルミニウム原子と結合した酸素原子であり、図10Eにおいて矢印で示す酸素原子である。酸素原子を除去した後の、金属酸化物の計算モデルのそれぞれは、酸素欠損を有する。以下において、当該モデルを、酸素欠損を含む金属酸化物の計算モデルと呼ぶ場合がある。

[0214]

以上が、金属酸化物の計算モデルについての説明である。

[0215]

<<計算条件>>

次に、第一原理計算の計算条件について説明する。

[0216]

第一原理計算には、第一原理電子状態計算パッケージVASPを用いた。なお、計算条件は上述の表1と同じである。

[0217]

電子状態擬ポテンシャルにはPAW法により生成されたポテンシャルを、汎関数にはGGA/PBEを用いた。また、k点のグリッドは、 $2 \times 2 \times 3$ とした。

[0218]

上記の計算条件で、金属酸化物の計算モデルについて、酸素欠損の形成エネルギーを算出した。酸素欠損の形成エネルギー ($E_{\text{form}}(\text{IGZO}:\text{Vo})$)、 $E_{\text{form}}(\text{IGAZO}(1):\text{Vo})$)、及び $E_{\text{form}}(\text{IGAZO}(2):\text{Vo})$)は、上述の式(1)、以下の式(2)、及び以下の式(3)で算出される。

[0219]

[数2]

$$E_{\text{form}}(\text{IGAZO}(1):\text{Vo}) = E(\text{IGAZO}(1):\text{Vo}) + \mu_{\text{O}} - E(\text{IGAZO}(1)) \quad (2)$$

$$E_{\text{form}}(\text{IGAZO}(2):\text{Vo}) = E(\text{IGAZO}(2):\text{Vo}) + \mu_{\text{O}} - E(\text{IGAZO}(2)) \quad (3)$$

[0220]

ここで、 $E(\text{IGZO})$ は、sc-IGZOモデルの全エネルギーであり、 $E(\text{IGZO}:\text{Vo})$ は、酸素欠損を含むsc-IGZOモデルの全エネルギーである。また、 $E(\text{IGAZO}(1))$ は、sc-IGAZO(1)モデルの全エネルギーであり、 $E(\text{IGAZO}(1):\text{Vo})$ は、酸素欠損を含むsc-IGAZO(1)モデルの全エネルギーである。また、 $E(\text{IGAZO}(2))$ は、sc-IGAZO(2)モデルの全エネルギーであり、 $E(\text{IGAZO}(2):\text{Vo})$ は、酸素欠損を含むsc-IGAZO(2)モデルの全エネルギーである。また、 μ_{O} は、酸素の化学ポテンシャルであり、酸素分子のエネルギーの $1/2$ とする。

[0221]

上式を用いて、各金属酸化物の計算モデルについて、酸素欠損の形成エネルギーを算出した結果を図10Fに示す。図10Fにおいて、横軸は各金属酸化物の計算モデルに含まれるAl原子の数[個]であり、縦軸は酸素欠損の形成エネルギー($\text{V}_\text{o} \text{ formation energy}$) [eV]である。なお、各金属酸化物の計算モデルに含まれるAl原子の数は、除去された酸素原子の周りにAlが配位する数、または、酸素欠損に近接するAl原子の数と言い換えることができる。

[0222]

図10Fに示すように、酸素原子の周りにAlが配位する数(割合)が大きいほど、酸素欠損の形成エネルギーが大きくなる傾向がみられた。別言すると、酸素欠損の形成エネルギーと、酸素原子の周りにAlが配位する数(割合)との間には、正の相関が見られた。

[0223]

この計算結果より、金属酸化物にAlが添加されると、酸素欠損の形成エネルギーが大きい、つまり、酸素欠損が形成されにくくなる傾向が示された。

[0224]

よって、本実施の形態に示すトランジスタのように、金属酸化物にAlを添加することで、酸素欠損の形成が抑制されることが示唆された。これにより、本実施の形態に示すトランジスタにおい

て、酸化物半導体のチャネル形成領域に、安定な i 型領域を形成することができる。

[0225]

以上が、A1による金属酸化物中の酸素欠損の形成の抑制についての説明である。

[0226]

なお、酸化物230が濃度勾配を有する構成、又は酸化物230が第1の金属酸化物層と第2の金属酸化物層との積層構造を有する構成について、絶縁体252として酸化アルミニウムを用いる場合を例として説明したが、本発明はこれに限られない。上述したように、絶縁体252として、酸化アルミニウム以外にも、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウム及びシリコンを含む酸化物（ハフニウムシリケート）、酸化マグネシウムなどを用いてもよい。ハフニウム原子、シリコン原子、マグネシウム原子などは、インジウム原子又は亜鉛原子と比較して、酸素原子との結合エネルギーが大きい。よって、絶縁体252として、酸化アルミニウム以外にも、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）、酸化マグネシウムなどを用いた場合においても、上記構成とすることができることがある。

[0227]

例えば、絶縁体252として酸化マグネシウムを用いる場合、酸化物230は、酸化物230の下面から酸化物230の上面に向かって、マグネシウムの濃度が高くなる濃度勾配を有することができる。又は酸化物230が第1の金属酸化物層と、マグネシウムを含む第2の金属酸化物層との積層構造を有することができる。また、例えば、絶縁体252として酸化ハフニウムを用いる場合、酸化物230は、酸化物230の下面から酸化物230の上面に向かって、ハフニウムの濃度が高くなる濃度勾配を有することができる。又は酸化物230が第1の金属酸化物層と、ハフニウムを含む第2の金属酸化物層との積層構造を有することができる。

[0228]

絶縁体250は、ゲート絶縁体の一部として機能する。絶縁体250は、絶縁体252の上面に接して配置することが好ましい。絶縁体250は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。この場合、絶縁体250は、少なくとも酸素とシリコンと、を有する絶縁体となる。

[0229]

絶縁体250は、絶縁体224と同様に、絶縁体250中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体250の膜厚は、1nm以上20nm以下とするのが好ましく、0.5nm以上15.0nm以下とするのがより好ましい。この場合、絶縁体250は、少なくとも一部において、上記のような膜厚の領域を有していればよい。

[0230]

図1A乃至図1Dなどでは、絶縁体250を単層とする構成について示したが、本発明はこれに限られず、2層以上の積層構造としてもよい。例えば図2Bに示すように、絶縁体250を、絶縁体250aと、絶縁体250a上の絶縁体250bの2層の積層構造にしてもよい。

[0231]

図2Bに示すように、絶縁体250を2層の積層構造とする場合、下層の絶縁体250aは、酸

素を透過しやすい絶縁体を用いて形成し、上層の絶縁体250bは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体250aに含まれる酸素が、導電体260へ拡散するのを抑制できる。つまり、酸化物230へ供給する酸素量の減少を抑制できる。また、絶縁体250aに含まれる酸素による導電体260の酸化を抑制できる。例えば、絶縁体250aは、上述した絶縁体250に用いることができる材料を用いて設け、絶縁体250bは、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体250bとして、酸化ハフニウムを用いる。この場合、絶縁体250bは、少なくとも酸素と、ハフニウムと、を有する絶縁体となる。また、絶縁体250bの膜厚は、0.5nm以上5.0nm以下、好ましくは1.0nm以上5.0nm以下、より好ましくは1.0nm以上3.0nm以下とする。この場合、絶縁体250bは、少なくとも一部において、上記のような膜厚の領域を有していればよい。

[0232]

なお、絶縁体250aに酸化シリコンまたは酸化窒化シリコンなどを用いる場合、絶縁体250bは、比誘電率が高いhigh-k材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体250aと絶縁体250bとの積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（EOT）の薄膜化が可能となる。よって、絶縁体250の絶縁耐圧を高くすることができる。

[0233]

絶縁体254は、ゲート絶縁体の一部として機能する。絶縁体254としては、水素に対するバリア絶縁膜を用いることが好ましい。これにより、導電体260に含まれる水素などの不純物が、絶縁体250、および酸化物230bに拡散するのを防ぐことができる。絶縁体254としては、上述の絶縁体283に用いることができる絶縁体を用いればよい。例えば、絶縁体254としてPEALD法で成膜した窒化シリコンを用いればよい。この場合、絶縁体254は、少なくとも窒素と、シリコンと、を有する絶縁体となる。

[0234]

また、絶縁体254が、さらに酸素に対するバリア性を有してもよい。これにより、絶縁体250に含まれる酸素が、導電体260へ拡散するのを抑制できる。

[0235]

また、絶縁体254は、絶縁体252、絶縁体250、および導電体260と、ともに、絶縁体280などに形成された開口に設ける必要がある。トランジスタ200の微細化を図るにあたって、絶縁体254の膜厚は薄いことが好ましい。絶縁体254の膜厚は、0.1nm以上5.0nm以下、好ましくは0.5nm以上3.0nm以下、より好ましくは1.0nm以上3.0nm以下とする。この場合、絶縁体254は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体254の膜厚は絶縁体250の膜厚より薄いことが好ましい。この場合、絶縁体254は、少なくとも一部において、絶縁体250より膜厚が薄い領域を有していればよい。

[0236]

なお、図 2 B に示すように、絶縁体 250 を 2 層の積層構造とする場合、絶縁体 250 b として、酸化ハフニウムなどの水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いることで、絶縁体 250 b は、絶縁体 254 が有する機能を兼ねることができる。このような場合、絶縁体 254 を設けない構成にすることで、半導体装置の作製工程を簡略化し、生産性の向上を図ることができる。

[0237]

導電体 260 は、トランジスタ 200 の第 1 のゲート電極として機能する。導電体 260 は、導電体 260 a と、導電体 260 a の上に配置された導電体 260 b と、を有することが好ましい。例えば、導電体 260 a は、導電体 260 b の底面および側面を包むように配置されることが好ましい。また、図 1 B および図 1 C に示すように、導電体 260 の上面は、絶縁体 250 の上面と概略一致している。なお、図 1 B および図 1 C では、導電体 260 は、導電体 260 a と導電体 260 b の 2 層構造として示しているが、単層構造でもよいし、3 層以上の積層構造であってもよい。

[0238]

導電体 260 a は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

[0239]

また、導電体 260 a が酸素の拡散を抑制する機能を持つことにより、絶縁体 250 に含まれる酸素により、導電体 260 b が酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。

[0240]

また、導電体 260 は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体 260 b は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体 260 b は積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。

[0241]

また、トランジスタ 200 では、導電体 260 は、絶縁体 280 などに形成されている開口を埋めるように自己整合的に形成される。導電体 260 をこのように形成することにより、導電体 242 a と導電体 242 b との間の領域に、導電体 260 を位置合わせすることなく確実に配置することができる。

[0242]

また、図 1 C に示すように、トランジスタ 200 のチャンネル幅方向において、絶縁体 222 の底面を基準としたときの、導電体 260 の、導電体 260 と酸化物 230 b とが重ならない領域の底面の高さは、酸化物 230 b の底面の高さより低いことが好ましい。ゲート電極として機能する導電体 260 が、絶縁体 250 などを介して、酸化物 230 b のチャンネル形成領域の側面および上面を覆う構成とすることで、導電体 260 の電界を酸化物 230 b のチャンネル形成領域全体に作用させやすくなる。よって、トランジスタ 200 のオン電流を増大させ、周波数特性を向上させることができる。絶縁体 222 の底面を基準としたときの、酸化物 230 a および酸化物 230 b と、導

絶縁体260とが、重ならない領域における導電体260の底面の高さ、酸化物230bの底面の高さ、の差は、0nm以上100nm以下、好ましくは、3nm以上50nm以下、より好ましくは、5nm以上20nm以下とする。

[0243]

絶縁体280は、絶縁体275上に設けられ、絶縁体252、絶縁体250、絶縁体254、および導電体260が設けられる領域に開口が形成されている。また、絶縁体280の上面は、平坦化されていてもよい。

[0244]

層間膜として機能する絶縁体280は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減できる。絶縁体280は、例えば、絶縁体216と同様の材料を用いて設けることが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。

[0245]

絶縁体280中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体280は、酸化シリコン、酸化窒化シリコンなどのシリコンを含む酸化物を適宜用いればよい。

[0246]

絶縁体282は、水、水素などの不純物が、上方から絶縁体280に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体282は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体282としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムなどの絶縁体を用いればよい。この場合、絶縁体282は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。絶縁体212と絶縁体283に挟まれた領域内で、絶縁体280に接して、水素などの不純物を捕獲する機能を有する、絶縁体282を設けることで、絶縁体280などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。特に、絶縁体282として、アモルファス構造を有する酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ200、および半導体装置を作製することができる。

[0247]

絶縁体282として、スパッタリング法で酸化アルミニウムを成膜することが好ましく、酸素ガスを含む雰囲気中でアルミニウムターゲットを用いて、パルスDCスパッタリング法で酸化アルミニウムを成膜することがより好ましい。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。ここで、基板にRF (Radio Frequency) 電力を印加してもよい。基板に印加するRF電力の大きさによって、絶縁体282より下層へ注入する酸素量を制御することができる。例えば、RF電力が小さいほど絶縁体282より下層へ注入する酸素量が減り、絶縁体282の膜厚が薄くても当該酸素量は飽和しやすくなる。また、RF電力が大きいほど絶縁体282より下層へ注入する酸素量が増える。

[0248]

RF電力としては、例えば、 0 W/cm^2 以上 1.86 W/cm^2 以下とする。つまり、絶縁体282の形成の際のRF電力によって、トランジスタの特性に適する酸素量を変化させて注入するこ

とができる。従って、トランジスタの信頼性向上に適する酸素量を注入することができる。

[0249]

また、RFの周波数は、10MHz以上が好ましい。代表的には、13.56MHzである。RFの周波数が高いほど基板へ与えるダメージを小さくすることができる。

[0250]

図1A乃至図1Dなどでは、絶縁体282を単層とする構成について示したが、本発明はこれに限られず、2層以上の積層構造としてもよい。例えば図6Aに示すように、絶縁体282を、絶縁体282aと、絶縁体282a上の絶縁体282bとの2層の積層構造にしてもよい。

[0251]

絶縁体282a、および絶縁体282bは、同じ材料を異なる方法で形成するとよい。例えば、絶縁体282として、酸素ガスを含む雰囲気中でアルミニウムターゲットを用いて、パルスDCスパッタリング法で酸化アルミニウムを成膜する場合、絶縁体282aを成膜する際の基板に印加するRF電力と、絶縁体282bを成膜する際の基板に印加するRF電力は異なることが好ましく、絶縁体282aを成膜する際の基板に印加するRF電力は、絶縁体282bを成膜する際の基板に印加するRF電力よりも低いことがより好ましい。具体的には、絶縁体282aを基板に印加するRF電力を $0\text{W}/\text{cm}^2$ 以上 $0.62\text{W}/\text{cm}^2$ 以下として成膜し、絶縁体282bを基板に印加するRF電力を $1.86\text{W}/\text{cm}^2$ 以下として成膜する。より具体的には、絶縁体282aを基板に印加するRF電力を $0\text{W}/\text{cm}^2$ として成膜し、絶縁体282bを基板に印加するRF電力を $0.31\text{W}/\text{cm}^2$ として成膜する。当該構成にすることで、絶縁体282をアモルファス構造にし、かつ、絶縁体280に供給する酸素量を調整することができる。

[0252]

なお、絶縁体282aを成膜する際の基板に印加するRF電力は、絶縁体282bを成膜する際の基板に印加するRF電力よりも高くてもよい。具体的には、絶縁体282aを基板に印加するRF電力を $1.86\text{W}/\text{cm}^2$ 以下として成膜し、絶縁体282bを基板に印加するRF電力を $0\text{W}/\text{cm}^2$ 以上 $0.62\text{W}/\text{cm}^2$ 以下として成膜する。より具体的には、絶縁体282aを基板に印加するRF電力を $1.86\text{W}/\text{cm}^2$ として成膜し、絶縁体282bを基板に印加するRF電力を $0.62\text{W}/\text{cm}^2$ として成膜する。当該構成にすることで、絶縁体280に供給する酸素量を増やすことができる。

[0253]

また、絶縁体282aの膜厚は、 1.0nm 以上 20nm 以下、好ましくは 1.5nm 以上 15nm 以下、より好ましくは 2.0nm 以上 10nm 以下、さらに好ましくは 3.0nm 以上 8.0nm 以下とする。当該構成にすることで、RF電力によらず、絶縁体282aをアモルファス構造にすることができる。また、絶縁体282aをアモルファス構造とすることで、絶縁体282bがアモルファス構造になりやすく、絶縁体282をアモルファス構造にすることができる。

[0254]

上記の絶縁体282a、および絶縁体282bは、同じ材料からなる積層構造であるが、本発明はこれに限られない。絶縁体282a、および絶縁体282bは、異なる材料からなる積層構造でもよい。

[0255]

絶縁体283は、水、水素などの不純物が、上方から絶縁体280に拡散するのを抑制するバリ

ア絶縁膜として機能する。絶縁体283は、絶縁体282の上に配置される。絶縁体283としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体283としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体283をスパッタリング法で成膜することで、密度が高い窒化シリコン膜を形成することができる。また、絶縁体283として、スパッタリング法で成膜された窒化シリコンの上に、さらに、PEALD法またはCVD法で成膜された窒化シリコンを積層してもよい。

[0256]

導電体240aおよび導電体240bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体240aおよび導電体240bはそれぞれ積層構造としてもよい。

[0257]

また、導電体240を積層構造とする場合、絶縁体285、絶縁体283、絶縁体282、絶縁体280、絶縁体275、および絶縁体271の近傍に配置される第1の導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体283より上層に含まれる水、水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのを抑制できる。

[0258]

絶縁体241aおよび絶縁体241bとしては、絶縁体275などに用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体241aおよび絶縁体241bとして、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体241aおよび絶縁体241bは、絶縁体283、絶縁体282、および絶縁体271に接して設けられるため、絶縁体280などに含まれる水、水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのを抑制できる。特に、窒化シリコンは水素に対するブロッキング性が高いため好適である。また、絶縁体280に含まれる酸素が導電体240aおよび導電体240bに吸収されるのを防ぐことができる。

[0259]

絶縁体241aおよび絶縁体241bを、図1Bに示すように積層構造にする場合、絶縁体280などの開口の内壁に接する第1の絶縁体と、その内側の第2の絶縁体は、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせ用いることが好ましい。

[0260]

例えば、第1の絶縁体として、ALD法で成膜された酸化アルミニウムを用い、第2の絶縁体として、PEALD法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体240の酸化を抑制し、さらに、導電体240に水素が混入するのを低減できる。

[0261]

また、導電体240aの上面に接して配線として機能する導電体246aを配置してもよい。また、導電体240bの上面に接して配線として機能する導電体246bを配置してもよい。導電体246（導電体246a及び導電体246b）は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例え

ば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。

[0262]

<半導体装置の構成材料>

以下では、半導体装置に用いることができる構成材料について説明する。

[0263]

<<基板>>

トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI（Silicon On Insulator）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

[0264]

<<絶縁体>>

絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。

[0265]

例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、high-k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減できる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

[0266]

また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。

[0267]

また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。

[0268]

また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。

[0269]

また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有する酸素欠損を補償することができる。

[0270]

<<導電体>>

導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。

[0271]

また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。

[0272]

なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設ける

とよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

[0273]

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。

[0274]

<<金属酸化物>>

酸化物230として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。

[0275]

金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。

[0276]

ここでは、金属酸化物が、インジウム、元素Mおよび亜鉛を有する $In-M-Zn$ 酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。特に、元素Mは、ガリウム、アルミニウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましい。

[0277]

特に、トランジスタの半導体層として、インジウム (In)、ガリウム (Ga)、及び亜鉛 (Zn) を含む酸化物 (IGZOとも記す) を用いることが好ましい。又は、トランジスタの半導体層としては、インジウム (In)、アルミニウム (Al)、及び亜鉛 (Zn) を含む酸化物 (IAZOとも記す) を用いてもよい。又は、トランジスタの半導体層としては、インジウム (In)、アルミニウム (Al)、ガリウム (Ga)、及び亜鉛 (Zn) を含む酸化物 (IAGZOまたはIGAZO) を用いてもよい。

[0278]

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物 (metal oxide) と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物 (metal oxyn

itride) と呼称してもよい。

[0279]

以降では、金属酸化物の一例として、インジウム (In)、ガリウム (Ga)、及び亜鉛 (Zn) を含む酸化物について説明する。なお、インジウム (In)、ガリウム (Ga)、及び亜鉛 (Zn) を含む酸化物を、In-Ga-Zn酸化物と呼ぶ場合がある。

[0280]

<結晶構造の分類>

酸化物半導体の結晶構造としては、アモルファス (completely amorphous を含む)、CAAC (c-axis-aligned crystalline)、nc (nanocrystalline)、CAC (cloud-aligned composite)、単結晶 (single crystal)、および多結晶 (poly crystal) 等が挙げられる。

[0281]

なお、膜または基板の結晶構造は、X線回折 (XRD: X-Ray Diffraction) スペクトルを用いて評価することができる。例えば、GIXD (Grazing-Incidence XRD) 測定で得られるXRDスペクトルを用いて評価することができる。なお、GIXD法は、薄膜法またはSeemann-Bohlin法ともいう。また、以下では、GIXD測定で得られるXRDスペクトルを、単に、XRDスペクトルと記す場合がある。

[0282]

例えば、石英ガラス基板では、XRDスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するIn-Ga-Zn酸化物膜では、XRDスペクトルのピークの形状が左右非対称である。XRDスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、XRDスペクトルのピークの形状で左右対称でない、膜または基板は非晶質状態であるとは言えない。

[0283]

また、膜または基板の結晶構造は、極微電子線回折法 (NBED: Nano Beam Electron Diffraction) によって観察される回折パターン (極微電子線回折パターンともいう) にて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温成膜したIn-Ga-Zn酸化物膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したIn-Ga-Zn酸化物膜は、単結晶または多結晶でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。

[0284]

<<酸化物半導体の構造>>

なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のCAAC-OS、及びnc-OSがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体 (a-like OS: amorphous-like oxide semiconductor)、非晶質酸化物半導体、などが含まれる。

[0285]

ここで、上述のCAAC-OS、nc-OS、及びa-like OSの詳細について、説明を行う。

[0286]

[CAAC-OS]

CAAC-OSは、複数の結晶領域を有し、当該複数の結晶領域はc軸が特定の方向に配向している酸化半導体である。なお、特定の方向とは、CAAC-OS膜の厚さ方向、CAAC-OS膜の被形成面の法線方向、またはCAAC-OS膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、CAAC-OSは、a-b面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、CAAC-OSは、c軸配向し、a-b面方向には明らかな配向をしていない酸化半導体である。

[0287]

なお、上記複数の結晶領域のそれぞれは、1つまたは複数の微小な結晶（最大径が10nm未満である結晶）で構成される。結晶領域が1つの微小な結晶で構成されている場合、当該結晶領域の最大径は10nm未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十nm程度となる場合がある。

[0288]

また、In-Ga-Zn酸化物において、CAAC-OSは、インジウム(In)、及び酸素を有する層（以下、In層）と、ガリウム(Ga)、亜鉛(Zn)、及び酸素を有する層（以下、(Ga, Zn)層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムとガリウムは、互いに置換可能である。よって、(Ga, Zn)層にはインジウムが含まれる場合がある。また、In層にはガリウムが含まれる場合がある。なお、In層には亜鉛が含まれる場合もある。当該層状構造は、例えば、高分解能TEM(Transmission Electron Microscope)像において、格子像として観察される。

[0289]

CAAC-OS膜に対し、例えば、XRD装置を用いて構造解析を行うと、 $\theta/2\theta$ スキャンを用いたOut-of-plane XRD測定では、c軸配向を示すピークが $2\theta = 31^\circ$ またはその近傍に検出される。なお、c軸配向を示すピークの位置(2θ の値)は、CAAC-OSを構成する金属元素の種類、組成などにより変動する場合がある。

[0290]

また、例えば、CAAC-OS膜の電子線回折パターンにおいて、複数の輝点(スポット)が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット(ダイレクトスポットともいう)を対称中心として、点対称の位置に観測される。

[0291]

上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、CAAC-OSにおいて、歪み近傍に

においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

[0292]

なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないCAAC-OSは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、CAAC-OSを構成するには、Znを有する構成が好ましい。例えば、In-Zn酸化物、及びIn-Ga-Zn酸化物は、In酸化物よりも結晶粒界の発生を抑制できるため好適である。

[0293]

CAAC-OSは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、CAAC-OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、CAAC-OSは不純物および欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、CAAC-OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC-OSを有する酸化物半導体は熱に強く、信頼性が高い。また、CAAC-OSは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、チャネル形成領域に金属酸化物を有するトランジスタ（OSトランジスタと呼ぶ場合がある）にCAAC-OSを用いると、製造工程の自由度を広げることが可能となる。

[0294]

[nc-OS]

nc-OSは、微小な領域（例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域）において原子配列に周期性を有する。別言すると、nc-OSは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、1nm以上10nm以下、特に1nm以上3nm以下であることから、当該微小な結晶をナノ結晶ともいう。また、nc-OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc-OSは、分析方法によっては、a-like OSまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、nc-OS膜に対し、XRD装置を用いて構造解析を行うと、 $\theta/2\theta$ スキャンを用いたOut-of-plane XRD測定では、結晶性を示すピークが検出されない。また、nc-OS膜に対し、ナノ結晶よりも大きいプローブ径（例えば50nm以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう）を行うと、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し、ナノ結晶の大きさと近いナノ結晶より小さいプローブ径（例えば1nm以上30nm以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。

[0295]

[a-like OS]

a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する酸化物半導体で

ある。a-like OSは、鬆又は低密度領域を有する。即ち、a-like OSは、nc-OS及びCAAC-OSと比べて、結晶性が低い。また、a-like OSは、nc-OS及びCAAC-OSと比べて、膜中の水素濃度が高い。

[0296]

<<酸化物半導体の構成>>

次に、上述のCAC-OSの詳細について、説明を行う。なお、CAC-OSは材料構成に関する。

[0297]

[CAC-OS]

CAC-OSとは、例えば、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上3nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上3nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

[0298]

さらに、CAC-OSとは、第1の領域と、第2の領域と、に材料が分離することでモザイク状となり、当該第1の領域が、膜中に分布した構成（以下、クラウド状ともいう）である。つまり、CAC-OSは、当該第1の領域と、当該第2の領域とが、混合している構成を有する複合金属酸化物である。

[0299]

ここで、In-Ga-Zn酸化物におけるCAC-OSを構成する金属元素に対するIn、Ga、およびZnの原子数比のそれぞれを、[In]、[Ga]、および[Zn]と表記する。例えば、In-Ga-Zn酸化物におけるCAC-OSにおいて、第1の領域は、[In]が、CAC-OS膜の組成における[In]よりも大きい領域である。また、第2の領域は、[Ga]が、CAC-OS膜の組成における[Ga]よりも大きい領域である。または、例えば、第1の領域は、[In]が、第2の領域における[In]よりも大きく、且つ、[Ga]が、第2の領域における[Ga]よりも小さい領域である。また、第2の領域は、[Ga]が、第1の領域における[Ga]よりも大きく、且つ、[In]が、第1の領域における[In]よりも小さい領域である。

[0300]

具体的には、上記第1の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第2の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第1の領域を、Inを主成分とする領域と言い換えることができる。また、上記第2の領域を、Gaを主成分とする領域と言い換えることができる。

[0301]

なお、上記第1の領域と、上記第2の領域とは、明確な境界が観察できない場合がある。

[0302]

また、In-Ga-Zn酸化物におけるCAC-OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とする領域と、一部にInを主成分とする領域とが、それぞれモザイク状であり、これらの領域がランダムに存在している構成をいう。よって、CAC-OSは、金属元素が不均一に分布した構造を有していると推測される。

[0303]

CAC-OSは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましい。例えば、成膜時の成膜ガスの総流量に対する酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とする。

[0304]

また、例えば、In-Ga-Zn酸化物におけるCAC-OSでは、エネルギー分散型X線分光法（EDX: Energy Dispersive X-ray spectroscopy）を用いて取得したEDXマッピングにより、Inを主成分とする領域（第1の領域）と、Gaを主成分とする領域（第2の領域）とが、偏在し、混合している構造を有することが確認できる。

[0305]

ここで、第1の領域は、第2の領域と比較して、導電性が高い領域である。つまり、第1の領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、第1の領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（ μ ）が実現できる。

[0306]

一方、第2の領域は、第1の領域と比較して、絶縁性が高い領域である。つまり、第2の領域が、金属酸化物中に分布することで、リーク電流を抑制できる。

[0307]

したがって、CAC-OSをトランジスタに用いる場合、第1の領域に起因する導電性と、第2の領域に起因する絶縁性とは、相補的に作用することにより、スイッチングさせる機能（On/Offさせる機能）をCAC-OSに付与することができる。つまり、CAC-OSとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、CAC-OSをトランジスタに用いることで、高いオン電流（ I_{on} ）、高い電界効果移動度（ μ ）、および良好なスイッチング動作を実現できる。

[0308]

また、CAC-OSを用いたトランジスタは、信頼性が高い。従って、CAC-OSは、表示装置をはじめとするさまざまな半導体装置に最適である。

[0309]

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a-like OS、CAC-OS、nc-OS、CAAC-OSのうち、二種以上を有していてもよい。

[0310]

<酸化物半導体を有するトランジスタ>

続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

[0311]

上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現できる。また、信頼性の高いトランジスタを実現できる。

[0312]

トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は $1 \times 10^{17} \text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{15} \text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{13} \text{ cm}^{-3}$ 以下、より好ましくは $1 \times 10^{11} \text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{10} \text{ cm}^{-3}$ 未満であり、 $1 \times 10^{-9} \text{ cm}^{-3}$ 以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。

[0313]

また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

[0314]

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

[0315]

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。なお、酸化物半導体中の不純物とは、例えば、酸化物半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。

[0316]

<不純物>

ここで、酸化物半導体中における各不純物の影響について説明する。

[0317]

酸化物半導体において、第14族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体中のシリコンまたは炭素の濃度（SIMSにより得られる濃度）を、 $2 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。

[0318]

また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、SIMSにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下にする。

[0319]

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、n型化しやすくなる。この結果、窒素が含まれている酸化物半導体を半導体を用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、ト

ラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、SIMSにより得られる酸化物半導体中の窒素濃度を、 $5 \times 10^{19} \text{ atoms/cm}^3$ 未満、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、さらに好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下にする。

[0320]

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、SIMSにより得られる酸化物半導体中の水素濃度を、 $1 \times 10^{20} \text{ atoms/cm}^3$ 未満、好ましくは $1 \times 10^{19} \text{ atoms/cm}^3$ 未満、より好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 未満、さらに好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 未満にする。

[0321]

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

[0322]

<<その他の半導体材料>>

酸化物230に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物230として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、2次元材料などともいう）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。

[0323]

ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合またはイオン結合によって形成される層が、ファンデルワールス力のような、共有結合またはイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、2次元電気伝導性が高い。半導体として機能し、かつ、2次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供できる。

[0324]

層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第16族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、13族カルコゲナイドなどが挙げられる。

[0325]

酸化物230として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物230として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的には MoS_2 ）、セレン化モリブデン（代表的には MoSe_2 ）、モリブデンテルル（代表的には MoTe_2 ）、硫化タングステン（代表的には WS_2 ）、セレン化タングステン（代表

的には WSe_2 ）、タングステンテルル（代表的には WTe_2 ）、硫化ハフニウム（代表的には HfS_2 ）、セレン化ハフニウム（代表的には $HfSe_2$ ）、硫化ジルコニウム（代表的には ZrS_2 ）、セレン化ジルコニウム（代表的には $ZrSe_2$ ）などが挙げられる。

[0326]

<半導体装置の作製方法>

次に、図1A乃至図1Dに示す、本発明の一態様である半導体装置の作製方法を、図14A乃至図25Dを用いて説明する。

[0327]

各図のAは、上面図を示す。また、各図のBは、各図のAにA1-A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、各図のCは、各図のAにA3-A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。また、各図のDは、各図のAにA5-A6の一点鎖線で示す部位の断面図である。なお、各図のAの上面図では、図の明瞭化のために一部の要素を省いている。

[0328]

以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを適宜用いて成膜することができる。

[0329]

なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いるRFスパッタリング法、直流電源を用いるDCスパッタリング法、さらにパルス的に電極に印加する電圧を変化させるパルスDCスパッタリング法がある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、DCスパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルスDCスパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。

[0330]

なお、CVD法は、プラズマを利用するプラズマCVD(PECVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。

[0331]

プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

[0332]

また、ALD法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱AL

D法、プラズマ励起されたリアクタントを用いるPEALD法などを用いることができる。

[0333]

CVD法およびALD法は、ターゲットなどから放出される粒子が堆積するスパッタリング法とは異なる。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。

[0334]

また、CVD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。例えば、CVD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送または圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。

[0335]

また、ALD法では、異なる複数種のプリカーサを同時に導入することで任意の組成の膜を成膜することができる。または、異なる複数種のプリカーサを各プリカーサのサイクル数を制御することで任意の組成の膜を成膜することができる。

[0336]

まず、基板（図示しない）を準備し、当該基板上に絶縁体212を成膜する（図14A乃至図14D参照）。絶縁体212の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体212中の水素濃度を低減できる。ただし、絶縁体212の成膜は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、ALD法などを適宜用いてもよい。

[0337]

本実施の形態では、絶縁体212として、窒素ガスを含む雰囲気でシリコンターゲットを用いて、パルスDCスパッタリング法で窒化シリコンを成膜する。パルスDCスパッタリング法を用いることで、ターゲット表面のアーキングによるパーティクルの発生を抑制できるため、膜厚分布をより均一にすることができる。また、パルス電圧を用いることで、高周波電圧より、放電の立ち上がり、立ち下がり急峻にすることができる。これにより、電極に、電力をより効率的に供給しスパッタレート、および膜質を向上することができる。

[0338]

窒化シリコンのように水、水素などの不純物が透過しにくい絶縁体を用いることにより、絶縁体212より下層に含まれる水、水素などの不純物の拡散を抑制できる。また、絶縁体212として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体212より下層（図示しない）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体212を介して上方に拡散するのを抑制できる。

[0339]

次に、絶縁体212上に絶縁体214を成膜する（図14A乃至図14D参照）。絶縁体214

の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体214中の水素濃度を低減できる。ただし、絶縁体214の成膜は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、ALD法などを適宜用いてもよい。

[0340]

本実施の形態では、絶縁体214として、酸素ガスを含む雰囲気中でアルミニウムターゲットを用いて、パルスDCスパッタリング法で酸化アルミニウムを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。ここで、基板にRF電力を印加してもよい。基板に印加するRF電力の大きさによって、絶縁体214より下層へ注入する酸素量を制御することができる。RF電力としては、 $0\text{ W}/\text{cm}^2$ 以上、 $1.86\text{ W}/\text{cm}^2$ 以下とする。つまり、絶縁体214の形成の際のRF電力によって、トランジスタの特性に適する酸素量を変化させて注入することができる。従って、トランジスタの信頼性向上に適する酸素量を注入することができる。また、RFの周波数は、 10 MHz 以上が好ましい。代表的には、 13.56 MHz である。RFの周波数が高いほど基板へ与えるダメージを小さくすることができる。

[0341]

絶縁体214として、水素を捕獲および水素を固着する機能が高い、アモルファス構造を有する金属酸化物、例えば酸化アルミニウムを用いること好ましい。これにより、絶縁体216などに含まれる水素を捕獲または固着し、当該水素が酸化物230に拡散するのを防ぐことができる。特に、絶縁体214として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ200、および半導体装置を作製することができる。

[0342]

次に、絶縁体214上に絶縁体216を成膜する。絶縁体216の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体216中の水素濃度を低減できる。ただし、絶縁体216の成膜は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、ALD法などを適宜用いてもよい。

[0343]

本実施の形態では、絶縁体216として、酸素ガスを含む雰囲気中でシリコンターゲットを用いて、パルスDCスパッタリング法で酸化シリコンを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。

[0344]

絶縁体212、絶縁体214、および絶縁体216は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体212、絶縁体214、および絶縁体216を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減できる。

[0345]

次に、絶縁体216に絶縁体214に達する開口を形成する。開口とは、例えば、溝、スリット

なども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体214は、絶縁体216をエッチングして溝を形成する際のエッチングストップ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体216に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体214は窒化シリコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。

[0346]

ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（CCP：Capacitively Coupled Plasma）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ICP：Inductively Coupled Plasma）エッチング装置などを用いることができる。

[0347]

開口の形成後に、導電体205aとなる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。

[0348]

本実施の形態では、導電体205aとなる導電膜として窒化チタンを成膜する。このような金属窒化物を導電体205bの下層に用いることにより、絶縁体216などによって、導電体205bが酸化されるのを抑制できる。また、導電体205bとして銅などの拡散しやすい金属を用いても、当該金属が導電体205aから外に拡散するのを防ぐことができる。

[0349]

次に、導電体205bとなる導電膜を成膜する。当該導電膜としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金などを用いることができる。当該導電膜の成膜は、メッキ法、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、当該導電膜として、タングステンを成膜する。

[0350]

次に、CMP処理を行うことで、導電体205aとなる導電膜および導電体205bとなる導電膜の一部を除去し、絶縁体216を露出する（図14A乃至図14D参照）。その結果、開口部のみに、導電体205aおよび導電体205bが残存する。なお、当該CMP処理により、絶縁体216の一部が除去される場合がある。

[0351]

次に、絶縁体216、および導電体205上に絶縁体222を成膜する（図15A乃至図15D

参照)。絶縁体 2 2 2 として、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。または、ハフニウムジルコニウム酸化物を用いることが好ましい。アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体 2 2 2 が、水素および水に対するバリア性を有することで、トランジスタ 2 0 0 の周辺に設けられた構造体に含まれる水素、および水が、絶縁体 2 2 2 を通じてトランジスタ 2 0 0 の内側へ拡散することが抑制され、酸化物 2 3 0 中の酸素欠損の生成を抑制できる。

[0352]

絶縁体 2 2 2 の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁体 2 2 2 として、ALD法を用いて、酸化ハフニウムを成膜する。特に、本発明の一態様である水素濃度の低減された酸化ハフニウムの形成方法を用いることが好ましい。

[0353]

続いて、加熱処理を行うと好ましい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で行う場合、酸素ガスを20%程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で行った後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で行ってもよい。

[0354]

また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が1ppb以下、好ましくは0.1ppb以下、より好ましくは0.05ppb以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、絶縁体 2 2 2 などに水分等が取り込まれることを可能な限り防ぐことができる。

[0355]

本実施の形態では、加熱処理として、絶縁体 2 2 2 の成膜後に、窒素ガスと酸素ガスの流量比を4:1として、400℃の温度で1時間の処理を行う。当該加熱処理によって、絶縁体 2 2 2 に含まれる水、水素などの不純物を除去することなどができる。また、絶縁体 2 2 2 として、ハフニウムを含む酸化物を用いる場合、当該加熱処理によって、絶縁体 2 2 2 の一部が結晶化する場合がある。また、加熱処理は、絶縁体 2 2 4 の成膜後などのタイミングで行うこともできる。

[0356]

次に、絶縁体 2 2 2 上に絶縁膜 2 2 4 A を成膜する（図 1 5 A 乃至図 1 5 D 参照）。絶縁膜 2 2 4 A の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁膜 2 2 4 A として、スパッタリング法を用いて、酸化シリコン膜を成膜する。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁膜 2 2 4 A 中の水素濃度を低減できる。絶縁膜 2 2 4 A は、後の工程で酸化物 2 3 0 a と接す

るため、このように水素濃度が低減されていることが好適である。

[0357]

次に、絶縁膜224A上に、酸化膜230A、酸化膜230Bを順に成膜する（図15A乃至図15D参照）。なお、酸化膜230Aおよび酸化膜230Bは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜230A、および酸化膜230B上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜230Aと酸化膜230Bとの界面近傍を清浄に保つことができる。

[0358]

酸化膜230A、および酸化膜230Bの成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。酸化膜230Aおよび酸化膜230Bの成膜は、ALD法を用いることで、アスペクト比の大きい溝または開口部に対しても、厚さの均一な膜を形成することができるため、好ましい。また、PEALD法を用いることで、熱ALD法に比べて低温で酸化膜230Aおよび酸化膜230Bを形成することができるため、好ましい。本実施の形態では、酸化膜230Aおよび酸化膜230Bの成膜はスパッタリング法を用いる。

[0359]

例えば、酸化膜230A、および酸化膜230Bをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のIn-M-Zn酸化物ターゲットなどを用いることができる。

[0360]

特に、酸化膜230Aの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。

[0361]

また、酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、30%を超えて100%以下、好ましくは70%以上100%以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャンネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャンネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。

[0362]

本実施の形態では、酸化膜230Aとして、スパッタリング法によって、 $\text{In}:\text{Ga}:\text{Zn}=1:3:4$ [原子数比] の酸化物ターゲットを用いて成膜する。また、酸化膜230Bとして、スパッタリング法によって、 $\text{In}:\text{Ga}:\text{Zn}=4:2:4.1$ [原子数比] の酸化物ターゲット、 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ [原子数比] の酸化物ターゲット、 $\text{In}:\text{Ga}:\text{Zn}=1:1:1.2$ [原子数比] の酸化物ターゲット、または $\text{In}:\text{Ga}:\text{Zn}=1:1:2$ [原子数比] の酸化物

ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化膜 230 a、および酸化膜 230 b に求める特性に合わせて形成するとよい。

[0363]

なお、絶縁膜 224 A、酸化膜 230 A、および酸化膜 230 B を、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁膜 224 A、酸化膜 230 A、および酸化膜 230 B について、各成膜工程の合間に膜中に水素が混入するのを低減できる。

[0364]

次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜 230 A、および酸化膜 230 B が多結晶化しない温度範囲で行えばよく、250°C以上650°C以下、好ましくは400°C以上600°C以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で行う場合、酸素ガスを20%程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で行った後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で行ってもよい。

[0365]

また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が1ppb以下、好ましくは0.1ppb以下、より好ましくは0.05ppb以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜 230 A、および酸化膜 230 B などに水分等が取り込まれることを可能な限り防ぐことができる。

[0366]

本実施の形態では、加熱処理として、窒素ガスと酸素ガスの流量比を4:1として、400°Cの温度で1時間の処理を行う。このような酸素ガスを含む加熱処理によって、酸化膜 230 A および酸化膜 230 B 中の炭素、水、水素などの不純物を低減することなどができる。このように膜中の不純物を低減することで、酸化膜 230 B の結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化膜 230 A および酸化膜 230 B 中の結晶領域を増大させ、酸化膜 230 A および酸化膜 230 B 中における、結晶領域の面内ばらつきを低減できる。よって、トランジスタ 200 の電気特性の面内ばらつきを低減できる。

[0367]

また、加熱処理を行うことで、絶縁体 216、絶縁膜 224 A、酸化膜 230 A および酸化膜 230 B 中の水素が絶縁体 222 に移動し、絶縁体 222 内に吸い取られる。別言すると、絶縁体 216、絶縁膜 224 A、酸化膜 230 A、および酸化膜 230 B 中の水素が絶縁体 222 に拡散する。従って、絶縁体 222 の水素濃度は高くなるが、絶縁体 216、絶縁膜 224 A、酸化膜 230 A および酸化膜 230 B 中のそれぞれの水素濃度は低下する。

[0368]

特に、絶縁膜 224 A は、トランジスタ 200 のゲート絶縁体として機能し、酸化膜 230 A および酸化膜 230 B は、トランジスタ 200 のチャネル形成領域として機能する。そのため、水素濃度が低減された絶縁膜 224 A、酸化膜 230 A および酸化膜 230 B を有するトランジスタ 200 は、良好な信頼性を有するため好ましい。

[0369]

次に、酸化膜230B上に導電膜242Aを成膜する（図15A乃至図15D参照）。導電膜242Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。例えば、導電膜242Aとして、スパッタリング法を用いて窒化タンタルを成膜すればよい。なお、導電膜242Aの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜242Aを成膜してもよい。このような処理を行うことによって、酸化膜230Bの表面に吸着している水分および水素を除去し、さらに酸化膜230A、および酸化膜230B中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。本実施の形態では、加熱処理の温度を200℃とする。

[0370]

次に、導電膜242A上に絶縁膜271Aを成膜する（図15A乃至図15D参照）。絶縁膜271Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。絶縁膜271Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜271Aとして、スパッタリング法によって、酸化アルミニウム、または窒化シリコンを成膜すればよい。

[0371]

なお、導電膜242A、および絶縁膜271Aを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、導電膜242A、および絶縁膜271Aを、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減できる。また、絶縁膜271A上にハードマスクを設ける場合、当該ハードマスクとなる膜も大気に暴露することなく連続して成膜すればよい。

[0372]

次に、リソグラフィ法を用いて、絶縁膜224A、酸化膜230A、酸化膜230B、導電膜242A、および絶縁膜271Aを島状に加工して、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bを形成する（図16A乃至図16D参照）。ここで、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bは、少なくとも一部が導電体205と重なるように形成する。上記加工はドライエッチング法またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、絶縁膜224A、酸化膜230A、酸化膜230B、導電膜242A、および絶縁膜271Aの加工は、それぞれ異なる条件で行ってもよい。

[0373]

なお、リソグラフィ法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザー光、ArFエキシマレーザー光、EUV（Extreme Ultraviolet）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームまたはイオンビームを用いてもよい。なお、電子ビームまたはイオンビームを用いる場合には、マスクは不要となる。なお、レジストマス

クは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。

[0374]

さらに、レジストマスクの下に絶縁体または導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜242A上にハードマスク材料となる絶縁膜または導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜242Aなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜242Aなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁層271Bをハードマスクとして用いている。

[0375]

ここで、絶縁層271Bが導電層242Bのマスクとして機能するため、図16B乃至図16Dに示すように、導電層242Bは側面と上面の間に湾曲面を有しない。これにより、図1Bおよび図1Dに示す導電体242aおよび導電体242bは、側面と上面が交わる端部が角状になる。導電体242の側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体242の断面積が大きくなる。これにより、導電体242の抵抗が低減されるため、トランジスタ200のオン電流を大きくすることができる。

[0376]

また、図16B乃至図16Dに示すように、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bの側面がテーパ形状になっていてもよい。なお、本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面とがなす角（以下、テーパ角と呼ぶ場合がある）が90°未満であることが好ましい。絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bは、例えば、テーパ角が60°以上90°未満になるようにすればよい。このように側面をテーパ形状にすることで、これより後の工程において、絶縁体275などの被覆性が向上し、鬆などの欠陥を低減できる。

[0377]

ただし、上記に限られず、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bの側面が、絶縁体222の上面に対し、概略垂直になる構成にしてもよい。このような構成にすることで、複数のトランジスタ200を設ける際に、小面積化、高密度化が可能となる。

[0378]

また、上記エッチング工程で発生した副生成物が、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bの側面に層状に形成される場合がある。この場合、当該層状の副生成物が、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bと、絶縁体275の間に形成されることになる。よって、絶縁体222の上面に接して形成された当該層状の副生成物は、除去することが好ましい。

[0379]

次に、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bを覆って、絶縁体275を成膜する（図17A乃至図17D参照）。ここで、絶縁体275は、絶縁体222の上面および絶縁体224の側面に密接することが好ましい。絶縁体275の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁体275は、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁体275として、スパッタリング法を用いて、酸化アルミニウムを成膜し、その上にPEALD法を用いて窒化シリコンを成膜すればよい。絶縁体275をこのような積層構造とすることで、水、水素などの不純物、および酸素の拡散を抑制する機能が向上することがある。

[0380]

このようにして、酸化物230a、酸化物230b、および導電層242Bを、酸素の拡散を抑制する機能を有する、絶縁体275、および絶縁層271Bで覆うことができる。これにより、のちの工程で、絶縁体224、酸化物230a、酸化物230b、および導電層242Bに、絶縁体280などから酸素が直接拡散するのを低減できる。

[0381]

次に、絶縁体275上に、絶縁体280となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。例えば、当該絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。当該絶縁膜を、酸素を含む雰囲気、スパッタリング法で成膜することで、過剰酸素を含む絶縁体280を形成することができる。また、成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体280中の水素濃度を低減できる。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁体275の表面などに吸着している水分および水素を除去し、さらに酸化物230a、酸化物230b、および絶縁体224中の水分濃度および水素濃度を低減させることができる。当該加熱処理には、上述した加熱処理条件を用いることができる。

[0382]

次に、絶縁体280となる絶縁膜にCMP処理を行い、上面が平坦な絶縁体280を形成する（図17A乃至図17D参照）。なお、絶縁体280上に、例えば、スパッタリング法によって窒化シリコンを成膜し、当該窒化シリコンを絶縁体280に達するまで、CMP処理を行ってもよい。

[0383]

次に、絶縁体280の一部、絶縁体275の一部、絶縁層271Bの一部、導電層242Bの一部を加工して、酸化物230bに達する開口を形成する。当該開口は、導電体205と重なるように形成することが好ましい。当該開口の形成によって、絶縁体271a、絶縁体271b、導電体242a、および導電体242bを形成する（図18A乃至図18D参照）。

[0384]

ここで、図18Bおよび図18Cに示すように、絶縁体280、絶縁体275、絶縁体271、および導電体242の側面がテーパ形状となる場合がある。また、絶縁体280のテーパ角が、導電体242のテーパ角より大きくなる場合がある。また、図18A乃至図18Cには図示していないが、上記開口を形成する際に、酸化物230bの上部が除去される場合がある。

[0385]

また、絶縁体280の一部、絶縁体275の一部、絶縁層271Bの一部、および導電層242Bの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で行ってもよい。例えば、絶縁体280の一部をドライエッチング法で加工し、絶縁体275の一部、および絶縁層271Bの一部をウェットエッチング法で加工し、導電層242Bの一部をドライエッチング法で加工してもよい。

[0386]

ここで、酸化物230aの側面、酸化物230bの上面および側面、導電体242の側面、絶縁体280の側面などへの不純物の付着またはこれらの内部への該不純物の拡散が生じる場合がある。このような不純物を除去する工程を行ってもよい。また、上記ドライエッチングで酸化物230bの表面に損傷領域が形成される場合がある。このような損傷領域を除去してもよい。当該不純物としては、絶縁体280、絶縁体275、絶縁層271Bの一部、および導電層242Bに含まれる成分、上記開口を形成する際に用いられる装置に使われている部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起因したものが挙げられる。当該不純物としては、例えば、ハフニウム、シリコン、タンタル、フッ素、塩素などがある。

[0387]

上記不純物は、酸化物230bの結晶性を低下させる場合がある。よって、酸化物230bの表面およびその近傍において、上記不純物は除去されることが好ましい。また、上記不純物の濃度は低減されていることが好ましい。例えば、酸化物230bの表面およびその近傍における、シリコン原子の濃度が、5.0原子%以下とすればよく、2.0原子%以下が好ましく、1.5原子%以下がより好ましく、1.0原子%以下がさらに好ましく、0.3原子%未満がさらに好ましい。

[0388]

なお、上記不純物により、酸化物230bの結晶性が低い領域では、結晶構造の緻密さが低下しているため、 V_OH が多量に形成され、トランジスタがノーマリーオン化しやすくなる。よって、酸化物230bの結晶性が低い領域は、低減または除去されていることが好ましい。

[0389]

これに対して、酸化物230bに層状のCAAC構造を有していることが好ましい。特に、酸化物230bのドレイン下端部までCAAC構造を有することが好ましい。ここで、トランジスタ200において、導電体242aまたは導電体242b、およびその近傍がドレインとして機能する。つまり、導電体242a（導電体242b）の下端部近傍の、酸化物230bが、CAAC構造を有することが好ましい。このように、ドレイン耐圧に顕著に影響するドレイン端部においても、酸化物230bの結晶性の低い領域が除去され、CAAC構造を有することで、トランジスタ200の電気特性の変動をさらに抑制できる。また、トランジスタ200の信頼性を向上させることができる。

[0390]

上記エッチング工程で酸化物230b表面に付着した不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液などを用いたウェット洗浄（ウェットエッチング処理ということもできる）、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせることもできる。なお、当該洗浄処理によって、上記溝部が深くなる場合がある。

[0391]

ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて洗浄処理を行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせを行ってもよい。

[0392]

なお、本明細書等では、フッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、アンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は0.01%以上5%以下、好ましくは0.1%以上0.5%以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は0.01ppm以上100ppm以下、好ましくは0.1ppm以上10ppm以下とすればよい。

[0393]

なお、超音波洗浄には、200kHz以上、好ましくは900kHz以上の周波数を用いることが好ましい。当該周波数を用いることで、酸化物230bなどへのダメージを低減できる。

[0394]

また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第1の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第2の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。

[0395]

上記洗浄処理として、本実施の形態では、希釈アンモニア水を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物230a、酸化物230bなどの表面に付着または内部に拡散した不純物を除去することができる。さらに、酸化物230bの結晶性を高めることができる。

[0396]

上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、100℃以上450℃以下、好ましくは350℃以上400℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物230aおよび酸化物230bに酸素を供給して、酸素欠損の低減を図ることができる。また、このような熱処理を行うことで、酸化物230bの結晶性を向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気加熱処理した後に、大気に露出せずに連続して窒素雰囲気加熱処理を行ってもよい。

[0397]

次に、絶縁膜252Aを成膜する(図19A乃至図19D参照)。絶縁膜252Aは、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて成膜することができる。絶縁膜252AはALD法を用いて成膜することが好ましい。上述の通り、絶縁膜252Aは薄い膜厚で成膜することが好ましく、膜厚のバラつきが小さくなるようにする必要がある。これに対して、ALD法は、プリカーサと、リアクタント(例えば酸化剤など)を交互に導入して行う成膜方法であり、このサイクルを繰り返す回数によって膜厚を調節することができるため、精密な膜厚調節が可能である。また、図19Bおよび図19Cに示すように、絶縁膜252Aは、絶縁体280等によ

って形成される開口の底面および側面に、被覆性良く成膜される必要がある。特に、酸化物230の上面および側面、導電体242の側面には、被覆性良く成膜されることが好ましい。上記開口の底面および側面において、原子の層を一層ずつ堆積させることができるため、絶縁膜252Aを当該開口に対して良好な被覆性で成膜することができる。

[0398]

また、絶縁膜252AをALD法で成膜する場合、酸化剤として、オゾン(O₃)、酸素(O₂)、水(H₂O)などを用いることができる。水素を含まない、オゾン(O₃)、酸素(O₂)などを酸化剤として用いることで、酸化物230bに拡散する水素を低減できる。

[0399]

本実施の形態では、絶縁膜252Aとして酸化アルミニウムを熱ALD法によって成膜する。

[0400]

次に、酸素を含む雰囲気でもマイクロ波処理を行うことが好ましい(図19A乃至図19D参照)。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、300MHz以上300GHz以下の周波数を有する電磁波を指すものとする。

[0401]

図19B乃至図19Dに示す、点線はマイクロ波、RFなどの高周波、酸素プラズマ、または酸素ラジカルなどを示す。マイクロ波処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。ここで、マイクロ波処理装置の周波数は、300MHz以上300GHz以下、好ましくは2.4GHz以上2.5GHz以下、例えば、2.45GHzにすればよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、マイクロ波処理装置のマイクロ波を印加する電源の電力は、1000W以上10000W以下、好ましくは2000W以上5000W以下にすればよい。また、マイクロ波処理装置は基板側にRFを印加する電源を有してもよい。また、基板側にRFを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物230b中に導くことができる。

[0402]

また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力は、10Pa以上1000Pa以下、好ましくは300Pa以上700Pa以下にすればよい。また、処理温度は、750℃以下、好ましくは500℃以下、例えば400℃程度とすればよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。例えば、100℃以上750℃以下、好ましくは300℃以上500℃以下にすればよい。

[0403]

また、例えば、上記マイクロ波処理は、酸素ガスとアルゴンガスを用いて行えばよい。ここで、酸素流量比(O₂/(O₂+Ar))は、0%より大きく100%以下、好ましくは0%より大きく50%以下、より好ましくは10%以上40%以下、さらに好ましくは10%以上30%以下にすればよい。このように、酸素を含む雰囲気でもマイクロ波処理を行うことで、領域230bc中のキャリア濃度を低下させることができる。また、マイクロ波処理において、チャンパーに過剰な量の酸素が導入されないようにすることで、領域230baおよび領域230bbでキャリア濃度が過剰に低下するのを防ぐことができる。

[0404]

図19B乃至図19Dに示すように、酸素を含む雰囲気でもマイクロ波処理を行うことで、マイクロ波、またはRF等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物230bの導電体242aと導電体242bの間の領域に作用させることができる。このとき、マイクロ波、またはRF等の高周波を領域230bcに照射することもできる。つまり、図2Aに示す領域230bcに、マイクロ波、またはRF等の高周波、酸素プラズマなどを作用させることができる。プラズマ、マイクロ波などの作用により、領域230bcのV_oHを分断し、水素を領域230bcから除去することができる。つまり、領域230bcに含まれるV_oHを低減できる。よって、領域230bc中の酸素欠損、およびV_oHを低減し、キャリア濃度を低下させることができる。また、領域230bcで形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカル、または絶縁体250に含まれる酸素を供給することで、さらに、領域230bc中の酸素欠損を低減し、キャリア濃度を低下させることができる。

[0405]

一方、図2Aに示す領域230baおよび領域230bb上には、導電体242aおよび導電体242bが設けられている。ここで、導電体242は、酸素を含む雰囲気でもマイクロ波処理を行う際、マイクロ波、RF等の高周波、酸素プラズマなどの作用に対する遮蔽膜として機能することが好ましい。このため、導電体242は、300MHz以上300GHz以下、例えば、2.4GHz以上2.5GHz以下の電磁波を遮蔽する機能を有することが好ましい。

[0406]

図19B乃至図19Dに示すように、導電体242aおよび導電体242bは、マイクロ波、またはRF等の高周波、酸素プラズマなどの作用を遮蔽するため、これらの作用は領域230baおよび領域230bbには及ばない。これにより、マイクロ波処理によって、領域230baおよび領域230bbで、V_oHの低減、および過剰な量の酸素供給が発生しないため、キャリア濃度の低下を防ぐことができる。

[0407]

また、導電体242aおよび導電体242bの側面に接して、酸素に対するバリア性を有する絶縁体252が設けられている。これにより、マイクロ波処理によって、導電体242aおよび導電体242bの側面に酸化膜が形成されるのを抑制できる。

[0408]

また、絶縁体252の膜質を向上させることができるため、トランジスタ200の信頼性が向上する。

[0409]

以上のようにして、酸化物半導体の領域230bcで選択的に酸素欠損、およびV_oHを除去して、領域230bcをi型または実質的にi型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbに過剰な酸素が供給されるのを抑制し、マイクロ波処理を行う前のn型の領域の状態を維持することができる。これにより、トランジスタ200の電気特性の変動を抑制し、基板面内でトランジスタ200の電気特性がばらつきの抑制できる。

[0410]

なお、マイクロ波処理では、マイクロ波と酸化物230b中の分子の電磁気的な相互作用により、

酸化物 230b に直接的に熱エネルギーを伝達する場合がある。この熱エネルギーにより、酸化物 230b が加熱される場合がある。このような加熱処理をマイクロ波アニールと呼ぶ場合がある。マイクロ波処理を、酸素を含む雰囲気中で行うことで、酸素アニールと同等の効果が得られる場合がある。また、酸化物 230b に水素が含まれる場合、この熱エネルギーが酸化物 230b 中の水素に伝わり、これにより活性化した水素が酸化物 230b から放出されることが考えられる。

[0411]

次に絶縁膜 250A を成膜する（図 20A 乃至図 20D 参照）。絶縁膜 250A の成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜 250A を成膜してもよい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、絶縁膜 252A の表面などに吸着している水分および水素を除去し、さらに酸化物 230a、および酸化物 230b 中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。

[0412]

絶縁膜 250A は、スパッタリング法、CVD法、PECVD法、MBE法、PLD法、ALD法などを用いて成膜することができる。また、絶縁膜 250A は、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜 250A の水素濃度を低減できる。絶縁膜 250A は、後の工程で、薄い膜厚の絶縁体 252 を介して酸化物 230b と対向する絶縁体 250a となるため、このように水素濃度が低減されていることが好適である。

[0413]

本実施の形態では、絶縁膜 250A として酸化窒化シリコンを PECVD 法によって成膜する。

[0414]

また、絶縁体 250 を図 2B に示す 2 層積層構造にする場合、上記絶縁膜 250A の成膜後に絶縁体 250b となる絶縁膜を成膜すればよい。絶縁体 250b となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いることができる。絶縁体 250b となる絶縁膜は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体 250a に含まれる酸素が、導電体 260 へ拡散するのを抑制できる。つまり、酸化物 230 へ供給する酸素量の減少を抑制できる。また、絶縁体 250a に含まれる酸素による導電体 260 の酸化を抑制できる。絶縁体 250b となる絶縁膜は、絶縁体 222 と同様の材料を用いて設けることができる。例えば、絶縁体 250b となる絶縁膜として酸化ハフニウムを熱 ALD 法で成膜すればよい。

[0415]

絶縁膜 250A の成膜後にマイクロ波処理を行ってもよい（図 20A 乃至図 20D 参照）。当該マイクロ波処理は、前述の絶縁膜 252A の成膜後に行うマイクロ波処理条件を用いてもよい。また、絶縁膜 252A の成膜後に行うマイクロ波処理は行わずに、絶縁膜 250A の成膜後にマイクロ波処理を行ってもよい。また、上記のように絶縁体 250b となる絶縁膜を設ける場合、成膜後にマイクロ波処理を行ってもよい。当該マイクロ波処理は、前述の絶縁膜 252A の成膜後に行うマイクロ波処理条件を用いてもよい。また、絶縁膜 252A または絶縁膜 250A の成膜後に行うマイクロ波処理は行わずに、絶縁体 250b となる絶縁膜の成膜後にマイクロ波処理を行ってもよい。

[0416]

また、絶縁膜252A、絶縁膜250Aの成膜後、および絶縁体250bとなる絶縁膜の成膜後それぞれのマイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、絶縁膜252A中、絶縁膜250A中、絶縁体250bとなる絶縁膜中、酸化物230b中、および酸化物230a中の水素を効率よく除去することができる。また、水素の一部は、導電体242（導電体242a、および導電体242b）にゲッターリングされる場合がある。または、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行うステップを複数回繰り返して行ってもよい。加熱処理を繰り返し行うことで、絶縁膜252A中、絶縁膜250A中、絶縁体250bとなる絶縁膜中、酸化物230b中、および酸化物230a中の水素をさらに効率よく除去することができる。なお、加熱処理温度は、300℃以上500℃以下とすることが好ましい。また、上記マイクロ波処理、すなわちマイクロ波アニールが該加熱処理を兼ねてもよい。マイクロ波アニールにより、酸化物230bなどが十分加熱される場合、該加熱処理を行わなくてもよい。

[0417]

また、マイクロ波処理を行って絶縁膜252A、絶縁膜250A、および絶縁体250bとなる絶縁膜の膜質を改質することで、水素、水、不純物等の拡散を抑制できる。従って、導電体260となる導電膜の成膜などの後工程、または熱処理などの後処理により、絶縁体252を介して、水素、水、不純物等が、酸化物230b、酸化物230aなどへ拡散することを抑制できる。

[0418]

次に、絶縁膜254Aを成膜する（図21A乃至図21D参照）。絶縁膜254Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁膜254Aは、絶縁膜252Aと同様にALD法を用いて成膜することが好ましい。ALD法を用いて成膜することで、絶縁膜254Aを薄い膜厚で被覆性良く成膜することができる。本実施の形態では、絶縁膜254Aとして窒化シリコンをPEALD法で成膜する。

[0419]

次に、導電体260aとなる導電膜、導電体260bとなる導電膜を順に成膜する。導電体260aとなる導電膜および導電体260bとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、ALD法を用いて導電体260aとなる導電膜として窒化チタンを成膜し、CVD法を用いて導電体260bとなる導電膜としてタングステンを成膜する。

[0420]

次に、CMP処理によって、絶縁膜252A、絶縁膜250A、絶縁膜254A、導電体260aとなる導電膜、および導電体260bとなる導電膜を絶縁体280が露出するまで研磨することによって、絶縁体252、絶縁体250、絶縁体254、および導電体260（導電体260a及び導電体260b）を形成する（図22A乃至図22D参照）。これにより、絶縁体252は、酸化物230bに達する開口を覆うように配置される。また、導電体260は、絶縁体252、および絶縁体250を介して、上記開口を埋め込むように配置される。

[0421]

次に、上記の加熱処理と同様の条件で加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行う。該加熱処理によって、絶縁体250および絶縁体280中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体282の成膜を行ってもよい。

[0422]

次に、絶縁体252上、絶縁体250上、導電体260上、および絶縁体280上に、絶縁体282を形成する（図22A乃至図22D参照）。絶縁体282の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁体282の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体282中の水素濃度を低減できる。

[0423]

本実施の形態では、絶縁体282として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスDCスパッタリング法で酸化アルミニウムを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。また、基板に印加するRF電力は 1.86 W/cm^2 以下とする。好ましくは、 0 W/cm^2 以上 0.31 W/cm^2 以下とする。RF電力を小さくすることで、絶縁体280へ注入される酸素量を抑制できる。本実施の形態では、絶縁体282を2層の積層構造で成膜する。絶縁体282の下層を、基板に印加するRF電力を 0 W/cm^2 として成膜し、絶縁体282の上層を、基板に印加するRF電力を 0.31 W/cm^2 として成膜する。

[0424]

また、スパッタリング法を用いて、酸素を含む雰囲気中絶縁体282の成膜を行うことで、成膜しながら、絶縁体280に酸素を添加することができる。これにより、絶縁体280に過剰酸素を含ませることができる。このとき、基板加熱を行いながら、絶縁体282を成膜することが好ましい。

[0425]

次に、リソグラフィ法によって、絶縁体282上にエッチングマスクを形成し、絶縁体282の一部、絶縁体280の一部、絶縁体275の一部、絶縁体222の一部、および絶縁体216の一部を、絶縁体214の上面が露出するまで加工する（図23A乃至図23D参照）。当該加工は、ウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

[0426]

次に加熱処理を行ってもよい。加熱処理は、 250°C 以上 650°C 以下、好ましくは 350°C 以上 600°C 以下で行えばよい。また、当該加熱処理は、酸化膜230B成膜後に行う加熱処理温度よりも低いことが好ましい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で行う。当該加熱処理を行うことで、絶縁体280に添加された酸素の一部が、絶縁体250などを介して酸化物230に拡散する。

[0427]

また、当該加熱処理を行うことで、絶縁体282、絶縁体280、絶縁体275、絶縁体222、および絶縁体216の加工により、形成された絶縁体280の側面から、絶縁体280に含まれる酸素、および当該酸素と結合した水素を外部に放出することができる。なお、酸素と結合した水素は、水として放出される。従って、絶縁体280に含まれる、不要な酸素、および水素を低減できる。

[0428]

さらに、酸化物230の導電体260と重なる領域において、酸化物230の上面および側面に接して絶縁体252が設けられている。絶縁体252は、酸素に対するバリア性を有するため、過

剰な量の酸素が酸化物230に拡散するのを低減できる。これにより、領域230bcおよびその近傍に、過剰な量の酸素が供給されないように、酸素を供給することができる。これにより、過剰な酸素によって、導電体242の側面が酸化されるのを抑制しながら、領域230bcに形成される、酸素欠損、およびV_oHを低減できる。よって、トランジスタ200の電気特性を良好にし、信頼性を向上させることができる。

[0429]

一方で、トランジスタ200が高密度に集積化される場合、1個のトランジスタ200に対する絶縁体280の体積が過剰に小さくなる場合がある。この場合、上記熱処理において、酸化物230に拡散する酸素量が顕著に小さくなる。酸素が十分に含まれていない酸化物絶縁体（例えば、絶縁体250など）が接した状態で酸化物230を加熱すると、酸化物230を構成する酸素が脱離する恐れがある。しかしながら、本実施の形態に示すトランジスタ200では、酸化物230の導電体260と重なる領域において、酸化物230の上面および側面に接して絶縁体252が設けられている。絶縁体252は、酸素に対するバリア性を有するため、上記熱処理においても、酸化物230からの酸素の脱離を低減できる。これにより、領域230bcに形成される、酸素欠損、およびV_oHを低減できる。よって、トランジスタ200の電気特性を良好にし、信頼性を向上させることができる。

[0430]

以上に示すように、本実施の形態に係る半導体装置において、絶縁体280からの酸素の供給量が多い場合も、少ない場合も、良好な電気特性および良好な信頼性を有するトランジスタが形成することができる。よって、基板面内でトランジスタ200の電気特性がばらつくことを抑制した半導体装置を提供できる。

[0431]

次に、絶縁体282上に、絶縁体283を形成する（図24A乃至図24D参照）。絶縁体283の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体283の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体283中の水素濃度を低減できる。また、絶縁体283は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ALD法を用いて窒化シリコンを成膜してもよい。バリア性の高い絶縁体283および絶縁体214でトランジスタ200を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。

[0432]

次に、絶縁体283上に、絶縁体274を形成する。絶縁体274の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体274として、CVD法によって酸化シリコンを成膜する。

[0433]

次に、CMP処理によって、絶縁体274を絶縁体283が露出するまで研磨することによって、絶縁体274の上面を平坦化する（図24A乃至図24D参照）。当該CMP処理により、絶縁体283の上面の一部が除去される場合がある。

[0434]

次に、絶縁体274上、および絶縁体283上に、絶縁体285を形成する（図25A乃至図2

5 D参照)。絶縁体 285 の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体 285 の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体 285 中の水素濃度を低減できる。

[0435]

本実施の形態では、絶縁体 285 として、スパッタリング法によって酸化シリコンを成膜する。

[0436]

次に、絶縁体 271、絶縁体 275、絶縁体 280、絶縁体 282、絶縁体 283、および絶縁体 285 に、導電体 242 に達する開口を形成する (図 25 A および 図 25 B 参照)。当該開口の形成は、リソグラフィ法を用いて行えばよい。なお、図 25 A で当該開口の形状は、上面視において円形状にしているが、これに限られるものではない。例えば、当該開口が、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。

[0437]

次に、絶縁体 241 となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体 241 を形成する (図 25 B 参照)。当該絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。当該絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ALD法を用いて、酸化アルミニウム膜を成膜し、その上に、PEALD法を用いて、窒化シリコン膜を成膜することが好ましい。窒化シリコンは水素に対するブロッキング性が高いため好ましい。

[0438]

また、絶縁体 241 となる絶縁膜の異方性エッチングとしては、例えばドライエッチング法などを用いればよい。開口の側壁部に絶縁体 241 を設けることで、外方からの酸素の透過を抑制し、次に形成する導電体 240 a および導電体 240 b の酸化を防止することができる。また、導電体 240 a および導電体 240 b に、絶縁体 280 などに含まれる、水、水素などの不純物が拡散することを防ぐことができる。

[0439]

次に、導電体 240 a および導電体 240 b となる導電膜を成膜する。当該導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅などの積層とすることができる。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。

[0440]

次に、CMP処理を行うことで、導電体 240 a および導電体 240 b となる導電膜の一部を除去し、絶縁体 285 の上面を露出する。その結果、開口のみに、当該導電膜が残存することで上面が平坦な導電体 240 a および導電体 240 b を形成することができる (図 25 A 乃至 図 25 D 参照)。なお、当該CMP処理により、絶縁体 285 の上面の一部が除去される場合がある。

[0441]

次に、導電体 246 となる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。

[0442]

次に、導電体246となる導電膜をリソグラフィー法によって加工し、導電体240aの上面と接する導電体246a、および導電体240bの上面と接する導電体246bを形成する。この時、導電体246aおよび導電体246bと、絶縁体285とが重ならない領域の絶縁体285の一部が除去されることがある。

[0443]

なお、絶縁体252として酸化アルミニウムを用いる場合、酸化物230bの、絶縁体252と接する領域およびその近傍へのアルミニウムの添加は、絶縁体252となる絶縁膜の成膜、絶縁体252となる絶縁膜上への膜形成、または、絶縁体252となる絶縁膜の成膜以降に行われる加熱処理などの、絶縁体252となる絶縁膜の成膜以降の工程によって生じる。

[0444]

以上により、図1A乃至図1Dに示すトランジスタ200を有する半導体装置を作製できる。図14A乃至図25Dに示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ200を作製できる。

[0445]

<マイクロ波処理装置>

以下では、上記半導体装置の作製方法に用いることができる、マイクロ波処理装置について説明する。

[0446]

まずは、半導体装置などの製造時に不純物の混入が少ない製造装置の構成について図26乃至図29を用いて説明する。

[0447]

図26は、枚葉式マルチチャンバーの製造装置2700の上面図を模式的に示している。製造装置2700は、基板を収容するカセットポート2761と、基板のアライメントを行うアライメントポート2762と、を備える大気側基板供給室2701と、大気側基板供給室2701から、基板を搬送する大気側基板搬送室2702と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室2703aと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室2703bと、真空中の基板の搬送を行う搬送室2704と、チャンバー2706aと、チャンバー2706bと、チャンバー2706cと、チャンバー2706dと、を有する。

[0448]

また、大気側基板搬送室2702は、ロードロック室2703aおよびアンロードロック室2703bと接続され、ロードロック室2703aおよびアンロードロック室2703bは、搬送室2704と接続され、搬送室2704は、チャンバー2706a、チャンバー2706b、チャンバー2706cおよびチャンバー2706dと接続する。

[0449]

なお、各室の接続部にはゲートバルブGVが設けられており、大気側基板供給室2701と、大気側基板搬送室2702を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室2702には搬送ロボット2763aが設けられており、搬送室2704には搬送ロボット2763bが設けられている。搬送ロボット2763aおよび搬送ロボット2763bによつ

て、製造装置 2700 内で基板を搬送することができる。

[0450]

搬送室 2704 および各チャンバーの背圧（全圧）は、例えば、 1×10^{-4} Pa 以下、好ましくは 3×10^{-5} Pa 以下、さらに好ましくは 1×10^{-5} Pa 以下とする。また、搬送室 2704 および各チャンバーの質量電荷比（ m/z ）が 18 である気体分子（原子）の分圧は、例えば、 3×10^{-5} Pa 以下、好ましくは 1×10^{-5} Pa 以下、さらに好ましくは 3×10^{-6} Pa 以下とする。また、搬送室 2704 および各チャンバーの m/z が 28 である気体分子（原子）の分圧は、例えば、 3×10^{-5} Pa 以下、好ましくは 1×10^{-5} Pa 以下、さらに好ましくは 3×10^{-6} Pa 以下とする。また、搬送室 2704 および各チャンバーの m/z が 44 である気体分子（原子）の分圧は、例えば、 3×10^{-5} Pa 以下、好ましくは 1×10^{-5} Pa 以下、さらに好ましくは 3×10^{-6} Pa 以下とする。

[0451]

なお、搬送室 2704 および各チャンバー内の全圧および分圧は、電離真空計、質量分析計などを用いて測定することができる。

[0452]

また、搬送室 2704 および各チャンバーは、外部リークまたは内部リークが少ない構成とすることが望ましい。例えば、搬送室 2704 のリークレートは、 1×10^0 Pa/分以下、好ましくは 5×10^{-1} Pa/分以下とする。また、各チャンバーのリークレートは、 1×10^{-1} Pa/分以下、好ましくは 5×10^{-2} Pa/分以下とする。

[0453]

なお、リークレートに関しては、電離真空計、質量分析計などを用いて測定した全圧および分圧から導出すればよい。例えば、ターボ分子ポンプなどの真空ポンプで真空引きを開始してから 10 分経過後の全圧と、バルブを閉じてから 10 分経過後の全圧と、から導出するとよい。なお、上記真空引きを開始してから 10 分経過後の全圧は、当該全圧を複数回測定した場合の平均値とするとしてよい。

[0454]

リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴、シール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れまたは内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。

[0455]

例えば、搬送室 2704 および各チャンバーの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットは Oリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減できる。

[0456]

また、製造装置 2700 を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の不純物を含む

放出ガスの少ない金属を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくこと、放出ガスを低減できる。

[0457]

または、前述の製造装置2700の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。

[0458]

製造装置2700の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。

[0459]

搬送室2704および各チャンバーに存在する吸着物は、内壁などに吸着しているために搬送室2704および各チャンバーの圧力に影響しないが、搬送室2704および各チャンバーを排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、搬送室2704および各チャンバーに存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、搬送室2704および各チャンバーをベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは100℃以上450℃以下で行えばよい。このとき、不活性ガスを搬送室2704および各チャンバーに導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。

[0460]

または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで搬送室2704および各チャンバー内の圧力を高め、一定時間経過後に再び搬送室2704および各チャンバーを排気する処理を行うと好ましい。加熱したガスの導入により搬送室2704および各チャンバー内の吸着物を脱離させることができ、搬送室2704および各チャンバー内に存在する不純物を低減できる。なお、この処理は2回以上30回以下、好ましくは5回以上15回以下の範囲で繰り返し行うと効果的である。具体的には、温度が40℃以上400℃以下、好ましくは50℃以上200℃以下である不活性ガスまたは酸素などを導入することで搬送室2704および各チャンバー内の圧力を0.1Pa以上10kPa以下、好ましくは1Pa以上1kPa以下、さらに好ましくは5Pa以上100Pa以下とし、圧力を保つ期間を1分以上300分以下、好ましくは5分以上120分以下とすればよい。その後、搬送室2704および各チャンバーを5分以上300分以下、好ましくは10分以上120分以下の期間排気する。

[0461]

次に、チャンバー2706bおよびチャンバー2706cについて図27に示す断面模式図を用いて説明する。

[0462]

チャンバー2706bおよびチャンバー2706cは、例えば、被処理物にマイクロ波処理を行

うことが可能なチャンバーである。なお、チャンバー2706bと、チャンバー2706cと、はマイクロ波処理を行う際の雰囲気異なるのみである。そのほかの構成については共通するため、以下ではまとめて説明を行う。

[0463]

チャンバー2706bおよびチャンバー2706cは、スロットアンテナ板2808と、誘電体板2809と、基板ホルダ2812と、排気口2819と、を有する。また、チャンバー2706bおよびチャンバー2706cの外などには、ガス供給源2801と、バルブ2802と、高周波発生器2803と、導波管2804と、モード変換器2805と、ガス管2806と、導波管2807と、マッチングボックス2815と、高周波電源2816と、真空ポンプ2817と、バルブ2818と、が設けられる。

[0464]

高周波発生器2803は、導波管2804を介してモード変換器2805と接続している。モード変換器2805は、導波管2807を介してスロットアンテナ板2808に接続している。スロットアンテナ板2808は、誘電体板2809と接して配置される。また、ガス供給源2801は、バルブ2802を介してモード変換器2805に接続している。そして、モード変換器2805、導波管2807および誘電体板2809を通るガス管2806によって、チャンバー2706bおよびチャンバー2706cにガスが送られる。また、真空ポンプ2817は、バルブ2818および排気口2819を介して、チャンバー2706bおよびチャンバー2706cからガスなどを排気する機能を有する。また、高周波電源2816は、マッチングボックス2815を介して基板ホルダ2812に接続している。

[0465]

基板ホルダ2812は、基板2811を保持する機能を有する。例えば、基板2811を静電チャックまたは機械的にチャックする機能を有する。また、高周波電源2816から電力を供給される電極としての機能を有する。また、内部に加熱機構2813を有し、基板2811を加熱する機能を有する。

[0466]

真空ポンプ2817としては、例えば、ドライポンプ、メカニカルブースターポンプ、イオンポンプ、チタンサブリメーションポンプ、クライオポンプまたはターボ分子ポンプなどを用いることができる。また、真空ポンプ2817に加えて、クライオトラップを用いてもよい。クライオポンプおよびクライオトラップを用いると、水を効率よく排気できて特に好ましい。

[0467]

また、加熱機構2813としては、例えば、抵抗発熱体などを用いて加熱する加熱機構とすればよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、GRTA (Gas Rapid Thermal Annealing) またはLRTA (Lamp Rapid Thermal Annealing) などのRTA (Rapid Thermal Annealing) を用いることができる。GRTAは、高温のガスを用いて加熱処理を行う。ガスとしては、不活性ガスが用いられる。

[0468]

また、ガス供給源2801は、マスフローコントローラを介して、精製機と接続されていてもよい。ガスは、露点が -8°C 以下、好ましくは -100°C 以下であるガスを用いることが好ましい。

例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いればよい。

[0469]

誘電体板2809としては、例えば、酸化シリコン（石英）、酸化アルミニウム（アルミナ）または酸化イットリウム（イットリア）などを用いればよい。また、誘電体板2809の表面に、さらに別の保護層が形成されていてもよい。保護層としては、酸化マグネシウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化シリコン、酸化アルミニウムまたは酸化イットリウムなどを用いればよい。誘電体板2809は、後述する高密度プラズマ2810の特に高密度領域に曝されることになるため、保護層を設けることで損傷を緩和することができる。その結果、処理時のパーティクルの増加などを抑制できる。

[0470]

高周波発生器2803では、例えば、0.3GHz以上3.0GHz以下、0.7GHz以上1.1GHz以下、または2.2GHz以上2.8GHz以下のマイクロ波を発生させる機能を有する。高周波発生器2803で発生させたマイクロ波は、導波管2804を介してモード変換器2805に伝わる。モード変換器2805では、TEモードとして伝わったマイクロ波がTEMモードに変換される。そして、マイクロ波は、導波管2807を介してスロットアンテナ板2808に伝わる。スロットアンテナ板2808は、複数のスロット孔が設けられており、マイクロ波は該スロット孔および誘電体板2809を通過する。そして、誘電体板2809の下方に電界を生じさせ、高密度プラズマ2810を生成することができる。高密度プラズマ2810には、ガス供給源2801から供給されたガス種に応じたイオンおよびラジカルが存在する。例えば、酸素ラジカルなどが存在する。

[0471]

このとき、高密度プラズマ2810で生成されたイオンおよびラジカルによって、基板2811上の膜などを改質することができる。なお、高周波電源2816を用いて、基板2811側にバイアスを印加すると好ましい場合がある。高周波電源2816には、例えば、13.56MHz、27.12MHzなどの周波数のRF（Radio Frequency）電源を用いればよい。基板側にバイアスを印加することで、高密度プラズマ2810中のイオンを基板2811上の膜などの開口部の奥まで効率よく到達させることができる。

[0472]

例えば、チャンバー2706bまたはチャンバー2706cで、ガス供給源2801から酸素を導入することで高密度プラズマ2810を用いた酸素ラジカル処理を行うことができる。

[0473]

次に、チャンバー2706aおよびチャンバー2706dについて図28に示す断面模式図を用いて説明する。

[0474]

チャンバー2706aおよびチャンバー2706dは、例えば、被処理物に電磁波の照射を行うことが可能なチャンバーである。なお、チャンバー2706aと、チャンバー2706dと、は電磁波の種類が異なるのみである。そのほかの構成については共通する部分が多いため、以下ではまとめて説明を行う。

[0475]

チャンバー2706aおよびチャンバー2706dは、一または複数のランプ2820と、基板

ホルダ 2825 と、ガス導入口 2823 と、排気口 2830 と、を有する。また、チャンバー 2706a およびチャンバー 2706d の外などには、ガス供給源 2821 と、バルブ 2822 と、真空ポンプ 2828 と、バルブ 2829 と、が設けられる。

[0476]

ガス供給源 2821 は、バルブ 2822 を介してガス導入口 2823 に接続している。真空ポンプ 2828 は、バルブ 2829 を介して排気口 2830 に接続している。ランプ 2820 は、基板ホルダ 2825 と向かい合って配置されている。基板ホルダ 2825 は、基板 2824 を保持する機能を有する。また、基板ホルダ 2825 は、内部に加熱機構 2826 を有し、基板 2824 を加熱する機能を有する。

[0477]

ランプ 2820 としては、例えば、可視光または紫外光などの電磁波を放射する機能を有する光源を用いればよい。例えば、波長 10 nm 以上 2500 nm 以下、500 nm 以上 2000 nm 以下、または 40 nm 以上 340 nm 以下にピークを有する電磁波を放射する機能を有する光源を用いればよい。

[0478]

例えば、ランプ 2820 としては、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどの光源を用いればよい。

[0479]

例えば、ランプ 2820 から放射される電磁波は、その一部または全部が基板 2824 に吸収されることで基板 2824 上の膜などを改質することができる。例えば、欠陥の生成もしくは低減、または不純物の除去などができる。なお、基板 2824 を加熱しながら行くと、効率よく、欠陥の生成もしくは低減、または不純物の除去などができる。

[0480]

または、例えば、ランプ 2820 から放射される電磁波によって、基板ホルダ 2825 を発熱させ、基板 2824 を加熱してもよい。その場合、基板ホルダ 2825 の内部に加熱機構 2826 を有さなくてもよい。

[0481]

真空ポンプ 2828 は、真空ポンプ 2817 についての記載を参照する。また、加熱機構 2826 は、加熱機構 2813 についての記載を参照する。また、ガス供給源 2821 は、ガス供給源 2801 についての記載を参照する。

[0482]

本実施の形態に用いることができるマイクロ波処理装置は、上記に限らない。図 29 に示すマイクロ波処理装置 2900 を用いることができる。マイクロ波処理装置 2900 は、石英管 2901、排気口 2819、ガス供給源 2801、バルブ 2802、高周波発生器 2803、導波管 2804、ガス管 2806、真空ポンプ 2817、およびバルブ 2818 を有する。また、マイクロ波処理装置 2900 は、石英管 2901 内に、複数の基板 2811 (2811_1 乃至 2811_n、n は 2 以上の整数) を保持する基板ホルダ 2902 を有する。また、マイクロ波処理装置 2900 は、石英管 2901 の外側に、加熱手段 2903 を有していてもよい。

[0483]

高周波発生器 2803 で発生させたマイクロ波は、導波管 2804 を介して、石英管 2901 内に設けられた基板に照射される。真空ポンプ 2817 は、バルブ 2818 を介して排気口 2819 と接続されており、石英管 2901 内部の圧力を調整することができる。また、ガス供給源 2801 は、バルブ 2802 を介して、ガス管 2806 に接続されており、石英管 2901 内に所望のガスを導入することができる。また、加熱手段 2903 により、石英管 2901 内の基板 2811 を、所望の温度に加熱することができる。または、加熱手段 2903 により、ガス供給源 2801 から供給されるガスを加熱してもよい。マイクロ波処理装置 2900 により、基板 2811 に対して、加熱処理と、マイクロ波処理を同時に行うことができる。また、基板 2811 を加熱した後に、マイクロ波処理を行うことができる。また、基板 2811 に対してマイクロ波処理を行った後に、加熱処理を行うことができる。

[0484]

基板 2811__1 乃至基板 2811__n は、全て半導体装置、または記憶装置を形成する処理基板でもよいし、一部の基板をダミー基板としてもよい。例えば、基板 2811__1、および基板 2811__n をダミー基板とし、基板 2811__2 乃至基板 2811__n-1 を処理基板としてもよい。また、基板 2811__1、基板 2811__2、基板 2811__n-1、および基板 2811__n をダミー基板とし、基板 2811__3 乃至基板 2811__n-2 を処理基板としてもよい。ダミー基板を用いることで、マイクロ波処理、または加熱処理の際、複数の処理基板が均一に処理され、処理基板間のばらつきを低減できるため好ましい。例えば、高周波発生器 2803、および導波管 2804 に最も近い処理基板上にダミー基板を配置することで、該処理基板が直接マイクロ波に曝されることを抑制できるため、好ましい。

[0485]

以上の製造装置を用いることで、被処理物への不純物の混入を抑制しつつ、膜の改質などが可能となる。

[0486]

<半導体装置の変形例>

以下では、図 11A 乃至図 13D を用いて、本発明の一態様である半導体装置の一例について説明する。

[0487]

各図の A は半導体装置の上面図を示す。また、各図の B は、各図の A に A1-A2 の一点鎖線で示す部位に対応する断面図である。また、各図の C は、各図の A に A3-A4 の一点鎖線で示す部位に対応する断面図である。また、各図の D は、各図の A に A5-A6 の一点鎖線で示す部位に対応する断面図である。各図の A の上面図では、図の明瞭化のために一部の要素を省いている。

[0488]

なお、各図の A 乃至 D に示す半導体装置において、<半導体装置の構成例>に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については<半導体装置の構成例>で詳細に説明した材料を用いることができる。

[0489]

<半導体装置の変形例 1>

図 11A 乃至図 11D に示す半導体装置は、図 1A 乃至図 1D に示した半導体装置の変形例である。図 11A 乃至図 11D に示す半導体装置は、図 1A 乃至図 1D に示した半導体装置とは、絶縁

体282が設けられていないことが異なる。従って、図11A乃至図11Dに示す半導体装置では、絶縁体283が、導電体260の上面、絶縁体280の上面、絶縁体254の最上部、絶縁体250の最上部、および絶縁体252の最上部に接する。

[0490]

例えば、図19または図20に示すマイクロ波処理などによって、酸化物230に十分な酸素を供給することができる場合、絶縁体282を設けて絶縁体280に酸素を添加しなくても、領域230bcを実質的にi型にすることができる。このような場合、図11A乃至図11Dに示すように、絶縁体282を設けない構成にすることで、半導体装置の作製工程を簡略化し、生産性の向上を図ることができる。

[0491]

<半導体装置の変形例2>

図12A乃至図12Dに示す半導体装置は、図1A乃至図1Dに示した半導体装置の変形例である。図12A乃至図12Dに示す半導体装置は、図1A乃至図1Dに示した半導体装置とは、酸化物243（酸化物243a及び酸化物243b）が設けられていることが異なる。酸化物243aは、酸化物230bと導電体242aの間に設けられ、酸化物243bは、酸化物230bと導電体242bの間に設けられる。ここで、酸化物243aは、酸化物230bの上面、および導電体242aの下面に接することが好ましい。また、酸化物243bは、酸化物230bの上面、および導電体242bの下面に接することが好ましい。

[0492]

酸化物243は、酸素の透過を抑制する機能を有することが好ましい。ソース電極またはドレイン電極として機能する導電体242と酸化物230bとの間に酸素の透過を抑制する機能を有する酸化物243を配置することで、導電体242と、酸化物230bとの間の電気抵抗が低減されるため好ましい。このような構成とすることで、トランジスタ200の電気特性、電界効果移動度、および信頼性を向上させることができる場合がある。

[0493]

また、酸化物243として、元素Mを有する金属酸化物を用いてもよい。特に、元素Mは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物243は、酸化物230bよりも元素Mの濃度が高いことが好ましい。また、酸化物243として、酸化ガリウムを用いてもよい。また、酸化物243として、 I_n-M-Z_n 酸化物等の金属酸化物を用いてもよい。具体的には、酸化物243に用いる金属酸化物において、 I_n に対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、 I_n に対する元素Mの原子数比より大きいことが好ましい。また、酸化物243の膜厚は、0.5nm以上5nm以下が好ましく、より好ましくは1nm以上3nm以下、さらに好ましくは1nm以上2nm以下である。また、酸化物243は、結晶性を有すると好ましい。酸化物243が結晶性を有する場合、酸化物230中の酸素の放出を好適に抑制することができる。例えば、酸化物243としては、六方晶などの結晶構造であれば、酸化物230中の酸素の放出を抑制できる場合がある。

[0494]

<半導体装置の変形例3>

図13A乃至図13Dに示す半導体装置は、図1A乃至図1Dに示した半導体装置の変形例である。図13A乃至図13Dに示す半導体装置は、図1A乃至図1Dに示した半導体装置とは、絶縁

体283が、絶縁体212の上面の一部と接する構造となっているところが異なる。従って、トランジスタ200は、絶縁体283、および絶縁体212で封止された領域内に配置される。上記構成にすることで、上記封止された領域外に含まれる水素が、上記封止された領域内に混入することを抑制できる。また、図13A乃至図13Dに示すトランジスタ200では、絶縁体212、および絶縁体283を、単層として設ける構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体212、および絶縁体283のそれぞれを2層以上の積層構造として設ける構成にしてもよい。

[0495]

トランジスタ200などのOSトランジスタは、放射線照射による電気特性の変動が小さい、つまり放射線に対する耐性が高いため、放射線が入射しうる環境においても好適に用いることができる。例えば、OSトランジスタは、宇宙空間にて使用する場合に好適に用いることができる。具体的には、OSトランジスタを、スペースシャトル、人工衛星、宇宙探査機などに設けられる半導体装置を構成するトランジスタに用いることができる。放射線として、例えば、X線、及び中性子線などが挙げられる。また、宇宙空間とは、例えば、高度100km以上を指すが、本明細書に記載の宇宙空間は、熱圏、中間圏、及び成層圏を含んでもよい。

[0496]

または、例えば、OSトランジスタは、原子力発電所、および、放射性廃棄物の処理場または処分場の作業用ロボットに設けられる半導体装置を構成するトランジスタに用いることができる。特に、原子炉施設の解体、核燃料または燃料デブリの取り出し、放射性物質の多い空間の実地調査などで遠隔操作される遠隔操作ロボットに設けられる半導体装置を構成するトランジスタに好適に用いることができる。

[0497]

トランジスタ200などのOSトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上200℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。OSトランジスタを含む半導体装置は、高温環境下においても動作が安定し、高い信頼性が得られる。

[0498]

<半導体装置の応用例>

以下では、図30を用いて、本発明の一態様である半導体装置の一例について説明する。

[0499]

図30Aは半導体装置500の上面図を示す。図30Aに示すx軸は、トランジスタ200のチャンネル長方向に平行にとっており、y軸はx軸に垂直にとっている。また、図30Bは、図30AにA1-A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャンネル長方向の断面図でもある。図30Cは、図30AにA3-A4の一点鎖線で示す部位に対応する断面図であり、開口領域400およびその近傍の断面図でもある。なお、図30Aの上面図では、図の明瞭化のために一部の要素を省いている。

[0500]

なお、図30A乃至図30Cに示す半導体装置において、<半導体装置の構成例>に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については<半導体装置の構成例>で詳細に説明した材料を用いることがで

きる。

[0501]

図30A乃至図30Cに示す半導体装置500は、図1A乃至図1Dに示した半導体装置の変形例である。図30A乃至図30Cに示す半導体装置500は、絶縁体282および絶縁体280に開口領域400が形成されている点が、図1A乃至図1Dに示す半導体装置と異なる。また、複数のトランジスタ200を取り囲むように封止部265が形成されている点が、図1A乃至図1Dに示す半導体装置と異なる。

[0502]

半導体装置500は、マトリクス状に配列された、複数のトランジスタ200、および複数の開口領域400を有している。また、トランジスタ200のゲート電極として機能する、複数の導電体260が、y軸方向に延在して設けられている。開口領域400は、酸化物230、および導電体260と重畳しない領域に形成されている。また、複数のトランジスタ200、複数の導電体260、および複数の開口領域400を取り囲むように封止部265が形成されている。なお、トランジスタ200、導電体260、および開口領域400の個数、配置、および大きさは、図30に示す構造に限られることなく、半導体装置500の設計に合わせて適宜設定すればよい。

[0503]

図30Bおよび図30Cに示すように、封止部265は、複数のトランジスタ200、絶縁体216、絶縁体222、絶縁体275、絶縁体280、および絶縁体282を取り囲むように設けられている。言い換えると、絶縁体283は、複数のトランジスタ200、絶縁体216、絶縁体222、絶縁体275、絶縁体280、および絶縁体282を覆うように設けられている。また、封止部265では、絶縁体283が絶縁体214の上面に接している。また、封止部265の上方面では、絶縁体283と絶縁体285の間に絶縁体274が設けられている。絶縁体274の上面は、絶縁体283の最上面と高さが概略一致している。また、絶縁体274としては、絶縁体280と同様の絶縁体を用いることができる。

[0504]

このような構造にすることで、複数のトランジスタ200を、絶縁体283と絶縁体214および絶縁体212で包み込むことができる。ここで、絶縁体283、絶縁体214、および絶縁体212の一または複数は、水素に対するバリア絶縁膜として機能することが好ましい。これにより、封止部265の領域外に含まれる水素が、封止部265の領域内に混入することを抑制できる。

[0505]

図30Cに示すように、開口領域400において、絶縁体282は開口部を有する。また、開口領域400において、絶縁体280は、絶縁体282の開口部に重なって、溝部を有していてもよい。絶縁体280の溝部の深さは、深くとも絶縁体275の上面が露出するまでにすればよく、例えば、絶縁体280の最大膜厚の1/4以上1/2以下程度にすればよい。

[0506]

また、図30Cに示すように、絶縁体283は、開口領域400の内側で、絶縁体282の側面、絶縁体280の側面、および絶縁体280の上面に接する。また、開口領域400内で、絶縁体283に形成された凹部を埋め込むように、絶縁体274の一部が形成される場合がある。このとき、開口領域400内に形成された絶縁体274の上面と、絶縁体283の最上面の高さが、概略一致する場合がある。

[0507]

このような開口領域400が形成され、絶縁体282の開口部から絶縁体280が露出した状態で、加熱処理を行うことにより、酸化物230に酸素を供給しながら、絶縁体280に含まれる酸素の一部を開口領域400から外方拡散させることができる。これにより、加熱により脱離する酸素を含む絶縁体280から、酸化物半導体中の、チャネル形成領域として機能する領域、およびその近傍に、十分な酸素を供給し、かつ過剰な量の酸素が供給されないようにすることができる。

[0508]

このとき、絶縁体280に含まれる水素を、酸素と結合させて、開口領域400を介して外部に放出することができる。酸素と結合した水素は、水として放出される。よって、絶縁体280に含まれる水素を低減し、絶縁体280中に含まれる水素が酸化物230に混入するのを低減できる。

[0509]

また、図30Aにおいて、開口領域400の上面視における形状は、略長方形状にしているが、本発明はこれに限られるものではない。例えば、開口領域400の上面視における形状は、長方形、楕円形、円形、菱形、またはこれらを組み合わせた形状としてもよい。また、開口領域400の面積、および配置間隔は、トランジスタ200を含む半導体装置の設計に合わせて適宜設定することができる。例えば、トランジスタ200の密度が小さい領域では、開口領域400の面積を広げる、または、開口領域400の配置間隔を狭めればよい。また、例えば、トランジスタ200の密度が大きい領域では、開口領域400の面積を狭める、または開口領域400の配置間隔を広げればよい。

[0510]

本発明の一態様により、新規のトランジスタを提供できる。または、本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供できる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。または、本発明の一態様により、信頼性が良好な半導体装置を提供できる。または、本発明の一態様により、オン電流が大きい半導体装置を提供できる。または、本発明の一態様により、電界効果移動度が大きい半導体装置を提供できる。または、本発明の一態様により、周波数特性が良好な半導体装置を提供できる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。または、本発明の一態様により、低消費電力の半導体装置を提供できる。

[0511]

以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。

[0512]

(実施の形態2)

本実施の形態では、半導体装置の一形態を、図31及び図32を用いて説明する。本実施の形態で説明する半導体装置は、多点測定が可能な評価用素子(TEGともいう)である。

[0513]

図31は、本発明の一態様に係る半導体装置の一例のTEG900の回路図である。

[0514]

TEG900は、トランジスタ群TRAと、周辺回路PCと、を有する。

[0515]

トランジスタ群TRAは、 $m \times n$ 個 (m 、 n は各々独立に1以上の整数である)のトランジスタ(図31に示すトランジスタ $T_r [1, 1]$ 乃至トランジスタ $T_r [m, n]$)を有する。

[0516]

周辺回路PCは、2つのマルチプレクサ(マルチプレクサMUXX及びマルチプレクサMUXY)と、 m 個のアナログスイッチ(アナログスイッチASX[1]乃至アナログスイッチASX[m])と、 n 個のアナログスイッチ(アナログスイッチASY[1]乃至アナログスイッチASY[n])と、を有する。なお、アナログスイッチとは、入力された制御信号に応じて、アナログ信号のオン/オフの切り替える電子部品である。ここで、制御信号はデジタル電位(2値の電圧条件)を指し、アナログ信号はアナログ電位(2値以上の電圧条件)を指す。また、アナログスイッチはトランスミッションゲートともよばれる。

[0517]

また、TEG900は、配線WX、配線WY、配線DL、配線TGL、配線BGL、及び配線SLと電氣的に接続されている。

[0518]

配線WXは、マルチプレクサMUXXと電氣的に接続されている。また、配線WYは、マルチプレクサMUXYと電氣的に接続されている。また、配線BGLは、トランジスタ $T_r [1, 1]$ 乃至トランジスタ $T_r [m, n]$ それぞれの第2のゲートと電氣的に接続されている。また、配線SLは、トランジスタ $T_r [1, 1]$ 乃至トランジスタ $T_r [m, n]$ それぞれのソース及びドレインの一方と電氣的に接続されている。

[0519]

なお、トランジスタ $T_r [1, 1]$ 乃至トランジスタ $T_r [m, n]$ のそれぞれにおいて、第1のゲートと第2のゲートとが電氣的に接続されている場合、TEG900は、配線BGLを有さなくてもよい。また、トランジスタ $T_r [1, 1]$ 乃至トランジスタ $T_r [m, n]$ がシングルゲート構造のトランジスタ、つまり第2のゲートを有さないトランジスタである場合、TEG900は、配線BGLを有さなくてもよい。

[0520]

配線WXには、マルチプレクサMUXXにて用いられる制御信号が供給される。また、配線WYには、マルチプレクサMUXYにて用いられる制御信号が供給される。

[0521]

アナログスイッチASX[1]乃至アナログスイッチASX[m]それぞれの第1端子は、マルチプレクサMUXXと電氣的に接続されている。また、アナログスイッチASX[1]乃至アナログスイッチASX[m]それぞれの第2端子は、配線DLと電氣的に接続されている。また、アナログスイッチASX[i] (i は1以上 m 以下の整数である)の第3端子は、トランジスタ $T_r [i, 1]$ 乃至トランジスタ $T_r [i, n]$ それぞれのソース及びドレインの他方と電氣的に接続されている。

[0522]

マルチプレクサMUXXは、アナログスイッチASX[1]乃至アナログスイッチASX[m]それぞれのオン/オフを制御する機能を有する。具体的には、マルチプレクサMUXXは、配線WXから受け付けた制御信号をもとに、 m 個のアナログスイッチASXのいずれか一つをオンにする、または、すべてのアナログスイッチASXをオフにする機能を有する。例えば、マルチプレクサM

UXXから供給される信号の電位がハイレベルのときアナログスイッチASXはオフとなり、マルチプレクサMUXXから供給される信号の電位がローレベルのときアナログスイッチASXはオンとなる。アナログスイッチASX [i] がオンの時、配線DLと、トランジスタTr [i, 1] 乃至トランジスタTr [i, n] それぞれのソース及びドレインの他方とが導通する。このとき、配線DLの電位が、トランジスタTr [i, 1] 乃至トランジスタTr [i, n] それぞれのソース及びドレインの他方に供給される。

[0523]

アナログスイッチASY [1] 乃至アナログスイッチASY [n] それぞれの第1端子は、マルチプレクサMUXYと電氣的に接続されている。また、アナログスイッチASY [1] 乃至アナログスイッチASY [n] それぞれの第2端子は、配線TGLと電氣的に接続されている。また、アナログスイッチASY [j] (jは1以上n以下の整数である) の第3端子は、トランジスタTr [j, 1] 乃至トランジスタTr [j, n] それぞれの第1のゲートと電氣的に接続されている。

[0524]

マルチプレクサMUXYは、アナログスイッチASY [1] 乃至アナログスイッチASY [n] それぞれのオン/オフを制御する機能を有する。具体的には、マルチプレクサMUXYは、配線WYから受け付けた制御信号をもとに、n個のアナログスイッチASYのいずれか一つをオンにする、または、すべてのアナログスイッチASYをオフにする機能を有する。例えば、マルチプレクサMUXYから供給される信号の電位がハイレベルのときアナログスイッチASYはオンとなり、マルチプレクサMUXYから供給される信号の電位がローレベルのときアナログスイッチASYはオフとなる。または、マルチプレクサMUXYから供給される信号の電位がハイレベルのときアナログスイッチASYはオフとなり、マルチプレクサMUXYから供給される信号の電位がローレベルのときアナログスイッチASYはオンとなる。アナログスイッチASY [j] がオンの時、配線TGLと、トランジスタTr [1, j] 乃至トランジスタTr [m, j] それぞれの第1のゲートとが導通する。このとき、配線DLの電位が、トランジスタTr [1, j] 乃至トランジスタTr [n, j] それぞれの第1のゲートに供給される。

[0525]

図31に示すTEG900を用いることで、 $m \times n$ 個のトランジスタのうち測定対象となるトランジスタを選択して、電気特性を測定することができる。つまり、TEG900は、多点測定が可能なTEGと言える。

[0526]

マルチプレクサMUXX、マルチプレクサMUXY、アナログスイッチASX、及びアナログスイッチASYは、それぞれ独立にCMOS (Complementary Metal Oxide Semiconductor) 回路、または単極性回路で構成されることが好ましく、マルチプレクサMUXX、マルチプレクサMUXY、アナログスイッチASX、及びアナログスイッチASYは、CMOS回路または単極性回路で構成されることがより好ましい。

[0527]

また、周辺回路PCを含む層と、トランジスタ群TRAを含む層とは積層にすることが好ましい。

[0528]

図32AにTEG900の斜視図を示す。TEG900は、層910、及び層920を有する。図32Bは、TEG900の構成を説明するための斜視図であり、層910、及び層920を分け

て示している。

[0529]

層910は、周辺回路PCを有する。別言すると、層910は、マルチプレクサMUXXと、マルチプレクサMUXYと、アナログスイッチASXと、アナログスイッチASYと、を有する。また、層920は、トランジスタ群TRAを有する。

[0530]

層910は、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて形成すればよい。半導体材料としては、例えば、シリコン、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、酸化半導体、窒化物半導体などの化合物半導体を用いてもよい。なお、チャンネル形成領域にシリコンを有するトランジスタを、Siトランジスタと呼ぶ場合がある。

[0531]

また、HEMT (High Electron Mobility Transistor) に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。

[0532]

層920は、酸化半導体またはシリコンなどの薄膜形成可能な半導体材料を用いて設ければよい。薄膜形成技術を用いることで、層910に含まれる周辺回路PCと層920に含まれるトランジスタ群TRAとを3次的に設けることができる。よって、TEG900の占有面積を低減できる。

[0533]

また、層920を他の基板上に形成し、層910と貼り合わせてもよい。

[0534]

例えば、周辺回路PCをCMOS回路で構成し、トランジスタ群TRAを実施の形態1で説明したトランジスタ200で構成する。具体的には、周辺回路PCはSiトランジスタで構成され、トランジスタ群TRAはOSトランジスタで構成される。Siトランジスタを含む層とOSトランジスタを含む層とはモノリシックに形成することができるため、当該構成することで、周辺回路とOSトランジスタとを接続する配線を短くでき、複数のOSトランジスタの電気特性を短いTAT (Turn Around Time) で測定することができる。また、OSトランジスタ間のピッチ幅を狭くすることができる。

[0535]

または、例えば、周辺回路PC及びトランジスタ群TRAを、実施の形態1で説明したトランジスタ200で構成する。具体的には、周辺回路PC及びトランジスタ群TRAはOSトランジスタで構成される。なお、OSトランジスタを含む層は、積層可能である。したがって、周辺回路PCに用いられるOSトランジスタを含む層と、トランジスタ群TRAに用いられるOSトランジスタを含む層とを積層することで、周辺回路とOSトランジスタとを接続する配線を短くでき、複数のOSトランジスタの電気特性を短いTATで測定することができる。また、OSトランジスタ間のピッチ幅を狭くすることができる。

[0536]

なお、周辺回路PC及びトランジスタ群TRAは、3層以上に分けて形成されてもよい。例えば、

周辺回路PCに含まれる複数のトランジスタの一部を、Siトランジスタで構成し、周辺回路PCに含まれる複数のトランジスタの他の全てを、OSトランジスタで構成し、トランジスタ群TRAをOSトランジスタで構成してもよい。このとき、TEG900は、Siトランジスタを含む層と、当該層上のOSトランジスタを含む第1の層と、当該第1の層上のOSトランジスタを含む第2の層と、を有してもよい。なお、第1の層に含まれるOSトランジスタは、周辺回路PCに含まれる複数のトランジスタの他の全てとして用いられ、第2の層に含まれるOSトランジスタは、トランジスタ群TRAとして用いられるとよい。当該構成にすることで、TEG900の占有面積をより低減できる。

[0537]

または、周辺回路PC及びトランジスタ群TRAは同じ層に形成されてもよい。

[0538]

以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせる実施することができる。

[0539]

(実施の形態3)

本実施の形態では、半導体装置の一形態を、図33乃至図37を用いて説明する。

[0540]

[記憶装置1]

本発明の一態様に係る半導体装置（記憶装置）の一例を図33に示す。本発明の一態様の半導体装置では、トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。なお、トランジスタ200として、先の実施の形態で説明したトランジスタ200を用いることができる。

[0541]

トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、又は、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減できる。

[0542]

図33に示す半導体装置において、配線1001はトランジスタ300のソースと電氣的に接続され、配線1002はトランジスタ300のドレインと電氣的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電氣的に接続され、配線1004はトランジスタ200の第1のゲートと電氣的に接続され、配線1006はトランジスタ200の第2のゲートと電氣的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電氣的に接続され、配線1005は容量素子100の電極の他方と電氣的に接続されている。

[0543]

また、図33に示す記憶装置は、マトリクス状に配置することで、メモリスルアレイを構成することができる。

[0544]

<トランジスタ300>

トランジスタ300は、基板311上に設けられ、ゲートとして機能する導電体316、ゲート絶縁体として機能する絶縁体315、基板311の一部からなる半導体領域313、並びにソース領域またはドレイン領域として機能する低抵抗領域314a及び低抵抗領域314bを有する。トランジスタ300は、pチャネル型、またはnチャネル型のいずれでもよい。

[0545]

ここで、図33に示すトランジスタ300はチャンネルが形成される半導体領域313（基板311の一部）が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。

[0546]

なお、図33に示すトランジスタ300は一例であり、その構造に限定されず、回路構成または駆動方法に応じて適切なトランジスタを用いればよい。

[0547]

<容量素子100>

容量素子100は、トランジスタ200の上方に設けられる。容量素子100は、第1の電極として機能する導電体110と、第2の電極として機能する導電体120と、誘電体として機能する絶縁体130とを有する。ここで、絶縁体130は、上記実施の形態に示す絶縁体283として用いることができる絶縁体を用いることが好ましい。

[0548]

また、例えば、導電体246上に設けた導電体112と、導電体110は、同時に形成することができる。なお、導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。

[0549]

図33では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。

[0550]

また、絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。

[0551]

例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（high-k）材料との積層構造を用いることが好ましい。当該構成により、容量素子100は、高誘電率（high-k）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制できる。

[0552]

なお、高誘電率（high-k）材料（高い比誘電率の材料）としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。

[0553]

一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。

[0554]

<配線層>

各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。

[0555]

例えば、トランジスタ300上には、層間膜として、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能する。

[0556]

また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨（CMP）法等を用いた平坦化処理により平坦化されていてもよい。

[0557]

絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図33において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能する。

[0558]

同様に、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体（導電体205）等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体120、および絶縁体130上には、絶縁体150が設けられている。

[0559]

ここで、上記実施の形態に示す絶縁体241と同様に、プラグとして機能する導電体218の側面に接して絶縁体217が設けられる。絶縁体217は、絶縁体210、絶縁体212、絶縁体2

14、および絶縁体216に形成された開口の内壁に接して設けられている。つまり、絶縁体217は、導電体218と、絶縁体210、絶縁体212、絶縁体214、および絶縁体216と、の間に設けられている。なお、導電体205は導電体218と並行して形成することができるため、導電体205の側面に接して絶縁体217が形成される場合もある。

[0560]

絶縁体217としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体217は、絶縁体210、絶縁体212、絶縁体214、および絶縁体222に接して設けられるため、絶縁体210または絶縁体216などから水または水素などの不純物が、導電体218を通じて酸化物230に混入するのを抑制できる。特に、窒化シリコンは水素に対するブロッキング性が高いため好適である。また、絶縁体210または絶縁体216に含まれる酸素が導電体218に吸収されるのを防ぐことができる。

[0561]

絶縁体217は、絶縁体241と同様の方法で形成することができる。例えば、PEALD法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体356に達する開口を形成すればよい。

[0562]

層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。

[0563]

例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減できる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

[0564]

例えば、絶縁体150、絶縁体210、絶縁体352、および絶縁体354等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。

[0565]

また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体214、絶縁体212および絶縁体350等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。

[0566]

水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、

炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。

[0567]

配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。

[0568]

例えば、導電体328、導電体330、導電体356、導電体218、および導電体112等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデンなどの高融点材料を用いることが好ましく、タングステンをを用いることが好ましい。または、アルミニウム、銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

[0569]

<酸化物半導体が設けられた層の配線、またはプラグ>

なお、トランジスタ200に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体を設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。

[0570]

例えば、図33では、過剰酸素を有する絶縁体280と、導電体240との間に、絶縁体241を設けるとよい。絶縁体241と、絶縁体222、絶縁体282、および絶縁体283とが接して設けられることで、トランジスタ200は、バリア性を有する絶縁体により、封止する構造とすることができる。

[0571]

つまり、絶縁体241を設けることで、絶縁体280が有する過剰酸素が、導電体240に吸収されることを抑制できる。また、絶縁体241を有することで、不純物である水素が、導電体240を介して、トランジスタ200へ拡散することを抑制できる。

[0572]

なお、絶縁体241としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲル

マニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。

[0573]

また、上記実施の形態で示したように、トランジスタ200は、絶縁体212、絶縁体214、絶縁体282、および絶縁体283で封止される構成にしてもよい。このような構成とすることで、絶縁体274、絶縁体150などに含まれる水素が絶縁体280などに混入するのを低減できる。

[0574]

ここで絶縁体283、および絶縁体282には導電体240が、絶縁体214、および絶縁体212には導電体218が貫通しているが、上記の通り、絶縁体241が導電体240に接して設けられ、絶縁体217が導電体218に接して設けられている。これにより、導電体240および導電体218を介して、絶縁体212、絶縁体214、絶縁体282、および絶縁体283の内側に混入する水素を低減できる。このようにして、絶縁体212、絶縁体214、絶縁体282、絶縁体283、絶縁体241、および絶縁体217でトランジスタ200を封止し、絶縁体274等に含まれる水素などの不純物が外側から混入するのを低減できる。

[0575]

<ダイシングライン>

以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライプライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。

[0576]

ここで、例えば、図33に示すように、絶縁体283と、絶縁体214とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ200を有するメモセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体282、絶縁体280、絶縁体275、絶縁体222、および絶縁体216に開口を設ける。

[0577]

つまり、絶縁体282、絶縁体280、絶縁体275、絶縁体222、および絶縁体216に設けた開口において、絶縁体214と、絶縁体283とが接する。

[0578]

また、例えば、絶縁体282、絶縁体280、絶縁体275、絶縁体222、絶縁体216、および絶縁体214に開口を設けてもよい。このような構成とすることで、絶縁体282、絶縁体280、絶縁体275、絶縁体222、絶縁体216、および絶縁体214に設けた開口において、絶縁体212と、絶縁体283とが接する。このとき、絶縁体212と、絶縁体283とを同材料及び同方法を用いて形成してもよい。絶縁体212、および絶縁体283を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。

[0579]

当該構造により、絶縁体212、絶縁体214、絶縁体282、および絶縁体283で、トランジスタ200を包み込むことができる。絶縁体212、絶縁体214、絶縁体282、および絶縁体283の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施

の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ 200 に拡散することを防ぐことができる。

[0580]

また、当該構造により、絶縁体 280 の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体 280 の過剰酸素は、効率的にトランジスタ 200 におけるチャンネルが形成される酸化物に供給される。当該酸素により、トランジスタ 200 におけるチャンネルが形成される酸化物の酸素欠損を低減できる。これにより、トランジスタ 200 におけるチャンネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ 200 の電気特性の変動を抑制すると共に、信頼性を向上させることができる。

[0581]

なお、図 33 に示す記憶装置では、容量素子 100 の形状をプレーナ型としたが、本実施の形態に示す記憶装置はこれに限られるものではない。たとえば、図 34 に示すように、容量素子 100 の形状をシリンダ型にしてもよい。なお、図 34 に示す記憶装置は、絶縁体 150 より下の構成は、図 33 に示す半導体装置と同様である。

[0582]

図 34 に示す容量素子 100 は、絶縁体 130 上の絶縁体 150 と、絶縁体 150 上の絶縁体 142 と、絶縁体 150 および絶縁体 142 に形成された開口の中に配置された導電体 115 と、導電体 115 および絶縁体 142 上の絶縁体 145 と、絶縁体 145 上の導電体 125 と、導電体 125 および絶縁体 145 上の絶縁体 152 と、を有する。ここで、絶縁体 150 および絶縁体 142 に形成された開口の中に導電体 115、絶縁体 145、および導電体 125 の少なくとも一部が配置される。

[0583]

導電体 115 は容量素子 100 の下部電極として機能し、導電体 125 は容量素子 100 の上部電極として機能し、絶縁体 145 は、容量素子 100 の誘電体として機能する。容量素子 100 は、絶縁体 150 および絶縁体 142 の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子 100 の静電容量を大きくすることができる。このように容量素子 100 の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。

[0584]

絶縁体 152 は、絶縁体 280 に用いることができる絶縁体を用いればよい。また、絶縁体 142 は、絶縁体 150 の開口を形成するときのエッチングストップとして機能することが好ましく、絶縁体 214 に用いることができる絶縁体を用いればよい。

[0585]

絶縁体 150 および絶縁体 142 に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ 200 の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子 100 とトランジスタ 200 を有する半導体装置の占有面積を低減できる。

[0586]

導電体115は、絶縁体142、および絶縁体150に形成された開口に接して配置される。導電体115の上面は、絶縁体142の上面と概略一致することが好ましい。また、導電体115の下面は、絶縁体130の開口を介して導電体110に接する。導電体115は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、導電体205に用いることができる導電体を用いればよい。

[0587]

絶縁体145は、導電体115および絶縁体142を覆うように配置される。例えば、ALD法またはCVD法などを用いて絶縁体145を成膜することが好ましい。絶縁体145は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体145として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。

[0588]

また、絶縁体145には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（high-k）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（high-k）材料の積層構造を用いてもよい。

[0589]

なお、高誘電率（high-k）材料（高い比誘電率の材料）としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなhigh-k材料を用いることで、絶縁体145を厚くしても容量素子100の静電容量を十分確保することができる。絶縁体145を厚くすることにより、導電体115と導電体125の間に生じるリーク電流を抑制できる。

[0590]

一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、PEALD法を用いて成膜した窒化シリコン（SiN_x）、PEALD法を用いて成膜した酸化シリコン（SiO_x）、PEALD法を用いて成膜した窒化シリコン（SiN_x）の順番で積層された絶縁膜を用いることができる。または、酸化ジルコニウム、ALD法を用いて成膜した酸化シリコン、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子100の静電破壊を抑制できる。

[0591]

導電体125は、絶縁体142および絶縁体150に形成された開口を埋めるように配置される。また、導電体125は、導電体140、および導電体153を介して配線1005と電氣的に接続している。導電体125は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、導電体205に用いることができる導電体を用いればよい。

[0592]

また、導電体153は、絶縁体154上に設けられており、絶縁体156に覆われている。導電体153は、導電体112に用いることができる導電体を用いればよく、絶縁体156は、絶縁体152に用いることができる絶縁体を用いればよい。ここで、導電体153は導電体140の上面に接しており、容量素子100、トランジスタ200、またはトランジスタ300の端子として機能する。

[0593]

[記憶装置2]

本発明の一態様に係る半導体装置（記憶装置）の一例を図35に示す。

[0594]

<メモリデバイスの構成例>

図35は、メモリデバイス290を有する半導体装置の断面図である。図35に示すメモリデバイス290は、図1A乃至図1Dに示すトランジスタ200に加えて、容量デバイス292を有する。図35は、トランジスタ200のチャンネル長方向の断面図に相当する。

[0595]

容量デバイス292は、導電体242bと、導電体242b上に設けられた絶縁体271bと、絶縁体271bの上面、絶縁体271bの側面、及び導電体242bの側面に接して設けられた絶縁体275と、絶縁体275上の導電体294と、を有する。すなわち、容量デバイス292は、MIM (Metal-Insulator-Metal) 容量を構成している。なお、容量デバイス292が有する一対の電極の一方、すなわち導電体242bは、トランジスタのソース電極又はドレイン電極の他方を兼ねることができる。また、容量デバイス292が有する誘電体層は、トランジスタに設けられる保護層、すなわち絶縁体271、および絶縁体275を兼ねることができる。したがって、容量デバイス292の作製工程において、トランジスタの作製工程の一部を兼用することができるため、生産性の高い半導体装置とすることができる。また、容量デバイス292が有する一対の電極の一方、すなわち導電体242bは、トランジスタのソース電極又はドレイン電極の他方と兼ねているため、トランジスタと、容量デバイスとが配置される面積を低減させることが可能となる。

[0596]

なお、導電体294としては、例えば、導電体242に用いることのできる材料を用いればよい。

[0597]

<メモリデバイスの変形例>

以下では、図36A、図36B、および図37を用いて、先の<メモリデバイスの構成例>で示したものと異なる、本発明の一態様に係るトランジスタ200、および容量デバイス292を有する半導体装置の一例について説明する。なお図36A、図36B、および図37に示す半導体装置において、先の実施の形態および<メモリデバイスの構成例>に示した半導体装置（図35参照）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ200、および容量デバイス292の構成材料については、先の実施の形態および<メモリデバイスの構成例>で詳細に説明した材料を用いることができる。また、図36A、図36B、および図37などでは、メモリデバイスとして、図35に示すメモリデバイスを用いているが、これに限られるものではない。

[0598]

<<メモリデバイスの変形例1>>

以下では、本発明の一態様に係るトランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置600の一例について図36Aを用いて説明する。

[0599]

図36Aは、トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置600のチャンネル長方向の断面図である。ここで、容量デバイス292aは、導電体242aと、導電体242a上の絶縁体271aと、絶縁体271a上面、絶縁体271aの側面、および導電体242aの側面と接する絶縁体275と、絶縁体275上の導電体294aと、を有する。また、容量デバイス292bは、導電体242bと、導電体242b上の絶縁体271bと、絶縁体271bの上面、絶縁体271bの側面、および導電体242bの側面に接する絶縁体275と、絶縁体275上の導電体294bと、を有する。

[0600]

半導体装置600は、図36Aに示すように、A3-A4の一点鎖線を対称軸とした線対称の構成となっている。トランジスタ200aのソース電極またはドレイン電極の一方と、トランジスタ200bのソース電極またはドレイン電極の一方は、導電体242cが兼ねる構成となっている。なお、導電体242c上には絶縁体271cが設けられる。また、プラグとして機能する導電体240が、配線として機能する導電体246及びトランジスタ200aの接続と、配線として機能する導電体246及びトランジスタ200bの接続とを兼ねる構成となっている。このように、2つのトランジスタと、2つの容量デバイスと、配線とプラグとの接続を上述の構成とすることで、微細化または高集積化が可能な半導体装置を提供できる。

[0601]

トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bのそれぞれの構成および効果については、図35に示す半導体装置の構成例を参酌できる。

[0602]

<<メモリデバイスの変形例2>>

上記においては、半導体装置の構成例としてトランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bを挙げたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図36Bに示すように半導体装置600と、半導体装置600と同様の構成を有する半導体装置が容量部を介して接続されている構成としてもよい。本明細書では、トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置をセルと称する。トランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bの構成については、上述のトランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bに係る記載を参酌できる。

[0603]

図36Bは、トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置600と、半導体装置600と同様の構成を有するセルが容量部を介して接続されている断面図である。

[0604]

図36Bに示すように、半導体装置600が有する容量デバイス292bの一方の電極として機能する導電体294bは、半導体装置600と同様の構成を有する半導体装置601が有する容量デバイスの一方の電極を兼ねる構成となっている。また、図示しないが、半導体装置600が有する容量デバイス292aの一方の電極として機能する導電体294aが、半導体装置600の左側、つまり図36Bにおいて、A1方向に隣接する半導体装置の容量デバイスの一方の電極を兼ねている。また、半導体装置601の右側、つまり、図36Bにおいて、A2方向のセルについても同様の構成となっている。つまりセルアレイ（メモリデバイス層ともいう）を構成することができる。このようなセルアレイの構成とすることで、隣り合うセルの間隔を小さくすることができるため、セルアレイの投影面積を小さくすることができ、高集積化が可能となる。また、図36Bに示すセルアレイの構成を、マトリクス状に配置することで、マトリクス状のセルアレイを構成することができる。

[0605]

上述のように、本実施の形態に示す構成で、トランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bを形成することにより、セルの面積を低減し、セルアレイを有する半導体装置の微細化または高集積化を図ることができる。

[0606]

また、上記セルアレイを平面のみでなく積層する構成としてもよい。図37にセルアレイ610をn層積層する構成の断面図を示す。図37に示すように、複数のセルアレイ（セルアレイ610__1乃至セルアレイ610__n）を積層することにより、セルアレイの占有面積を増やすことなく、セルを集積して配置することができる。つまり、3Dセルアレイを構成することができる。

[0607]

以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせる実施することができる。

[0608]

(実施の形態4)

本実施の形態では、図38A、図38Bおよび図39A乃至図39Hを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、OSトランジスタと呼ぶ場合がある）、および容量素子が適用されている記憶装置（以下、OSメモリ装置と呼ぶ場合がある）について説明する。OSメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有する記憶装置である。OSトランジスタのオフ電流は極めて小さいため、OSメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。

[0609]

<記憶装置の構成例>

図38AにOSメモリ装置の構成の一例を示す。記憶装置1400は、周辺回路1411、およびメモリセルアレイ1470を有する。周辺回路1411は、行回路1420、列回路1430、出力回路1440、およびコントロールロジック回路1460を有する。

[0610]

列回路1430は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセ

ルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ1470が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路1440を介して、データ信号RDATAとして記憶装置1400の外部に出力される。また、行回路1420は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。

[0611]

記憶装置1400には、外部から電源電圧として低電源電圧(VSS)、周辺回路1411用の高電源電圧(VDD)、メモリセルアレイ1470用の高電源電圧(VIL)が供給される。また、記憶装置1400には、制御信号(CE、WE、RES)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、行デコーダおよび列デコーダに入力され、データ信号WDATAは書き込み回路に入力される。

[0612]

コントロールロジック回路1460は、外部から入力される制御信号(CE、WE、RES)を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号CEは、チップイネーブル信号であり、制御信号WEは、書き込みイネーブル信号であり、制御信号RESは、読み出しイネーブル信号である。コントロールロジック回路1460が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。

[0613]

メモリセルアレイ1470は、行列状に配置された、複数個のメモリセルMCと、複数の配線を有する。なお、メモリセルアレイ1470と行回路1420とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。また、メモリセルアレイ1470と列回路1430とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。

[0614]

なお、図38Aにおいて、周辺回路1411とメモリセルアレイ1470を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図38Bに示すように、周辺回路1411の一部の上に、メモリセルアレイ1470が重なるように設けられてもよい。例えば、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にしてもよい。

[0615]

図39A乃至図39Hに上述のメモリセルMCに適用できるメモリセルの構成例について説明する。

[0616]

[DOSRAM]

図39A乃至図39Cに、DRAMのメモリセルの回路構成例を示す。本明細書等において、1OSトランジスタ1容量素子型のメモリセルを用いたDRAMを、DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)と呼ぶ場合がある。図39Aに示す、メモリセル1471は、トランジスタM1と、容量素子CAと、を有する。なお、トランジスタM1は、ゲート(トップゲートと呼ぶ場合がある)、及びバックゲートを有する。

[0617]

トランジスタM1の第1端子は、容量素子CAの第1端子と接続され、トランジスタM1の第2端子は、配線BILと接続され、トランジスタM1のゲートは、配線WOLと接続され、トランジスタM1のバックゲートは、配線BGLと接続されている。容量素子CAの第2端子は、配線LLと接続されている。

[0618]

配線BILは、ビット線として機能し、配線WOLは、ワード線として機能する。配線LLは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線LLは、接地電位でも、低レベル電位としてもよい。配線BGLは、トランジスタM1のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM1のしきい値電圧を増減することができる。

[0619]

ここで、図39Aに示すメモリセル1471は、図35に示す記憶装置に対応している。つまり、トランジスタM1はトランジスタ200に、容量素子CAは容量デバイス292に対応している。

[0620]

また、メモリセルMCは、メモリセル1471に限定されず、回路構成の変更を行うことができる。例えば、メモリセルMCは、図39Bに示すメモリセル1472のように、トランジスタM1のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図39Cに示すメモリセル1473のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM1で構成されたメモリセルとしてもよい。

[0621]

上記実施の形態に示す半導体装置をメモリセル1471等に用いる場合、トランジスタM1としてトランジスタ200を用い、容量素子CAとして容量素子100を用いることができる。トランジスタM1としてOSトランジスタを用いることによって、トランジスタM1のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタM1によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル1471、メモリセル1472、メモリセル1473に対して多値データ、又はアナログデータを保持することができる。

[0622]

また、DOSRAMにおいて、上記のように、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減できる。

[0623]

[NOSRAM]

図39D乃至図39Gに、2トランジスタ1容量素子のゲインセル型のメモリセルの回路構成例を示す。図39Dに示す、メモリセル1474は、トランジスタM2と、トランジスタM3と、容量素子CBと、を有する。なお、トランジスタM2は、トップゲート（単にゲートと呼ぶ場合がある）、及びバックゲートを有する。本明細書等において、トランジスタM2にOSトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、NOSRAM (Nonvolatile

Oxide Semiconductor RAM) と呼ぶ場合がある。

[0624]

トランジスタM2の第1端子は、容量素子CBの第1端子と接続され、トランジスタM2の第2端子は、配線WBLと接続され、トランジスタM2のゲートは、配線WOLと接続され、トランジスタM2のバックゲートは、配線BGLと接続されている。容量素子CBの第2端子は、配線CALと接続されている。トランジスタM3の第1端子は、配線RBLと接続され、トランジスタM3の第2端子は、配線SLと接続され、トランジスタM3のゲートは、容量素子CBの第1端子と接続されている。

[0625]

配線WBLは、書き込みビット線として機能し、配線RBLは、読み出しビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CBの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、およびデータの読み出し時においては、配線CALには、高レベル電位を印加するのが好ましい。また、データ保持中においては、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM2のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM2のしきい値電圧を増減することができる。

[0626]

ここで、図39Dに示すメモリセル1474は、図33および図34に示す記憶装置に対応している。つまり、トランジスタM2はトランジスタ200に、容量素子CBは容量素子100に、トランジスタM3はトランジスタ300に、配線WBLは配線1003に、配線WOLは配線1004に、配線BGLは配線1006に、配線CALは配線1005に、配線RBLは配線1002に、配線SLは配線1001に対応している。

[0627]

また、メモリセルMCは、メモリセル1474に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルMCは、図39Eに示すメモリセル1475のように、トランジスタM2のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図39Fに示すメモリセル1476のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM2で構成されたメモリセルとしてもよい。また、例えば、メモリセルMCは、図39Gに示すメモリセル1477のように、配線WBLと配線RBLを一本の配線BILとしてまとめた構成であってもよい。

[0628]

上記実施の形態に示す半導体装置をメモリセル1474等に用いる場合、トランジスタM2としてトランジスタ200を用い、トランジスタM3としてトランジスタ300を用い、容量素子CBとして容量素子100を用いることができる。トランジスタM2としてOSトランジスタを用いることによって、トランジスタM2のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタM2によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル1474に多値データ、又はアナログデータを保持することができる。メモリセル1475乃至メモリセル1477も同様である。

[0629]

なお、トランジスタM3は、チャネル形成領域にシリコンを有するトランジスタ（以下、Siトランジスタと呼ぶ場合がある）であってもよい。Siトランジスタの導電型は、nチャネル型としてもよいし、pチャネル型としてもよい。Siトランジスタは、OSトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタM3として、Siトランジスタを用いてもよい。また、トランジスタM3にSiトランジスタを用いることで、トランジスタM3の上に積層してトランジスタM2を設けることができるため、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。

[0630]

また、トランジスタM3はOSトランジスタであってもよい。トランジスタM2およびトランジスタM3にOSトランジスタを用いた場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。

[0631]

また、図39Hに3トランジスタ1容量素子のゲインセル型のメモリセルの一例を示す。図39Hに示すメモリセル1478は、トランジスタM4乃至トランジスタM6、および容量素子CCを有する。容量素子CCは適宜設けられる。メモリセル1478は、配線BIL、配線RWL、配線WWL、配線BGL、および配線GNDLに電氣的に接続されている。配線GNDLは低レベル電位を与える配線である。なお、メモリセル1478を、配線BILに代えて、配線RBL、配線WBLに電氣的に接続してもよい。

[0632]

トランジスタM4は、バックゲートを有するOSトランジスタであり、バックゲートは配線BGLに電氣的に接続されている。なお、トランジスタM4のバックゲートとゲートとを互いに電氣的に接続してもよい。あるいは、トランジスタM4はバックゲートを有さなくてもよい。

[0633]

なお、トランジスタM5、トランジスタM6はそれぞれ、nチャネル型Siトランジスタまたはpチャネル型Siトランジスタでもよい。或いは、トランジスタM4乃至トランジスタM6がOSトランジスタでもよい。この場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。

[0634]

上記実施の形態に示す半導体装置をメモリセル1478に用いる場合、トランジスタM4としてトランジスタ200を用い、トランジスタM5、トランジスタM6としてトランジスタ300を用い、容量素子CCとして容量素子100を用いることができる。トランジスタM4としてOSトランジスタを用いることによって、トランジスタM4のリーク電流を非常に小さくすることができる。

[0635]

なお、本実施の形態に示す、周辺回路1411、メモリセルアレイ1470等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。

[0636]

以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

[0637]

(実施の形態5)

本実施の形態では、図40Aおよび図40Bを用いて、本発明の半導体装置が実装されたチップ1200の一例を示す。チップ1200には、複数の回路(システム)が実装されている。このように、複数の回路(システム)を一つのチップに集積する技術を、システムオンチップ(System on Chip: SoC)と呼ぶ場合がある。

[0638]

図40Aに示すように、チップ1200は、CPU1211、GPU1212、一または複数のアナログ演算部1213、一または複数のメモリコントローラ1214、一または複数のインターフェース1215、一または複数のネットワーク回路1216等を有する。

[0639]

チップ1200には、 bumps (図示しない) が設けられ、図40Bに示すように、パッケージ基板1201の第1の面と接続する。また、パッケージ基板1201の第1の面の裏面には、複数の bumps 1202が設けられており、マザーボード1203と接続する。

[0640]

マザーボード1203には、DRAM1221、フラッシュメモリ1222等の記憶装置が設けられていてもよい。例えば、DRAM1221に先の実施の形態に示すDOSRAMを用いることができる。また、例えば、フラッシュメモリ1222に先の実施の形態に示すNOSRAMを用いることができる。

[0641]

CPU1211は、複数のCPUコアを有することが好ましい。また、GPU1212は、複数のGPUコアを有することが好ましい。また、CPU1211、およびGPU1212は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、CPU1211、およびGPU1212に共通のメモリが、チップ1200に設けられていてもよい。該メモリには、前述したNOSRAMまたは、DOSRAMを用いることができる。また、GPU1212は、多数のデータの並列計算に適しており、画像処理または積和演算に用いることができる。GPU1212に、本発明の酸化物半導体を用いた画像処理回路または、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。

[0642]

また、CPU1211、およびGPU1212が同一チップに設けられていることで、CPU1211およびGPU1212間の配線を短くすることができ、CPU1211からGPU1212へのデータ転送、CPU1211、およびGPU1212が有するメモリ間のデータ転送、およびGPU1212での演算後に、GPU1212からCPU1211への演算結果の転送を高速に行うことができる。

[0643]

アナログ演算部1213はA/D(アナログ/デジタル)変換回路、およびD/A(デジタル/アナログ)変換回路の一、または両方を有する。また、アナログ演算部1213に上記積和演算回路を設けてもよい。

[0644]

メモリコントローラ1214は、DRAM1221のコントローラとして機能する回路、およびフラッシュメモリ1222のインターフェースとして機能する回路を有する。

[0645]

インターフェース1215は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、USB (Universal Serial Bus)、HDMI (登録商標) (High-Definition Multimedia Interface) などを用いることができる。

[0646]

ネットワーク回路1216は、LAN (Local Area Network) などのネットワーク回路を有する。また、ネットワークセキュリティ用の回路を有してもよい。

[0647]

チップ1200には、上記回路 (システム) を同一の製造プロセスで形成することが可能である。そのため、チップ1200に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ1200を低コストで作製することができる。

[0648]

GPU1212を有するチップ1200が設けられたパッケージ基板1201、DRAM1221、およびフラッシュメモリ1222が設けられたマザーボード1203は、GPUモジュール1204と呼ぶことができる。

[0649]

GPUモジュール1204は、SoC技術を用いたチップ1200を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップPC、携帯型 (持ち出し可能な) ゲーム機などの携帯型電子機器に用いることが好適である。また、GPU1212を用いた積和演算回路により、ディープニューラルネットワーク (DNN)、畳み込みニューラルネットワーク (CNN)、再帰型ニューラルネットワーク (RNN)、自己符号化器、深層ボルツマンマシン (DBM)、深層信念ネットワーク (DBN) などの手法を実行することができるため、チップ1200をAIチップ、またはGPUモジュール1204をAIシステムモジュールとして用いることができる。

[0650]

以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせる実施することができる。

[0651]

(実施の形態6)

本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。

[0652]

<電子部品>

まず、記憶装置1720が組み込まれた電子部品の例を、図41Aおよび図41Bを用いて説明を行う。

[0653]

図41Aに電子部品1700および電子部品1700が実装された基板 (実装基板1704) の斜視図を示す。図41Aに示す電子部品1700は、モールド1711内に記憶装置1720を有

している。図41Aは、電子部品1700の内部を示すために、一部を省略している。電子部品1700は、モールド1711の外側にランド1712を有する。ランド1712は電極パッド1713と電氣的に接続され、電極パッド1713は記憶装置1720とワイヤ1714によって電氣的に接続されている。電子部品1700は、例えばプリント基板1702に実装される。このような電子部品が複数組み合わせられて、それぞれがプリント基板1702上で電氣的に接続されることで実装基板1704が完成する。

[0654]

記憶装置1720は、駆動回路層1721と、記憶回路層1722と、を有する。

[0655]

図41Bに電子部品1730の斜視図を示す。電子部品1730は、SiP (System in package) またはMCM (Multi Chip Module) の一例である。電子部品1730は、パッケージ基板1732 (プリント基板) 上にインターポーザ1731が設けられ、インターポーザ1731上に半導体装置1735、および複数の記憶装置1720が設けられている。

[0656]

電子部品1730では、記憶装置1720を広帯域メモリ (HBM: High Bandwidth Memory) として用いる例を示している。また、半導体装置1735は、CPU、GPU、FPGAなどの集積回路 (半導体装置) を用いることができる。

[0657]

パッケージ基板1732は、セラミック基板、プラスチック基板、ガラスエポキシ基板などを用いることができる。インターポーザ1731は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。

[0658]

インターポーザ1731は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電氣的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ1731は、インターポーザ1731上に設けられた集積回路をパッケージ基板1732に設けられた電極と電氣的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ1731に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板1732を電氣的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、TSV (Through Silicon Via) を用いることも出来る。

[0659]

インターポーザ1731としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。

[0660]

HBMでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、HBMを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、HBMを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。

[0661]

また、シリコンインターポーザを用いたSiP、MCMなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する2.5Dパッケージ（2.5次元実装）では、シリコンインターポーザを用いることが好ましい。

[0662]

また、電子部品1730と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ1731上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品1730では、記憶装置1720と半導体装置1735の高さを揃えることが好ましい。

[0663]

電子部品1730を他の基板に実装するため、パッケージ基板1732の底部に電極1733を設けてもよい。図41Bでは、電極1733を半田ボールで形成する例を示している。パッケージ基板1732の底部に半田ボールをマトリクス状に設けることで、BGA（Ball Grid Array）実装を実現できる。また、電極1733を導電性のピンで形成してもよい。パッケージ基板1732の底部に導電性のピンをマトリクス状に設けることで、PGA（Pin Grid Array）実装を実現できる。

[0664]

電子部品1730は、BGAおよびPGAに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、SPGA（Staggered Pin Grid Array）、LGA（Land Grid Array）、QFP（Quad Flat Package）、QFJ（Quad Flat J-leaded package）、またはQFN（Quad Flat Non-leaded package）などの実装方法を用いることができる。

[0665]

以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

[0666]

（実施の形態7）

本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、SDカード）、USBメモリ、SSD（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図42A乃至図42Eにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。

[0667]

図42AはUSBメモリの模式図である。USBメモリ1100は、筐体1101、キャップ1102、USBコネクタ1103および基板1104を有する。基板1104は、筐体1101に収納されている。例えば、基板1104には、メモリチップ1105、コントローラチップ1106が取り付けられている。メモリチップ1105などに先の実施の形態に示す半導体装置を組み込むことができる。

[0668]

図42BはSDカードの外観の模式図であり、図42Cは、SDカードの内部構造の模式図である。SDカード1110は、筐体1111、コネクタ1112および基板1113を有する。基板1113は筐体1111に収納されている。例えば、基板1113には、メモリチップ1114、コントローラチップ1115が取り付けられている。基板1113の裏面側にもメモリチップ1114を設けることで、SDカード1110の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板1113に設けてもよい。これによって、ホスト装置とSDカード1110間の無線通信によって、メモリチップ1114のデータの読み出し、書き込みが可能となる。メモリチップ1114などに先の実施の形態に示す半導体装置を組み込むことができる。

[0669]

図42DはSSDの外観の模式図であり、図42Eは、SSDの内部構造の模式図である。SSD1150は、筐体1151、コネクタ1152および基板1153を有する。基板1153は筐体1151に収納されている。例えば、基板1153には、メモリチップ1154、メモリチップ1155、コントローラチップ1156が取り付けられている。メモリチップ1155はコントローラチップ1156のワークメモリであり、例えばDOSRAMチップを用いればよい。基板1153の裏面側にもメモリチップ1154を設けることで、SSD1150の容量を増やすことができる。メモリチップ1154などに先の実施の形態に示す半導体装置を組み込むことができる。

[0670]

以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせる実施することができる。

[0671]

(実施の形態8)

本発明の一態様に係る半導体装置は、CPU、GPUなどのプロセッサ、記憶装置、またはチップに用いることができる。図43A乃至図43Hに、本発明の一態様に係るCPU、GPUなどのプロセッサ、記憶装置、またはチップを備えた電子機器の具体例を示す。

[0672]

<電子機器・システム>

本発明の一態様に係るGPU、記憶装置、またはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニター、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るGPU、記憶装置、またはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。

[0673]

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

[0674]

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまは赤外線を測定する機能を含むもの）を有していてもよい。

[0675]

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図43A乃至図43Hに、電子機器の例を示す。

[0676]

[情報端末]

図43Aには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末5100は、筐体5101と、表示部5102と、を有しており、入力用インターフェースとして、タッチパネルが表示部5102に備えられ、ボタンが筐体5101に備えられている。

[0677]

情報端末5100は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部5102に表示するアプリケーション、表示部5102に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部5102に表示するアプリケーション、指紋、声紋などの生体認証を行うアプリケーションなどが挙げられる。

[0678]

図43Bには、ノート型情報端末5200が図示されている。ノート型情報端末5200は、情報端末の本体5201と、表示部5202と、キーボード5203と、を有する。

[0679]

ノート型情報端末5200は、先述した情報端末5100と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末5200を用いることで、新規の人工知能の開発を行うことができる。

[0680]

なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図43A、図43Bに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、PDA（Personal Digital Assistant）、デスクトップ型情報端末、ワークステーションなどが挙げられる。

[0681]

[ゲーム機]

図43Cは、ゲーム機の一例である携帯ゲーム機5300を示している。携帯ゲーム機5300は、筐体5301、筐体5302、筐体5303、表示部5304、接続部5305、操作キー5306等を有する。筐体5302、および筐体5303は、筐体5301から取り外すことが可能である。筐体5301に設けられている接続部5305を別の筐体（図示せず）に取り付けることで、表示部5304に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体5302、および筐体5303は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体5301、筐体5302、および筐体5303の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。

[0682]

また、図43Dは、ゲーム機の一例である据え置き型ゲーム機5400を示している。据え置き型ゲーム機5400には、無線または有線でコントローラ5402が接続されている。

[0683]

携帯ゲーム機5300、据え置き型ゲーム機5400などのゲーム機に本発明の一態様のGPU、記憶装置、またはチップを適用することによって、低消費電力のゲーム機を実現できる。また、低消費電力により、回路からの発熱を低減できるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。

[0684]

更に、携帯ゲーム機5300に本発明の一態様のGPUまたはチップを適用することによって、人工知能を有する携帯ゲーム機5300を実現できる。

[0685]

本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機5300に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問かける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するという表現が可能となる。

[0686]

また、携帯ゲーム機5300で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、1人でもゲームを行うことができる。

[0687]

図43C、図43Dでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のGPU、記憶装置、またはチップを適用するゲーム機はこれに限定されない。本発明の一態様のGPU、記憶装置、またはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。

[0688]

[大型コンピュータ]

本発明の一態様のGPU、記憶装置、またはチップは、大型コンピュータに適用することができ

る。

[0689]

図43Eは、大型コンピュータの一例である、スーパーコンピュータ5500を示す図である。図43Fは、スーパーコンピュータ5500が有するラックマウント型の計算機5502を示す図である。

[0690]

スーパーコンピュータ5500は、ラック5501と、複数のラックマウント型の計算機5502と、を有する。なお、複数の計算機5502は、ラック5501に格納されている。また、計算機5502には、複数の基板5504が設けられ、当該基板上に上記実施の形態で説明したGPU、記憶装置、またはチップを搭載することができる。

[0691]

スーパーコンピュータ5500は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ5500に本発明の一態様のGPU、記憶装置、またはチップを適用することによって、低消費電力のスーパーコンピュータを実現できる。また、低消費電力により、回路からの発熱を低減できるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。

[0692]

図43E、図43Fでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のGPU、記憶装置、またはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のGPU、記憶装置、またはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。

[0693]

[移動体]

本発明の一態様のGPU、記憶装置、またはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。

[0694]

図43Gは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図43Gでは、ダッシュボードに取り付けられた表示パネル5701、表示パネル5702、表示パネル5703の他、ピラーに取り付けられた表示パネル5704を図示している。

[0695]

表示パネル5701乃至表示パネル5703は、スピードメーター、タコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供できる。また、表示パネルに表示される表示項目、レイアウトなどは、ユーザの好みに合わせて適宜変更することができる。表示パネル5701乃至表示パネル5703は、照明装置として用いることも可能である。

[0696]

表示パネル5704には、自動車に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に

設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル5704は、照明装置として用いることもできる。

[0697]

本発明の一態様のGPU、記憶装置、またはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル5701乃至表示パネル5704には、道路案内、危険予測などの情報を表示する構成としてもよい。

[0698]

なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。

[0699]

[電化製品]

図43Hは、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。

[0700]

電気冷凍冷蔵庫5800に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫5800を実現できる。人工知能を利用することによって電気冷凍冷蔵庫5800は、電気冷凍冷蔵庫5800に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能、電気冷凍冷蔵庫5800に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。

[0701]

電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電気オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバー、エアコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。

[0702]

本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。

[0703]

以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせる実施することができる。

[実施例1]

[0704]

本実施例では、酸化シリコン膜上にスパッタリング法によって酸化アルミニウム膜を成膜し、酸化シリコン膜から放出される酸素量をTDS (Thermal Desorption Spectrometry) 法によって測定した。

[0705]

試料の作製は、以下のように行った。まず、シリコンウェハ上に熱酸化法によってシリコン酸化膜を成膜し、該シリコン酸化膜上にALD法によって、酸化アルミニウム膜を成膜し、該酸化アルミニウム膜上にスパッタリング法によって酸化シリコン膜を成膜した。当該酸化シリコン膜の膜厚は10nm、20nm、30nm、40nm、60nm、および100nmの6水準とした。

[0706]

次に酸化シリコン膜上にスパッタリング法によって、酸化アルミニウム膜を5nmの膜厚で成膜した。ここで、酸化アルミニウム膜の成膜時に条件振りを行った。すなわち、RFバイアスパワーは0W/cm²、1.24W/cm²、および1.86W/cm²の3水準とした。表2に試料A-1乃至試料C-6の酸化シリコン膜の膜厚と酸化アルミニウム膜の成膜条件の対応をまとめた。このようにして試料A-1乃至試料C-6の18の試料を作製した。

[0707]

[表2]

酸化シリコン膜 の膜厚 [nm]	酸化アルミニウム膜の成膜条件		
	Bias=0W/cm ²	Bias=1.24W/cm ²	Bias=1.86W/cm ²
	10	A-1	B-1
20	A-2	B-2	C-2
30	A-3	B-3	C-3
40	A-4	B-4	C-4
60	A-5	B-5	C-5
100	A-6	B-6	C-6

[0708]

酸化アルミニウム膜成膜後に、ウェットエッチング法によって酸化アルミニウム膜を除去し、TDS法によって、酸化シリコン膜からの酸素放出量を測定した。

[0709]

図44に試料A-1乃至試料C-6の酸素放出量をプロットした図を示す。図44に示すように、酸化シリコン膜厚の増加とともに酸素放出量が増加していく傾向が見られ、ある程度の膜厚で酸素放出量が飽和することが分かった。また、酸化アルミニウム膜成膜時のRFバイアスパワー（表2に示すBias）が低いほど酸素放出量が減少し、RFバイアスパワー0W/cm²では酸素放出量の酸化シリコン膜厚依存性が小さく、飽和しやすくなることが分かった。したがって、酸化シリコン上に成膜する酸化アルミニウム膜の成膜条件を調整することで、酸化シリコンへ注入される酸素量を制御することができる。例えば、先の実施の形態で説明した絶縁体282に酸化アルミニウムを用いる場合、絶縁体280へ注入される酸素量を調整することができる。

[0710]

本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および他の実施例と適宜組み合わせる実施することができる。

[実施例2]

[0711]

本実施例では、酸化アルミニウム膜の成膜条件による、酸化アルミニウム膜の結晶性について断面STEM (Scanning Transmission Electron Micros

copy) 分析によって調査した。

[0712]

試料の作製は以下のように行った。まず、シリコンウェハ上に熱酸化法によってシリコン酸化膜を成膜し、該シリコン酸化膜上にALD法によって、第1の酸化アルミニウム膜を成膜し、第1の酸化アルミニウム膜上にPECVD法によって、酸化窒化シリコン膜を成膜し、該酸化窒化シリコン膜上にスパッタリング法によって、第2の酸化アルミニウム膜を成膜した。第2の酸化アルミニウム膜の成膜条件は、ガス条件 (O_2 流量 / ($O_2 + Ar$) 流量) を50%として、RFバイアスパワーを $0.31 W/cm^2$ 、 $0.62 W/cm^2$ 、および $1.24 W/cm^2$ の3水準とした。尚、第2の酸化アルミニウム膜の膜厚は40 nmに統一した。RFバイアスパワーを $0.31 W/cm^2$ で作製した試料を試料D、RFバイアスパワーを $0.62 W/cm^2$ で作製した試料を試料E、RFバイアスパワーを $1.24 W/cm^2$ で作製した試料を試料Fとした。以上により試料D乃至試料Fを作製した。

[0713]

試料D乃至試料Fの断面についてSTEMを用いて観察した。結果を図45Aおよび図45Bに示す。図45Aは、試料D乃至試料Fの断面STEM像である。図45Bは、図45Aの断面STEM像より、結晶性の異なる膜厚を計測した図である。図45Bにおいて、縦軸は第2の酸化アルミニウム膜の膜厚 [nm] である。

[0714]

図45Aに矢印で示す範囲は、アモルファス層を示す。図45Aおよび図45Bに示すように、試料Dは、結晶層の膜厚17.2 nm、アモルファス層の膜厚17.1 nmと、第2の酸化アルミニウム膜の膜厚がほぼ半分に分かれた。また、試料Eは、全てアモルファス層となった。また、試料Fは、結晶層の膜厚16.6 nm、アモルファス層の膜厚9.9 nm、低密度層の膜厚9.6 nmとなった。以上より、酸化アルミニウム膜の膜厚を薄くすることで、RFバイアスパワーに依らずに、酸化アルミニウム膜全体をアモルファス層とすることができることが分かった。

[0715]

本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および他の実施例と適宜組み合わせる実施することができる。

[実施例3]

[0716]

本実施例では、アモルファス層の酸化アルミニウム膜を用いた積層膜について、加熱処理前後における積層膜中の水素濃度を評価した結果について説明する。

[0717]

[試料の作製]

ここでは、作製した積層膜に対して加熱処理を行わない試料G1と、加熱処理を行った試料G2の2種類の試料を作製した。

[0718]

図46Aに、作製した積層膜の積層構造を示す。図46Aに示すように、基板(シリコンウェハ)上に、層L1から層L7まで順に成膜した。

[0719]

層L1として、基板表面を熱酸化して成膜した酸化シリコン膜を用いた。層L2として、スパッ

タリング法により成膜した窒化シリコン膜を用いた。層L3には、スパッタリング法により成膜した、In-Ga-Zn酸化物膜（図46Aでは金属酸化物膜と表記する）を用いた。層L4には、ゲート絶縁膜として、ALD法により成膜した酸化アルミニウム膜と、CVD法により成膜した酸化窒化シリコン膜と、の積層膜を用いた。層L5には、ゲート電極として、それぞれCVD法により成膜した窒化チタン膜とタングステン膜の積層膜を用いた。層L6として、スパッタリング法により成膜した酸化アルミニウム膜を用いた。層L7として、スパッタリング法により成膜した窒化シリコン膜を用いた。

[0720]

ここで、層L6に用いた酸化アルミニウム膜は、アルミニウムターゲットを用いたスパッタリング法により、厚さ40nmとなるように成膜した。酸化アルミニウム膜の成膜条件は、ガス条件（O₂流量／（O₂+Ar）流量）を50%として、RFバイアスパワーを0.62W/cm²、とした。つまり、先の実施例で、全てアモルファス層となった試料Eと同一の条件で成膜した。

[0721]

続いて、試料G2について、窒素雰囲気下にて、400℃、8時間の加熱処理を行った。

[0722]

以上により、積層膜を有する試料G1及び試料G2を作製した。

[0723]

[水素濃度の評価]

試料G1及び試料G2について、積層膜中の水素濃度を評価した。水素濃度は、二次イオン質量分析法（SIMS：Secondary Ion Mass Spectrometry）により測定した。

[0724]

図46Bに、試料G1及び試料G2のSIMS分析結果を示す。図46Bにおいて、横軸は表面からの深さ、縦軸は単位体積当たりの水素原子の濃度を示している。図46Bにおいて、試料G1を破線で、試料G2を実線でそれぞれ示している。また、図46Bでは、層L2乃至層L7に相当する範囲を、それぞれ矢印で示している。なお、図46Bでは、隣接する2つの矢印間に隙間があるように明示しているが、これは、SIMS分析では2つの膜の界面を厳密に特定することが困難であるためである。

[0725]

層L6に着目すると、試料G1よりも試料G2の水素濃度が高いことが確認できる。一方、層L4及び層L3に着目すると、試料G1よりも試料G2の水素濃度が低いことが確認できる。また、層L5の中央部に着目すると、2つの試料で大きな差は見られないことが確認できる。

[0726]

このように、加熱処理により層L6の水素濃度が上昇し、層L4及び層L3の水素濃度が低下していることから、層L3及び層L4に含まれる水素が、層L5を介して層L6中に拡散したことが推察される。また、層L5中の水素濃度に差が見られないことから、層L5は水素が非常に拡散（透過）しやすい性質を示すことが示唆される。

[0727]

以上のことから、金属酸化物膜、ゲート絶縁膜、及びゲート電極を積層し、その上部にスパッタリング法により成膜した酸化アルミニウム膜と、窒化シリコン膜を積層して設け、さらに加熱処理

を行うことで、金属酸化膜及びゲート絶縁膜中の水素を効果的に低減できることが確認できた。なお、酸化アルミニウム膜はアモルファス状態であることが好ましい。チャンネルが形成される半導体膜に金属酸化膜を用いたトランジスタにおいて、このような作製方法を適用することで、良好な電気特性と、高い信頼性を兼ね備えたトランジスタを実現できる。

[0728]

本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および他の実施例と適宜組み合わせる実施することができる。

[実施例4]

[0729]

本実施例では、酸化アルミニウム膜を異なる条件の2層構造にした時の層状態と酸化シリコン膜からの酸素放出量を調査した。層状態はSTEMによって評価し、酸素放出量は、TDSによって評価した。

[0730]

試料の作製は以下のように行った。まず、シリコンウェハ上に熱酸化法によってシリコン酸化膜を成膜し、該シリコン酸化膜上にALD法によって、第1の酸化アルミニウム膜を成膜し、第1の酸化アルミニウム膜上にスパッタリング法によって、酸化シリコン膜を成膜し、該酸化シリコン膜上にスパッタリング法によって、第2の酸化アルミニウム膜を成膜し、第2の酸化アルミニウム膜上にスパッタリング法によって、第3の酸化アルミニウム膜を成膜した。

[0731]

試料Hは、第2の酸化アルミニウム膜の成膜条件は、ガス条件 (O_2 流量 / ($O_2 + Ar$) 流量) を50%として、RFバイアスパワーを $0W/cm^2$ で5nmの膜厚とした。また第3の酸化アルミニウム膜は、ガス条件 (O_2 流量 / ($O_2 + Ar$) 流量) を50%として、RFバイアスパワーを $0.31W/cm^2$ で35nmの膜厚とした。

[0732]

試料Iは、第2の酸化アルミニウム膜の成膜条件は、ガス条件 (O_2 流量 / ($O_2 + Ar$) 流量) を50%として、RFバイアスパワーを $0W/cm^2$ で5nmの膜厚とした。また第3の酸化アルミニウム膜は、ガス条件 (O_2 流量 / ($O_2 + Ar$) 流量) を50%として、RFバイアスパワーを $0.62W/cm^2$ で35nmの膜厚とした。

[0733]

試料Jは、第2の酸化アルミニウム膜の単層とし、成膜条件は、ガス条件 (O_2 流量 / ($O_2 + Ar$) 流量) を50%として、RFバイアスパワーを $0W/cm^2$ で5nmの膜厚とした。以上により試料H乃至試料Jを作製した。

[0734]

試料H乃至試料Jはそれぞれ分断し、一方はSTEMによる断面観察を行った。また、他方は、ウェットエッチング法によって第2の酸化アルミニウム膜及び第3の酸化アルミニウム膜(試料Jは第2の酸化アルミニウム膜のみ)を除去し、TDS法によって、酸化シリコン膜からの酸素放出量を測定した。

[0735]

図47Aは、STEMによる断面観察結果である。図47Bは、酸化シリコン膜からの酸素放出量を示す図である。

[0736]

図47Aの断面STEMにより、試料Hの第2の酸化アルミニウム膜と第3の酸化アルミニウム膜の積層構造、および試料Iの第2の酸化アルミニウム膜と第3の酸化アルミニウム膜の積層構造いずれの場合も、第2及び第3の酸化アルミニウム膜全層がアモルファス状態になっていることが確認された。

[0737]

図47Bに示す、酸素放出量の評価により、試料Hの第2の酸化アルミニウム膜と第3の酸化アルミニウム膜の積層構造、および試料Iの第2の酸化アルミニウム膜と第3の酸化アルミニウム膜の積層構造での酸素放出量は、いずれも 1.1×10^{15} (molecular/cm²)乃至 1.2×10^{15} (molecular/cm²)と大差のない結果となった。また、試料Jの第2の酸化アルミニウム膜の単層での酸素放出量は、 9.3×10^{14} (molecular/cm²)と試料Hおよび試料Iよりもわずかに減少した。

[0738]

以上より、第2の酸化アルミニウム膜を5nmと薄くすることで第3の酸化アルミニウム膜のアモルファス状態を維持できることがわかった。また、第3の酸化アルミニウム膜の成膜条件を変更しても酸素供給量の変化が小さいため、酸素供給量の制御には第2の酸化アルミニウム膜の成膜条件を制御すればよいため好ましい。

[0739]

本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および他の実施例と適宜組み合わせる実施することができる。

[実施例5]

[0740]

本実施例では、金属酸化物上に酸化アルミニウムを形成した場合の、当該金属酸化物表面へのAl添加について評価した。具体的には、金属酸化物を含む積層体を有するサンプルを作製し、断面STEM像の取得、およびEDX分析を行った。

[0741]

本実施例では、2つのサンプル(サンプルA1及びサンプルA2)を作製した。以下では、2つのサンプルの作製方法について説明する。

[0742]

サンプルA1及びサンプルA2に共通して、シリコン基板上に、膜厚10nmの酸化シリコン膜を成膜し、当該酸化シリコン膜上に膜厚20nmの金属酸化物を成膜し、当該金属酸化物上に、膜厚20nmの窒化タンタル膜を成膜した。ここで、当該金属酸化物は、In:Ga:Zn=1:1:1[原子数比]の酸化物ターゲットを用いて、スパッタリング法によって成膜した。次に、エッチング法により上記窒化タンタル膜を除去した後、希釈フッ化水素酸を用いて洗浄し、加熱処理を行った。

[0743]

上記加熱処理を行った後、サンプルA1では、上記金属酸化物上に、膜厚1nmの酸化アルミニウム膜をALD法で成膜し、当該酸化アルミニウム膜上に、膜厚7nmの酸化窒化シリコン膜を成膜した。一方、サンプルA2では、上記金属酸化物上に、膜厚7nmの酸化窒化シリコン膜を成膜した。

[0744]

次に、サンプルA1及びサンプルA2に対して、酸素を含む雰囲気 microwave 処理を行った。

[0745]

以上により、サンプルA1及びサンプルA2を作製した。なお、上記金属酸化物は、実施の形態1で説明した酸化物230bに適用可能な金属酸化物であり、上記酸化アルミニウム膜は、実施の形態1で説明した絶縁体252となる絶縁膜に適用可能な絶縁膜である。

[0746]

サンプルA1およびサンプルA2のそれぞれに対して、断面STEM像の取得、及びEDX分析を行った。図48AにサンプルA1の断面STEM像を示し、図48B及び図48Cにそれぞれ、サンプルA1及びサンプルA2における金属酸化物表面およびその近傍のEDXの結果を示す。図48Aにおける四角で囲った領域は、EDX分析を行った領域を示している。なお、図48Aに示すように、EDX分析は1視野内で4か所実施した。また、本実施例では、サンプルA1で2視野を取得し、サンプルA2で2視野を取得した。したがって、図48B及び図48Cのそれぞれには、8か所のEDX分析結果を示す。

[0747]

図48B及び図48Cより、サンプルA1では、金属酸化物表面及びその近傍にAlが検出された。つまり、サンプルA1では、金属酸化物表面及びその近傍にAlが添加されていることが分かった。一方、サンプルA2ではAlは検出されなかった。したがって、金属酸化物上にALD法を用いて酸化アルミニウム膜を成膜することで、金属酸化物表面およびその近傍にAlが添加されることが分かった。なお、金属酸化物表面及びその近傍へのAlの添加は、酸化アルミニウム膜の成膜時、または酸化アルミニウム膜の成膜後の工程で生じると推定される。

[0748]

本実施例は、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

[実施例6]

[0749]

本実施例では、酸化アルミニウムの酸素透過に対する膜厚依存性について評価した。具体的には、酸化アルミニウムを含む積層体を有するサンプル（サンプルB1乃至サンプルB4）と、酸化アルミニウムを含まない積層体を有するサンプル（サンプルB5及びサンプルB6）とを作製し、SIMS分析を行った。

[0750]

はじめに、サンプルB1乃至サンプルB6の作製方法について説明する。

[0751]

サンプルB1乃至サンプルB6に共通して、シリコン基板上に、熱酸化処理を用いて膜厚100nmの第1の酸化シリコン膜（ HCl-SiO_x ）を形成し、当該第1の酸化シリコン膜上に、PECVD法により膜厚100nmの第1の酸化窒化シリコン膜（ PECVD-SiON ）を成膜した。なお、 HCl-SiO_x とは、塩化水素を用いて形成された酸化膜である。

[0752]

次に、サンプルB1及びサンプルB2では、上記第1の酸化窒化シリコン膜上に、ALD法により膜厚1nmの酸化アルミニウム膜（ ALD-AlO_x ）を成膜した。また、サンプルB3及びサ

ンプルB 4では、上記第1の酸化窒化シリコン膜上に、ALD法により膜厚3 nmの酸化アルミニウム膜を成膜した。次に、サンプルB 1乃至B 4に共通して、酸化アルミニウム膜上に、PECVD法により膜厚50 nmの第2の酸化窒化シリコン膜を成膜した。一方、サンプルB 5及びサンプルB 6では、上記第1の酸化窒化シリコン膜上に、膜厚50 nmの第2の酸化窒化シリコン膜を成膜した。つまり、サンプルB 5及びサンプルB 6は、第1の酸化窒化シリコン膜と第2の酸化窒化シリコン膜の間に酸化アルミニウム膜を有さない。

[0753]

次に、サンプルB 1乃至サンプルB 6に共通して、第2の酸化窒化シリコン膜上に、スパッタリング法を用いて、 ^{18}O を含む第2の酸化シリコン膜 ($\text{SP-SiO}_x(^{18}\text{O})$) を50 nmの厚さで成膜した。次に、当該第2の酸化シリコン膜上に、膜厚20 nmの窒化シリコン膜を成膜した。

[0754]

次に、サンプルB 2、サンプルB 4、及びサンプルB 6に対して、加熱処理を行った。当該加熱処理は、窒素雰囲気とし、温度を400°Cとして、8時間行われた。なお、サンプルB 1、サンプルB 3、及びサンプルB 5は、上記加熱処理を行っていない。

[0755]

以上より、サンプルB 1乃至サンプルB 6を作製した。

[0756]

サンプルB 1乃至サンプルB 6に対して、SIMS分析を行った。なお、当該SIMS分析の分析方向 (Scan direction) は、基板側から窒化シリコン膜に向かう方向である。当該SIMS分析により、サンプルB 1乃至サンプルB 6それぞれにおける酸素 (^{18}O) のプロファイルを取得した。

[0757]

図49A乃至図49Cに、各サンプルにおける酸素 (^{18}O) プロファイルの結果を示す。図49A乃至図49Cでは、横軸は膜厚方向の深さ (Depth) [nm] であり、縦軸は ^{18}O 濃度 (^{18}O concentration) [atoms/cm³] である。なお、第1の酸化窒化シリコン膜 (PECVD-SiON) 中を ^{18}O の定量範囲 (Quantitative range) とした。

[0758]

また、図49Aに示す点線はサンプルB 1の酸素プロファイルであり、図49Aに示す実線はサンプルB 2の酸素プロファイルである。また、図49Bに示す点線はサンプルB 3の酸素プロファイルであり、図49Bに示す実線はサンプルB 4の酸素プロファイルである。また、図49Cに示す点線はサンプルB 5の酸素プロファイルであり、図49Cに示す実線はサンプルB 6の酸素プロファイルである。

[0759]

図49Bより、サンプルB 3及びサンプルB 4の ^{18}O プロファイルは、第1の酸化窒化シリコン膜及びその下方において重なっていた (Overlapping)。よって、酸化アルミニウム膜の膜厚が3 nmである場合、第2の酸化シリコン膜に含まれる ^{18}O は、第2の酸化窒化シリコン膜に拡散するものの、第1の酸化窒化シリコン膜に拡散していないことが分かった。つまり、膜厚が3 nmの酸化アルミニウム膜は、酸素を透過しにくいことが分かった。

[0760]

図49Aより、酸化アルミニウム膜の膜厚が1nmである場合、第2の酸化シリコン膜に含まれる ^{18}O は、第2の酸化窒化シリコン膜及び酸化アルミニウム膜を透過し、第1の酸化窒化シリコン膜に拡散していることが分かった。つまり、膜厚が1nmの酸化アルミニウム膜は、酸素を透過することが分かった。したがって、実施の形態1で説明した絶縁体252に用いる酸化アルミニウムの膜厚を1nm以上3nm未満にすることで、ゲート絶縁膜を介して酸化物230bに酸素を供給できることが確認できた。

[0761]

本実施例は、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

[実施例7]

[0762]

本実施例では、トランジスタの電気特性のレイアウト依存性を評価した。

[0763]

<トランジスタの電気特性のレイアウト依存性1>

本項では、トランジスタの構成が異なる2つの試料（第1の試料及び第2の試料）を作製し、トランジスタの電気特性を測定した。なお、第1の試料が有するトランジスタをトランジスタ701と表記し、第2の試料が有するトランジスタをトランジスタ702と表記する。

[0764]

トランジスタ701、及びトランジスタ702は、図6Aに示すトランジスタ200に対応する。また、トランジスタ701、及びトランジスタ702は、L長の設計値、及びW長の設計値がそれぞれ60nm、及び60nmである。

[0765]

トランジスタ701、及びトランジスタ702は、絶縁体282aの成膜条件が異なる。具体的には、トランジスタ701の絶縁体282aとして、スパッタリング法によって膜厚5nmの酸化アルミニウムを成膜した。当該酸化アルミニウムの成膜条件として、温度を200°C、圧力を0.4Pa、酸素流量比($\text{O}_2 / (\text{O}_2 + \text{Ar})$)を83%、電力を5kW、RFバイアスパワーを1.86W/cm²とした。一方、トランジスタ702の絶縁体282aとして、スパッタリング法によって膜厚5nmの酸化アルミニウムを成膜した。当該酸化アルミニウムの成膜条件として、温度を200°C、圧力を0.4Pa、酸素流量比($\text{O}_2 / (\text{O}_2 + \text{Ar})$)を83%、電力を5kW、RFバイアスパワーを0.31W/cm²とした。つまり、トランジスタ701、及びトランジスタ702は、絶縁体282aを成膜する際のRFバイアスパワーが異なる。

[0766]

なお、トランジスタ701及びトランジスタ702の絶縁体282bは同じ条件で成膜した。具体的には、トランジスタ701及びトランジスタ702の絶縁体282bとして、スパッタリング法によって膜厚35nmの酸化アルミニウムを成膜した。当該酸化アルミニウムの成膜条件として、温度を200°C、圧力を0.4Pa、酸素流量比($\text{O}_2 / (\text{O}_2 + \text{Ar})$)を83%、電力を5kW、RFバイアスパワーを0.62W/cm²とした。

[0767]

また、上記2つの試料のそれぞれは、レイアウトが異なる2つのTEGを有する。具体的には、2つの試料のそれぞれが有する2つのTEGは、単位面積当たりのトランジスタの数（トランジス

タ密度とも呼ぶ) が異なる。当該2つのTEGそれぞれの、上面図、トランジスタおよびその周辺が撮影された断面TEM像、及びパラメータを図50に示す。

[0768]

図50に示す上面図は、 3×3 個のトランジスタ (3×3 cells) を含むレイアウト (Layout) である。また、図50に示す断面TEM像は、チャンネル長方向の断面図である (Cross section in channel length direction)。図50に示すパラメータは、トランジスタ密度 (Device density)、及びパターン密度 (TGE pattern density) である。なお、図50に示すように、2つのTEGのトランジスタ密度は、 $2.0 \mu\text{m}^{-2}$ 、及び $8.4 \mu\text{m}^{-2}$ である。2つのTEGのパターン密度は、6.6%、及び17.6%である。

[0769]

以降では、トランジスタ密度が $2.0 \mu\text{m}^{-2}$ となるようトランジスタ701が配置されたTEGをTEG711aと表記し、トランジスタ密度が $8.4 \mu\text{m}^{-2}$ となるようトランジスタ701が配置されたTEGをTEG711bと表記する。また、トランジスタ密度が $2.0 \mu\text{m}^{-2}$ となるようトランジスタ702が配置されたTEGをTEG712aと表記し、トランジスタ密度が $8.4 \mu\text{m}^{-2}$ となるようトランジスタ702が配置されたTEGをTEG712bと表記する。

[0770]

TEG711a、TEG711b、TEG712a、及びTEG712bのそれぞれに含まれるトランジスタに対して、 $I_d - V_g$ 特性を測定した。

[0771]

図51A及び図51Bに、各TEGに含まれるトランジスタの $I_d - V_g$ 特性を示す。図51A及び図51Bでは、横軸は V_g [V] であり、縦軸は I_d [A] である。図51Aに示す点線は、TEG711aに含まれるトランジスタ701の $I_d - V_g$ 特性であり、図51Aに示す実線は、TEG711bに含まれるトランジスタ701の $I_d - V_g$ 特性である。また、図51Bに示す点線は、TEG712aに含まれるトランジスタ702の $I_d - V_g$ 特性であり、図51Bに示す実線は、TEG712bに含まれるトランジスタ702の $I_d - V_g$ 特性である。

[0772]

図52A及び図52Bに、 $I_d - V_g$ 特性から算出されたしきい値電圧 (V_{th}) の累積確率分布を示す。ここで、しきい値電圧 (V_{th}) は、ドレイン電流が1 pAになる時のゲート電圧と定義する。図52A及び図52Bでは、横軸は V_{th} [V] であり、縦軸は累積確率 (Cumulative probability) [%] である。図52Aに示す点線は、TEG711aに含まれるトランジスタ701の V_{th} の累積確率分布であり、図52Aに示す実線は、TEG711bに含まれるトランジスタ701の V_{th} の累積確率分布である。また、図52Bに示す点線は、TEG712aに含まれるトランジスタ702の V_{th} の累積確率分布であり、図52Bに示す実線は、TEG712bに含まれるトランジスタ702の V_{th} の累積確率分布である。

[0773]

図51及び図52より、TEG711aに含まれるトランジスタ701と比較して、TEG711bに含まれるトランジスタ701の V_{th} は小さいことが分かる。また、TEG712aに含まれるトランジスタ702と比較して、TEG712bに含まれるトランジスタ702の V_{th} は小さいことが分かる。

[0774]

以上より、トランジスタ密度が $2.0 \mu\text{m}^{-2}$ のTEGに含まれるトランジスタと比較して、トランジスタ密度が $8.4 \mu\text{m}^{-2}$ のTEGに含まれるトランジスタはマイナスシフトしていることが分かる。したがって、 I_d-V_g 特性の立ち上がりは、トランジスタ密度の高いTEGの方がトランジスタ密度の低いTEGよりもマイナスシフトしていることが分かる。また、当該立ち上がりは、RFバイアスパワーに依存しないことが分かる。これはトランジスタ密度の高いTEGの方がチャネル形成領域の総面積が大きく酸素消費量が多くなること、かつ、絶縁体280の体積が小さくなることが要因であると推定される。

[0775]

また、トランジスタ701と比較して、トランジスタ702は I_d-V_g 特性の立ち上がりがマイナスシフトしていることが分かった。これは酸素供給量が不足していることを示しており、図44で示された傾向と一致する。また、トランジスタ密度による V_{th} の差はRFバイアスパワー条件ではほとんど変わらないことが分かった。

[0776]

<トランジスタの電気特性のレイアウト依存性2>

本項では、トランジスタの構成が異なる3つの試料（第3の試料乃至第5の試料）を作製し、トランジスタの電気特性を測定した。なお、第3の試料が有するトランジスタをトランジスタ703と表記し、第4の試料が有するトランジスタをトランジスタ704と表記し、第5の試料が有するトランジスタをトランジスタ705と表記する。

[0777]

トランジスタ703乃至トランジスタ705は、図6Aに示すトランジスタ200に対応する。また、トランジスタ703乃至トランジスタ705は、L長の設計値、及びW長の設計値がそれぞれ60nm、及び60nmである。

[0778]

トランジスタ703及びトランジスタ704では、絶縁体252として、ALD法によって酸化アルミニウムを形成した。当該酸化アルミニウムの成膜条件として、温度を 300°C 、酸化剤として H_2O を用いた。なお、トランジスタ705では、絶縁体252を設けていない。

[0779]

また、トランジスタ703及びトランジスタ704は、絶縁体252の膜厚が異なる。具体的には、トランジスタ703の絶縁体252の膜厚は1nmであり、トランジスタ704の絶縁体252の膜厚は3nmである。なお、トランジスタ705では絶縁体252を設けていないが、以降の説明を容易にするため、トランジスタ705の絶縁体252の膜厚は0nmであるとする。

[0780]

また、上記3つの試料のそれぞれは、レイアウトが異なる2つのTEGを有する。具体的には、3つの試料のそれぞれが有する2つのTEGはトランジスタ密度が異なる。当該2つのTEGのパラメータは、図50に示すパラメータと同じである。2つのTEGのトランジスタ密度は、 $2.0 \mu\text{m}^{-2}$ 、及び $8.4 \mu\text{m}^{-2}$ である。

[0781]

以降では、トランジスタ密度が $2.0 \mu\text{m}^{-2}$ となるようトランジスタ703が配置されたTEGをTEG713aと表記し、トランジスタ密度が $8.4 \mu\text{m}^{-2}$ となるようトランジスタ703が配

置されたTEGをTEG 713 bと表記する。また、トランジスタ密度が $2.0 \mu\text{m}^{-2}$ となるようトランジスタ704が配置されたTEGをTEG 714 aと表記し、トランジスタ密度が $8.4 \mu\text{m}^{-2}$ となるようトランジスタ704が配置されたTEGをTEG 714 bと表記する。また、トランジスタ密度が $2.0 \mu\text{m}^{-2}$ となるようトランジスタ705が配置されたTEGをTEG 715 aと表記し、トランジスタ密度が $8.4 \mu\text{m}^{-2}$ となるようトランジスタ705が配置されたTEGをTEG 715 bと表記する。

[0782]

TEG 713 a、TEG 713 b、TEG 714 a、TEG 714 b、TEG 715 a、及びTEG 715 bのそれぞれに含まれるトランジスタに対して、 I_d-V_g 特性を測定した。

[0783]

図53A乃至図53Cに、各TEGに含まれるトランジスタの I_d-V_g 特性の結果を示す。図53A乃至図53Cでは、横軸は V_g [V]であり、縦軸は I_d [A]である。図53Aに示す点線は、TEG 713 aに含まれるトランジスタ703の I_d-V_g 特性であり、図53Aに示す実線は、TEG 713 bに含まれるトランジスタ703の I_d-V_g 特性である。また、図53Bに示す点線は、TEG 714 aに含まれるトランジスタ704の I_d-V_g 特性であり、図53Bに示す実線は、TEG 714 bに含まれるトランジスタ704の I_d-V_g 特性である。また、図53Cに示す点線は、TEG 715 aに含まれるトランジスタ705の I_d-V_g 特性であり、図53Cに示す実線は、TEG 715 bに含まれるトランジスタ705の I_d-V_g 特性である。

[0784]

図54A乃至図54Cに、 I_d-V_g 特性から算出されたしきい値電圧 (V_{th}) の累積確率分布を示す。図54A乃至図54Cでは、横軸は V_{th} [V]であり、縦軸は累積確率 (Cumulative probability) [%]である。図54Aに示す点線は、TEG 713 aに含まれるトランジスタ703の V_{th} の累積確率分布であり、図54Aに示す実線は、TEG 713 bに含まれるトランジスタ703の V_{th} の累積確率分布である。また、図54Bに示す点線は、TEG 714 aに含まれるトランジスタ704の V_{th} の累積確率分布であり、図54Bに示す実線は、TEG 714 bに含まれるトランジスタ704の V_{th} の累積確率分布である。また、図54Cに示す点線は、TEG 715 aに含まれるトランジスタ705の V_{th} の累積確率分布であり、図54Cに示す実線は、TEG 715 bに含まれるトランジスタ705の V_{th} の累積確率分布である。

[0785]

図54Bより、トランジスタ704は、トランジスタ密度が低くても V_{th} がマイナスシフトしており、 V_{th} のばらつきが大きいことが分かる。これは絶縁体280に含まれる酸素の絶縁体250を介した酸化物230bへの拡散が絶縁体252によって抑制されるためと推定される。つまり、酸化物230bへの酸素供給が不十分となり、チャンネル形成領域のi型化が十分にできていないと推定される。

[0786]

図54A及び図54Cより、トランジスタ703は、トランジスタ705と比較して、トランジスタ密度による V_{th} の変化が小さい。これは金属酸化物中へのAl添加により、金属酸化物中の酸素欠損の形成が抑制されたためと推定される。

[0787]

図55A乃至図55Cに、トランジスタの V_{th} と I_d-V_g 特性の関係を示す。図55Aは、トランジスタの V_{th} とオン電流(I_{on})の関係を示す図であり、図55Bは、トランジスタの V_{th} とS値の関係を示す図であり、図55Cは、トランジスタの V_{th} と線形移動度(Linear mobility)の関係を示す図である。なお、トランジスタのS値及び線形移動度は、 $V_d=0.1V$ で算出している。

[0788]

図55A乃至図55Cに示す三角印はTEG713aに含まれるトランジスタ703の結果であり、図55A乃至図55Cに示す四角印はTEG713bに含まれるトランジスタ703の結果であり、図55A乃至図55Cに示す丸印はTEG715aに含まれるトランジスタ705の結果であり、図55A乃至図55Cに示す菱形印はTEG715bに含まれるトランジスタ705の結果である。

[0789]

図55A乃至図55Cより、絶縁体252の有無で、 V_{th} と I_d-V_g 特性の関係に違いはないことが分かる。

[0790]

<トランジスタの電気特性のレイアウト依存性3>

本項では、トランジスタを含む試料を作製し、トランジスタの電気特性を測定した。

[0791]

当該試料に含まれるトランジスタは、図6Aに示すトランジスタ200に対応する。

[0792]

上記トランジスタでは、酸化物230bとして、スパッタリング法を用いて、膜厚が15nmの金属酸化物を形成した。なお、当該金属酸化物の形成には、 $In:Ga:Zn=1:1:1.2$ [原子数比]の酸化物ターゲットを用いた。また、絶縁体252として、ALD法によって、膜厚が1nmの酸化アルミニウムを形成した。また、絶縁体250として、ALD法によって、膜厚が4nmの酸化シリコンを形成した。

[0793]

なお、上記試料は、W長の設計値が異なるトランジスタを有する。具体的には、W長の設計値が60nmのトランジスタ(トランジスタ706と表記する)、W長の設計値が200nmのトランジスタ(トランジスタ707と表記する)、W長の設計値が360nmのトランジスタ(トランジスタ708と表記する)、及びW長の設計値が960nmのトランジスタ(トランジスタ709と表記する)を有する。なお、トランジスタ706乃至トランジスタ709のL長の設計値は、60nmである。また、トランジスタ706乃至トランジスタ709の構成は、W長以外は同じである。

[0794]

また、上記試料は、レイアウトが異なる2つのTEGと、単体のトランジスタと、を有する。具体的には、上記2つのTEGはトランジスタ密度が異なる。より具体的には、上記2つのTEGのトランジスタ密度は、 $2.0\mu m^{-2}$ 、及び $8.4\mu m^{-2}$ である。

[0795]

以降では、トランジスタ密度が $2.0\mu m^{-2}$ となるようトランジスタ706が配置されたTEGをTEG716aと表記し、トランジスタ密度が $8.4\mu m^{-2}$ となるようトランジスタ706が配置されたTEGをTEG716bと表記する。

[0796]

TEG716a及びTEG716b、並びに、単体のトランジスタ706乃至トランジスタ709に対して、 I_d-V_g 特性を測定した。

[0797]

図56Aに、TEG716a及びTEG716bのそれぞれに含まれるトランジスタ706の I_d-V_g 特性の結果を示す。図56Aでは、横軸は V_g [V]であり、縦軸は I_d [A]である。図56Aに示す点線は、TEG716aに含まれるトランジスタ706の I_d-V_g 特性であり、図56Aに示す実線は、TEG716bに含まれるトランジスタ706の I_d-V_g 特性である。

[0798]

図56Bに、 I_d-V_g 特性から算出されたしきい値電圧 (V_{th}) の累積確率分布を示す。図56Bでは、横軸は V_{th} [V]であり、縦軸は累積確率 (Cumulative probability) [%] である。図56Bに示す点線は、TEG716aに含まれるトランジスタ706の V_{th} の累積確率分布であり、図56Bに示す実線は、TEG716bに含まれるトランジスタ706の V_{th} の累積確率分布である。

[0799]

図56A及び図56Bより、トランジスタ密度による差が非常に小さいことが分かる。

[0800]

図57Aに、単体のトランジスタ706乃至トランジスタ709の I_d-V_g 特性の結果を示す。図57Aでは、横軸は V_g [V]であり、縦軸は I_d [A] である。図57Aに示す点線は、トランジスタ706の I_d-V_g 特性であり、図57Aに示す破線は、トランジスタ707の I_d-V_g 特性であり、図57Aに示す一点鎖線は、トランジスタ708の I_d-V_g 特性であり、図57Aに示す実線は、トランジスタ709の I_d-V_g 特性である。

[0801]

図57Bに、 I_d-V_g 特性から算出されたしきい値電圧 (V_{th}) の累積確率分布を示す。図57Bでは、横軸は V_{th} [V]であり、縦軸は累積確率 (Cumulative probability) [%] である。図57Bに示す点線は、トランジスタ706の V_{th} の累積確率分布であり、図57Bに示す破線は、トランジスタ707の V_{th} の累積確率分布であり、図57Bに示す一点鎖線は、トランジスタ708の V_{th} の累積確率分布であり、図57Bに示す実線は、トランジスタ709の V_{th} の累積確率分布である。

[0802]

図57A及び図57Bより、トランジスタ709の V_{th} とトランジスタ706の V_{th} の差は1V程度 (About 1V) であった。

[0803]

また、本項では、実施の形態1で説明した開口領域400を設けたTEG716bを作製した。なお、開口領域400の個数を変化させることで、酸化物230bに供給される酸素量を調整することができる。例えば、開口領域400の個数が多いほど、酸化物230bに供給される酸素量は少なく、トランジスタの V_{th} がマイナスシフトしやすくなる。また、例えば、開口領域400の個数が少ないほど、酸化物230bに供給される酸素量は多く、トランジスタの V_{th} がプラスシフトしやすくなる。

[0804]

開口領域400の個数が異なる複数のTEG716bそれぞれが有するトランジスタに対して、 I_d-V_g 特性を測定した。

[0805]

図58A乃至図58Cに、開口領域400を設けたTEG716bに含まれるトランジスタ706の V_{th} と I_d-V_g 特性の関係を示す。図58Aは、トランジスタ706の V_{th} とオン電流(I_{on})の関係を示す図であり、図58Bは、トランジスタ706の V_{th} とS値の関係を示す図であり、図58Cは、トランジスタ706の V_{th} と線形移動度の関係を示す図である。

[0806]

図58A乃至図58Cより、トランジスタ706の V_{th} が0.2V程度の領域で、最も良好な電気特性が得られた。つまり、トランジスタの V_{th} を当該領域に制御することが重要であり、酸化物230bに供給される酸素量を調整することでこの制御が可能となることが分かった。また、酸化物230bに供給される酸素量を調整する方法の一つとして、開口領域400の形成が有効であることが分かった。また、図58Bより、トランジスタ706の V_{th} がマイナス側、およびプラス側のどちらでも、S値が悪化する傾向が確認された。これは V_{th} のプラスシフトがアクセプター系の欠陥によるもの、 V_{th} のマイナスシフトがドナー系の欠陥によるものと推定される。

[0807]

本実施例は、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

[実施例8]

[0808]

本実施例では、金属膜および金属窒化膜の酸化しやすさ、窒化タンタルの成膜条件依存性、窒化タンタルを用いたトランジスタの I_d-V_g 特性、金属酸化物における応力の影響、トランジスタのオン電流(I_{on})の応力依存性、及び、ソース電極またはドレイン電極の面積に対するチャネル形成領域の面積の比とオン電流の関係について説明する。

[0809]

<金属膜および金属窒化膜の酸化しやすさ>

本項では、金属膜および金属窒化膜の酸化しやすさについて評価した。具体的には、金属膜が成膜されたサンプルに対して加熱処理を行い、加熱処理を行う前の金属膜と、加熱処理を行った後の金属膜の断面TEM観察を行った。同様に、金属窒化膜が成膜されたサンプルに対して加熱処理を行い、加熱処理を行う前の金属窒化膜と、加熱処理を行った後の金属窒化膜の断面TEM観察を行った。

[0810]

はじめに、10個のサンプル(サンプルC1、サンプルC2、サンプルD1、サンプルD2、サンプルE1、サンプルE2、サンプルF1、サンプルF2、サンプルG1、およびサンプルG2)を作製した。以下では、10個のサンプルの作製方法について説明する。

[0811]

10個のサンプルに共通して、シリコン基板上に、熱酸化処理を用いて膜厚100nmの酸化シリコン膜(ここでは代表的な酸化シリコン膜として、 SiO_2 を用いて説明する)を形成した。

[0812]

サンプルC1およびサンプルC2では、上記酸化シリコン膜上に、スパッタリング法によって、

膜厚 20 nm のタングステン膜を成膜した。また、サンプル D 1 およびサンプル D 2 では、上記酸化シリコン膜上に、スパッタリング法によって、膜厚 20 nm のタンタル膜を成膜した。また、サンプル E 1 およびサンプル E 2 では、上記酸化シリコン膜上に、スパッタリング法によって、膜厚 20 nm の窒化タンタル膜を成膜した。また、サンプル F 1 およびサンプル F 2 では、上記酸化シリコン膜上に、スパッタリング法によって、膜厚 20 nm のチタン膜を成膜した。また、サンプル G 1 およびサンプル G 2 では、上記酸化シリコン膜上に、スパッタリング法によって、膜厚 20 nm の窒化チタン膜を成膜した。

[0813]

次に、サンプル C 2、サンプル D 2、サンプル E 2、サンプル F 2、およびサンプル G 2 に対して、加熱処理を行った。当該加熱処理は、酸素雰囲気とし、温度を 400 °C として、1 時間行われた。なお、サンプル C 1、サンプル D 1、サンプル E 1、サンプル F 1、およびサンプル G 1 に対しては、上記加熱処理を行わなかった。

[0814]

以上より、10 個のサンプルを作製した。

[0815]

作製した 10 個のサンプルのそれぞれに対して、断面 TEM 像の取得を行った。

[0816]

取得した断面 TEM 像を図 59A1 乃至図 59C2、図 60A1 乃至図 60B2 に示す。なお、図 59A1 乃至図 59C2、図 60A1 乃至図 60B2 では、断面 TEM 像を取得するために設けた炭素膜 (C coating) が、金属膜または金属窒化膜上に観察されている。

[0817]

図 59A1 は、サンプル C 1 の断面 TEM 像であり、図 59A2 は、サンプル C 2 の断面 TEM 像である。図 59B1 は、サンプル D 1 の断面 TEM 像であり、図 59B2 は、サンプル D 2 の断面 TEM 像である。図 59C1 は、サンプル E 1 の断面 TEM 像であり、図 59C2 は、サンプル E 2 の断面 TEM 像である。図 60A1 は、サンプル F 1 の断面 TEM 像であり、図 60A2 は、サンプル F 2 の断面 TEM 像である。図 60B1 は、サンプル G 1 の断面 TEM 像であり、図 60B2 は、サンプル G 2 の断面 TEM 像である。

[0818]

図 59A1 より、加熱処理前のタングステン (W) 膜の膜厚は 22 nm であった。図 59A2 より、タングステン (W) 膜は、加熱処理により一部が酸化していた (partially)。加熱処理後のタングステン (W) 膜の膜厚は 2.3 nm であり、酸化されたタングステン (WO_x 、 x は 0 より大きい実数) 膜の膜厚は 51 nm であった。

[0819]

図 59B1 より、加熱処理前のタンタル (Ta) 膜の膜厚は 18 nm であった。図 59B2 より、タンタル (Ta) 膜は、加熱処理により全て酸化していた (all oxidized)。加熱処理後のタンタル (Ta) 膜の膜厚は 0 nm であり、酸化されたタンタル (TaO_x) 膜の膜厚は 38.4 nm であった。

[0820]

図 59C1 より、加熱処理前の窒化タンタル (TaN_x) 膜の膜厚は 19 nm であった。図 59C2 より、窒化タンタル (TaN_x) 膜は、加熱処理により一部が酸化していた (partial

1 y)。加熱処理後の窒化タンタル ($Ta N_x$) 膜の膜厚は17 nmであり、酸化された窒化タンタル ($Ta O_x N_y$ 、yは0より大きい実数) 膜の膜厚は3.3 nmであった。

[0821]

図60A1より、加熱処理前のチタン (Ti) 膜の膜厚は16 nmであった。図60A2より、チタン (Ti) 膜は、加熱処理により全て酸化していた (all oxidized)。加熱処理後のチタン (Ti) 膜の膜厚は0 nmであり、酸化されたチタン ($Ti O_x$) 膜の膜厚は31 nmであった。

[0822]

図60B1より、加熱処理前の窒化チタン ($Ti N_x$) 膜の膜厚は16 nmであった。図60B2より、窒化チタン ($Ti N_x$) 膜は、加熱処理により一部が酸化していた (partially)。加熱処理後の窒化チタン ($Ti N_x$) 膜の膜厚は8.8 nmであり、酸化された窒化チタン ($Ti O_x N_y$) 膜の膜厚は12 nmであった。

[0823]

作製した10個のサンプルにおける、加熱処理前の各膜の膜厚、および、加熱処理後の各膜の膜厚を図61に示す。図61では、縦軸は、各膜の膜厚 (Thickness) [nm] を示し、横軸は各膜を示す。なお、図61に示す膜は、タングステン (Tungsten) 膜、タンタル (Tantalum) 膜、窒化タンタル (Tantalum Nitride) 膜、チタン (Titanium) 膜、および窒化チタン (Titanium Nitride) 膜である。また、各膜の左側に示す棒グラフは、加熱処理前 (As depo.) の各膜の膜厚であり、各膜の右側に示す棒グラフは、加熱処理後 (After O2 Annealing) の各膜の膜厚である。また、斜線の棒グラフは、金属膜 (metal) または金属窒化膜の膜厚であり、白の棒グラフは、酸化された膜 (Oxide) の膜厚である。

[0824]

以上より、金属窒化膜 (窒化タンタル膜および窒化チタン膜) は酸化されにくく、特に窒化タンタル膜は酸化されにくいことが分かった。

[0825]

<窒化タンタルの成膜条件依存性>

導電性を有する窒化タンタルは化学量論比となっていないため、酸化が起き得る。例えば、窒素濃度が低い窒化タンタルは導電性が高いが酸化されやすいとされている。そこで、本項では、窒化タンタルの成膜条件依存性について説明する。

[0826]

はじめに、成膜条件の異なる3つの窒化タンタル (第1乃至第3の窒化タンタル) を形成した。

[0827]

第1乃至第3の窒化タンタルは、スパッタリング法によって、Taを含むターゲットを用いて、アルゴンと窒素を含む雰囲気にて、室温にて形成した。第1乃至第3の窒化タンタルに共通する成膜条件として、 N_2 流量比を25%、圧力を0.5 Paとした。

[0828]

第1の窒化タンタルは、DC電力を2.0 kWとして膜厚が20 nmとなるよう成膜された単層の窒化タンタルである。第2の窒化タンタルは、DC電力を0.5 kWとして膜厚が20 nmとなるよう成膜された単層の窒化タンタルである。第3の窒化タンタルは、DC電力を1.0 kWとし

て、膜厚が20nmとなるよう成膜された単層の窒化タンタルである。

[0829]

以降では、第1の窒化タンタルをN-poor TaNxと表記する場合がある。また、第2の窒化タンタルをN-rich TaNx-1と表記する場合がある。また、第3の窒化タンタルをN-rich TaNx-2と表記する場合がある。

[0830]

[組成及び抵抗値]

成膜条件の異なる3つの窒化タンタルの比率(Ratio)及び抵抗率(Resistivity)を表3に示す。なお、表3に示す比率は、タンタルに対する窒素の比(N/Ta)であり、XPSより算出した。

[0831]

[表3]

Split	Ratio	Resistivity
	N/Ta	Ohm cm
N-poor TaNx	0.63	5.8×10^{-4}
N-rich TaNx-1	1.27	3.0×10^{-3}
N-rich TaNx-2	1.22	3.1×10^{-4}

[0832]

[シート抵抗]

次に、第1乃至第3の窒化タンタルのいずれかと、金属酸化物とを有する試料を作製し、当該金属酸化物の深さ方向のシート抵抗を測定した。図62Aにシート抵抗を測定する際に使用する試料の積層構造を示す。

[0833]

ここで、上記試料の作製方法について説明する。石英基板を用意し、当該石英基板上に、スパッタリング法により、In:Ga:Zn=1:1:1.2[原子数比]の酸化物ターゲットを用いて、膜厚100nmの金属酸化物を形成した。当該金属酸化物はCAAC構造を有するIGZOである。

[0834]

次に、窒素ガスと酸素ガスの流量比を4:1として、450°Cの温度で1時間の加熱処理を行った後、金属酸化物上に、第1乃至第3の窒化タンタルのいずれかを形成した。次に、窒素雰囲気中で加熱処理を300°C、1時間行った。

[0835]

以上により、シート抵抗の測定に使用する試料を作製した。ここで、第1の窒化タンタルを有する試料を試料920Aと表記し、第2の窒化タンタルを有する試料を試料920Bと表記し、第3の窒化タンタルを有する試料を試料920Cと表記する。

[0836]

次に、金属酸化物の深さ方向のシート抵抗の測定方法について説明する。

[0837]

試料920A乃至試料920Cについて、ドライエッチング法を用いて、窒化タンタルの除去を行った。次に、各試料について、金属酸化物のシート抵抗を測定するステップ(ステップ1)を行った。次に、金属酸化物の一部をエッチングするステップ(ステップ2)を行った。次に、金属酸

化物の残膜厚を測定するステップ（ステップ3）を行った。以降ステップ1乃至ステップ3をシート抵抗が測定器のオーバーレンジである $6 \times 10^6 \Omega / \text{square}$ になるまで繰り返した。

[0838]

以上より、金属酸化物の深さ方向のシート抵抗を測定することができる。なお、試料920Aについては、80nm前後の金属酸化物をエッチングしても、シート抵抗がオーバーレンジ（measurement limit）とならなかった。

[0839]

図62Bに、各試料が有する金属酸化物の深さ方向のシート抵抗のプロファイルを示す。図62Bにおいて、横軸は金属酸化物の表面からの深さ（Depth）[nm]であり、縦軸は金属酸化物のシート抵抗（Sheet Resistance of CAAC-IGZO） $[\Omega / \text{square}]$ である。図62Bに示す菱形印は、試料920Aにおけるシート抵抗のプロファイルであり、図62Bに示す三角印は、試料920Bにおけるシート抵抗のプロファイルであり、図62Bに示す丸印は、試料920Cにおけるシート抵抗のプロファイルである。

[0840]

図62より、第1乃至第3の窒化タンタルのいずれにおいても金属酸化物と接合させることで、金属酸化物にn型層が広がることが分かった。特に、金属酸化物と第1の窒化タンタルとを接合させた場合に、最も深くn型層が広がることが分かった。

[0841]

< Id-Vg 特性1 >

本項では、上記第1乃至第3の窒化タンタルを用いたトランジスタを作製し、当該トランジスタの Id-Vg 特性を測定した。なお、本項で作製したトランジスタは、図2Bに示すトランジスタ200に対応する。

[0842]

具体的には、ソース電極又はドレイン電極として機能する導電体242に、第1乃至第3の窒化タンタルのいずれか一を用いた。ここで、第1の窒化タンタルを導電体242に用いたトランジスタをトランジスタ930Aと表記し、第2の窒化タンタルを導電体242に用いたトランジスタをトランジスタ930Bと表記し、第3の窒化タンタルを導電体242に用いたトランジスタをトランジスタ930Cと表記する。

[0843]

トランジスタ930A乃至トランジスタ930Cそれぞれに対して、 Id-Vg 特性を測定した。なお、 Id-Vg 特性を測定したトランジスタ930A乃至トランジスタ930Cそれぞれの、L長の設計値は60nmであり、W長の設計値は25nmである。

[0844]

図63A乃至図63Cにトランジスタ930A乃至トランジスタ930Cの Id-Vg 特性を示す。図63A乃至図63Cにおいて、横軸はVg [V]であり、縦軸はId [A]である。図63Aは、トランジスタ930Aの Id-Vg 特性であり、図63Bは、トランジスタ930Bの Id-Vg 特性であり、図63Cは、トランジスタ930Cの Id-Vg 特性である。

[0845]

また、図63D乃至図63Fに、トランジスタ930A乃至トランジスタ930Cの断面TEM像を示す。なお、断面TEM像が撮影されたトランジスタ930A乃至トランジスタ930Cそれ

ぞれの、L長の設計値は60nmであり、W長の設計値は60nmである。

[0846]

図63Aより、導電体242として第1の窒化タンタル(N-poor TaNx)を用いると、トランジスタはノーマリオン特性になることが分かった。これは、第2の窒化タンタル(N-rich TaNx-1)及び第3の窒化タンタル(N-rich TaNx-2)と比較して、第1の窒化タンタルは金属酸化物中にn型層を広げやすいという図62Bの結果と矛盾しない。

[0847]

また、導電体242として第1の窒化タンタルを用いたトランジスタでは、Ionが低くなっている。これは図63Dに示すように、酸化物230b上の導電体242が酸化しすぎているためと推定される(Oxidized TaNx)。

[0848]

導電体242として第2の窒化タンタルを用いると、トランジスタはON/OFF特性が得られているが、オン電流が小さい。

[0849]

導電体242として第3の窒化タンタルを用いると、トランジスタはON/OFF特性が得られ、導電体242として第2の窒化タンタルを用いたトランジスタと比較してオン電流が大きい。

[0850]

< Id-Vg 特性2 >

本項では、上記第1の窒化タンタルを用いたトランジスタを2つ作製し、当該トランジスタの Id-Vg 特性を測定した。なお、本項で作製した2つのトランジスタの一方は、図2Bに示すトランジスタ200に対応し、他方は、図6Bに示すトランジスタに対応する。以降では、本項で作製した2つのトランジスタの一方をトランジスタ930Dと表記し、本項で作製した2つのトランジスタの他方をトランジスタ930Eと表記する。

[0851]

トランジスタ930Dにおいて、ソース電極又はドレイン電極として機能する導電体242として、第1の窒化タンタルを用いた。なお、導電体242の膜厚を20nmとした。

[0852]

トランジスタ930Eにおいて、導電体242a1及び導電体242b1として、第2の窒化タンタルを用い、導電体242a2及び導電体242b2として、第1の窒化タンタルを用いた。別言すると、金属酸化物と第1の窒化タンタルとの間に第2の窒化タンタルを挿入した(Inserted N-rich layer)。なお、導電体242a1及び導電体242b1それぞれの膜厚を1nmとし、導電体242a2及び導電体242b2それぞれの膜厚を19nmとした。トランジスタ930Eの断面模式図を図64Cに示す。

[0853]

図64A及び図64Bに、トランジスタ930D及びトランジスタ930Eの Id-Vg 特性を示す。図64A及び図64Bにおいて、横軸はVg [V] であり、縦軸はId [A] である。図64Aは、トランジスタ930Dの Id-Vg 特性であり、図64Bは、トランジスタ930Eの Id-Vg 特性である。

[0854]

図64Bに示すように、導電体242の上層(導電体242a2及び導電体242b2)として

第1の窒化タンタル（N-poor TaN_x）を用いても、導電体242の下層（導電体242a1及び導電体242b1）として第2の窒化タンタル（N-rich TaN_x）を1nm設けることで、マイナスシフトを抑制できる。

[0855]

以上より、金属酸化物と窒化タンタルとの界面は、トランジスタの特性に与える影響が大きいことが分かる。

[0856]

<金属酸化物における応力の影響>

トランジスタの作製工程において、応力が作製工程、及びトランジスタの電気特性に影響を与えることがある。本項では、金属酸化物における応力の影響について説明する。

[0857]

上述した第3の窒化タンタル（N-rich TaN_{x-2}と表記）、及びCAAC構造を有する金属酸化物（CAAC-IGZOと表記）の薄膜応力（Compressive stress）を表4に示す。

[0858]

[表4]

film	Compressive stress
CAAC-IGZO	487 MPa
N-rich TaN _{x-2}	2,403 MPa

[0859]

表4に示すように、CAAC構造を有する金属酸化物と比較して、第3の窒化タンタルの圧縮応力は大きいことが分かった。したがって、金属酸化物上に第3の窒化タンタルを形成する場合、第3の窒化タンタル下の金属酸化物が押し広げられる方向に応力が金属酸化物に印加され、当該応力により金属酸化物に歪みが生じる可能性がある。

[0860]

実施の形態1で説明したように、当該歪みにより、金属酸化物に酸素欠損が生成されやすくなることが示唆される。第3の窒化タンタル下に多量の酸素欠損が形成され、酸素欠損に水素が入ることによってドナーが形成される。

[0861]

以上から、第3の窒化タンタルを本発明の一態様に係るトランジスタの導電体242に適用することで、導電体242付近の金属酸化物に安定なn型領域が形成されると推定される。これにより、トランジスタのI_{on}を向上させることができる。

[0862]

なお、導電体242に好適な導電体として第3の窒化タンタルを例示したが、金属酸化物よりも圧縮応力が大きい導電体を導電体242に適用するとよい。

[0863]

<トランジスタのI_{on}の応力依存性>

本項では、トランジスタのI_{on}の応力依存性について説明する。具体的には、応力の異なる導電体をソース電極及びドレイン電極に用いたトランジスタを作製し、当該トランジスタのI_d-V_g特性を測定した。

[0864]

成膜条件、及び積層構造を異ならせることで、応力の異なる4つの導電体（第1乃至第4の導電体）を形成した。以降では、第1の導電体、第2の導電体、第3の導電体、及び第4の導電体をそれぞれ、Split 1、Split 2、Split 3、及びSplit 4と表記する場合がある。

[0865]

第1の導電体は、膜厚が20nmの第3の窒化タンタルの単層（Single layer）で構成される。

[0866]

第2の導電体は、膜厚が5nmの第3の窒化タンタルと、膜厚が15nmの第2の窒化タンタルとの積層構造で構成される。

[0867]

第3の導電体は、膜厚が5nmの第3の窒化タンタルと、膜厚が15nmの窒化タンタルとの積層構造で構成される。なお、膜厚が15nmの窒化タンタルは、N₂流量比を25%、DC電力を1.0kW、圧力を1.2Paとして成膜した。他の成膜条件は、第3の窒化タンタルの成膜条件と同じである。

[0868]

第4の導電体は、膜厚が5nmの第3の窒化タンタルと、膜厚が15nmの窒化チタンとの積層構造で構成される。なお、窒化チタンは、CVD法を用いて、基板温度を400℃として成膜した。

[0869]

図65に、第1乃至第4の導電体それぞれの応力を示す。図65において、縦軸は応力（Stress）[MPa]である。応力が正では、導電体は引っ張り応力（Tensile）を有し、応力が負では、導電体は圧縮応力（Compressive）を有する。

[0870]

図65に示すように、第1乃至第3の導電体は圧縮応力を有し、第4の導電体は引張応力を有することが分かった。

[0871]

次に、第1乃至第4の導電体を用いて、トランジスタを作製した。本項で作製したトランジスタは、図1B又は図6Bに示すトランジスタ200に対応する。トランジスタ200の導電体242は、ソース電極またはドレイン電極として機能する。

[0872]

以降では、第1の導電体を導電体242に用いたトランジスタをトランジスタ950Aと表記し、第2の導電体を導電体242に用いたトランジスタをトランジスタ950Bと表記し、第3の導電体を導電体242に用いたトランジスタをトランジスタ950Cと表記し、第4の導電体を導電体242に用いたトランジスタをトランジスタ950Dと表記する。

[0873]

なお、トランジスタ950A乃至トランジスタ950Dにおいて、酸化物230bと接する導電体242の下層として、第3の窒化タンタルを用いた。よって、トランジスタ950A乃至トランジスタ950Dにおいて、酸化物230bと導電体242の界面反応は大きく異なっていないと推測される。

[0874]

トランジスタ950A乃至トランジスタ950Dにおいて、 I_d-V_g 特性を測定し、 I_{on} を算出した。

[0875]

図66に、各トランジスタの I_{on} の結果を示す。図66において、縦軸は I_{on} [μA]である。図66に示す I_{on} は、 $V_g = V_{sh} + 2.5 V$ 、 $V_d = 1.2 V$ 、 $V_{bg} = 0 V$ として、算出した。

[0876]

図66より、導電体242の圧縮応力が大きいほど、 I_{on} が大きくなる傾向が確認された。したがって、導電体242付近の酸化物230bでは、キャリア濃度が高くなっていることが示唆される。

[0877]

<ソース電極またはドレイン電極の面積に対するチャネル形成領域の面積の比と、オン電流の関係>

ここでは、ソース電極またはドレイン電極の面積に対するチャネル形成領域の面積の比と、オン電流 I_{on} との関係を調べた結果を説明する。

[0878]

本項では、4つのトランジスタ（トランジスタ970A乃至トランジスタ970D）を作製した。作製した4つのトランジスタは、チャネル幅が異なる。具体的には、チャネル幅の設計値は、トランジスタ970Aでは45nmとし、トランジスタ970Bでは60nmとし、トランジスタ970Cでは90nmとし、トランジスタ970Dでは120nmとした。なお、当該4つのトランジスタはいずれも、チャネル長の設計値を60nmとした。また、当該4つのトランジスタの構成は、上述のトランジスタ950Aの構成と同じである。

[0879]

チャネル形成領域の面積は、トレンチの領域の面積とする。以降では、チャネル形成領域の面積を A_{Trench} と表記し、ソース電極またはドレイン電極の面積を $A_{S/D\ electrode}$ と表記する。

[0880]

作製した4つのトランジスタのそれぞれに対して、 I_d-V_g 特性を測定した。なお、 I_d-V_g 特性の測定では、ドレイン電圧 V_d を1.2Vとした。また、測定した I_d-V_g 特性からしきい値電圧 V_{th} を算出し、トップゲート電圧が $V_{th} + 1.0$ [V]におけるオン電流 I_{on} を算出した。

[0881]

ソース電極またはドレイン電極の面積に対するチャネル形成領域の面積の比と、オン電流との関係を図67に示す。図67では、縦軸は、チャネル幅1 μm あたりのオン電流 I_{on} [$A/\mu m$]を示し、横軸は、ソース電極またはドレイン電極の面積に対するチャネル形成領域の面積の比 ($A_{Trench}/A_{S/D\ electrode}$) を示す。

[0882]

図67の黒丸印で示すプロットは、トランジスタ970A乃至トランジスタ970Dの結果である。なお、図67の黒ひし形印で示すプロットは、他社から報告されたトランジスタの結果を参考に図示したものである。黒ひし形印で示すプロットは、具体的には、ドレイン電圧 V_d が0.8Vであり、かつ、ソース電極またはドレイン電極の形状が長方形であると仮定して得られた結果を図

示したものである。

[0883]

図67より、上述のトランジスタ950Aと同じ構成を有するトランジスタは、どの面積比においてもオン電流 I_{on} が大きいことが分かった。したがって、第3の窒化タンタルを本発明の一態様に係るトランジスタの導電体242に適用することで、導電体242付近の金属酸化物に安定なn型領域が形成され、トランジスタの I_{on} が向上したと推定される。以上より、本発明の一態様に係るトランジスタの導電体242として、第3の窒化タンタルを用いることが好ましい。

[0884]

本実施例は、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

[実施例9]

[0885]

本実施例では、バッファ層の酸素ブロック性、及びバッファ層の有無による I_d-V_g 特性の影響について説明する。

[0886]

<酸素ブロック性>

本項では、バッファ層の酸素ブロック性について評価した。具体的には、バッファ層を有する試料を作製し、当該試料に対してSIMS分析を行った。

[0887]

本項で作製した試料の積層構造を図68Aに示す。

[0888]

ここで、上記試料の作製方法について説明する。シリコン基板（図68Aでは、Si wafer）上に、熱酸化処理を用いて膜厚100nmの酸化シリコン膜を形成し、当該酸化シリコン膜上に、PECVD法を用いて膜厚が100nmの第1の酸化窒化シリコン膜を形成し、当該第1の酸化窒化シリコン膜上に、膜厚が10nmのバッファ層（Buffer layer）を形成した。なお、バッファ層は、スパッタリング法によって、 $In:Ga:Zn=1:3:4$ [原子数比] の酸化物ターゲットを用いて、成膜した。

[0889]

次に、上記バッファ層上に、PECVD法を用いて膜厚が50nmの第2の酸化窒化シリコン膜を形成し、当該第2の酸化窒化シリコン膜上に、PECVD法を用いて、 ^{18}O を含む第3の酸化窒化シリコン膜（図68Aでは、 ^{18}O added layer）を膜厚が50nmとなるよう成膜し、当該第3の酸化窒化シリコン膜上に、スパッタリング法を用いて、窒化シリコン膜（図68Aには図示せず）を成膜した。

[0890]

なお、図68Aに示すバッファ層の下方に位置する SiO_x は、酸化シリコン膜及び第1の酸化窒化シリコン膜に対応する。また、図68Aに示すバッファ層の上方に位置する SiO_x は、第2の酸化窒化シリコン膜に対応する。

[0891]

上記試料を2分割した。2分割した試料の一方に対して、窒素雰囲気中で加熱処理を400℃、8時間行った。なお、2分割した試料の他方に対して、加熱処理は行っていない。

[0892]

上記2つの試料に対して、SIMS分析を行った。なお、当該SIMS分析の分析方向は、基板側から窒化シリコン膜に向かう方向である。当該SIMS分析により、各試料における酸素 (^{18}O) のプロファイルを取得した。

[0893]

図68Bに、各試料における酸素 (^{18}O) プロファイルの結果を示す。図68Bでは、横軸は膜厚方向の深さ (Depth) [nm] であり、縦軸は ^{18}O 濃度 (^{18}O concentration) [atoms/cm³] である。図68Bに示す点線は加熱処理を行っていない試料 (Before annealing) の酸素プロファイルであり、図68Bに示す実線は加熱処理を行った試料 (After annealing) の酸素プロファイルである。

[0894]

図68Bより、加熱処理を行うことで、バッファ層より上側では酸素の拡散が見られるが、バッファ層の下方には酸素が拡散していないことが分かる。したがって、バッファ層の酸素ブロック性が確認できた。

[0895]

金属酸化物をチャネル形成領域に有するトランジスタの作製工程において、チャネルのキャリア濃度の増加を抑制するために、金属酸化物のチャネル形成領域に上側および/または下側から酸素が供給されることがある。金属酸化物の下側から酸素を供給すると、金属酸化物とソース電極又はドレイン電極との界面に酸素が多量に供給されることになる。そこで、金属酸化物の下に酸素ブロック性を有するバッファ層を設けることで、下側から金属酸化物への酸素の混入を抑制できる。

[0896]

<バッファ層の有無による $I_d - V_g$ 特性の影響>

本項では、バッファ層の有無による、トランジスタの $I_d - V_g$ 特性の影響について説明する。

[0897]

本項では、バッファ層を有するトランジスタ、及びバッファ層を有さないトランジスタを用意した。当該2つのトランジスタは、図1Bに示すトランジスタ200に対応し、バッファ層を酸化物230aに適用する。つまり、バッファ層を有さないトランジスタは、酸化物230が、酸化物230bの単層構造である。

[0898]

バッファ層を有するトランジスタは、酸化物230aとして、スパッタリング法によって、膜厚が10nmの金属酸化物を形成した。酸化物230aは、 $\text{In} : \text{Ga} : \text{Zn} = 1 : 3 : 4$ [原子数比] の酸化物ターゲットを用いて、 O_2 流量を100%、温度を300℃として、成膜した。

[0899]

また、バッファ層を有するトランジスタ及びバッファ層を有さないトランジスタは共に、酸化物230bとして、スパッタリング法によって、膜厚が15nmの金属酸化物を形成した。酸化物230bは、 $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 1$ [原子数比] の酸化物ターゲットを用いて、 O_2 流量を100%、温度を300℃として、成膜した。

[0900]

上記トランジスタにおいて、 $I_d - V_g$ 特性を測定した。

[0901]

図69Aに、各トランジスタの I_d-V_g 特性を測定した結果を示す。図69Aにおいて、横軸は V_{gs} [V]であり、縦軸は I_d [A]である。図69Aに示す点線は、バッファ層を有さないトランジスタの I_d-V_g 特性であり、図69Aに示す実線は、バッファ層を有するトランジスタの I_d-V_g 特性である。

[0902]

図69Aより、バッファ層を有さないトランジスタの I_{on} は小さい。一方、バッファ層を有さないトランジスタの I_{on} と比較して、バッファ層を有するトランジスタの I_{on} は大きい。つまり、バッファ層を設けることで、トランジスタの I_{on} が増加することがわかった。

[0903]

図69Bに、金属酸化物への酸素供給に関する模式図を示す。図69Bに示すように、バッファ層を設けることで、下からの金属酸化物への酸素供給量は低減するが、上からセルフアラインで金属酸化物に酸素を供給することで、微細なトランジスタにおいても良好な電気特性を得ることができる。

[0904]

本実施例は、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

[実施例10]

[0905]

本実施例では、金属酸化物の結晶性、および金属酸化物を有するトランジスタの電気特性を評価した。

[0906]

<金属酸化物の結晶性>

本項では、金属酸化物の結晶性を評価した結果について説明する。具体的には、2種類の金属酸化物を用意し、平面TEM観察を行った。さらに、観察された平面TEM像に対して高速フーリエ変換(FFT)を行った。

[0907]

はじめに、結晶性を評価した2種類の金属酸化物(第1の金属酸化物、及び第2の金属酸化物)について説明する。第1の金属酸化物は、 $In:Ga:Zn=1:1:1$ [原子数比]の酸化物ターゲットを用いて、スパッタリング法によって成膜した。第2の金属酸化物は、 $In:Ga:Zn=1:1:1.2$ [原子数比]の酸化物ターゲットを用いて、スパッタリング法によって成膜した。以降では、第1の金属酸化物をConv. CAAC-IGZOと表記し、第2の金属酸化物をZn-rich CAAC-IGZOと表記する場合がある。

[0908]

図70Aに第1の金属酸化物の平面TEM像を示し、図70Bに第2の金属酸化物の平面TEM像を示す。また、図70Cに第1の金属酸化物のFFT像を示し、図70Dに第2の金属酸化物のFFT像を示す。

[0909]

図70Cおよび図70Dより、第1の金属酸化物及び第2の金属酸化物それぞれのFFT像において、CAAC由来の解析スポットが ab 面で確認された。また、図70Dに示すように、第2の金属酸化物のFFT像では、CAAC由来の解析スポットが ab 面で明確に確認された。

[0910]

<金属酸化物を有するトランジスタの電気特性>

本項では、金属酸化物を有するトランジスタの電気特性を評価した結果について説明する。具体的には、上記第2の金属酸化物をチャンネル形成領域に有するトランジスタを作製し、当該トランジスタの $I_d - V_g$ 特性を測定した。

[0911]

上記トランジスタにおいて、L長の設計値は60nmであり、W長の設計値は60nmである。

[0912]

上記トランジスタに対して、 V_{ds} を1.2Vとして $I_d - V_g$ 特性を測定した。なお、 $I_d - V_g$ 特性を測定する際のバックゲート電圧 (V_{bg}) は、-6V、-4V、-2V、0V、2V、4V、または6Vとした。

[0913]

図71に、トランジスタの $I_d - V_g$ 特性を示す。図71において、横軸は V_g [V] であり、縦軸は I_d [A] である。なお、図71には、 I_d の検出下限 (Detection limit) を一点鎖線で示している。

[0914]

図71より、オフ電流に対するオン電流の比 (I_{on}/I_{off}) は 10^8 以上であった。

[0915]

また、上記トランジスタに対して、 V_{ds} を1.2Vとし、 V_{bg} を0Vとして、 $I_d - V_g$ 特性を測定した。なお、 $I_d - V_g$ 特性を測定する際の温度は、-40°C、27°C、または85°Cとした。

[0916]

図72に、トランジスタの $I_d - V_g$ 特性及び相互コンダクタンス (g_m) カーブを示す。図72において、横軸は V_g [V] であり、第1縦軸は I_d [A] であり、第2縦軸は g_m [μS] である。図72に示す点線は、温度が-40°Cにおける $I_d - V_g$ 特性であり、図72に示す破線は、温度が27°Cにおける $I_d - V_g$ 特性であり、図72に示す実線は、温度が85°Cにおける $I_d - V_g$ 特性である。なお、図72には、 I_d の検出下限 (Detection limit) を一点鎖線で示している。

[0917]

当該トランジスタにおいて、 $I_d = 1 pA$ における V_{th} は-0.11V、S値は85mV/déc、 g_m は5.3 μS という結果が得られた。

[0918]

<トランジスタの電気特性ばらつき>

本項では、実施の形態2で説明した多点測定が可能なTEGを作製し、トランジスタの電気特性ばらつきについて評価した。

[0919]

多点測定が可能なTEGにおいて、マルチプレクサMUXX、マルチプレクサMUXY、アナログスイッチASX、及びアナログスイッチASYはそれぞれ、CMOS回路で構成した。つまり、マルチプレクサMUXX、マルチプレクサMUXY、アナログスイッチASX、及びアナログスイッチASYを含む周辺回路をSiトランジスタで形成した。

[0920]

また、トランジスタ $T_r [1, 1]$ 乃至トランジスタ $T_r [m, n]$ として、実施の形態1で説明したトランジスタ200を作製した。つまり、トランジスタ $T_r [1, 1]$ 乃至トランジスタ $T_r [m, n]$ は、チャンネル形成領域に金属酸化物を有する。具体的には、トランジスタ T_r の第1のゲートは、実施の形態1で説明した導電体260に対応し、トランジスタ T_r の第2のゲートは、実施の形態1で説明した導電体205に対応し、トランジスタ T_r のソースまたはドレインは、実施の形態1で説明した導電体242aもしくは導電体242bまたは領域230baもしくは領域230bbに対応する。

[0921]

また、 m 及び n をそれぞれ128とした。また、各トランジスタの設計値は、チャンネル長200nm、チャンネル幅60nmとした。

[0922]

チャンネル形成領域に上記第1の金属酸化物を有するトランジスタを含むTEGを、TEG960Aと表記し、チャンネル形成領域に上記第2の金属酸化物を有するトランジスタを含むTEGを、TEG960Bと表記する。

[0923]

TEG960A及びTEG960Bのそれぞれで、トランジスタの $I_d - V_g$ 特性を測定し、測定した $I_d - V_g$ 特性からしきい値電圧(V_{th})、 S 値、 g_m 、及び I_{on} を算出した。なお、 V_{th} は線形外挿を用いて算出した。

[0924]

図73A及び図73Bに、測定した V_{th} のマップを示す。図73Aは、TEG960Aにおける V_{th} のマップであり、図73Bは、TEG960Bにおける V_{th} のマップである。

[0925]

図74A乃至図74Dに、 V_{th} 、 S 値、 g_m 、及び I_{on} のヒストグラムを示す。図74Aは、TEG960AまたはTEG960Bに含まれる16384個のトランジスタに対して算出された V_{th} のヒストグラムであり、図74Bは、TEG960AまたはTEG960Bに含まれる16384個のトランジスタに対して算出された S 値のヒストグラムであり、図74Cは、TEG960AまたはTEG960Bに含まれる16384個のトランジスタに対して算出された g_m のヒストグラムであり、図74Dは、TEG960AまたはTEG960Bに含まれる16384個のトランジスタに対して算出された I_{on} のヒストグラムである。図74A乃至図74Dにおいて、縦軸は頻度(Frequency)である。

[0926]

図74Aより、TEG960Bに含まれるトランジスタは、TEG960Aに含まれるトランジスタより V_{th} の中央値が3%高く、よりノーマリーオフであった。また、図74B乃至図74Dより、TEG960Bに含まれるトランジスタは、TEG960Aに含まれるトランジスタと比較して、 S 値、 g_m 、 I_{on} ではそれぞれ3%、9%、7%良好な値を示した。

[0927]

また、 V_{th} の半値全幅(FWHM)は、TEG960Bに含まれるトランジスタにおいて117mV、TEG960Aに含まれるトランジスタにおいて121mVであった。この結果は、図70A乃至図70Dで示されている結晶配向の揺らぎに対応している。

[0928]

本実施例は、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

[実施例11]

[0929]

本実施例では、本実施の形態で説明したトランジスタを試作し、当該トランジスタの電気特性を測定した。本実施例では、2つのトランジスタ（トランジスタ800Aおよびトランジスタ800B）を試作した。なお、試作したトランジスタの設計値は、トランジスタ800Aでは、チャネル長60nm、チャネル幅60nmとした。また、トランジスタ800Bでは、チャネル長200nm、チャネル幅60nmとした。

[0930]

はじめに、トランジスタ800Aおよびトランジスタ800Bの作製方法について説明する。なお、トランジスタ800Aおよびトランジスタ800Bの断面構造は図1A乃至図1Dを援用できる。また、作製方法の詳細については実施の形態1を参照できる。また、トランジスタ800Aおよびトランジスタ800Bの構成は、チャネル長の設計値が異なる以外は共通している。

[0931]

絶縁体212は、窒化シリコンを用いた。また、絶縁体214は、酸化アルミニウムを用いた。また、絶縁体216は、酸化シリコンを用いた。なお、絶縁体212、絶縁体214、及び絶縁体216は、パルスDCスパッタリング法で成膜した。

[0932]

導電体205aは、窒化チタン膜を用いて形成した。また、導電体205bは、タングステン膜を用いて形成した。なお、当該窒化チタン膜、及び当該タングステン膜は、メタルCVD法で成膜した。

[0933]

絶縁体222は、ALD法で成膜した、酸化ハフニウムを用いた。また、絶縁体224は、スパッタリング法で成膜した、酸化シリコンを用いた。

[0934]

酸化物230aは、DCスパッタリング法で成膜した、膜厚が10nmのIn-Ga-Zn酸化物（IGZOともいう）を用いた。なお、酸化物230aの成膜には、In:Ga:Zn=1:3:4 [原子数比] の酸化物ターゲットを用いた。

[0935]

酸化物230bは、DCスパッタリング法で成膜した、膜厚が15nmのIn-Ga-Zn酸化物を用いた。なお、酸化物230bの成膜には、In:Ga:Zn=1:1:1 [原子数比] の酸化物ターゲットを用いた。

[0936]

導電体242aおよび導電体242bは、スパッタリング法で成膜した、膜厚が20nmの窒化タンタル膜を用いて形成した。なお、導電体242aおよび導電体242bとなる導電膜は、金属タンタルターゲットを用い、窒素を含む雰囲気下で成膜した。

[0937]

絶縁体271aおよび絶縁体271bは、窒化シリコン膜と、当該窒化シリコン膜上の酸化シリ

コン膜との積層体を用いて形成した。なお、当該窒化シリコン膜、及び当該酸化シリコン膜は、スパッタリング法で成膜した。

[0938]

絶縁体275は、スパッタリング法で成膜した酸化アルミニウムと、当該酸化アルミニウム上にALD法で成膜した窒化シリコンとの積層体を用いた。

[0939]

絶縁体280は、スパッタリング法で成膜した酸化シリコン膜を用いて形成した。

[0940]

絶縁体252は、ALD法で成膜した酸化アルミニウム膜を用いて形成した。また、絶縁体250は、CVD法で成膜した酸化シリコン膜を用いて形成した。また、絶縁体254は、ALD法で成膜した酸化ハフニウム膜と、当該酸化ハフニウム膜上にALD法で成膜した窒化シリコン膜との積層体を用いて形成した。

[0941]

導電体260aは、メタルCVD法で成膜した、窒化チタン膜を用いて形成した。また、導電体260bは、メタルCVD法で成膜した、タングステン膜を用いて形成した。

[0942]

絶縁体282は、スパッタリング法で成膜した、酸化アルミニウムを用いた。

[0943]

絶縁体283は、第1の窒化シリコンと、第1の窒化シリコン上の第2の窒化シリコンとの積層体を用いた。なお、第1の窒化シリコンは、スパッタリング法で成膜した。また、第2の窒化シリコンは、ALD法で成膜した。

[0944]

絶縁体274は、CVD法で成膜した、酸化窒化シリコンを用いた。また、絶縁体285は、スパッタリング法で成膜した、酸化シリコンを用いた。

[0945]

絶縁体241a、および絶縁体241bのそれぞれは、第1の絶縁体と第2の絶縁体の積層体を用いた。第1の絶縁体は、ALD法で成膜した酸化アルミニウム膜を用いて形成し、第2の絶縁体は、ALD法で成膜した窒化シリコン膜を用いて形成した。

[0946]

導電体240a、および導電体240bのそれぞれは、窒化チタン膜と、当該窒化チタン膜上のタングステン膜との積層膜を用いて形成した。なお、当該窒化チタン膜、および当該タングステン膜は、CVD法で成膜した。

[0947]

以上のようにして、トランジスタ800Aおよびトランジスタ800Bを作製した。

[0948]

図75Aは、試作したトランジスタの構造を示す模式図である。当該トランジスタは、上記実施の形態に示したトランジスタ200と同様の構成を有し、トップゲート電極 (Top Gate Electrode)、トップゲート電極側のゲート絶縁層 (Top Gate Insulator)、バックゲート電極 (Back Gate Electrode)、バックゲート電極側のゲート絶縁層 (バックゲート絶縁層ともいう)、ソースまたはドレインとして機能する電極 (S/

D Electrode)などを有する。また、当該トランジスタは、チャンネル形成領域にCAAC構造を有するIn-Ga-Zn酸化物(CAAC-IGZO)を含む。なお、バックゲート絶縁層は、第1の層(Back Gate Insulator 1)と、第1の層上の第2の層(Back Gate Insulator 2)の2層積層構造を有する。

[0949]

なお、図75Aに示すトップゲート電極(Top Gate Electrode)は、導電体260aおよび導電体260bに対応し、トップゲート電極側のゲート絶縁層(Top Gate Insulator)は、絶縁体252、絶縁体250、および絶縁体254に対応し、バックゲート電極(Back Gate Electrode)は、導電体205aおよび導電体205bに対応し、ソースまたはドレインとして機能する電極(S/D Electrode)は、導電体242aまたは導電体242bに対応し、第1の層(Back Gate Insulator 1)は、絶縁体222に対応し、第2の層(Back Gate Insulator 2)は、絶縁体224に対応する。

[0950]

図75Bは、試作したトランジスタ800Bにおける、チャンネル幅方向の断面図である。なお、上述したように、バックゲート電極側のゲート絶縁層(Back Gate Insulator)は、断面形状が異なる、第1の層および第2の層を有する。

[0951]

試作したトランジスタ800Bのチャンネル幅の実測値は37nmであった。なお図示しないが、試作したトランジスタ800Bのチャンネル長の実測値は247nmであった。また、試作したトランジスタ800Aのチャンネル幅の実測値は38nmであり、チャンネル長の実測値は92nmであった。

[0952]

次に、試作したトランジスタ(トランジスタ800Aおよびトランジスタ800B)のドレイン電流-トップゲート電圧特性を測定した。

[0953]

試作したトランジスタのドレイン電流-トップゲート電圧特性は、測定環境の温度が27°Cである条件において、ソースに対するトップゲート電圧が-2.5Vから+2.5Vまで、50mVおきに測定された。なお、ドレイン電流-トップゲート電圧特性を測定する際の、ソースに対するバックゲート電圧 V_{bs} は、-6V、-4V、-2V、0V、2V、4V、または6Vとした。また、ソースに対するドレイン電圧は0.05Vまたは2.5Vとした。

[0954]

図76A及び図76Bは、試作したトランジスタ800Aのドレイン電流-トップゲート電圧特性である。また、図77A及び図77Bは、試作したトランジスタ800Bのドレイン電流-トップゲート電圧特性である。図76A乃至図77Bにおいて、横軸はソースに対するトップゲート電圧 V_{gs} [V]であり、縦軸はドレイン電流 I_d [A]である。

[0955]

なお、図76A及び図77Aは、ソースに対するドレイン電圧を0.05Vとしたときのドレイン電流-トップゲート電圧特性の測定結果である。また、図76B及び図77Bは、ソースに対するドレイン電圧を2.5Vとしたときのドレイン電流-トップゲート電圧特性の測定結果である。

[0956]

図76A乃至図77Bより、ソースに対するバックゲート電圧 V_{bs} に応じて、試作したトランジスタのしきい値電圧が変化することを確認できた。

[0957]

また、本実施例では、トランジスタ800Aを含む評価用素子（TEGとも呼ぶ）を試作した。なお、評価用素子では、トランジスタ800Aが60000個並列接続される。

[0958]

図78A乃至図78Dを用いて、試作したTEGの容量—トップゲート電圧特性について説明する。

[0959]

図78A及び図78Bは、容量を説明する図である。図78A及び図78Bに示すGはトップゲート（第1のゲートともいう）であり、Sはソースであり、Dはドレインであり、BGはバックゲート（第2のゲートともいう）である。

[0960]

図78Aに示す容量 C_{gs} は、トップゲート—ソース間容量である。また、図78Aに示す容量 C_{gd} は、トップゲート—ドレイン間容量である。また、図78Bに示す容量 C_{gb} は、トップゲート—バックゲート間容量である。

[0961]

ここで、容量 C_{gs} と容量 C_{gd} との合成容量を、容量 C_{gc} とする。また、容量 C_{gc} と容量 C_{gb} との合成容量を、容量 C_{gg} とする。

[0962]

試作したTEGの容量—トップゲート電圧特性は、ソース電圧およびドレイン電圧が0.0Vであり、測定周波数が100kHzであり、測定環境の温度が27°Cである条件において、ソースに対するトップゲート電圧を−2.5Vから+2.5Vまで、50mVおきに測定された。なお、容量—トップゲート電圧特性を測定する際の、ソースに対するバックゲート電圧 V_{bs} は、−6V、−4V、−2V、0V、2V、4V、または6Vとした。

[0963]

図78C及び図78Dに、試作したTEGの容量—トップゲート電圧特性を示す。具体的には、図78Cは、試作したTEGの容量 C_{gc} —トップゲート電圧 V_{gs} 特性であり、図78Dは、試作したTEGの容量 C_{gg} —トップゲート電圧 V_{gs} 特性である。

[0964]

図78C及び図78Dにおいて、横軸はトップゲート電圧 V_{gs} [V] である。また、図78Cにおいて、縦軸はトランジスタ800Aを含むTEGの容量 C_{gc} [pF] である。また、図78Dにおいて、縦軸はトランジスタ800Aを含むTEGの容量 C_{gg} [pF] である。つまり、図78Cおよび図78Dに示す容量—トップゲート電圧特性は、トランジスタ800Aの容量—トップゲート電圧特性ともいえる。

[0965]

図78C及び図78Dより、トランジスタのしきい値電圧をバックゲート電圧によって制御できることが分かった。

[0966]

本実施例は、他の実施の形態および他の実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。

[符号の説明]

[0967]

ASX：アナログスイッチ、ASY：アナログスイッチ、BGL：配線、DL：配線、MUXX：マルチプレクサ、MUXY：マルチプレクサ、PC：周辺回路、SL：配線、TGL：配線、Tr：トランジスタ、TRA：トランジスタ群、WX：配線、WY：配線、100：容量素子、110：導電体、112：導電体、115：導電体、120：導電体、125：導電体、130：絶縁体、140：導電体、142：絶縁体、145：絶縁体、150：絶縁体、152：絶縁体、153：導電体、154：絶縁体、156：絶縁体、200：トランジスタ、200a：トランジスタ、200b：トランジスタ、205：導電体、205a：導電体、205b：導電体、210：絶縁体、212：絶縁体、214：絶縁体、216：絶縁体、217：絶縁体、218：導電体、222：絶縁体、224：絶縁体、224A：絶縁膜、230：酸化物、230a：酸化物、230A：酸化膜、230a1：酸化物、230a2：酸化物、230b：酸化物、230B：酸化膜、230ba：領域、230bb：領域、230bc：領域、230b1：酸化物、230b2：酸化物、240：導電体、240a：導電体、240b：導電体、241：絶縁体、241a：絶縁体、241b：絶縁体、242：導電体、242a：導電体、242a1：導電体、242a2：導電体、242A：導電膜、242b：導電体、242b1：導電体、242b2：導電体、242B：導電層、242c：導電体、243：酸化物、243a：酸化物、243b：酸化物、246：導電体、246a：導電体、246b：導電体、250：絶縁体、250a：絶縁体、250A：絶縁膜、250b：絶縁体、252：絶縁体、252A：絶縁膜、254：絶縁体、254A：絶縁膜、260：導電体、260a：導電体、260b：導電体、265：封止部、271：絶縁体、271a：絶縁体、271A：絶縁膜、271b：絶縁体、271B：絶縁層、271c：絶縁体、274：絶縁体、275：絶縁体、280：絶縁体、282：絶縁体、282a：絶縁体、282b：絶縁体、283：絶縁体、285：絶縁体、290：メモリデバイス、292：容量デバイス、292a：容量デバイス、292b：容量デバイス、294：導電体、294a：導電体、294b：導電体、300：トランジスタ、311：基板、313：半導体領域、314a：低抵抗領域、314b：低抵抗領域、315：絶縁体、316：導電体、320：絶縁体、322：絶縁体、324：絶縁体、326：絶縁体、328：導電体、330：導電体、350：絶縁体、352：絶縁体、354：絶縁体、356：導電体、400：開口領域、500：半導体装置、600：半導体装置、601：半導体装置、610：セルアレイ、610_n：セルアレイ、610_1：セルアレイ、711a：TEG、711b：TEG、712a：TEG、712b：TEG、713a：TEG、713b：TEG、715a：TEG、715b：TEG、800A：トランジスタ、800B：トランジスタ、900：TEG、910：層、920：層、960A：TEG、960B：TEG、1001：配線、1002：配線、1003：配線、1004：配線、1005：配線、1006：配線、1100：USBメモリ、1101：筐体、1102：キャップ、1103：USBコネクタ、1104：基板、1105：メモリチップ、1106：コントローラチップ、1110：SDカード、1111：筐体、1112：コネクタ、1113：基板、1114：メモリチップ、1115：コントローラチップ、1150：SSD、1151：筐体、1152：コネクタ、1153：基板、1154：メモリチップ、1155：メモリチップ、

1156 : コントローラチップ、1200 : チップ、1201 : パッケージ基板、1202 : バンプ、1203 : マザーボード、1204 : GPUモジュール、1211 : CPU、1212 : GPU、1213 : アナログ演算部、1214 : メモリコントローラ、1215 : インターフェース、1216 : ネットワーク回路、1221 : DRAM、1222 : フラッシュメモリ、1400 : 記憶装置、1411 : 周辺回路、1420 : 行回路、1430 : 列回路、1440 : 出力回路、1460 : コントロールロジック回路、1470 : メモリセルアレイ、1471 : メモリセル、1472 : メモリセル、1473 : メモリセル、1474 : メモリセル、1475 : メモリセル、1476 : メモリセル、1477 : メモリセル、1478 : メモリセル、1700 : 電子部品、1702 : プリント基板、1704 : 実装基板、1711 : モールド、1712 : ランド、1713 : 電極パッド、1714 : ワイヤ、1720 : 記憶装置、1721 : 駆動回路層、1722 : 記憶回路層、1730 : 電子部品、1731 : インターポーザ、1732 : パッケージ基板、1733 : 電極、1735 : 半導体装置、2700 : 製造装置、2701 : 大気側基板供給室、2702 : 大気側基板搬送室、2703a : ロードロック室、2703b : アンロードロック室、2704 : 搬送室、2706a : チャンバー、2706b : チャンバー、2706c : チャンバー、2706d : チャンバー、2761 : カセットポート、2762 : アライメントポート、2763a : 搬送ロボット、2763b : 搬送ロボット、2801 : ガス供給源、2802 : バルブ、2803 : 高周波発生器、2804 : 導波管、2805 : モード変換器、2806 : ガス管、2807 : 導波管、2808 : スロットアンテナ板、2809 : 誘電体板、2810 : 高密度プラズマ、2811 : 基板、2811_n : 基板、2811_{n-1} : 基板、2811_{n-2} : 基板、2811_1 : 基板、2811_2 : 基板、2811_3 : 基板、2812 : 基板ホルダ、2813 : 加熱機構、2815 : マッチングボックス、2816 : 高周波電源、2817 : 真空ポンプ、2818 : バルブ、2819 : 排気口、2820 : ランプ、2821 : ガス供給源、2822 : バルブ、2823 : ガス導入口、2824 : 基板、2825 : 基板ホルダ、2826 : 加熱機構、2828 : 真空ポンプ、2829 : バルブ、2830 : 排気口、2900 : マイクロ波処理装置、2901 : 石英管、2902 : 基板ホルダ、2903 : 加熱手段、5100 : 情報端末、5101 : 筐体、5102 : 表示部、5200 : ノート型情報端末、5201 : 本体、5202 : 表示部、5203 : キーボード、5300 : 携帯ゲーム機、5301 : 筐体、5302 : 筐体、5303 : 筐体、5304 : 表示部、5305 : 接続部、5306 : 操作キー、5400 : 据え置き型ゲーム機、5402 : コントローラ、5500 : スーパーコンピュータ、5501 : ラック、5502 : 計算機、5504 : 基板、5701 : 表示パネル、5702 : 表示パネル、5703 : 表示パネル、5704 : 表示パネル、5800 : 電気冷凍冷蔵庫、5801 : 筐体、5802 : 冷蔵室用扉、5803 : 冷凍室用扉

請求の範囲

[請求項 1]

酸化物と、
前記酸化物上の、第 1 の導電体、第 2 の導電体、及び第 1 の絶縁体と、
前記第 1 の導電体上、及び前記第 2 の導電体上の、第 2 の絶縁体と、
前記第 1 の絶縁体上の、第 3 の絶縁体と、
前記第 3 の絶縁体上の、第 3 の導電体と、
前記第 2 の絶縁体上、及び前記第 3 の導電体上の、第 4 の絶縁体と、
を有し、
前記第 4 の絶縁体は、前記第 2 の絶縁体の上面、および前記第 3 の導電体の上面と接し、
前記第 1 の絶縁体は、前記酸化物の上面、前記第 1 の導電体の側面、前記第 2 の導電体の側面、
及び前記第 2 の絶縁体の側面とそれぞれ接する領域を有し、
前記酸化物は、インジウムと、ガリウムと、アルミニウムと、亜鉛と、を有し、
前記第 1 の絶縁体、及び前記第 4 の絶縁体のそれぞれは、アルミニウムと、酸素と、を有し、
前記第 4 の絶縁体は、アモルファス構造を有し、
前記酸化物は、前記酸化物の下面から前記酸化物の上面に向かって、アルミニウムの濃度が高くなる濃度勾配を有する、
半導体装置。

[請求項 2]

請求項 1 において、
前記第 4 の絶縁体は、第 1 の積層体を有し、
前記第 1 の積層体は、第 1 の層と、前記第 1 の層上の第 2 の層とを有し、
前記第 1 の層は、膜厚が 3.0 nm 以上 8.0 nm 以下の領域を有する、
半導体装置。

[請求項 3]

請求項 1 または請求項 2 において、
前記第 1 の導電体、及び前記第 2 の導電体のそれぞれは、第 2 の積層体を有し、
前記第 2 の積層体は、第 3 の層と、前記第 3 の層上の第 4 の層とを有し、
前記第 3 の層、及び前記第 4 の層のそれぞれは、タンタルと、窒素と、を有し、
前記第 3 の層は、膜厚が 1.0 nm 以上 3.0 nm 以下の領域を有する、
半導体装置。

[請求項 4]

酸化物と、
前記酸化物上の、第 1 の導電体、第 2 の導電体、及び第 1 の絶縁体と、
前記第 1 の導電体上、及び前記第 2 の導電体上の、第 2 の絶縁体と、
前記第 1 の絶縁体上の、第 3 の絶縁体と、
前記第 3 の絶縁体上の、第 3 の導電体と、
前記第 2 の絶縁体上、及び前記第 3 の導電体上の、第 4 の絶縁体と、
前記酸化物の下方の、第 4 の導電体、及び第 5 の絶縁体と、
を有し、

前記第4の絶縁体は、前記第2の絶縁体の上面、および前記第3の導電体の上面と接し、
前記第1の絶縁体は、前記酸化物の上面、前記第1の導電体の側面、前記第2の導電体の側面、
及び前記第2の絶縁体の側面とそれぞれ接する領域を有し、
前記第4の導電体は、前記酸化物を介して、前記第3の導電体と重なる領域を有し、
前記第5の絶縁体は、前記第4の導電体と、前記酸化物との間に位置し、
前記酸化物は、インジウムと、ガリウムと、アルミニウムと、亜鉛と、を有し、
前記第1の絶縁体、及び前記第4の絶縁体のそれぞれは、アルミニウムと、酸素と、を有し、
前記第4の絶縁体は、アモルファス構造を有し、
前記酸化物は、前記酸化物の下面から前記酸化物の上面に向かって、アルミニウムの濃度が高く
なる濃度勾配を有する、
半導体装置。

[請求項5]

請求項4において、
前記第4の絶縁体は、第1の積層体を有し、
前記第1の積層体は、第1の層と、前記第1の層上の第2の層とを有し、
前記第1の層は、膜厚が3.0nm以上8.0nm以下の領域を有する、
半導体装置。

[請求項6]

請求項4または請求項5において、
前記第1の導電体、及び前記第2の導電体のそれぞれは、第2の積層体を有し、
前記第2の積層体は、第3の層と、前記第3の層上の第4の層とを有し、
前記第3の層、及び前記第4の層のそれぞれは、タンタルと、窒素と、を有し、
前記第3の層は、膜厚が1.0nm以上3.0nm以下の領域を有する、
半導体装置。

[請求項7]

酸化物と、
前記酸化物上の、第1の導電体、第2の導電体、及び第1の絶縁体と、
前記第1の導電体上、及び前記第2の導電体上の、第2の絶縁体と、
前記第1の絶縁体上の、第3の絶縁体と、
前記第3の絶縁体上の、第3の導電体と、
前記第2の絶縁体上、及び前記第3の導電体上の、第4の絶縁体と、
を有し、
前記第4の絶縁体は、前記第2の絶縁体の上面、および前記第3の導電体の上面と接し、
前記第1の絶縁体は、前記酸化物の上面、前記第1の導電体の側面、前記第2の導電体の側面、
及び前記第2の絶縁体の側面とそれぞれ接する領域を有し、
前記酸化物は、第1の金属酸化物層と、前記第1の金属酸化物上の第2の金属酸化物層と、を有
し、
前記第1の金属酸化物層は、インジウム、元素Mb、及び亜鉛の少なくとも一を有し、
前記第2の金属酸化物層は、インジウム、元素Mb、及亜鉛の少なくとも一と、アルミニウムと、
を有し、

前記元素Mbは、ガリウム、イットリウム、及び錫から選ばれる一又は複数であり、
前記第1の絶縁体、及び前記第4の絶縁体のそれぞれは、アルミニウムと、酸素と、を有し、
前記第4の絶縁体は、アモルファス構造を有し、
前記酸化物は、前記酸化物の下面から前記酸化物の上面に向かって、アルミニウムの濃度が高くなる濃度勾配を有する、
半導体装置。


[請求項8]

請求項7において、
前記第4の絶縁体は、第1の積層体を有し、
前記第1の積層体は、第1の層と、前記第1の層上の第2の層とを有し、
前記第1の層は、膜厚が3.0nm以上8.0nm以下の領域を有する、
半導体装置。


[請求項9]

請求項7または請求項8において、
前記第1の導電体、及び前記第2の導電体のそれぞれは、第2の積層体を有し、
前記第2の積層体は、第3の層と、前記第3の層上の第4の層とを有し、
前記第3の層、及び前記第4の層のそれぞれは、タンタルと、窒素と、を有し、
前記第3の層は、膜厚が1.0nm以上3.0nm以下の領域を有する、
半導体装置。


1A



1C



1B



1D




図2A




図2B






図3



4A



4B




図5A




図5B




図6A




図6B




図7A




図7B




図7C




図7D




図8A




図8B




図8C




図9A









図9B







11A




11C




11B




11D




12A




12C




12B




12D




13A




13C




13B




13D




14A




14C




14B




14D




15A




15C




15B




15D




16A




16C




16B




16D




17A




17C




17B




17D




18A




18C




18B




18D




19A




19C




19B




19D




20A




20C




20B




20D




21A




21C




21B




21D




22A




22C




22B




22D




24A




24C




24B




24D




25A



25C



25B



25D




图 26

2700




図27




图 28







图 29




30A




30B



30C




31
900



32A

900



32B

900




图 33




图34






図35



36A



36B







图37



38A




38B




39A

1471




39B

1472




39C

1473




39D

1474




39E

1475




39F

1476



39G

1477



39H

1478




图 40A




图 40B




図41A




図41B




图42A




图42B




图42C




图42D







图42E




☒ 43A




☒ 43B




☒ 43C




☒ 43D




☒ 43E



☒ 43F



☒ 43G



☒ 43H




図44




図45A




	試料D (0.31W/cm ²)	試料E (0.62W/cm ²)	試料F (1.24W/cm ²)
断面 STEM			

図45B




図46A

L7	窒化シリコン膜
L6	酸化アルミニウム膜
L5	ゲート電極
L4	ゲート絶縁膜
L3	金属酸化物膜
L2	窒化シリコン膜
L1	酸化シリコン膜
基板	シリコンウェハ

図46B




図47A


	試料H	試料I	試料J
第3の酸化アルミニウム膜	35nm(0.31W/cm ²)	35nm(0.62W/cm ²)	-
第2の酸化アルミニウム膜	5nm(0W/cm ²)	5nm(0W/cm ²)	5nm(0W/cm ²)
断面STEM			

図47B




図48A




図48B




図48C




図49A




図49B










図49C



50

Device density	2.0 [μm^2]	8.4 [μm^2]
Layout (3 x 3 cells)		
TGE pattern density	6.6 [%]	17.6 [%]
Cross section in channel length direction.		


51A




51B




52A




52B




53A




53B




53C




54A



54B



54C








図56A







図56B




57A




57B




58A




58B




58C




59C1




59C2




59B1




59B2




59A1




59A2




60B1




60B2



60A1



60A2



61




図62A








図62B







64A




64B



64C



65



66




図 67






図68A

¹⁸ O added layer
SiO _x
Buffer layer 10nm
SiO _x
Si wafer


図68B




69A



69B




70A




3nm

70C



70B



3nm

70D




図71







図 72




73A




73B




74A




74B




74C




74D




75A




75B




76A




76B




77A




77B




78A




78B



78C



78D



INTERNATIONAL SEARCH REPORT

International application No.

PCT/IB2022/056312

A. CLASSIFICATION OF SUBJECT MATTER		
<p>H01L 29/786(2006.01)i; H01L 21/268(2006.01)i; H01L 21/314(2006.01)i; H01L 21/316(2006.01)i; H01L 21/336(2006.01)i; H01L 21/428(2006.01)i; H01L 21/66(2006.01)i; H01L 21/8234(2006.01)i; H01L 21/8242(2006.01)i; H01L 27/06(2006.01)i; H01L 27/088(2006.01)i; H01L 27/108(2006.01)i; H01L 27/1156(2017.01)i; H01L 29/788(2006.01)i; H01L 29/792(2006.01)i</p> <p>FI: H01L29/78 618B; H01L29/78 619A; H01L27/088 E; H01L27/088 331E; H01L27/108 321; H01L27/108 621; H01L27/108 671C; H01L27/108 671Z; H01L29/78 371; H01L21/316 Y; H01L29/78 617T; H01L27/06 102A; H01L29/78 616U; H01L29/78 617N; H01L21/66 F; H01L21/268 Z; H01L21/428; H01L27/088 H; H01L27/108 621Z; H01L27/1156; H01L21/314 M; H01L29/78 618Z; H01L29/78 616V</p> <p>According to International Patent Classification (IPC) or to both national classification and IPC</p>		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols)		
H01L29/786; H01L21/268; H01L21/314; H01L21/316; H01L21/336; H01L21/428; H01L21/66; H01L21/8234; H01L21/8242; H01L27/06; H01L27/088; H01L27/108; H01L27/1156; H01L29/788; H01L29/792		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
<p>Published examined utility model applications of Japan 1922-1996</p> <p>Published unexamined utility model applications of Japan 1971-2022</p> <p>Registered utility model specifications of Japan 1996-2022</p> <p>Published registered utility model applications of Japan 1994-2022</p>		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2019-47101 A (SEMICONDUCTOR ENERGY LAB CO LTD) 22 March 2019 (2019-03-22) paragraphs [0058]-[0365], fig. 1-2	1-9
Y	WO 2021/090116 A1 (SEMICONDUCTOR ENERGY LAB CO LTD) 14 May 2021 (2021-05-14) paragraphs [0048]-[0478]	1-9
Y	KR 10-2016-0109647 A (JUSUNG ENGINEERING CO., LTD.) 21 September 2016 (2016-09-21) fig. 5	1-9
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
<p>* Special categories of cited documents:</p> <p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p> <p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&” document member of the same patent family</p>		
Date of the actual completion of the international search		Date of mailing of the international search report
14 September 2022		27 September 2022
Name and mailing address of the ISA/JP		Authorized officer
Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/IB2022/056312

C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2012-514328 A (3M INNOVATIVE PROPERTIES COMPANY) 21 June 2012 (2012-06-21) fig. 3A-3D	1-9
Y	JP 2015-195277 A (TOSHIBA CORP) 05 November 2015 (2015-11-05) paragraphs [0008]-[0061]	3, 6, 9

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No. PCT/IB2022/056312

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2019-47101 A	22 March 2019	(Family: none)	
WO 2021/090116 A1	14 May 2021	(Family: none)	
KR 10-2016-0109647 A	21 September 2016	KR 10-2016-0110071 A	
JP 2012-514328 A	21 June 2012	US 2011/0253998 A1 fig. 3A-3D	
		WO 2010/074927 A2	
		KR 10-2011-0097991 A	
		CN 102265405 A	
JP 2015-195277 A	05 November 2015	US 2016/0372604 A1 paragraphs [0016]-[0074]	
		WO 2015/151564 A1	

<p>A. 発明の属する分野の分類（国際特許分類（IPC））</p> <p>H01L 29/786(2006.01)i; H01L 21/268(2006.01)i; H01L 21/314(2006.01)i; H01L 21/316(2006.01)i; H01L 21/336(2006.01)i; H01L 21/428(2006.01)i; H01L 21/66(2006.01)i; H01L 21/8234(2006.01)i; H01L 21/8242(2006.01)i; H01L 27/06(2006.01)i; H01L 27/088(2006.01)i; H01L 27/108(2006.01)i; H01L 27/1156(2017.01)i; H01L 29/788(2006.01)i; H01L 29/792(2006.01)i FI: H01L29/78 618B; H01L29/78 619A; H01L27/088 E; H01L27/088 331E; H01L27/108 321; H01L27/108 621; H01L27/108 671C; H01L27/108 671Z; H01L29/78 371; H01L21/316 Y; H01L29/78 617T; H01L27/06 102A; H01L29/78 616U; H01L29/78 617N; H01L21/66 F; H01L21/268 Z; H01L21/428; H01L27/088 H; H01L27/108 621Z; H01L27/1156; H01L21/314 M; H01L29/78 618Z; H01L29/78 616V</p>																	
<p>B. 調査を行った分野</p> <p>調査を行った最小限資料（国際特許分類（IPC））</p> <p>H01L29/786; H01L21/268; H01L21/314; H01L21/316; H01L21/336; H01L21/428; H01L21/66; H01L21/8234; H01L21/8242; H01L27/06; H01L27/088; H01L27/108; H01L27/1156; H01L29/788; H01L29/792</p> <p>最小限資料以外の資料で調査を行った分野に含まれるもの</p> <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2022年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2022年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2022年</td> </tr> </table> <p>国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）</p>			日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2022年	日本国実用新案登録公報	1996-2022年	日本国登録実用新案公報	1994-2022年							
日本国実用新案公報	1922-1996年																
日本国公開実用新案公報	1971-2022年																
日本国実用新案登録公報	1996-2022年																
日本国登録実用新案公報	1994-2022年																
<p>C. 関連すると認められる文献</p> <table border="1"> <thead> <tr> <th>引用文献の カテゴリ*</th> <th>引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示</th> <th>関連する 請求項の番号</th> </tr> </thead> <tbody> <tr> <td>Y</td> <td>JP 2019-47101 A (株式会社半導体エネルギー研究所) 22.03.2019 (2019-03-22) 段落[0058]-[0365], 図1-2</td> <td>1-9</td> </tr> <tr> <td>Y</td> <td>WO 2021/090116 A1 (株式会社半導体エネルギー研究所) 14.05.2021 (2021-05-14) 段落[0048]-[0478]</td> <td>1-9</td> </tr> <tr> <td>Y</td> <td>KR 10-2016-0109647 A (JUSUNG ENGINEERING CO., LTD.) 21.09.2016 (2016-09-21) 図5</td> <td>1-9</td> </tr> <tr> <td>Y</td> <td>JP 2012-514328 A (スリーエム イノベイティブ プロパティズ カンパニー) 21.06.2012 (2012-06-21) 図3A-3D</td> <td>1-9</td> </tr> </tbody> </table> <p><input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。</p> <p>* 引用文献のカテゴリ “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献</p>			引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	Y	JP 2019-47101 A (株式会社半導体エネルギー研究所) 22.03.2019 (2019-03-22) 段落[0058]-[0365], 図1-2	1-9	Y	WO 2021/090116 A1 (株式会社半導体エネルギー研究所) 14.05.2021 (2021-05-14) 段落[0048]-[0478]	1-9	Y	KR 10-2016-0109647 A (JUSUNG ENGINEERING CO., LTD.) 21.09.2016 (2016-09-21) 図5	1-9	Y	JP 2012-514328 A (スリーエム イノベイティブ プロパティズ カンパニー) 21.06.2012 (2012-06-21) 図3A-3D	1-9
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号															
Y	JP 2019-47101 A (株式会社半導体エネルギー研究所) 22.03.2019 (2019-03-22) 段落[0058]-[0365], 図1-2	1-9															
Y	WO 2021/090116 A1 (株式会社半導体エネルギー研究所) 14.05.2021 (2021-05-14) 段落[0048]-[0478]	1-9															
Y	KR 10-2016-0109647 A (JUSUNG ENGINEERING CO., LTD.) 21.09.2016 (2016-09-21) 図5	1-9															
Y	JP 2012-514328 A (スリーエム イノベイティブ プロパティズ カンパニー) 21.06.2012 (2012-06-21) 図3A-3D	1-9															
<p>国際調査を完了した日</p> <p>14.09.2022</p>	<p>国際調査報告の発送日</p> <p>27.09.2022</p>																
<p>名称及びあて先</p> <p>日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号</p>	<p>権限のある職員（特許庁審査官）</p> <p>脇水 佳弘 5F 3464</p> <p>電話番号 03-3581-1101 内線 3516</p>																

国際調査報告
 パテントファミリーに関する情報

国際出願番号
 PCT/IB2022/056312

引用文献	公表日	パテントファミリー文献	公表日
JP 2019-47101 A	22.03.2019	(ファミリーなし)	
WO 2021/090116 A1	14.05.2021	(ファミリーなし)	
KR 10-2016-0109647 A	21.09.2016	KR 10-2016-0110071 A	
JP 2012-514328 A	21.06.2012	US 2011/0253998 A1	
		図3A-3D	
		WO 2010/074927 A2	
		KR 10-2011-0097991 A	
		CN 102265405 A	
JP 2015-195277 A	05.11.2015	US 2016/0372604 A1	
		段落[0016]-[0074]	
		WO 2015/151564 A1	