



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU

K AUTORSKÉMU OSVĚDČENÍ

225 521

(11)

(B1)

(61)

(23) Výstavní priorita
(22) Přihlášeno 04 08 82
(21) PV 5817 - 82

(51) Int. Cl.³ G 06 F 3/14

(40) Zveřejněno 24 06 83
(45) Vydáno 01 12 84

(75)
Autor vynálezu ZNAMENÁČEK JIŘÍ ing., PRAHA,
TRHLÍN ALOIS ing., HOSTIVICE,
RAMEŠ ZDENĚK ing., PRAHA,
LANG PRAVDOMIL ing., JESENICE

(54) Zapojení pro řízení ukazovátka v zobrazovacích jednotkách

225 521

Vynález se týká zapojení pro řízení ukazovátko v zobrazovacích jednotkách.

Zobrazovací jednotky s možným zápisem abecedně-číslíkových znaků, jako jsou například zobrazovací jednotky typu inteligentních terminálů nebo edičních jednotek, jsou obvykle vybaveny ukazovátkem, jehož polohou na ploše obrazovky je určeno místo zápisu abecedně-číslíkového znaku do paměti obrazu.

Ukazovátko v dosavadní formě se řídí obvody, porovnávajícími okamžitou adresu místa zobrazování v paměti obrazu s adresou pevně přivedenou na zvláštní adresový vstup obvodu pro řízení ukazovátko. Při shodě obou adres se vytvoří obraz ukazovátko. Velkou nevýhodou tohoto způsobu řízení je potřeba porovnávacího obvodu pro adresové slovo velké délky. Tento se většinou realizuje spojením integrovaných obvodů typu Exclusive-or s následným součinem. Vyhodnocovací obvod obsahuje další kombinační logické obvody. Celkově je tento způsob jednak náročný na množství pouzder integrovaných obvodů, jednak na místo a příkon proudu. S větším množstvím pouzder roste pracnost při montáži a zároveň se zmenšuje spolehlivost zařízení v provozu.

Tyto nedostatky odstraňuje zapojení pro řízení ukazovátko v zobrazovacích jednotkách podle vynálezu, u kterého je první adresovací vstup přepínacího obvodu spojen s adresovým vstupem zapojení, jehož synchronizační výstup je spojen s prvním výstupem časové základny, jejíž třetí výstup je spojen se třetím vstupem součtového obrazového obvodu, jehož výstup je spojen s obrazovým výstupem zapojení, jehož obrazový vstup je spojen se druhým vstupem součtového obrazového obvodu. Podstata vynálezu spočívá v tom, že adresový výstup časové základny je spojen s druhým adresovacím vstupem přepínacího obvodu. Výstup přepínacího obvodu je spojen s adresovacím vstupem adresovaného paměťového obvodu. Výstup adresovaného paměťového obvodu je spojen s paměťovým vstupem vyrovnávacího paměťového obvodu, jehož druhý výstup je spojen s prvním vstupem součtového

obrazového obvodu a s prvním vstupem nulovacího obvodu. Druhý vstup nulovacího obvodu je spojen se čtvrtým výstupem časové základny, jejíž druhý výstup je spojen se vstupem zápisového obvodu. Výstup zápisového obvodu je spojen s prvním vstupem součtového zápisového obvodu, jehož druhý vstup je spojen s výstupem nulovacího obvodu. Výstup součtového zápisového obvodu je spojen se zápisovým vstupem adresovaného paměťového obvodu, jehož paměťový vstup je spojen s prvním výstupem vyrovnávacího paměťového obvodu. Změnový vstup vyrovnávacího paměťového obvodu je spojen s pátým výstupem časové základny, jejíž šestý výstup je spojen s přepínacím vstupem přepínacího obvodu.

Výhodou tohoto zapojení je jednoduché obvodové uspořádání a úspora integrovaných obvodů. Výhodou je také sloučení adresového řízení ukazovátkem s adresovým řízením paměti, což umožňuje jednodušší napojení na řídicí mikropočítač.

Příklad zapojení podle vynálezu je znázorněn v blokovém schématu na připojeném výkresu.

Jednotlivé bloky zapojení je možno charakterizovat takto.

Časová základna 1 je vytvořena z paměťových a kombinačních logických prvků. Slouží k vytváření všech potřebných signálů. Jsou to signály synchronizační, nulovací a zápisové.

Adresovaný paměťový obvod 2 tvoří paměťové prvky s možným zápisem. Zajišťuje zaznamenání adresy ukazovátkem.

Vyrovňovací paměťový obvod 3 je vytvořen z paměťových prvků. Přebírá informaci o ukazovátku z adresovaného paměťového obvodu 2 a současně tuto informaci v adresovaném paměťovém obvodu 2 po vlastním zaznamenání ruší.

Součtový obrazový obvod 4 je vytvořen z kombinačních logických prvků. Směšuje vnější obrazový signál s obrazem ukazovátkem.

Nulovací obvod 5 je vytvořen z kombinačních logických prvků. Vytváří nulovací impuls po zápisu informace o ukazovátku ve vyrovnávacím paměťovém obvodu 3.

Invertující zápisový obvod 6 je vytvořen z kombinačních logických prvků. Vytváří zápisový impuls adresy ukazovátkem.

Součtový zápisový obvod 7 je tvořen z kombinačních logických prvků. sečítá impulsy zápisové a nulovací.

Přepínací obvod 8 je vytvořen z kombinačních logických prvků. Přepíná vnější stranu ukazovátkem nebo vnitřní adresu ukazovátkem na

adresovací vstup 21 adresovaného paměťového obvodu 2.

225 521

Zapojení pro řízení ukazovátko v zobrazovacích jednotkách je provedeno takto: První adresovací vstup 81 přepínacího obvodu 8 je spojen s adresovým vstupem 92 zapojení. Synchronizační výstup 91 zapojení je spojen s prvním výstupem 11 časové základny 1. Třetí výstup 13 časové základny 1 je spojen se třetím vstupem 43 součtového obrazového obvodu 4, jehož výstup 44 je spojen s obrazovým výstupem 94 zapojení. Obrazový vstup 93 zapojení je spojen se druhým vstupem 42 součtového obrazového obvodu 4. Adresový výstup 17 časové základny 1 je spojen se druhým adresovacím vstupem 82 přepínacího obvodu 8. Výstup 84 přepínacího obvodu 8 je spojen s adresovacím vstupem 21 adresovaného paměťového obvodu 2. Výstup 23 adresovaného paměťového obvodu 2 je spojen s paměťovým vstupem 32 vyrovnávacího paměťového obvodu 3. Druhý výstup 34 vyrovnávacího paměťového obvodu 3 je spojen s prvním vstupem 41 součtového obrazového obvodu 4 a s prvním vstupem 53 nulovacího obvodu 5. Druhý vstup 52 nulovacího obvodu 5 je spojen se čtvrtým vstupem 14 časové základny 1. Druhý vstup 12 časové základny 1 je spojen se vstupem 61 invertujícího zápisového obvodu 6. Výstup 62 invertujícího zápisového obvodu 6 je spojen s prvním vstupem 71 součtového zápisového obvodu 7. Druhý vstup 72 součtového zápisového obvodu 7 je spojen s výstupem 51 nulovacího obvodu 5. Výstup 73 součtového zápisového obvodu 7 je spojen se zápisovým vstupem 22 adresovaného paměťového obvodu 2. Paměťový vstup 24 adresovaného paměťového obvodu 2 je spojen s prvním výstupem 33 vyrovnávacího paměťového obvodu 3. Změnový vstup 31 vyrovnávacího paměťového obvodu 3 je spojen s pátým výstupem 15 časové základny 1. Šestý výstup 16 časové základny 1 je spojen s přepínacím vstupem 83 přepínacího obvodu 8.

Zapojení pracuje takto. Na adresový vstup 92 zapojení se přivede adresa ukazovátko a odtud přichází na první adresovací vstup 81 přepínacího obvodu 8. Přepínacím signálem, který vychází z časové základny 1 a to přes její šestý výstup 16 na přepínací vstup 83 přepínacího obvodu 8, se přepne adresa ukazovátko z prvního adresovacího vstupu 81 přepínacího obvodu 8 na jeho výstup 84 a dále přechází adresovacím vstupem 21 adresovaného paměťového obvodu 2 do adresovaného paměťového obvodu 2. Na tuto adresu se запиše v adresovaném paměťovém obvodu 2 informace z jeho paměťového vstupu 24. Zápis se provádí impulsem vycházejícím ze druhého výstupu 12 časové základny 2 odkud jde na vstup 61 invertujícího zápisového obvodu 6. V invertujícím zápisovém obvodu 6 se vytvoří zápisový signál, který jde do součtového zápisového obvodu 7 přes jeho první vstup 71. Zde se sečte s ostatními zápisovými signály a přechází přes výstup 73 součtového zá-

pisového obvodu 7 na zápisový vstup 22 adresovaného paměťového obvodu 2 jako zápisový signál, který dá impuls k zapsání informace z paměťového vstupu 24 adresovaného paměťového obvodu 2 na adresu ukazovátka. Tato činnost probíhá v době zatemnění obrazového snímku.

Potom časová základna 1 přes svůj šestý výstup 16 a přes přepínací vstup 83 přepínacího obvodu 8 přepne výstup 84 přepínacího obvodu 8 na jeho první adresovací vstup 82. Adresování adresovaného paměťového obvodu 2 se provádí z adresového výstupu 17 časové základny 1 přes druhý adresovací vstup 82 přepínacího obvodu 8 a přes jeho výstup 84. Dojde-li ke shodě adresy ukazovátka zapsané v adresovaném paměťovém obvodu 2 s adresou časové základny 1, potom se informace o shodě objeví na výstupu 23 adresovaného paměťového obvodu 2. Tato informace se přepisuje z výstupu 23 adresovaného paměťového obvodu 2 na paměťový vstup 32 vyrovnávacího paměťového obvodu 3. Přepis se provádí změnovým impulsem, který vzniká v časové základně 1 a jde přes její pátý výstup 15 na změnový vstup 31 vyrovnávacího paměťového obvodu 3. Na druhém výstupu 34 vyrovnávacího paměťového obvodu 3 se objeví informace o ukazovátku. Tato informace se přivádí na první vstup 41 součtového obrazového obvodu 4 a na první vstup 53 nulovacího obvodu 5. V součtovém obrazovém obvodu 4 se informace o ukazovátku sečte s vnějším obrazovým signálem, který přichází na obrazový vstup 93 zapojení a odtud na druhý vstup 42 součtového obrazového obvodu 4. Sečtené signály jdou přes výstup 44 součtového obrazového obvodu 4 na obrazový výstup 94 zapojení. Nulovací obvod synchronizuje časová základna 1 svým výstupem 14. Synchronizační signál přichází na druhý vstup 52 nulovacího obvodu 5. Impuls z výstupu 51 nulovacího obvodu 5 přichází na druhý vstup 72 součtového zápisového obvodu 7. Z výstupu 73 součtového zápisového obvodu 7 jde tento signál na zápisový vstup 22 adresovaného paměťového obvodu 2, ve kterém zajistí zapsání informace přítomné na prvním výstupu 33 vyrovnávacího paměťového obvodu 3 do adresového paměťového obvodu 2 přes jeho paměťový vstup 24. Tím se zruší informace o adrese ukazovátka v adresovaném paměťovém obvodu 2 a obnoví se až v následujícím zatemnění obrazového snímku.

Vynálezu se využije při návrhu a realizaci jednotek s možným zápisem abecedně-číslicových znaků, zejména typu ediční jednotka, s obrazovkovým zobrazovačem.

Zapojení pro řízení ukazovátko v zobrazovacích jednotkách, u kterého je první adresovací vstup přepínacího obvodu spojen s adresovým vstupem zapojení, jehož synchronizační výstup je spojen s prvním výstupem časové základny, jejíž třetí výstup je spojen se třetím vstupem součtového obrazového obvodu, jehož výstup je spojen s obrazovým výstupem zapojení, jehož obrazový vstup je spojen se druhým vstupem součtového obrazového obvodu, vyznačující se tím, že adresový výstup (17) časové základny (1) je spojen se druhým adresovacím vstupem (82) přepínacího obvodu (8), jehož výstup (84) je spojen s adresovacím vstupem (21) adresovaného paměťového obvodu (2), jehož výstup (23) je spojen s paměťovým vstupem (32) vyrovnávacího paměťového obvodu (3), jehož druhý výstup (34) je spojen s prvním vstupem (41) součtového obrazového obvodu (4) a s prvním vstupem (53) nulovacího obvodu (5), jehož druhý vstup (52) je spojen se čtvrtým výstupem (14) časové základny (1), jejíž druhý výstup (12) je spojen se vstupem (61) invertujícího zápisového obvodu (6), jehož výstup (62) je spojen s prvním vstupem (71) součtového zápisového obvodu (7), jehož druhý vstup (72) je spojen s výstupem (51) nulovacího obvodu (5), a výstup (73) součtového zápisového obvodu (7) je spojen se zápisovým vstupem (22) adresovaného paměťového obvodu (2), jehož paměťový vstup (24) je spojen s prvním výstupem (33) vyrovnávacího paměťového obvodu (3), jehož změnový vstup (31) je spojen s pátým výstupem (15) časové základny (1), jejíž šestý výstup (16) je spojen s přepínacím vstupem (83) přepínacího obvodu (8).

