



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I486830 B

(45) 公告日：中華民國 104 (2015) 年 06 月 01 日

(21) 申請案號：101137489

(22) 申請日：中華民國 101 (2012) 年 10 月 11 日

(51) Int. Cl. : G06F3/041 (2006.01)

G06F3/044 (2006.01)

(71) 申請人：元太科技工業股份有限公司 (中華民國) E INK HOLDINGS INC. (TW)

新竹市科學工業園區力行一路 3 號

(72) 發明人：謝雲南 HSIEH, YUNNAN (TW) ; 陳玲安 CHEN, LINAN (TW)

(74) 代理人：蔡坤財；李世章

(56) 參考文獻：

TW M368848

TW 200805128A

TW 200921485A

TW 201220154A

審查人員：葉月芬

申請專利範圍項數：13 項 圖式數：9 共 30 頁

(54) 名稱


觸控感測器

TOUCH SENSOR

(57) 摘要

一種觸控感測器包含一基板、一觸控感測層、一第一處理器以及一第二處理器。基板包含一第一區域及一第二區域。第一區域與第二區域係位於基板之同一表面。觸控感測層係設置於基板上，且此觸控感測層包含一第一導電圖案組以及一第二導電圖案組。第一導電圖案組排列於基板之第一區域，且包含複數第一導電圖案。第二導電圖案組係排列於基板之第二區域，且包含複數第二導電圖案。第一處理器係電性連接至第一導電圖案。第二處理器係電性連接至第二導電圖案。

A touch sensor includes a substrate, a touch sensing layer, a first processor and a second processor. The substrate includes a first area and a second area. The first area and the second area are on the same surface of the substrate. The touch sensing layer is disposed on the substrate, and includes a first group of conductive patterns and a second group of conductive patterns. The first group of conductive patterns is placed on the first area, and includes a plurality of first conductive patterns. The second group of conductive patterns is placed on the second area, and includes a plurality of second conductive patterns. The first processor is electrically connected to the first conductive patterns. The second processor is electrically connected to the second conductive patterns.



第 1 圖

- 100 . . . 基板
- 110 . . . 第一區域
- 120 . . . 第二區域
- 200 . . . 觸控感測層
- 210 . . . 第一導電圖案組
- 212,214 . . . 第一導電圖案
- 220 . . . 第二導電圖案組
- 222,224 . . . 第二導電圖案
- 300 . . . 第一處理器
- 310 . . . 第一積體電路
- 320 . . . 第一電路板
- 400 . . . 第二處理器
- 410 . . . 第二積體電路
- 420 . . . 第二電路板
- 500 . . . 線路層

| |
|-----|
| 公告本 |
|-----|

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：101137489

※申請日：101.10.11

G06F 3/041 (2006.01)

G06F 3/044 (2006.01)

一、發明名稱：(中文/英文)

觸控感測器/

TOUCH SENSOR

二、中文發明摘要：

一種觸控感測器包含一基板、一觸控感測層、一第一處理器以及一第二處理器。基板包含一第一區域及一第二區域。第一區域與第二區域係位於基板之同一表面。觸控感測層係設置於基板上，且此觸控感測層包含一第一導電圖案組以及一第二導電圖案組。第一導電圖案組排列於基板之第一區域，且包含複數第一導電圖案。第二導電圖案組係排列於基板之第二區域，且包含複數第二導電圖案。

第一處理器係電性連接至第一導電圖案。第二處理器係電性連接至第二導電圖案。

三、英文發明摘要：

A touch sensor includes a substrate, a touch sensing layer, a first processor and a second processor. The substrate includes a first area and a second area. The first area and the second area are on the same surface of the substrate. The touch sensing layer is disposed on the substrate, and includes a first group of conductive patterns

and a second group of conductive patterns. The first group of conductive patterns is placed on the first area, and includes a plurality of first conductive patterns. The second group of conductive patterns is placed on the second area, and includes a plurality of second conductive patterns. The first processor is electrically connected to the first conductive patterns. The second processor is electrically connected to the second conductive patterns.

四、指定代表圖：

(一)本案指定代表圖為：第 (1) 圖。

(二)本代表圖之元件符號簡單說明：

100：基板

110：第一區域

120：第二區域

200：觸控感測層

210：第一導電圖案組

212, 214：第一導電圖案

220：第二導電圖案組

222, 224：第二導電圖案

300：第一處理器

310：第一積體電路

320：第一電路板

400：第二處理器

410：第二積體電路

420：第二電路板

500：線路層

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

六、發明說明：

【發明所屬之技術領域】

本發明是有關於一種感測裝置，且特別是有關於一種觸控感測器。

【先前技術】

隨著科技的進步與發展，觸控面板已廣泛運用於各種顯示螢幕上，例如平板電腦、智慧型手機等等。藉由觸控板與顯示螢幕的整合，使用者可直接利用手指或觸控筆依照顯示畫面上之圖案指示，輸入所欲執行之動作，相較於傳統的鍵盤輸入顯然更為便利。

現有的觸控面板可大致分為電阻式觸控面板、電容式觸控面板、光學式觸控面板、音波式觸控面板等不同態樣。電容式觸控面板係利用透明電極與人體之間的靜電結合所產生之電容變化，並由電容變化所產生之誘導電流來檢測出觸控位置之座標值。由於電容式觸控面板的準確率及反應時間均優於其他態樣之觸控面板，故目前已被大量採用。

電容式觸控面板可依照不同的層疊方式而分為雙層透明導電層及單層透明導電層兩種態樣。雙層透明導電層之觸控面板係在基板之上下兩面分別形成一透明導電層，而單層透明導電層僅在基板之一表面上形成單一透明導電層。相較於雙層透明導電層而言，單層透明導電層可省掉材料及加工成本，且所採用的積體電路價格亦比雙層透明導電層便宜。然而，由於一般單層透明導電層所採用的積

體電路的腳位數有限，故無法應用於大尺寸的顯示螢幕上。

【發明內容】

有鑑於此，本發明之一技術態樣係在於提供一種觸控感測器，其目的係在於以低成本將單層透明導電層之觸控面板應用於大尺寸的顯示螢幕上。

為了達到上述目的，依據本發明之一實施方式，一種觸控感測器包含一基板、一觸控感測層、一第一處理器以及一第二處理器。基板包含一第一區域及一第二區域。第一區域與第二區域係位於基板之同一表面。觸控感測層係設置於基板上，且此觸控感測層包含一第一導電圖案組以及一第二導電圖案組。第一導電圖案組排列於基板之第一區域，且包含複數第一導電圖案。第二導電圖案組係排列於基板之第二區域，且包含複數第二導電圖案。第一處理器係電性連接至第一導電圖案。第二處理器係電性連接至第二導電圖案。

於本發明之一或多個實施方式中，第一處理器之腳位數及第二處理器之腳位數均小於第一導電圖案與第二導電圖案之數量。

於本發明之一或多個實施方式中，第一處理器之腳位數與第二處理器之腳位數均為小於 40 之自然數。於本發明之一或多個實施方式中，第一導電圖案與第二導電圖案之數量之和為大於 45 之自然數。

於本發明之一或多個實施方式中，觸控感測器可進一步包含複數第一導線以及複數第二導線，且每一第一導電

圖案包含一第一端及相對於第一端之一第二端。第二端係比第一端更靠近第一處理器。第一導線分別連接於部分之第一導電圖案之第一端與第一處理器之間。第二導線係分別連接於另一部份之第一導電圖案之第二端與第一處理器之間。

於本發明之一或多個實施方式中，相鄰兩個第一導電圖案分別連接於第一導線之及第二導線。

於本發明之一或多個實施方式中，觸控感測器可進一步包含複數第三導線以及複數第四導線，且每一第二導電圖案包含一第一端及相對於第一端之一第二端。第二端係比第一端更靠近第二處理器。第三導線分別連接於部分之第二導電圖案之第一端與第二處理器之間。第四導線係分別連接於另一部份之第二導電圖案之第二端與第二處理器之間。

於本發明之一或多個實施方式中，相鄰兩個第二導電圖案分別連接於第三導線及第四導線。

於本發明之一或多個實施方式中，第一處理器與第二處理器係位於基板之同一邊緣、相鄰兩邊緣或相對兩邊緣。

於本發明之一或多個實施方式中，第一處理器包含一第一電路板及一第一積體電路，該第一積體電路係位於於第一電路板上。第二處理器包含一第二電路板及一第二積體電路，第二積體電路係位於第二電路板上，其中第一積體電路與第二積體電路彼此分離。

於本發明之一或多個實施方式中，觸控感測器可進一步包含至少一第三處理器。基板可進一步包含至少一第三

區域，其係位於第一區域與第二區域之間。觸控感測層可進一步包含至少一第三導電圖案組，其係排列於第三區域。第三導電圖案組包含複數第三導電圖案，其係電性連接至第三處理器。

於本發明之一或多個實施方式中，第三處理器可包含一第三電路板及一第三積體電路。第三積體電路係位於第三電路板上。

於本發明之一或多個實施方式中，觸控感測器可進一步包含一保護層，其覆蓋觸控感測層。

藉由本發明上述實施方式，基板上的觸控感測層可至少包含第一導電圖案組及第二導電圖案組，兩者分別電性連接至不同的處理器。藉此，即使在大尺寸面板中，第一導電圖案與第二導電圖案的數量和大於任一個處理器(如第一處理器或第二處理器)的腳位數，亦可利用兩個以上的處理器來電性連接第一導電圖案及第二導電圖案，從而克服先前技術中所遭遇到積體電路腳位數不足的問題。另外，由於本發明上述實施方式無須採用腳位數較多的高單價積體電路，故可在較低的成本下克服腳位數不足的問題。

以上所述僅係用以闡述本發明所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本發明之具體細節將在下文的實施方式及相關圖式中詳細介紹。

【實施方式】

以下將以圖式揭露本發明之複數實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然

而，熟悉本領域之技術人員應當瞭解到，在本發明部分實施方式中，這些實務上的細節並非必要的，因此不應用以限制本發明。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第 1 圖繪示依據本發明一實施方式之觸控感測器之俯視圖。第 2 圖繪示第 1 圖之觸控感測器沿著 A-A' 線之剖面圖。如第 1 及 2 圖所示，本實施方式之觸控感測器可包含一基板 100、一觸控感測層 200、一第一處理器 300 以及一第二處理器 400。基板 100 包含一第一區域 110 及一第二區域 120。第一區域 110 與第二區域 120 係位於基板 100 之同一表面。觸控感測層 200 係設置於基板 100 上，且觸控感測層 200 包含一第一導電圖案組 210 以及一第二導電圖案組 220。第一導電圖案組 210 排列於基板 100 之第一區域 110，且包含複數第一導電圖案 212 及 214。第二導電圖案組 220 係排列於基板 100 之第二區域 120，且包含複數第二導電圖案 222 及 224。第一處理器 300 係電性連接至第一導電圖案 212 及 214。第二處理器 400 係電性連接至第二導電圖案 222 及 224。

於部分實施方式中，即使第一導電圖案 212 及 214 與第二導電圖案 222 及 224 的數量和大於任一個處理器(如第一處理器 300 或第二處理器 400)的腳位數，但由於第一處理器 300 僅電性連接第一導電圖案 212 及 214 而無須連接觸控感測層 200 中的所有導電圖案，且第二處理器 400 僅電性連接第二導電圖案 222 及 224，亦無須連接觸控感測層 200 中的所有導電圖案，故上述實施方式可克服先前技

術中所遭遇到積體電路腳位數不足的問題。

換句話說，於單一基板 100 上，雖然第一處理器 300 之腳位數及第二處理器 400 之腳位數均小於第一導電圖案 212 及 214 與第二導電圖案 222 及 224 之數量和，但只要第一處理器 300 之腳位數大於或等於第一導電圖案 212 及 214 之數量，且第二處理器 400 之腳位數大於或等於第二導電圖案 222 及 224 之數量，即可實現觸控感測的功能。

於部分實施方式中，觸控感測器可應用於約 7 吋以上的顯示面板上，亦即，基板 100 與觸控感測層 200 所佔據的面積為 7 吋以上。為了使第一導電圖案組 210 與第二導電圖案組 220 佈滿 7 吋以上的面積，第一導電圖案 212 及 214 與第二導電圖案 222 及 224 之數量和較佳為大於 45 之自然數。

於部分實施方式中，第一處理器 300 之腳位數為 M ，第二處理器 400 之腳位數為 N 。 M 及 N 均為小於 40 之自然數。雖然 M 及 N 均小於 40，但只要 M 與 N 的總和大於 45，即可使本發明實施方式之觸控感測器順利應用於 7 吋以上的顯示面板上。於部分實施方式中， M 跟 N 可為相等。於部分實施方式中， M 跟 N 可不相等。

於部分實施方式中，第一處理器 300 與第二處理器 400 互相分開且係位於基板 100 的同一邊緣上。第一處理器 300 可包含一第一電路板 320 及一第一積體電路 310。第二處理器 400 可包含一第二電路板 420 及一第二積體電路 410。第一積體電路 310 係位於第一電路板 320 上，第二積體電路 410 係位於第二電路板 420 上。第一積體電路

310 與第二積體電路 410 彼此分離。換句話說，第一積體電路 310 與第二積體電路 410 為兩個分開且獨立的積體電路。第一電路板 320 與第二電路板 420 係互相分開且位在基板 100 的同一邊緣上。於部分實施方式中，第一電路板 320 及第二電路板 420 為撓性印刷電路板 (flexible Printed Circuit, FPC)，但不以此為限。

另外，第一積體電路 310 的腳位數即為第一處理器 300 的腳位數，而第二積體電路 410 的腳位數即為第二處理器 400 的腳位數。換句話說，即使第一積體電路 310 之腳位數及第二積體電路 410 之腳位數均小於第一導電圖案 212 及 214 與第二導電圖案 222 及 224 之數量和，但只要第一積體電路 310 之腳位數大於或等於第一導電圖案 212 及 214 之數量，且第二積體電路 410 之腳位數大於或等於第二導電圖案 222 及 224 之數量，即可實現觸控感測的功能。

第一導電圖案 212 及第一導電圖案 214 均會透過第一電路板 320 電性連接至第一積體電路 310，而第一積體電路 310 可根據其所接收到的第一導電圖案 212 及 214 之電容變化值計算出基板 100 之第一區域 110 上的觸控位置；相似地，第二導電圖案 222 及第二導電圖案 224 均會透過第二電路板 420 電性連接至第二積體電路 410，而第二積體電路 410 可根據其所接收到的第二導線圖案 222 及 224 的電容變化值計算出基板 100 之第二區域 120 上的觸控位置。

於部分實施方式中，觸控感測器可進一步包含一線路

層 500，其係形成於基板 100 上，用以電性接觸控感測層 200 與第一處理器 300 及第二處理器 400。線路層 500 中包含複數導線，其詳細內容可參閱第 3 及 4 圖所示。第 3 圖繪示第 1 圖之觸控感測器之局部俯視圖。如圖所示，線路層 500 可包含複數第一導線 510 以及複數第二導線 520，且第一導電圖案 212 包含一第一端 2122 及相對於第一端 2122 之一第二端 2124，第一導電圖案 214 包含一第一端 2142 及相對於第一端 2142 之一第二端 2144。第二端 2124 及 2144 係比第一端 2122 及 2142 更靠近第一處理器 300。第一導線 510 分別連接於第一導電圖案 212 之第一端 2122 與第一處理器 300 之間。第二導線 520 係分別連接於第一導電圖案 214 之第二端 2144 與第一處理器 300 之間。

具體來說，第一導電圖案 212 之第一端 2122 係較遠離於第一處理器 300，而第二端 2124 係較靠近於第一處理器 300。第一導線 510 係由第一導電圖案 212 的第一端 2122 從第一區域 110 的上側邊緣區 116 朝左側邊緣區 112 延伸，折彎至左側邊緣區 112 後再朝底側邊緣區 114 延伸，接著折彎至位於底側邊緣區 114 上並連接至第一處理器 300。

換句話說，第一導線 510 係從第一區域 110 的上側邊緣區 116 上依序繞過左側邊緣區 112 及底側邊緣區 114 而連接至第一處理器 300。因此，若採用固定長度的第一導線 510，由於第一區域 110 之上側邊緣區 116 與左側邊緣區 112 均可放置部分第一導線 510，故第一區域 110 之底側邊緣區 114 無須預留太多空間來佈線，從而減少第一區域 110 之底側邊緣區 114 的寬度。

另外，第一導電圖案 214 之第一端 2142 係較遠離於第一處理器 300，而第二端 2144 係較靠近於第一處理器 300。換句話說，第一導電圖案 214 之第二端 2144 係緊鄰於第一區域 110 之底側邊緣區 114。第二導線 520 係由緊鄰於底側邊緣區 114 之第二端 2144 直接連接至第一處理器 300。

於部分實施方式中，相鄰之第一導電圖案 212 與 214 係分別連接於第一導線 510 與第二導線 520。換句話說，第一導電圖案 212 可位於兩個第一導電圖案 214 之間，且係以遠離於第一處理器 300 之第一端 2122 連接第一導線 510；相對地，第一導電圖案 214 可位於兩個第一導電圖案 212 之間，且係以靠近第一處理器 300 之第二端 2144 連接第二導線 520。若由第 1 圖觀之，則可看到第一導電圖案組 210 沿著橫向方向係以一上一下的方式來佈線。

於部分實施方式中，相鄰之第一導電圖案 212 及 214 可為形狀互補之三角形。舉例來說，第一導電圖案 212 之第一端 2122 可為三角形之一頂點，而第二端 2124 可為相對於第一端 2122 之一對應邊，另外，第一導電圖案 212 可包含一斜邊 2126，其連接第一端 2122 及第二端 2124 而構成三角形。另外，第一導電圖案 214 之第一端 2142 可為三角形之一邊，而第二端 2144 可為相對於第一端 2142 之一對應頂點，另外，第一導電圖案 214 可包含一斜邊 2146，其連接第一端 2142 及第二端 2144 而構成三角形，且斜邊 2146 與斜邊 2126 係相互平行而使第一導電圖案 212 及 214 之形狀互補。

應瞭解到，第 3 圖中所示之第一導電圖案 212 及 214

係以直角三角形做為例示，惟實際上，第一導電圖案 212 及 214 可為任意三角形，而不以直角三角形為限。於其他實施方式中，第一導電圖案 212 及 214 亦可為矩形、圓形、橢圓形、菱形、或多邊形等幾何形狀，而不以三角形為限。

第 4 圖繪示第 1 圖之觸控感測器之另一局部俯視圖。如圖所示，線路層 500 可包含複數第三導線 530 以及複數第四導線 540，且第二導電圖案 222 包含一第一端 2222 及相對於第一端 2222 之一第二端 2224，第二導電圖案 224 包含一第一端 2242 及相對於第一端 2242 之一第二端 2244。第二端 2224 及 2244 係比第一端 2222 及 2242 更靠近第二處理器 400。第三導線 530 分別連接於第二導電圖案 222 之第一端 2222 與第二處理器 400 之間。第四導線 540 係分別連接於第二導電圖案 224 之第二端 2244 與第二處理器 400 之間。

具體來說，第二導電圖案 222 之第一端 2222 係較遠離於第二處理器 400，而第二端 2224 係較靠近於第二處理器 400。第三導線 530 係由第二導電圖案 222 的第一端 2222 從第二區域 120 的上側邊緣區 126 朝右側邊緣區 122 延伸，折彎至右側邊緣區 122 後再朝底側邊緣區 124 延伸，接著折彎至位於底側邊緣區 124 後再連接至第二處理器 400。

換句話說，第三導線 530 係從第二區域 120 的上側邊緣區 126 依序繞過右側邊緣區 122 及底側邊緣區 124 而連接至第二處理器 400。因此，若採用固定長度的第三導線 530，由於第二區域 120 的上側邊緣區 126 及右側邊緣區

122 均可放置部分第三導線 530，故第二區域 120 的底側邊緣區 124 無須預留太多空間來佈線，從而縮短第二區域 120 的底側邊緣區 124 之寬度。

另外，第二導電圖案 224 之第一端 2242 係較遠離於第二處理器 400，而第二端 2244 係較靠近於第二處理器 400。換句話說，第二導電圖案 224 之第二端 2244 係緊鄰於第二區域 120 之底側邊緣區 124。第四導線 540 係由緊鄰於底側邊緣區 124 之第二端 2244 直接連接至第二處理器 400。

於部分實施方式中，相鄰之第二導電圖案 222 與 224 係分別連接於第三導線 530 與第四導線 540。換句話說，第二導電圖案 222 可位於兩個第二導電圖案 224 之間，且係以遠離於第二處理器 400 之第一端 2222 連接第三導線 530；相對地，第二導電圖案 224 可位於兩個第二導電圖案 222 之間，且係以靠近第二處理器 400 之第二端 2244 連接第四導線 540。若由第 1 圖觀之，則可看到第二導電圖案組 220 沿著橫向方向係以一上一下的方式來佈線。

於部分實施方式中，於部分實施方式中，相鄰之第二導電圖案 222 及 224 可為形狀互補之三角形。舉例來說，第二導電圖案 222 之第一端 2222 可為三角形之一邊，而第二端 2224 可為相對於第一端 2222 之一對應頂點，另外，第二導電圖案 222 可包含一斜邊 2226，其連接第一端 2222 及第二端 2224 而構成三角形。另外，第二導電圖案 224 之第一端 2242 可為三角形之一頂點，而第二端 2244 可為相對於第一端 2242 之一對應邊，另外，第二導電圖案 224 可包含一斜邊 2246，其連接第一端 2242 及第二端 2244 而構

成三角形，且斜邊 2246 與斜邊 2226 係相互平行而使第二導電圖案 222 及 224 之形狀互補。

應瞭解到，第 4 圖中所示之第二導電圖案 222 及 224 係以直角三角形做為例示，惟實際上，第二導電圖案 222 及 224 可為任意三角形，而不以直角三角形為限。於其他實施方式中，第二導電圖案 222 及 224 亦可為矩形、圓形、橢圓形、菱形、或多邊形等幾何形狀，不以三角形為限。

第 5 圖繪示依據本發明另一實施方式之觸控感測器之俯視圖。本實施方式與第 1 圖的主要差異係在於本實施方式之第一處理器 301 及第二處理器 401 的位置與第 1 圖之第一處理器 300 及第二處理器 400 不同。於本實施方式中，第一處理器 301 與第二處理器 401 係位於基板 100 之相對兩邊緣，而非同一邊緣。於本實施方式中，第一處理器 301 與第二處理器 401 所在的邊緣為基板 100 之兩短邊。

第一處理器 301 可包含一第一電路板 321 及第一積體電路 311。第二處理器 401 可包含第二電路板 421 及第二積體電路 411。第一積體電路 311 係位於第一電路板 321 上，第二積體電路 411 係位於第二電路板 421 上。第一電路板 321 與第二電路板 421 係分別位於基板 100 的左右兩短邊上。於部分實施方式中，第一電路板 321 及第二電路板 421 為撓性印刷電路板(flexible Printed Circuit, FPC)，但不以此為限。

第 6 圖繪示依據本發明又一實施方式之觸控感測器之俯視圖。本實施方式與第 5 圖的主要差異係在於本實施方式之第一處理器 302 及第二處理器 402 的位置與第 5 圖之

第一處理器 301 及第二處理器 401 不同。於本實施方式中，第一處理器 302 與第二處理器 402 係位於基板 100 之相對兩長邊，而非相對兩短邊。

第一處理器 302 可包含一第一電路板 322 及第一積體電路 312。第二處理器 402 可包含第二電路板 422 及第二積體電路 412。第一積體電路 312 係位於第一電路板 322 上，第二積體電路 412 係位於第二電路板 422 上。第一電路板 322 與第二電路板 422 係分別位於基板 100 的上下兩長邊上。於部分實施方式中，第一電路板 322 及第二電路板 422 為撓性印刷電路板 (flexible Printed Circuit, FPC)，但不以此為限。

第 7 圖繪示依據本發明再一實施方式之觸控感測器之俯視圖。本實施方式與第 6 圖的主要差異係在於本實施方式之第一處理器 303 及第二處理器 403 的位置與第 6 圖之第一處理器 302 及第二處理器 402 不同。於本實施方式中，第一處理器 303 與第二處理器 403 係位於基板 100 之相鄰兩邊緣，而非相對兩短邊。

第一處理器 303 可包含一第一電路板 323 及第一積體電路 313。第二處理器 403 可包含第二電路板 423 及第二積體電路 413。第一積體電路 313 係位於第一電路板 323 上，第二積體電路 413 係位於第二電路板 423 上。第一電路板 323 與第二電路板 423 係分別位於基板 100 的一短邊及一長邊上。第一電路板 323 所在的短邊係相鄰於第二電路板 423 所在的長邊。於部分實施方式中，第一電路板 323 及第二電路板 423 為撓性印刷電路板 (flexible Printed

Circuit, FPC), 但不以此為限。

第 8 圖繪示依據本發明再一實施方式之觸控感測器之俯視圖。本實施方式與第 1 圖之主要差異係在於本實施方式之觸控感測器可進一步包含至少一第三處理器 600。基板 100 可進一步包含至少一第三區域 130，其係位於第一區域 110 與第二區域 120 之間。觸控感測層 200 可進一步包含至少一第三導電圖案組 230，其係排列於第三區域 130。第三導電圖案組 230 包含複數第三導電圖案 232 及 234，其係電性連接至第三處理器 600。

藉由第 8 圖之實施方式，即使面板的尺寸過大以致於第一處理器 300 與第二處理器 400 之腳位數總和仍不足使用，仍可利用第三處理器 600 來連接第三區域 130 上的第三導電圖案組 230。於部分實施方式中，第三處理器 600 之數量可為複數個，其係取決於面板的尺寸以及第一處理器 300、第二處理器 400 與第三處理器 600 之腳位數。

於部分實施方式中，第一處理器 300、第二處理器 400 及第三處理器 600 可共同位於基板 100 的同一側邊上。第三處理器 600 可包含一第三電路板 620 及一第三積體電路 610，第三積體電路 610 的腳位數即為第三處理器 600 的腳位數。第三積體電路 610 係位於第三電路板 620 上。第三電路板 620 係與第一電路板 320 及第二電路板 420 位於基板 100 的同一邊緣上。於部分實施方式中，第三電路板 620 為撓性印刷電路板 (flexible Printed Circuit, FPC)，但不以此為限。

於部分實施方式中，第三處理器 600 可利用多條第五

導線 550 電性連接至第三導電圖案 232 及 234。相鄰的第三導電圖案 232 及 234 係為形狀相互補之三角形。應瞭解到，第三導電圖案 232 及 234 之形狀不應以三角形為限，於其他實施方式中，第二導電圖案 232 及 234 亦可為矩形、圓形、橢圓形、菱形、或多邊形等幾何圖案，但不以此為限。

第 9 圖繪示依據本發明再一實施方式之觸控感測器之剖面圖。本實施方式與第 1 圖之主要差異係在於本實施方式之觸控感測器可進一步包含一保護層 700，其覆蓋觸控感測層 200。保護層 700 可用以保護觸控感測層 200 避免受到外力或外在電場所影響。舉例來說，當觸控感測器組裝至顯示面板上時，保護層 700 可避免顯示面板碰觸到觸控感測層 200。於部分實施方式中，保護層 700 可由光阻劑所形成，或是由矽氧化物(SiO_x)所形成，但不以此為限。

本發明上述實施方式中所述之第一導電圖案 212 及 214、第二導電圖案 222 及 224、與第三導電圖案 232 及 234 係由導電材料所形成，此導電材料可為透光導電材料，例如：氧化銦錫(ITO)，但不以此為限。本發明上述實施方式中所述之基板 100 可為玻璃所形成，但不以此為限。

本發明上述實施方式所揭露之觸控感測器可應用於智慧型手機顯示幕、液晶顯示器、筆記型電腦顯示幕、平板電腦顯示幕、或其他顯示裝置上。

應瞭解到，本說明書全文中所述之『第一』及『第二』等用詞僅係用以幫助讀者區隔相似之技術特徵，並不代表『第一』及『第二』在功能上必然有所不同。

另應瞭解到，本說明書全文中關於第一特徵設置於第二特徵的上方或是第二特徵上的敘述，應包含了第一特徵與第二特徵兩者係直接接觸，以及第一特徵與第二特徵之間具有額外特徵而使第一特徵與第二特徵並非直接接觸形成等實施方式。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第 1 圖繪示依據本發明一實施方式之觸控感測器之俯視圖。

第 2 圖繪示第 1 圖之觸控感測器沿著 A-A' 線之剖面圖。

第 3 圖繪示第 1 圖之觸控感測器之局部俯視圖。

第 4 圖繪示第 1 圖之觸控感測器之另一局部俯視圖。

第 5 圖繪示依據本發明另一實施方式之觸控感測器之俯視圖。

第 6 圖繪示依據本發明又一實施方式之觸控感測器之俯視圖。

第 7 圖繪示依據本發明再一實施方式之觸控感測器之俯視圖。

第 8 圖繪示依據本發明再一實施方式之觸控感測器之俯視圖。

第 9 圖繪示依據本發明再一實施方式之觸控感測器之剖面圖。

【主要元件符號說明】

100：基板

● 110：第一區域

112：左側邊緣區

114, 124：底側邊緣區

116, 126：上側邊緣區

120：第二區域

122：右側邊緣區

130：第三區域

200：觸控感測層

● 210：第一導電圖案組

212, 214：第一導電圖案

2122, 2142, 2222, 2242：第一端

2124, 2144, 2224, 2244：第二端

2126, 2146, 2226, 2246：斜邊

220：第二導電圖案組

222, 224：第二導電圖案

230：第三導電圖案組

232, 234：第三導電圖案

300, 301, 302, 303：第一處理器

310, 311, 312, 313 : 第一積體電路

320, 321, 322, 323 : 第一電路板

400, 401, 402, 403 : 第二處理器

410, 411, 412, 413 : 第二積體電路

420, 421, 422, 423 : 第二電路板

500 : 線路層

510 : 第一導線

520 : 第二導線

530 : 第三導線

540 : 第四導線

550 : 第五導線

600 : 第三處理器

610 : 第三積體電路

620 : 第三電路板

700 : 保護層

七、申請專利範圍：

1. 一種觸控感測器，包含：

一基板，包含一第一區域及一第二區域，該第一區域與該第二區域係位於該基板之同一表面；

一觸控感測層，設置於該基板上，該觸控感測層包含：

一第一導電圖案組，排列於該基板之該第一區域，該第一導電圖案組包含複數第一導電圖案；以及

一第二導電圖案組，排列於該基板之該第二區域，該第二導電圖案組包含複數第二導電圖案；

一第一處理器，電性連接至該些第一導電圖案；以及

一第二處理器，電性連接至該些第二導電圖案。

2. 如請求項 1 所述之觸控感測器，其中該第一處理器之腳位數及該第二處理器之腳位數均小於該些第一導電圖案與該些第二導電圖案之數量和。

3. 如請求項 2 所述之觸控感測器，其中該第一處理器之腳位數與該第二處理器之腳位數均為小於 40 之自然數。

4. 如請求項 2 所述之觸控感測器，其中該些第一導電圖案與該些第二導電圖案之數量和為大於 45 之自然數。

5. 如請求項 1 所述之觸控感測器，其中該第一處理器包含一第一電路板及一第一積體電路，該第一積體電路係

位於該第一電路板上；

其中該第二處理器包含一第二電路板及一第二積體電路，該第二積體電路係位於該第二電路板上，其中該第一積體電路與該第二積體電路彼此分離。

6. 如請求項 1 所述之觸控感測器，其中該第一處理器與該第二處理器係位於該基板之同一邊緣、相鄰兩邊緣或相對兩邊緣。

7. 如請求項 1 所述之觸控感測器，更包含：

複數第一導線，且每一該些第一導電圖案包含一第一端及相對於該第一端之一第二端，其中該第二端係比該第一端更靠近該第一處理器，該些第一導線分別連接於部分之該些第一導電圖案之該些第一端與該第一處理器之間；以及

● 複數第二導線，分別連接於另一部份之該些第一導電圖案之該些第二端與該第一處理器之間。

8. 如請求項 7 所述之觸控感測器，其中相鄰兩個該些第一導電圖案分別連接於該些第一導線之一者及該些第二導線之一者。

9. 如請求項 1 所述之觸控感測器，更包含：

複數第三導線，且每一該些第二導電圖案包含一第一

端及相對於該第一端之一第二端，其中該第二端係比該第一端更靠近該第二處理器，該些第三導線分別連接於部分之該些第二導電圖案之該些第一端與該第二處理器之間；以及

複數第四導線，分別連接於另一部份之該些第二導電圖案之該些第二端與該第二處理器之間。

10. 如請求項 9 所述之觸控感測器，其中相鄰兩個該些第二導電圖案分別連接於該些第三導線之一者及該些第四導線之一者。

11. 如請求項 1 所述之觸控感測器，更包含：

至少一第三處理器；

其中該基板更包含至少一第三區域，位於該第一區域與該第二區域之間；


其中該觸控感測層更包含至少一第三導電圖案組，排列於該第三區域，該第三導電圖案組包含複數第三導電圖案，該些第三導電圖案係電性連接至該第三處理器。

12. 如請求項 11 所述之觸控感測器，其中該第三處理器包含一第三電路板及一第三積體電路，該第三積體電路係位於該第三電路板上。


13. 如請求項 1 所述之觸控感測器，更包含：

一保護層，覆蓋該觸控感測層。


八、圖式：




第 1 圖




第 2 圖




第 3 圖




第 4 圖




第 5 圖




第 6 圖



第 7 圖



第 8 圖



第 9 圖