



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2016년11월18일  
(11) 등록번호 10-1677583  
(24) 등록일자 2016년11월14일

(51) 국제특허분류(Int. Cl.)  
G06F 12/00 (2016.01) G06F 13/14 (2006.01)  
(21) 출원번호 10-2014-0012578  
(22) 출원일자 2014년02월04일  
심사청구일자 2014년02월04일  
(65) 공개번호 10-2014-0100897  
(43) 공개일자 2014년08월18일  
(30) 우선권주장  
13/761,301 2013년02월07일 미국(US)  
(56) 선행기술조사문헌  
JP2012094234 A\*  
KR1020090061608 A\*  
US20040264234 A1\*  
\*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
시게이트 테크놀로지 엘엘씨  
미국 캘리포니아 95014 쿠퍼티노 사우스 디 엔자  
블러바드 10200  
(72) 발명자  
파타포우티안, 아라  
미국 01748 매사추세츠 홉킨톤 리포드 로드 5  
크하우이어, 안토인  
미국 55124 미네소타 애플 밸리 드웰러스 웨이  
15578  
(74) 대리인  
(뒷면에 계속)  
특허법인 남앤드남

전체 청구항 수 : 총 16 항


심사관 : 황철규

(54) 발명의 명칭 메모리 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호를 메모리 셀들에 인가하기

(57) 요약

데이터는 저항기반, 비 휘발성 메모리의 셀들에 기록된다. 셀들에 데이터의 기록 이후에 활동 메트릭이 추적된다. 임계값을 충족시키는 활동 메트릭에 응답하여, 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호가 셀들에 인가된다.

대표도 - 도1



(72) 발명자

고스, 라이언 제임스

미국 55373 미네소타 프리어 레이크 폰스엣지 레인  
5088

트랜탐, 존 디.

미국 55317 미네소타 찬하센 파운 힐 로드 7465

---

## 명세서

### 청구범위

#### 청구항 1

방법에 있어서,

저항기반(resistance-based), 비 휘발성 메모리의 셀들에 데이터를 기록하는 단계;

상기 셀들에 상기 데이터의 기록 이후에 활동 메트릭을 추적하는 단계;

이웃하는 셀들의 제 2 활동 메트릭을 추적하는 단계;

임계값을 충족시키는 상기 활동 메트릭에 응답하여, 상기 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호를 상기 셀들에 인가하는 단계;

상기 이웃하는 셀들의 상기 제 2 활동 메트릭에 응답하여 상기 임계값 및 상기 바이어스 신호의 양 중 적어도 하나를 수정하는 단계; 및

상기 이웃하는 셀들의 상기 제 2 활동 메트릭에 응답하여, 제 2 바이어스 신호를 상기 이웃하는 셀들에 인가하는 단계를 포함하고,

상기 제 2 바이어스 신호는 상기 셀들로부터의 거리의 함수로서 감소하고,

상기 바이어스 신호의 극성은 상기 셀들 상에 사용되는 프로그래밍 신호 극성의 반대인,

방법.

#### 청구항 2

제 1 항에 있어서,

상기 활동 메트릭은 경과 시간, 온도, 및 상기 셀들로 타겟되는 관독 동작들의 수 중 적어도 하나를 포함하는, 방법.

#### 청구항 3

삭제

#### 청구항 4

제 1 항에 있어서,

상기 셀들은 상 변화 메모리 셀들을 포함하고, 상기 바이어스는 상기 셀들을 결정질 상태에서 유지하는 것으로 귀결되는, 방법.

#### 청구항 5

제 1 항에 있어서,

상기 셀들은 저항성 랜덤액세스 메모리(RRAM) 셀들을 포함하고, 상기 바이어스는 이온 이동을 역전시키는 것으로 귀결되는, 방법.

#### 청구항 6

제 1 항에 있어서,

상기 셀들의 에이지를 추적하는 단계를 더 포함하고, 상기 임계값 및 상기 바이어스 신호의 양 중 적어도 하나는 상기 에이지에 응답하여 수정되는, 방법.

#### 청구항 7

삭제

#### 청구항 8

제 1 항에 있어서,

상기 활동 메트릭의 추적 단계 및 상기 바이어스 신호의 인가 단계는 상기 저항기반, 비 휘발성 메모리의 수명 동안 반복적으로 수행되는, 방법.

#### 청구항 9

제 1 항에 있어서,

알려진 데이터 패턴을 저장하는 상기 저항기반, 비 휘발성 메모리의 기준 셀로부터의 저항 변화 데이터를 결정하는 단계; 및

상기 기준 셀의 저항 변화 데이터에 기반하여 상기 셀의 상기 저항 변화를 추정하는 단계를 더 포함하는, 방법.

#### 청구항 10

장치에 있어서,

저항기반, 비 휘발성 메모리 유닛에 기록하고 그것으로부터 판독하도록 구성된 제어기로서, 상기 제어기는

상기 저항기반, 비 휘발성 메모리 유닛의 셀들에 데이터를 기록하고;

상기 셀들에 상기 데이터의 기록 이후에 활동 메트릭을 추적하고;

이웃하는 셀들의 데이터 액세스 활동을 추적하고;

임계값을 충족시키는 상기 활동 메트릭에 응답하여, 상기 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호를 상기 셀들에 인가하고;

상기 이웃하는 셀들의 상기 데이터 액세스 활동에 응답하여 상기 임계값 및 상기 바이어스 신호의 양 중 적어도 하나를 수정하고; 그리고

상기 이웃하는 셀들의 상기 데이터 액세스 활동에 응답하여, 제 2 바이어스 신호를 상기 이웃하는 셀들에 인가하는 것을 수행하도록 구성되고,

상기 제 2 바이어스 신호는 상기 셀들로부터의 거리의 함수로서 감소하고,

상기 바이어스 신호의 극성은 상기 셀들 상에 사용되는 프로그래밍 신호 극성의 반대인,

장치.

#### 청구항 11

제 10 항에 있어서,

상기 활동 메트릭은 경과 시간, 온도, 및 상기 셀들로 타겟되는 판독 동작들의 수 중 적어도 하나를 포함하는, 장치.

#### 청구항 12

삭제

#### 청구항 13

제 10 항에 있어서,

상기 셀들은 상 변화 메모리 셀들을 포함하고, 상기 바이어스는 상기 셀들을 결정질 상태에서 유지하는 것으로 귀결되는, 장치.

#### 청구항 14

제 10 항에 있어서,

상기 셀들은 저항성 랜덤액세스 메모리(RRAM) 셀들을 포함하고, 상기 바이어스는 이온 이동을 역전시키는 것으로 귀결되는, 장치.

#### 청구항 15

제 10 항에 있어서,

상기 제어기는 상기 셀들의 에이지를 추적하는 것을 추가로 수행하고, 상기 임계값 및 상기 바이어스 신호의 양 중 적어도 하나는 상기 에이지에 응답하여 수정되는, 장치.

#### 청구항 16

삭제

#### 청구항 17

제 10 항에 있어서,

상기 제어기는

알려진 데이터 패턴을 저장하는 상기 저항기반, 비 휘발성 메모리 유닛의 기준 셀로부터 저항 변화 데이터를 결정하고; 그리고

상기 기준 셀의 상기 저항 변화 데이터에 기반하여 상기 셀들의 저항 변화를 추정하는 것을 추가로 수행하는, 장치.

#### 청구항 18

장치에 있어서,

저항기반, 비 휘발성 메모리 유닛;

바이어스 신호를 상기 메모리 유닛의 셀들에 인가하도록 구성되는 스토리지 제어기 — 상기 바이어스 신호는 상기 셀들에 기록 및 판독하기 위해 인가되는 신호들과는 다른 —; 및

상기 스토리지 제어기에 결합된 시스템 제어기

를 포함하고, 상기 시스템 제어기는

상기 스토리지 제어기를 통하여 상기 셀들에 데이터를 기록하고;

상기 셀들에 상기 데이터의 기록 이후에 경과 시간을 추적하고;

이웃하는 셀들의 데이터 액세스 활동을 추적하고;

임계값을 충족시키는 상기 경과 시간에 응답하여, 상기 셀들의 저항 변화를 역전시키기 위하여 상기 스토리지 제어기를 통하여 상기 바이어스 신호를 상기 셀들에 인가하고;

상기 이웃하는 셀들의 상기 데이터 액세스 활동에 응답하여 상기 임계값 및 상기 바이어스 신호의 양 중 적어도 하나를 수정하고; 그리고

상기 이웃하는 셀들의 상기 데이터 액세스 활동에 응답하여, 제 2 바이어스 신호를 상기 이웃하는 셀들에 인가하는 것을 수행하도록 구성되고, 상기 제 2 바이어스 신호는 상기 셀들로부터의 거리의 함수로서 감쇠하는,

장치.

#### 청구항 19

제 18 항에 있어서,

상기 셀들은 상 변화 메모리 셀들을 포함하고, 상기 바이어스는 상기 셀들을 결정질 상태에서 유지하는 것으로 귀결되는, 장치.

## 청구항 20

제 18 항에 있어서,

상기 셀들은 저항성 랜덤액세스 메모리(RRAM) 셀들을 포함하고, 상기 바이어스는 이온 이동을 역전시키는 것으로 귀결되는, 장치.

## 청구항 21

삭제

## 청구항 22

삭제

## 발명의 설명

### 배경 기술

본 발명의 배경이 되는 기술은 다음의 특허문헌에 개시되어 있다.

[문헌 1] US 4,801,948 A (1989.01.31)

[문헌 2] US 5,657,332 A (1997.08.12)

[문헌 3] US 2010/0218073 A1 (2010.08.26)

[문헌 4] US 2012/0248558 A1 (2012.10.04)

[문헌 5] JP 2004/185753 A (2004.07.02)

[문헌 6] JP 2006/331626 A (2006.12.07)

[문헌 7] JP 2010/040090 A (2010.02.18)

### 발명의 내용

#### 과제의 해결 수단

[0001] 본 발명은 메모리 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호를 메모리 셀들에 인가하는 것에 관한 것이다. 일 실시예에서, 장치들 및 방법들은 저항기반, 비 휘발성 메모리의 셀들에 데이터를 기록하는 것을 가능하게 한다. 셀들에 데이터의 기록 이후에 활동 메트릭(예를 들어, 시간 경과)이 추적된다. 임계값을 충족시키는 활동 메트릭에 응답하여, 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호가 셀들에 인가된다.

[0002] 다양한 실시예들의 이들 및 다른 특징들 및 측면들은 이하의 상술된 논의 및 첨부한 도면들을 고려하여 이해될 수 있다.

#### 도면의 간단한 설명

[0003] 이하의 도면들에서, 같은 도면 번호들은 다수의 도면들에서 유사/동일한 컴포넌트들을 식별하기 위해 사용될 수 있다.

도 1 은 예시 실시예에 따른 데이터 스토리지 디바이스의 블록 다이어그램이다;

도 2 는 예시 실시예에 따른 메모리 셀들로부터의 데이터 디코딩을 예시하는 블록 다이어그램이다;

도 3 은 예시 실시예에 따른 메모리 배열의 블록 다이어그램이다;

도 4 는 예시 실시예에 따른 스토리지 제어기의 블록 다이어그램이다;

도 5 는 예시 실시예에 따른 판독 또는 기록 교란 영향들을 조정하기 위해서 판독 및/또는 프로그램 신호 값들을 이용하는 스토리지 제어기의 블록 다이어그램이다;

도 6 은 예시 실시예에 따른 로직 블록들을 물리적 위치내로 인터리빙하는 예제를 예시하는 블록 다이어그램이다

다;

도 7 은 메모리의 상이한 유형들 또는 구성을 갖는 영역들을 포함하는 메모리 디바이스의 블록 다이어그램이다;

도면들 8-9 은 예시 실시예에 따른 메모리 셀들의 저항 변화를 보상하기 위하여 메모리 셀들에 바이어스 신호 인가를 예시하는 블록 다이어그램들이다;

도 10 은 셀 성능저하를 특성화 하기 위하여 알려진 패턴들을 사용하는 배열의 블록 다이어그램이다; 및

도면들 11 및 12 은 예시 실시예들에 따른 방법들의 플로우 차트들이다.

### 발명을 실시하기 위한 구체적인 내용

- [0004] 다양한 예시 실시예들에 대한 이하의 상세한 설명에는, 상세한 설명의 일부를 형성하는 첨부 도면들에 도면 번호가 제공되고, 다양한 예시 실시예들을 예시하는 방식으로 표시된다. 본원에 첨부된 청구항들의 범위에서 벗어남이 없이 구조상 및 동작상의 변화들이 제공될 수 있는 다른 실시예들이 활용될 수 있는 것이 이해될 것이다.
- [0005] 본 발명은 일반적으로 저항성 메모리 스토리지를 사용하는 이들 디바이스들과 같은 지속성 데이터 스토리지 디바이스들에 관한 것이다. 저항성 메모리들은 데이터를 저장하기 위하여 메모리 셀의 저항에 지속적인 변화들을 사용하는 임의 메모리를 포함할 수 있다. 저항성 메모리들 저항성 랜덤액세스 메모리(RRAM 또는 ReRAM) 및 상변화 메모리(PCM)를 포함할 수 있으나 그것에 한정되는 것은 아니다. 각각의 이들 메모리 유형들은 상이한 특성들 및 장점들을 가질 수 있지만, 상이한 메모리 유형들을 사용하는 메모리 디바이스들의 효율적인 사용은 미디어의 워크로드에 기반되고/기반되거나 미디어의 에이징에 응답하여 미디어의 물리적 변화들을 효율적으로 관리하는 것을 수반할 수 있다.
- [0006] 본 발명은 시간에 대하여 및/또는 동작 상태들을 고려하여 저항 기반 메모리의 저항 변화들을 보상하는 것에 관한 것이다. 보상은 적응적 에러-정정 코드들(ECC)를 이용하는 것, 프로그램 및 판독 행위를 수정하는 것, 특정 데이터 스토리지 포맷들 및 미디어의 능동 관리 이용하는 것의 임의 조합을 수반할 수 있다. 보상은 메모리의 내구성을 증가시키도록 의도되고 개선된 성능과 같은 다른 장점들을 가질 수 있다. 이들 보상 기술들은 조합하여 사용될 수 있고 각각은 이하에서 더 상세하게 논의될 것이다. 기술들은 도 1 에 도시된 디바이스(100) 와 같은 데이터 스토리지 디바이스에 사용될 수 있다.
- [0007] 도 1 에서, 블록 다이어그램은 예시 실시예에 따른 데이터 스토리지 디바이스(100)를 예시한다. 이 디바이스(100)는 고체 상태 메모리의 임의 조합을 활용하는 고체-상태 드라이브(SSD)(또는 그것의 서브-컴포넌트)로서 구성될 수 있다. 디바이스(100)의 특징부들은 고체 상태 메모리 및 자기 디스크들의 조합을 사용하는 하이브리드 드라이브들과 같은 하드 드라이브 디바이스들의 다른 유형들에 적용 가능할 수 있다. 디바이스(100)의 특징부들은 표준 하드 드라이브 데이터 인터페이스들을 활용하지 않는 특정 목적 고체-상태 및/또는 디스크 데이터 스토리지 디바이스들(또는 그것의 서브-컴포넌트들)에 또한 적용 가능할 수 있다.
- [0008] 디바이스(100)는 디바이스(100)의 비 휘발성 메모리의 일부 또는 전부를 수용하는 하나 이상의 메모리 유닛들(102, 103)를 포함할 수 있다. 메모리 유닛들(102, 103)은 예를 들어, 메모리 칩들과 같은 하나 이상의 개별적인 물리적 유닛들(104, 105)을 포함할 수 있다. 이 예에서, 메모리 유닛들(102, 103)은 비-계층적인 유닛들이고, 개별적인 물리적 유닛들(104, 105) 각각은 다른 것과는 상이한 유형의 비 휘발성 메모리 스토리지 매체를 수용한다. 각각의 물리적 유닛들(104, 105)내에서의, 메모리는 보다 적은 블록들(106, 107)로 그룹화될 수 있다. 물리적 유닛들(104, 105)의 하지의 미디어는 상이하기 때문에, 블록들(106, 107)의 메모리 사이즈들은 다를 수 있다. 디바이스(100)의 특징부들의 일부는 비-계층적인 혼합-미디어 스토리지에 적용가능 하지만, 이하에서 설명되는 개념들의 대부분은 단일 메모리 유닛 및/또는 단일 스토리지 매체 유형을 사용하는 디바이스들에 채용될 수 있다.
- [0009] 디바이스(100)는 호스트 인터페이스(112)를 통하여 호스트(114)로부터 수신된 요청들을 서비스하는 것을 가능하게 하는 하나 이상의 시스템 제어기들(110)을 포함할 수 있다. 제어기(110)는 논리 어드레스들 참조하는 호스트(114)로부터의 판독 및 기록 요청들을 수신할 수 있다. 시스템 제어기(110)는, 무엇보다도, 논리 어드레스들을 물리적 어드레스들로 전환하고 메모리 유닛들(102, 103)의 적절한 물리적 어드레스들 상에 수행될 개별적인 판독 또는 기록 동작들을 지시한다.
- [0010] 디바이스(100)는 비 휘발성 메모리 유닛들(102, 103)에 비하여 무엇보다도, 휘발성 캐시(117)에 대해 사용될 수 있는 휘발성 랜덤 액세스 메모리(115)(RAM)를 포함할 수 있다. 일반적으로, 휘발성 캐시(117)는 비 휘발성 메모리

리(102, 103)의 일부 영역들을 반영하는 계층적인 메모리 구조이지만 비 휘발성 메모리(102, 103)보다 더 빠르게 판독 및/또는 기록될 수 있다. 일부 상황들, 예를 들어, 짧은 시간 기간 동안에 반복되는 판독/기록 활동을 보이는 데이터에 대하여, 휘발성 캐시(117)는 성능을 증가시킬 것이다.

[0011] 시스템 제어기(110)는 메모리 유닛들(102, 103)의 미디어 상태들을 결정하고 변화시키는 스토리지 제어기(116)에 결합된다. 스토리지 제어기(116)는 특정 메모리 셀들을 판독 또는 기록을 위해 선택되도록 하는 것을 허용하는 로직 회로들(예를 들어, 게이트 어레이들, 다중화기들)을 포함할 수 있다. 스토리지 제어기(116)는 셀들을 판독 및 기록하기 위해 사용되는 신호들을 제공하는 아날로그 신호 프로세싱 회로들(예를 들어, 필터들, 증폭기들) 뿐만 아니라 디바이스내 다른 곳에서 활용되는 디지털 정보 및 메모리 미디어에 저장되는 아날로그 정보간 전환을 위해 사용되는 디지털-아날로그 컨버터들(DAC들) 및 아날로그-디지털 컨버터들(ADC들)을 또한 포함할 수 있다.

[0012] 인코더/디코더 모듈(118)은 메모리 유닛들(102, 103) 및 유저 데이터 포맷들에 의해 사용되는 디지털 코딩 포맷들간 전환을 위해서 스토리지 제어기(116)와 함께 동작한다. 인코더/디코더 모듈(118)은 스토리지 제어기(116) 또는 개별 유닛의 일부일 수 있다. 만약 다수의 메모리 유닛들(102, 103)이 사용된다면, 디바이스(100)는 최소한 특정 메모리 유형들을 위해 최적화된 방식으로 그것들의 개별적인 동작들을 수행하는 다수의 스토리지 제어기들(116) 및 인코더/디코더들(118)을 포함할 수 있다. 개별 제어부들은 특정한 메모리 아키텍처에 적절한 그것들 자신의 로직-대-물리적 매핑을 또한 활용할 수 있다. 이런 경우에, 시스템/주 제어기(110)는 논리 호스트 어드레스를 메모리 유닛들(102, 103)에 의해 사용 가능한 내부 논리 어드레스로 전환할 수 있다.

[0013] 주 제어기(110)(뿐만 아니라 스토리지 제어기(116) 및 인코더 디코더(118))는 이하에서 설명되는 동작들을 수행하기 위하여 디바이스(100)에 의해 동작가능한 명령들을 저장하는 컴퓨터-판독가능한 미디어(120)로 본 출원에서 표현된, 메모리, 로직 회로들, 펌웨어 또는 소프트웨어로부터의 명령들에 응답하여 동작할 수 있다. 예를 들어, 적응적 프로그램/판독 모듈(122)은 메모리 유닛들(102, 103)에 기록 또는 판독할 때 스토리지 제어기(116)에 의해 사용되는 파라미터들을 변경할 수 있다. 적응적 ECC 모듈(124)은 이하에서 설명되는 ECC 파라미터들을 수정하기 위해 인코더/디코더(118)와 함께 동작할 수 있다.

[0014] 컴퓨터-판독가능한 미디어(120)는 데이터가 메모리 유닛들(102, 103)내에 어떻게 저장될지에 관련된 다양한 측면들을 지시할 수 있는 포매팅 모듈(126)을 또한 포함할 수 있다. 특별한 메모리 구조들과의 데이터 인터리빙과 같은 포매팅 모듈(126)의 일부 측면들은 스토리지 제어기(116)내에 포함될 수 있다. 특정한 데이터를 저장하기 위해 상이한 메모리 유닛들(102, 103)사이의 선택과 같은 포매팅 모듈(126)의 다른 측면들은 예를 들어, 로직 대 물리적 매핑과 같은 상위 레벨에서 구현될 수 있다. 관리 모듈(128)은 예를 들어, 호스트 활동을 추적하는 것, 백그라운드 프로세스들을 개시하는 것 등의 하이 레벨에서 또한 동작할 수 있다. 디바이스(100)는 사용량 메트릭들, 구성 설정들 등과 같은 데이터를 위한 비 휘발성 메모리의 리저브드 부분을 포함하는 데이터베이스(130)를 포함할 수 있다.

[0015] 앞에서 언급한 바와 같이, 메모리 유닛들(102, 103)은 상이한 유형들의 메모리 스토리지 매체를 수용하는 비-계층적인 유닛들로서 구성될 수 있다. 예를 들어, 메모리 유닛들(102, 103)은 각각 플래시 메모리, 저항 램(ReRAM), 스핀-토크 램(STRAM), 또는 상 변화 메모리(PCM)와 같은 상이한 개별 미디어를 포함할 수 있다. 본 발명의 목적들을 위하여, 메모리 유닛들(102, 103) 중 적어도 하나는 ReRAM 및 PCM과 같은 저항성 메모리 유닛들로 구성된다.

[0016] 시간이 흐르면서, ReRAM 및 PCM의 저항 레벨들은 다수의 요인들, 예를 들어, 온도, 물질 브레이크다운, 사이클들의 수, 보존 시간, 판독/기록 교란 등에 기인하여 변할 수 있다. 이들 저항 변화들은 축소된 내구성을 야기할 수 있다. 예를 들어, 긴 시간 기간 동안에 저장되는 데이터는 상당한 비트 에러율(BER)을 나타낼 수 있고/있거나 판독 불가능하게 된다. 이들 에러들은 메모리 셀이 하나 초과 비트를 저장하기 위해 사용될 때 더욱 더 표명될 수 있다. 저항 변화들을 보상하기 위하여 적응적 ECC 및 코딩을 포함하고, 프로그램 및 판독 행위를 수정하고, 특정 데이터 스토리지 포맷 및 미디어의 능동 관리를 이용하는 많은 방법들이 있다. 이들 접근법들은 함께 또는 개별적으로 사용될 수 있다. 그것들의 각각은 이하에서 더 상세하게 논의될 것이다.

# [0017] 적응적 ECC 및 코딩

[0018] 대부분의 데이터 스토리지 디바이스들은 데이터를 저장하거나 판독할 때 에러들을 유도할 수 있는 잡음 및 다른 교란들을 다루기 위해서 어떤 종류의 에러 정정을 사용한다. 예를 들어, 해밍 코드와 같은 선형 블록 코드를 사용하는 ECC 기법은 데이터가 기록될 때 그것에 패리티 비트들을 추가한다. 데이터가 다시 판독될 때, 패리티 비



트들은 에러들을 감지하고 정정하기 위해 사용될 수 있다. 코드의 세기는, 일반적으로 정정될 수 있는 잘못된 비트들의 수에 의해 측정되고, 일반적으로 사용되는 패리티 비트들의 수와 함께 증가한다.

- [0019] 데이터 스토리지 매체에서, 메모리 셀들은 다이상에 함께 뽁뽁하게 패킹될 수 있다. 따라서 하나의 셀에 영향을 미치는 활동은 예를 들어, 전류 누설, 정전용량성 커플링, 열 등 때문에 다른 셀에 영향을 준다. 결과적으로, 셀 내에서 보여지는 에러의 유형, 예를 들어, 경-관정 임계 저항 값이 예상보다 더 높은지 또는 더 낮은지는 인접한 셀들에 기록되는 데이터에 의해 영향을 받을 수 있다. 에러들은 다른 셀 활동, 예컨대 판독들 및 기록들에 또한 영향을 받을 수 있다. 이것의 예는 예시 실시예에 따른 디바이스에 사용될 수 있는 메모리 셀들(200)을 예시하는 블럭 다이어그램인 도 2에 도시된다.
- [0020] 일반적으로, 로우들(202, 203)은 물리적으로 근접한 메모리 셀들의 배열들을 나타낸다. 예를 들어, 각각의 로우(202, 203)는 워드 라인을 나타낼 수 있고 각각의 블럭(예를 들어, 블럭(206))은 하나 이상의 비트들의 데이터 심벌을 저장하는 메모리 셀을 나타낸다. 이 예에서, 메모리 셀들은 2-비트 심벌들을 저장하고 셀 내의 각 비트는 동일한 워드 또는 상이한 워드(예를 들어, 데이터 워드들간 인터리브된 비트들)의 일부일 수 있다. 도 2에 관하여 설명되는 개념들은 더 많거나 더 적은 비트들을 저장하는 메모리 셀들에 적용가능할 수 있다.
- [0021] 도 2에서, ECC 디코더 모듈(204)은 메모리 셀들에 저장된 데이터를 디코딩하는데 사용되고, 디코딩의 결과는 블럭(210)에 보여진다. 예시 목적들을 위하여, 많은 구현예들에서 디코더 모듈(204)은 다수의 셀들 (예를 들어, 전체 워드 라인(203))을 동시에 디코딩할 수 있지만, 디코더 모듈(204)이 메모리 셀(206)을 디코딩하는 것을 보여준다. 셀들(207-209)은 현재 디코딩 되는 셀(206)에 물리적으로 인접하다. 셀들(206-208)은 동일한 데이터 워드 또는 워드 라인의 일부이고 셀들(206, 209)은 상이한, 인접한 데이터 워드들 또는 워드 라인들로부터 나온다. 셀들(207-209)내의 데이터는 셀(206)내 데이터처럼 동일한 데이터 워드내에 있을 수 있거나 있지 않을 수 있다.
- [0022] 이 논의의 목적들을 위하여, 용어 "데이터 워드" 는 일반적으로 함께 액세스되는(예를 들어, 기록된, 판독된, 디코딩된, 인코딩된) 비트들의 최소 수를 나타낸다. 예를 들어, 만약 메모리가 바이트 자체 어드레스를 가지면 메모리는 한번에 유저 데이터 중 최소 하나의 바이트(8-비트들)를 판독하도록 구성된다. 이것은 셀들로부터 저장된 데이터의 8-비트들 초과 예를 들어, 유저 데이터 더하기 ECC 데이터 판독을 수반할 수 있다. 일부 메모리의 유형들, 예컨대 플래시 메모리 및 자기 디스크들은 훨씬 더 큰 데이터 워드들, 예를 들어, 512 바이트들, 종종 SSD에 대하여 4096 바이트들과 동등하거나 또는 더 큰 섹터들 또는 페이지들을 가질 수 있다. "워드 라인"은 그에 반해서 일반적으로 물리적으로 인접한 셀들의 집합을 지칭하고 제어기 로직에 의해 공통 활성화 라인으로 결합될 수 있다. 동일한 워드 라인내의 셀들은 동일하거나 상이한 데이터 워드들에 해당할 수 있다.
- [0023] 인접한 셀들(207-209)에 저장된 값들은 셀(206)로부터의 값 판독에 영향을 미칠 수 있기 때문에, 에러 정정을 위해 선행 정보로서 인접한 비트 상태들을 사용하는 것이 바람직할 수 있다. 에러 정정 코드들 예컨대 저 밀도 패리티 체크(LDPC)는 보조 셀들에 의해 제공되는 선행 또는 부가 정보와 함께 채널 정보를 추가함으로써 개선된 성능을 나타낼 수 있다. 텔레통신 시스템들에서, 선행 정보는 동일한 데이터의 선행 송신(예를 들어, 복원 불가능한 블럭 데이터의 재송신)으로부터 획득될 수 있다. 예시된 실시예에서, 선행 정보는 인접한 비트들(207-209)의 값에 의해 획득될 수 있다.
- [0024] 일반적으로, 판독 또는 기록 교란과 같은 프로세스들을 통하여, 인접한 비트들은 적어도 부분적으로 결정론적 방식으로 관심 비트들과 간섭한다. 예를 들어, 만약 셀이 소정의 극성을 갖는 비교적 고전압을 인가함으로써 희망하는 레벨로 프로그래밍된다면, 이것은 더 낮은 전압 및/또는 상이한 극성을 갖는 전압을 사용하는 레벨로 프로그래밍 되어진 인접한 셀들에 영향을 미칠 수 있다. 구체적으로, 인접한 셀 프로그래밍 레벨들(또는 일부 경우들에서 판독 레벨들)에 의해 유도된 방향으로 변화될 가능성이 있다.
- [0025] 예시된 예제에서, 셀(206)에서의 값 판독은 낮은 신뢰 수준을 갖거나 또는 결정될 수 없다. 만약 인접한 셀들의 값들(207-209)이 알려지면, 이들 값들은 전체 워드 라인(203)의 일부 디코딩으로서 수행될 수 있는 셀(206) 디코딩의 최초 또는 후속 시도들에 사용되는 선행 정보로서 사용될 수 있다. 셀(209)의 값은 단지 워드(202)가 이미 디코딩되고 버퍼링된(예를 들어, DRAM 캐시에 보유)것인지를 알려주는 것 일 수 있지만, 이런 시나리오는 일부 상황들, 예를 들어, 큰 순차 데이터 판독들에서 일어날 수 있다.
- [0026] 셀들(206-208)이 동일 인코딩 워드의 전체 부분인 것을 가정하면, 셀(206)과 같은 알려지지 않은 값들이 결정되기 전까지는 셀들(207 및 208)의 값들은 높은 레벨의 신뢰 수준으로 알려지지 않을 수 있다. 그럼에도 불구하고, 만약 이들 셀들(207, 208)에서 추정된 데이터가 패턴에 들어맞는 것 같은 경우에 셀들(207, 208)에서

의 현재 경 판정들은 여전히 유용할 수 있다. 예를 들어, 모든 인접한 셀들(207-209)이 이 예에서 값 '00'에 있고 이런 상황은 특정 방향에서 인접한 셀 에러들에 영향을 주는 판독 또는 기록 교란을 일으키는 것이 알려질 수 있다. 해당 방향에서 셀(206)의 판독을 조정하는 것은 셀들(207, 208)의 값들을 둘 모두 확인할 수 있을 뿐만 아니라 셀(206)의 값을 보다 높은 레벨의 신뢰 수준으로 결정할 수 있다.

[0027] 도 2에서의 배열은 ECC 디코더(204)에 의해 사용 가능한 압축된 룩 업 테이블(LUT)(212)을 또한 사용할 수 있다. LUT(212)는 ECC 디코더(204)로 공급하는 소프트 정보를 허용하고 동일한 LUT(212)는 복수개의 위치들에 대하여 사용될 수 있다. 소프트 정보는 예견된 우도(likely-hood)의 정정 비트들을 제공하기 위해 사용될 수 있다. LUT(212)는 교란 영향들을 계산하기 위해서 테스트/검증 프로세스를 이용함으로써 제조 과정에서 미리 실장(pre-populated)될 수 있다. LUT(212)는 또한 디바이스내 실제 측정된 값들에 대한 조정을 위해서 업데이트되는 실행 시간 일수 있다. 예를 들어, 이전에 성공적으로 디코딩된 데이터는 예를 들어 비정정된 데이터를 정정된 데이터와 비교하여 교란들을 특성화하기 위해 사용될 수 있다. 일반적으로, LUT(212)는 압축되므로 그것은 적어도 그것을 대신하는 ECC 패러미터의 풋프린트 보다 작은 메모리 풋프린트를 가진다.

[0028] LUT(212)는 또한 메모리 내 특정 위치들에 대하여 새롭게 만들어질 수 있다(예를 들어, 예지 위치들은 다이상의 중심 위치들과는 다를 수 있다). LUT(212)는 또한 인접한 위치에서 앞서 판독된 데이터로 채워질 수 있다. 이것은 순차적인 판독들을 수행할 때 선 보상을 위해 사용될 수 있다. 만약 그것이 최종 페이지가 정정된것을 알려주면(그리고 아마 이런 정정은 어려울수 있다), 해당 정정 정보는 나중에 사용될 수 있다. 정정 정보는 후속 페이지들을 판독하기 위한 시작 포인트로서 역할을 할 수 있으며, 왜냐하면 그것은 아마 다음 페이지들에 에러들은 바로 앞 페이지와 동일한 방식의 변화에 기인할 것이기 때문이다.

[0029] 도 2의 다이어그램은 인접한 셀의 에러 정정을 보조하기 위해서 다른 셀 상태들/값들을 이용하는 예제를 나타낸다. 이것은 예시 실시예에 따른 메모리 배열(300)의 블록 다이어그램을 포함하는 도3에 도시된 바와 같이 더 확장될 수 있다. 메모리 배열(300)은 각각 복수개의 어레이들을 가지는 다수의 물리적 컴포넌트들(예를 들어, 층들, 칩들, 등.)을 포함한다. 어레이들의 로우들(예를 들어, 로우(306))은 데이터 워드들, 페이지들, 또는 그것의 그룹들과 같이 개별적으로 자체 어드레스를 가진 영역들을 나타낼 수 있다. ECC 모듈(204)은 파선 영역들에 의해 표시된 다수의 차원들에 걸쳐서 예를 들어, 다수의 페이지들 및/또는 다수의 컴포넌트들에 걸쳐서 에러 코드들을 계산할 수 있다. 이것은 일반적으로 메모리 디바이스(300)에 특정한 에러들을 카테고리화되고 개별적으로 자체 어드레스를 가진 영역들(306), 특정한 컴포넌트들(302-305), 또는 전체로서 디바이스(300)에 정정을 인가하는 것을 수반할 수 있다.

[0030] 하나의 배열에서, 메모리 디바이스(300)는 셀 데이터의 인코딩 및 디코딩에 사용 가능한 전달 함수들을 전개하기 위해 제조 동안에 특성화될 수 있다. 이것은 보다 큰 양의 ECC를 활용하기 위해서 디바이스(300)의 광고된 용량을 축소하는 것을 포함할 수 있다. 추적, 재 특성화 및/또는 실행 시간 요인들에 기반된 성능 저하를 예견하는 것에 의하여 실행 시간 동안에 추가의 스칼라량들이 인가될 수 있다. 이들 추가의 스칼라량들은 다른 기능 컴포넌트들, 환경, 등과의 통합에 의해 야기된 추가의 성능 저하와 같은 제조 단계에서 결정될 수 없는 영향들의 탓일 수 있다.

[0031] 상기 설명된 다차원의 ECC에 추가하여, 예시 실시예에 따른 장치는 저항성 메모리 유형들에 특정한 에러들을 다루기 위한 추가 특징부들을 포함할 수 있다. 예를 들어, ECC 인코더/디코더 배열은 가변적 코드 레이트 ECC를 사용할 수 있다. 배열(예를 들어, 도 1에 도시된 적응적 ECC 모듈(124)을 통하여)은 아마 에러들로 귀결될 메모리 및/또는 시스템 상태들의 영역들을 식별할 수 있다. 이들 표시자들은 복원 불가능한 에러들을 적응적으로 감소시키기 위해 이들 영역들 및/또는 상황들에 대하여 상위 레벨의 ECC(도 1의 인코더/디코더 모듈(118)을 통하여)를 선택하기 위해 사용될 수 있다.

[0032] ECC 인코더/디코더는 메모리 셀들이 성능 저하될때 코드 레이트를 가변하도록 구성될 수 있다. 상이한 레벨들의 ECC는 특정한 영역들 상에 인가될 수 있거나 동일한 가변적 ECC는 동일한 유형의 전체 메모리 유닛에 걸쳐서 인가될 수 있다. 스토리지 디바이스는 (예를 들어, 도 1의 관리 모듈(128)을 통하여) 백그라운드 스캔을 수행하고 에러율이 설정 정정 성능에 접근하는지를 감지하도록 구성될 수 있다. 응답에서, 추가의 정정 코드들이 산출될 수 있고 새롭게 기록되는 데이터를 위해 국부적으로 또는 전역적으로 사용될 수 있다.

[0033] 다른 예에서, 동적 ECC 코드들은 데이터 유형 또는 데이터의 현재 활동에 기반하여 인가될 수 있다. 이런 경우에, 큰 ECC 코드 워드들은 순차적 데이터 및/또는 콜드 데이터를 위해 사용될 수 있고, 작은 ECC 코드 워드들은 랜덤/핫 데이터를 위해 사용될 수 있다. 핫 데이터(및 일부 경우들에서 랜덤 데이터)는 빈번하게 또는 예견할 수 없게 재기록될 수 있기 때문에, 그것은 룩 업 데이터 보유 에러들에 덜 민감할 수 있고, 따라서 보다 적은

ECC를 사용할 수 있다. 또한, 보다 적은 ECC는 해당 랜덤 또는 핫 데이터의 개선된 스루풋 또는 레이턴시 성능을 유도할 수 있다.

- [0034] 다른 예에서, 데이터 스토리지 디바이스는 암호화/코딩/스크램블링에 대하여 보다 적은 한계들을 사용할 수 있고, ECC를 데이터의 보다 적은 부분들을 위해 조정시키는 것이 가능하다. 예를 들어 다수의 시드들이 가용 가능할 수 있고 변경될 필요가 있는 비트들의 수를 최소화하는 시드가 선택된다. 실제로 변화는 필수 데이터 섹션들만이 업데이트 될 필요가 있도록 데이터는 보다 적은 세분단위에서 암호화될 수 있다.
- [0035] 다른 예에서, ECC 데이터는 그것이 보호중인 유저 데이터와는 별도로 저장되는 것이 가능할 수 있다. 이런 경우에, ECC는 메모리 유닛들(102, 103) 중 하나에 저장될 수 있고 유저 데이터는 유닛들(102, 103) 중 다른 것에 저장될 수 있다. 예를 들어, 데이터 업데이트들에 비하여 보다 많은 ECC 업데이트들이 있다면 ECC는 높은 내구성 메모리 유형에 저장될 수 있다.
- [0036] 다른 배열에서, 메모리 유닛들(102, 103)은 적어도 몇몇 다수의 레벨 셀들을 포함한다. 이런 경우에, 셀 내에 저장된 값을 판독하는 것은 하나 초과와 저항 임계값 레벨 사이를 구별하는 것을 수반한다. 만약 셀이 두개의 비트들을 저장하면, 예를 들어, 스토리지 제어기 및/또는 디코더는 저장된 저항이 네개의 영역들 중 하나내에 있는지를 결정해야만 한다.
- [0037] 네개의 영역들은 네개의 영역들을 분할하는 세개의 임계값 레벨들에 의해 정의될 수 있다. 일 예에서, 코딩 기법은 비트들의 최소 수가 각각의 임계값 레벨에서 저장되는 것을 보장하고 임계값들을 보상하기 위해 정보를 사용하는데 활용될 수 있다. 이런 경우에, MLC 비트들 인코딩에 대한 지식은 데이터의 무결성에 대한 다른 체크를 제공하는 데 도움이 될 수 있다. 만일 코딩 동안에 고르게 스크램블된 단일 레벨 비트들의 그룹이 검색된다면, 그것들은 다시 판독되는 동안에 짝수 패리티를 가질 것이다. 이것은 데이터가 정정되는지 아닌지 체크를 제공할 수 있다.
- [0038] MLC 메모리(예를 들어, 두개 이상의 비트들을 저장하는 셀)에서 이 "짝수(even)" 인코딩은 심벌들(예를 들어, 2-비트 MLC에 대하여 "00," "01," "10," 및 "11")의 짝수 분포를 수반할 수 있다. 데이터의 블럭이 다시 판독될 때, 하나의 특정한 심벌에 영향을 미치는 상당한 스큐들은 어떤 에러들의 유형이 보여지는 지에 대한 단서를 제공할 수 있다. 2-비트 예를 이용하여, 1024 비트들의 페이지는 심벌 "00"의 256 인스턴스들; 심벌 "01"의 250 인스턴스들; 심벌 "10"의 240 인스턴스들; 및 심벌 "11"의 278 인스턴스들이 다시 판독되는 것을 가정한다. 이 경우에서, "11" 상태의 너무 많은 비트들 및 "10" 상태의 너무 작은 비트들과 상당한 편차가 있고, 이것은 어떤 보상이 이 특정한 에러 유형에 대하여 가장 효율적일지에 초점을 맞추는데 사용될 수 있다.
- [0039] 유사하게, 몇몇 메모리 스토리지 매체(예를 들어, PCM)는 고정된 패턴 영향들을 나타낼 수 있다. 예를 들어, 만약 긴 일련의 일(one)들 또는 제로(0)들이 저장되면, 이것은 국부적인 가열, 예측할 수 있는 교란 패턴들, 등으로 이어질 수 있다. 데이터를 스크램블하는 예를 들어, 고정된 패턴들의 확률이 감소되도록 데이터의 무작위성을 증가시키는 인코딩 기법이 활용될 수 있다. 비록 인코딩 기법은 회망하는 스크램블링을 달성하기 위해서 데이터를 압축할 필요가 없지만 이 패턴들의 감소는 때때로 본래 압축 기법들의 결과이다.
- [0040] **적응적 프로그램 및 판독**
- [0041] 이제 도 4 와 관련하여, 간략화된 블럭 다이어그램은 예시 실시예에 따른 스토리지 제어기(400)의 측면들을 예시한다. 일반적으로, 스토리지 제어기(400)는 어레이(402)의 메모리 셀들(404)에 신호들을 인가하고 선택하는데 사용되는 회로들을 포함한다. 선택 모듈(406)은 프로그래밍 또는 판독 동작들 동안 개별 셀들(404)을 선택한다. 이 예에서, 셀들은 로우 라인들(407) 및 컬럼 라인들(408)의 방식으로 활성화된다. 데이터 모듈(410)은 프로그램 또는 판독 동작들 동안에 신호들(예를 들어, 구형파(412))을 데이터 라인에 인가한다. 데이터 라인은 로우 라인들(407) 또는 컬럼 라인들(408) 중 하나이거나 개별 라인(미도시)으로서 구성될 수 있다. 신호(412)는 셀들의(404) 상태(프로그램)를 변경할 수 있고/ 있거나 및/또는 셀들의(404)의 현재 상태(판독)를 감지하는데 사용될 수 있다.
- [0042] 스토리지 제어기(400)는 스토리지 제어기(400)에 신호들을 개별적으로 송신 및 수신하는 디코더(414) 및 인코더(415)에 결합된다. 스토리지 제어기(400)는 인코더(415)로부터의 디지털 데이터를 셀들(404)을 프로그래밍하기 위해 인가되는 아날로그 신호로 바꾸는 DAC(418)를 포함할 수 있다. 스토리지 제어기(400)는 또한 셀들로부터 판독된 신호들을 디코더(414)에 의해 사용되는 디지털 포맷으로 변환하기 위해 ADC(420)를 포함할 수 있다. 스토리지 제어기(400)로부터 디코더(414)에 제공되는 데이터는 하드 데이터를 포함할 수 있고, 이것은 메모리 셀들(404) 판독으로부터 추정된 '0' 및 '1' 값들을 포함한다. 스토리지 제어기(400)로부터 디코더(414)에 제공되는



데이터는 또한 또는 대신에 소프트 데이터를 포함할 수 있고, 이것은 메모리 셀들(404)에 저장된 데이터 심벌들을 추정하는 범위이다. 소프트 데이터는 경 관점들을 결정하기 위해 사용될 수 있고, 또한 디코더(414)를 보조하는 결정의 신뢰 정도를 포함할 수 있다.

[0043] 사용량 및 시간 경과 때문에, 셀들은 셀들의 저항 값들에 표류 또는 움직임에서의 다른 차이들에 의해 야기되는 에러들을 나타내는 경향이 있을 수 있다. 스토리지 제어기(400)는 이들 변화들을 보상하기 위해서 프로그램 및 판독 동작들을 변경할 수 있다. 예를 들어, 만약 메모리 셀들(404)이 PCM 셀들이라면, 스토리지 제어기(400)는 셀들(404) 에이징에 따라 스토리지 제어기를 통하여 PCM 프로그래밍 알고리즘이 작용하는 방식을 변경할 수 있다.

[0044] 일반적으로, PCM 셀들은 특정한 전압의 인가에 기하여 아몰퍼스로부터 결정질 상태로 변할 수 있고, 저항은 이들 상태들 사이에서 측정가능하게 다를 수 있다. 셀들(404)의 에이징에 따라(듀티 사이클들 또는 시간 경과에 의한 양에 의해), 상태들 사이의 변화들은 신뢰할 수 있게 일어나지 않을 수 있다. 이런 경우에, 직사각형 또는 사다리꼴 펄스를 인가하는 대신에, 데이터 모듈(410)은 교변하는 형상들의 펄스들을 인가할 수 있다. 예를 들어, 파형의 리딩 에지 또는 트레일링은 다소 단계적 기울기를 가질 수 있고 덜 급격한 변화들을 가질 수 있다. 이것은 선택적으로 셀(404)의 프로그램 시간을 변화시키는 것을 수반한다.

[0045] 일부 경우들에서, 스토리지 제어기(400)는 필요하지 않는 한 특정한 셀들을 재프로그램 하는 것을 회피할 수 있다. 예를 들어, 스토리지 제어기(400)는 개별적인 셀들(404) 어드레스를 지정할 수 있고, 현재 셀 내에 무엇이 저장되었는지 결정할 수 있다. 이런 경우에, 셀들(404)의 그룹을 프로그램하는 요청(예를 들어, 호스트에 의해 자체 어드레스를 가지는 최소의 섹터 또는 페이지 사이즈)는 단지 셀들의 서브셋 프로그램을 필요로 할 수 있다. 수반된 프로그래밍 양에서의 이 감소는 인접한 셀들 상의 교란을 회피하는데 도움을 줄 수 있다.

[0046] 다른 예에서, 판독 셀들(404)을 판독하는 동안 감지되는 현재 에러들은 동시에 추가의 셀들을 판독할 때 입력으로서 사용될 수 있다. 예를 들어, 순차적인 프로그래밍의 이전 판독들에서 감지된 에러들은 후속 임계값들이 얼마나 많이 변화될 필요가 있는지를 예견하는 것을 돕는데 사용될 수 있다. 이것은 저장된 데이터내 판독 에러들을 정정하기 위해 판독 임계값들을 변화시키는 것 및/또는 이런 데이터가 나중에 다시 판독 될 때 감지된 판독 에러들을 보상하기 위해서 기록 임계값들을 변화시키는 것을 수반할 수 있다. ADC(420)에 의해 생산된 데이터는 정정 불가능한 비트 에러율(UBER)의 개선을 위해 사용될 수 있다. 예를 들어, 에러 복원에서, 스토리지 제어기(400)내에 조립된 ADC(420)는 소프트 정보를 얻는데 사용된다.

[0047] 저항성 메모리들의 상태는 단일 판독으로 획득될 수 있어서 n-비트 ADC 값 그 자체는 소프트 정보를 제공하기 위해 사용될 수 있고, 여기서 'n'의 값은 단지 ADC의 정확성 및/또는 정밀도에 의해 제한된다. 이것은 소프트 데이터를 획득하기 위해 개별적인 셀에 대하여 다수의 판독들이 종종 사용되는 예를 들어, 플래시 메모리의 세 번의 판독들이 두개의 비트들의 소프트 정보를 얻기 위해 사용되는 플래시 메모리에 대조된다. ADC 값들은 플래시 메모리로부터 판독할 때 또한 사용될 수 있지만, 큰 페이지 사이즈들(예를 들어, 1-8K바이트들)때문에 이것은 페이지를 판독 할때 엄두도 못낼 정도의 데이터의 양을 취급하고 전송하는 것을 수반할 수 있다. 그에 반해서, 만약 저항성 메모리 유닛이 보다 적은 자체 어드레스를 가진 유닛들을 사용하면, 그러면 ADC 값들을 제공하는 것은 엄두도 못낼 정도는 아닐 수 있다.

[0048] 도 4에 도시된 배열은 스토리지 제어기(400)에 의해 사용되는 판독 레벨들을 조정하기 위해 또한 사용될 수 있다. 예를 들어, 시스템 제어기(예를 들어, 도 1에서 제어기(110) 및/또는 적응적 프로그램/판독 모듈(122))는 판독/기록 사이클들, 보유, 판독 또는 기록 활동 레벨들, 및 온도와 같은 워크로드 메트릭들을 능동적으로 추적할 수 있다. 시스템 제어기는 예를 들어, 그것이 메모리의 특정한 유형에 고유할 수 있는 내구성, 스루풋, 레이턴시와 같은 다른 메트릭들을 또한 추적할 수 있다. 시스템 제어기는 이들 메트릭들의 함수로서 스토리지 제어기(400)를 통하여 저장 판독 레벨을 능동적으로 변화시키도록 구성될 수 있다.

[0049] 이제 도 5와 관련하여, 블럭 다이어그램은 어떻게 스토리지 제어기가 판독 또는 기록 교란 영향들을 조정하기 위해 판독 또는 프로그램 신호 값들을 적응시킬 수 있는 지를 예시한다. 셀들(501-503)은 신호(504)에 의해 표시된 현재 프로그래밍되는 셀(500)에 근접하다. 신호들(505-507)은 셀(500)에 영향을 미치는 프로그래밍 동작을 보상하기 위해 셀들(501-503)에 인가되는 신호들을 나타낸다. 이들 신호들(505-507)은 변화에 대하여(프로그램 교란에 대하여) 신호들을 조정하기 위해 셀들(501-503)에 데이터를 부분적으로 재기록하는 식으로 인가될 수 있다. 다른 시나리오에서, 예를 들어, 셀들(500-503)의 전부가 동시에 프로그래밍되는 경우에, 신호들(505-507)은 셀들(501-503)에 기록되는 데이터를 현재 프로그래밍하기 위해 사용되는 다른 신호들(미도시)에 대한 선 보상값(pre-compensation)으로 추가될 수 있다. 이런 경우에, 신호(504)는 셀들(501-503)에 방금 프로그램 되거나 또

는 곧 프로그램 될 값들에 대한 보상값을 이미 포함할 수 있다.

[0050] 데이터를 프로그래밍 하는 것은 갱신할 것인지 아닌지를 결정하기 위해 감지된 잡음 마진 또는 다른 메트릭에 기반하여 소정의/미리 규정된 리프레쉬 타임내에 판독 수정 기록을 또한 수반할 수 있다. 본 출원에서 설명되는 보상 예측을 사용하는 것은, 메모리내 데이터가 성능 저하되는 때의 시간이 결정될 수 있다. 예측들은 데이터가 너무 성능 저하되어서 그것이 복원될 수 없게 되기 전에 데이터를 재기록하기 위해 사용될 수 있다. 그러나, 이것은 셀들의 마모되는 내구성과 균형이 이루어져야만 하고, 만약 셀들이 너무 자주 재기록되면 이것은 악화될 수 있다. 만약 제어기가 셀이 성능저하되는 것을 예견하면, 예측이 정확한지를 결정하기 위해서(예를 들어, ECC 및/또는 ADC 값들을 통하여) 그것은 해당 셀을 우선 판독할 수 있다. 만약 예측이 정확하면, 그러면 제어기는 데이터를 재기록하거나 이동시킬 수 있다. 만약 예측이 틀리면, 그러면 에러는 후속 예측들을 조정하기 위해서 데이터베이스로 피드 백 될 수 있다.

[0051] 일 실시예에서, 전달 함수들의 그리드는 각각의 셀들(500-503)뿐만 아니라 프로그래밍 동작에 관련된 임의의 다른 셀들 또는 그것의 가까운 이웃하는 것에 대한 보상값을 결정하기 위해 사용될 수 있다. 다른 실시예에서, 이웃하는 셀들은 그것들이 조정되어야만 하는지를 확인하기 위해 재판독될 수 있다. 이것은 인접한 워드 라인들에 대하여 사용될 수 있고 실제 임계값 값들, ECC, 및/또는 소프트 판독 데이터를 검토하는 것을 수반할 수 있다. 하지만 예시된 실시예는 하나의 바로 인접한 셀에 대한 보상값을 도시한다. 이것은 예를 들어, 프로그래밍되는 셀로부터의 거리의 함수로서 보상값을 감소시킴으로써 다수의 셀들에 인가될 수 있다. 이런 보상값은 특정한 심벌을 프로그램하기 위해 사용되는 특정한 신호 레벨들이 기록되는 인접한 데이터에 의존하는 광범위한 값들을 가질 수 있도록 하기 위해 기록되는 데이터 블록내 전부의 셀들에 대하여 산출될 수 있다.

## [0052] 포매팅

[0053] 앞에서 설명된 것처럼, 저장성 메모리 셀들 사이의 물리적 인접성이 인접한 셀들이 판독되고/판독되거나 프로그래밍될 때 교란 영향들을 야기할 수 있다. 메모리 스토리지 디바이스는 이런 영향들을 감지하고 보상하기 위한 위에서 설명된 특징부들을 포함할 수 있다. 추가의 측정들이 교란 영향들을 최소화하기 위해 취득될 수 있다. 특별히, 논리 페이지들은 고정된 교란 패턴들을 최소화하는 물리적 메모리 위치들에 배열될 수 있다. 데이터는 스토리지 대 데이터 블록들의 적응적 배열 및 적응적 로직-대-물리적 매핑 중 하나 또는 둘모두에 의해 물리적 메모리 셀들에 배열될 수 있다.

[0054] 이제 도 6 과 관련하여, 블록 다이어그램은 예시 실시예에 따라 로직 블록들을 물리적 위치내에 인터리빙하는 예제를 예시한다. 블록(600)은 RRAM 또는 PCM 어레이와 같은 메모리 스토리지 매체의 일부를 나타낸다. 이 예제의 목적들을 위하여, 서로에 대하여 수직으로 및 수평으로 인접한 셀들이 서로 교란시키는 것을 가정할 수 있다. 예를 들어 셀들(603 및 604)은 셀(602)에 둘다 인접하다. 수직 및 수평 간격은 동일하거나 상이할 수 있고 교란 영향들은 셀들의 간격 및/또는 다른 물리적 특성들에 비례할 수 있다.

[0055] 블록들(606-608)은 워드들, 페이지들, 섹터들, 등과 같은 로직 블록들을 나타낸다. 각각의 블록(606-608)에 대한 데이터는 스토리지 매체(600)의 여덟개의 셀들에 저장된다. 각 셀은 단일 비트 또는 다수의 비트 심벌을 저장할 수 있다. 각각의 셀들내 문자들은 셀에 데이터를 저장하는 로직 블록을 표시한다. 예를 들어, 영역들(610 및 611)내 셀들은 그것들이 로직 블록(606)에 대한 데이터를 저장하는 것을 표시하는 문자 "A"로 주석이 달린다. 영역들(612-615)내 문자들 "B" 및 "C" 은 각각 로직 블록들(607 및 608)와 관련성을 표시한다. 다른 셀들 내 문자들 "D" - "H"는 다른 로직 블록들(미도시)의 데이터를 표시한다.

[0056] 영역들(610-615)은 로직 블록들(606-608) 판독 또는 기록과 관련된 교란 영향들이 다른 페이지들 간에 산개되도록 하기 위해 인터리빙된다. 이것은 고정된 패턴 영향들을 완화하는 경향이 있을 수 있어서, 블록(606)에 기록하는 것은 로우 또는 컬럼을 따라 바로 인접한 다른 블록의 단지 몇개의 심벌에 영향을 미친다. 이 예에 도시된 인터리빙은 워드가 다른 워드와 불과 네개의 수직으로 인접한 셀들을 공유하고 다른 워드와 불과 하나의 수평으로 인접한 셀을 공유하는 것을 보장한다. 이 예는 모든 상황에서 대하여 최적인것으로 의도되지 않고 많은 변형 예들이 가능할 수 있다. 예를 들어, 도시된 바와 같이 네개의 그룹화된 블록 대신에, 로직 블록(606)의 셀들은 스토리지 매체(600)안에 개별적으로 분산될 수 있다. 더구나, 만약 셀들이 다수의 비트 셀들이라면, 각 셀내 비트들은 두개 이상의 상이한 로직 블록들 사이에서 공유될 수 있다.

[0057] 다른 예에서, 다수의 로직 블록들(예를 들어, 블록들(606-608))은 셋 순서에서 수정된 공통 셋으로 그룹화될 수 있다. 예를 들어, 예시된 미디어(600)에 데이터를 저장하는 여덟개의 로직 블록들은 활동이 상이한 물리적 영역들에 분산되는 순서로 기록될 수 있다. 이것이 교란 영향들을 가중시킬 수 있는 열의 축적 또는 다른 영향들(예

를 들어, 전기적 전하)을 방지할 수 있다.

- [0058] 도 6을 참고로 하여 위에서 논의된 인터리빙 및 그룹화는 많은 방식으로 달성될 수 있다. 예를 들어, 로직 대 물리적 매핑은 도 6에 도시된 바와 같이 하나 이상의 셀 그룹들의 위치를 표시할 수 있다. 이것은 도 1에 도시된 포매팅 모듈(126)에 의해 수행될 수 있다. 인터리빙은 스토리지 제어기(예를 들어, 도 1의 스토리지 제어기(116)) 또는 메모리 그 자체의 구조에 의해 수행될 수 있다. 인터리빙은 고정될 수 있어서, 영역(610)와 관련된 로직 블록은 영역(611)과 항상 관련된다. 인터리빙은 가변적일 수 있어서, 임의의 두개 이상의 영역들이 상이한 블록들과 관련될 수 있다.
- [0059] 도 1에 관련하여 앞에서 설명된 것처럼, 메모리 디바이스는 상이한 메모리의 유형들 또는 구성을 가지는 영역들을 포함할 수 있다. 이것의 일 예는 도 7에 도시되며, 메모리 유닛들(700, 702)은 제어기(704)에 의해 기록되고 판독될 수 있다(예를 들어, 도 1에 도시된 포매팅 모듈(126)을 이용하여). 메모리 유닛들(700, 702)은 상이하거나 또는 동일한 메모리 유형을 가질 수 있으며, 그러나 상이한 스토리지 유닛 사이즈들, 예를 들어, 물리적 블록 또는 페이지 사이즈들을 가질 수 있다. 이 예에서, 메모리 유닛(702)은 N의 최소의 페이지 사이즈를 가지며 메모리 유닛(700)은 2N의 최소의 페이지 사이즈를 가진다. 만약 최소 로직 블록 사이즈가 또한 2N에 해당한다면, 그러면 메모리 유닛(700)의 하나의 페이지는 로직 블록을 저장할 수 있고 메모리 유닛(702)의 두개의 페이지들이 하나의 로직 블록을 저장하기 위해 사용된다.
- [0060] 제어기(704)는 데이터가 어떻게 사용될 수 있는지에 의존하여 데이터 스토리지에 대하여 유닛들(700 및 702) 중 하나를 선택할 수 있다. 예를 들어, 만약 데이터가 무작위적으로 업데이트될 것으로 예상되면, 그러면 그것은 데이터를 보다 적은 페이지 사이즈들을 갖는 유닛(702)에 저장하는 것이 보다 효율적일 수 있다. 그래서 만약 데이터의 로직 블록이 무작위로 결정된다면, 그것은 블록(702)의 페이지들(706, 707)에 저장될 수 있다. 만약 그것이 호스트 명령에 의해 페이지의 단지 일부가 변화되는 것으로 결정될 수 있다면(예를 들어, 휘발성 캐시 내 존재하는 엔트리를 통하여), 그러면 그것은 블록들(706, 707) 중 단지 하나가 기록될 필요가 있는 것일 수 있다. 이런 선택은 유닛들(700, 702)의 상대적 레이턴시 및 스트루트, 유닛(702)내 페이지들이 병렬로 기록될 수 있는지 여부, 유닛들(700, 702)의 페이지들을 프로그램하는데 요구되는 상대적 전력 소모 등과 같은 다른 요인들에 의존될 수 있다.
- [0061] 제어기(704)는 또한 데이터가 하나의 또는 둘모두 메모리 유닛들(700, 702)내 저장되는 곳을 지시하기 위해 다른 시스템 데이터를 활용할 수 있다. 예를 들어, 제어기는 유닛들(700, 702)내 둘 다의 마모뿐만 아니라 데이터가 핫인지 또는 콜드인지와 같은 워크로드 메트릭들을 추적할 수 있다. 이런 경우에, 메모리 유닛들(700, 702)의 가장 마모된 블록들은 가장 콜드 데이터를 획득하도록 선택될 수 있다.
- [0062] 제어기(704)는 또한 주기적으로 불량 유닛들(예를 들어 워드 라인들)을 재할당하고 불량 유닛들을 폐기할 수 있다. 이것은 또한 신뢰성과 같은 고유 메트릭들을 재특성화하는 것을 수반할 수 있다. 예를 들어, 만약 두개의 물리적 페이지들이 광고된 페이지 사이즈를 저장하는 것을 불충분하게 신뢰할 수 있다면, 그것들의 광고된 용량은 반감될 수 있고 그것들은 크게 증가된 ECC 코드를 갖는 단일 로직 유닛내에 결합될 수 있다.
- [0063] 관리
- [0064] 일부 디바이스의 동작들은 호스트 명령과는 다소 독립적으로 일어날 수 있다. 예를 들어, 플래시 메모리 디바이스들은 무엇이 가비지 컬렉션으로, 구 데이터 블록들이 (예를 들어, 삭제되거나 수정된 데이터, 후자는 진부한 데이터 블록을 마킹하고 수정된 데이터를 어디 다른 곳에 기록하는 것을 수반) 새로운 데이터 기록에 재사용을 위해 소거되는, 알려지는가를 수행할 수 있다. 가비지 컬렉션은 예를 들어, 호스트 활동이 낮을 때 백그라운드에서 일어날 수 있다. 저항성 메모리에 대하여, 낮은 활동의 기간들 동안에 일어날 수 있는 정기 동작들과 같은 호스트 요청과 독립적인 특정한 동작들이 착수될 수 있다.
- [0065] 예시 실시예에 따른 저항성 메모리 디바이스에서 수행될 수 있는 백그라운드 활동은 도 8의 블록 다이어그램에 도시된다. 타이머(800)에 기반되는 스토리지 제어기 또는 유사한 디바이스(예를 들어, 도 1의 스토리지 제어기(116) 및/또는 시스템 제어기(110))는 바이어스 신호(802)를 복수개의 저항 기반 메모리 셀들(804)에 인가한다. 바이어스 신호(802)는 변화 셀들의 저항 값들을 변화시키는 경향이 있는 활동기반의 영향들을 역전시킨다. 스토리지 제어기는 데이터를 판독 또는 기록하기 위해 메모리 셀들에 정상적으로 인가되는 판독/기록 신호들과 다를 수 있는 바이어스 신호(802)를 인가하는 것을 가능하게 하는 통상의 회로부 또는 지시를 포함할 수 있다.
- [0066] 타이머(800)는 런 타임 및/또는 날짜/시간을 추적할 수 있다(예를 들어, 온보드 및/또는 호스트 클럭을 통하여). 타이머(800)에 의해 제공되는 시간은 셀들(804)에 신호(802)의 인가를 트리거하기 위해 디바이스에 의해



추적될 수 있는 단지 하나의 활동 메트릭일 뿐이다. 시간은 최종 기록 동작이후에 주위 온도 또는 판독 활동과 같은 다른 요인들에 의해 증가되거나 조정될 수 있다. 다른 예에서, 타겟 셀들 또는 인접한 셀들을 액세스하는 것과 같은 시스템 활동이 셀들(804)에 신호들(802)의 인가를 트리거 하기 위해 시간 경과 대신에 사용될 수 있다.

[0067] 바이어스(802) 신호는 디바이스상에 어떤 바이어스를 인가함으로써 저항 변화를 동적으로 조정한다. 만약 메모리 셀들(804)이 PCM 메모리라면, 물질이 시간이 흐르면서 결정질로부터 아몰퍼스 상태로 이동하기 때문에 도전성이 변화한다. 이런 경우에, 셀들(804)은 용융 온도 및 결정질 온도 사이의 국부적인 온도들로 귀결될 작은 바이어스를 인가함으로써 결정질 모드에서 유지될 수 있다.

[0068] 만약 셀들(804)이 RRAM이면, 신호(802)는 셀들로부터의 이온 이동에 상응하는 극성을 가질 수 있다. 스토리지 제어기는 신호(802)의 바이어스 및 펄스 시간을 조정함으로써 두개의 물질들 사이에서 산소 이온 확산의 양을 조정할 수 있다. 또한, 메모리 유형에 관계없이, 인가된 신호는 상태, 총 에이지, 워크로드 이력, 또는 다른 측면에 의존하여 각 셀 또는 셀들의 그룹에 대하여 상이할 수 있다. 차별화된 신호의 일 예는 도 9의 블록 다이어그램에 도시된다.

[0069] 타이머(900)에 기반되는, 스토리지 제어기 또는 유사한 디바이스는 복수개의 신호들(902-904)를 복수개의 저항 기반 메모리 셀들(906)에 인가한다. 바이어스 신호들(902-904)은 보존 시간, 셀들에 기록된 데이터, 환경 요인들, 등과 같은 요인들의 조합에 기반하여 선택된 각각의 신호 레벨, 지속기간, 극성, 등으로 셀들의 저항 값들을 변화시키려는 경향이 있는 활동 기반 영향들을 역전시킨다. 일부 셀들은 인가되는 임의의 신호를 가지지 않을 수 있다. 셀들(906)에 인가된 신호의 유형은 셀들의 워크로드가 변할 때 재평가될 수 있다.

[0070] 타이머(900)는 런 타임 및/또는 날짜/시간을 추적할 수 있다(예를 들어, 온보드 및/또는 호스트 클럭을 통하여). 타이머(900)에 의해 제공되는 시간은 셀들(906)에 신호들(902-904)의 인가를 트리거하기 위해 디바이스에 의해 추적될 수 있는 단지 하나의 활동 메트릭일 뿐이다. 시간은 최종 기록 동작이후에 주위 온도 또는 판독 활동과 같은 다른 요인들에 의해 증가되거나 조정될 수 있다. 다른 예에서, 타겟 셀들 또는 인접한 셀들을 판독하는 것과 같은 시스템 활동이 셀들(906)에 신호들(902-904)의 인가를 트리거 하기 위해 시간 경과 대신에 사용될 수 있다.

[0071] 상기에서 설명된 셀들의 특성화는 셀들 자체들의 특정한 성능 측면들 (예를 들어, 에러율들)뿐만 아니라 셀들의 워크로드를 추적하는 것을 수반할 수 있다. 그러나, 이것은 호스트 요청에 응답하여 수행될 수 있는 데이터 판독들을 수행하는 것을 수반할 수 있다. 만약 데이터가 일부 시간에 판독되지 못하였다면, 디바이스는 호스트로부터의 이런 요청없이 셀들의 현재 상태를 특성화하기 위해서 예시 영역들을 판독하는 것을 개시해야만 할 수 있다. 그러나, 사전에 알려질 수 없는 현재 상태에 관한 메트릭들(예를 들어, 셀에서 보여지는 저항 변화의 양)을 획득하는 것은 판독 데이터의 높은 신뢰수준에 기반될 수 있다.

[0072] 이제 도 10과 관련하여, 블록 다이어그램은 셀 성능저하를 특성화 하기 위하여 알려진 패턴들을 사용하는 배열을 예시한다. 기준 메모리 셀들(1000)은 알려진 패턴을 저장하고, 그것은 고정된 패턴 또는 다른 정보에 기반하여 산출될 수 있는 패턴을 포함할 수 있고 유저 데이터를 포함할 수 있다. 기준 메모리 셀들(1000)은 디바이스의 메모리 유닛들 도처에 전략적으로 분산될 수 있다. 기준 셀들(1000)은 기준 모듈(1002)에 의해 주기적으로 판독될 수 있다. 기준 모듈(1002)은 스토리지 제어기(1003)의 일부일 수 있고 정상 판독/기록 활동이외의 기능들을 수행할 수 있다. 이 예에서, 기준 모듈(1002)은 기준 셀들(1000)내 알려진/도출된 데이터를 기준 셀들(1000)의 측정된 임계값들과 비교할 수 있다. 측정된 임계값들은 유저 데이터를 디코딩하기 위해 사용되는 것보다 더 높은 분해능을 가질 수 있고/있거나 판독들을 통계적으로 특성화하기 위해 반복적으로 샘플링될 수 있다. 측정된 임계값들은 유저 데이터를 저장하는 다른 셀들의 저항 변화들을 추정하기 위해 사용될 수 있다.

[0073] 기준 모듈(1002)에 저항 변화 데이터는 유저 데이터를 저장하는 다른 메모리 셀들(1006)의 판독 또는 기록 동작들을 조정하기 위해서 저장될 수 있다(예를 들어, 메모리 레지스터들내에 또는 도 1의 데이터베이스(130)를 통하여). 제어기(1003)는 셀들(1006)로부터 판독하거나 셀들에 기록할 때 사용되는 신호들(예를 들어, 전압들, 타이밍)을 조정하는 모듈(1004)을 포함하거나 제어할 수 있다. 예를 들어, 신호 조정 모듈(1004)은 프로그래밍 신호들/파형들을 창출하는 DAC에 의해 액세스되는 메모리 레지스터들을 포함할 수 있다. DAC는 특정한 데이터 값들을 셀들에 프로그래밍할 때 파형들의 파라미터들을 획득하기 위해 레지스터를 액세스한다.

[0074] 저항 변화 데이터는 도면들 8 및 9에 도시된 바와 같이 바이어스 신호들을 셀들에 주기적으로 인가할 때 사용될 수 있다. 예를 들어, 많은 기준 셀들(1000)은 상이한 보존 시간들 및/또는 액세스 패턴들을 갖는 셀들의 에이지

영향들을 추정하기 위해 다양한 시간들에 재기록될 수 있다. 타겟 유저 데이터 셀들(1006)의 보존 시간 또는 액세스 이력에 기반하여, 기준 셀(1000)은 가장 최근에 해당하는 보존 시간 또는 액세스 이력을 가지는 것으로 선택된다. 기준 셀(1000)의 저항 변화는 타겟 셀들(1006)의 추정치로서 사용되고 저항 변화는 타겟 셀(1006)에 인가되는 정정 바이어스 신호(예를 들어, 도 8의 신호(802))에 대한 값들을 선택하는데 사용된다.

[0075] 이제 도 11 과 관련하여, 플로우 차트는 예시 실시예에 따른 방법을 예시한다. 방법은 도 8 및 9에 도시된 바와 같이 메모리 셀들의 저항 변화를 보상하기 위해 메모리 셀들에 바이어스 신호를 인가하기 위해 사용될 수 있다. 방법은 저항기반, 비 휘발성 메모리의 셀들에 데이터를 기록하는 것(1100) 및 셀들에 데이터의 기록 이후에 활동 메트릭(예를 들어, 경과 시간, 온도, 판독 요청들)을 추적하는 것(1102)을 수반한다. 만약 활동 메트릭이 임계값을 만족시키는 것이 결정되면(1104), 셀들의 저항 변화를 역전시키기 위하여 바이어스 신호가 셀들에 인가된다(1108). 선택적으로, 만약 활동 메트릭이 임계값을 만족시키지 못하면, 이웃하는 활동 메트릭들이 관심 셀들에 영향을 미치는지를 결정될 수 있다(1106). 만약 그렇다면, (1104)에서 결정된 임계값 또는(1108)에서 인가되는 바이어스 신호 중 하나가 수정될 수 있다(1110).

[0076] 이제 도 12 와 관련하여, 플로우 차트는 예시 실시예에 따른 방법을 예시한다. 방법은 도면들 2-4에 도시된 여러 정정을 위해 인접한 셀 상태를 이용하는 것이 사용될 수 있다. 방법은 저항성 메모리 유닛의 타겟 셀에 지시된 판독 요청을 수신하는 것(1200)을 수반한다. 타겟 셀에 인접한 셀들의 상태가 결정된다(1202). 인접한 셀들은 요청의 지배하에 있는 동일한 로직 블럭 또는 상이한 로직 블럭일 수 있다. 인접한 셀들의 상태는 타겟 셀의 여러들을 정정하는데 선행 정보로서 사용된다(1204).


[0077] 상기에서 설명된 다양한 실시예들은 특정한 결과들을 제공하기 위해 상호 작용하는 회로부 및/또는 소프트웨어 모듈들을 사용하여 구현될 수 있다. 컴퓨팅 기술분야들에서의 일 기술은 관련 기술 분야에서 일반적으로 알려진 지식을 이용하여 모듈식 레벨에서 또는 전체로서 이런 설명된 기능성을 쉽게 구현할 수 있다. 예를 들어, 본 출원에서 예시된 플로우 차트들은 프로세서에 의한 실행을 위한 컴퓨터-판독가능한 명령들/코드를 창출하기 위해 사용될 수 있다. 이런 명령들은 컴퓨터 판독가능 매체상에 저장될 수 있고 관련 기술 분야에서 알려진 실행을 위해 프로세서로 전송된다. 상기에 도시된 구조들 및 절차들은 상기에서 설명된 데이터 스토리지 디바이스들에 캐시하는 것을 관리 가능하게 하기 위해 사용될 수 있는 실시예들의 대표적인 예제일 뿐이다.

[0078] 예시 실시예들의 앞에서의 설명은 예시 및 설명의 목적들을 위해 제공된다. 발명의 개념들이 개시된 정확한 형태로 망라되거나 또는 제한되는 것으로 의도되지 않는다. 많은 개조들 및 변형예들이 상기의 교리를 고려하여 가능하다. 개별적으로 또는 임의의 조합으로 응용될 수 있는 개시된 실시예들의 임의 또는 전부의 특징부들은 제한하는 것으로 의도되지 않고 순전히 예시적인 의도이다. 제한되는 범위는 이 상세한 설명이 아니라, 본원에 첨부된 청구항들에 의해 결정되는 범위인 것으로 의도된다.




도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9



도면10



도면11



도면12

