



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2015-0107715

(43) 공개일자 2015년09월23일

- (51) 국제특허분류(Int. Cl.)
G09G 3/20 (2006.01) G09G 3/32 (2006.01)
G09G 3/36 (2006.01)
(52) CPC특허분류
G09G 3/20 (2013.01)
G09G 3/3233 (2013.01)
(21) 출원번호 10-2015-7014332
(22) 출원일자(국제) 2013년12월18일
심사청구일자 없음
(85) 번역문제출일자 2015년05월29일
(86) 국제출원번호 PCT/JP2013/083963
(87) 국제공개번호 WO 2014/112278
국제공개일자 2014년07월24일
(30) 우선권주장
JP-P-2013-004542 2013년01월15일 일본(JP)

- (71) 출원인
가부시키가이샤 제이올레드
일본국 도쿄도 치요다쿠 칸다니시키쵸 3쵸메 23번
치
(72) 발명자
토요무라 나오후미
일본국 도쿄도 미나토쿠 코난 1-7-1 소니 주식회
사 내
(74) 대리인
최달용


전체 청구항 수 : 총 12 항

(54) 발명의 명칭 표시 장치, 표시 구동 장치, 구동 방법, 및 전자 기기

(57) 요약

화소를 구동할 때, 큰 진폭의 구동 신호를 생성하는 것을 목적으로 하고, 게이트와, 드레인과, 소스를 갖는 제1의 트랜지스터(Tr2)와, 제1의 단자와, 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 제1의 용량 소자(C2)와, 제2의 단자의 전압에 의거하여 구동된 단위 화소를 구비한, 표시 장치, 표시 구동 장치, 구동 방법, 또는 전자 기기이다.

대표도 - 도4



(52) CPC특허분류

G09G 3/3648 (2013.01)

G09G 2300/0842 (2013.01)

G09G 2310/0286 (2013.01)

명세서

청구범위

청구항 1

게이트와, 드레인과, 소스를 갖는 제1의 트랜지스터와,
제1의 단자와, 상기 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 제1의 용량 소자와,
상기 제2의 단자의 전압에 의거하여 구동된 단위 화소를 구비한 것을 특징으로 하는 표시 장치.

청구항 2

제1항에 있어서,
드레인 및 소스를 갖는 제2의 트랜지스터와,
제3의 단자와, 상기 제2의 트랜지스터의 드레인 또는 소스, 및 상기 제1의 트랜지스터의 게이트에 접속된 제4의 단자를 갖는 제2의 용량 소자를 또한 구비한 것을 특징으로 하는 표시 장치.

청구항 3

제2항에 있어서,
드레인과, 소스와, 상기 제3의 단자에 접속된 게이트를 갖는 제3의 트랜지스터를 또한 구비한 것을 특징으로 하는 표시 장치.

청구항 4

제3항에 있어서,
상기 제1의 트랜지스터의 드레인 및 소스 중의, 상기 제2의 단자에 접속된 단자와는 다른 단자에는 제1의 펄스 신호가 인가되고,
상기 제2의 트랜지스터의 드레인 및 소스 중의, 상기 제4의 단자에 접속된 단자와는 다른 단자에는 제2의 펄스 신호가 인가되고,
상기 제3의 단자에는 제3의 펄스 신호가 인가되고,
상기 제3의 트랜지스터의 드레인 및 소스 중의, 상기 제1의 단자에 접속된 단자와는 다른 단자에는 제4의 펄스 신호가 인가되는 것을 특징으로 하는 표시 장치.

청구항 5

제4항에 있어서,
상기 제2의 펄스 신호는, 상기 제1의 펄스 신호가 제1의 극성의 전이를 한 후에 상기 제1의 극성의 전이를 하고,
상기 제3의 펄스 신호는, 상기 제2의 펄스 신호가 상기 제1의 극성의 전이를 한 후에 상기 제1의 극성의 전이를 하고,
상기 제4의 펄스 신호는, 상기 제3의 펄스 신호가 상기 제1의 극성의 전이를 한 후에 상기 제1의 극성의 전이를 하는 것을 특징으로 하는 표시 장치.

청구항 6

제4항에 있어서,
상기 제1의 펄스 신호, 상기 제2의 펄스 신호, 상기 제3의 펄스 신호, 및 상기 제4의 펄스 신호를 생성하는 시프트 레지스터를 또한 구비한 것을 특징으로 하는 표시 장치.

청구항 7

제1항에 있어서,

상기 제2의 단자의 전압에 의거하여, 직류 신호가 인가되는 제5의 단자와 상기 단위 화소에 접속된 제6의 단자와의 사이를 온 오프 제어하는 스위치와,

상기 제2의 단자와 상기 제6의 단자와의 사이에 삽설된 비선형 소자를 또한 구비한 것을 특징으로 하는 표시 장치.

청구항 8

제7항에 있어서,

상기 비선형성 소자는, 상기 제2의 단자에 접속된 소스와, 상기 제6의 단자에 접속된 드레인 및 게이트를 갖는 제4의 트랜지스터인 것을 특징으로 하는 표시 장치.

청구항 9

제1항에 있어서,

상기 단위 화소는, 표시 소자와, 상기 표시 소자에 구동 전류를 공급하는 구동 트랜지스터를 가지며,

상기 스위치는, 상기 구동 트랜지스터에 상기 구동 전류를 공급하는 것을 특징으로 하는 표시 장치.

청구항 10

게이트와, 드레인과, 소스를 갖는 제1의 트랜지스터와,

제1의 단자와, 상기 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 제1의 용량 소자를 구비한 것을 특징으로 하는 표시 구동 장치.

청구항 11

제1의 트랜지스터의 드레인 또는 소스에 펄스 신호를 인가하고,

제1의 단자와, 상기 제1의 트랜지스터의 드레인 및 소스 중의 상기 펄스 신호가 인가된 단자와는 다른 단자에 접속된 제2의 단자를 갖는 제1의 용량 소자의, 상기 제1의 단자에 다른 펄스 신호를 인가하고,

상기 제2의 단자의 전압에 의거하여 단위 화소를 구동하는 것을 특징으로 하는 구동 방법.

청구항 12

표시 장치와

상기 표시 장치에 대해 동작 제어를 행하는 제어부를 구비하고,

상기 표시 장치는,

게이트와, 드레인과, 소스를 갖는 제1의 트랜지스터와,

제1의 단자와, 상기 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 제1의 용량 소자와,

상기 제2의 단자의 전압에 의거하여 구동되는 단위 화소를 포함하는 것을 특징으로 하는 전자 기기.

발명의 설명

기술 분야

[0001]

본 개시는, 전류 구동형의 표시 소자를 갖는 표시 장치, 그와 같은 표시 장치에 사용되는 표시 구동 장치 및 구동 방법, 및 그와 같은 표시 장치를 구비한 전자 기기에 관한 것이다.

배경 기술

[0002]

근래, 화상 표시를 행하는 표시 장치의 분야에서는, 발광 소자로서, 흐르는 전류치에 의하여 발광 휘도가 변화

하는 전류 구동형의 광학 소자, 예를 들면 유기 EL(Electro Luminescence) 소자를 이용한 표시 장치(유기 EL 표시 장치)가 개발되고, 상품화가 진행되어 있다. 발광 소자는, 액정 소자 등과 달리 자발광 소자이고, 광원(백라이트)이 필요 없다. 그 때문에, 유기 EL 표시 장치는, 광원을 필요로 하는 액정 표시 장치에 비하여 화상의 시인성이 높고, 소비 전력이 낮고, 또한 소자의 응답 속도가 빠른 등의 특징을 갖는다.

[0003] 표시 장치에서는, 매트릭스형상으로 배치된 화소에 대해 구동 회로가 제어를 행한다. 예를 들면, 특허 문헌 1에는, 시프트 레지스터와, 그 시프트 레지스터의 각 출력 단자에 접속된 인버터를 갖는 드라이브 스캐너를 구비한 표시 패널이 개시되어 있다.

선행기술문헌

특허문헌

[0004] (특허문헌 0001) 특허 문헌 1 : 일본국 특개2008-58853호 공보

발명의 내용

해결하려는 과제

[0005] 그런데, 화소를 구동할 때, 그 구동 신호는, 종종 큰 진폭인 것이 요구된다. 따라서, 구동 회로는, 그와 같은 큰 진폭의 구동 신호를 생성하는 것이 바람직하다.

[0006] 따라서 큰 진폭의 구동 신호를 생성할 수 있는 표시 장치, 표시 구동 장치, 구동 방법, 및 전자 기기를 제공하는 것이 바람직하다.

과제의 해결 수단

[0007] 본 개시의 한 실시 형태에서의 표시 장치는, 제1의 트랜지스터와, 제1의 용량 소자와, 단위 화소를 구비하고 있다. 제1의 트랜지스터는, 게이트와, 드레인과, 소스를 갖는 것이다. 제1의 용량 소자는, 제1의 단자와, 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 것이다. 단위 화소는, 제2의 단자의 전압에 의거하여 구동되는 것이다.

[0008] 본 개시의 한 실시 형태에서의 표시 구동 장치는, 제1의 트랜지스터와, 제1의 용량 소자를 구비하고 있다. 제1의 트랜지스터는, 게이트와, 드레인과, 소스를 갖는 것이다. 제1의 용량 소자는, 제1의 단자와, 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 것이다.

[0009] 본 개시의 한 실시 형태에서의 구동 방법은, 제1의 트랜지스터의 드레인 또는 소스에 펄스 신호를 인가하고, 제1의 단자와, 제1의 트랜지스터의 드레인 및 소스 중의 펄스 신호가 인가된 단자와는 다른 단자에 접속된 제2의 단자를 갖는 제1의 용량 소자의, 제1의 단자에 다른 펄스 신호를 인가하고, 제2의 단자의 전압에 의거하여 단위 화소를 구동하는 것이다.

[0010] 본 개시의 한 실시 형태에서의 전자 기기는, 상기 표시 장치를 구비한 것이고, 예를 들면, 텔레비전 장치, 디지털 카메라, 퍼스널 컴퓨터, 비디오 카메라 또는 휴대 전화 등의 휴대 단말 장치 등이 해당한다.

[0011] 본 개시의 한 실시 형태에서의 표시 장치, 표시 구동 장치, 구동 방법, 및 전자 기기에서는, 제1의 트랜지스터의 드레인 또는 소스에, 제1의 용량 소자의 제2의 단자가 접속되고, 그 제2의 단자의 전압에 의거하여 단위 화소가 구동된다. 그 때, 제1의 트랜지스터의 드레인 및 소스 중의 제1의 용량 소자가 접속된 단자와는 다른 단자에 펄스 신호가 인가됨과 함께, 제1의 용량 소자의 제1의 단자에 다른 펄스 신호가 인가된다.

발명의 효과

[0012] 본 개시의 한 실시 형태에서의 표시 장치, 표시 구동 장치, 구동 방법, 및 전자 기기에 의하면, 제1의 트랜지스터와, 제1의 트랜지스터의 드레인 또는 소스에 접속된 제1의 용량 소자를 마련하도록 하였기 때문에, 큰 진폭의 구동 신호를 생성할 수 있다.

도면의 간단한 설명

- [0013] 도 1은 본 개시의 실시의 형태에 관한 표시 장치의 한 구성례를 도시하는 블록도.
 도 2는 도 1에 도시한 서브화소의 한 구성례를 도시하는 회로도.
 도 3은 도 1에 도시한 전원선 구동부의 한 구성례를 도시하는 블록도.
 도 4는 도 3에 도시한 차지 펌프 회로 및 구동 회로의 한 구성례를 도시하는 회로도.
 도 5는 표시 장치에서의 전원선 구동부의 배치를 도시하는 설명도.
 도 6은 도 1에 도시한 구동부의 한 동작례를 도시하는 타이밍 파형도.
 도 7은 도 1에 도시한 서브화소의 한 동작례를 도시하는 타이밍 파형도.
 도 8은 도 4에 도시한 차지 펌프 회로 및 구동 회로의 한 동작례를 도시하는 타이밍 파형도.
 도 9는 변형례에 관한 차지 펌프 회로의 한 구성례를 도시하는 회로도.
 도 10은 다른 변형례에 관한 전원선 구동부의 한 구성례를 도시하는 블록도.
 도 11은 도 10에 도시한 차지 펌프 회로의 한 구성례를 도시하는 회로도.
 도 12는 실시의 형태에 관한 표시 장치가 적용된 텔레비전 장치의 외관 구성을 도시하는 사시도.
 도 13은 다른 변형례에 관한 서브화소의 한 구성례를 도시하는 회로도.

발명을 실시하기 위한 구체적인 내용

- [0014] 이하, 본 개시의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
- [0015] 1. 실시의 형태
- [0016] 2. 적용례
- [0017] <1. 실시의 형태>
- [0018] [구성례]
- [0019] 도 1은, 실시의 형태에 관한 표시 장치의 한 구성례를 도시하는 것이다. 표시 장치(1)는, 유기 EL 소자를 이용한, 액티브 매트릭스 방식의 표시 장치이다. 또한, 본 개시의 실시의 형태에 관한 구동 장치, 구동 방법은, 본 실시의 형태에 의해 구현화되기 때문에, 아울러서 설명한다. 이 표시 장치(1)는, 표시부(10) 및 구동부(20)를 구비하고 있다.
- [0020] 표시부(10)는, 복수의 화소(Pix)가 매트릭스형상으로 배치된 것이다. 각 화소(Pix)는, 적색, 녹색, 청색의 서브 화소(11)를 갖고 있다. 표시부(10)는, 행방향으로 연신하는 복수의 주사선(WSL) 및 복수의 전원선(PL)과, 열방향으로 연신하는 복수의 데이터선(DTL)을 갖고 있다. 이들의 주사선(WSL), 전원선(PL), 및 데이터선(DTL)의 일단은, 구동부(20)에 접속되어 있다. 상기한 각 서브화소(11)는, 주사선(WSL)과 데이터선(DTL)과의 교차부에 배치되어 있다.
- [0021] 도 2는, 서브화소(11)의 회로 구성의 한 예를 도시하는 것이다. 서브화소(11)는, 기록 트랜지스터(WSTr)와, 구동 트랜지스터(DRTr)와, 유기 EL 소자(OLED)와, 용량 소자(Cs, Csub)를 구비하고 있다. 즉, 이 예에서는, 서브 화소(11)는, 2개의 트랜지스터(기록 트랜지스터(WSTr), 구동 트랜지스터(DRTr)) 및 2개의 용량 소자(Cs, Csub)를 이용하여 구성되는, 이른바 「2Tr2C」의 구성을 갖는 것이다.
- [0022] 기록 트랜지스터(WSTr) 및 구동 트랜지스터(DRTr)는, 예를 들면, N채널 MOS(Metal Oxide Semiconductor)형의 TFT(Thin Film Transistor ; 박막 트랜지스터)에 의해 구성되는 것이다. 기록 트랜지스터(WSTr)는, 게이트가 주사선(WSL)에 접속되고, 소스가 데이터선(DTL)에 접속되고, 드레인이 구동 트랜지스터(DRTr)의 게이트 및 용량 소자(Cs)의 일단에 접속되어 있다. 구동 트랜지스터(DRTr)는, 게이트가 기록 트랜지스터(WSTr)의 드레인 및 용량 소자(Cs)의 일단에 접속되고, 드레인이 전원선(PL)에 접속되고, 소스가 용량 소자(Cs)의 타단 및 유기 EL 소자(OLED)의 애노드 등에 접속되어 있다.
- [0023] 용량 소자(Cs)는, 일단이 구동 트랜지스터(DRTr)의 게이트 등에 접속되고, 타단은 구동 트랜지스터(DRTr)의 소스 등에 접속되어 있다. 용량 소자(Csub)는, 일단이 유기 EL 소자(OLED)의 애노드에 접속되고, 타단이 유기 EL 소자(OLED)의 캐소드에 접속되어 있다. 즉, 이 예에서는, 용량 소자(Csub)는, 유기 EL 소자(OLED)와 병렬로 접

속되어 있다. 유기 EL 소자(OLED)는, 각 서브화소(11)에 대응하는 색(적색, 녹색, 청색)의 광을 사출한 발광 소자이고, 애노드가 구동 트랜지스터(DRTr)의 소스 등에 접속되고, 캐소드에는, 구동부(20)에 의해 캐소드 전압(Vcath)이 공급되고 있다.

[0024] 구동부(20)는, 외부로부터 공급되는 영상 신호(Sdisp) 및 동기 신호(Ssync)에 의거하여, 표시부(10)를 구동하는 것이다. 이 구동부(20)는, 도 1에 도시한 바와 같이, 영상 신호 처리부(21)와, 타이밍 생성부(22)와, 주사선 구동부(23)와, 전원선 구동부(26)와, 데이터선 구동부(27)를 구비하고 있다.

[0025] 영상 신호 처리부(21)는, 외부로부터 공급되는 영상 신호(Sdisp)에 대해 소정의 신호 처리를 행하여, 영상 신호(Sdisp2)를 생성하는 것이다. 이 소정의 신호 처리로서는, 예를 들면, 감마 보정이나, 오버드라이브 보정 등을 들 수 있다.

[0026] 타이밍 생성부(22)는, 외부로부터 공급되는 동기 신호(Ssync)에 의거하여, 주사선 구동부(23), 전원선 구동부(26), 및 데이터선 구동부(27)에 대해 각각 제어 신호를 공급하고, 이들이 서로 동기하여 동작하도록 제어하는 회로이다.

[0027] 주사선 구동부(23)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 주사선(WSL)에 대해 주사 신호(WS)를 순차적으로 인가함에 의해, 행마다 서브화소(11)를 순차적으로 선택하는 것이다.

[0028] 전원선 구동부(26)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 전원선(PL)에 대해 전원 신호(DS)를 순차적으로 인가함에 의해, 행마다 서브화소(11)의 발광 동작 및 소광 동작의 제어를 행하는 것이다. 전원 신호(DS)는, 전압(Vccp)과 전압(Vini)의 사이에서 천이하는 것이다. 후술하는 바와 같이, 전압(Vini)은, 서브화소(11)를 초기화하기 위한 전압이고, 전압(Vccp)은, 구동 트랜지스터(DRTr)에 전류(Ids)를 흐르게 하고 유기 EL 소자(OLED)를 발광시키기 위한 전압이다.

[0029] 도 3은, 전원선 구동부(26)의 한 구성례를 도시하는 것이다. 전원선 구동부(26)는, 시프트 레지스터(31)와, 복수의 차지 펌프 회로(32)와, 전압 생성부(33)와, 복수의 구동 회로(34)를 갖고 있다.

[0030] 시프트 레지스터(31)는, 타이밍 생성부(22)로부터 공급되는 제어 신호(도시 생략)에 의거하여, 구동 대상이 되는 화소 라인을 선택하기 위한 복수의 주사 신호(Ss)(\dots , Ss(n-1), Ss(n), Ss(n+1), Ss(n+2), Ss(n+3), \dots)를 생성하는 것이다. 각 주사 신호(Ss)는, 4개의 차지 펌프 회로(32)에 공급된다. 구체적으로는, 예를 들면, 주사 신호(Ss(n+1))는, 4개의 차지 펌프 회로(32(k-1), 32(k), 32(k+1), 32(k+2))에 공급되도록 되어 있다. 각 주사 신호(Ss)는, 고레벨 전압(VH)과 저레벨 전압(VL)의 사이에서 천이하는 신호이다. 고레벨 전압(VH)은, 전압(Vccp)보다도 낮은 전압이고, 저레벨 전압(VL)은, 전압(Vini)과 같은 정도의 전압이다.

[0031] 각 차지 펌프 회로(32)는, 4개의 주사 신호(Ss)에 의거하여, 이들의 주사 신호(Ss)의 진폭보다도 큰 진폭의 신호(St)를 생성하는 것이다. 구체적으로는, 예를 들면, 차지 펌프 회로(32(k))는, 4개의 주사 신호(Ss(n-1), Ss(n), Ss(n+1), Ss(n+2))에 의거하여 신호(St(k))를 생성한다. 각 차지 펌프 회로(32)는, 4개의 주사 신호(Ss)가 입력되는 입력 단자(SR1~SR4)와, 신호(St)를 출력하는 출력 단자(Out)를 갖는다. 예를 들면, 차지 펌프 회로(32(k))의 입력 단자(SR1)에는 주사 신호(Ss(n-1))가 입력되고, 입력 단자(SR2)에는 주사 신호(Ss(n))가 입력되고, 입력 단자(SR3)에는 주사 신호(Ss(n+1))가 입력되고, 입력 단자(SR4)에는 주사 신호(Ss(n+2))가 입력된다. 각 차지 펌프 회로(32)는, 표시부(10)에서의 각 화소 라인에 대응하여 마련되어 있다. 구체적으로는, 예를 들면, k번째의 차지 펌프 회로(32(k))는, k라인제의 화소 라인에 대응하여 마련되어 있다.

[0032] 전압 생성부(33)는, 전압(Vccp)을 생성하고, 이 전압(Vccp)을 각 구동 회로(34)에 공급하는 것이다.

[0033] 각 구동 회로(34)는, 전압 생성부(33)로부터 공급된 전압(Vccp), 차지 펌프 회로(32)로부터 공급된 신호(St)에 의거하여, 전원 신호(DS)를 생성하는 것이다. 각 구동 회로(34)는, 전압(Vccp)이 입력되는 입력 단자(InH)와, 신호(St)가 입력되는 입력 단자(In)와, 전원 신호(DS)를 출력하는 출력 단자(Out)를 갖는다. 각 구동 회로(34)는, 표시부(10)에서의 각 화소 라인에 대응하여 마련되어 있다. 구체적으로는, 예를 들면, k번째의 구동 회로(34(k))는, 전압 생성부(33)로부터 공급된 전압(Vccp), 및 차지 펌프 회로(32(k))로부터 공급된 신호(St(k))에 의거하여, k번째의 전원 신호(DS(k))를 생성한다. 그리고, 구동 회로(34(k))는, 그 전원 신호(DS(k))를, k라인제의 화소 라인에 관한 전원선(PL(k))에 인가하도록 되어 있다.

[0034] 도 4는, 차지 펌프 회로(32) 및 구동 회로(34)의 한 구성례를 도시하는 것이다. 차지 펌프 회로(32)는, 트랜지스터(Tr1~Tr3)와, 용량 소자(C1, C2)를 갖고 있다. 구동 회로(34)는, 트랜지스터(Tr4, Tr5)를 갖고 있다. 트랜지스터(Tr1~Tr5)는, 예를 들면, N채널 MOS형의 TFT에 의해 구성되는 것이다.

- [0035] 차지 펌프 회로(32)에서, 트랜지스터(Tr1)의 게이트에는, 직류의 전압(VG1)이 공급되고, 드레인은 입력 단자(SR2)와 접속되고, 소스는 용량 소자(C1)의 일단 및 트랜지스터(Tr2)의 게이트에 접속되어 있다. 이 전압(VG1)은, 저레벨 전압(VL)보다도 높고, 또한 고레벨 전압(VH)보다도 낮은 것이다($VH > VG1 > VL$). 트랜지스터(Tr2)의 게이트는, 트랜지스터(Tr1)의 소스 및 용량 소자(C1)의 일단에 접속되고, 드레인은 입력 단자(SR1)에 접속되고, 소스는 용량 소자(C2)의 일단에 접속됨과 함께 출력 단자(Out)에 접속되어 있다. 트랜지스터(Tr3)의 게이트는, 용량 소자(C1)의 타단에 접속됨과 함께 입력 단자(SR3)에 접속되고, 드레인은 입력 단자(SR4)에 접속되고, 소스는 용량 소자(C2)의 타단에 접속되어 있다. 또한, 이들의 트랜지스터(Tr1~Tr3)는, 드레인과 소스가 교체되어 있어도 좋다. 용량 소자(C1)의 일단은, 트랜지스터(Tr1)의 소스 및 트랜지스터(Tr2)의 게이트에 접속되고, 타단은 트랜지스터(Tr3)의 게이트에 접속됨과 함께 입력 단자(SR3)에 접속되어 있다. 용량 소자(C2)의 일단은, 트랜지스터(Tr2)의 소스에 접속됨과 함께 출력 단자(Out)에 접속되고, 타단은 트랜지스터(Tr3)의 소스에 접속되어 있다.
- [0036] 구동 회로(34)에서, 트랜지스터(Tr4)의 게이트는, 트랜지스터(Tr5)의 소스에 접속됨과 함께 입력 단자(In)에 접속되고, 드레인은 입력 단자(InH)에 접속되고, 소스는 트랜지스터(Tr5)의 게이트 및 드레인에 접속됨과 함께 출력 단자(Out)에 접속되어 있다. 트랜지스터(Tr5)의 게이트는, 트랜지스터(Tr5)의 드레인 및 트랜지스터(Tr4)의 소스에 접속됨과 함께 출력 단자(Out)에 접속되고, 소스는 트랜지스터(Tr4)의 게이트에 접속됨과 함께 입력 단자(In)에 접속되어 있다.
- [0037] 이 구성에 의해, 차지 펌프 회로(32) 및 구동 회로(34)는, 후술하는 바와 같이, 주사 신호(Ss)의 진폭(VH-VL)보다도 큰 진폭(Vccp-Vini)의 전원 신호(DS)를 생성하도록 되어 있다.
- [0038] 도 5는, 표시 장치(1)에서의 각 블록의 배치를 도시하는 것이다. 이 예에서는, 기관(30) 중의, 표시부(10)가 형성된 영역의 좌측의 액자 영역에 주사선 구동부(23)가 배치되고, 우측의 액자 영역에 전원선 구동부(26)가 배치되어 있다. 즉, 전원선 구동부(26)는, 표시부(10)나 주사선 구동부(23)와 마찬가지로, 기관(30)상에 형성되어 있다.
- [0039] 도 1에서, 데이터선 구동부(27)는, 영상 신호 처리부(21)로부터 공급된 영상 신호(Sdisp2) 및 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 각 서브화소(11)의 발광 휘도를 지시하는 화소 전압(Vsig), 및 후술하는 Vth 보정을 행하기 위한 전압(Vofs)을 포함하는 신호(Sig)를 생성하고, 각 데이터선(DTL)에 인가하는 것이다.
- [0040] 이 구성에 의해, 구동부(20)는, 후술하는 바와 같이, 서브화소(11)에 대해, 구동 트랜지스터(DRTTr)의 소자 편차가 화질에 주는 영향을 억제하기 위한 보정(Vth 보정)을 행한다. 그 후에, 서브화소(11)에 대해 화소 전압(Vsig)의 기록을 행함과 함께, 상술한 Vth 보정과는 다른 μ (이동도) 보정을 행한다. 그리고, 그 후에, 서브화소(11)의 유기 EL 소자(OLED)가, 기록된 화소 전압(Vsig)에 응한 휘도로 발광하도록 되어 있다.
- [0041] 여기서, 트랜지스터(Tr2)는, 본 개시에서의 「제1의 트랜지스터」의 한 구체례에 대응한다. 트랜지스터(Tr1)는, 본 개시에서의 「제2의 트랜지스터」의 한 구체례에 대응한다. 트랜지스터(Tr3)는, 본 개시에서의 「제3의 트랜지스터」의 한 구체례에 대응한다. 용량 소자(C2)는, 본 개시에서의 「제1의 용량 소자」의 한 구체례에 대응한다. 용량 소자(C1)는, 본 개시에서의 「제2의 용량 소자」의 한 구체례에 대응한다. 트랜지스터(Tr4)는, 본 개시에서의 「스위치」의 한 구체례에 대응한다. 트랜지스터(Tr5)는, 본 개시에서의 「비선형 소자」의 한 구체례에 대응한다. 서브화소(11)는, 본 개시에서의 「단위 화소」의 한 구체례에 대응한다.
- [0042] [동작 및 작용]
- [0043] 계속해서, 본 실시의 형태의 표시 장치(1)의 동작 및 작용에 관해 설명한다.
- [0044] (전체 동작 개요)
- [0045] 우선, 도 1을 참조하여, 표시 장치(1)의 전체 동작 개요를 설명한다. 영상 신호 처리부(21)는, 외부로부터 공급되는 영상 신호(Sdisp)에 대해 소정의 신호 처리를 행하고, 영상 신호(Sdisp2)를 생성한다. 타이밍 생성부(22)는, 외부로부터 공급되는 동기 신호(Ssync)에 의거하여, 주사선 구동부(23), 전원선 구동부(26) 및 데이터선 구동부(27)에 대해 각각 제어 신호를 공급하고, 이들이 서로 동기하여 동작하도록 제어한다. 주사선 구동부(23)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 주사선(WSL)에 대해 주사 신호(WS)를 순차적으로 인가함에 의해, 행마다 서브화소(11)를 순차적으로 선택한다. 전원선 구동부(26)는, 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 복수의 전원선(PL)에 대해 전원 신호(DS)를 순차적으로 인가함에 의해, 행마다 서브화소(11)의 발광 동작 및 소광 동작의 제어를 행한다. 데이터선 구동부(27)는, 영상 신호 처리부

(21)로부터 공급된 영상 신호(Sdisp2) 및 타이밍 생성부(22)로부터 공급된 제어 신호에 따라, 각 서브화소(11)의 발광 휘도를 지시하는 화소 전압(Vsig), 및 Vth 보정을 행하기 위한 전압(Vofs)을 포함하는 신호(Sig)를 생성하고, 각 데이터선(DTL)에 인가한다. 표시부(10)는, 구동부(20)로부터 공급된 주사 신호(WS), 전원 신호(DS), 및 신호(Sig)에 의거하여 표시를 행한다.

[0046] (상세 동작)

[0047] 도 6은, 구동부(20)의 동작의 타이밍도를 도시하는 것이고, (A)는 주사 신호(WS)의 파형을 나타내고, (B)는 전원 신호(DS)의 파형을 나타내고, (C)는 신호(Sig)의 파형을 나타낸다. 도 6(A)에서, 주사 신호(WS(k))는, k라인제의 서브화소(11)를 구동하는 주사 신호(WS)이고, 마찬가지로, 주사 신호(WS(k+1), WS(k+2), WS(k+3))는, 각각, (k+1)라인제, (k+2)라인제, (k+3)라인제의 서브화소(11)를 구동하는 주사 신호(WS)이다. 전원 신호(DS)(도 6(B))에 대해서도 마찬가지이다.

[0048] 구동부(20)의 주사선 구동부(23)는, 주사선(WSL)에 대해, 2개의 펄스(PP1, PP2)를 갖는 주사 신호(WS)를 순차적으로 인가한다(도 6(A)). 그 때, 주사선 구동부(23)는, 1수평 기간(1H)에서, 하나의 주사선(WSL)에 대해, 2개의 펄스(PP1, PP2)를 인가한다. 전원선 구동부(26)는, 전원선(PL)에 대해, 펄스(PP1)의 시작 타이밍(예를 들면 타이밍(t1))을 포함하는 소정 기간(예를 들면 타이밍(t0~t2)의 기간)만 전압(Vini)이 되고, 그 밖의 기간은 전압(Vccp)이 되는 전원 신호(DS)를 인가한다(도 6(B)). 데이터선 구동부(27)는, 데이터선(DTL)에 대해, 펄스(PP2)를 포함하는 소정 기간(예를 들면 타이밍(t4~t7)의 기간)에 화소 전압(Vsig)을 인가하고, 그 밖의 기간에 전압(Vofs)을 인가한다(도 6(C)).

[0049] 이와 같이 하여, 구동부(20)는, 1수평 기간(예를 들면 타이밍(t1~t7))에서, k라인제의 서브화소(11)를 구동하고, 다음의 수평 기간(예를 들면 타이밍(t7~t8))에서, (k+1)라인제의 서브화소(11)를 구동한다. 그리고, 구동부(20)는, 1프레임 기간에서, 표시부(10)의 모든 서브화소(11)를 구동한다.

[0050] 도 7은, 타이밍(t0~t7)의 기간에서의 서브화소(11)의 동작의 타이밍도를 도시하는 것이고, (A)는 주사 신호(WS)의 파형을 나타내고, (B)는 전원 신호(DS)의 파형을 나타내고, (C)는 신호(Sig)의 파형을 나타내고, (D)는 구동 트랜지스터(DRTr)의 게이트 전압(Vg)의 파형을 나타내고, (E)는 구동 트랜지스터(DRTr)의 소스 전압(Vs)의 파형을 나타낸다. 도 7(B)~(E)에서는, 동일한 전압축을 이용하여 각 파형을 나타내고 있다.

[0051] 구동부(20)는, 1수평 기간(1H) 내에서, 서브화소(11)의 초기화를 행하고(초기화 기간(P1)), 구동 트랜지스터(DRTr)의 소자 편차가 화질에 주는 영향을 억제하기 위한 Vth 보정을 행하고(Vth 보정 기간(P2)), 서브화소(11)에 대해 화소 전압(Vsig)의 기록을 행함과 함께, μ 보정을 행한다(기록· μ 보정 기간(P3)). 그리고, 그 후에, 서브화소(11)의 유기 EL 소자(OLED)가, 기록된 화소 전압(Vsig)에 응한 휘도로 발광한다(발광 기간(P4)). 이하에, 그 상세를 설명한다.

[0052] 우선, 전원선 구동부(26)는, 초기화 기간(P1)에 앞서는 타이밍(t0)에서, 전원 신호(DS)를 전압(Vccp)으로부터 전압(Vini)으로 변화시킨다(도 7(B)). 이에 의해, 구동 트랜지스터(DRTr)가 온 상태가 되고, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이, 전압(Vini)으로 설정된다(도 7(E)).

[0053] 다음에, 구동부(20)는, 타이밍(t1~t2)의 기간(초기화 기간(P1))에서, 서브화소(11)를 초기화한다. 구체적으로는, 타이밍(t1)에서, 데이터선 구동부(27)가, 신호(Sig)를 전압(Vofs)으로 설정하고(도 7(C)), 주사선 구동부(23)가, 주사 신호(WS)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 7(A)). 이에 의해, 기록 트랜지스터(WSTr)가 온 상태가 되고, 구동 트랜지스터(DRTr)의 게이트 전압(Vg)이 전압(Vofs)으로 설정된다(도 7(D)). 이와 같이 하여, 서브화소(11)는, 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)(=Vofs-Vini)이, 구동 트랜지스터(DRTr)의 임계치 전압(Vth)보다도 큰 전압으로 설정됨에 의해, 초기화된다.

[0054] 다음에, 구동부(20)는, 타이밍(t2~t3)의 기간(Vth 보정 기간(P2))에서, Vth 보정을 행한다. 구체적으로는, 전원선 구동부(26)가, 타이밍(t2)에서, 전원 신호(DS)를 전압(Vini)으로부터 전압(Vccp)으로 변화시킨다(도 7(B)). 이에 의해, 구동 트랜지스터(DRTr)는 포화 영역에서 동작하게 되고, 드레인으로부터 소스에 전류(Ids)가 흐른다. 이 전류(Ids)에 의해, 소스 전압(Vs)이 상승한다(도 7(E)). 그 때, 소스 전압(Vs)은 유기 EL 소자(OLED)의 캐소드의 전압(Vcath)보다도 낮기 때문에, 유기 EL 소자(OLED)는 역바이어스 상태를 유지하고, 유기 EL 소자(OLED)에는 전류는 흐르지 않는다. 이와 같이 소스 전압(Vs)이 상승함에 의해, 게이트·소스 사이 전압(Vgs)이 저하되기 때문에, 전류(Ids)는 저하된다. 이 부귀환 동작에 의해, 전류(Ids)는 "0"(제로)를 향하여 수축하여 간다. 환언하면, 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은, 구동 트랜지스터(DRTr)의 임계치 전압(Vth)(Vgs=Vth)과 동등하게 되도록 수축하여 간다.

- [0055] 다음에, 주사선 구동부(23)는, 타이밍(t3)에서, 주사 신호(WS)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 7(A)). 이에 의해, 기록 트랜지스터(WSTr)는 오프 상태가 된다. 그리고, 데이터선 구동부(27)는, 타이밍(t4)에서, 신호(Sig)를 화소 전압(Vsig)으로 설정한다(도 7(C)).
- [0056] 다음에, 구동부(20)는, 타이밍(t5~t6)의 기간(기록· μ 보정 기간(P3))에서, 서브화소(11)에 대해 화소 전압(Vsig)의 기록을 행함과 함께 μ 보정을 행한다. 구체적으로는, 주사선 구동부(23)가, 타이밍(t5)에서, 주사 신호(WS)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 7(A)). 이에 의해, 기록 트랜지스터(WSTr)는 온 상태가 되고, 구동 트랜지스터(DRTr)의 게이트 전압(Vg)이, 전압(Vofs)으로부터 화소 전압(Vsig)으로 상승한다(도 7(D)). 이 때, 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)이 임계치 전압(Vth)보다 커지고($Vgs > Vth$), 드레인으로부터 소스에 전류(I_{ds})가 흐르기 때문에, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이 상승한다(도 7(E)). 이와 같은 부귀환 동작에 의해, 구동 트랜지스터(DRTr)의 소자 편차의 영향이 억제되고(μ 이동도 보정), 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은, 화소 전압(Vsig)에 응한 전압(Vemi)으로 설정된다.
- [0057] 다음에, 구동부(20)는, 타이밍(t6) 이후의 기간(발광 기간(P4))에서, 서브화소(11)를 발광시킨다. 구체적으로는, 타이밍(t6)에서, 주사선 구동부(23)는, 주사 신호(WS)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 7(A)). 이에 의해, 기록 트랜지스터(WSTr)가 오프 상태가 되고, 구동 트랜지스터(DRTr)의 게이트가 플로팅으로 되기 때문에, 이 이후, 용량 소자(Cs)의 단자 사이 전압, 즉, 구동 트랜지스터(DRTr)의 게이트·소스 사이 전압(Vgs)은 유지된다. 그리고, 구동 트랜지스터(DRTr)에 전류(I_{ds})가 흐름에 따라, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이 상승하고(도 7(E)), 이에 수반하여 구동 트랜지스터(DRTr)의 게이트 전압(Vg)도 상승한다(도 7(D)). 그리고, 이와 같은 부트스트랩 동작에 의해, 구동 트랜지스터(DRTr)의 소스 전압(Vs)이, 유기 EL 소자(OLED)의 임계치 전압(V_{el})과 전압(V_{cath})의 합($V_{el} + V_{cath}$)보다도 커지면, 유기 EL 소자(OLED)의 애노드·캐소드 사이에 전류가 흐르고, 유기 EL 소자(OLED)가 발광한다. 즉, 유기 EL 소자(OLED)의 소자 편차에 응하여 소스 전압(Vs)이 상승하고, 유기 EL 소자(OLED)가 발광한다.
- [0058] 그 후, 표시 장치(1)에서는, 소정의 기간(1프레임 기간)이 경과한 후, 발광 기간(P4)으로부터 초기화 기간(P1)으로 이행한다. 구동부(20)는, 이 일련의 동작을 반복하도록 구동한다.
- [0059] 이와 같이, 표시 장치(1)에서는, V_{th} 보정 및 μ 보정의 양쪽을 행하도록 하였기 때문에, 구동 트랜지스터(DRTr)의 소자 편차에 기인하는 화질의 저하를 억제할 수 있다. 또한, 표시 장치(1)에서는, 발광 기간(P4)에서, 유기 EL 소자(OLED)의 소자 편차에 응하여 소스 전압(Vs)이 상승하도록 하였기 때문에, 유기 EL 소자(OLED)의 소자 편차에 기인하는 화질의 저하를 억제할 수 있다.
- [0060] (차지 펌프 회로(32) 및 구동 회로(34)의 동작)
- [0061] 다음에, 차지 펌프 회로(32) 및 구동 회로(34)의 상세 동작에 관해 설명한다. 차지 펌프 회로(32)는, 시프트 레지스터(31)로부터 공급된 4개의 주사 신호(S_s)에 의거하여, 신호(S_t)를 생성한다. 그리고, 구동 회로(34)는, 전압 생성부(33)로부터 공급된 전압(V_{ccp}), 및 차지 펌프 회로(32)로부터 공급된 신호(S_t)에 의거하여, 전원 신호(DS)를 생성한다.
- [0062] 도 8은, 차지 펌프 회로(32) 및 구동 회로(34)의 동작의 타이밍도를 도시하는 것이고, (A)~(D)는, 차지 펌프 회로(32)의 입력 단자($SR1 \sim SR4$)에 인가되는 신호($S_{s1} \sim S_{s4}$)의 파형을 각각 나타내고, (E)는 트랜지스터($Tr1$)의 소스에서의 노드 전압(V_{N1})의 파형을 나타내고, (F)는 트랜지스터($Tr3$)의 소스에서의 노드 전압(V_{N2})의 파형을 나타내고, (G)는 신호(S_t)의 파형을 나타내고, (H)는 전원 신호(DS)의 파형을 나타낸다.
- [0063] 시프트 레지스터(31)는, 차지 펌프 회로(32)에 대해, 서로 위상이 어긋난 신호($S_{s1} \sim S_{s4}$)를 공급한다. 차지 펌프 회로(32)는, 신호($S_{s1} \sim S_{s4}$)에 의거하여, 신호($S_{s1} \sim S_{s4}$)의 진폭보다도 큰 진폭의 신호(S_t)를 생성한다. 구동 회로(34)는, 신호(S_t) 및 전압(V_{ccp})에 의거하여, 전원 신호(DS)를 생성한다. 이하에, 그 상세를 설명한다.
- [0064] 우선, 타이밍(t11)에 있어서, 신호(S_{s1})의 전압이 저레벨 전압(VL)으로부터 고레벨 전압(VH)으로 변화한다(도 8(A)). 이 때, 트랜지스터($Tr2$)의 게이트 전압(노드 전압(V_{N1})) 및 소스 전압(신호(S_t))은 모두 전압(VL)이다(도 8(E), (G)). 즉, 트랜지스터($Tr2$)의 게이트·소스 사이 전압(V_{gs})은 0V이고, 트랜지스터($Tr2$)는 오프 상태가 되어 있다.
- [0065] 다음에, 타이밍(t12)에서, 신호(S_{s2})의 전압이 저레벨 전압(VL)으로부터 고레벨 전압(VH)으로 변화한다(도

8(B)). 이에 의해, 트랜지스터(Tr1)가 과도적으로 온 상태가 되고, 트랜지스터(Tr1)의 소스 전압(노드 전압(VN1))이 전압(V1)으로 변화한다(도 8(E)). 이 전압(V1)은 다음 식으로 표시된다.

$$V1 = VG1 - V_{th1} \cdots (1)$$

여기서, V_{th1} 은, 트랜지스터(Tr1)의 임계치 전압이다. 즉, 전압(V1)은, 트랜지스터(Tr1)의 게이트 전압(전압(VG1))보다도, 트랜지스터(Tr1)의 임계치 전압(V_{th1})만큼 낮은 전압이다. 즉, 트랜지스터(Tr1)의 게이트·소스 사이 전압(V_{gs})은, 트랜지스터(Tr1)의 임계치 전압(V_{th1})과 동등하게 된다.

또한, 이 노드 전압(VN1)의 변화에 응하여, 트랜지스터(Tr2)가 과도적으로 온 상태가 되고, 트랜지스터(Tr2)의 소스 전압(신호(St))이 전압(V2)으로 변화한다(도 8(G)). 이 전압(V2)은 다음 식으로 표시된다.

$$V2 = V1 - V_{th2}$$

$$= VG1 - V_{th1} - V_{th2} \cdots (2)$$

여기서, V_{th2} 는, 트랜지스터(Tr2)의 임계치 전압이다. 즉, 전압(V2)은, 트랜지스터(Tr2)의 게이트 전압(전압(V1))보다도, 트랜지스터(Tr2)의 임계치 전압(V_{th2})만큼 낮은 전압이다. 즉, 트랜지스터(Tr2)의 게이트·소스 사이 전압(V_{gs})은, 트랜지스터(Tr2)의 임계치 전압(V_{th2})과 동등하게 된다.

이와 같이, 신호(St)의 전압 레벨이 낮기 때문에, 구동 회로(34)에서는, 트랜지스터(Tr4, Tr5)는 오프 상태를 유지한다. 따라서, 전원 신호(DS)의 전압은 유지된다(도 8(H)).

다음에, 타이밍(t13)에서, 신호(SsR3)의 전압이 저레벨 전압(VL)으로부터 고레벨 전압(VH)으로 변화한다(도 8(C)). 이에 의해, 이 전압 변화가 용량 소자(C1)를 통하여 트랜지스터(Tr1)의 소스에 전해지고, 트랜지스터(Tr1)의 소스 전압(노드 전압(VN1))이 전압(V3)으로 변화한다(도 8(E)). 이 전압(V3)은 다음 식으로 표시된다.

$$V3 = V1 + (VH - VL) \times Gain1$$

$$= VG1 - V_{th1} + (VH - VL) \times Gain1 \cdots (3)$$

여기서, Gain1은, 용량 소자(C1)의 일단에서의 전압 변화와, 용량 소자(C1)의 타단에서의 전압 변화와의 비를 나타내는 계인이고, 용량 소자(C1)의 용량치나, 트랜지스터(Tr1, Tr2)의 기생 용량 등에 의해 정해지는 것이다. 이와 같이 하여, 트랜지스터(Tr1)의 소스 전압이 높아짐에 의해, 트랜지스터(Tr1)의 게이트·소스 사이 전압(V_{gs})은, 트랜지스터(Tr1)의 임계치 전압(V_{th1})보다도 낮아지고, 트랜지스터(Tr1)는 오프 상태가 된다.

또한, 이 노드 전압(VN1)의 변화에 응하여, 트랜지스터(Tr2)가 과도적으로 온 상태가 되고, 트랜지스터(Tr2)의 소스 전압(신호(St))이 전압(V4)으로 변화한다(도 8(G)). 이 전압(V4)은 다음 식으로 표시된다.

$$V4 = V3 - V_{th2}$$

$$= VG1 - V_{th1} - V_{th2} + (VH - VL) \times Gain1 \cdots (4)$$

즉, 전압(V4)는, 트랜지스터(Tr2)의 게이트 전압(전압(V3))보다도, 트랜지스터(Tr2)의 임계치 전압(V_{th2})만큼 낮은 전압이다. 즉, 트랜지스터(Tr2)의 게이트·소스 사이 전압(V_{gs})은, 트랜지스터(Tr2)의 임계치 전압(V_{th2})과 동등하게 된다.

이와 같이, 신호(St)의 전압이 높아짐에 의해, 전원 신호(DS)가 상승한다(도 8(H)). 구체적으로는, 구동 회로(34)에서, 트랜지스터(Tr4)가 온 상태가 됨과 함께, 트랜지스터(Tr5)가 오프 상태가 되고, 전원 신호(DS)가 전압(V_{ccp})을 향하여 상승한다. 이 예에서는, 트랜지스터(Tr4)의 온 저항이 충분히 낮아져 있지 않기 때문에, 전원 신호(DS)의 전압은, 전압(V_{ccp})보다도 약간 낮은 레벨이 된다.

또한, 신호(SsR3)의 변화에 응하여, 차지 펌프 회로(32)에서는, 트랜지스터(Tr3)가 온 상태가 되고, 트랜지스터(Tr3)의 소스 전압(노드 전압(VN2))이 전압(VL)으로 변화한다(도 8(F)).

다음에, 타이밍(t14)에서, 신호(SsR4)의 전압이 저레벨 전압(VL)으로부터 고레벨 전압(VH)으로 변화한다(도 8(D)). 이에 의해, 트랜지스터(Tr3)가 과도적으로 온 상태가 되고, 트랜지스터(Tr3)의 소스 전압(노드 전압(VN2))이 전압(V5)으로 변화한다(도 8(F)). 이 전압(V5)은 다음 식으로 표시된다.

$$V5 = VH - V_{th3} \cdots (5)$$

여기서, V_{th3} 은, 트랜지스터(Tr3)의 임계치 전압이다. 즉, 전압(V5)은, 트랜지스터(Tr3)의 게이트 전압(전압

(VH))보다도, 트랜지스터(Tr3)의 임계치 전압(Vth3)만큼 낮은 전압이다. 즉, 트랜지스터(Tr3)의 게이트·소스 사이 전압(Vgs)은, 트랜지스터(Tr3)의 임계치 전압(Vth3)과 동등하게 된다.

[0086] 또한, 이 노드 전압(VN2)의 변화에 의하여, 이 전압 변화가 용량 소자(C2)를 통하여 트랜지스터(Tr2)의 소스에 전해지고, 트랜지스터(Tr2)의 소스 전압(신호(St))이, 전압(VH)보다도 높은 전압(V6)으로 변화한다(도 8(G)). 이 전압(V6)은 다음 식으로 표시된다.

$$[0087] \quad V6 = V4 + (V5 - VL) \times \text{Gain2}$$

$$[0088] \quad = VG1 - Vth1 - Vth2 + (VH - VL) \times \text{Gain1}$$

$$[0089] \quad + (VH - VL - Vth3) \times \text{Gain2} \quad \dots (6)$$

[0090] 여기서, Gain2는, 용량 소자(C2)의 일단에서의 전압 변화와, 용량 소자(C2)의 타단에서의 전압 변화와의 비를 나타내는 계인이고, 용량 소자(C2)의 용량치나, 트랜지스터(Tr2, Tr4, Tr5)의 기생 용량 등에 의해 정해지는 것이다. 이 예에서는, 계인(Gain1, Gain2)은, 전압(V6)이 전압(VH)보다도 높은 전압이 되도록 설정되어 있다. 이와 같이 하여, 트랜지스터(Tr2)의 소스 전압이 높아짐에 의해, 트랜지스터(Tr2)의 게이트·소스 사이 전압(Vgs)은, 트랜지스터(Tr2)의 임계치 전압(Vth2)보다도 낮아지고, 트랜지스터(Tr2)는 오프 상태가 된다.

[0091] 이와 같이 하여, 신호(St)가 전압(VH)보다도 높은 전압(V6)이 됨에 의해, 구동 회로(34)의 트랜지스터(Tr4)의 온 저항이 충분히 낮아지고, 전원 신호(DS)가 전압(Vccp)이 된다(도 8(H)).

[0092] 다음에, 타이밍(t15)에서, 신호(SsR1)의 전압이 고레벨 전압(VH)으로부터 저레벨 전압(VL)으로 변화한다(도 8(A)). 이에 의해, 트랜지스터(Tr2)가 온 상태가 되고, 트랜지스터(Tr2)의 소스 전압(신호(St))이 전압(VL)으로 변화한다(도 8(G)).

[0093] 또한, 이 신호(St)의 전압의 변화에 의하여, 전원 신호(DS)가 하강한다(도 8(H)). 구체적으로는, 구동 회로(34)에서, 트랜지스터(Tr4)가 오프 상태가 됨과 함께, 트랜지스터(Tr5)가 과도적으로 온 상태가 되고, 전원 신호(DS)가 전압(Vini)으로 변화한다. 여기서 전압(Vini)은 다음 식으로 표시된다.

$$[0094] \quad Vini = VL + Vth5 \quad \dots (7)$$

[0095] 여기서, Vth5는, 트랜지스터(Tr5)의 임계치 전압이다. 즉, 전압(Vini)은, 트랜지스터(Tr5)의 소스 전압(전압(VL))보다도, 트랜지스터(Tr5)의 임계치 전압(Vth5)만큼 높은 전압이다. 즉, 트랜지스터(Tr5)의 게이트·소스 사이 전압(Vgs)은, 트랜지스터(Tr5)의 임계치 전압(Vth5)과 동등하게 된다.

[0096] 다음에, 타이밍(t16)에 있어서, 신호(SsR2)의 전압이 고레벨 전압(VH)으로부터 저레벨 전압(VL)으로 변화한다(도 8(B)). 이에 의해, 트랜지스터(Tr1)가 온 상태가 되고, 트랜지스터(Tr1)의 소스 전압(노드 전압(VN1))이 전압(VL)으로 변화한다(도 8(E)).

[0097] 다음에, 타이밍(t17)에서, 신호(SsR3)의 전압이 고레벨 전압(VH)으로부터 저레벨 전압(VL)으로 변화한다(도 8(C)). 이에 의해, 이 전압 변화가 용량 소자(C1)를 통하여 트랜지스터(Tr1)의 소스(노드 전압(VN1))에 전해짐에 의해, 노드 전압(VN1)이 전압(VL)으로부터 과도적으로 변화한다(도 8(E)). 그렇지만, 트랜지스터(Tr1)는 온 상태이기 위해, 이 노드 전압(VN1)은, 재차 전압(VL)으로 수속한다.

[0098] 또한, 신호(SsR3)의 전압이 저레벨 전압(VL)으로 변화함에 의해, 트랜지스터(Tr3)가 오프 상태가 되고, 트랜지스터(Tr3)의 소스는 하이 임피던스가 된다. 이에 의해, 트랜지스터(Tr3)의 소스 전압(노드 전압(VN2))이 유지된다(도 8(F)).

[0099] 다음에, 타이밍(t18)에서, 신호(SsR4)의 전압이 고레벨 전압(VH)으로부터 저레벨 전압(VL)으로 변화한다(도 8(D)). 이 때, 트랜지스터(Tr3)는 오프 상태를 유지하기 때문에, 트랜지스터(Tr3)의 소스 전압(노드 전압(VN2))이 유지되고(도 8(F)), 트랜지스터(Tr2)의 소스 전압(신호(St))도 또한 유지된다(도 8(G)).

[0100] 차지 펌프 회로(32) 및 구동 회로(34)는, 이상의 동작을 반복함에 의해, 전원 신호(DS)를 계속해서 생성한다.

[0101] 이와 같이, 표시 장치(1)에서는, 차지 펌프 회로(32)를 마련하도록 하였기 때문에, 신호(St)의 전압을 고레벨 전압(VH)보다도 높은 전압(V6)까지 승압할 수 있고, 구동 회로(34)에, 큰 진폭의 신호(St)를 공급할 수 있다. 이에 의해, 구동 회로(34)가 전압(Vccp)을 전원 신호(DS)로서 출력할 때, 전압(Vccp)이 높은 경우에도 트랜지스터(Tr4)의 온 저항을 충분히 낮게 할 수 있다. 즉, 구동 회로(34)는, 큰 진폭의 전원 신호(DS)를 생성할 수 있다.

- [0102] 또한, 이와 같이, 차지 펌프(32) 및 구동 회로(34)가, 진폭이 작은 주사 신호(S_s)에 의거하여, 진폭이 큰 전원 신호(D_S)를 생성할 수 있기 때문에, 예를 들면, 시프트 레지스터(31) 등의 전원 전압을 내릴 수 있고, 표시 장치(1)의 소비 전력을 저감할 수 있다.
- [0103] 또한, 차지 펌프 회로(32)에서는, 2개의 용량 소자(C_1 , C_2)를 마련하도록 하였기 때문에, 보다 큰 진폭의 신호(St)를 생성할 수 있다. 즉, 차지 펌프 회로(32)에서는, 타이밍(t_{13})에서, 용량 소자(C_1)를 이용하여 신호(St)의 전압을 승압하고, 타이밍(14)에서, 용량 소자(C_2)를 이용하여 신호(St)의 전압을 재차 승압하도록 하였기 때문에, 1회 승압하는 경우에 비하여, 신호(St)의 전압을 보다 높은 레벨까지 승압할 수 있고, 큰 진폭의 신호(St)를 생성할 수 있다.
- [0104] 또한, 차지 펌프 회로(32)에서는, 트랜지스터(Tr_3)를 마련하고, 타이밍(t_{17})에서 트랜지스터(Tr_3)를 오프 상태로 하였기 때문에, 타이밍(t_{18})에서의 신호(S_{sR4})의 하강에 기인하고 신호(St)가 변화하지 않도록 할 수 있다. 이에 의해, 전원 신호(D_S)의 파형의 혼란을 저감할 수 있기 때문에, 표시 장치(1)의 화질이 저하될 우려를 저감할 수 있다.
- [0105] [효과]
- [0106] 이상과 같이 본 실시의 형태에서는, 차지 펌프 회로를 마련하도록 하였기 때문에, 큰 진폭의 전원 신호(D_S)를 생성할 수 있다.
- [0107] 본 실시의 형태에서는, 차지 펌프 회로에서 2개의 용량 소자를 마련하도록 하였기 때문에, 큰 진폭의 신호(St)를 생성할 수 있다.
- [0108] 본 실시의 형태에서는, 차지 펌프 회로에서 트랜지스터(Tr_3)를 마련하도록 하였기 때문에, 전원 신호의 파형의 혼란을 저감할 수 있고, 표시 장치의 화질이 저하될 우려를 저감할 수 있다.
- [0109] [변형례 1]
- [0110] 상기 실시의 형태에서는, 차지 펌프 회로(32)에 트랜지스터(Tr_3)를 마련하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 9에 도시한 바와 같이, 트랜지스터(Tr_3)를 생략하여도 좋다. 이 차지 펌프 회로(32B)에서는, 용량 소자(C_1)의 타단은, 입력 단자(SR_3)에 접속되어 있다. 또한, 용량 소자(C_2)의 타단은, 입력 단자(SR_4)에 접속되어 있다. 이 경우에는, 입력 단자(SR_4)에 입력된 신호(S_{sR4})의 천이에 응하여, 신호(St)에 과도적 변화하고, 전원 신호(D_S)도 또한 과도적으로 변화할 우려가 있지만, 그러한 변화가 허용된 경우에는, 이 구성을 적용할 수 있다.
- [0111] [변형례 2]
- [0112] 상기 실시의 형태에서는, 차지 펌프 회로(32)는, 4개의 주사 신호(S_s)에 의거하여 신호(St)를 생성하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 3개 이하 또는 5개 이상의 주사 신호(S_s)에 의거하여 신호(St)를 생성하여도 좋다. 이하에, 한 예로서, 2개의 주사 신호(S_s)에 의거하여 신호(St)를 생성하는 경우에 관해 상세히 설명한다.
- [0113] 도 10은, 본 변형례에 관한 전원선 구동부(26C)의 한 구성례를 도시하는 것이다. 전원선 구동부(26C)는, 시프트 레지스터(31C)와, 복수의 차지 펌프 회로(32C)를 갖고 있다. 시프트 레지스터(31C)는, 상기 실시의 형태에서의 시프트 레지스터(31)와 같은 기능을 갖는 것이다. 각 차지 펌프(32C)는, 2개의 주사 신호(S_s)에 의거하여, 이들의 주사 신호(S_s)의 진폭보다도 큰 진폭의 신호(St)를 생성하는 것이다. 구체적으로는, 예를 들면, 차지 펌프 회로(32C(k))는, 2개의 주사 신호($S_s(n)$, $S_s(n+1)$)에 의거하여 신호($St(k)$)를 생성한다. 마찬가지로, 차지 펌프 회로(32C($k+1$))는, 2개의 주사 신호($S_s(n+1)$, $S_s(n+2)$)에 의거하여 신호($St(k+1)$)를 생성한다. 각 차지 펌프 회로(32C)는, 2개의 주사 신호(S_s)가 입력되는 입력 단자(SR_1 , SR_2)와, 신호(St)를 출력하는 출력 단자(Out)를 갖는다. 예를 들면, 차지 펌프 회로(32C(k))의 입력 단자(SR_1)에는 주사 신호($S_s(n)$)가 입력되고, 입력 단자(SR_2)에는 주사 신호($S_s(n+1)$)가 입력된다.
- [0114] 도 11은, 차지 펌프 회로(32C)의 한 구성례를 도시하는 것이다. 차지 펌프 회로(32C)는, 트랜지스터(Tr_7 , Tr_8)와, 용량 소자(C_4)를 갖고 있다. 트랜지스터(Tr_7 , Tr_8)는, 예를 들면, N채널 MOS형의 TFT에 의해 구성되는 것이다. 트랜지스터(Tr_7)의 게이트에는, 직류의 전압(V_{G1})이 공급되고, 드레인은 입력 단자(SR_1)가와 접속되고, 소스는 용량 소자(C_4)의 일단에 접속됨과 함께 출력 단자(Out)에 접속되어 있다. 트랜지스터(Tr_8)의 게이트는, 입력 단자(SR_1)에 접속되고, 드레인은 입력 단자(SR_2)에 접속되고, 소스는 용량 소자(C_4)의 타단에 접속되어 있다. 용량 소자(C_4)의 일단은, 트랜지스터(Tr_7)의 소스에 접속됨과 함께 출력 단자(Out)에 접속되고, 타단은


트랜지스터(Tr8)의 소스에 접속되어 있다.

- [0115] 본 변형례에 관한 차지 펌프 회로(32C)로도, 상기 실시의 형태에 관한 차지 펌프 회로(32)와 마찬가지로, 큰 진폭의 신호(St)를 공급할 수 있다.
- [0116] [변형례 3]
- [0117] 상기 실시의 형태에서는, 차지 펌프 회로(32)를 이용하여 전원선 구동부(26)를 구성하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 또는 이에 더하여, 차지 펌프 회로(32)를 이용하여 주사선 구동부(23)를 구성하여도 좋다.
- [0118] [변형례 4]
- [0119] 상기 실시의 형태에서는, 본 기술을, 유기 EL 소자를 이용한 표시 장치에 적용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 액정 표시 소자를 이용한 표시 장치에 적용하여도 좋다. 구체적으로는, 예를 들면, 화소 전압을 기록하는 화소를 선택하는 회로(상기 실시의 형태에서의 주사 구동부(23)에 상당)에 적용할 수 있다.
- [0120] <2. 적용례>
- [0121] 다음에, 상기 실시의 형태 및 변형례에서 설명한 표시 장치의 적용례에 관해 설명한다.
- [0122] 도 12는, 상기 실시의 형태 등의 표시 장치가 적용되는 텔레비전 장치의 외관을 도시하는 것이다. 이 텔레비전 장치는, 예를 들면, 프런트 패널(511) 및 필터 유리(512)를 포함하는 영상 표시 화면부(510)를 갖고 있고, 이 영상 표시 화면부(510)는, 상기 실시의 형태 등에 관한 표시 장치에 의해 구성되어 있다.
- [0123] 상기 실시의 형태 등의 표시 장치는, 이와 같은 텔레비전 장치 외에, 디지털 카메라, 노트북 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치, 휴대형 게임기, 또는 비디오 카메라 등의 모든 분야의 전자 기기에 적용하는 것이 가능하다. 환언하면, 상기 실시의 형태 등의 표시 장치는, 영상을 표시하는 모든 분야의 전자 기기에 적용하는 것이 가능하다.
- [0124] 이상, 실시의 형태 및 변형례, 및 전자 기기에서의 적용례를 들어 본 기술을 설명하였지만, 본 기술은 이들의 실시의 형태 등으로는 한정되지 않고, 여러가지의 변형이 가능하다.
- [0125] 예를 들면, 상기한 각 실시의 형태에서는, 서브화소(11)에서의 용량 소자(Csub)를 마련하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 13에 도시한 바와 같이, 서브화소(11C)에서의 용량 소자(Csub)를 마련하지 않아도 좋다. 즉, 이 예에서는, 서브화소(11C)는, 2개의 트랜지스터(기록 트랜지스터(WSTr), 구동 트랜지스터(DSTr)) 및 하나의 용량 소자(Cs)를 이용하여 구성되는, 이른바 「2Tr1C」의 구성을 갖는 것이다.
- [0126] 또한, 본 기술은 이하와 같은 구성으로 할 수 있다.
- [0127] (1) 게이트와, 드레인과, 소스를 갖는 제1의 트랜지스터와,
- [0128] 제1의 단자와, 상기 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 제1의 용량 소자와,
- [0129] 상기 제2의 단자의 전압에 의거하여 구동되는 단위 화소를 구비한 표시 장치.
- [0130] (2) 드레인 및 소스를 갖는 제2의 트랜지스터와,
- [0131] 제3의 단자와, 상기 제2의 트랜지스터의 드레인 또는 소스, 및 상기 제1의 트랜지스터의 게이트에 접속된 제4의 단자를 갖는 제2의 용량 소자를 또한 구비한 상기 (1)에 기재된 표시 장치.
- [0132] (3) 드레인과, 소스와, 상기 제3의 단자에 접속된 게이트를 갖는 제3의 트랜지스터를 또한 구비한 상기 (2)에 기재된 표시 장치.
- [0133] (4) 상기 제1의 트랜지스터의 드레인 및 소스 중의, 상기 제2의 단자에 접속된 단자와는 다른 단자에는 제1의 펄스 신호가 인가되고,
- [0134] 상기 제2의 트랜지스터의 드레인 및 소스 중의, 상기 제4의 단자에 접속된 단자와는 다른 단자에는 제2의 펄스 신호가 인가되고,
- [0135] 상기 제3의 단자에는 제3의 펄스 신호가 인가되고,


- [0136] 상기 제3의 트랜지스터의 드레인 및 소스 중의, 상기 제1의 단자에 접속된 단자와는 다른 단자에는 제4의 펄스 신호가 인가되는 상기 (3)에 기재된 표시 장치.
- [0137] (5) 상기 제2의 펄스 신호는, 상기 제1의 펄스 신호가 제1의 극성의 천이를 한 후에 상기 제1의 극성의 천이를 하고,
- [0138] 상기 제3의 펄스 신호는, 상기 제2의 펄스 신호가 상기 제1의 극성의 천이를 한 후에 상기 제1의 극성의 천이를 하고,
- [0139] 상기 제4의 펄스 신호는, 상기 제3의 펄스 신호가 상기 제1의 극성의 천이를 한 후에 상기 제1의 극성의 천이를 하는 상기 (4)에 기재된 표시 장치.
- [0140] (6) 상기 제1의 펄스 신호, 상기 제2의 펄스 신호, 상기 제3의 펄스 신호, 및 상기 제4의 펄스 신호를 생성하는 시프트 레지스터를 또한 구비한 상기 (4)에 기재된 표시 장치.
- [0141] (7) 상기 제2의 단자의 전압에 의거하여, 직류 신호가 인가되는 제5의 단자와 상기 단위 화소에 접속된 제6의 단자와의 사이를 온 오프 제어하는 스위치와,
- [0142] 상기 제2의 단자와 상기 제6의 단자와의 사이에 삽설된 비선형 소자를 또한 구비한 상기 (1)부터 (6)의 어느 하나에 기재된 표시 장치.
- [0143] (8) 상기 비선형성 소자는, 상기 제2의 단자에 접속된 소스와, 상기 제6의 단자에 접속된 드레인 및 게이트를 갖는 제4의 트랜지스터인 상기 (7)에 기재된 표시 장치.
- [0144] (9) 상기 단위 화소는, 표시 소자와, 상기 표시 소자에 구동 전류를 공급하는 구동 트랜지스터를 가지며,
- [0145] 상기 스위치는, 상기 구동 트랜지스터에 상기 구동 전류를 공급하는 상기 (1)부터 (8)의 어느 하나에 기재된 표시 장치.
- [0146] (10) 게이트와, 드레인과, 소스를 갖는 제1의 트랜지스터와,
- [0147] 제1의 단자와, 상기 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 제1의 용량 소자를 구비한 표시 구동 장치.
- [0148] (11) 제1의 트랜지스터의 드레인 또는 소스에 펄스 신호를 인가하고,
- [0149] 제1의 단자와, 상기 제1의 트랜지스터의 드레인 및 소스 중의 상기 펄스 신호가 인가된 단자와는 다른 단자에 접속된 제2의 단자를 갖는 제1의 용량 소자의, 상기 제1의 단자에 다른 펄스 신호를 인가하고,
- [0150] 상기 제2의 단자의 전압에 의거하여 단위 화소를 구동하는 구동 방법.
- [0151] (12) 표시 장치와
- [0152] 상기 표시 장치에 대해 동작 제어를 행하는 제어부를 구비하고,
- [0153] 상기 표시 장치는,
- [0154] 게이트와, 드레인과, 소스를 갖는 제1의 트랜지스터와,
- [0155] 제1의 단자와, 상기 제1의 트랜지스터의 드레인 또는 소스에 접속된 제2의 단자를 갖는 제1의 용량 소자와,
- [0156] 상기 제2의 단자의 전압에 의거하여 구동된 단위 화소를 포함하는 전자 기기.
- [0157] 본 출원은, 일본 특허청에서 2013년 1월 15일에 출원된 일본 특허출원 번호 2013-4542호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
- [0158] 당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브 콤비네이션, 및 변경을 상도할 수 있는데, 그들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10



도면11



도면12



도면13

