

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年1月13日(13.01.2022)




(10) 国際公開番号

WO 2022/009664 A1

- (51) 国際特許分類:
H04N 5/378 (2011.01) H04N 5/341 (2011.01)
H04N 5/225 (2006.01) H04N 5/374 (2011.01)
H04N 5/232 (2006.01)
- (21) 国際出願番号: PCT/JP2021/023591
- (22) 国際出願日: 2021年6月22日(22.06.2021)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2020-118556 2020年7月9日(09.07.2020) JP
- (71) 出願人: ソニーグループ株式会社(SONY GROUP CORPORATION) [JP/JP]; 〒1080075 東京都港区港南1丁目7番1号 Tokyo (JP).
- (72) 発明者: 児玉 和 俊 (KODAMA Kazutoshi); 〒2430014 神奈川県厚木市旭町4丁目14-1 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).
- (74) 代理人: 中村 行孝, 外 (NAKAMURA Yukitaka et al.); 〒1000005 東京都千代田区丸の内1丁目6番6号 日本生命丸の内ビル 協和特許法律事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,

(54) Title: IMAGING DEVICE AND IMAGING METHOD

(54) 発明の名称: 撮像装置及び撮像方法



(57) Abstract: [Problem] The present disclosure addresses the problem of providing an imaging device and an imaging method which make it possible to generate a DVS image and a grayscale image more quickly. [Solution] An imaging device comprising: a pixel array unit which includes a plurality of DVS pixels that output first luminance signals corresponding to light intensity and a plurality of grayscale pixels that output second luminance signals corresponding to light intensity; a detection circuit which outputs a detection signal indicative of occurrence of an address event when the first luminance signals from the respective plurality of DVS pixels exceed a predetermined threshold; a first reading unit which reads the first luminance signals from the plurality of DVS pixels and converts the first luminance signals into digital

CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ,
EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN,
HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH,
KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

data; a second reading unit which reads the second luminance signals from the plurality of grayscale pixels and converts the second luminance signals into digital data; and a control circuit which controls the first reading unit and the second reading unit.

(57) 要約: [課題] 本開示では、より高速にDVS画像及び階調画像の生成が可能な撮像装置及び撮像方法を提供する。[解決手段] 撮像装置は、光量に応じた第1輝度信号を出力する複数のDVS用画素と、光量に応じた第2輝度信号を出力する複数の階調用画素と、を有する画素アレイ部と、複数のDVS用画素のそれぞれの第1輝度信号が所定の閾値を超えた場合に、アドレスイベントの発生を示す検出信号を出力する検出回路と、複数のDVS用画素から第1輝度信号を読み出し、デジタルデータに変換する第1読出部と、複数の階調用画素から第2輝度信号を読み出し、デジタルデータに変換する第2読出部と、第1読出部と第2読出部とを制御する制御回路と、を備える。

明 細 書

発明の名称：撮像装置及び撮像方法

技術分野

[0001] 本開示は、撮像装置及び撮像方法に関する。

背景技術

[0002] 垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、 $1/60$ 秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている。このように、画素毎にアドレスイベントを検出する固体撮像素子は、DVS（Dynamic Vision Sensor）と呼ばれる。同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。

先行技術文献

特許文献

[0003] 特許文献1：WO2019/087471号公報

発明の概要

発明が解決しようとする課題

[0004] 一方で、DVS用画素で生成した検出信号に基づくDVS画像より、より高精細な画像の表示も求められる場合がある。ところが、DVS画像の読み出し中には、高精細な階調画像の読み出しができず、高精細な階調画像の生成が遅れる恐れがある。

[0005] そこで、本開示では、より高速にDVS画像及び階調画像の生成が可能な撮像装置及び撮像方法を提供するものである。

課題を解決するための手段

[0006] 上記の課題を解決するために、本開示によれば、光量に応じた第1輝度信号を出力する複数のDVS用画素と、光量に応じた第2輝度信号を出力する複数の階调用画素と、を有する画素アレイ部と、

前記複数のDVS用画素のそれぞれの第1輝度信号が所定の閾値を超えた場合に、アドレスイベントの発生を示す検出信号を出力する検出回路と、

前記複数のDVS用画素から第1輝度信号を読み出し、デジタルデータに変換する第1読出部と、

前記複数の階调用画素から第2輝度信号を読み出し、デジタルデータに変換する第2読出部と、

前記第1読出部と前記第2読出部とを制御する制御回路と、

を備える、撮像装置が提供される。

[0007] 前記制御回路は、前記第1読出部による前記第1輝度信号の読み出しと、前記第2読出部による前記第2輝度信号の読み出しと、を同時にしてもよい。

[0008] 前記制御回路は、前記検出回路により前記アドレスイベントの発生が検出された場合に、前記アドレスイベントが検出された前記DVS用画素から前記第1輝度信号を読み出す制御を行ってもよい。

[0009] タイムスタンプを生成するタイムスタンプ生成回路を更に備え、前記制御回路は、前記第1読出部による第1輝度信号の読み出しと、前記第2読出部による第2輝度信号の読み出しと、を前記タイムスタンプにより同期させてもよい。

[0010] 前記第1読出部から読み出された第1輝度信号に基づくDVS用画像データに前記タイムスタンプの情報を付与してもよい。

[0011] 前記第2読出部から読み出された輝度信号に基づく画像データに前記タイムスタンプの情報を付与してもよい。

- [0012] 複数のDVS用画素は2次元のアレイ状に配置され、複数のDVS用画素からのそれぞれの出力信号は、前記アレイの行の並びに応じて読み出されてもよい。
- [0013] 前記制御回路は、前記第2読出部による第2輝度信号の読み出し周期に、前記第1読出部による第1輝度信号の読み出し周期を同期させてもよい。
- [0014] 前記制御回路は、前記第1読出部による第1輝度信号の読み出し同期信号に基づき、前記第2読出部による第2輝度信号の読み出し同期信号を生成してもよい。
- [0015] 前記検出信号に基づき、前記複数のDVS用画素からの輝度信号の読み出しを調停する調停回路を更に備え、
前記制御回路は、前記調停回路による調停に応じて、第1読出部による第1輝度信号の読み出しを行ってもよい。
- [0016] 前記複数のDVS用画素は2次元のアレイ状に配置され、
前記制御回路は、前記第2読出部による第2輝度信号の読み出し周期に、前記第1読出部による第1輝度信号の読み出し周期を同期させ、
前記複数のDVS用画素のそれぞれの前記第1輝度信号は、前記アレイの行の並びに応じて読み出されてもよい。
- [0017] 前記第1輝度信号の読み出し周期に同期し、前記複数のDVS用画素の全てから前記第1輝度信号が読み出されてもよい。
- [0018] 前記画素アレイ部は、階調用の複数の階調用画素を更に備え、
前記複数のDVS用画素の出力信号に基づくDVS用画像と、
前記複数の階調用画素の出力信号に基づく階調用画像と、の生成が可能であってもよい。
- [0019] 前記制御回路は、前記第2読出部による前記第2輝度信号の読み出し周期に、前記第1読出部による前記第1輝度信号の読み出し周期を同期させてもよい。
- [0020] 前記制御回路は、前記第1読出部による前記第1輝度信号の読み出し同期信号に基づき、前記第2読出部による前記第2輝度信号の読み出し同期信号

を生成してもよい。

[0021] 前記アドレスイベントの発生数に応じて、前記第 1 輝度信号に基づく D V S 用画像データのデータ形式を変更してもよい。

[0022] 前記複数の階調用画素の領域を複数の領域に分け、
前記第 2 読出部は、前記複数の領域毎に前記第 2 輝度信号を読み出してもよい。

[0023] 本開示によれば、光量に応じた第 1 輝度信号を出力する複数の D V S 用画素と、光量に応じた第 2 輝度信号を出力する複数の階調用画素と、を有する画素アレイ部と、前記複数の D V S 用画素のそれぞれの第 1 輝度信号が所定の閾値を超えた場合に、アドレスイベントの発生を示す検出信号を出力する検出回路と、を有する撮像装置の制御方法であって、前記アドレスイベントの発生に応じて、前記第 1 輝度信号と前記第 2 輝度信号とを同時に読み出す、撮像装置の制御方法が提供される。

図面の簡単な説明

- [0024] [図1]本開示に係る技術が適用される像装置の構成の一例を示すブロック図。
[図2]固体撮像素子の積層構造の一例を示す図。
[図3]固体撮像素子の構成例を示すブロック図。
[図4]行列状に配置される画素ブロックを模式的に示す図。
[図5]画素ブロックの構成を模式的に示す図。
[図6]A D 変換部の構成例を示すブロック図。
[図7]D V S 読み出し回路の構成例を示すブロック図。
[図8]第 1 信号処理部が生成する画像データ形式の一例を示す図。
[図9]第 2 信号処理部が生成する第 2 D V S 画像の画像データ形式の一例を示す図。
[図10]階調用画素の構成例を示す図。
[図11]D V S 用画素の構成例を示す図。
[図12]D V S 用 A F E の第 1 構成例を示すブロック図。
[図13]電流電圧変換部の構成の一例を示す回路図。

[図14]減算器及び量子化器の構成の一例を示す回路図

[図15]D V S用A F Eの第2構成例を示すブロック図。

[図16]タイミング制御回路による撮像制御例を示す図。

[図17]タイムスタンプを用いた第1実施形態の変形例1に係る撮像制御例を示す図。

[図18]第2信号処理部が生成する第2D V S画像の別の画像データ形式の一例を示す図。

[図19]階調用フレーム同期信号を用いた撮像制御例を示す図。

[図20]第1実施形態の変形例2に係る第2D V S画像の画像データ形式の一例を示す図。

[図21]D V S用フレーム同期信号を用いた撮像制御例を示す図。

[図22]第2実施形態に係る固体撮像素子200の構成例を示すブロック図。

[図23]第2実施形態に係るダミーD V S用画素の構成例を示す図。

[図24]アービタ回路を用いたタイミング制御回路による撮像制御例を示す図。
。

[図25]本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図。

[図26]撮像部及び車外情報検出部の設置位置の例を示す図。

発明を実施するための形態

[0025] 以下、図面を参照して、撮像装置及び撮像方法の実施形態について説明する。以下では、撮像装置の主要な構成部分を中心に説明するが、撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

[0026] (第1実施形態)

[撮像装置の構成例]

図1は、本技術の実施の形態における撮像装置100の一構成例を示すブロック図である。この撮像装置100は、撮像レンズ110、固体撮像素子200、記録部120および制御部130を備える。撮像装置100として

は、ウェアラブルデバイスに搭載されるカメラや、車載カメラなどが想定される。

[0027] 撮像レンズ110は、入射光を集光して固体撮像素子200に導くものである。固体撮像素子200は、DVS用画素と階調用画素を有する。DVS用画素は、輝度の変化量の絶対値が閾値を超えた旨をアドレスイベントとして検出することが可能である。このアドレスイベントは、例えば、輝度の上昇量が上限閾値を超えた旨を示すオンイベントと、輝度の低下量が上限閾値未満の下限閾値を下回った旨を示すオフイベントとを含む。そして、固体撮像素子200は、アドレスイベントの検出結果を示す検出信号をDVS用の画素毎に生成する。それぞれの検出信号は、オンイベントの有無を示すオンイベント検出信号VCHと、オフイベントの有無を示すオフイベント検出信号VCLとを含む。なお、固体撮像素子200は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。また、本実施形態に係るDVS用画素は、検知信号の他に、DVS輝度信号を出力することも可能である。これにより、DVS用画素の検出信号に基づく第1DVS画像と、DVS用画素の輝度信号に基づく第2DVS画像とが構成される。

[0028] 一方で、階調用画素は階調用輝度信号を出力する。階調用画素が出力する階調用輝度信号に基づき、階調用画像が構成される。なお、本実施形態では、DVS用画素の検出信号に基づく画像を第1DVS画像と称し、DVS用画素の輝度信号に基づく画像を第2DVS画像と称し、階調用画素が出力する階調用輝度信号に基づく画像を階調用画像と称する。

[0029] 固体撮像素子200は、第1DVS画、第2DVS画像、及び階調用画像に対し、画像認識処理などの所定の信号処理を実行し、その処理後のデータを記録部120に信号線209を介して出力する。

[0030] 記録部120は、固体撮像素子200からのデータを記録するものである。制御部130は、固体撮像素子200を制御して画像データを撮像させるものである。

[0031] [固体撮像素子の構成例]

図2は、本技術の実施の形態における固体撮像素子200の積層構造の一例を示す図である。この固体撮像素子200は、検出チップ202と、その検出チップ202に積層された受光チップ201とを備える。これらの基板は、ビアなどの接続部を介して電氣的に接続される。なお、ビアの他、Cu-Cu接合やバンプにより接続することもできる。

[0032] 図3は、固体撮像素子200の構成例を示すブロック図である。図3に示すように、本開示に係る固体撮像素子200は、DVSと呼ばれる非同期型の撮像と、階調画像用の同期型の撮像とが並行して可能な装置である。この固体撮像素子200は、画素アレイ部30と、第1アクセス制御回路211aと、第2アクセス制御回路211bと、AD変換器212aと、DVS読み出し回路212bと、第1信号処理部213と、第2信号処理部214と、タイムスタンプ生成回路212cと、タイミング制御回路212dと、出力インターフェース217、218とを有する。

[0033] ここで、図4及び図5に基づき、画素アレイ部30の構成を説明する。図4は、画素アレイ部30に行列状に配置される画素ブロック30aを模式的に示す図である。図4に示すように、画素アレイ部30には、複数の画素ブロック30aが行列状（アレイ状）に2次元配列されている

[0034] 図5に基づき、画素ブロック30aの構成を説明する。図5は、画素ブロック30aの構成を模式的に示す図である。図5に示すように、画素ブロック30aは、複数の階調用画素308aと、DVS用画素308bと、DVS用AFE（アナログ・フロント・エンド：Analog Front End）314とを有する。この画素ブロック30aには、複数の階調用画素308aとDVS用画素308bとが行列状に配置される。この画素配列に対して、階調用画素308aの画素列毎に、後述する垂直信号線VSL1が配線される。また、垂直信号線VSL1とは独立した垂直信号線VSL2が、DVS用画素308bの画素列毎に配線される。複数の複数の階調用画素308aのそれぞれは、光電流に応じた電圧のアナログ信号を階調用輝度信

号（第2輝度信号）として生成し、AD変換器212a（図3参照）に出力する。

[0035] 一方で、DVS用画素308bは、光電流に応じた電圧のアナログ信号をDVS用AFE314に出力する。また、DVS用画素308bは、光電流に応じた電圧のアナログ信号をDVS用輝度信号（第1輝度信号）として生成し、アドレスイベントが生じた場合にDVS読み出し回路212b（図3参照）に出力する。

[0036] DVS用AFE（アナログ・フロント・エンド：Analog Front End）314は、DVS用画素308bの出力に基づく電圧信号から検出信号を生成し、第2信号処理部214（図3参照）に出力する。より詳細には、DVS用AFE314は、DVS用画素308bにおける光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、DVS用AFE314は、検出信号を第2信号処理部214に出力する。例えば、DVS用AFE314は、検出した活性画素のアドレス情報（X、Y）、タイムスタンプ情報T、及びアドレスイベント情報VCH、VCLを、例えば、イベント情報（X、Y、T、VCH、VCL））として、第2信号処理部214に出力する。また、DVS用AFE314は、検出チップ202に構成される。これらの複数の階調用画素308aと、DVS用画素308b及びDVS用AFE314とは、独立した制御系により、並列動作が可能である。なお、階調用画素308a、DVS用画素308b、及びDVS用AFE314の詳細な構成は、後述する。

[0037] 再び図3に戻り、第1アクセス制御回路211aは、複数の階調用画素308aを制御する。第1アクセス制御回路211aは、複数の階調用画素308aそれぞれの蓄積電荷のリセット、光電変換電流の蓄積量に応じた階調用輝度信号の生成、階調用輝度信号の出力などを制御する。例えば、第1アクセス制御回路211aは、複数の階調用画素308aそれぞれに蓄積された光電変換電流を、行毎に順に階調用輝度信号としてAD変換器212aに出力させる。なお、階調用画素308aの制御動作の詳細は後述する。

[0038] 第2アクセス制御回路211bは、複数のDVS用画素308bと、複数のDVS用AFE314と、を制御する。本実施形態に係る第2アクセス制御回路211bは、複数のDVS用AFE314に対して行毎にアドレスイベントを順に検出させ、検出信号を第2信号処理部214に対して行毎に順に出力させる。

[0039] また、第2アクセス制御回路211bは、アドレスイベントが検出された場合に、複数のDVS用画素308bの輝度信号をDVS読み出し回路212bに対して行毎に順に出力させる。なお、本実施形態に係る第2アクセス制御回路211bが制御回路に対応する。

[0040] 図6に基づき、AD変換器212aの構成例を説明する。図6は、AD変換器212aの構成例を示すブロック図である。このAD変換器212aは、画素ブロック30a毎に配置される階調用画素308aの列ごとにADC230を備える。ADC230は、垂直信号線VSL1を介して供給されたアナログの階調用輝度信号SIGをデジタル信号に変換する。このデジタル信号は、階調用輝度信号SIG1よりもビット数の多いデジタルの画素信号に変換される。例えば、階調用輝度信号SIG1を2ビットとすると、画素信号は、3ビット以上（16ビットなど）のデジタル信号に変換される。ADC230は、生成したデジタル信号を第1信号処理部213に供給する。なお、画素アレイ部30における複数の階調用画素308aの領域を複数の領域に分け、AD変換器212aは、複数の領域毎に階調用輝度信号SIG1を読み出してもよい。これにより、より高速に階調用輝度信号SIG1を読み出すことが可能となる。

[0041] 図7に基づき、DVS読み出し回路212bの構成例を説明する。図7は、DVS読み出し回路212bの構成例を示すブロック図である。このDVS読み出し回路212bは、画素ブロック307毎に配置されるDVS用画素308bの列ごとにADC230を備える。ADC230は、垂直信号線VSL2を介して供給されたアナログのDVS用輝度信号SIG2をデジタル信号に変換する。このデジタル信号は、DVS用輝度信号SIG2よりも

ビット数の多いデジタルの画素信号に変換される。例えば、DVS用輝度信号SIG2を2ビットとすると、画素信号は、3ビット以上（16ビットなど）のデジタル信号に変換される。ADC230は、生成したデジタル信号を第2信号処理部214に供給する。

[0042] 再び図3に示すように、第1信号処理部213は、AD変換器212aからのデジタル信号に対し、CDS（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行するものである。この信号処理部212は、処理結果を示すデータと検出信号とを信号線209を介して記録部120に供給する。

[0043] タイムスタンプ生成回路212cは、タイムスタンプ情報Tを生成し、固体撮像素子200の各構成に供給する。例えば、タイムスタンプ生成回路212cは、タイムスタンプ情報Tを複数のDVS用AFE314に供給する。

[0044] タイミング制御回路212dは、タイムスタンプ情報に基づき固体撮像素子200の各構成のタイミングを制御する。例えば、タイミング制御回路212dは、第1アクセス制御回路211a、及び第2アクセス制御回路211bのタイミングを制御する。これにより、AD変換器212aに読み出される階調用画素308aの輝度信号と、DVS読み出し回路212bに読み出されるDVS用画素308bのDVS用輝度信号とを同期させる。

[0045] 再び図3に示すように、第1信号処理部213は、AD変換器212aからのデジタル信号に対し、CDS（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行するものである。この信号処理部212は、処理結果を示すデータと検出信号とを信号線209を介して記録部120に供給する。また、第1信号処理部213は、AD変換器212aからのデジタル信号を所定のデータ形式の画像データを生成する。

[0046] 図8は、第1信号処理部213が生成する画像データ形式の一例を示す図である。図8に示すように、画像データ78は、例えば複数のライン画像デ

ータ80で構成される。ライン画像データ80は、スタートコード80a、ヘッダ80b、1ライン分の画像データ80c、フッタ80d、エンドコード80eで構成される。スタートコード80aは、ライン画像データ80の開始を示し、ヘッダ80bには、各種の情報が含まれる。また、1ライン分の画像データ80cは、画素アレイ部30の一行分の階調用画素308aから出力された輝度信号の各デジタル信号で構成される。フッタ80dには、各種の情報を含むことが可能である。エンドコード80eはライン画像データ80の終了をしめす。80fは、複数のライン画像データ80が順に並んでいることを模式的に示している。さらに、1ライン分の画像データ80cは、前ダミー領域800c、後ダミー領域802c、マージン領域804c、埋め込みデータ領域806cを有する。なお、前ダミー領域800c、後ダミー領域802c、マージン領域804は、有さなくともよい。タイムスタンプは、ヘッダ80b、及び埋め込みデータ領域806cのいずれかに記録してもよい。また、本実施形態では、AD変換器212aからのデジタル信号の基づく画像データを第1ストリーム(stream1)と称する。

[0047] 第2信号処理部214は、複数のDVS用AFE314からの検出信号に対して所定の信号処理を実行する。第2信号処理部214は、例えば検出信号を画素信号として二次元格子状に配列し、第1DVS画像を生成する。

[0048] また、第2信号処理部214は、DVS読み出し回路212bから供給されたデジタル信号をタイムスタンプの情報を含むデータ形式の画像データを生成する。

[0049] 図9は、第2信号処理部214が生成する第2DVS画像の画像データ形式の一例を示す図である。図9に示すように、DVS用画像データ90は、複数の第1パケット90a、及び複数の第2パケット90bを有する。パケット90a、90bは、DVS用画素308b毎に生成される。例えば、第1パケット90aは、イベントが発生したDVS用画素308bに関する情報を有する。一方で、第2パケット90bは、イベントが発生しなかったDVS用画素308bに関する情報を有する。

- [0050] この第1パケット90aは、フラグ領域92a、及びイベントデータ領域92bを有する。フラグ領域92aにはオンイベント又はオフイベントを示すコードが記録され、イベントデータ領域92bには、DVS用画素308bが出力した輝度信号の値、及びイベント発生時のタイムスタンプが記録される。
- [0051] 第2パケット90bは、フラグ領域92aを有する。第2パケット90bのフラグ領域92aには、イベントが発生しなかったことを示すコードが記録される。このように、DVS用画像データ90は、DVS用画素308b毎に対応するパケットにより生成される。そして、第2信号処理部214は、第1DVS画像、及び第2DVS画像に画像認識処理などの画像処理を実行する。また、本実施形態では、DVS読み出し回路212bからのデジタル信号に基づくDVS用画像データを第0ストリーム(stream0)と称する。
- [0052] 図3に示すように、出力インターフェース217は、第1信号処理部213から供給される画像データなどを記録部120に出力する。同様に、出力インターフェース218は、第2信号処理部214から供給される画像データなどを記録部120に出力する。
- [0053] ここで、図10に基づき、階調用画素308aの詳細な構成例及び制御動作例を説明する。図10は、階調用画素308aの構成例を示す図である。図10に示すように、階調用画素308aは、リセットトランジスタ321、増幅トランジスタ322、選択トランジスタ323および浮遊拡散層324、受光部330を有する。
- [0054] リセットトランジスタ321、増幅トランジスタ322、選択トランジスタ323および転送トランジスタ3310として、例えば、N型のMOS(Metal-Oxide-Semiconductor)トランジスタが用いられる。また、光電変換素子311は、受光チップ201に配置される。光電変換素子311以外の素子の全ては、検出チップ202に配置される。
- [0055] 光電変換素子311は、入射光を光電変換して電荷を生成する。

光電変換素子 3 1 1 から転送トランジスタ 3 3 1 0 によって、光電変換素子 3 1 1 で光電変換された電荷が浮遊拡散層 3 2 4 に供給される。光電変換素子 3 1 1 から供給される電荷は、浮遊拡散層 3 2 4 に蓄積される。浮遊拡散層 3 2 4 は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。

[0056] 増幅トランジスタ 3 2 2 は、電源電圧 V D D の電源ラインと垂直信号線 V S L 1 との間に、選択トランジスタ 3 2 3 と直列に接続されている。増幅トランジスタ 3 2 2 は、浮遊拡散層 3 2 4 で電荷電圧変換された電圧信号を増幅する。

[0057] 選択トランジスタ 3 2 3 のゲート電極には、第 1 アクセス制御回路 2 1 1 a から選択信号 S E L が供給される。選択トランジスタ 3 2 3 は、選択信号 S E L に応答して、増幅トランジスタ 3 2 2 によって増幅された電圧信号を画素信号 S I G として垂直信号線 V S L 1 を介して A D 変換器 2 1 2 a (図 3 参照) へ出力する。

[0058] [D V S 用画素の回路構成例]

ここで、図 1 1 に基づき、D V S 用画素 3 0 8 b の詳細な構成例を説明する。図 1 1 は、D V S 用画素 3 0 8 b の構成例を示す図である。複数の D V S 用画素 3 0 8 b のそれぞれは、受光部 3 1、画素信号生成部 3 2、及び、D V S 用 A F E 3 1 4 を有する構成となっている。

[0059] 上記の構成の D V S 用画素 3 0 8 b において、受光部 3 1 は、受光素子 (光電変換素子) 3 1 1、転送トランジスタ 3 1 2、及び、O F G (O v e r F l o w G a t e) トランジスタ 3 1 3 を有する構成となっている。転送トランジスタ 3 1 2 及び O F G トランジスタ 3 1 3 としては、例えば、N 型の M O S (M e t a l O x i d e S e m i c o n d u c t o r) トランジスタが用いられる。転送トランジスタ 3 1 2 及び O F G トランジスタ 3 1 3 は、互いに直列に接続されている。

[0060] 受光素子 3 1 1 は、転送トランジスタ 3 1 2 と O F G トランジスタ 3 1 3 との共通接続ノード N 1 とグランドとの間に接続されており、入射光を光電変換して入射光の光量に応じた電荷量の電荷を生成する。

- [0061] 転送トランジスタ 312 のゲート電極には、図 2 に示す第 2 アクセス制御回路 211b から転送信号 TRG が供給される。転送トランジスタ 312 は、転送信号 TRG に応答して、受光素子 311 で光電変換された電荷を画素信号生成部 32 に供給する。
- [0062] OFG トランジスタ 313 のゲート電極には、第 2 アクセス制御回路 211b から制御信号 OFG が供給される。OFG トランジスタ 313 は、制御信号 OFG に応答して、受光素子 311 で生成された電気信号を DVS 用 AFE 314 に供給する。DVS 用 AFE 314 に供給される電気信号は、電荷からなる光電流である。
- [0063] 画素信号生成部 32 は、リセットトランジスタ 321、増幅トランジスタ 322、選択トランジスタ 323、及び、浮遊拡散層 324 を有する構成となっている。リセットトランジスタ 321、増幅トランジスタ 322、及び、選択トランジスタ 323 としては、例えば、N 型の MOS トランジスタが用いられる。
- [0064] 画素信号生成部 32 には、受光部 31 から転送トランジスタ 312 によって、受光素子 311 で光電変換された電荷が供給される。受光部 31 から供給される電荷は、浮遊拡散層 324 に蓄積される。浮遊拡散層 324 は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。すなわち、浮遊拡散層 324 は、電荷を電圧に変換する。
- [0065] リセットトランジスタ 321 は、電源電圧 VDD の電源ラインと浮遊拡散層 324 との間に接続されている。リセットトランジスタ 321 のゲート電極には、第 2 アクセス制御回路 211b からリセット信号 RST が供給される。リセットトランジスタ 321 は、リセット信号 RST に応答して、浮遊拡散層 324 の電荷量を初期化（リセット）する。
- [0066] 増幅トランジスタ 322 は、電源電圧 VDD の電源ラインと垂直信号線 VSL との間に、選択トランジスタ 323 と直列に接続されている。増幅トランジスタ 322 は、浮遊拡散層 324 で電荷電圧変換された電圧信号を増幅する。

- [0067] 選択トランジスタ 323 のゲート電極には、第 2 アクセス制御回路 211b から選択信号 SEL が供給される。選択トランジスタ 323 は、選択信号 SEL に応答して、増幅トランジスタ 322 によって増幅された電圧信号を画素信号 SIG として垂直信号線 VSL を介して DVS 読み出し回路 212b (図 2 参照) へ出力する。
- [0068] 上記の構成の DVS 用画素 308b が 2 次元配置されて成る画素アレイ部 30 を有する撮像装置 100 において、第 2 アクセス制御回路 211b は、図 1 に示す制御部 13 によりアドレスイベントの検出開始が指示されると、受光部 31 の OFG トランジスタ 313 に制御信号 OFG を供給することによって当該 OFG トランジスタ 313 を駆動して DVS 用 AFE 314 に光電流を供給させる。
- [0069] そして、ある DVS 用画素 308b においてアドレスイベントが検出されると、第 2 アクセス制御回路 211b は、その DVS 用画素 308b の OFG トランジスタ 313 をオフ状態にして DVS 用 AFE 314 への光電流の供給を停止させる。次いで、第 2 アクセス制御回路 211b は、転送トランジスタ 312 に転送信号 TRG を供給することによって当該転送トランジスタ 312 を駆動して、受光素子 311 で光電変換された電荷を浮遊拡散層 324 に転送させる。
- [0070] このようにして、上記の構成の DVS 用画素 308b が 2 次元配置されて成る画素アレイ部 30 を有する撮像装置 100 は、アドレスイベントが検出された DVS 用画素 308b の画素信号のみを DVS 読み出し回路 212b へ出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、撮像装置 100 の消費電力や、画像処理の処理量を低減することができる。
- [0071] 尚、ここで例示した DVS 用画素 308b の構成は一例であって、この構成例に限定されるものではない。例えば、画素信号生成部 32 を備えない画素構成とすることもできる。この画素構成の場合は、受光部 31 において、OFG トランジスタ 313 を省略し、当該 OFG トランジスタ 313 の機能

を転送トランジスタ 312 に持たせるようにすればよい。

[0072] [DVS用AFEの第1構成例]

図12は、DVS用AFE314の第1構成例を示すブロック図である。

図12に示すように、本構成例に係るDVS用AFE314は、電流電圧変換部331、バッファ332、減算器333、量子化器334、及び、転送部335を有する構成となっている。

[0073] 電流電圧変換部331は、階調用画素308aの受光部31からの光電流を、その対数の電圧信号に変換する。電流電圧変換部331は、変換した電圧信号をバッファ332に供給する。バッファ332は、電流電圧変換部331から供給される電圧信号をバッファリングし、減算器333に供給する。

[0074] 減算器333には、第2アクセス制御回路211bから行駆動信号が供給される。減算器333は、行駆動信号に従って、バッファ332から供給される電圧信号のレベルを低下させる。そして、減算器333は、レベル低下後の電圧信号を量子化器334に供給する。量子化器334は、減算器333から供給される電圧信号をデジタル信号に量子化してアドレスイベントの検出信号として転送部335に出力する。

[0075] 転送部335は、量子化器334から供給されるアドレスイベントの検出信号を第2信号処理部214等に転送する。この転送部335は、アドレスイベントが検出された際に、アドレスイベントの検出信号を第2信号処理部214及び第2アクセス制御回路211bに供給する。

[0076] 続いて、DVS用AFE314における電流電圧変換部331、減算器333、及び、量子化器334の構成例について説明する。

[0077] (電流電圧変換部の構成例)

図13は、DVS用AFE314における電流電圧変換部331の構成の一例を示す回路図である。図13に示すように、本例に係る電流電圧変換部331は、N型トランジスタ3311、P型トランジスタ3312、及び、N型トランジスタ3313を有する回路構成となっている。これらのラン

ジスタ 3311～3313としては、例えば、MOSトランジスタが用いられる。

[0078] N型トランジスタ 3311は、電源電圧VDDの電源ラインと信号入力線 3314との間に接続されている。P型トランジスタ 3312及びN型トランジスタ 3313は、電源電圧VDDの電源ラインとグランドとの間に直列に接続されている。そして、P型トランジスタ 3312及びN型トランジスタ 3313の共通接続ノードN2には、N型トランジスタ 3311のゲート電極と、図11に示すバッファ 332の入力端子とが接続されている。

[0079] P型トランジスタ 3312のゲート電極には、所定のバイアス電圧Vbiasが印加される。これにより、P型トランジスタ 3312は、一定の電流をN型トランジスタ 3313に供給する。N型トランジスタ 3313のゲート電極には、信号入力線 3314を通して、受光部 31から光電流が入力される。

[0080] N型トランジスタ 3311及びN型トランジスタ 3313のドレイン電極は電源側に接続されており、このような回路はソースフォロフと呼ばれる。これらのループ状に接続された2つのソースフォロフにより、受光部 31からの光電流は、その対数の電圧信号に変換される。

[0081] (減算器及び量子化器の構成例)

図14は、DVS用AFE 314における減算器 333及び量子化器 334の構成の一例を示す回路図である。

[0082] 本例に係る減算器 333は、容量素子 3331、インバータ回路 3332、容量素子 3333、及び、スイッチ素子 3334を有する構成となっている。

[0083] 容量素子 3331の一端は、図14に示すバッファ 332の出力端子に接続され、その他端は、インバータ回路 3332の入力端子に接続されている。容量素子 3333は、インバータ回路 3332に対して並列に接続されている。スイッチ素子 3334は、容量素子 3333の両端間に接続されている。スイッチ素子 3334にはその開閉制御信号として、第2アクセス制御

回路 2 1 1 b から行駆動信号が供給される。スイッチ素子 3 3 3 4 は、行駆動信号に応じて、容量素子 3 3 3 3 の両端を接続する経路を開閉する。インバータ回路 3 3 3 2 は、容量素子 3 3 3 1 を介して入力される電圧信号の極性を反転する。

[0084] 上記の構成の減算器 3 3 3 において、スイッチ素子 3 3 3 4 をオン（閉）状態とした際に、容量素子 3 3 3 1 のバッファ 3 3 2 側の端子に電圧信号 V_{init} が入力され、その逆側の端子は仮想接地端子となる。この仮想接地端子の電位を、便宜上、ゼロとする。このとき、容量素子 3 3 3 1 に蓄積されている電荷 Q_{init} は、容量素子 3 3 3 1 の容量値を C_1 とすると、次式（1）により表される。一方、容量素子 3 3 3 3 の両端は、短絡されているため、その蓄積電荷はゼロとなる。

$$Q_{init} = C_1 \times V_{init} \quad \dots (1)$$

[0085] 次に、スイッチ素子 3 3 3 4 がオフ（開）状態となり、容量素子 3 3 3 1 のバッファ 3 3 2 側の端子の電圧が変化して V_{after} になった場合を考えると、容量素子 3 3 3 1 に蓄積される電荷 Q_{after} は、次式（2）により表される。

$$Q_{after} = C_1 \times V_{after} \quad \dots (2)$$

[0086] 一方、容量素子 3 3 3 3 に蓄積される電荷 Q_2 は、容量素子 3 3 3 3 の容量値を C_2 とし、出力電圧を V_{out} とすると、次式（3）により表される。

$$Q_2 = -C_2 \times V_{out} \quad \dots (3)$$

[0087] このとき、容量素子 3 3 3 1 及び容量素子 3 3 3 3 の総電荷量は変化しないため、次の式（4）が成立する。

$$Q_{init} = Q_{after} + Q_2 \quad \dots (4)$$

[0088] 式（4）に式（1）乃至式（3）を代入して変形すると、次式（5）が得られる。

$$V_{out} = - (C_1 / C_2) \times (V_{after} - V_{init}) \quad \dots (5)$$

[0089] 式(5)は、電圧信号の減算動作を表し、減算結果の利得は $C1/C2$ となる。通常、利得を最大化することが望まれるため、 $C1$ を大きく、 $C2$ を小さく設計することが好ましい。一方、 $C2$ が小さすぎると、 kTC ノイズが増大し、ノイズ特性が悪化するおそれがあるため、 $C2$ の容量削減は、ノイズを許容することができる範囲に制限される。また、DVS用画素308b毎に減算器333を含むDVS用AFE314が搭載されるため、容量素子3331や容量素子3333には、面積上の制約がある。これらを考慮して、容量素子3331、3333の容量値 $C1$ 、 $C2$ が決定される。

[0090] 図14において、量子化器334は、コンパレータ3341を有する構成となっている。コンパレータ3341は、インバータ回路3332の出力信号、即ち、減算器333からの電圧信号を非反転(+)入力とし、所定の閾値電圧 V_{th} を反転(-)入力としている。そして、コンパレータ3341は、減算器333からの電圧信号と所定の閾値電圧 V_{th} とを比較し、比較結果を示す信号をアドレスイベントの検出信号として転送部335に出力する。

[0091] [DVS用AFEの第2構成例]

図15は、DVS用AFE14の第2構成例を示すブロック図である。図15に示すように、本構成例に係るDVS用AFE314は、電流電圧変換部331、バッファ332、減算器333、量子化器334、及び、転送部335の他に、記憶部336及び制御部337を有する構成となっている。

[0092] 記憶部336は、量子化器334と転送部335との間に設けられており、制御部337から供給されるサンプル信号に基づいて、量子化器334の出力、即ち、コンパレータ3341の比較結果を蓄積する。記憶部336は、スイッチ、プラスチック、容量などのサンプリング回路であってもよいし、ラッチやフリップフロップなどのデジタルメモリ回路であってもよい。

[0093] 制御部337は、コンパレータ3341の反転(-)入力端子に対して所定の閾値電圧 V_{th} を供給する。制御部337からコンパレータ3341に供給される閾値電圧 V_{th} は、時分割で異なる電圧値であってもよい。例え

ば、制御部337は、光電流の変化量が上限の閾値を超えた旨を示すオンイベントに対応する閾値電圧 V_{th1} 、及び、その変化量が下限の閾値を下回った旨を示すオフイベントに対応する閾値電圧 V_{th2} を異なるタイミングで供給することで、1つのコンパレータ3341で複数種類のアドレスイベントの検出が可能になる。

[0094] 記憶部336は、例えば、制御部337からコンパレータ3341の反転（一）入力端子に、オフイベントに対応する閾値電圧 V_{th2} が供給されている期間に、オンイベントに対応する閾値電圧 V_{th1} を用いたコンパレータ3341の比較結果を蓄積するようにしてもよい。尚、記憶部336は、DVS用画素308bの内部にあってもよいし、DVS用画素308bの外部にあってもよい。また、記憶部336は、DVS用AFE314の必須の構成要素ではない。すなわち、記憶部336は、無くてもよい。

[0095] ここで、図16に基づき固体撮像素子200の撮像制御例を説明する。

図16は、タイムスタンプを用いたタイミング制御回路212dによる撮像制御例を示す図である。横軸は時刻を示す。

[0096] DVS用同期信号（a）は、DVS用画素308bの読み出しを開始するタイミングを示している。例えば、タイミング制御回路212dは、タイムスタンプに基づき、960（fps）周期で一フレーム分のDVS用画素308bの読み出しを繰り返す。

[0097] DVS読み出し（b）は、DVS用画素308bの読み出し位置と時間を示す。縦軸が画素アレイ部30の行に対応する。タイミング制御回路212dは、960（fps）周期に従い各行毎のDVS用画素308のイベントの検出を行うと共に、イベントの発生しているDVS用画素308からの輝度信号をDVS読み出し回路212bを介して読み出す。

[0098] 階調データの読み出し（c）は、階調用画素308aからの読み出し位置と時間を示す。縦軸が画素アレイ部30の行に対応する。制御部130（図1）から、画像データのリクエスト1600bがあると、タイミング制御回路212dは、タイムスタンプに従い、DVS用同期信号（a）の読み出し

開始タイミングと一致するタイミングで階調用画素308aからの読み出しを開始する。すなわち、タイミング制御回路212dは、DVS用同期信号(a)を用いて、階調用画素308aからの読み出しを開始する階調用同期信号を生成する。

[0099] また、タイミング制御回路212dは、タイムスタンプに従い、露光の開始タイミング1600cで露光を開始し、露光の終了タイミング1600dで露光を終了する。この間、タイミング1600eでは、常にDVS用画素308bのいずれかからの読み出しが継続される。これにより、DVS用画素308bの消費電力の変動が抑制され、階調用画素308aからの読み出し時のノイズが抑制される。

[0100] ストリーム0(d)は、DVS用画素308bの読み出し時間を示す。上述のように、常にDVS用画素308bのいずれかからの読み出しが継続される。これにより、DVS用画素308bの消費電力の変動が抑制され、階調用画素308aからの読み出し時のノイズが抑制される。

[0101] ストリーム1(e)は、階調用画素308aからの読み出し時間を示す。階調用画素308aからの読み出し時間は、露光の終了タイミング1600dに対応する。

[0102] 以上説明したように、本実施形態によれば、階調用画素308aから輝度信号を読み出すAD変換器212aに加えて、複数のDVS用画素308bから輝度信号を読み出すDVS読出し回路212bと、を備えることとした。これにより、階調用画素308aからの輝度信号の読み出しと、DVS用画素308bからの輝度信号の読み出しとを同時に行うことが可能となり、階調用画像データ及びDVS用画像データの生成をより速くすることが可能となる。

[0103] (第1実施形態の変形例1)

第1実施形態の変形例1に係る撮像装置100は、DVS用画素308bからの輝度信号をアドレスイベントが発生した行単位で読み出す点で、第1実施形態に係る撮像装置100と相違する。以下では、第1実施形態に係る

撮像装置 100 と相違する点に関して説明する。

[0104] 図 17 は、タイムスタンプを用いた第 1 実施形態の変形例 1 に係る撮像制御例を示す図である。横軸は時刻を示す。

[0105] 階調用フレーム同期信号 (f) は、階調用画素 308 a の読み出しを開始するタイミングを示している。タイミング制御回路 212 d は、制御部 130 (図 1) から、画像データのリクエスト 1600 b があると、露光時間に応じた階調用フレーム同期信号を生成する。

[0106] DVS 用フレーム同期信号 (g) は、DVS 用画素 308 b からフレーム毎に読み出しを開始するタイミングを示している。タイミング制御回路 212 d は、例えば、タイムスタンプに基づき、階調用フレーム同期信号を用いて 960 (fps) 周期の DVS 用フレーム同期信号を生成する。タイミング制御回路 212 d は、DVS 用画素 308 b のいずれかにアドレスイベントが発生した場合には、アドレスイベントが発生した行の DVS 用画素 308 b から、行順に各 DVS 用画素 308 b から輝度信号を読み出す。

[0107] 図 18 は、第 1 実施形態の変形例 1 に係る第 2 信号処理部 214 が生成する第 2 DVS 画像の画像データ形式の一例を示す図である。図 18 に示すように、DVS 用画像データ 90 は、複数の第 1 パケット 94 a、複数の第 2 パケット 94 b を有する。パケット 94 a、94 b は、DVS 用画素 308 b の 1 フレームにおける行毎に生成される。例えば、第 1 パケット 94 a は、イベントが発生した行における DVS 用画素 308 b に関する情報を有する。一方で、第 2 パケット 94 b は、イベントが発生しなかった行における DVS 用画素 308 b に関する情報を有する。

[0108] この第 1 パケット 94 a には、フラグ領域 96 a、及びイベントデータ領域 96 b を有する。フラグ領域 96 a にはオンイベント又はオフイベントを示すコードが記録され、イベントデータ領域 96 b には、イベント発生行、イベント発生時のタイムスタンプ、及び一行分のイベントデータが記録される。なおイベントデータは、輝度信号に対応する。イベントが発生していない DVS 用画素 308 b に対応する領域には、イベント発生時のタイムスタンプ

プは記録されず、例えばヌル「0」が入力される。

[0109] 第2パケット94bは、フラグ領域96aを有する。第2パケット94bのフラグ領域96aには、イベントが発生しなかったことを示すコードが記録される。このように、DVS用画像データ90は、DVS用画素308bの1フレームにおける行毎に対応するパケットにより生成される。

[0110] また、第2信号処理部214は、アドレスイベントの発生数に応じて、前記第1輝度信号に基づくDVS用画像データのデータ形式を変更してもよい。例えば、第2信号処理部214は、1フレームあたりのアドレスイベントの発生数が所定値を超えた場合に、後述する図20で示すデータ形式に変更してもよい。アドレスイベントの発生数が所定値を超えると、図20で示すデータ形式の方が、データ量及びデータ処理速度がより速くなる場合があるためである。

[0111] 以上説明したように、第1実施形態の変形例1によれば、DVS用画素308bからの輝度信号をフレームの行単位で読み出すこととした。このため、第1実施形態で説明した効果に加え、第2DVS用画像においてアドレスイベントが発生した行単位で画像データを更新することが可能となる。

[0112] (第1実施形態の変形例2)

第1実施形態の変形例2に係る撮像装置100は、DVS用画素308bからの輝度信号をアドレスイベントが発生したフレーム単位で読み出す点で、第1実施形態に係る撮像装置100と相違する。以下では、第1実施形態に係る撮像装置100と相違する点に関して説明する。

[0113] 図19は階調用フレーム同期信号(f)を用いた第1実施形態の変形例2に係る撮像制御例を示す図である。横軸は時刻を示す。

[0114] 階調用フレーム同期信号(f)は、階調用画素308aの読み出しを開始するタイミングを示している。タイミング制御回路212dは、制御部130(図1)から、画像データのリクエスト1600bがあると、露光時間に応じた階調用フレーム同期信号を生成する。

[0115] DVS用フレーム同期信号(g)は、DVS用画素308bからフレーム

毎に読み出しを開始するタイミングを示している。タイミング制御回路 2 1 2 d は、階調用フレーム同期信号を用いて 9 6 0 (f p s) 周期の D V S 用フレーム同期信号を生成する。タイミング制御回路 2 1 2 d は、D V S 用画素 3 0 8 b のいずれかにアドレスイベントが発生した場合には、アドレスイベントが発生したフレームの全 D V S 用画素 3 0 8 b から、行順に各 D V S 用画素 3 0 8 b から輝度信号を読み出す。

[0116] ストリーム 0 (d) は、D V S 用画素 3 0 8 b の読み出し時間を示す。ストリーム 0 (d) に示すように、タイミング制御回路 2 1 2 d は、D V S 用画素 3 0 8 b のいずれかにアドレスイベントが発生すると、フレーム単位で全 D V S 用画素 3 0 8 b から輝度信号を読み出す。一方でアドレスイベントが発生していないフレームでは、輝度信号を読み出さない。

[0117] 図 2 0 は、第 1 実施形態の変形例 2 に係る第 2 信号処理部 2 1 4 が生成する第 2 D V S 画像の画像データ形式の一例を示す図である。図 2 0 に示すように、D V S 用画像データ 9 0 は、複数のラインイベントデータ 9 0 a で構成される。ラインイベントデータ 9 0 a は、図 8 で示した画像データと同様に、スタートコード 8 0 a 、ヘッダ 8 0 b 、1 ライン分のイベントデータ 9 0 c 、フッタ 8 0 d 、エンドコード 8 0 e で構成される。スタートコード 8 0 a は、ラインイベントデータ 9 0 a の開始を示し、ヘッダ 8 0 b には、各種の情報が含まれる。また、1 ライン分のイベントデータ 9 0 c は、画素アレイ部 3 0 の一行分の D V S 用画素 3 0 8 b から出力された輝度信号の各デジタル信号で構成される。

[0118] フッタ 8 0 d には、各種の情報を含むことが可能である。エンドコード 8 0 e はライン画像データ 8 0 の終了をしめす。8 0 f は、複数のラインイベントデータ 9 0 a が順に並んでいることを模式的に示している。さらに、1 ライン分のイベントデータ 9 0 c は、前ダミー領域 8 0 0 c 、後ダミー領域 8 0 2 c 、マージン領域 8 0 4 c 、埋め込みデータ領域 8 0 6 c を有する。なお、前ダミー領域 8 0 0 c 、後ダミー領域 8 0 2 c 、マージン領域 8 0 4 c は、有さなくともよい。タイムスタンプは、ヘッダ 8 0 b 、及び埋め込みデ

ータ領域 806c に記録してもよい。

[0119] 以上説明したように、第 1 実施形態の変形例 2 によれば、DVS 用画素 308b からの輝度信号をフレーム単位で読み出すこととした。このため、第 1 実施形態で説明した効果に加え、第 2 DVS 用画像においてアドレスイベントが発生したフレーム単位で画像データを更新することが可能となる。また、第 2 DVS 用画像においてアドレスイベントが発生したフレームのみのデータ転送を行うので、転送がより効率化される。

[0120] (第 1 実施形態の変形例 3)

第 1 実施形態の変形例 3 に係る撮像装置 100 は、階調用フレーム同期信号を、DVS 用フレーム同期信号を用いて生成する点で第 1 実施形態の変形例 2 に係る撮像装置 100 と相違する。以下では、第 1 実施形態の変形例 2 に係る撮像装置 100 と相違する点に関して説明する。

[0121] 図 21 は DVS 用フレーム同期信号 (g) を用いた第 1 実施形態の変形例 3 に係る撮像制御例を示す図である。横軸は時刻を示す。

[0122] 階調用フレーム同期信号 (f) は、階調用画素 308a の読み出しを開始するタイミングを示している。タイミング制御回路 212d は、DVS 用フレーム同期信号 (g) を用いて階調用フレーム同期信号を生成する。タイミング制御回路 212d は、階調用フレーム同期信号 (f)、及び DVS 用フレーム同期信号 (g) を用いて、第 1 実施形態の変形例 2 に係る撮像装置 100 と同等の処理を行う。これにより、第 1 実施形態で説明した効果に加え、第 2 DVS 用画像においてアドレスイベントが発生したフレーム単位で画像データを更新することが可能となる。また、第 2 DVS 用画像においてアドレスイベントが発生したフレームのみのデータ転送を行うので、転送がより効率化される。

[0123] (第 2 実施形態)

第 2 実施形態に係る撮像装置 100 は、アービタ回路 250 を用いて DVS 用画素 308b から輝度信号を読み出す点で第 1 実施形態に係る撮像装置 100 と相違する。以下では、第 1 実施形態に係る撮像装置 100 と相違す

る点に関して説明する。

[0124] 図22は、第2実施形態に係る固体撮像素子200の構成例を示すブロック図である。図22に示すように、本開示に係る固体撮像素子200は、アービタ回路250を有する。

[0125] 図23は、第2実施形態に係るDVS用画素308bの構成例を示す図である。複数のDVS用画素308bのそれぞれは、受光部31、画素信号生成部32、及び、DVS用AFE314を有する構成となっている。図23に示すように、第2実施形態に係るDVS用AFE314は、アドレスイベントが生じた際に、リクエストをアービタ回路250に出力する。

[0126] アービタ回路250は、複数のDVS用AFE314のそれぞれからのリクエストを調停し、調停結果に基づく応答をDVS用AFE314に送信する。アービタ部23からの応答を受け取ったDVS用AFE314は、検出結果を示す検出信号を第2信号処理部214に供給する。第2信号処理部214は、更に第2アクセス制御回路211b及びタイミング制御回路212dに、アドレスイベントが生じたDVS用AFE314の位置を示す情報を含む検出信号を出力する。

[0127] 図24は、アービタ回路250を用いたタイミング制御回路212dによる撮像制御例を示す図である。横軸は時刻を示す。

[0128] DVS読み出し(b)は、DVS用画素308bの読み出し位置と時間を示す。縦軸が画素アレイ部30の行に対応する。タイミング制御回路212dは、アービタ回路250調停により指示されたDVS用画素308からの輝度信号をDVS読み出し回路212bを介して読み出す。

[0129] 階調データの読み出し(c)は、階調用画素308aからの読み出し位置と時間を示す。縦軸が画素アレイ部30の行に対応する。制御部130(図1)から、画像データのリクエスト1600bがあると、タイミング制御回路212dは、タイムスタンプに従い、DVS用同期信号(a)の読み出し開始タイミングと一致するタイミングで階調用画素308aからの読み出しを開始する。すなわち、タイミング制御回路212dは、DVS用同期信号

(a)を用いて、階調用画素308aからの読み出しを開始する階調用同期信号を生成する。

[0130] 図9で示したデータ形式と同様に、第2信号処理部214は、DVS用画像データ90として、複数の第1パケット90a、複数の第2パケット90bを生成する。図9で示したように、パケット90a、90bは、DVS用画素308b毎に生成される。例えば、第1パケット90aは、イベントが発生したDVS用画素308bに関する情報を有する。一方で、第2パケット90bは、イベントが発生しなかったDVS用画素308bに関する情報を有する。

[0131] 以上説明したように、本実施形態によれば、アービタ回路250を用いてDVS用画素308bから輝度信号を読み出すこととした。これにより、アドレスイベントの発生したDVS用画素308から輝度信号の読み出しと、階調用画素308aからの輝度信号の読み出しとを同時に行うことが可能となり、階調用画像データ及びDVS用画像データの生成をより速くすることが可能となる。

[0132] <本開示に係る技術の適用例>

本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される測距装置として実現されてもよい。

[0133] [移動体]

図25は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム7000の概略的な構成例を示すブロック図である。車両制御システム7000は、通信ネットワーク7010を介して接続された複数の電子制御ユニットを備える。図25に示した例では、車両制御システム7000は、駆動系制御ユニット7100、ボディ系制御ユニット72

00、バッテリー制御ユニット7300、車外情報検出ユニット7400、車内情報検出ユニット7500、及び統合制御ユニット7600を備える。これらの複数の制御ユニットを接続する通信ネットワーク7010は、例えば、CAN (Controller Area Network)、LIN (Local Interconnect Network)、LAN (Local Area Network) 又はFlexRay (登録商標) 等の任意の規格に準拠した車載通信ネットワークであってよい。

[0134] 各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク7010を介して他の制御ユニットとの間で通信を行うためのネットワークI/Fを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信I/Fを備える。図27では、統合制御ユニット7600の機能構成として、マイクロコンピュータ7610、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660、音声画像出力部7670、車載ネットワークI/F7680及び記憶部7690が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信I/F及び記憶部等を備える。

[0135] 駆動系制御ユニット7100は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット7100は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット7100は、ABS (Anti Lock Brake System) 又はESC (Electronic Stability Control) 等の制御装置としての機能を有し

てもよい。

[0136] 駆動系制御ユニット 7100 には、車両状態検出部 7110 が接続される。車両状態検出部 7110 には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット 7100 は、車両状態検出部 7110 から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。

[0137] ボディ系制御ユニット 7200 は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット 7200 は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット 7200 には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット 7200 は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0138] バッテリー制御ユニット 7300 は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池 7310 を制御する。例えば、バッテリー制御ユニット 7300 には、二次電池 7310 を備えたバッテリー装置から、バッテリー温度、バッテリー出力電圧又はバッテリーの残存容量等の情報が入力される。バッテリー制御ユニット 7300 は、これらの信号を用いて演算処理を行い、二次電池 7310 の温度調節制御又はバッテリー装置に備えられた冷却装置等の制御を行う。

[0139] 車外情報検出ユニット 7400 は、車両制御システム 7000 を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット 7400 には、撮像部 7410 及び車外情報検出部 7420 のうちの少なくとも一方が接

続される。撮像部 7410 には、ToF (Time Of Flight) カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部 7420 には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム 7000 を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。

[0140] 環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及び LIDAR (Light Detection and Ranging、Laser Imaging Detection and Ranging) 装置のうちの少なくとも一つであってよい。これらの撮像部 7410 及び車外情報検出部 7420 は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。

[0141] ここで、図 26 は、撮像部 7410 及び車外情報検出部 7420 の設置位置の例を示す。撮像部 7910、7912、7914、7916、7918 は、例えば、車両 7900 のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部 7910 及び車室内のフロントガラスの上部に備えられる撮像部 7918 は、主として車両 7900 の前方の画像を取得する。サイドミラーに備えられる撮像部 7912、7914 は、主として車両 7900 の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部 7916 は、主として車両 7900 の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部 7918 は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

[0142] 尚、図 26 には、それぞれの撮像部 7910、7912、7914、79

16の撮影範囲の一例が示されている。撮像範囲aは、フロントノーズに設けられた撮像部7910の撮像範囲を示し、撮像範囲b、cは、それぞれサイドミラーに設けられた撮像部7912、7914の撮像範囲を示し、撮像範囲dは、リアバンパ又はバックドアに設けられた撮像部7916の撮像範囲を示す。例えば、撮像部7910、7912、7914、7916で撮像された画像データが重ね合わせられることにより、車両7900を上方から見た俯瞰画像が得られる。

[0143] 車両7900のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部7920、7922、7924、7926、7928、7930は、例えば超音波センサ又はレーダ装置であってよい。車両7900のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部7920、7926、7930は、例えばLIDAR装置であってよい。これらの車外情報検出部7920～7930は、主として先行車両、歩行者又は障害物等の検出に用いられる。

[0144] 図25に戻って説明を続ける。車外情報検出ユニット7400は、撮像部7410に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット7400は、接続されている車外情報検出部7420から検出情報を受信する。車外情報検出部7420が超音波センサ、レーダ装置又はLIDAR装置である場合には、車外情報検出ユニット7400は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット7400は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。

[0145] また、車外情報検出ユニット7400は、受信した画像データに基づいて

、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット 7400 は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部 7410 により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット 7400 は、異なる撮像部 7410 により撮像された画像データを用いて、視点変換処理を行ってもよい。

[0146] 車内情報検出ユニット 7500 は、車内の情報を検出する。車内情報検出ユニット 7500 には、例えば、運転者の状態を検出する運転者状態検出部 7510 が接続される。運転者状態検出部 7510 は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット 7500 は、運転者状態検出部 7510 から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット 7500 は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。

[0147] 統合制御ユニット 7600 は、各種プログラムにしたがって車両制御システム 7000 内の動作全般を制御する。統合制御ユニット 7600 には、入力部 7800 が接続されている。入力部 7800 は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット 7600 には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部 7800 は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム 7000 の操作に対応した携帯電話又は PDA (Personal Digital Assistant) 等の外部接続機器であってもよい。入力部 78

00は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部7800は、例えば、上記の入力部7800を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット7600に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部7800を操作することにより、車両制御システム7000に対して各種のデータを入力したり処理動作を指示したりする。

[0148] 記憶部7690は、マイクロコンピュータにより実行される各種プログラムを記憶するROM (Read Only Memory)、及び各種パラメータ、演算結果又はセンサ値等を記憶するRAM (Random Access Memory)を含んでもよい。また、記憶部7690は、HDD (Hard Disc Drive)等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。

[0149] 汎用通信I/F7620は、外部環境7750に存在する様々な機器との間の通信を仲介する汎用的な通信I/Fである。汎用通信I/F7620は、GSM (登録商標) (Global System of Mobile communications)、WiMAX、LTE (Long Term Evolution) 若しくはLTE-A (LTE-Advanced)などのセルラー通信プロトコル、又は無線LAN (Wi-Fi (登録商標)ともいう)、Bluetooth (登録商標)などのその他の無線通信プロトコルを実装してよい。汎用通信I/F7620は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク (例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク)上に存在する機器 (例えば、アプリケーションサーバ又は制御サーバ)へ接続してもよい。また、汎用通信I/F7620は、例えばP2P (Peer To Peer)技術を用いて、車両の近傍に存在する端末 (例えば、運転者、歩行者若し

くは店舗の端末、又はMTC (Machine Type Communication) 端末) と接続してもよい。

[0150] 専用通信 I / F 7 6 3 0 は、車両における使用を目的として策定された通信プロトコルをサポートする通信 I / F である。専用通信 I / F 7 6 3 0 は、例えば、下位レイヤの IEEE 8 0 2 . 1 1 p と上位レイヤの IEEE 1 6 0 9 との組合せである WAVE (Wireless Access in Vehicle Environment)、DSRC (Dedicated Short Range Communications)、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信 I / F 7 6 3 0 は、典型的には、車車間 (Vehicle to Vehicle) 通信、路車間 (Vehicle to Infrastructure) 通信、車両と家との間 (Vehicle to Home) の通信及び歩車間 (Vehicle to Pedestrian) 通信のうちの1つ以上を含む概念である V 2 X 通信を遂行する。

[0151] 測位部 7 6 4 0 は、例えば、GNSS (Global Navigation Satellite System) 衛星からの GNSS 信号 (例えば、GPS (Global Positioning System) 衛星からの GPS 信号) を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。尚、測位部 7 6 4 0 は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、PHS 若しくはスマートフォンといった端末から位置情報を取得してもよい。

[0152] ビーコン受信部 7 6 5 0 は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。尚、ビーコン受信部 7 6 5 0 の機能は、上述した専用通信 I / F 7 6 3 0 に含まれてもよい。

[0153] 車内機器 I / F 7 6 6 0 は、マイクロコンピュータ 7 6 1 0 と車内に存在する様々な車内機器 7 7 6 0 との間の接続を仲介する通信インターフェース

である。車内機器 1/F 7 6 6 0 は、無線 LAN、Bluetooth（登録商標）、NFC（Near Field Communication）又は WUSB（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器 1/F 7 6 6 0 は、図示しない接続端子（及び、必要であればケーブル）を介して、USB（Universal Serial Bus）、HDMI（登録商標）（High-Definition Multimedia Interface）、又は MHL（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器 7 7 6 0 は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも 1 つを含んでいてもよい。また、車内機器 7 7 6 0 は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器 1/F 7 6 6 0 は、これらの車内機器 7 7 6 0 との間で、制御信号又はデータ信号を交換する。

[0154] 車載ネットワーク 1/F 7 6 8 0 は、マイクロコンピュータ 7 6 1 0 と通信ネットワーク 7 0 1 0 との間の通信を仲介するインターフェースである。車載ネットワーク 1/F 7 6 8 0 は、通信ネットワーク 7 0 1 0 によりサポートされる所定のプロトコルに則して、信号等を送受信する。

[0155] 統合制御ユニット 7 6 0 0 のマイクロコンピュータ 7 6 1 0 は、汎用通信 1/F 7 6 2 0、専用通信 1/F 7 6 3 0、測位部 7 6 4 0、ビーコン受信部 7 6 5 0、車内機器 1/F 7 6 6 0 及び車載ネットワーク 1/F 7 6 8 0 のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム 7 0 0 0 を制御する。例えば、マイクロコンピュータ 7 6 1 0 は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット 7 1 0 0 に対して制御指令を出力してもよい。例えば、マイクロコンピュータ 7 6 1 0 は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含

むADAS (Advanced Driver Assistance System) の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ7610は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。

[0156] マイクロコンピュータ7610は、汎用通信1/F7620、専用通信1/F7630、測位部7640、ビーコン受信部7650、車内機器1/F7660及び車載ネットワーク1/F7680のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の3次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ7610は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。

[0157] 音声画像出力部7670は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図24の例では、出力装置として、オーディオスピーカ7710、表示部7720及びインストルメントパネル7730が例示されている。表示部7720は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでもよい。表示部7720は、AR (Augmented Reality) 表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ7610が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グ

ラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。

[0158] 尚、図24に示した例において、通信ネットワーク7010を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム7000が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク7010を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク7010を介して相互に検出情報を送受信してもよい。

[0159] 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部7910、7912、7914、7916、7918や、車外情報検出部7920、7922、7924、7926、7928、7930や、運転者状態検出部7510等に適用され得る。具体的には、これらの撮像部や検出部に対して、本開示の撮像装置を有する図1の撮像システム10を適用することができる。そして、本開示に係る技術を適用することにより、センサノイズ等のノイズイベントの影響を緩和し、真イベントの発生を確実に、かつ、迅速に感知することができるため、安全な車両走行を実現することが可能となる。

[0160] なお、本技術は以下のような構成を取ることができる。

[0161] (1) 光量に応じた第1輝度信号を出力する複数のDVS用画素と、光量に応じた第2輝度信号を出力する複数の階調用画素と、を有する画素アレイ

部と、

前記複数のDVS用画素のそれぞれの第1輝度信号が所定の閾値を超えた場合に、アドレスイベントの発生を示す検出信号を出力する検出回路と、

前記複数のDVS用画素から第1輝度信号を読み出し、デジタルデータに変換する第1読出部と、

前記複数の階調用画素から第2輝度信号を読み出し、デジタルデータに変換する第2読出部と、

前記第1読出部と前記第2読出部とを制御する制御回路と、

を備える、撮像装置。

[0162] (2) 前記第2回路部は、

前記制御回路は、前記第1読出部による前記第1輝度信号の読み出しと、前記第2読出部による前記第2輝度信号の読み出しと、を同時に行う、(1)に記載の撮像装置。

[0163] (3) 前記制御回路は、前記検出回路により前記アドレスイベントの発生が検出された場合に、前記アドレスイベントが検出された前記DVS用画素から前記第1輝度信号を読み出す制御を行う、(1)又は(2)に記載の撮像装置。

[0164] (4) タイムスタンプを生成するタイムスタンプ生成回路を更に備え、前記制御回路は、前記第1読出部による第1輝度信号の読み出しと、前記第2読出部による第2輝度信号の読み出しと、を前記タイムスタンプにより同期させる、(1)乃至(3)のいずれかに記載の撮像装置。

[0165] (5) 前記第1読出部から読み出された第1輝度信号に基づくDVS用画像データに前記タイムスタンプの情報を付与する、(4)に記載の撮像装置。

[0166] (6) 前記第2読出部から読み出された輝度信号に基づく画像データに前記タイムスタンプの情報を付与する、(5)に記載の撮像装置。

[0167] (7) 複数のDVS用画素は2次元のアレイ状に配置され、複数のDVS用画素からのそれぞれの出力信号は、前記アレイの行の並びに応じて読み出

される、（１）乃至（６）のいずれかに記載の撮像装置。

[0168] （８）前記制御回路は、前記第２読出部による第２輝度信号の読み出し周期に、前記第１読出部による第１輝度信号の読み出し周期を同期させる、（３）に記載の撮像装置。

[0169] （９）前記制御回路は、前記第１読出部による第１輝度信号の読み出し同期信号に基づき、前記第２読出部による第２輝度信号の読み出し同期信号を生成する、（１）に記載の撮像装置。

[0170] （１０）前記検出信号に基づき、前記複数のＤＶＳ用画素からの輝度信号の読み出しを調停する調停回路を更に備え、

前記制御回路は、前記調停回路による調停に応じて、第１読出部による第１輝度信号の読み出しを行う、（１）乃至（９）にいずれかに記載の撮像装置。

[0171] （１１）前記複数のＤＶＳ用画素は２次元のアレイ状に配置され、

前記制御回路は、前記第２読出部による第２輝度信号の読み出し周期に、前記第１読出部による第１輝度信号の読み出し周期を同期させ、

前記複数のＤＶＳ用画素のそれぞれの前記第１輝度信号は、前記アレイの行の並びに応じて読み出される、（１）に記載の撮像装置。

[0172] （１２）前記第１輝度信号の読み出し周期に同期し、前記複数のＤＶＳ用画素の全てから前記第１輝度信号が読み出される、（１１）に記載の撮像装置。

[0173] （１３）前記制御回路は、前記第２読出部による前記第２輝度信号の読み出し周期に、前記第１読出部による前記第１輝度信号の読み出し周期を同期させる、（１１）に記載の撮像装置。

[0174] （１４）前記制御回路は、前記第１読出部による前記第１輝度信号の読み出し同期信号に基づき、前記第２読出部による前記第２輝度信号の読み出し同期信号を生成する、（１１）に記載の撮像装置。

[0175] （１５）前記アドレスイベントの発生数に応じて、前記第１輝度信号に基づくＤＶＳ用画像データのデータ形式を変更する、（１）乃至（１４）のい

ずれかに記載の撮像装置。

[0176] (16) 前記複数の階調用画素の領域を複数の領域に分け、
前記第2読出部は、前記複数の領域毎に前記第2輝度信号を読み出す、(1)乃至(15)のいずれかに記載の撮像装置。

[0177] (17) 光量に応じた第1輝度信号を出力する複数のDVS用画素と、光量に応じた第2輝度信号を出力する複数の階調用画素と、を有する画素アレイ部と、前記複数のDVS用画素のそれぞれの第1輝度信号が所定の閾値を超えた場合に、アドレスイベントの発生を示す検出信号を出力する検出回路と、を有する撮像装置の制御方法であって、

前記アドレスイベントの発生の発生に応じて、前記第1輝度信号と前記第2輝度信号とを同時に読み出す、撮像装置の制御方法。

[0178] 本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

符号の説明

[0179] 30：画素アレイ部、100：撮像装置、200：固体撮像素子、211b：第2アクセス制御回路、212a：AD変換器、212b：DVS読出し回路、212c：タイムスタンプ生成回路、212d：タイミング制御回路、213：第1信号処理部、214：第2信号処理部、250：アービタ回路、308a：階調用画素、308b：DVS用画素、314：DVS用AFE。

請求の範囲

- [請求項1] 光量に応じた第1輝度信号を出力する複数のDVS用画素と、光量に応じた第2輝度信号を出力する複数の階調用画素と、を有する画素アレイ部と、
- 前記複数のDVS用画素のそれぞれの第1輝度信号が所定の閾値を超えた場合に、アドレスイベントの発生を示す検出信号を出力する検出回路と、
- 前記複数のDVS用画素から前記第1輝度信号を読み出し、デジタルデータに変換する第1読出部と、
- 前記複数の階調用画素から前記第2輝度信号を読み出し、デジタルデータに変換する第2読出部と、
- 前記第1読出部と前記第2読出部とを制御する制御回路と、
- を備える、撮像装置。
- [請求項2] 前記制御回路は、前記第1読出部による前記第1輝度信号の読み出しと、前記第2読出部による前記第2輝度信号の読み出しと、を同時に行う、請求項1に記載の撮像装置。
- [請求項3] 前記制御回路は、前記検出回路により前記アドレスイベントの発生が検出された場合に、前記アドレスイベントが検出された前記DVS用画素から前記第1輝度信号を読み出す制御を行う、請求項1に記載の撮像装置。
- [請求項4] タイムスタンプを生成するタイムスタンプ生成回路を更に備え、
- 前記制御回路は、前記第1読出部による前記第1輝度信号の読み出しと、前記第2読出部による前記第2輝度信号の読み出しと、を前記タイムスタンプにより同期させる、請求項1に記載の撮像装置。
- [請求項5] 前記第1読出部から読み出された前記第1輝度信号に基づくDVS用画像データに前記タイムスタンプの情報を付与する、請求項4に記載の撮像装置。
- [請求項6] 前記第2読出部から読み出された前記第2輝度信号に基づく画像デ

ータに前記タイムスタンプの情報を付与する、請求項4に記載の撮像装置。

[請求項7] 前記複数のDVS用画素は2次元のアレイ状に配置され、前記複数のDVS用画素からのそれぞれの出力信号は、前記アレイ状に配置された前記複数のDVS用画素の行の並びに応じて読み出される、請求項1に記載の撮像装置。

[請求項8] 前記制御回路は、前記第2読出部による前記第2輝度信号の読み出し周期に、前記第1読出部による前記第1輝度信号の読み出し周期を同期させる、請求項3に記載の撮像装置。

[請求項9] 前記制御回路は、前記第1読出部による前記第1輝度信号の読み出し同期信号に基づき、前記第2読出部による前記第2輝度信号の読み出し同期信号を生成する、請求項1に記載の撮像装置。

[請求項10] 前記検出信号に基づき、前記複数のDVS用画素からの輝度信号の読み出しを調停する調停回路を更に備え、

前記制御回路は、前記調停回路による調停に応じて、前記第1読出部による前記第1輝度信号の読み出しを行う、請求項1に記載の撮像装置。

[請求項11] 前記複数のDVS用画素は2次元のアレイ状に配置され、
前記制御回路は、前記第2読出部による前記第2輝度信号の読み出し周期に、前記第1読出部による前記第1輝度信号の読み出し周期を同期させ、

前記複数のDVS用画素のそれぞれの前記第1輝度信号は、前記アレイの行の並びに応じて読み出される、請求項1に記載の撮像装置。

[請求項12] 前記第1輝度信号の読み出し周期に同期し、前記複数のDVS用画素から前記第1輝度信号が読み出される、請求項11に記載の撮像装置。

[請求項13] 前記制御回路は、前記第2読出部による前記第2輝度信号の読み出し周期に、前記第1読出部による前記第1輝度信号の読み出し周期を

同期させる、請求項 1 1 に記載の撮像装置。


[請求項14] 前記制御回路は、前記第 1 読出部による前記第 1 輝度信号の読み出し同期信号に基づき、前記第 2 読出部による前記第 2 輝度信号の読み出し同期信号を生成する、請求項 1 1 に記載の撮像装置。

[請求項15] 前記アドレスイベントの発生数に応じて、前記第 1 輝度信号に基づく D V S 用画像データのデータ形式を変更する、請求項 1 に記載の撮像装置。


[請求項16] 前記複数の階調用画素の領域を複数の領域に分け、
前記第 2 読出部は、前記複数の領域毎に前記第 2 輝度信号を読み出す、請求項 1 に記載の撮像装置。

[請求項17] 光量に応じた第 1 輝度信号を出力する複数の D V S 用画素と、光量に応じた第 2 輝度信号を出力する複数の階調用画素と、を有する画素アレイ部と、前記複数の D V S 用画素のそれぞれの第 1 輝度信号が所定の閾値を超えた場合に、アドレスイベントの発生を示す検出信号を出力する検出回路と、を有する撮像装置の制御方法であって、
前記アドレスイベントの発生に応じて、前記第 1 輝度信号と前記第 2 輝度信号とを同時に読み出す、撮像装置の制御方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]




[図24]



[図25]



[図26]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/023591

A. CLASSIFICATION OF SUBJECT MATTER

Int. Cl. H04N5/378 (2011.01) i, H04N5/225 (2006.01) i, H04N5/232 (2006.01) i, H04N5/341 (2011.01) i, H04N5/374 (2011.01) i
FI: H04N5/378, H04N5/341, H04N5/374, H04N5/232 300, H04N5/225 300, H04N5/232
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl. H04N5/378, H04N5/225, H04N5/232, H04N5/341, H04N5/374

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2021

Registered utility model specifications of Japan 1996-2021

Published registered utility model applications of Japan 1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2020-72317 A (SONY SEMICONDUCTOR SOLUTIONS CORP.) 07 May 2020 (2020-05-07), paragraphs [0012]-[0168], fig. 1-13	1-17
Y	JP 2020-88722 A (SONY SEMICONDUCTOR SOLUTIONS CORP.) 04 June 2020 (2020-06-04), paragraphs [0029]-[0047], fig. 3-5	1-17
Y	WO 2017/013806 A1 (OLYMPUS CORP.) 26 January 2017 (2017-01-26), paragraphs [0025]-[0180], fig. 4, 18-21	1-17

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
01.09.2021

Date of mailing of the international search report
14.09.2021

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No.

PCT/JP2021/023591

Patent Documents referred to in the Report	Publication Date	Patent Family	Publication Date
JP 2020-72317 A	07.05.2020	WO 2020/090460 A1 paragraphs [0012]- [0168], fig. 1-13	
JP 2020-88722 A	04.06.2020	WO 2020/110537 A1 paragraphs [0029]- [0047], fig. 3-5	
WO 2017/013806 A1	26.01.2017	US 2018/0167575 A1 paragraphs [0041]- [0196], fig. 4, 18-21	

A. 発明の属する分野の分類（国際特許分類（IPC）） H04N 5/378(2011.01)i; H04N 5/225(2006.01)i; H04N 5/232(2006.01)i; H04N 5/341(2011.01)i; H04N 5/374(2011.01)i FI: H04N5/378; H04N5/341; H04N5/374; H04N5/232 300; H04N5/225 300; H04N5/232		
B. 調査を行った分野		
調査を行った最小限資料（国際特許分類（IPC）） H04N5/378; H04N5/225; H04N5/232; H04N5/341; H04N5/374		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2021年 日本国実用新案登録公報 1996-2021年 日本国登録実用新案公報 1994-2021年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2020-72317 A（ソニーセミコンダクタソリューションズ株式会社）07.05.2020 （2020-05-07） 段落[0012]-[0168]、図1-13	1-17
Y	JP 2020-88722 A（ソニーセミコンダクタソリューションズ株式会社）04.06.2020 （2020-06-04） 段落[0029]-[0047]、図3-5	1-17
Y	WO 2017/013806 A1（オリンパス株式会社）26.01.2017（2017-01-26） 段落[0025]-[0180]、図4、図18-21	1-17
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 01.09.2021		国際調査報告の発送日 14.09.2021
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 松永 隆志 5V 4228 電話番号 03-3581-1101 内線 3571

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/023591

引用文献			公表日	パテントファミリー文献	公表日
JP	2020-72317	A	07.05.2020	WO 2020/090460 A1 段落[0012]-[0168]、図1-13	
JP	2020-88722	A	04.06.2020	WO 2020/110537 A1 段落[0029]-[0047]、図3-5	
WO	2017/013806	A1	26.01.2017	US 2018/0167575 A1 段落[0041]-[0196]、図4、 図18-21	