

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2011 年 10 月 6 日(06.10.2011)

PCT


(10) 国際公開番号
WO 2011/122176 A1

- (51) 国際特許分類:
H01L 21/336 (2006.01) G09F 9/30 (2006.01)
G02F 1/1368 (2006.01) H01L 29/786 (2006.01)
- (21) 国際出願番号: PCT/JP2011/053819
- (22) 国際出願日: 2011 年 2 月 22 日(22.02.2011)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2010-074022 2010 年 3 月 29 日(29.03.2010) JP
- (71) 出願人 (米国を除く全ての指定国について):
シャープ株式会社(SHARP KABUSHIKI KAISHA)
[JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町
2 番 2 2 号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてののみ): 宮崎 篤
(MIYAZAKI, Atsushi).
- (74) 代理人: 島田 明宏 (SHIMADA, Akihiro); 〒
6340078 奈良県橿原市八木町 1 丁目 1 0 番 3 号
萬盛庵ビル 島田特許事務所 Nara (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第 21 条(3))

(54) Title: METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, DISPLAY DEVICE AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 半導体装置の製造方法、表示装置およびその製造方法

【図5】



(57) Abstract: There are dangling bonds (33) of silicon atoms (31) on the surface of a silicon nitride film, which is formed as a gate insulating film on a glass substrate, before the formation of a microcrystalline silicon film that constitutes a channel layer. The surface of the silicon nitride film is subjected to an ammonia plasma treatment, and as a result, the dangling bonds (33) on the surface of the silicon nitride film are terminated by ions such as NH_2 ions (35) or radicals such as NH radicals contained in the plasma. Consequently, even if a microcrystalline silicon film is formed after the ammonia plasma treatment, the number of dangling bonds due to mismatch of crystallinity between the gate insulating film and the channel layer is increased very little and the off current flowing through a TFT can be reduced.

(57) 要約: ガラス基板上にゲート絶縁膜となる窒化シリコン膜を成膜した後であって、チャネル層となる微結晶シリコン膜を成膜する前の窒化シリコン膜の表面には、シリコン原子 (31) の未結合手 (33) が存在する。そこで、窒化シリコン膜の表面にアンモニアプラズマ処理を施す。その結果、窒化シリコン膜の表面の未結合手 (33) は、プラズマ中に含まれる NH_2 イオン (35) などのイオンまたは NH ラジカルなどのラジカルによって終端される。これにより、その後に微結晶シリコン膜を成膜しても、ゲート絶縁膜とチャネル層との結晶性の不整合に起因する未結合手の数はほとんど増加せず、TFTに流れるオフ電流を低減することができる。

明 細 書

発明の名称：

半導体装置の製造方法、表示装置およびその製造方法

技術分野

[0001] 本発明は、半導体装置の製造方法、表示装置およびその製造方法に関し、特に、オフ電流を低減する半導体装置の製造方法、そのような半導体装置を含む表示装置およびその製造方法に関する。

背景技術

[0002] 従来、アクティブマトリクス型液晶表示装置には、画素形成部のスイッチング素子として、非晶質シリコン膜からなるチャネル層を備えた薄膜トランジスタ（Thin Film Transistor：以下、「T F T」と略す）が設けられていた。しかし、近年、液晶表示装置の高精細化が進展し、それに伴ってT F Tでも、画素形成部の画素容量の充電時間を短くするために、オン抵抗を小さくすることが要求されるようになってきた。このような要求に対応するため、T F Tのチャネル層として、非晶質シリコン膜の代わりに、移動度がより大きな微結晶シリコン膜が用いられるようになってきた。

[0003] 微結晶シリコン膜は、微結晶成分だけでなく非晶質成分も含む。このため、微結晶シリコン膜内の微結晶成分と非晶質成分との界面で結晶性の不整合が生じ、未結合手（dangling bond）が形成される。未結合手は、T F Tがオフ状態の時にソース電極とドレイン電極との間に流れるドレイン電流（以下、「オフ電流」または「リーク電流」という）を発生させる原因になる。そこで、微結晶シリコン膜を水素プラズマに晒すことによって、微結晶シリコン膜内に含まれる未結合手を水素イオンや水素ラジカルで終端し、T F Tに流れるオフ電流を低減していた。

[0004] 日本の特開2008-124111号公報には、多結晶シリコン膜からなるチャネル層の表面を、酸素を含むガス、または窒素を含むガスに高周波電力を印加して生成したプラズマに晒すT F Tの製造方法が記載されている。

これにより、チャネル層の表面に存在する未結合手が終端されるので、TFTのオフ電流は低減される。

先行技術文献

特許文献

[0005] 特許文献1：日本の特開2008-124111号公報

発明の概要

発明が解決しようとする課題

[0006] しかし、オフ電流の発生原因となる未結合手は、チャネル層となる微結晶シリコン膜内に形成されているだけではなく、ゲート絶縁膜として用いられる窒化シリコン膜にも形成されている。特に、チャネル層が微結晶シリコン膜である場合には、窒化シリコン膜の表面に多くの未結合手が存在する。これは次の理由によると考えられる。ゲート絶縁膜となる窒化シリコン膜は非晶質膜である。チャネル層も非晶質シリコン膜である場合には、いずれも非晶質膜なので、窒化シリコン膜の表面に存在する未結合手は非晶質シリコン膜の未結合手によって終端される。この結果、窒化シリコン膜の表面の未結合手は減少するので、オフ電流は低減される。

[0007] しかしながら、チャネル層が微結晶シリコン膜である場合、微結晶シリコン膜と窒化シリコン膜との界面で結晶性の不整合が生じるので、窒化シリコン膜の表面に存在する未結合手は、微結晶シリコン膜の表面に存在する未結合手によって終端されにくくなる。この結果、窒化シリコン膜の表面に多くの未結合手が残り、残った未結合手に起因するオフ電流が流れるという問題がある。

[0008] また、TFTのチャネル層と、ソース電極およびドレイン電極との間にそれぞれ形成されるオーミックコンタクト層も微結晶シリコン膜である場合には、オーミックコンタクト層内にも未結合手が終端されずに残っている。このため、オーミックコンタクト層内に残っている未結合手を終端しなければ、オーミックコンタクト層内の未結合手に起因するオフ電流が流れるという

問題もある。

[0009] 日本の特開 2008-124111 号公報には、チャネル層となる多結晶シリコン膜の表面に存在する未結合手を終端することが記載されている。しかし、ゲート絶縁膜の表面や、オーミックコンタクト層内に存在する未結合手を終端することは記載されていない。このため、ゲート絶縁膜の表面や、オーミックコンタクト層内に存在する未結合手に起因するオフ電流を低減することはできない。

[0010] そこで、本発明は、オフ電流を低減する半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

[0011] 本発明の第 1 の局面は、絶縁基板上に、結晶性半導体膜からなる島状のチャネル層と、前記チャネル層の導電性を制御するためのゲート電極と、前記ゲート電極と前記チャネル層との間に設けられ、非晶質窒化半導体膜を含むゲート絶縁膜とを備えた半導体装置の製造方法であって、

前記チャネル層が形成されるべき前記ゲート絶縁膜、または、前記ゲート絶縁膜が形成されるべき前記チャネル層のいずれかの表面に存在する未結合手を、窒素を含むガスから生成されたイオンまたはラジカルによって終端する第 1 の終端工程を含むことを特徴とする。

[0012] 本発明の第 2 の局面は、本発明の第 1 の局面において、

前記窒素を含むガスから生成されたイオンまたはラジカルは、前記窒素を含むガスに高周波電力を印加することにより生成したプラズマ、または、前記窒素を含むガスを所定の温度に加熱したガスに含まれる、イオンまたはラジカルであることを特徴とする。

[0013] 本発明の第 3 の局面は、本発明の第 1 の局面において、

前記第 1 の終端工程は、

前記絶縁基板上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜の表面を、前記窒素を含むガスに高周波電力を印加す

ることにより生成したプラズマに晒す第 1 のプラズマ処理工程と、

前記第 1 のプラズマ処理工程によって処理された前記ゲート絶縁膜上にチャネル層を形成するチャネル層形成工程とを含むことを特徴とする。

[0014] 本発明の第 4 の局面は、本発明の第 1 の局面において、

前記第 1 の終端工程は、

前記絶縁基板の上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜の表面を、前記窒素を含むガスを所定の温度に加熱したガスに晒す第 1 のガス処理工程と、

前記第 1 のガス処理工程によって処理された前記ゲート絶縁膜上にチャネル層を形成するチャネル層形成工程とを含むことを特徴とする。

[0015] 本発明の第 5 の局面は、本発明の第 3 または第 4 の局面において、

前記チャネル層を覆うように、不純物をドーピングされた結晶性半導体膜を形成する半導体膜形成工程と、

前記不純物をドーピングされた結晶性半導体層の表面を、前記窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す第 2 のプラズマ処理工程と

前記第 2 のプラズマ処理工程によって処理された前記不純物をドーピングされた結晶性半導体膜をパターニングして、前記チャネル層の両端部上にオーミックコンタクト層をそれぞれ形成するオーミックコンタクト層形成工程とをさらに含むことを特徴とする。

[0016] 本発明の第 6 の局面は、本発明の第 3 または第 4 の局面において、

前記チャネル層を覆うように、不純物をドーピングされた結晶性半導体膜を形成する半導体膜形成工程と、

前記不純物をドーピングされた結晶性半導体層の表面を、前記窒素を含むガスを所定の温度に加熱したガスに晒す第 2 のガス処理工程と、

前記第 2 のガス処理工程によって処理された前記不純物をドーピングされた結晶性半導体膜をパターニングして、前記チャネル層の両端部上にオーミック

コンタクト層をそれぞれ形成するオーミックコンタクト層形成工程とをさらに含むことを特徴とする。

[0017] 本発明の第 7 の局面は、本発明の第 1 の局面において、

前記第 1 の終端工程は、

前記絶縁基板上に、前記チャネル層を形成するチャネル層形成工程と、

前記チャネル層の表面を、前記窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す第 3 のプラズマ処理工程と、

前記第 3 のプラズマ処理工程によって処理された前記チャネル層の上面に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜上に前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。

[0018] 本発明の第 8 の局面は、本発明の第 1 の局面において、

前記第 1 の終端工程は、

前記絶縁基板上に、前記チャネル層を形成するチャネル層形成工程と、

前記チャネル層の表面を、前記窒素を含むガスを所定の温度に加熱したガスに晒す第 3 のガス処理工程と、

前記第 3 のガス処理工程によって処理された前記チャネル層の上面に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜上に前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。

[0019] 本発明の第 9 の局面は、本発明の第 1 の局面において、

前記窒素を含むガスはアンモニアガスであることを特徴とする。

[0020] 本発明の第 10 の局面は、本発明の第 1 の局面において、

前記結晶性半導体膜は微結晶シリコン膜であり、

前記ゲート絶縁膜は非晶質窒化シリコン膜であることを特徴とする。

[0021] 本発明の第 11 の局面は、本発明の第 1 の局面において、

前記結晶性半導体膜は微結晶シリコン膜であり、

前記ゲート絶縁膜は非晶質酸窒化シリコン膜であることを特徴とする。

[0022] 本発明の第 1 2 の局面は、本発明の第 5 または第 6 の局面において、
前記不純物をドーピングされた結晶性半導体膜は、不純物をドーピングされた微結晶シリコン膜であることを特徴とする。

[0023] 本発明の第 1 3 の局面は、絶縁基板上に複数の半導体装置を備えた表示装置であって、

前記半導体装置は、本発明の第 1 から第 1 2 のいずれかの局面に係る半導体装置の製造方法によって製造されたことを特徴とする、表示装置。

[0024] 本発明の第 1 4 の局面は、絶縁基板上に複数の半導体装置を備えた表示装置の製造方法であって、

前記表示装置の製造方法は、本発明の第 1 から第 1 2 のいずれかの局面に係る半導体装置の製造方法によって前記半導体装置を製造する工程を含むことを特徴とする。

発明の効果

[0025] 本発明の第 1 の局面によれば、チャネル層が形成されるべきゲート絶縁膜の表面に存在する未結合手、または、ゲート絶縁膜が形成されるべきチャネル層の表面に存在する未結合手は、窒素を含むガスから生成されたイオンまたはラジカルによって終端される。これにより、それらの表面の未結合手が減少する。その後、未結合手が終端されたゲート絶縁膜の表面にチャネル層を形成したり、未結合手が終端されたチャネル層の表面にゲート絶縁膜を形成したりしても、結晶性の不整合に起因する未結合手の数はほとんど増加しない。このため、半導体装置に流れるオフ電流を低減することができる。

[0026] 本発明の第 2 の局面によれば、未結合手を終端するイオンやラジカルとして、窒素を含むガスに高周波電力を印加することにより生成したプラズマ、または、窒素を含むガスを所定の温度に加熱したガスに含まれるイオンやラジカルを利用する。これにより、未結合手の終端を効率よく行なうことができる。

[0027] 本発明の第 3 の局面によれば、非晶質窒化半導体膜を含むゲート絶縁膜を形成した後であって、チャネル層を形成する前に、ゲート絶縁膜の表面を、

窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す。このとき、ゲート絶縁膜の表面に存在する未結合手は、プラズマに含まれるイオンまたはラジカルによって終端されるので、未結合手は減少する。ゲート絶縁膜上に結晶性半導体膜を含むチャネル層を形成しても、ゲート絶縁膜とチャネル層との結晶性の不整合に起因する未結合手の数はほとんど増加しない。これにより、半導体装置に流れるオフ電流を低減することができる。

[0028] 本発明の第4の局面によれば、非晶質窒化半導体膜を含むゲート絶縁膜を形成した後であって、チャネル層を形成する前に、ゲート絶縁膜の表面を、所定の温度に加熱した窒素を含むガスに晒す。このとき、ゲート絶縁膜の表面に存在する未結合手は、所定の温度に加熱されたガスに含まれるイオンまたはラジカルによって終端される。これにより、半導体装置に流れるオフ電流を低減することができる。

[0029] 本発明の第5の局面によれば、チャネル層を覆うように、不純物をドーピングされた結晶性半導体膜を形成する。次に、不純物をドーピングされた結晶性半導体膜を、窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す。このとき、不純物をドーピングされた結晶性半導体膜の結晶粒界に存在する未結合手は、プラズマに含まれるイオンまたはラジカルによって終端される。これにより、不純物をドーピングされた結晶性半導体膜の結晶粒界に存在する未結合手は減少するので、半導体装置に流れるオフ電流をさらに低減することができる。

[0030] 本発明の第6の局面によれば、チャネル層を覆うように不純物をドーピングされた結晶性半導体膜を形成する。次に、不純物をドーピングされた結晶性半導体膜を、所定の温度に加熱した窒素を含むガスに晒す。このとき、不純物をドーピングされた結晶性半導体膜の結晶粒界に存在する未結合手は、所定の温度に加熱されたガスに含まれるイオンまたはラジカルによって終端される。これにより、不純物をドーピングされた結晶性半導体膜の結晶粒界に存在する未結合手は減少するので、半導体装置に流れるオフ電流をさらに低減することができる。

きる。

[0031] 本発明の第7の局面によれば、結晶性半導体膜を含むチャンネル層を形成した後であって、非晶質窒化半導体膜を含むゲート絶縁膜を形成する前に、チャンネルの表面を、窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す。このとき、チャンネル層の表面に存在する未結合手は、プラズマに含まれるイオンまたはラジカルによって終端されるので、未結合手の数は減少する。さらに、チャンネル層上にゲート絶縁膜を形成しても、チャンネル層とゲート絶縁膜との結晶性の不整合に起因する未結合手の数はほとんど増加しない。これにより、半導体装置に流れるオフ電流を低減することができる。

[0032] 本発明の第8の局面によれば、結晶性半導体膜を含むチャンネル層を形成した後であって、非晶質窒化半導体膜を含むゲート絶縁膜を形成する前に、チャンネルの表面を、所定の温度に加熱されたガスに晒す。このとき、チャンネル層の表面に存在する未結合手は、所定の温度に加熱されたイオンまたはラジカルによって終端されるので、未結合手の数は減少する。さらに、チャンネル層上にゲート絶縁膜を形成しても、チャンネル層とゲート絶縁膜との結晶性の不整合に起因する未結合手の数はほとんど増加しない。これにより、半導体装置に流れるオフ電流を低減することができる。

[0033] 本発明の第9の局面によれば、窒素を含むガスはアンモニアガスである。このため、高周波電力を印加したり、加熱したりすることにより、未結合手を終端するイオンやラジカルを生成しやすい。したがって、未結合手の終端を効率的に行なうことができるので、半導体装置に流れるオフ電流を容易に低減することができる。

[0034] 本発明の第10の局面によれば、結晶性半導体膜は微結晶シリコン膜であり、ゲート絶縁膜は非晶質窒化シリコン膜である。この場合、窒素を含むイオンまたはラジカルによってその表面に存在する未結合手を効率的に終端することができる。これにより、半導体装置に流れるオフ電流を容易に低減することができる。

- [0035] 本発明の第 11 の局面によれば、結晶性半導体膜は微結晶シリコン膜であり、ゲート絶縁膜は非晶質酸化シリコン膜である。この場合も、本発明の第 10 の局面と同様の効果を奏する。
- [0036] 本発明の第 12 の局面によれば、不純物をドーピングされた結晶性半導体膜は微結晶シリコン膜であるので、窒素を含むイオンまたはラジカルによって、結晶性半導体膜の結晶粒界に存在する未結合手を効率的に終端することができる。これにより、半導体装置に流れるオフ電流を容易に低減することができる。
- [0037] 本発明の第 13 の局面によれば、本発明の第 1 から第 12 のいずれかの局面に係る製造方法によって製造された半導体装置では、オフ電流が低減される。このような半導体装置を用いて表示装置のスイッチング素子を形成すれば、各画素形成部の画素容量に蓄積された画像信号を長時間保持することができる。これにより、表示装置は高品位の画像を表示することができる。また、半導体装置を用いて表示装置の駆動回路を形成することにより、表示装置は低消費電力の表示装置を製造することができる。
- [0038] 本発明の第 14 の局面によれば、本発明の第 14 の局面と同様の効果を奏する。

図面の簡単な説明

- [0039] [図1]基礎検討に使用したボトムゲート型 T F T の構成を示す断面図である。
- [図2]図 1 に示す T F T の $V_g - I_d$ 特性を示す図である。
- [図3] (a) は、アンモニアプラズマ処理を施す前の窒化シリコン膜 1 の表面を示す模式図であり、(b) は、アンモニアプラズマ処理を施した後の窒化シリコン膜 1 の表面を示す模式図である。
- [図4]アンモニアプラズマ処理またはアンモニアフロー処理を施した非晶質シリコン膜の屈折率を示す図である。
- [図5] (a) ~ (d) は、図 1 に示す T F T の各製造工程を示す工程断面図である。
- [図6] (e) ~ (g) は、図 1 に示す T F T の各製造工程を示す工程断面図で

ある。

[図7] (h) ~ (j) は、図1に示すTFTの各製造工程を示す工程断面図である。

[図8] (a) ~ (d) は、第2の実施形態に係るトップゲート型TFTの各製造工程を示す工程断面図である。

[図9] (a) は、アクティブマトリクス型液晶表示装置に含まれる液晶パネルの構成を示す図であり、(b) は、(a) に示す液晶パネルに含まれるTFT基板の構成を示す図である。

発明を実施するための形態

[0040] < 1. 基礎検討 >

< 1. 1 TFTの構成 >

基礎検討に使用したTFT10の構成を説明する。図1は、基礎検討に使用したボトムゲート型TFT10の構成を示す断面図である。図1を参照して、TFT10の構成を説明する。絶縁基板であるガラス基板15上に、ゲート電極20が形成されている。ゲート電極20を含むガラス基板15の全体を覆うように、窒化シリコン膜(SiNx)からなるゲート絶縁膜30が形成されている。ゲート絶縁膜30の膜厚は、例えば350nmである。

[0041] ゲート絶縁膜30の表面に、平面視においてゲート電極20を跨いで左右に延びる島状のチャネル層40が形成されている。チャネル層40の膜厚は、例えば15nmである。チャネル層40は、不純物を含まない真性の微結晶シリコン膜からなる。

[0042] チャネル層40の表面の中央に、窒化シリコン膜からなるエッチングストッパ層50が形成されている。エッチングストッパ層50の左端上面からチャネル層40の左端部まで覆うように延在するオーミックコンタクト層60aと、エッチングストッパ層50の右端上面からチャネル層40の右端部まで覆うように延在するオーミックコンタクト層60bが形成されている。TFT10はnチャネル型であるので、これらのオーミックコンタクト層60a, 60bは、n型不純物を高濃度にドーブした微結晶シリコン膜(以下、

「 n^+ シリコン膜」という) からなり、エッチングストッパ層 50 の上面で左右に分離されている。オーミックコンタクト層 60 a はソース領域として機能し、オーミックコンタクト層 60 b はドレイン領域として機能する。

[0043] オーミックコンタクト層 60 a 上の右端部からオーミックコンタクト層 60 a を覆ってゲート絶縁膜 30 上まで延在するソース電極 70 a と、オーミックコンタクト層 60 b 上の左端部からオーミックコンタクト層 60 b を覆ってゲート絶縁膜 30 上まで延在するドレイン電極 70 b とが形成されている。ソース電極 70 a はオーミックコンタクト層 60 a を介してチャネル層 40 とオーミック接触するように接続され、ドレイン電極 70 b はオーミックコンタクト層 60 b を介してチャネル層 40 とオーミック接触するように接続されている。さらに、ソース電極 70 a とドレイン電極 70 b を含むガラス基板 15 の全体を覆うように、窒化シリコン膜からなる保護膜 80 が形成されている。

[0044] < 1. 2 検討内容 >

上記 T F T 10 を用いてオフ電流を測定した。オフ電流の測定は、ゲート絶縁膜 30 となる窒化シリコン膜の成膜後であって、チャネル層 40 となる微結晶シリコン膜の成膜前に、ゲート絶縁膜 30 の表面にアンモニアプラズマ処理またはアンモニアフロー処理を施した T F T 10 について行なった。

[0045] ここで、アンモニアプラズマ処理とは、チャンバに供給されたアンモニアガスに高周波電力を印加してプラズマを生成し、窒化シリコン膜の表面を生成したプラズマに晒す処理をいう。アンモニアプラズマ処理は以下に示す条件 (1) により行なった。

条件 (1)

使用するガス	: アンモニア (流量 : 70 s c c m)
チャンバ内の真空度	: 200 P a
絶縁基板温度	: 250 °C
高周波電源の出力電力	: 60 W
処理時間	: 15 s e c

[0046] アンモニアフロー処理とは、チャンバに供給されたアンモニアガスを加熱し、窒化シリコン膜の表面を加熱したアンモニアガスに晒す処理をいう。アンモニアフロー処理は以下に示す条件（２）により行なった。

条件（２）

使用するガス : アンモニア（流量：70 s c c m）
チャンバ内の温度 : 220～250℃
チャンバ内の真空度 : 200 P a
処理時間 : 180 s e c

[0047] 窒化シリコン膜の成膜後、微結晶シリコン膜の成膜前に、窒化シリコン膜の表面にアンモニアプラズマ処理またはアンモニアフロー処理を施した T F T 1 0 について、 $V_g - I_d$ 特性（ゲート電圧ードレイン電流特性）を測定した。図 2 は、T F T 1 0 の $V_g - I_d$ 特性を示す図である。図 2 には、次の 4 つの条件で製造した T F T 1 0 の $V_g - I_d$ 特性が記載されている。

（A）アンモニアフロー処理を施した場合

（B）アンモニアプラズマ処理を施した場合

（C）（B）において、さらに n^+ シリコン膜にアンモニアフロー処理を施した場合

（D）アンモニアフロー処理もアンモニアプラズマ処理も施さなかった場合（従来条件）

[0048] T F T 1 0 は n チャネル型であるため、ゲート電極 2 0 に負電圧が印加されたときに、T F T 1 0 はオフ状態になる。しかし、このときソース電極 7 0 a とドレイン電極 7 0 b との間にわずかなオフ電流が流れる。このオフ電流の電流値は、図 2 に示すように、いずれの場合もゲート電極 2 0 に約 -10 V の電圧が印加されたときに、最も小さくなる。しかし、約 -10 V の電圧を印加したときに流れる電流の最小値はそれぞれ異なる。そこで、（D）の場合を基準にして、（A）～（C）の場合を評価する。（D）の場合は、オフ電流の電流値は約 1×10^{-12} A までしか低下しない。

[0049] しかし、（A）の場合には、オフ電流の最小電流値は約 5×10^{-13} A 程度に

まで低下する。(B)の場合には、オフ電流の最小電流値はさらに低下して、約 3×10^{-14} A 程度になる。これらの結果から、窒化シリコン膜の表面にアンモニアフロー処理またはアンモニアプラズマ処理を施せば、オフ電流を低減できることがわかった。また、アンモニアプラズマ処理とアンモニアフロー処理とを比較すると、アンモニアプラズマ処理の方が、オフ電流をより低減できることがわかった。このことから、アンモニアプラズマ処理は、アンモニアフロー処理よりも、窒化シリコン膜の表面に存在する未結合手を終端しやすいと考えられる。なお、図2において、(C)の場合は、窒化シリコン膜の表面にアンモニアプラズマ処理を施すとともに、さらに n^+ シリコン膜(オーミックコンタクト層60a、60b)の表面にもアンモニアフロー処理を施した場合である。この場合も、(B)の場合のように、オフ電流が低下するが、その詳細は後述する。

[0050] 上述のように、窒化シリコン膜の表面にアンモニアプラズマ処理またはアンモニアフロー処理を施すことにより、TFT10のオフ電流を低減することができる理由を次のように考える。図3(a)は、アンモニアプラズマ処理を施す前の窒化シリコン膜の表面を示す模式図であり、図3(b)は、アンモニアプラズマ処理を施した後の窒化シリコン膜の表面を示す模式図である。図3(a)に示すように、窒化シリコン膜に存在するシリコン原子31は、隣接するシリコン原子31と、窒素原子32を介して結合したり、直接結合したりしている。しかし、窒化シリコン膜の表面には、窒素原子32や他のシリコン原子31と結合していないシリコン原子31の未結合手33が存在する。このような窒化シリコン膜をゲート絶縁膜30とするTFT10では、ゲート絶縁膜30の表面に存在する未結合手33を介してオフ電流が流れる。

[0051] アンモニアガスから生成されたプラズマには、 NH_2 イオン35が多く含まれている。そこで、図3(b)に示すように、非晶質膜である窒化シリコン膜の表面をプラズマに晒せば、プラズマ中に含まれる NH_2 イオン35が、窒化シリコン膜の表面に存在する未結合手33と結合し、未結合手33を終端

するので、未結合手 3 3 の数が減少する。その後、チャンネル層となる微結晶シリコン膜を形成しても、窒化シリコン膜とチャンネル層との結晶性の不整合に起因する未結合手の数はほとんど増加しない。これにより、T F T 1 0 に流れるオフ電流を低減することができる。

[0052] なお、アンモニアガスから生成されたプラズマには、 NH_2 イオンだけでなく、Hラジカル、NHラジカル、NHイオンなどが含まれており、それらのラジカルまたはイオンによっても窒化シリコン膜の表面に存在する未結合手 3 3 は終端される。

[0053] また、アンモニアフロー処理では、チャンバ内のアンモニアガスを 2 2 0 ~ 2 5 0 °C に加熱することにより、アンモニア分子内の窒素原子と水素原子との結合 (N-H 結合) が熱エネルギーによって切断されたり、励起されたりする。この結果、 NH_2 イオンなどのイオンや、HラジカルおよびNHラジカルなどのラジカルが生成される。したがって、窒化シリコン膜の表面を、加熱されたアンモニアガスに晒すことにより、これらのイオンまたはラジカルが、窒化シリコン膜の表面に存在する未結合手 3 3 と結合し、多くの未結合手 3 3 を終端する。なお、加熱によって切断される N-H 結合の割合は、加熱温度に依存し、例えば 2 2 0 ~ 2 5 0 °C では、切断される N-H 結合の割合を概算すれば、全 N-H 結合数の約 1 / 1 0 0 0 程度である。

[0054] 次に、非晶質シリコン膜に、アンモニアプラズマ処理を施した場合、またはアンモニアフロー処理を施した場合について説明する。非晶質シリコン膜はプラズマ C V D (Plasma Enhanced Chemical Vapor Deposition) 法によって成膜された膜で、その膜厚は 2 5 n m とする。アンモニアプラズマ処理は以下に示す条件 (3) により行なった。

条件 (3)

使用するガス	: アンモニア (流量 : 1 0 0 s c c m)
チャンバ内の真空度	: 2 0 0 P a
絶縁基板温度	: 2 5 0 °C
高周波電源の出力	: 6 0 W

処理時間 : 60 sec

[0055] また、アンモニアフロー処理は以下に示す条件（４）により行なった。

条件（４）

使用するガス : アンモニア（流量：100 sccm）

チャンバ内の温度 : 220～250℃

チャンバ内の真空度 : 200 Pa

処理時間 : 180 sec

[0056] 図４は、アンモニアプラズマ処理またはアンモニアフロー処理を施した非晶質シリコン膜の屈折率を示す図である。なお、非晶質シリコン膜の屈折率は、エリプソメトリ法によって測定した。

[0057] 図４に示すように、非晶質シリコン膜に何も処理を施していない場合（従来条件）の屈折率は4.225である。これに対して、アンモニアプラズマ処理を施した非晶質シリコン膜の屈折率は4.206であり、アンモニアフロー処理を施した非晶質シリコン膜の屈折率は4.217である。非晶質シリコン膜にアンモニアプラズマ処理またはアンモニアフロー処理を施すことにより、アンモニアプラズマ処理もアンモニアフロー処理も施さない場合に比べて、非晶質シリコン膜の屈折率を小さくすることができる。非晶質シリコン膜の屈折率が小さくなったのは、以下の理由によると考えられる。終端されずに残っていた未結合手、または、未結合手を終端していた水素イオンおよびラジカルがアンモニアガスなどに含まれる水素イオンまたはラジカルなどと反応して水素ガスになって抜けていくことによって発生した未結合手が、非晶質シリコン膜の表面に存在する。これらの未結合手に、 NH_2 イオンや NH イオンなどが結合し、非晶質シリコン膜の表面が窒化されたためと考えられる。このように、非晶質シリコン膜にアンモニアプラズマ処理またはアンモニアフロー処理を施せば、非晶質シリコン膜に存在する未結合手を終端することができる。また、アンモニアプラズマ処理を施した場合とアンモニアフロー処理を施した場合とを比較すると、アンモニアプラズマ処理を施した場合の屈折率がより小さくなっている。このことから、アンモニアプラ

ズマ処理の方が、アンモニアフロー処理よりも、非晶質シリコン膜の未結合手をより多く終端することがわかる。

[0058] 次に、TFT10において、ゲート絶縁膜30となる窒化シリコン膜の表面に条件(1)に示すアンモニアプラズマ処理を施した後に、チャンネル層40となる微結晶シリコン膜を成膜する。さらに、微結晶シリコン膜上にオーミックコンタクト層60a、60bとなるn⁺シリコン膜を成膜した後に、アンモニアフロー処理を施した場合について説明する。アンモニアフロー処理は以下に示す条件(5)により行なった。

条件(5)

使用するガス	: アンモニア (流量: 100 sccm)
チャンバ内の温度	: 220~250℃
チャンバ内の真空度	: 145 Pa
処理時間	: 180 sec

[0059] このような処理を施したTFT10のオフ電流は、図2に示す(C)の場合のようになり、その最小電流値は約 1×10^{-13} Aになる。このことから、(A)や(B)の場合と同様に、オフ電流が低下することがわかった。これにより、TFTのオフ電流を低減するためには、ゲート絶縁膜の表面だけでなく、さらにオーミックコンタクト層60a、60bとなるn⁺シリコン膜にもアンモニアフロー処理を施すことが有効であることがわかった。また、アンモニアフロー処理の代わりに、アンモニアプラズマ処理を施しても同様の結果を得られることがわかった。

[0060] <2. 第1の実施形態>

<2.1 TFTの製造方法>

本発明の第1の実施形態に係るボトムゲート型TFT10の製造方法について説明する。ここでは、アクティブマトリクス型液晶表示装置の製造プロセスにおいて、表示パネルの各画素形成部に設けられたスイッチング素子として機能するTFTを例に挙げ、その製造方法を説明する。しかし、本発明はこれに限定されず、液晶表示装置の表示パネルの周辺に設けられる駆動回

路を構成するTFTの製造にも適用される。

[0061] 図5(a)～図5(d)、図6(e)～図6(g)、および図7(h)～図7(j)は、図1に示すTFT10の各製造工程を示す工程断面図である。これらの図を参照しつつ、TFT10の製造方法を説明する。まず、ガラス基板15上に、スパッタリング法によって、例えば膜厚が100～500nmであり、チタン(Ti)を主成分とする金属膜(図示しない)を成膜する。なお、Tiを主成分とする金属膜の代わりに、タングステン(W)、モリブデン(Mo)、アルミニウム(Al)等を主成分とする金属膜、またはそれらの合金からなる金属膜を成膜してもよい。

[0062] 金属膜の表面に、フォトリソグラフィ法を用いてレジストパターン(図示しない)を形成する。図5(a)に示すように、レジストパターンをマスクにして、金属膜をウエットエッチング法によりエッチングし、ゲート電極20を形成する。その後、レジストパターンを剥離する。なお、ウエットエッチング法の代わりに、ドライエッチング法を用いてゲート電極20を形成してもよい。

[0063] 図5(b)に示すように、ゲート電極20を含むガラス基板15の全体を覆うように、プラズマCVD法を用いて、ゲート絶縁膜30となる窒化シリコン膜を成膜する。窒化シリコン膜の膜厚は、例えば膜厚200～500nmであり、好ましくは350nmである。この場合、窒化シリコン膜を次の条件で成膜する。

成膜原料ガス	:	モノシラン(SiH ₄) (流量10sccm)
		窒素(N ₂) (流量100sccm)
		アンモニア(NH ₃) (流量70sccm)
希釈ガス	:	水素(H ₂) (流量200sccm)
絶縁基板温度	:	250℃
チャンバ内の真空度	:	200Pa
高周波電源の出力	:	125W

[0064] 窒化シリコン膜の表面に存在する未結合手を終端するために、窒化シリコ

ン膜の表面にアンモニアプラズマ処理を施す。アンモニアプラズマ処理の条件は、基礎検討で使用した条件（１）と同じであるので、その説明を省略する。

[0065] なお、アンモニアプラズマ処理の代わりに、アンモニアフロー処理を施してもよい。アンモニアフロー処理の条件は、基礎検討で使用した条件（２）と同じであるので、その説明を省略する。

[0066] 図５（ｃ）に示すように、ゲート絶縁膜３０の表面に、微結晶シリコン膜４１を成膜する。微結晶シリコン膜４１は、ＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）方式または表面波プラズマ方式などの高密度プラズマＣＶＤ装置を用いて成膜される。微結晶シリコン膜４１は、例えば、絶縁基板の温度を３００℃、チャンバ内の真空度を１１０Ｐａ、高周波電源の出力を２５０Ｗ、モノシランガスと水素ガスの流量をそれぞれ３０ｓｃｃｍ、３０００ｓｃｃｍとする条件で成膜される。このようにして形成される微結晶シリコン膜４１の膜厚は、１０～２０ｎｍであり、好ましくは１５ｎｍである。

[0067] 図５（ｄ）に示すように、プラズマＣＶＤ法を用いて、微結晶シリコン膜４１の表面に窒化シリコン膜５１を成膜する。窒化シリコン膜５１の成膜条件は、ゲート絶縁膜３０の成膜条件と膜厚を除いて同じである。窒化シリコン膜５１の膜厚は例えば１５０ｎｍである。次に、窒化シリコン膜５１の表面上であって、微結晶シリコン膜４１を間に挟んでゲート電極２０と対向する位置に、フォトリソグラフィ法によってレジストパターン５５を形成する。

[0068] 図６（ｅ）に示すように、レジストパターン５５をマスクにして、プラズマエッチング法により窒化シリコン膜５１をエッチングする。この結果、微結晶シリコン膜４１の表面の中央にエッチングストッパ層５０が形成される。その後、レジストパターン５５を剥離する。

[0069] 図６（ｆ）に示すように、エッチングストッパ層５０を含むガラス基板１５の全体を覆うように、高密度プラズマＣＶＤ法によって、例えばｎ型不純

物を高濃度に含み、微結晶シリコンからなる n^+ シリコン膜61を成膜する。

n^+ シリコン膜61の膜厚は30～50 nm、好ましくは35 nmである。 n^+ シリコン膜61の成膜には、モノシランガスと水素ガスだけでなく、 n 型不純物をドーピングするためにホスフィン(PH_3)ガスも使用される。

[0070] 次に、 n^+ シリコン膜61内の未結合手を終端するために、 n^+ シリコン膜61にアンモニアフロー処理を施す。アンモニアフロー処理の条件は、基礎検討で使用した条件(5)と同じであるので、その説明を省略する。なお、 n^+ シリコン膜61にアンモニアフロー処理を施す代わりに、アンモニアプラズマ処理を施してもよい。

[0071] 図6(g)に示すように、 n^+ シリコン膜61の表面に、フォトリソグラフィ技術を用いてレジストパターン(図示しない)を形成する。レジストパターンをマスクにして、ドライエッチング法により、 n^+ シリコン膜61と微結晶シリコン膜41とを連続してエッチングする。これにより、 n^+ シリコン層62とチャネル層40が形成される。その後、レジストパターンを剥離する。次に、 n^+ シリコン層62を含むガラス基板15の全体を覆うように、スパッタリング法によってソースメタル膜71を成膜する。ソースメタル膜71は、例えば、膜厚が50～200 nmで、チタンを含む金属膜である。

[0072] 図7(h)に示すように、ソースメタル膜71の表面に、フォトリソグラフィ法を用いて、エッチングストッパ層50の上方に開口部を有するレジストパターン75を形成する。図7(i)に示すように、レジストパターン75をマスクにして、ウエットエッチング法によりソースメタル膜71をエッチングし、ソース電極70aとドレイン電極70bを形成する。なお、ウエットエッチング法の代わりにプラズマエッチング法によって、ソースメタル膜71をエッチングしてもよい。

[0073] さらに、レジストパターン75をマスクにして、プラズマエッチング法により n^+ シリコン層62をエッチングし、エッチングストッパ層50の上面で左右に分離された2つのオーミックコンタクト層60a、60bを形成する。なお、チャネル層40の上面に、窒化シリコンからなるエッチングストッ

パ層 50 が形成されているので、 n^+ シリコン膜 61 のエッチングはエッチングストップパ層 50 によって停止し、チャネル層 40 がエッチングされることはない。このようにして形成されたオーミックコンタクト層 60a はエッチングストップパ層 50 の左上端部からチャネル層 40 の左端部までを覆うように延在し、オーミックコンタクト層 60b はエッチングストップパ層 50 の右上端部からチャネル層 40 の右端部までを覆うように延在する。

[0074] 図 7 (j) に示すように、ソース電極 70a とドレイン電極 70b を含むガラス基板 15 の全体を覆うように、窒化シリコンからなる保護膜 80 を成膜する。保護膜 80 は、プラズマ CVD 法により、モノシランガスとアンモニアガスを含む原料ガスを用いて成膜され、その膜厚は例えば 200 nm である。以上説明した一連の製造工程によって、TFT 10 が製造される。

[0075] < 2. 2 効果 >

以上説明したように、ゲート絶縁膜 30 となる窒化シリコン膜を成膜した後であって、微結晶シリコン膜 41 を成膜する前に、窒化シリコン膜の表面にアンモニアプラズマ処理を施す。これにより、非晶質膜である窒化シリコン膜の表面に存在する未結合手は、プラズマ中に含まれる NH_2 イオンなどのイオンまたは NH ラジカルなどのラジカルによって終端されるので、未結合手は減少する。その後、チャネル層 40 となる微結晶シリコン膜 41 を形成しても、ゲート絶縁膜 30 とチャネル層 40 との結晶性の不整合に起因する未結合手の数はほとんど増加しない。これにより、TFT 10 に流れるオフ電流を低減することができる。

[0076] また、窒化シリコン膜の表面に、アンモニアプラズマ処理を施す代わりに、アンモニアフロー処理を施した場合にも、窒化シリコン膜の表面に存在する未結合手は、加熱されたアンモニアガスに含まれる NH_2 イオンなどのイオンまたは NH ラジカルなどのラジカルによって終端される。これにより、アンモニアプラズマ処理を施した場合と同様に、TFT 10 のオフ電流を低減することができる。

[0077] さらに、ゲート絶縁膜 30 だけでなく、オーミックコンタクト層 60a、

60bとなるn⁺シリコン膜61にも、アンモニアプラズマ処理またはアンモニアフロー処理を施すことにより、n⁺シリコン膜61の結晶粒界に存在する未結合手が終端される。これにより、さらにTFT10のオフ電流を低減することができる。

[0078] アンモニアガスは、高周波電力を印加したり、加熱したりして、未結合手を終端するイオンやラジカルを生成しやすい。これにより、ゲート絶縁膜30上に存在する未結合手の終端を効率的に行なうことができるので、TFT10に流れるオフ電流を容易に低減することができる。

[0079] <3. 第2の実施形態>

本発明の第2の実施形態に係るトップゲート型TFT110の製造方法について説明する。TFT110も、第1の実施形態に係るTFT10と同様に、表示パネルの各画素形成部に設けられたスイッチング素子として機能するTFTを例に挙げ、その製造方法を説明する。しかし、本発明はこれに限定されず、液晶表示装置の表示パネルの周辺に設けられる駆動回路を構成するTFTの製造にも適用される。

[0080] 図8(a)～図8(d)は、TFT110の各製造工程を示す工程断面図である。まず、図8(a)に示すように、ガラス基板115上に、下地絶縁膜120を形成する。下地絶縁膜120は、窒化シリコン膜の上面に酸化シリコン膜を積層した積層絶縁膜である。次に、下地絶縁膜120を覆うように、微結晶シリコン膜131を成膜する。微結晶シリコン膜131は、第1の実施形態の微結晶シリコン膜41と同様に、高密度プラズマCVD装置を用いて成膜される。

[0081] 次に、微結晶シリコン膜131の表面に、アンモニアフロー処理を施す。アンモニアフロー処理は以下に示す条件により行なう。

使用するガス	: アンモニア (流量: 100 sccm)
チャンバ内の温度	: 220～250℃
チャンバ内の真空度	: 145 Pa
処理時間	: 180 sec

- [0082] 図8（b）に示すように、微結晶シリコン膜131をフォトリソグラフィ法によってパターニングし、島状のチャネル層130を形成する。チャネル層を含むガラス基板115の全体を覆うように、プラズマCVD法によって、窒化シリコン膜141を形成する。窒化シリコン膜141上に成膜したチタンなどの高融点金属膜（図示しない）をフォトリソグラフィ法によってパターニングし、ゲート電極150を形成する。
- [0083] 図8（c）に示すように、ゲート電極150をマスクにして、窒化シリコン膜141をエッチングし、ゲート電極150とチャネル層130とによって挟まれたゲート絶縁膜140を形成する。次に、ゲート電極150をマスクにして、イオン注入法などにより、チャネル層130にn型不純物をドーピングする。チャネル層130のうち、n型不純物をドーピングされた領域はそれぞれソース領域130aおよびドレイン領域130bになり、ソース領域130aとドレイン領域130bとによって挟まれた領域はチャネル領域130cになる。
- [0084] 図8（d）に示すように、ガラス基板115の全体を覆うように層間絶縁膜160を形成し、層間絶縁膜160に、ソース領域130aとドレイン領域130bにそれぞれ到達するコンタクトホール170を開口する。次に、チタンなどの高融点金属からなり、コンタクトホール170を介してソース領域130aおよびドレイン領域130bとそれぞれ電氣的に接続されるソース電極180aおよびドレイン電極180bを形成する。次に、ガラス基板115の全体を覆うように、保護膜（図示しない）を成膜する。
- [0085] このようにして形成されたTFT110では、微結晶シリコン膜131をエッチングしたチャネル層130の上面に形成される窒化シリコン膜141は非晶質膜である。基礎検討において説明したように、微結晶シリコン膜131の上面に窒化シリコン膜141を形成した場合、微結晶シリコン膜131の表面に存在する未結合手の多くが終端されずに残る。そこで、微結晶シリコン膜131の成膜後であって、窒化シリコン膜141の成膜前に、微結晶シリコン膜131の表面にアンモニアフロー処理を施し、微結晶シリコン

膜 1 3 1 の表面を窒化する。これにより、微結晶シリコン膜 1 3 1 の表面に存在した未結合手の多くは、プラズマ中に含まれる NH_2 イオンなどのイオンまたはラジカルによって終端されるので、未結合手は減少する。このため、チャネル層 1 3 0 となる微結晶シリコン膜 1 3 1 上に、ゲート絶縁膜 1 4 0 となる窒化シリコン膜を形成しても、チャネル層 1 3 0 とゲート絶縁膜 1 4 0 との結晶性の不整合に起因する未結合手の数はほとんど増加しない。したがって、T F T 1 1 0 に流れるオフ電流を低減することができる。

[0086] なお、T F T 1 1 0 の製造方法において、微結晶シリコン膜 1 3 1 の表面にアンモニアフロー処理を施す代わりに、アンモニアプラズマ処理を施しても、微結晶シリコン膜 1 3 1 の表面に存在する未結合手は終端されるので、T F T 1 1 0 のオフ電流を低減することができる。

[0087] < 5. 第 1 および第 2 の実施形態の変形例 >

第 1 および第 2 の実施形態のゲート絶縁膜 3 0、1 4 0 は、窒化シリコン膜であるとして説明した。しかし、いずれの T F T 1 0、1 1 0 においても、ゲート絶縁膜 3 0、1 4 0 は窒化シリコン膜に限定されることなく、例えば酸窒化シリコン膜 (SiON) などのように、窒素とシリコンを含む絶縁膜であればよい。この場合も、絶縁膜の表面に、上述のアンモニアプラズマ処理やアンモニアフロー処理を施すことにより、T F T 1 0、1 1 0 のオフ電流を低減することができる。

[0088] また、第 1 および第 2 の実施形態のチャネル層 4 0、1 3 0 は、微結晶シリコン膜によって形成されているとして説明した。しかし、チャネル層 4 0、1 3 0 は多結晶シリコン膜によって形成されていてもよい。例えば、T F T 1 0 において、多結晶シリコン膜も結晶性シリコン膜であるので、非晶質膜である窒化シリコン膜の表面に多くの未結合手が形成される。したがって、多結晶シリコン膜を成膜する前に、窒化シリコン膜の表面に上述のアンモニアプラズマ処理やアンモニアフロー処理を施すことにより、窒化シリコン膜上の未結合手を減少させた後に、多結晶シリコン膜を成膜すれば、T F T 1 0 のオフ電流を低減することができる。このように、本発明は、微結晶シ

リコン膜だけでなく、多結晶シリコン膜も含む結晶性のシリコン膜に適用することができる。

[0089] また、第１および第２の実施形態のチャネル層４０、１３０やオーミックコンタクト層６０ａ、６０ｂを構成する半導体材料はシリコンであると説明した。しかし、チャネル層４０、１３０やオーミックコンタクト層６０ａ、６０ｂを、ゲルマニウムシリコンなどの半導体材料で形成してもよい。

[0090] <４．第３の実施形態>

上述の各実施形態において説明した製造方法によって製造されたＴＦＴ１０、１１０は、オフ電流を低減することができる。そこで、このようなＴＦＴ１０、１１０を用いた液晶表示装置の構成について説明する。

[0091] 図９（ａ）は、アクティブマトリクス型液晶表示装置に含まれる液晶パネル２００の構成を示す図であり、図９（ｂ）は、図９（ａ）に示す液晶パネル２００に含まれるＴＦＴ基板２１０の構成を示す図である。図９（ａ）に示すように、液晶パネル２００は、液晶層を挟持するように対向して配置された２枚のガラス基板と、２枚のガラス基板によって挟持された液晶層（図示しない）と、液晶層を封止する封止材２３０とを含む。ガラス基板のうち、ＴＦＴを含む複数の画素形成部がマトリクス状に形成されたガラス基板をＴＦＴ基板２１０といい、ＴＦＴ基板２１０と対向して配置され、カラーフィルタ（Color Filter）等が形成されたガラス基板をＣＦ基板２２０という。

[0092] 図９（ｂ）に示すように、ＴＦＴ基板２１０は、複数の画素形成部２２１を含む。図９（ｂ）には、便宜上１つの画素形成部２２１しか記載されていないが、ＴＦＴ基板２１０には複数の画素形成部２２１がマトリクス状に形成されている。画素形成部２２１には、スイッチング素子２２２として機能するＴＦＴと、スイッチング素子２２２に接続された画素電極２２３とが形成されている。画素形成部２２１の外側の額縁領域には、ゲートドライバ２４０とソースドライバ２５０（ゲートドライバ２４０とソースドライバ２５０をまとめて「駆動回路」ということがある）とが設けられている。ゲート

ドライバ240は、スイッチング素子222をオン／オフさせるタイミングを制御する制御信号をゲート配線GLに出力し、ソースドライバ250は、画素形成部221に画像を表示させる画像信号および画像信号を出力するタイミングを制御する制御信号をソース配線SLに出力する。

[0093] ゲート配線GLを順に活性化して、活性化されたゲート配線GLに接続されたスイッチング素子222をオン状態にすることにより、ソース配線SLに与えられた画像信号はスイッチング素子222を介して、画素電極223に与えられる。画素電極223は、CF基板220に形成された共通電極（図示しない）とともに画素容量を形成し、与えられた画像信号を保持する。この結果、画像信号に応じたバックライト光が画素形成部221を透過し、画像が液晶パネル200に表示される。

[0094] 上述の各実施形態において説明したTFT10、110を用いて画素形成部221のスイッチング素子222を形成すれば、TFT10、110のコンタクト抵抗が小さいので、スイッチング素子222に流れる電流を大きくすることができる。これにより、スイッチング素子222は、ソース配線SLから与えられる画像信号を、短時間で画素容量に充電できるようになるので、画素形成部221の数を増やして液晶パネル200の高精細化を図ることが可能になる。

[0095] また、連続粒界結晶シリコン（Continuous Grain silicon）を用いてゲートドライバ240およびソースドライバ250をTFT基板210上に形成する場合、TFT10、110を用いてゲートドライバ240およびソースドライバ250を構成すれば、ゲートドライバ240およびソースドライバ250の動作速度を速くすることができる。その結果、ゲートドライバ240およびソースドライバ250の回路規模が小さくなるので、液晶パネル200の額縁を小さくできるとともに、液晶表示装置の低消費電力化を図ることができる。

[0096] なお、第1の実施形態に係るTFT10、または第2の実施形態に係るTFT110は、有機EL（Electroluminescence）表示装置やプラズマ表示装

置などの表示装置にも用いることができる。

産業上の利用可能性

- [0097] 本発明は、アクティブマトリクス型液晶表示装置等のような表示装置に適しており、特に、その画素形成部に形成されるスイッチング素子、または、画素形成部を駆動する駆動回路のトランジスタに適している。

符号の説明

- [0098] 10、110…薄膜トランジスタ（TFT）
15、115…ガラス基板（絶縁基板）
20、150…ゲート電極
30…ゲート絶縁膜（窒化シリコン膜）
40、130…チャネル層
130a…ソース領域
130b…ドレイン領域
41…微結晶シリコン膜
60a、60b…オーミックコンタクト層
61…n⁺シリコン膜
140…ゲート絶縁膜
141…窒化シリコン膜
200…液晶パネル
222…スイッチング素子
240…ゲートドライバ
250…ソースドライバ

請求の範囲

[請求項1] 絶縁基板上に、結晶性半導体膜からなる島状のチャンネル層と、前記チャンネル層の導電性を制御するためのゲート電極と、前記ゲート電極と前記チャンネル層との間に設けられ、非晶質窒化半導体膜を含むゲート絶縁膜とを備えた半導体装置の製造方法であって、

前記チャンネル層が形成されるべき前記ゲート絶縁膜、または、前記ゲート絶縁膜が形成されるべき前記チャンネル層のいずれかの表面に存在する未結合手を、窒素を含むガスから生成されたイオンまたはラジカルによって終端する第1の終端工程を含むことを特徴とする、半導体装置の製造方法。

[請求項2] 前記窒素を含むガスから生成されたイオンまたはラジカルは、前記窒素を含むガスに高周波電力を印加することにより生成したプラズマ、または、前記窒素を含むガスを所定の温度に加熱したガスに含まれる、イオンまたはラジカルであることを特徴とする、請求項1に記載の半導体装置の製造方法。

[請求項3] 前記第1の終端工程は、
前記絶縁基板上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜の表面を、前記窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す第1のプラズマ処理工程と、

前記第1のプラズマ処理工程によって処理された前記ゲート絶縁膜上にチャンネル層を形成するチャンネル層形成工程とを含むことを特徴とする、請求項1に記載の半導体装置の製造方法。

[請求項4] 前記第1の終端工程は、
前記絶縁基板上に、前記ゲート電極を覆うように前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜の表面を、前記窒素を含むガスを所定の温度に

加熱したガスに晒す第 1 のガス処理工程と、

前記第 1 のガス処理工程によって処理された前記ゲート絶縁膜上にチャネル層を形成するチャネル層形成工程とを含むことを特徴とする、請求項 1 に記載の半導体装置の製造方法。

[請求項5]

前記チャネル層を覆うように、不純物をドーピングされた結晶性半導体膜を形成する半導体膜形成工程と、

前記不純物をドーピングされた結晶性半導体層の表面を、前記窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す第 2 のプラズマ処理工程と

前記第 2 のプラズマ処理工程によって処理された前記不純物をドーピングされた結晶性半導体膜をパターンニングして、前記チャネル層の両端部上にオーミックコンタクト層をそれぞれ形成するオーミックコンタクト層形成工程とをさらに含むことを特徴とする、請求項 3 または請求項 4 に記載の半導体装置の製造方法。

[請求項6]

前記チャネル層を覆うように、不純物をドーピングされた結晶性半導体膜を形成する半導体膜形成工程と、

前記不純物をドーピングされた結晶性半導体層の表面を、前記窒素を含むガスを所定の温度に加熱したガスに晒す第 2 のガス処理工程と、

前記第 2 のガス処理工程によって処理された前記不純物をドーピングされた結晶性半導体膜をパターンニングして、前記チャネル層の両端部上にオーミックコンタクト層をそれぞれ形成するオーミックコンタクト層形成工程とをさらに含むことを特徴とする、請求項 3 または請求項 4 に記載の半導体装置の製造方法。

[請求項7]

前記第 1 の終端工程は、

前記絶縁基板上に、前記チャネル層を形成するチャネル層形成工程と、

前記チャネル層の表面を、前記窒素を含むガスに高周波電力を印加することにより生成したプラズマに晒す第 3 のプラズマ処理工程と

、

前記第 3 のプラズマ処理工程によって処理された前記チャネル層の上面に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜上に前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする、請求項 1 に記載の半導体装置の製造方法。

[請求項 8] 前記第 1 の終端工程は、

前記絶縁基板上に、前記チャネル層を形成するチャネル層形成工程と、

前記チャネル層の表面を、前記窒素を含むガスを所定の温度に加熱したガスに晒す第 3 のガス処理工程と、

前記第 3 のガス処理工程によって処理された前記チャネル層の上面に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜上に前記ゲート電極を形成するゲート電極形成工程とを含むことを特徴とする、請求項 1 に記載の半導体装置の製造方法。

[請求項 9] 前記窒素を含むガスはアンモニアガスであることを特徴とする、請求項 1 に記載の半導体装置の製造方法。

[請求項 10] 前記結晶性半導体膜は微結晶シリコン膜であり、
前記ゲート絶縁膜は非晶質窒化シリコン膜であることを特徴とする、請求項 1 に記載の半導体装置の製造方法。

[請求項 11] 前記結晶性半導体膜は微結晶シリコン膜であり、
前記ゲート絶縁膜は非晶質酸窒化シリコン膜であることを特徴とする、請求項 1 に記載の半導体装置の製造方法。

[請求項 12] 前記不純物をドーピングされた結晶性半導体膜は、不純物をドーピングされた微結晶シリコン膜であることを特徴とする、請求項 5 または請求項 6 に記載の半導体装置の製造方法。

[請求項 13] 絶縁基板上に複数の半導体装置を備えた表示装置であって、


前記半導体装置は、請求項 1 ～ 12 のいずれか 1 項に記載の半導体装置の製造方法によって製造されたことを特徴とする、表示装置。

[請求項14]


絶縁基板上に複数の半導体装置を備えた表示装置の製造方法であって、

前記表示装置の製造方法は、請求項 1 ～ 12 のいずれか 1 項に記載の半導体装置の製造方法によって前記半導体装置を製造する工程を含むことを特徴とする、表示装置の製造方法。

[図1]




[図2]




[図3]

(a)



(b)




[図4]

非晶質シリコン膜の膜厚：25 nm


非晶質シリコン膜の表面処理	非晶質シリコン膜の屈折率 (エリプソメータで測定)
アンモニアプラズマ処理	4.206
アンモニアフロー	4.217
表面処理なし（従来例）	4.225

[図5]


(a)




(b)



(c)




(d)




[図6]


(e)



(f)




(g)




[図7]


(h)



(i)




(j)




[図8]


(a)




(b)



(c)




(d)




[図9]

(a)



(b)



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/053819

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/336(2006.01)i, G02F1/1368(2006.01)i, G09F9/30(2006.01)i,
H01L29/786(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/336, G02F1/1368, G09F9/30, H01L29/786

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2011
Kokai Jitsuyo Shinan Koho	1971-2011	Toroku Jitsuyo Shinan Koho	1994-2011

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2009-302525 A (Semiconductor Energy Laboratory Co., Ltd.), 24 December 2009 (24.12.2009), entire text; all drawings (Family: none)	1-4, 9-14 5-8, 13, 14
X Y A	JP 6-177155 A (Sony Corp.), 24 June 1994 (24.06.1994), paragraphs [0022] to [0046]; fig. 1 to 3 (Family: none)	1, 2, 4, 8-10, 13, 14 3, 7, 8, 13, 14 3, 5-7, 11, 12
X Y A	JP 2000-208775 A (Frontec Inc.), 28 July 2000 (28.07.2000), paragraphs [0004] to [0023]; fig. 1 to 4 & US 6639279 B1 fig. 1 to 4 & KR 10-2000-0052527 A	1, 2, 7, 9, 10 3, 13, 14 4-6, 8, 11, 12

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
18 May, 2011 (18.05.11)

Date of mailing of the international search report
31 May, 2011 (31.05.11)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/053819

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 8-293471 A (Sony Corp.), 05 November 1996 (05.11.1996), paragraphs [0046] to [0047]; fig. 9, 10 (Family: none)	5, 6

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/053819

Box No. II Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)

This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:

1. ☐ Claims Nos.:
because they relate to subject matter not required to be searched by this Authority, namely:

2. ☐ Claims Nos.:
because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:

3. ☐ Claims Nos.:
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).

Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)

This International Searching Authority found multiple inventions in this international application, as follows:
See extra sheet.

1. ☐ As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. ☒ As all searchable claims could be searched without effort justifying additional fees, this Authority did not invite payment of additional fees.
3. ☐ As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:

4. ☐ No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:

Remark on Protest

- ☐ The additional search fees were accompanied by the applicant's protest and, where applicable, the payment of a protest fee.
- ☐ The additional search fees were accompanied by the applicant's protest but the applicable protest fee was not paid within the time limit specified in the invitation.
- ☐ No protest accompanied the payment of additional search fees.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/053819

Continuation of Box No.III of continuation of first sheet (2)

In order that a group of inventions set forth in claims comply with the requirement of unity, it is required that a special technical feature for so linking the group of inventions as to form a single general inventive concept is present, but, the inventions set forth in claims 1 - 14 are considered to be linked one another by the matter set forth in claim 1.

However, the above-said matter cannot be a special technical feature, since said matter is described in the prior art documents: JP 2009-302525 A (Semiconductor Energy Laboratory Co., Ltd.), 24 December 2009 (24.12.2009), entire text and all drawings; JP 6-177155 A (Sony Corp.), 24 June 1994 (24.06.1994), [0022] - [0046] and fig. 1 - 3; and JP 2000-208775 A (Frontec Inc.), 28 July 2000 (28.07.2000), [0004] - [0023] and fig. 1 - 4.

Consequently, among a group of inventions set forth in claims 1 - 14, there is no special technical for so linking the inventions as to form a single general inventive concept. Therefore, it is obvious that the group of inventions set forth in claims 1 - 14 does not comply with the requirement of unity of invention.

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L21/336(2006.01)i, G02F1/1368(2006.01)i, G09F9/30(2006.01)i, H01L29/786(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L21/336, G02F1/1368, G09F9/30, H01L29/786

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 1 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 1 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 1 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2009-302525 A (株式会社半導体エネルギー研究所) 2009. 12. 24, 全文及び全図 (ファミリーなし)	1-4, 9-14 5-8, 13, 14
X Y A	JP 6-177155 A (ソニー株式会社) 1994. 06. 24, 【0022】 - 【0046】 及び図 1-3 (ファミリーなし)	1, 2, 4, 8-10, 13, 14 3, 7, 8, 13, 14 3, 5-7, 11, 12

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

1 8 . 0 5 . 2 0 1 1

国際調査報告の発送日

3 1 . 0 5 . 2 0 1 1

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目 4 番 3 号

特許庁審査官 (権限のある職員)

松本 陶子

4 L

4 4 2 9

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 9 8

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y A	JP 2000-208775 A (株式会社フロンテック) 2000. 07. 28, 【0004】 - 【0023】 及び図 1-4 & US 6639279 B1 FIG. 1-4 & KR 10-2000-0052527 A	1, 2, 7, 9, 10 3, 13, 14 4-6, 8, 11, 12
Y	JP 8-293471 A (ソニー株式会社) 1996. 11. 05, 【0046】 - 【0047】 及び図 9, 10 (ファミリーなし)	5, 6

第Ⅱ欄 請求の範囲の一部の調査ができないときの意見（第1ページの2の続き）

法第8条第3項（P C T 17条(2)(a)）の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。

1. ☐ 請求項 _____ は、この国際調査機関が調査をすることを要しない対象に係るものである。
つまり、
2. ☐ 請求項 _____ は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3. ☐ 請求項 _____ は、従属請求の範囲であってP C T 規則6.4(a)の第2文及び第3文の規定に従って記載されていない。

第Ⅲ欄 発明の単一性が欠如しているときの意見（第1ページの3の続き）

次に述べるようにこの国際出願に二以上の発明があるところの国際調査機関は認めた。
（特別ページ）参照

1. ☐ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求項について作成した。
2. ☒ 追加調査手数料を要求するまでもなく、すべての調査可能な請求項について調査することができたので、追加調査手数料の納付を求めなかった。
3. ☐ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったため、この国際調査報告は、手数料の納付のあった次の請求項のみについて作成した。
4. ☐ 出願人が必要な追加調査手数料を期間内に納付しなかったため、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求項について作成した。

追加調査手数料の異議の申立てに関する注意

- ☐ 追加調査手数料及び、該当する場合には、異議申立手数料の納付と共に、出願人から異議申立てがあった。
- ☐ 追加調査手数料の納付と共に出願人から異議申立てがあったが、異議申立手数料が納付命令書に示した期間内に支払われなかった。
- ☐ 追加調査手数料の納付はあったが、異議申立てはなかった。

請求項に記載されている一群の発明が単一性の要件を満たすためには、その一群の発明を単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴の存在が必要であるところ、請求項 1-14 に記載されている一群の発明は、請求項 1 に記載された点で連関していると認められる。

しかしながら、この事項は先行技術文献、JP 2009-302525 A (株式会社半導体エネルギー研究所) 2009. 12. 24, 全文及び全図、JP 6-177155 A (ソニー株式会社) 1994. 06. 24, 【0022】 - 【0046】 及び図 1-3、JP 2000-208775 A (株式会社フロンテック) 2000. 07. 28, 【0004】 - 【0023】 及び図 1-4 に記載されているため、特別な技術的特徴とはなり得ない。

そうすると、請求項 1-14 に記載されている一群の発明の間には、単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴は存しないこととなる。そのため、請求項 1-14 に記載されている一群の発明が発明の単一性の要件を満たしていないことは明らかである。