



(19)
Bundesrepublik Deutschland
Deutsches Patent- und Markenamt

(10) **DE 603 18 445 T2** 2009.01.15

(12) **Übersetzung der europäischen Patentschrift**

(97) **EP 1 520 294 B1**

(51) Int Cl.⁸: **H01L 21/331** (2006.01)

(21) Deutsches Aktenzeichen: **603 18 445.6**

(86) PCT-Aktenzeichen: **PCT/FR03/02057**

(96) Europäisches Aktenzeichen: **03 762 728.8**

(87) PCT-Veröffentlichungs-Nr.: **WO 2004/006323**

(86) PCT-Anmeldetag: **02.07.2003**

(87) Veröffentlichungstag

der PCT-Anmeldung: **15.01.2004**

(97) Erstveröffentlichung durch das EPA: **06.04.2005**

(97) Veröffentlichungstag

der Patenterteilung beim EPA: **02.01.2008**

(47) Veröffentlichungstag im Patentblatt: **15.01.2009**

(30) Unionspriorität:

0208453 05.07.2002 FR

(84) Benannte Vertragsstaaten:

AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LI, LU, MC, NL, PT, RO, SE, SI, SK, TR

(73) Patentinhaber:

Commissariat à l'Energie Atomique, Paris, FR

(72) Erfinder:

CLAVELIER, Laurent, F-38400 SAINT MARTIN D'HERES, FR; JALAGUIER, Eric, F-38450 SAINT MARTIN D'URIAGE, FR

(74) Vertreter:

Grünecker, Kinkeldey, Stockmair & Schwanhäusser, 80802 München

(54) Bezeichnung: **DÜNNSCHICHT HALBLEITERANORDNUNG, BESONDERS LEISTUNGSANORDNUNG, UND VERFAHREN ZU DEREN HERSTELLUNG**

Anmerkung: Innerhalb von neun Monaten nach der Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents kann jedermann beim Europäischen Patentamt gegen das erteilte europäische Patent Einspruch einlegen. Der Einspruch ist schriftlich einzureichen und zu begründen. Er gilt erst als eingelegt, wenn die Einspruchsgebühr entrichtet worden ist (Art. 99 (1) Europäisches Patentübereinkommen).

Die Übersetzung ist gemäß Artikel II § 3 Abs. 1 IntPatÜG 1991 vom Patentinhaber eingereicht worden. Sie wurde vom Deutschen Patent- und Markenamt inhaltlich nicht geprüft.

Beschreibung

TECHNISCHES GEBIET

[0001] Die vorliegende Erfindung betrifft eine elektronische Dünnschichtvorrichtung, insbesondere eine Dünnschicht-Mikroelektronik-Leistungsvorrichtung, sowie ein Herstellungsverfahren dieser Vorrichtung.

[0002] Ihr Anwendungsgebiet sind die Steuervorrichtungen von Elektromotoren und von Spannungswandlern.

[0003] Die Dünnschicht-Mikroelektronik-Leistungsvorrichtungen, oder Dünnschicht-Mikroelektronik-Baukomponenten sind auf Halbleitersubstraten ausgebildete Strukturen. Sie werden generell als Schalter verwendet, um Energiewandlungsbauteile zu realisieren.

[0004] Die meisten dieser Komponenten haben eine vertikale Struktur: in einer Komponente dieser Art fließt der Strom zwischen der Vorderseite und der Rückseite des Substrats, auf dem sie ausgebildet ist.

[0005] Eine Baukomponente ist durch zwei Hauptparameter gekennzeichnet:

- ihre Spannungsfestigkeit, die von der Dicke und von der Resistivität des Substrats abhängt, auf dem sie ausgebildet ist, und
- ihr Stromgrößenmaß (calibre en courant), das von der aktiven Oberfläche der Komponente abhängt, wobei diese Oberfläche aus Kostengründen kleinstmöglich ist.

[0006] Man klassiert die Leistungskomponenten in zwei Kategorien, abhängig von ihrem Leitungstyp:

- die Kategorie der unipolaren Leitungskomponenten, wo nur ein Trägertyp an dem Stromfluss beteiligt ist. Dieser Typ umfasst zum Beispiel die MOS-Transistoren, und
- die Kategorie der bipolaren Leitungskomponenten, wo beide Trägertypen an der Leitung beteiligt sind. Diese Kategorie umfasst zum Beispiel die IGBT ("Isolated-Gate Bipolar Transistor" oder Bipolartransistor mit isolierter Gateelektrode).

[0007] Einer der Aspekte der Optimierung einer Leistungskomponente besteht darin, ihre gegebenen Stromspannungs- und -dichtegrößenmaßverluste zu reduzieren. Man unterscheidet vier Arten von Verlusten:

- die beim Übergang vom nichtleitenden Zustand in den leitenden Zustand entstehenden Verluste, OFF=>ON-Verluste genannt, die größtenteils durch komponentenexterne Elemente verursacht werden (Schaltung),
- die durch den leitenden Zustand verursachten Verluste, ON-Zustand-Verluste oder statische ON-Verluste genannt, deren Abnahme (mit festem Stromgrößenmaß) erfordert, den Spannungsabfall an den Anschlüssen der betreffenden Komponente zu reduzieren, wenn diese Strom führt, was darauf hinausläuft, ihren ON-Widerstand, R_{on} genannt (Widerstand im leitenden Zustand) zu reduzieren,
- die beim Übergang vom leitenden Zustand in den nichtleitenden Zustand entstehenden Verluste, ON=>OFF-Verluste genannt, und
- die durch den nichtleitenden Zustand verursachten Verluste, OFF-Zustand-Verluste oder statische OFF-Verluste genannt, die im Verhältnis zu den anderen Verlusten vernachlässigbar sind.

[0008] In der vorliegenden Erfindung interessiert man sich für die Reduzierung der statischen ON-Verluste und der ON=>OFF-Umschaltverluste, insbesondere bei den bipolaren Komponenten (zum Beispiel IGBT).

[0009] Wie man gesehen hat, muss man, um die Verluste im ON-Zustand einer Leistungskomponente (mit festgelegtem Stromgrößenmaß) zu reduzieren, muss man den Spannungsabfall an den Anschlüssen dieser Komponente reduzieren, wenn diese Strom führt. Dies läuft darauf hinaus, den ON-Widerstand (R_{on}) dieser Komponente zu reduzieren.

[0010] Um diesen Widerstand R_{on} zu reduzieren, gibt es vier Möglichkeiten:

- Man kann die Dicke des Substrats der Komponente reduzieren; man braucht höchstens 0,1 μm Dicke pro Volt Spannungsfestigkeit, das heißt 60 μm Dicke für eine Komponente, deren Spannungsfestigkeit 600 V beträgt.

Gegenwärtig wird die Dickenreduzierung durch das Problem der mechanischen Festigkeit konterkariert: je dünner die Substratplatte ist, desto zerbrechlicher ist sie.

- Man kann die aktive Stromdurchgangsfläche erhöhen. Dies führt zu einer Verteuerung; man ist also vielmehr bemüht, die Fläche der aktiven Zone maximal zu reduzieren.

- Man kann die Resistivität des Substrats reduzieren; bei gegebener Spannungsfestigkeit gibt es ein Resistivitätsoptimum des Substrats.
- Man kann die Injektion der Minoritätsträger in die schwach dotierte Zone der Komponente erhöhen. Im Falle einer IGBT-Komponente genügt es, dazu auf der Rückseite dieser Komponente eine stark dotierte P⁺-Schicht zu erzeugen. Aber dies geschieht auf Kosten (einer Erhöhung) der ON=>OFF-Umschaltverluste. Man muss also einen Kompromiss zwischen den Kennwerten im ON-Zustand und den Kennwerten der ON=>OFF-Umschaltung finden.

[0011] Um simultan die Verluste im ON-Zustand und die ON=>OFF-Umschaltverluste zu reduzieren, kann man wie folgt vorgehen:

- die Dicke des Substrats auf ein Minimum zu reduzieren, das bestimmt wird durch das Kriterium der Spannungsfestigkeit, und
- die Injektion durch die Rückseite zu optimieren, indem man den besten Kompromiss zwischen den ON=>OFF-Verlusten und dem ON-Spannungsabfall wählt.

[0012] Diese Kompromiss wird durch die Art der Anwendung diktiert, bei der man die Leistungskomponente verwenden will. Man wählt für die Injektion durch die Rückseite die untere Grenze, ohne die Kennwerte im leitenden Zustand oder ON-Zustand der Komponente zu verschlechtern. Man realisiert einfach einen weniger effizienten Emitter.

[0013] Anzumerken ist, dass die vorliegende Erfindung auch die Herstellung unipolarer Komponenten und bipolarer Komponenten auf ultradünnen Platten betrifft, deren Herstellung Bearbeitungsschritte von der Rückseite dieser Platten erfordert (zum Beispiel Lithographien, Ätzungen, Implantationen).

STAND DER TECHNIK

[0014] Bekannt ist, eine Leistungskomponente auf einem massiven "Standardsubstrat" (im Englischen "bulk") auszubilden. Dieses Letztere ist ursprünglich homogen: die Dotierung ist in jedem Punkt dieses Substrats identisch.

[0015] Die Dicke des Substrats wird nicht für die erwünschte Spannungsfestigkeit optimiert. Zum Beispiel würde in elektrischer Hinsicht für eine Komponente des Typs 600 V ein Substrat mit einer Dicke von 60 µm genügen anstatt der üblicherweise verwendeten Dicken von mehr als 200 µm.

[0016] Die Verluste im ON-Zustand können reduziert werden, indem man einen Emitter von höher Effizienz auf Kosten der Reduzierung der ON=>OFF-Verluste bildet, oder umgekehrt.

[0017] Die Verwendung von massiven "Standardsubstraten" zwingt also, einen Kompromiss zu finden zwischen der Reduzierung der ON-Verluste und der Reduzierung der ON=>OFF-Verluste.

[0018] Bekannt ist auch, ein Substrat am Ende des Herstellungsverfahrens einer Leistungskomponente auf diesem Substrat dünner zu machen. Man erhält also eine Komponente auf einer ultradünnen Platte.

[0019] Man beginnt das Verfahren mit einer Standardplatte, deren Dicke größer als 300 µm ist, dann macht man diese Platte von der Rückseite her dünner, bis man die gewünschte Dicke erreicht hat, zum Beispiel 70 µm für Substrate von 150 µm Durchmesser. Dann führt man die Rückseitenschritte durch, wobei man sich bemüht, ihre Anzahl minimal zu halten.

[0020] Indem man die Dotierungen der Rückseite und die Temperungen optimiert, kann man einen Emitter herstellen, dessen Effizienz ausreichend groß ist, um Ron nicht zu verschlechtern, und ausreichend klein, um die ON=>OFF-Verluste zu reduzieren.

[0021] Zu diesem Thema kann man die folgenden Dokumente konsultieren:

- T. LASKA, M. MATSCHITSCH et W. SCHOLZ, "Ultra-thin wafers technology for new 600 V-NPT-IGBT", ISPSD'1997, 1997, Seiten 361 bis 364
- T. LASKA, M. MUNZER, F. PFIRSCH, C. SCHAEFFER und T. SCHMIDT, "The Field Stop IGBT (FS IGBT), a new power device concept with a great improvement potential", ISPSD'2000, Mai 2000, Seiten 355 bis 358.

[0022] Diese Technik der Plattenverdünnung am Ende des Verfahrens ermöglicht, dünne Platten mit einem Emitter von geringer Effizienz zu erhalten, dessen P⁺-Schicht mit einer schwachen implantierten Dosis und ei-

ner schwachen Diffusion hergestellt wird, was gleichzeitig die statischen ON-Verlust und die dynamischen ON=>OFF-Verluste reduziert.

[0023] Jedoch wird die Anwendung dieser Technik durch die Festigkeit der Platten begrenzt: je dünner die Platten desto geringer ihre mechanische Festigkeit.

[0024] Die Anwender dieser Technik sind also gegenwärtig bei den 6"-Wafern auf eine Dicke von 70 µm begrenzt. Sie können keine 8"-Wafer verwenden und dabei diese Dicke von 79 µm beibehalten.

[0025] Außerdem kann man zur Reduzierung der "elektrischen Dicke" (das heißt der elektrisch aktiven Dicke) einer Leistungskomponente diese Komponente auf einem epitaxierten Substrat ausbilden.

[0026] Es handelt sich um eine stark resistive Schicht von geringer Dicke, abgeschieden auf einem stark dotierten Halbleitersubstrat, wobei die Leistungskomponente auf der stark resistiven Seite des Substrats ausgebildet wird.

[0027] Diese Technik ermöglicht, den Spannungsabfall und folglich die Verluste im ON-Zustand beim Passieren des Stroms zu reduzieren, denn die resistive Schicht ist von geringer Dicke (wobei diese letztere für die erwünschte Spannungsfestigkeit optimiert ist).

[0028] Aber diese Technik ermöglicht nicht, die ON=>OFF-Umschaltverluste zu reduzieren, denn der Emitter der Rückseite umfasst eine sehr dicke und stark dotierte P⁺-Sohle". Dies hat eine starke Injektion von Minoritätsträgern in die schwach dotierte Zone zur Folge und führt zu langen ON=>OFF-Umschaltzeiten und folglich starken Verlusten.

[0029] Um diese Injektion auf der Rückseite zu reduzieren, kann bei der Herstellung des Substrats eine N-Zone eingefügt werden, direkt über der P⁺-Zone. Man erhält dann einen P⁺/N-Übergang, der weniger Minoritätsträger in die N-Zone injiziert als wenn man einen P⁺/N⁻-Übergang hätte.

[0030] Anzumerken ist, dass diese Technik manchmal bei der Herstellung von Komponenten auf Standardplatten oder dünnen Platten benutzt wird.

[0031] Die Technik, bei der Epitaxie-Substrate (substrats epi) verwendet werden, ermöglicht also, die ON-Verluste zu reduzieren, führt aber zu relativ hohen ON=>OFF-Verlusten.

[0032] Der dargestellte Stand der Technik ist in den [Fig. 1](#) bis [Fig. 3](#) sehr schematisch dargestellt.

[0033] Die ein massives "Standard"-Halbleitersubstrat verwendende Technik ist sehr schematisch in der [Fig. 1](#) dargestellt, wo man dieses Substrat **2** sieht, in dem eine Leistungskomponente **4** mit vertikaler Struktur ausgebildet ist. Diese Komponente umfasst in das Substrat implantierte Zonen.

[0034] Zum Beispiel, davon ausgehend, dass das Substrat **2** vom Typ N ist, ist eine Zone **6** vom Typ P in die Vorderseite dieses Substrats implantiert, sind in diese Zone **6** mehrere Zonen **8** des Typs N implantiert, und ist eine weitere P-Typ-Zone **10** von geringer Dicke in die Rückseite des Substrats implantiert.

[0035] In der [Fig. 1](#) symbolisiert die Referenz **12** den Zonen **6** und **8** zugeordnete elektrische Kontakte und die Referenz **14** symbolisiert einen der Zone **10** zugeordneten elektrischen Kontakt.

[0036] Die Technik, die ein Halbleitersubstrat benutzt, das man am Ende des Herstellungsprozesses der Komponente dünner macht, ist in der [Fig. 2](#) sehr schematisch dargestellt, wo man dieses Substrat **16** sowie diese Komponente **4** sieht, deren Struktur mit der identisch ist, die weiter oben mit Bezug auf die [Fig. 1](#) beschrieben wurde, die aber in diesem Substrat **16** ausgebildet ist.

[0037] Die ein epitaxiertes Halbleitersubstrat benutzende Technik ist in der [Fig. 3](#) sehr schematisch dargestellt, wo man ein Halbleitersubstrat zum Beispiel vom Typ P⁺ sieht, das eine sehr geringe Resistivität hat und auf seiner Vorderseite eine Zone **20** vom Typ N aufweist.

[0038] Auf dieser Zone **20** wird durch Epitaxie eine Halbleiterzone **22** des Typs N von geringer Dicke erzeugt. Die Leistungskomponente **24**, die auf dem Epitaxie-Substrat (substrat epi) ausgebildet ist, umfasst in dieser Zone **22**, auf der Seite der Vorderseite dieser letzteren, eine implantierte Zone **26** des Typs P und mehrere

Zonen **28** des Typs N^+ , die in diese Zone **26** implantiert sind.

[0039] In der [Fig. 3](#) symbolisiert die Referenz **30** den Zonen **26** und **28** zugeordnete elektrische Kontakte und die Referenz **32** symbolisiert einen elektrischen Kontakt, der auf der Rückseite des Substrats **18** ausgebildet ist.

OFFENBARUNG DER ERFINDUNG

[0040] Die vorliegende Erfindung hat die Aufgabe, die weiter oben in Bezug auf diese drei bekannten Techniken genannten Nachteile zu beseitigen.

[0041] Sie umfasst vor allem eine elektronische Vorrichtung mit einem aktiven Teil, eine erste Dünnschicht aus einem Halbleitermaterial, in der dieser aktive Teil ausgebildet ist, und ein Substrat, das aus einem elektrisch leitfähigen Material ist, wobei diese Vorrichtung dadurch gekennzeichnet ist, dass sie außerdem eine Trägerrekombinationszone umfasst, die sich zwischen dem Substrat und der ersten Dünnschicht befindet und die auch einen ohmschen elektrischen Kontakt zwischen diesem Substrat und dieser ersten Dünnschicht gewährleistet.

[0042] Nach einer bevorzugten Realisierungsart der erfindungsgemäßen Vorrichtung ist die Trägerrekombinationszone eine zweite Dünnschicht aus einem elektrisch leitfähigen Material, die eine elektrisch leitfähige Klebung bzw. Haftung zwischen dem Substrat und der ersten Dünnschicht gewährleistet.

[0043] Nach einer besonderen Realisierungsart der erfindungsgemäßen Vorrichtung werden die beiden Seiten der ersten Dünnschicht bearbeitet, um aktive Zonen der Vorrichtung zu bilden.

[0044] Das Material, aus dem die Trägerrekombinationszone ist, kann ein Metall sein.

[0045] Als Variante kann das Material, aus dem die Trägerrekombinationszone ist, eine Halbleiter/Metall-Legierung sein.

[0046] Diese Legierung, aus der die Trägerrekombinationszone ist, wird vorzugsweise so gewählt, dass sie stabil ist gegenüber Materialien, aus denen jeweils das Substrat und die erste Dünnschicht sind.

[0047] Das Material, aus dem das Substrat ist, kann ein stark dotierter Halbleiter sein, insbesondere stark dotiertes Silicium.

[0048] In dem Fall, wo das Material, aus dem die Trägerrekombinationszone ist, ein Metall ist und dieses Metall so gewählt wird, dass es bei der Realisierung des ohmschen elektrischen Kontakts eine stabile Legierung bildet mit dem stark dotierten Halbleiter, aus dem das Substrat ist, und mit dem Halbleitermaterial, aus dem die erste Dünnschicht ist.

[0049] Als Variante ist das Material, aus dem das Substrat ist, ein Metall.

[0050] In diesem Fall kann die Trägerrekombinationszone aus demselben Material wie das Substrat sein und durch einen Teil dieses Substrats gebildet werden.

[0051] Die vorliegende Erfindung betrifft auch ein Verfahren zur Herstellung einer elektronischen Vorrichtung, wobei dieses Verfahren dadurch gekennzeichnet ist, dass es die folgenden Schritte umfasst:

- man bildet in einem Standardhalbleitersubstrat auf der Vorderseite dieses Standardhalbleitersubstrats einen Teil der Vorrichtung aus,
- man befestigt einen Bearbeitungsträger an der Vorderseite des Substrats,
- man macht das Standardhalbleitersubstrat von seiner Rückseite her dünner, um es in eine Dünnschicht zu verwandeln,
- man bildet in dem auf diese Weise verwandelten Standardhalbleitersubstrat auf der Rückseite dieses Standardhalbleitersubstrats einen anderen Teil aus,
- man scheidet auf der Rückseite dieses Standardhalbleitersubstrats und/oder auf einer Seite eines elektrisch leitfähigen Substrats eine Dünnschicht ab, gebildet durch ein Metall oder eine Metall/Halbleiter-Legierung,
- man realisiert mittels der aus Metall oder Metall/Halbleiter-Legierung gebildeten Dünnschicht eine elektrisch leitfähige Klebung bzw. Haftung zwischen dem elektrisch leitfähigen Substrat und der Dünnschicht,

in die man das Standardhalbleitersubstrat verwandelt hat, und
 – man entfernt den Bearbeitungsträger.

[0052] Die vorliegende Erfindung betrifft außerdem ein Verfahren zur Herstellung einer elektronischen Vorrichtung, wobei dieses Verfahren dadurch gekennzeichnet ist, dass es die folgenden Schritte umfasst:

- man bildet in einem Standardhalbleitersubstrat auf der Rückseite dieses Standardhalbleitersubstrats einen Teil aus,
- man scheidet auf der Rückseite dieses Standardhalbleitersubstrats und/oder auf einer Seite eines elektrisch leitfähigen Substrats eine Dünnschicht ab, gebildet durch ein Metall oder eine Metall/Halbleiter-Legierung,
- man realisiert mittels der aus Metall oder Metall/Halbleiter-Legierung gebildeten Dünnschicht eine elektrisch leitfähige Klebung bzw. Haftung zwischen dem elektrisch leitfähigen Substrat und dem Standardhalbleitersubstrat,
- man macht das Standardhalbleitersubstrat von seiner Vorderseite her dünner, um es in eine Dünnschicht zu verwandeln, und
- man bildet in dem auf diese Weise verwandelten Standardhalbleitersubstrat auf der Vorderseite dieses Standardhalbleitersubstrats einen anderen Teil aus.

[0053] Außerdem kann man auf der Dünnschicht, in die das Standardhalbleitersubstrat verwandelt worden ist, und auf dem elektrisch leitfähigen Substrat elektrische Kontakte der Vorrichtung ausbilden.

[0054] Das elektrisch leitfähige Substrat kann aus einem Material sein, das ausgewählt wird unter den stark dotierten Halbleitern, insbesondere das stark dotierte Silicium, und den Leitern, insbesondere die Metalle.

[0055] Insbesondere kann das elektrisch leitfähige Substrat aus einem Material sein, das ausgewählt wird unter den stark dotierten Halbleitern, insbesondere das stark dotierte Silicium, wobei das Metall oder die Metall/Halbleiter-Legierung so ausgewählt wird, dass es bzw. sie nach einer auf die elektrisch leitfähige Klebung folgenden Temperung eine stabile Legierung bildet mit dem Material, aus dem das elektrisch leitfähige Substrat gemacht ist, und mit dem Material, aus dem das Standardhalbleitersubstrat gemacht ist.

[0056] Vorzugsweise geht dem Schritt der elektrisch leitfähigen Klebung ein Schritt zur Vorbereitung wenigstens einer der beiden durch die elektrisch leitfähige Klebung zusammenzufügenden Seiten bzw. Flächen voraus, um diese Klebung zu begünstigen.

[0057] Ebenfalls vorzugsweise wird die elektrisch leitfähige Klebung bzw. Haftung ausgewählt unter Lotung, Thermokompression und Molekularadhäsion.

KURZBESCHREIBUNG DER ZEICHNUNGEN

[0058] Die vorliegende Erfindung wird besser verständlich durch die Lektüre der nachfolgenden Beschreibung von nur beispielartigen und keinesfalls einschränkenden Realisierungsbeispielen, die sich auf die beigefügten Zeichnungen beziehen:

- die schon beschriebenen [Fig. 1](#) bis [Fig. 3](#) veranschaulichen sehr schematisch bekannte Techniken zur Herstellung von Leistungsvorrichtungen jeweils auf einem massiven Standardsubstrat ([Fig. 1](#)), einem am Verfahrensende dünner gemachten Substrat ([Fig. 2](#)) und einem epitaxierten Substrat ([Fig. 3](#)),
- die [Fig. 4](#) ist eine schematische Schnittansicht einer besonderen Realisierungsart der erfindungsgemäßen Vorrichtung, und
- die [Fig. 5A](#) bis [Fig. 5D](#) veranschaulichen schematisch diverse Schritte einer besonderen Anwendungsart des erfindungsgemäßen Verfahrens.

DETAILLIERTE DARSTELLUNG BESONDERER REALISIERUNGSARTEN

[0059] Nach einem erfindungskonformen Verfahren bildet man eine elektronische Komponente, insbesondere eine Leistungskomponente, in einer Halbleiterdünnschicht aus. Man begrenzt also die Dicke der Komponente auf die einer Dünnschicht (Dicke $\leq 200 \mu\text{m}$ und typisch ungefähr $50 \mu\text{m}$ oder weniger).

[0060] Man überträgt anschließend diese Schicht durch eine elektrisch leitfähige Klebung auf ein Substrat mit einer doppelten Funktion: Aufrechterhaltung der mechanischen Festigkeit des Ganzen und Kontaktaufnahme an der Rückseite der Komponente, ohne in die Funktionsweise dieser letzteren zu intervenieren.

[0061] Es wird also ein Verfahren zur Herstellung von Leistungskomponenten vorgeschlagen, deren elektrische Dicke gering ist, typisch 50 µm, mit doppelseitiger Bearbeitung und standardmäßiger mechanischer Dicke, typisch in der Größenordnung von 500 µm bei einem bearbeiteten Substrat von 100 mm Durchmesser.

[0062] Dieses Verfahren ermöglicht, gleichzeitig die Verluste im ON-Zustand und die ON=>OFF-Umschaltverluste zu reduzieren (man erhält die gleichen ON- und ON=>OFF-Verluste wie bei einer auf einer ultra-dünnen Platte entsprechend einer bekannten weiter oben erwähnten Technik ausgebildeten Komponente) und dabei über ein Substrat zu verfügen, dessen mechanische Festigkeit die eines "Standard"-Substrats ist (man erhält die gleiche mechanische Steifigkeit wie in dem Fall der weiter oben erwähnten "Standard"- oder Epitaxie-Platten).

[0063] Das vorgeschlagene Verfahren führt nicht zu Dimensionsbeschränkungen, weder für die jeweilige Dicke der dünnen Platte, oder Dünnschicht, und der Trägerplatte, oder Trägersubstrat, noch für den jeweiligen Durchmesser dieser Platten (die generell den gleichen Durchmesser haben).

[0064] Die [Fig. 4](#) ist eine schematische Schnittansicht einer besonderen Realisierungsart der erfindungsgemäßen Vorrichtung. Es handelt sich zum Beispiel um einen Spannungsspitzenbegrenzer **34**, ausgebildet auf einer dünnen Halbleiterplatte **36**.

[0065] Zonen **38** und **40** sind jeweils in die Vorderseite und die Rückseite dieser Platte **36** implantiert. Man sieht außerdem Zonen **42**, die in die Zone **38** implantiert sind. Diese Zone **38** und die Zone **40** sind aktive Zonen der Vorrichtung.

[0066] Der Spannungsspitzenbegrenzer **34** umfasst außerdem eine Trägerplatte **44**, die sehr schwach resistiv ist und deren Vorderseite mittels einer metallischen Klebung **46** elektrischen Kontakt mit der Rückseite der dünnen Platte **36** hat.

[0067] Außerdem sind auf der Vorderseite der dünnen Platte **36** und auf der Rückseite der Trägerplatte **44** elektrische Kontakte **48** und **50** ausgebildet.

[0068] Die dünne Platte **36** ist also die elektrisch aktive Platte, auf der eine Leistungskomponente **34** (Spannungsspitzenbegrenzer) ausgebildet ist, deren elektrische Dicke (typisch 50 µm oder weniger), der Dicke der dünnen Platte **36** entsprechend, gering ist.

[0069] Im Unterschied zu den auf epitaxierten Platten realisierten Komponenten umfasst diese Platte auf beiden Seiten behandelte Zonen (zum Beispiel durch Lithographie oder durch Ätzung), während eine epitaxierte Platte nur eine behandelte Seite aufweist, nämlich die Vorderseite.

[0070] Der Emitter (Zone **40**, zum Beispiel vom Typ P⁺), den die Komponente aufweist, hat eine geringe Effizienz, was aus einer schwachen implantierten Dosis und einer schwachen Diffusion resultiert (man könnte aber auch eine Zone N einfügen, bevor man die Zone P⁺ realisiert, um die Effizienz des Emitters zu reduzieren).

[0071] Dieser Emitter kann auf der Rückseite der Platte **36** ausgebildet werden, am Ende der Behandlung dieser Platte, bevor man diese letztere auf die Trägerplatte **44** klebt.

[0072] Diese Trägerplatte, die zum Beispiel eine schwach resistive Si-Platte ist, spielt beim Betrieb der Komponente keine aktive Rolle. Sie gewährleistet nur die Stromzuführung des Kontakts **50**, oder Rückseitenkontakts, zur Rückseite der dünnen Platte **36**, und muss so leitfähig wie möglich sein, um die Verlust im ON-Zustand maximal zu reduzieren.

[0073] Diese Platte **44** ist nicht notwendigerweise aus Silicium. Sie kann auch aus einem anderen Halbleiter, einem Metall oder irgend einem anderen leitenden Material sein (zum Beispiel einem leitfähigen Polymer).

[0074] Diese Trägerplatte **44** gewährleistet, wie man gesehen hat, die mechanische Festigkeit des Ganzen.

[0075] Die metallische Klebung **46** gewährleistet den ohmschen elektrischen Kontakt zwischen den beiden Platten **36** und **44**. Der Wert des Widerstands dieses Kontakts muss möglichst klein sein, um die Verluste im ON-Zustand zu reduzieren.

[0076] Um eine ohmsche Klebung zu erhalten, die diesen Anforderungen entspricht, ist es notwendig, dass

die Oberflächenkonzentrationen der Dotiermittel ausreichend hoch sind (auf der Rückseite der aktiven Platte (Platte **36**) und auf der Vorderseite der Trägerplatte **44**, wenn diese aus einem Halbleitermaterial ist).

[0077] Die minimale Konzentration hängt ab von dem für die metallische Klebung gewählten Metalltyp. Wenn die Oberflächendotierung nicht ausreichend ist, kann es passieren, dass man eine Schottky-Diode in Serie mit der realisierten Komponente erhält, was nicht erwünscht ist.

[0078] Die metallische Klebung ist eine Rekombinationszone aller Träger. In dem Fall, wo die Trägerplatte **44** eine stark dotierte P⁺-Platte und der Emitter eine P⁺-Schicht ist, ermöglicht die metallische Schicht, dass nicht der Fall der epitaxierten Platten eintritt, indem sie eine Rekombinationszone der Träger bildet, die sich wie eine Trennzone der Phänomene der Halbleiterphysik zwischen den Platten **36** und **44** verhält.

[0079] Man hat also eine Leistungskomponente, ausgebildet auf einer dünnen Platte und mit einem Emitter von geringer Effizienz (und/oder gebildet durch ein Verfahren, das technologische Schritte auf der Rückseite umfasst, wie zum Beispiel Lithographien auf dieser Rückseite, sowie eine die Vorderseite benutzende Ausrichtung).

[0080] Zudem ist die mechanische Steifigkeit diese Leistungskomponente die einer auf einer dicken Platte realisierten Komponente.

[0081] Auf diese Weise erhält man geringe ON-Verlust, geringe ON=>OFF-Verluste und mechanische Nutzeffekte, die mit denen vergleichbar sind, die man bei der Realisierung von Komponenten auf "Standard"-Platten erhält.

[0082] In der Folge wird ein Beispiel zur Herstellung einer vertikalen Leistungskomponente auf einer elektrisch ultra-dünnen und mechanisch dicken Platte nach der Erfindung beschrieben.

[0083] Während dieses gesamten technischen Prozesses wird man feststellen, dass keine dünne Platte direkt gehandhabt wird und dass man immer Griffe benutzt (Vorderseitenträger **54** in der [Fig. 5B](#)), um eine "Standard"-Dicke beizubehalten, was eine gute Steifigkeit garantiert und die Benutzung von "Standard"-Prozessen und -Geräten der Mikroelektronik ermöglicht.

1. Man beginnt mit einer aktiven Platte **52** ([Fig. 5A](#)), die eine Standarddicke (große Dicke) hat und auf der man die technologischen Vorderseitenschritte durchführt: man bildet implantierte Zonen **38** und **42**, wie schon erwähnt in der Beschreibung der [Fig. 4](#).
2. Nachdem man auf die Rückseite der aktiven Platte **52** eventuell Ausrichtmarkierungen übertragen hat, wird eine Platte **54**, die als Griff dient, auf die Vorderseite der aktiven Platte **52** geklebt ([Fig. 5B](#)). Die Ausrichtmarkierungen können zum Beispiel spezifische Ausrichtmotive (Muster oder Kreuze) oder Diffraktionsgitter sein, die ermöglichen, die Niveaus der Masken in Bezug aufeinander auszurichten. Die Ausrichtmarkierungen werden eventuell auf die Vorderseite der Trägerplatte **54** übertragen. Anschließend wird die Rückseite der Platte **52** dünner gemacht, bis auf den gewünschten Wert (zum Beispiel 60 µm für eine Spannungsfestigkeit von 600 V). Derart erhält man, ausgehend von der dicken Platte **52**, die dünne aktive Platte **36**. Festzustellen ist, dass die Gesamtdicke der Platte **36** und des Trägers **54** groß ist.
3. Die Behandlungsschritte der Rückseite der dünnen aktiven Platte **36** werden durchgeführt (Bildung der Zone **40**). Wenn Ausrichtungen notwendig sind, können sie vorgenommen werden, denn auf der Vorderseite des Trägers **54** gibt es die Ausrichtmarkierungen. Der leitfähige Träger **44** (sehr schwach resistive Trägerplatte) wird mittels der metallischen Grenzschicht **46** auf die Rückseite der dünnen Platte **36** geklebt ([Fig. 5C](#)).
4. Anschließend wird die Trägerplatte **54** entfernt (losgelöst, eliminiert, usw.), die Behandlung der Rückseite der aktiven Platte **36** beendet und die Vorderseiten- und Rückseitenkontakte **48** und **50** werden ausgebildet.

[0084] Bei einer Variante des oben beschriebenen Verfahrens kann man zuerst die Rückseite der dicken Platte **52** behandeln, diese Rückseite mittels der metallischen Klebung **46** auf den leitfähigen Träger **44** kleben, die dicke Platte **52** auf ihrer Vorderseite dünner machen und die Vorderseite der erhaltenen dünnen Platte **36** behandeln, um dort die Zonen **38** und **42** auszubilden. In diesem Fall benötigt man keinen Trägergriff.

[0085] Jedoch erfordert in diesem Fall die Behandlung der Rückseite der dicken Platte **52** eine größere Erwärmung als die Vorderseite, was die Möglichkeiten für die Rückseite begrenzt (insbesondere hinsichtlich Dotierprofile und leitfähiger Klebung).

[0086] Unter Anwendung des vorhergehenden Verfahrens hat man Komponenten auf dünnen Substraten von 100 µm Dicke ausgebildet. Man hat zum Beispiel einen Spannungsspitzenbegrenzer oder Mikro-Überspannungsschutz ausgebildet:

1. P- und N⁺-Zonen sind auf der Vorderseite einer Siliciumplatte von 4" (ungefähr 10 cm) Durchmesser und 550 µm Dicke ausgebildet worden, die eine aktive Platte bildet.

2. Nach Abscheidung einer dicken Siliciumoxidschicht auf der Vorderseite dieser Platte und Planarisierung dieser Schicht, hat man einen Trägergriff auf die Vorderseite geklebt, wobei dieser Griff eine Dicke von 550 µm hat.

Die aktive Platte ist auf ihrer Rückseite dünner gemacht worden bis auf eine Dicke von 100 µm. In diesem Stadium hatte das durch den Griff und die aktive Platte gebildete Ganze eine Dicke von 650 µm.

3. Behandlung der Rückseite der aktiven Platte (Photolithographie, Ätzungen, Implantation P⁺, Temperungen bei Temperaturen über 1000°C).

Eine Paladiumabscheidung von einigen zehn Nanometern Dicke ist auf der Rückseite der aktiven Platte gebildet worden, und eine weitere Abscheidung derselben Dicke ist auf einer N⁺-dotierten Siliciumträgerplatte gebildet worden, mit einigen mOhm·cm Resistivität und 550 µm Dicke.

Nach Reinigung der Oberflächen und Kontaktherstellung der zusammenzuklebenden Oberflächen, wurde eine entsprechende Temperung durchgeführt. In diesem Stadium hatte die behandelte Platte eine Dicke von 1200 µm.

4. Die den Griff bildende obere Platte ist eliminiert worden, die Öffnungen der elektrischen Kontakte sind ausgebildet worden und dann sind die Metallisierungen der Vorderseite und der Rückseite ausgebildet worden (Abscheidung, Photolithographie, Ätzung und Temperung des Metalls).

[0087] Am Ende dieses Verfahrens hat die Platte eine Dicke von 650 µm.

[0088] Bei den so hergestellten Komponenten sind Messungen der dynamischen Kennwerte gemacht worden, die den Vorteil zeigen, der aus der Realisierung solcher Komponenten auf ultra-dünnen, auf ihren beiden Seiten behandelten Platten resultieren.

[0089] Es ist nämlich die Spannungsspitzenbegrenzung sehr viel freier und die Schaltfronten sind größer als bei den klassischen Komponenten, und dabei sind die statischen Verluste in Bezug auf die auf Standardplatten ausgebildeten Komponenten geringer.

[0090] Man kennt verschiedene Techniken der metallischen Verschmelzung, um zwei Platten aus Halbleitermaterial zusammenzukleben.

[0091] Man kann eine Lötung, Schweißmethode benutzen, darin bestehend, zwei Materialien durch das Wieder- bzw. Umschmelzen (refusion) eines nichteisenhaltigen Metalls zusammenzubauen.

[0092] Man benutzt die Verschmelzungen durch Lötung mittels relativ dicker Schichten, "Vorformen" genannt, die ungefähr 50 µm dick sind. In diesem Fall sind die verwendeten schmelzbaren Legierungen vom Typ SnPb (deren Schmelztemperatur T_f 180°C beträgt), AuSn (T_f = 280°C) oder AuSi (T_f = 460°C).

[0093] Man benutzt auch die Verschmelzungen durch Lötung mit Hilfe von Dünnschichten, deren Dicke einige µm beträgt. Die verwendeten schmelzbaren Materialien können vom Typ AuSn (80/20), SnPb oder Ni sein.

[0094] Man kann auch eine Verschmelzung durch Thermokompression mit metallischen Schichten, zum Beispiel Ti- oder Ta-Schichten, benutzen.

[0095] Diese Techniken werden eher zur Hybridierung kleinerer Komponenten angewendet. Ihre Anwendung beim Zusammenkleben von Flächen mit großen Dimensionen (Fall von Platten aus Halbleitermaterialien) ist schwierig.

[0096] Diese Verschmelzungstechniken benutzen relativ dicke Metallschichten mit Dicken von mehreren µm bis einige zehn µm.

[0097] Folglich gibt es aufgrund der großen Differenz zwischen den Wärmedehnungskoeffizienten der Metalle und der Halbleiter keine Sicherheit in Bezug auf die mechanische Festigkeit weder dieser metallischen Schichten noch des aus Halbleiterplatte/Metalllegierung/Halbleiterplatte bestehenden Ganzen bei Wärmebehandlungen, insbesondere bei Abkühlungen.

[0098] Daher wendet man vorzugsweise die Molekularadhäsions-Klebertechniken an.

[0099] Die Klebung durch Molekularadhäsion, oder Direktklebung (im Englischen "wafer bonding"), ist ein Verfahren, durch das zwei Oberflächen bei Umgebungstemperatur aneinander haften, ohne Klebstoff oder äußere Kräfte.

[0100] Eine solche Klebung findet statt, wenn die beiden zusammenzuklebenden Oberflächen ausreichend glatt und sauber und einander sehr nahe sind (10 bis 100 nm). Die Anziehungskräfte zwischen den beiden Oberflächen sind dann groß genug, um einander anzuziehen. Nach einer Initiierung in einem Kontaktpunkt findet eine spontane Ausbreitung der Haftung statt.

[0101] Diese Technik unterscheidet sich dadurch von anderen Verschmelzungsmethoden, dass sie das Kleben von Halbleiterplattenflächen bei Umgebungstemperatur ermöglichen. Der Erfolg einer solchen Klebung hinsichtlich Klebungsfehlern und Adhäsionskräften beruht im Wesentlichen auf dem "Gewusst wie" und der Beherrschung der Reinigung der Oberflächen, die in Kontakt gebracht werden.

[0102] Das Kleben durch Molekularadhäsion kann benutzt werden, um zwei Halbleiterplatten elektrisch zu verbinden. In diesem Fall überzieht typischerweise eine dünne aus einem geeigneten Material, deren Dicke unter 1 µm liegt eine der beiden zusammenzuklebenden Oberflächen oder diese beiden Oberflächen.

[0103] Die metallische Klebung – durch Molekularadhäsion – ist von zahlreichen Forscherteams untersucht worden, deren diverse Arbeiten erlaubt haben, die Klebekapazitäten der verschiedenen im Wesentlichen auf Silicium abgeschiedenen Metallschichten zu testen.

[0104] Nach einem erfindungskonformen Verfahren überträgt man mittels einer Klebung, die eine gute elektrische Kontinuität zwischen den in Kontakt gebrachten Elementen herstellt, eine auf ihren beiden Seiten partiell behandelte Dünnschicht von einigen zehn µm auf einen leitfähigen Träger.

[0105] Nach dieser leitfähigen Klebung wird die so erhaltene Struktur den letzten technologischen Herstellungsschritten der Vorrichtung unterworfen (zum Beispiel Metallisierungen).

[0106] Man wählt folglich eine metallische Klebung durch Molekularadhäsion, die mit den technologischen Herstellungsschritten der betreffenden Vorrichtung kompatibel ist, wobei diese Schritte vor und nach der metallischen Klebung realisiert werden.

[0107] Man achtet insbesondere darauf, dass die während des Metallklebverfahrens angewendeten Wärmebehandlungen kompatibel sind mit der Technologie der betreffenden Vorrichtung.

[0108] In dem Beispiel der Realisierung einer Struktur wie etwa eines Films oder einer dünnen Siliciumplatte, den bzw. die man mittels einer leitfähigen Klebung mit einem Träger aus Silicium verbindet, wählt man vorzugsweise Metalle oder Metallverbindungen, die fähig sind, bei der Bildung der metallischen Klebung stabile Legierungen mit Silicium zu bilden.

[0109] Die Tabelle I, die sich am Ende der vorliegenden Beschreibung befindet, ist folgendem Dokument entnommen:

M. A. Nicolet und S. s. Lau, "Silicides", VLSI Handbook, Academic Press, Kapitel 24, Seiten 415 bis 433, 1985.

[0110] Es liefert einige Beispiele von Metallen, die für das leitfähige Zusammenkleben von Siliciumplatten durch Molekularadhäsion verwendet werden können, sowie von den zwischen diesen Metallen und dem Silicium gebildeten Legierungen (Siliciden) und für jedes Silicid die Bildungstemperatur dieses Silicids und den Resistivitätswert.

[0111] Diverse Varianten für die leitfähige Klebung – durch Molekularadhäsion – einer dünnen Siliciumplatte können realisiert werden:

Man kann das Element A (s. Tabelle I) auf der Rückseite der dünnen Platte und/oder auf der Vorderseite des leitfähigen Trägers abscheiden.

[0112] Anstatt dessen kann man das Silicid A-Si auf der Rückseite der dünnen Platte und/oder auf der Vorderseite des leitfähigen Trägers abscheiden.

TABELLE I

Element (A)	Silicid (A-Si)	Bildungstemperatur (°C)	Resistivität (10 ⁻⁵ Ohm·cm)
Ti	TiSi TiSi ₂	500 600	63±6 10–25
V	VSi ₂	600	50–55
Cr	CrSi ₂	450	> 250–1420
Mn	MnSi MnSi ₂	400–500 800	200–260 6500–13000
Fe	FeSi FeSi ₂	450–550 550	260–290 -
Co	Co ₂ Si CoSi CoSi ₂	350–500 375–500 550	60–130 90–170 18–65
Ni	Ni ₂ Si NiSi NiSi ₂	200–300 350–750 2750	20–25 14–50 34–60
Mo	MoSi ₂	525	21–200
Pd	Pd ₂ Si PdSi	100–300 850	25–35 -
Ta	TaSi ₂	650	85–55
W	WSi ₂	650	50–200
Pc	Pt ₂ Si PtSi	200–500 300	- 28–40

IN DER BESCHREIBUNG GENANNT REFERENZEN

[0113] Diese Liste der durch den Anmelder genannten Referenzen dient nur dazu, dem Leser zu helfen und ist nicht Teil der europäischen Patentschrift. Obwohl sie mit einem Höchstmaß an Sorgfalt erstellt worden ist, können Fehler oder Weglassungen nicht ausgeschlossen werden und das EPA lehnt in dieser Hinsicht jede Verantwortung ab.

In der Beschreibung genannte Nichtpatentliteratur

- T. LASKA; M. MATSCHITSCH; W. SCHOLZ. Ultra-thin wafers technology for a new 600 V-NPT-IGBT. ISPD'1997, 1997, 361–364
- T. LASKA; M. MUNZER; F. PFIRSCH; C. SCHAEFFER; T. SCHMIDT. The Field Stop IGBT (FS IGBT), a new power device concept with a great improvement potential. ISPSD'2000, Mai 2000, 355–358
- Silicides. M. A. NICOLET; S. S. LAU. VLSI Handbook. Academic Press, 1985, 415–433

Patentansprüche

1. Elektronische Vorrichtung, die einen aktiven Teil (**38, 40, 42**), eine erste Dünnschicht (**36**) aus einem Halbleitermaterial, in der dieser aktive Teil ausgebildet ist, und ein Substrat (**44**) umfasst, das aus einem elektrisch leitfähigen Material ist, **dadurch gekennzeichnet**, dass sie außerdem eine Trägerrekombinationszone (**46**) umfasst, die sich zwischen dem Substrat und der ersten Dünnschicht befindet und die auch einen ohmschen elektrischen Kontakt zwischen diesem Substrat und dieser ersten Dünnschicht gewährleistet.

2. Vorrichtung nach Anspruch 1, bei der die Trägerrekombinationszone eine zweite Dünnschicht (**46**) aus einem elektrisch leitfähigen Material ist, die eine elektrisch leitfähige Klebung bzw. Haftung zwischen dem Substrat und der ersten Dünnschicht gewährleistet.

3. Vorrichtung nach einem der Ansprüche 1 und 2, bei der die beiden Seiten der ersten Dünnschicht **(36)** bearbeitet werden, um die aktiven Zonen **(38, 40)** der Vorrichtung zu bilden.
4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der das Material, aus dem die Trägerrekombinationszone **(46)** ist, ein Metall ist.
5. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der das Material, aus dem die Trägerrekombinationszone **(46)** ist, eine Halbleiter/Metall-Legierung ist.
6. Vorrichtung nach Anspruch 5, bei der die Legierung, aus der die Trägerrekombinationszone **(46)** ist, so gewählt wird, dass sie stabil ist gegenüber den Materialien, aus denen jeweils das Substrat und die erste Dünnschicht sind.
7. Vorrichtung nach einem der Ansprüche 1 bis 6, bei der das Material, aus dem das Substrat **(44)** ist, ein stark dotierter Halbleiter ist.
8. Vorrichtung nach Anspruch 7, bei der der stark dotierte Halbleiter das Silicium ist.
9. Vorrichtung nach einem der Ansprüche 7 und 8, bei der das Material, aus dem die Trägerrekombinationszone **(46)** ist, ein Metall ist und dieses Metall so gewählt wird, dass es bei der Realisierung des ohmschen elektrischen Kontakts eine stabile Legierung bildet mit dem stark dotierten Halbleiter, aus dem das Substrat ist, und mit dem Halbleitermaterial, aus dem die erste Dünnschicht ist.
10. Vorrichtung nach einem der Ansprüche 1 bis 6, bei der das Material, aus dem das Substrat ist, ein Metall ist.
11. Vorrichtung nach Anspruch 10, bei der die Trägerrekombinationszone **(46)** aus demselben Material wie das Substrat ist und durch einen Teil dieses Substrats gebildet wird.
12. Verfahren zur Herstellung einer elektronischen Vorrichtung, wobei dieses Verfahren dadurch gekennzeichnet ist, dass es die folgenden Schritte umfasst:
 - man bildet in einem Standardhalbleitersubstrat **(52)** auf der Vorderseite dieses Standardhalbleitersubstrats einen Teil **(38, 42)** aus,
 - man befestigt einen Bearbeitungsträger **(54)** an der Vorderseite des Substrats,
 - man macht das Standardhalbleitersubstrat von seiner Rückseite her dünner, um es in eine Dünnschicht **(36)** zu verwandeln,
 - man bildet in dem auf diese Weise verwandelten Standardhalbleitersubstrat auf der Rückseite dieses Standardhalbleitersubstrats einen anderen Teil **(40)** aus,
 - man scheidet auf der Rückseite dieses Standardhalbleitersubstrats und/oder auf einer Seite eines elektrisch leitfähigen Substrats eine Dünnschicht ab, gebildet durch ein Metall oder eine Metall/Halbleiter-Legierung,
 - man realisiert mittels der aus Metall oder Metall/Halbleiter-Legierung gebildeten Dünnschicht eine elektrisch leitfähige Klebung bzw. Haftung zwischen dem elektrisch leitfähigen Substrat und der Dünnschicht, in die man das Standardhalbleitersubstrat verwandelt hat, und
 - man entfernt den Bearbeitungsträger **(54)**.
13. Verfahren zur Herstellung einer elektronischen Vorrichtung, wobei dieses Verfahren dadurch gekennzeichnet ist, dass es die folgenden Schritte umfasst:
 - man bildet in einem Standardhalbleitersubstrat **(52)** auf der Rückseite dieses Standardhalbleitersubstrats einen Teil **(38, 42)** aus,
 - man scheidet auf der Rückseite dieses Standardhalbleitersubstrats und/oder auf einer Seite eines elektrisch leitfähigen Substrats eine Dünnschicht ab, gebildet durch ein Metall oder eine Metall/Halbleiter-Legierung,
 - man realisiert mittels der aus Metall oder Metall/Halbleiter-Legierung gebildeten Dünnschicht eine elektrisch leitfähige Klebung bzw. Haftung zwischen dem elektrisch leitfähigen Substrat und dem Standardhalbleitersubstrat,
 - man macht das Standardhalbleitersubstrat von seiner Vorderseite her dünner, um es in eine Dünnschicht **(36)** zu verwandeln, und
 - man bildet in dem auf diese Weise verwandelten Standardhalbleitersubstrat auf der Vorderseite dieses Standardhalbleitersubstrats einen anderen Teil **(40)** aus.
14. Verfahren nach einem der Ansprüche 12 und 13, bei dem man außerdem auf der Dünnschicht, in die

das Standardhalbleitersubstrat verwandelt worden ist, und auf dem elektrisch leitfähigen Substrat elektrische Kontakte (**48**, **50**) der Vorrichtung ausbildet.

15. Verfahren nach einem der Ansprüche 12 bis 14, bei dem das elektrisch leitfähige Substrat (**44**) aus einem Material ist, das ausgewählt wird unter den stark dotierten Halbleitern und den Metallen.

16. Verfahren nach Anspruch 15, bei dem das elektrisch leitfähige Substrat aus einem Material ist, das ausgewählt wird unter den stark dotierten Halbleitern, und das Metall oder die Metall/Halbleiter-Legierung so ausgewählt wird, dass es bzw. sie nach einem auf die elektrisch leitfähige Klebung folgenden Tempern eine stabile Legierung bildet mit dem Material, aus dem das elektrisch leitfähige Substrat gemacht ist, und mit dem Material, aus dem das Standardhalbleitersubstrat gemacht ist.

17. Verfahren nach einem der Ansprüche 15 und 16, bei dem der stark dotierte Halbleiter das Silicium ist.

18. Verfahren nach Anspruch 15, bei welchem dem Schritt der elektrisch leitfähigen Klebung ein Schritt zur Vorbereitung wenigstens einer der beiden durch die elektrisch leitfähige Klebung zusammenzufügenden Seiten bzw. Flächen vorausgeht, um diese Klebung zu begünstigen.

19. Verfahren nach einem der Ansprüche 12 bis 18, bei dem die elektrisch leitfähige Klebung bzw. Haftung (**46**) ausgewählt wird unter Lotung, Thermokompression und Molekularadhäsion.

Es folgen 3 Blatt Zeichnungen

Fig. 1




Fig. 2




Fig. 3




Fig. 4




Fig. 5A




Fig. 5B




Fig. 5C




Fig. 5D

