(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年3月2日(02.03.2023)

WIPO | PCT

(10) 国際公開番号
WO 2023/026984 A1

(51) 国際特許分類:
H01L 21/60 (2006.01)

(21) 国際出願番号： PCT/JP2022/031394

(22) 国際出願日： 2022年8月19日(19.08.2022)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2021-138330 2021年8月26日(26.08.2021) JP
特願 2021-138331 2021年8月26日(26.08.2021) JP

(71) 出願人: ローム株式会社 (**ROHM CO., LTD.**) [JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町２１番地 Kyoto (JP).

(72) 発明者: 田中 文悟 (**TANAKA, Bungo**); 〒6158585 京都府京都市右京区西院溝崎町２１番地 ローム株式会社内 Kyoto (JP). 柏谷 悠太 (**KASHITANI, Yuta**); 〒6158585 京都府京都市右京区西院溝崎町２１番地 ローム株式会社内 Kyoto (JP). 金谷 敏行 (**KANAYA, Toshiyuki**); 〒6158585 京都府京都市右京区西院溝崎町２１番地 ローム株式会社内 Kyoto (JP). 和田 恵治 (**WADA, Keiji**); 〒6158585 京都府京都市右京区西院溝崎町２１番地 ローム株式会社内 Kyoto (JP). 松山 元気 (**MATSUYAMA, Genki**); 〒6158585 京都府京都市右京区西院溝崎町２１番地 ローム株式会社内 Kyoto (JP).


(74) 代理人: 弁理士法人あい特許事務所 (**AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS**); 〒5410059 大阪府大阪市中央区博労町三丁目２番８号 岩田東急ビル８階 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO,

(54) **Title:** ELECTRONIC COMPONENT

(54) 発明の名称： 電子部品

図5



(57) **Abstract:** This electronic component includes an underlying resin, and a pad electrode having a side wall positioned on the underlying resin and a recessed and protruding section formed at the bottom edge of the side wall.

(57) 要約: 電子部品は、下地樹脂と、前記下地樹脂の上に位置する側壁、および、前記側壁の下端部に形成された凹凸部を有するパッド電極と、を含む。

［続葉有］

WO 2023/026984 A1

DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

明　細　書

発明の名称 ： 電子部品

技術分野

[0001]　この出願は、２０２１年８月２６日に日本国特許庁に提出された特願２０２１－１３８３３０号および２０２１年８月２６日に日本国特許庁に提出された特願２０２１－１３８３３１号に対応しており、これらの出願の全開示はここに引用により組み込まれる。本開示は、電子部品に関する。

背景技術

[0002]　特許文献１は、電極パッド、ポリイミド層およびＣｕピラーを含む電子部品を開示している。ポリイミド層は、電極パッドを部分的に被覆している。Ｃｕピラーは電極パッドの上に配置され、ポリイミド層を被覆している。

先行技術文献

特許文献

[0003] 特許文献1：米国特許出願公開第２０１３／０２２１５２０号明細書

発明の概要

発明が解決しようとする課題

[0004]　一実施形態は、信頼性を向上できる電子部品を提供する。

課題を解決するための手段

[0005]　一実施形態は、下地樹脂と、前記下地樹脂の上に位置する側壁、および、前記側壁の下端部に形成された凹凸部を有するパッド電極と、を含む、電子部品を提供する。

[0006]　一実施形態は、下地樹脂と、前記下地樹脂の上に位置する側壁を有し、前記側壁の下端部において内方に向けて窪んだリセス部を有するパッド電極と、を含む、電子部品を提供する。

[0007]　一実施形態は、下地樹脂と、前記下地樹脂の上に位置する側壁を有し、前記側壁の下端部において前記下地樹脂に対向するように外方に向けて突出した突出部を有するパッド電極と、を含む、電子部品を提供する。

[0008] 一実施形態は、被覆対象と、前記被覆対象を被覆し、ラウンド形状に成形された上端角部を有する電極と、前記被覆対象の上で前記電極の前記上端角部を被覆する有機膜と、を含む、電子部品を提供する。

[0009] 一実施形態は、無機絶縁膜と、前記無機絶縁膜を被覆し、ラウンド形状に成形された上端角部を有する電極と、前記上端角部を被覆する第１樹脂と、前記第１樹脂を挟んで前記上端角部を被覆する部分を有する第２樹脂と、を含む、電子部品を提供する。

[0010] 上述のまたはさらに他の目的、特徴および効果は、添付図面の参照によって説明される実施形態により明らかにされる。

図面の簡単な説明

[0011] [図1]図１は、第１実施形態に係る電子部品が搭載されたパッケージを示す斜視図である。

[図2]図２は、図１に示すパッケージを実装面側から見た平面図である。

[図3]図３は、図１に示すパッケージの内部構造を非実装面側から見た平面図である。

[図4]図４は、図３に示すIV-IV線に沿う断面図である。

[図5]図５は、図４に示す領域Vの拡大図である。

[図6A]図６Ａは、図５に示すトップ配線の一部を拡大した図である。

[図6B]図６Ｂは、図５に示すパッド構造の一部を拡大した図である。

[図7]図７は、配線電極の厚さと応力の関係を示すグラフである。

[図8]図８は、第１金属膜の厚さと応力の関係を示すグラフである。

[図9]図９は、下地樹脂膜のオーバラップ幅と応力の関係を示すグラフである。

[図10]図１０は、下地樹脂膜の厚さと応力の関係を示すグラフである。

[図11A]図１１Ａは、図１に示すパッケージの製造方法の一例を示す断面図である。

[図11B]図１１Ｂは、図１１Ａの工程の後の工程を示す断面図である。

[図11C]図１１Ｃは、図１１Ｂの工程の後の工程を示す断面図である。

[図11D]図１１Ｄは、図１１Ｃの工程の後の工程を示す断面図である。

[図11E]図１１Ｅは、図１１Ｄの工程の後の工程を示す断面図である。

[図11F]図１１Ｆは、図１１Ｅの工程の後の工程を示す断面図である。

[図11G]図１１Ｇは、図１１Ｆの工程の後の工程を示す断面図である。

[図11H]図１１Ｈは、図１１Ｇの工程の後の工程を示す断面図である。

[図11I]図１１Ｉは、図１１Ｈの工程の後の工程を示す断面図である。

[図11J]図１１Ｊは、図１１Ｉの工程の後の工程を示す断面図である。

[図11K]図１１Ｋは、図１１Ｊの工程の後の工程を示す断面図である。

[図11L]図１１Ｌは、図１１Ｋの工程の後の工程を示す断面図である。

[図11M]図１１Ｍは、図１１Ｌの工程の後の工程を示す断面図である。

[図11N]図１１Ｎは、図１１Ｍの工程の後の工程を示す断面図である。

[図11O]図１１Ｏは、図１１Ｎの工程の後の工程を示す断面図である。

[図11P]図１１Ｐは、図１１Ｏの工程の後の工程を示す断面図である。

[図11Q]図１１Ｑは、図１１Ｐの工程の後の工程を示す断面図である。

[図11R]図１１Ｒは、図１１Ｑの工程の後の工程を示す断面図である。

[図11S]図１１Ｓは、図１１Ｒの工程の後の工程を示す断面図である。

[図12]図１２は、図５に対応し、第２実施形態に係る電子部品を示す断面図である。

[図13A]図１３Ａは、図１２に示す電子部品の製造工程の一例を示す断面図である。

[図13B]図１３Ｂは、図１３Ａの工程の後の工程を示す断面図である。

[図13C]図１３Ｃは、図１３Ｂの工程の後の工程を示す断面図である。

[図13D]図１３Ｄは、図１３Ｃの工程の後の工程を示す断面図である。

[図13E]図１３Ｅは、図１３Ｄの工程の後の工程を示す断面図である。

[図13F]図１３Ｆは、図１３Ｅの工程の後の工程を示す断面図である。

[図13G]図１３Ｇは、図１３Ｆの工程の後の工程を示す断面図である。

[図14]図１４は、図４に対応し、第３実施形態に係る電子部品が搭載されたパッケージを示す断面図である。

[図15]図１５は、図１４に示す領域XVの拡大図である。

発明を実施するための形態

[0012] 以下、実施形態が詳細に説明される。添付図面は、模式図であり、必ずしも厳密に図示されたものではなく、縮尺等は必ずしも一致しない。添付図面のうちの平面図を示すものには、構造を明確化するためにハッチングが付されているものがある。添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。

[0013] 図１は、第１実施形態に係る電子部品１Ａが搭載されたパッケージ２Ａを示す斜視図である。図２は、図１に示すパッケージ２Ａを実装面４側から見た平面図である。図３は、図１に示すパッケージ２Ａの内部構造を非実装面５側から見た平面図である。

[0014] 図４は、図３に示すIV-IV線に沿う断面図である。図５は、図４に示す領域Vの拡大図である。図６Ａは、図５に示すトップ配線２５の一部を拡大した図である。図６Ｂは、図５に示すパッド構造６５の一部を拡大した図である。図６Ａおよび図６Ｂでは、明瞭化のためハッチングが省略されている。

[0015] 図１～図４を参照して、パッケージ２Ａは、この形態（this embodiment）では、ＱＦＮ（Quad Flat Non-leaded）タイプからなる。パッケージ２Ａは、六面体形状（この形態では直方体形状）のパッケージ本体３を含む。パッケージ本体３は、一方側の実装面４、他方側の非実装面５、ならびに、実装面４および非実装面５を接続する第１～第４側壁６Ａ～６Ｄを有している。

[0016] 実装面４および非実装面５は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状にそれぞれ形成されている。第１～第４側壁６Ａ～６Ｄは、法線方向Ｚに沿って鉛直に延びている。第１側壁６Ａおよび第２側壁６Ｂは、実装面４に沿う第１方向Ｘに延び、第１方向Ｘに交差（具体的には直交）する第２方向Ｙに対向している。第３側壁６Ｃおよび第４側壁６Ｄは、第２方向Ｙに延び、第１方向Ｘに対向している。

[0017] パッケージ本体３は、モールド樹脂７を含む。モールド樹脂７は、マトリクス樹脂および複数のフィラーを含む。マトリクス樹脂は、熱硬化性樹脂（たとえばエポキシ樹脂）を含んでいてもよい。マトリクス樹脂は、カーボンブラック等の色材によって着色されていてもよい。つまり、モールド樹脂７は、不透明樹脂であってもよい。

[0018] 複数のフィラーは、セラミック、酸化物、絶縁体等によって構成された球状物からそれぞれなる。複数のフィラーは、この形態では、酸化シリコン粒子（シリカ粒子）からそれぞれなる。モールド樹脂７は、粒径（particle sizes）の異なる複数のフィラーを含むことが好ましい。

[0019] パッケージ２Ａは、パッケージ本体３の内部に配置された導体板８を含む。導体板８は、「リードフレーム」と称されてもよい。導体板８は、この形態では、ダイパッド部９、少なくとも１つ（この形態では複数）のリード部１０、および、少なくとも１つ（この形態では複数）のフィンガー部１１を含む。リード部１０の個数は任意である。フィンガー部１１の有無は任意であり、フィンガー部１１を備えない導体板８が採用されてもよい。

[0020] ダイパッド部９は、実装面４から露出するようにパッケージ本体３の中央部に配置されている。ダイパッド部９は、この形態では、平面視において第１～第４側壁６Ａ～６Ｄに平行な４辺を有する多角形状（具体的には四角形状）に形成されている。ダイパッド部９の平面形状は任意である。ダイパッド部９は、非実装面５側の周縁端部において第１～第４側壁６Ａ～６Ｄに向けて張り出した張り出し部９ａを有している。

[0021] 複数のリード部１０は、実装面４から露出するようにダイパッド部９から間隔を空けてパッケージ本体３の周縁部に配置されている。複数のリード部１０は、第１～第４側壁６Ａ～６Ｄのうちの少なくとも１つに沿って配置されていればよい。この形態では、複数（この形態では７個）のリード部１０が、第１～第４側壁６Ａ～６Ｄのそれぞれに沿って配列され、対応する第１～第４側壁６Ａ～６Ｄからそれぞれ露出している。

[0022] 複数のリード部１０は、この形態では、平面視において対応する第１～第

４側壁６Ａ～６Ｄに直交する方向に延びる帯状にそれぞれ形成されている。複数のリード部１０の平面形状は任意である。複数のリード部１０は、非実装面５側の周縁端部においてダイパッド部９（張り出し部９ａ）側に向けて張り出した張り出し部１０ａを有している。

[0023] 複数のフィンガー部１１は、平面視においてダイパッド部９からパッケージ本体３の周縁（第１～第４側壁６Ａ～６Ｄ）に向けてそれぞれ引き出されている。つまり、複数のフィンガー部１１は、ダイパッド部９と同電位に固定されている。複数のフィンガー部１１は、この形態では、平面視においてダイパッド部９の四隅からパッケージ本体３の四隅に向けてそれぞれ引き出され、パッケージ本体３の四隅から露出している。

[0024] パッケージ２Ａは、導体板８に電気的に接続されるようにパッケージ本体３の内部に配置された電子部品１Ａを含む。電子部品１Ａは、パッケージ本体３から露出しないように導体板８に対して非実装面５側の領域に配置されている。つまり、電子部品１Ａの外面の全域は、モールド樹脂７によって被覆されている。電子部品１Ａは、この形態では、フリップチップ接続方式によって導体板８に機械的および電気的に接続されている。

[0025] 電子部品１Ａは、この形態では、平面視においてダイパッド部９の全域、複数のリード部１０の端部および複数のフィンガー部１１に重なるようにパッケージ本体３の内部に配置されている。電子部品１Ａは、ダイパッド部９および複数のリード部１０の端部に機械的および電気的に接続され、複数のフィンガー部１１には機械的に接続されていない。以下、パッケージ２Ａに搭載された状態の電子部品１Ａの具体的な構造が説明される。

[0026] 電子部品１Ａは、半導体チップ１３（チップ）を含む半導体装置である。半導体チップ１３は、シリコンおよびワイドバンドギャップ半導体のうちの少なくとも１つを含んでいてもよい。ワイドバンドギャップ半導体は、シリコンのバンドギャップを超えるバンドギャップを有する半導体である。

[0027] 窒化ガリウム、炭化シリコンおよびダイアモンド等がワイドバンドギャップ半導体として例示される。半導体チップ１３は、この形態では、シリコン

チップからなる。半導体チップ１３は、半導体基板およびエピタキシャル層を含む積層構造を有していてもよい。半導体チップ１３は、半導体基板またはエピタキシャル層からなる単層構造を有していてもよい。

[0028] 半導体チップ１３は、一方側の第１主面１４、他方側の第２主面１５、ならびに、第１主面１４および第２主面１５を接続する第１～第４側面１６Ａ～１６Ｄを有している。第１主面１４は、「端子面」または「デバイス面」と称されてもよい。第２主面１５は、「非端子面」または「非デバイス面」と称されてもよい。

[0029] 第１主面１４および第２主面１５は、平面視において四角形状に形成されている。第１側面１６Ａおよび第２側面１６Ｂは、第１方向Ｘに延び、第２方向Ｙに対向している。第３側面１６Ｃおよび第４側面１６Ｄは、第２方向Ｙに延び、第１方向Ｘに対向している。半導体チップ１３は、第１主面１４を導体板８に対向させた姿勢で、導体板８に対して非実装面５側に配置されている。

[0030] 電子部品１Ａは、第１主面１４に区画された複数のデバイス領域１７を含む。図４では、複数のデバイス領域１７が破線によって示されている。複数のデバイス領域１７の個数および配置は任意である。複数のデバイス領域１７は、半導体チップ１３の内外の領域を利用して形成された機能デバイスをそれぞれ含む。

[0031] 機能デバイスは、半導体スイッチングデバイス、半導体整流デバイスおよび受動デバイスのうちの少なくとも１つを含んでいてもよい。機能デバイスは、半導体スイッチングデバイス、半導体整流デバイスおよび受動デバイスのうちの少なくとも２つが組み合わされた回路網を含んでいてもよい。

[0032] 半導体スイッチングデバイスは、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、ＢＪＴ（Bipolar Junction Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Junction Transistor）およびＪＦＥＴ（Junction Field Effect Transistor）のうちの少なくとも１つを含んでいてもよい。

[0033] 半導体整流デバイスは、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、ツェナダイオード、ショットキーバリアダイオードおよびファストリカバリーダイオードのうちの少なくとも１つを含んでいてもよい。受動デバイスは、抵抗、コンデンサ、インダクタおよびヒューズのうちの少なくとも１つを含んでいてもよい。

[0034] 電子部品１Ａは、第１主面１４の上に形成された絶縁層２０を含む。つまり、絶縁層２０は、導体板８および第１主面１４の間に介在されている。絶縁層２０は、この形態では、平面視において第１主面１４の全域を被覆し、半導体チップ１３の周縁（第１～第４側面１６Ａ～１６Ｄ）に連なっている。絶縁層２０は、複数の層間絶縁膜２１およびトップ絶縁膜２２（被覆対象）を含む。

[0035] 複数の層間絶縁膜２１の積層数は任意である。層間絶縁膜２１の積層数は、一例として２以上２５以下であってもよい。複数の層間絶縁膜２１は、酸化シリコン膜および窒化シリコン膜のうちの少なくとも１つを含む単層構造または積層構造をそれぞれ有していてもよい。複数の層間絶縁膜２１は、この形態では、酸化シリコン膜からなる単層構造をそれぞれ有している。

[0036] トップ絶縁膜２２は、絶縁層２０の終端絶縁膜を形成し、最上の層間絶縁膜２１を被覆している。トップ絶縁膜２２は、「無機絶縁膜」または「パッシベーション膜」と称されてもよい。トップ絶縁膜２２は、酸化シリコン膜および窒化シリコン膜のうちの少なくとも１つを含む単層構造を有していてもよい。

[0037] トップ絶縁膜２２は、少なくとも最上の層間絶縁膜２１とは異なる絶縁材料を含むことが好ましい。トップ絶縁膜２２は、この形態では、窒化シリコン膜からなる単層構造を有している。トップ絶縁膜２２は、第１主面１４に沿って延びる平坦面を有している。トップ絶縁膜２２は、少なくとも最上の層間絶縁膜２１の厚さ未満の厚さを有していることが好ましい。トップ絶縁膜２２の厚さは、この形態では、各層間絶縁膜２１の厚さ未満である。

[0038] 電子部品１Ａは、絶縁層２０内に配置された複数の層間配線２３を含む。

複数の層間配線２３は、トップ絶縁膜２２の下層において任意の層間絶縁膜２１の上に配置された配線膜である。複数の層間配線２３の引き回し形態は任意である。複数の層間配線２３は、複数の層間絶縁膜２１と共に多層配線構造２４（被覆対象）を形成している。

[0039] 複数の層間配線２３は、ＡＩ系金属膜およびＣｕ系金属膜のうちの少なくとも１つを含んでいてもよい。複数の層間配線２３は、純ＡＩ膜（純度が９９％以上のＡＩ膜）、純Ｃｕ膜（純度が９９％以上のＣｕ膜）、ＡＩＣｕ合金膜、ＡＩＳｉ合金膜およびＡＩＳｉＣｕ合金膜のうちの少なくとも１つを含んでいてもよい。

[0040] 電子部品１Ａは、絶縁層２０（具体的にはトップ絶縁膜２２）の上に配置された複数のトップ配線２５を含む。複数のトップ配線２５は、多層配線構造２４の終端配線をそれぞれ形成している。複数のトップ配線２５の引き回し形態は任意である。複数のトップ配線２５は、平面視においてライン状に引き回されていてもよいし、アイランド状に形成されていてもよい。むろん、複数のトップ配線２５は、平面視において比較的幅広のアイランド部、および、アイランド部からライン状に引き出された比較的幅狭のライン部を有していてもよい。

[0041] 複数のトップ配線２５は、トップ絶縁膜２２の厚さを超える厚さをそれぞれ有している。複数のトップ配線２５は、各層間配線２３の厚さを超える厚さをそれぞれ有していることが好ましい。複数のトップ配線２５は、モールド樹脂７に含まれる複数のフィラーのうちの一部のフィラーの厚さ未満の厚さを有していることが好ましい。複数の配線層は、配置箇所および引き回し形態を除いて同様の構成を有している。以下では、１つのトップ配線２５の構造が具体的に説明される。

[0042] 図５および図６Ａを参照して、トップ配線２５は、トップ絶縁膜２２を選択的に被覆する配線バリア膜３０を含む。配線バリア膜３０は、トップ絶縁膜２２に沿って略平坦に延びている。配線バリア膜３０は、比較的小さい熱膨張率を有する高硬度金属膜からなる。配線バリア膜３０の熱膨張率は、４

μｍ／ｍ・Ｋ以上９μｍ／ｍ・Ｋ以下であってもよい。

[0043] 配線バリア膜３０は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、Ｗ膜、Ｍｏ膜、Ｃｒ膜およびＲｕ膜のうちの少なくとも１つを含むことが好ましい。配線バリア膜３０は、Ｔｉ系金属を含むことが好ましい。配線バリア膜３０は、Ｔｉ膜およびＴｉＮ膜のうちの少なくとも１つを含む積層構造または単層構造を有していてもよい。配線バリア膜３０は、トップ絶縁膜２２側からこの順に積層されたＴｉ膜およびＴｉＮ膜を含む積層構造を有していてもよい。配線バリア膜３０は、この形態では、Ｔｉ膜からなる単層構造を有している。

[0044] 配線バリア膜３０は、積層方向に関して、第１厚さＴ１を有している。積層方向は、法線方向Ｚである（以下、同じ）。第１厚さＴ１は、０．０１μｍ以上０．５μｍ以下であってもよい。第１厚さＴ１は、０．０５μｍ以上０．２μｍ以下であることが好ましい。

[0045] トップ配線２５は、配線バリア膜３０を被覆する配線電極３１を含む。配線電極３１は、トップ配線２５の本体を形成している。配線電極３１は、配線バリア膜３０とは異なる金属膜を含む。配線電極３１は、具体的には、配線バリア膜３０の熱膨張率を超える熱膨張率を有する低硬度金属膜を含む。

[0046] 配線電極３１は、ＡＩ系金属膜およびＣｕ系金属膜のうちの少なくとも１つを含んでいてもよい。配線電極３１は、純ＡＩ膜（純度が９９％以上のＡＩ膜）、純Ｃｕ膜（純度が９９％以上のＣｕ膜）、ＡＩＣｕ合金膜、ＡＩＳｉ合金膜およびＡＩＳｉＣｕ合金膜のうちの少なくとも１つを含んでいてもよい。配線電極３１は、Ｃｕ系金属膜からなることが好ましい。配線電極３１は、この形態では、純Ｃｕ膜からなる。

[0047] 配線電極３１の熱膨張率は、この形態では、１６．５μｍ／ｍ・Ｋ程度である。配線電極３１は、積層方向に関して、配線バリア膜３０の第１厚さＴ１を超える第２厚さＴ２（Ｔ１＜Ｔ２）を有している。第２厚さＴ２は、１μｍ以上１５μｍ以下であってもよい。

[0048] 配線電極３１は、断面視および平面視において配線バリア膜３０の全域を被覆している。配線電極３１は、この形態では、積層方向にトップ絶縁膜２

２に対向するように配線バリア膜３０外の領域に張り出した周縁部を有している。

[0049] 配線電極３１は、配線下面３２、配線上面３３および配線側壁３４を含む。配線下面３２は、配線バリア膜３０に沿って略平坦に延びている。配線上面３３は、配線バリア膜３０に沿って略平坦に延びている。配線側壁３４は、トップ絶縁膜２２の上に位置し、積層方向に略鉛直に延びている。「略鉛直」は、湾曲（蛇行）しながら積層方向に延びている形態も含む。配線側壁３４は、配線バリア膜３０外の領域に位置し、積層方向に配線バリア膜３０を介さずにトップ絶縁膜２２に対向している。

[0050] 配線側壁３４は、配線上面３３側の配線上端部３５、および、トップ絶縁膜２２側の配線下端部３６を有している。配線側壁３４は、配線下端部３６において内方に窪んだ配線リセス部３７を有している。配線リセス部３７は、配線下端部３６において凹凸部（配線凹凸部）を形成している。配線リセス部３７は、配線上端部３５よりも内方に窪んでいてもよい。配線リセス部３７は、湾曲状に窪んでいてもよい。

[0051] 配線リセス部３７は、配線バリア膜３０の周縁部を露出させている。配線リセス部３７は、具体的には、配線バリア膜３０の周縁よりも外方に位置する上端部、および、配線バリア膜３０の周縁よりも内方に位置する下端部を有している。配線リセス部３７は、この形態では、トップ絶縁膜２２も露出させている。配線リセス部３７は、配線側壁３４の中間部からトップ絶縁膜２２側に間隔を空けて形成されている。

[0052] 配線リセス部３７は、積層方向に関して、配線バリア膜３０の第１厚さＴ１を超える第１縦幅Ｗ１（Ｔ１＜Ｗ１）を有している。第１縦幅Ｗ１は、０．０１μｍ以上１μｍ以下であってもよい。第１縦幅Ｗ１は、０．５μｍ以下であることが好ましい。配線リセス部３７は、積層方向の直交方向（第１方向Ｘおよび第２方向Ｙ）に関して、第１厚さＴ１を超える第１横幅Ｗ２（Ｔ１＜Ｗ２）を有している。第１横幅Ｗ２は、０．０１μｍ以上１μｍ以下であってもよい。第１横幅Ｗ２は、０．５μｍ以下であることが好ましい。

[0053] 配線電極３１は、ラウンド形状に成形された配線上端角部３８を有している。配線上端角部３８は、配線上面３３および配線側壁３４（配線上端部３５）を接続する角部である。つまり、配線上端角部３８は、配線上面３３および配線側壁３４を円弧状（湾曲状）に接続している。つまり、配線上端角部３８は、配線上面３３の周縁部において配線上面３３から配線側壁３４に向けて円弧状に斜め下り傾斜している。

[0054] 円弧の曲率中心は、配線電極３１の内部および層間絶縁膜２１（トップ絶縁膜２２）の内部のうちのいずれか一方に位置している。配線上端角部３８は、この形態では、積層方向に配線バリア膜３０に対向する部分、および、配線バリア膜３０に対向しない部分を含む。断面視において、配線上端角部３８のうち配線バリア膜３０に対向しない部分の幅は、配線上端角部３８のうち配線バリア膜３０に対向する部分の幅未満である。

[0055] 配線上端角部３８は、ラウンド始点部Ｐ１およびラウンド終点部Ｐ２を有している。ラウンド始点部Ｐ１は、配線上面３３側に位置している。ラウンド終点部Ｐ２は、配線側壁３４側位置している。むろん、ラウンド始点部Ｐ１が配線側壁３４側に位置し、ラウンド終点部Ｐ２が配線上面３３側に位置していると定義されてもよい。配線上端角部３８は、積層方向の直交方向に関してラウンド幅ＷＲを有している。ラウンド幅ＷＲは、積層方向の直交方向におけるラウンド始点部Ｐ１およびラウンド終点部Ｐ２の間の距離である。

[0056] ラウンド幅ＷＲは、配線リセス部３７の第１横幅Ｗ２を超えていることが好ましい（Ｗ２＜ＷＲ）。また、ラウンド幅ＷＲは、配線リセス部３７の第１縦幅Ｗ１を超えていることが好ましい（Ｗ１＜ＷＲ）。ラウンド幅ＷＲは、配線電極３１の第２厚さＴ２未満（ＷＲ＜Ｔ２）であることが好ましい。ラウンド幅ＷＲは、１μｍ以上２０μｍ以下であってもよい。

[0057] 図６Ａの断面では、配線上端角部３８の近傍に第１仮想線Ｌ１および第２仮想線Ｌ２が設定されている。第１仮想線Ｌ１は、配線上面３３に沿って延びる仮想線である。第２仮想線Ｌ２は、ラウンド始点部Ｐ１およびラウンド

終点部Ｐ２を結ぶ仮想線である。

[0058] 第１仮想線Ｌ１および第２仮想線Ｌ２が設定された場合、配線上端角部３８は、第１仮想線Ｌ１および第２仮想線Ｌ２の間の角度θが０°を超えて４５°以下の範囲に属するように形成されていることが好ましい。配線上端角部３８は、この形態では、前記角度θが１０°以上３０°以下の範囲に属するように形成されている。

[0059] 図５および図６Ａを参照して、トップ配線２５は、配線電極３１を被覆する配線カバー電極４１を含む。配線カバー電極４１は、配線電極３１とは異なる導電体を含み、配線電極３１の全域を膜状に被覆している。

[0060] 配線カバー電極４１は、積層方向に関して、配線電極３１の第２厚さＴ２未満の第３厚さＴ３（Ｔ３＜Ｔ２）を有している。第３厚さＴ３は、０．５５μｍ以上１１μｍ以下であってもよい。第３厚さＴ３は、１．１μｍ以上２．５μｍ以下であることが好ましい。第３厚さＴ３は、モールド樹脂７に含まれる複数のフィラーのうちの一部のフィラーの厚さ未満の厚さを有していることが好ましい。

[0061] 配線カバー電極４１は、第１下面４２、第１上面４３、ならびに、第１下面４２および第１上面４３を接続する第１周壁４４を有している。第１下面４２は、配線上面３３に沿って延び、第１上面４３は配線上面３３に沿って延びている。第１周壁４４は、配線カバー電極４１の側壁であり、積層方向に沿って略鉛直に延びている。「略鉛直」は、湾曲（蛇行）しながら積層方向に延びている形態も含む。

[0062] 配線カバー電極４１は、配線上端角部３８に沿って湾曲するように配線上端角部３８を膜状に被覆するラウンド部４５を含む。つまり、ラウンド部４５は、第１下面４２および第１上面４３が配線上端角部３８に沿って湾曲するように膜状に形成されている。また、ラウンド部４５は、配線上面３３側から配線側壁３４側に向けて円弧状に下り傾斜するように形成されている。ラウンド部４５は、配線上端角部３８においてラウンド始点部Ｐ１およびラウンド終点部Ｐ２の間の全域を被覆している。ラウンド部４５は、配線側壁

３４との接続部においてラウンド終点部Ｐ２を形成している。

[0063] 配線カバー電極４１は、さらに、配線カバー電極４１（配線上端角部３８）外の領域に延在する第１延部４６を有している。第１延部４６は、配線カバー電極４１の周縁部を形成し、第１下面４２、第１上面４３および第１周壁４４によって構成されている。第１延部４６は、ラウンド部４５から連続的に延びる円弧状に形成され、配線上面３３よりもトップ絶縁膜２２側に位置する部分を有している。

[0064] 第１延部４６は、積層方向にトップ絶縁膜２２に対向し、積層方向の直交方向に配線電極３１（配線側壁３４）に対向している。第１延部４６は、配線上面３３およびトップ絶縁膜２２の間に位置する下端部を有している。第１延部４６の下端部は、円弧状に延びる第１下面４２および略鉛直に延びる第１周壁４４の接続部によって形成され、断面視において鋭角を成す尖鋭形状を有している。

[0065] 第１延部４６は、積層方向の直交方向に関して、第１延在幅Ｗ３を有している。第１延在幅Ｗ３は、配線リセス部３７の第１縦幅Ｗ１を超えていることが好ましい（Ｗ１＜Ｗ３）。また、第１延在幅Ｗ３は、配線リセス部３７の第１横幅Ｗ２を超えていることが好ましい（Ｗ２＜Ｗ３）。第１延在幅Ｗ３は、ラウンド幅ＷＲ未満（Ｗ３＜ＷＲ）であることが好ましい。第１延在幅Ｗ３は、配線カバー電極４１の第３厚さＴ３以下（Ｗ３≦Ｔ３）であることが好ましい。むろん、第１延在幅Ｗ３は、配線カバー電極４１の第３厚さＴ３を超えていてもよい（Ｔ３＜Ｗ３）。

[0066] 配線カバー電極４１は、この形態では、複数の金属膜が積層された積層構造を有している。配線カバー電極４１は、配線電極３１側からこの順に積層された第１金属膜４７および第２金属膜４８を含む。第１金属膜４７は、配線上面３３の全域を膜状に被覆し、配線カバー電極４１の第１下面４２および第１周壁４４の一部を形成している。

[0067] 第１金属膜４７は、配線電極３１よりも高硬度の金属膜を含む。第１金属膜４７は、Ｎｉ系金属膜を含むことが好ましい。第１金属膜４７は、この形

態では、純Ｎｉ膜（純度が９９％以上のＮｉ膜）を含む。第１金属膜４７は、第４厚さＴ４を有している。第４厚さＴ４は、０．５μｍ以上６μｍ以下であってもよい。

[0068] 第２金属膜４８は、第２金属膜４８の全域を膜状に被覆し、配線カバー電極４１の第１上面４３および第１周壁４４の一部を形成している。第２金属膜４８は、Ｐｄ系金属膜を含むことが好ましい。第２金属膜４８は、この形態では、純Ｐｄ膜（純度が９９％以上のＰｄ膜）を含む。

[0069] 第２金属膜４８は、第１金属膜４７の第４厚さＴ４未満の第５厚さＴ５（Ｔ５＜Ｔ４）を有している。第５厚さＴ５は、０．０５μｍ以上１μｍ以下であってもよい。第５厚さＴ５は、０．１μｍ以上０．５μｍ以下であることが好ましい。第４厚さＴ４および第５厚さＴ５の合計値が、第３厚さＴ３である。

[0070] 図４および図５を参照して、電子部品１Ａは、絶縁層２０内に配置された複数のビア電極５０を含む。複数のビア電極５０は、層間絶縁膜２１内に配置された複数の第１ビア電極５１、および、トップ絶縁膜２２内に配置された複数の第２ビア電極５２を含む。複数の第１ビア電極５１は、積層方向に対向する任意の複数の層間配線２３を電気的に接続させるように対応する層間絶縁膜２１を貫通している。複数の第２ビア電極５２は、積層方向に対向する任意の層間配線２３および任意のトップ配線２５を電気的に接続させるようにトップ絶縁膜２２および最上の層間絶縁膜２１をそれぞれ貫通している。

[0071] 複数のビア電極５０は、絶縁層２０内に形成されたビアホール５３にそれぞれ埋設されている。複数のビア電極５０は、ビアバリア膜５４およびビア本体５５を含む積層構造をそれぞれ有している。ビアバリア膜５４は、ビアホール５３の内壁を膜状に被覆している。ビアバリア膜５４は、Ｔｉ系金属膜を含んでいてもよい。ビア本体５５は、ビアバリア膜５４を挟んでビアホール５３に埋設されている。ビア本体５５は、タングステンを含んでいてもよい。

[0072] 図４～図６Ａを参照して、電子部品１Ａは、絶縁層２０の上に形成された下地樹脂膜６０（有機膜）を含む。つまり、下地樹脂膜６０は、導体板８および多層配線構造２４の間に介在されている。下地樹脂膜６０は、トップ絶縁膜２２の弾性率よりも低い弾性率を有し、比較的柔らかい。

[0073] 下地樹脂膜６０は、前述のモールド樹脂７とは異なる樹脂材料からなる。下地樹脂膜６０は、具体的には、感光性樹脂（つまり透明樹脂）を含む。下地樹脂膜６０は、エポキシ樹脂膜、ポリイミド樹脂膜、ポリアミド樹脂膜、ポリベンゾオキサゾール樹脂膜およびフェノール樹脂膜のうちの少なくとも１つを含んでいてもよい。下地樹脂膜６０は、この形態では、フェノール樹脂膜からなる単層構造を有している。

[0074] 下地樹脂膜６０は、平面視において絶縁層２０の周縁（第１～第４側面１６Ａ～１６Ｄ）から内方に間隔を空けて形成され、絶縁層２０の周縁部を露出させている。下地樹脂膜６０は、絶縁層２０の上で複数のトップ配線２５の間の領域において配線電極３１の配線側壁３４を被覆している。下地樹脂膜６０は、配線側壁３４の配線下端部３６において配線リセス部３７を埋めている。

[0075] 下地樹脂膜６０は、配線リセス部３７内においてトップ絶縁膜２２、配線バリア膜３０および配線電極３１に接している。下地樹脂膜６０は、配線側壁３４の配線上端部３５において配線側壁３４および配線カバー電極４１の第１延部４６の間の間隙を埋めている。つまり、下地樹脂膜６０は、前記配線上端部３５側において配線電極３１の配線側壁３４および配線カバー電極４１の第１下面４２に接している。

[0076] 下地樹脂膜６０は、配線カバー電極４１の第１上面４３を被覆するオーバラップ部６１を含む。オーバラップ部６１は、第１周壁４４から第１上面４３の内方に向けて延びている。オーバラップ部６１は、配線カバー電極４１の内方部において配線カバー電極４１を部分的に露出させるパッド開口６２を区画している。オーバラップ部６１は、配線カバー電極４１を挟んで配線電極３１の配線上端角部３８を被覆している。オーバラップ部６１は、配線

カバー電極４１のラウンド部４５の全域を被覆していることが好ましい。

[0077] オーバラップ部６１は、配線カバー電極４１を挟んで配線電極３１のラウンド始点部Ｐ１およびラウンド終点部Ｐ２の間の領域の全域を被覆していることが好ましい。つまり、オーバラップ部６１は、積層方向の直交方向に関して、ラウンド幅ＷＲ以上のオーバラップ幅ＷＯ（ＷＲ≦ＷＯ）を有していることが好ましい。オーバラップ幅ＷＯは、１μｍ以上４０μｍ以下であってもよい。オーバラップ幅ＷＯは、配線電極３１の第２厚さＴ２を超えていてもよいし（Ｔ２＜ＷＯ）、第２厚さＴ２以下（ＷＯ≦Ｔ２）であってもよい。

[0078] オーバラップ部６１は、積層方向に関して第６厚さＴ６を有している。第６厚さＴ６は、１μｍ以上４０μｍ以下であってもよい。第６厚さＴ６は、配線カバー電極４１の第３厚さＴ３を超えていてもよい（Ｔ３＜Ｔ６）。第６厚さＴ６は、ラウンド幅ＷＲを超えていてもよい（ＷＲ＜Ｔ６）。第６厚さＴ６は、第２厚さＴ２を超えていてもよいし（Ｔ２＜Ｔ６）、第２厚さＴ２以下（Ｔ６≦Ｔ２）であってもよい。第６厚さＴ６は、モールド樹脂７に含まれる複数のフィラーのうちの一部のフィラーの厚さ未満の厚さを有していることが好ましい。

[0079] 図４、図５および図６Ｂを参照して、電子部品１Ａは、対応するトップ配線２５に電気的に接続されるように対応するトップ配線２５の上にそれぞれ配置された複数のパッド構造６５を含む。複数のパッド構造６５は、導体板８およびトップ配線２５の間に介在され、導体板８およびトップ配線２５を電気的に接続させる端子電極である。以下、１つのパッド構造６５の具体的な構造が説明される。

[0080] パッド構造６５は、トップ配線２５を選択的に被覆するパッドバリア膜７０を含む。パッドバリア膜７０は、具体的には、配線カバー電極４１の第１上面４３および下地樹脂膜６０のオーバラップ部６１を膜状に被覆している。パッドバリア膜７０のうちオーバラップ部６１を被覆する部分は、パッドバリア膜７０のうち第１上面４３を被覆する部分よりも上方に位置している

。

[0081] パッドバリア膜７０は、比較的小さい熱膨張率を有する高硬度金属膜からなる。パッドバリア膜７０は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、Ｗ膜、Ｍｏ膜、Ｃｒ膜およびＲｕ膜のうちの少なくとも１つを含む。パッドバリア膜７０の熱膨張率は、４μｍ／ｍ・Ｋ以上９μｍ／ｍ・Ｋ以下であってもよい。パッドバリア膜７０は、Ｔｉ系金属を含むことが好ましい。

[0082] パッドバリア膜７０は、Ｔｉ膜およびＴｉＮ膜のうちの少なくとも１つを含む積層構造または単層構造を有していてもよい。パッドバリア膜７０は、トップ配線２５側からこの順に積層されたＴｉ膜およびＴｉＮ膜を含む積層構造を有していてもよい。パッドバリア膜７０は、この形態では、Ｔｉ膜からなる単層構造を有している。

[0083] パッドバリア膜７０は、積層方向に関して、第７厚さＴ７を有している。第７厚さＴ７は、０．０１μｍ以上０．５μｍ以下であってもよい。第７厚さＴ７は、０．０５μｍ以上０．２μｍ以下であることが好ましい。パッドバリア膜７０は、配線バリア膜３０と同一材料および／または同一厚さを有していてもよい。

[0084] パッド構造６５は、パッドバリア膜７０を被覆するパッド電極７１を含む。パッド電極は、「端子電極」と称されてもよい。パッド電極７１は、パッド構造６５の本体を形成し、断面視において積層方向に沿って立設された柱状形状を有している。パッド電極７１は、パッドバリア膜７０とは異なる金属膜を含む。パッド電極７１は、具体的には、パッドバリア膜７０の熱膨張率を超える熱膨張率を有する低硬度金属膜を含む。

[0085] パッド電極７１は、ＡＩ系金属膜およびＣｕ系金属膜のうちの少なくとも１つを含んでいてもよい。パッド電極７１は、純ＡＩ膜（純度が９９％以上のＡＩ膜）、純Ｃｕ膜（純度が９９％以上のＣｕ膜）、ＡＩＣｕ合金膜、ＡＩＳｉ合金膜およびＡＩＳｉＣｕ合金膜のうちの少なくとも１つを含んでいてもよい。パッド電極７１は、Ｃｕ系金属膜からなることが好ましい。パッド電極７１は、この形態では、純Ｃｕ膜からなる。パッド電極７１の熱膨張

率は、この形態では、１６．５μｍ／ｍ・Ｋ程度である。

[0086] パッド電極７１は、積層方向に関して、パッドバリア膜７０の第７厚さＴ７を超える第８厚さＴ８（Ｔ７＜Ｔ８）を有している。第８厚さＴ８は、トップ配線２５（配線カバー電極４１）を基準（零地点）とするパッド電極７１の厚さである。第８厚さＴ８は、配線電極３１の第２厚さＴ２を超えている（Ｔ２＜Ｔ８）。第８厚さＴ８は、導体板８の厚さ未満であることが好ましい。

[0087] 第８厚さＴ８は、下地樹脂膜６０（オーバラップ部６１）の第６厚さＴ６を超えている（Ｔ６＜Ｔ８）ことが好ましい。第８厚さＴ８は、１０μｍ以上１００μｍ以下であってもよい。第８厚さＴ８は、２０μｍ以上６０μｍ以下であることが好ましい。第８厚さＴ８は、モールド樹脂７に含まれる複数のフィラーの厚さを超える厚さを有していることが好ましい。

[0088] パッド電極７１は、平面視において配線電極３１の配線上端角部３８から内方に間隔を空けて下地樹脂膜６０のオーバラップ部６１を被覆している。つまり、パッド電極７１は、配線カバー電極４１のラウンド部４５から内方に間隔を空けて形成され、下地樹脂膜６０（オーバラップ部６１）を挟んでラウンド部４５に対向していない。

[0089] パッド電極７１は、下地樹脂膜６０（オーバラップ部６１）の上からパッド開口６２に入り込み、パッド開口６２内においてパッドバリア膜７０を介して配線カバー電極４１に接続されている。パッド電極７１は、断面視および平面視においてパッドバリア膜７０の全域を被覆している。パッド電極７１は、この形態では、パッドバリア膜７０外の領域に張り出し、積層方向に下地樹脂膜６０に対向する周縁部を有している。

[0090] パッド電極７１は、パッド下面７２、パッド上面７３およびパッド側壁７４を含む。パッド下面７２は、配線カバー電極４１の第１上面４３および下地樹脂膜６０のオーバラップ部６１に沿って延びている。パッド下面７２のうちオーバラップ部６１を被覆する部分は、パッド下面７２のうち第１上面４３を被覆する部分よりも上方に位置している。パッド上面７３は、配線カ

バー電極４１の第１上面４３および下地樹脂膜６０のオーバラップ部６１に沿って延びている。

[0091] パッド上面７３のうち第１上面４３を被覆する部分は、配線カバー電極４１に向けて窪んでいる。つまり、パッド上面７３のうちオーバラップ部６１を被覆する部分は、パッド上面７３のうち第１上面４３を被覆する部分よりも上方に位置している。パッド側壁７４は、下地樹脂膜６０の上に位置し、法線方向Ｚに沿って略鉛直に延びている。「略鉛直」は、湾曲（蛇行）しながら積層方向に延びている形態も含まれる。パッド側壁７４は、パッドバリア膜７０外の領域に位置し、積層方向にパッドバリア膜７０を介さずに下地樹脂膜６０に対向している。

[0092] パッド側壁７４は、パッド上面７３側のパッド上端部７５、および、下地樹脂膜６０側のパッド下端部７６を有している。パッド側壁７４は、パッド下端部７６においてパッド上端部７５よりも内方に向けて窪んだパッドリセス部７７を有している。パッドリセス部７７は、パッド下端部７６において凹凸部（パッド凹凸部）を形成している。パッドリセス部７７は、パッド上端部７５よりも内方に窪んでいてもよい。パッドリセス部７７は、湾曲状に窪んでいてもよい。

[0093] パッドリセス部７７は、パッドバリア膜７０の周縁部を露出させている。パッドリセス部７７は、具体的には、パッドバリア膜７０の周縁よりも外方に位置する上端部、および、パッドバリア膜７０の周縁よりも内方に位置する下端部を有している。パッドリセス部７７は、この形態では、下地樹脂膜６０も露出させている。パッドリセス部７７は、パッド側壁７４の中間部からトップ配線２５側に間隔を空けて形成されている。

[0094] パッドリセス部７７は、積層方向に関して、パッドバリア膜７０の第７厚さＴ７を超える第２縦幅Ｗ４（Ｔ７＜Ｗ４）を有している。第２縦幅Ｗ４は、０．０１μｍ以上１μｍ以下であってもよい。第２縦幅Ｗ４は、０．５μｍ以下であることが好ましい。パッドリセス部７７は、積層方向の直交方向に関して、パッドバリア膜７０の第７厚さＴ７を超える第２横幅Ｗ５（Ｔ７

＜Ｗ５）を有している。第２横幅Ｗ５は、０．０１μｍ以上１μｍ以下であってもよい。第２横幅Ｗ５は、０．５μｍ以下であることが好ましい。

[0095] パッド電極７１は、配線電極３１の配線上端角部３８とは異なり、角張ったパッド上端角部７８を有している。パッド上端角部７８は、パッド上面７３およびパッド側壁７４（パッド上端部７５）を接続する角部である。パッド上面７３の窪みがパッド側壁７４に及んでいる場合、パッド上端角部７８は、断面視において前記窪みに起因して上方に向けて鋭角に突出した尖鋭形状を有していてもよい。配線上端角部３８は、この形態では、積層方向にパッドバリア膜７０を介さずに下地樹脂膜６０に対向している。

[0096] パッド電極７１は、パッド電極７１を被覆するパッドカバー電極８１を含む。パッドカバー電極８１は、パッド電極７１とは異なる導電体を含み、パッド電極７１の全域を膜状に被覆している。

[0097] パッドカバー電極８１は、積層方向に関して、パッド電極７１の第８厚さＴ８未満の第９厚さＴ９（Ｔ９＜Ｔ８）を有している。第９厚さＴ９は、０．５μｍ以上６μｍ以下であってもよい。第９厚さＴ９は、１μｍ以上５μｍ以下であることが好ましい。第９厚さＴ９は、モールド樹脂７に含まれる複数のフィラーのうちの一部のフィラーの厚さ未満の厚さを有していることが好ましい。

[0098] パッドカバー電極８１は、第２下面８２、第２上面８３、ならびに、第２下面８２および第２上面８３を接続する第２周壁８４を有している。第２下面８２はパッド上面７３に沿って延び、第２上面８３はパッド上面７３に沿って延びている。第２周壁８４は、パッドカバー電極８１の側壁であり、積層方向に沿って略鉛直に延びている。「略鉛直」は、湾曲（蛇行）しながら積層方向に延びている形態も含まれる。

[0099] パッドカバー電極８１は、パッドカバー電極８１（パッド上端角部７８）外の領域に延在する第２延部８６を有している。第２延部８６は、パッドカバー電極８１の周縁部を形成し、第２下面８２、第２上面８３および第２周壁８４によって構成されている。第２延部８６は、積層方向にトップ配線２

５に対向している。パッドカバー電極８１の第２下面８２および第２周壁８４が成す角度は、配線カバー電極４１の第１下面４２および第１周壁４４が成す角度を超えている。

[0100] 第２延部８６は、積層方向の直交方向に関して、第２延在幅Ｗ６を有している。第２延在幅Ｗ６は、パッドリセス部７７の第２縦幅Ｗ４を超えていることが好ましい（Ｗ４＜Ｗ６）。また、第２延在幅Ｗ６は、パッドリセス部７７の第２横幅Ｗ５を超えていることが好ましい（Ｗ５＜Ｗ６）。第２延在幅Ｗ６は、パッドカバー電極８１の第９厚さＴ９以下（Ｗ６≦Ｔ９）であることが好ましい。むろん、第２延在幅Ｗ６は、パッドカバー電極８１の第９厚さＴ９を超えていてもよい（Ｔ９＜Ｗ６）。

[0101] パッドカバー電極８１は、この形態では、配線カバー電極４１とは異なり、単一の第３金属膜８７からなる単層構造を有している。第３金属膜８７は、パッド上面７３の全域を膜状に被覆し、配線カバー電極４１の第２下面８２、第２上面８３および第２周壁８４を形成している。第３金属膜８７は、パッド電極７１よりも高硬度の金属膜を含む。第３金属膜８７は、Ｎｉ系金属膜を含むことが好ましい。第３金属膜８７は、この形態では、純Ｎｉ膜（純度が９９％以上のＮｉ膜）を含む。

[0102] パッド構造６５は、対応するパッド電極７１に電気的に接続されるように対応するパッド電極７１の上にそれぞれ配置された複数の低融点金属９０をさらに含む。低融点金属９０は、導体板８およびパッド電極７１の間に介在され、導体板８およびパッド電極７１を機械的および電気的に接続させている。低融点金属９０は、この形態では、半田である。低融点金属９０は、鉛フリー半田（Lead-free solder）であることが好ましい。低融点金属９０は、この形態では、ＳｎおよびＡｇのうちの少なくとも１つを含む半田からなる。以下、１つの低融点金属９０の構造が説明される。

[0103] 低融点金属９０は、パッド電極７１のパッド側壁７４を露出させるようにパッド上面７３の上に配置されている。低融点金属９０は、パッドカバー電極８１の上でパッド上面７３の窪みを埋めている。低融点金属９０は、この

形態では、パッド上面７３の全域を被覆している。低融点金属９０は、パッドカバー電極８１の第２周壁８４を露出させるようにパッドカバー電極８１の第２延部８６を被覆している。

[0104] 低融点金属９０は、第２周壁８４の一部を露出させるように第２周壁８４を部分的に被覆していてもよい。低融点金属９０は、この形態では、第２延部８６を挟んで下地樹脂膜６０に対向している。低融点金属９０は、第２延部８６外の領域に張り出した膨出部９１を有している。膨出部９１は、第２延部８６を起点に円弧状に張り出している。膨出部９１は、第２延部８６を介さずに下地樹脂膜６０に対向している。

[0105] 低融点金属９０は、積層方向に第９厚さＴ９を超える第１０厚さＴ１０（Ｔ９＜Ｔ１０）を有している。第１０厚さＴ１０は、低融点金属９０の最大厚さである。第１０厚さＴ１０は、配線電極３１の第２厚さＴ２を超えている（Ｔ２＜Ｔ１０）ことが好ましい。第１０厚さＴ１０は、パッド電極７１の第８厚さＴ８以下（Ｔ１０≦Ｔ８）であってもよいし、第８厚さＴ８を超えていてもよい（Ｔ８＜Ｔ１０）。第１０厚さＴ１０は、導体板８の厚さ未満であることが好ましい。第１０厚さＴ１０は、モールド樹脂７に含まれる複数のフィラーのうちの一部のフィラーの厚さ未満の厚さを有していることが好ましい。

[0106] 図４、図５および図６Ｂを参照して、電子部品１Ａは、下地樹脂膜６０を被覆する上地樹脂９５を含む。上地樹脂９５は、下地樹脂膜６０とは異なる樹脂材料からなる。上地樹脂９５は、下地樹脂膜６０の弾性率よりも高い弾性率を有し、下地樹脂膜６０よりも高硬度である。上地樹脂９５は、この形態では、前述のモールド樹脂７の一部からなる。

[0107] 上地樹脂９５は、導体板８および下地樹脂膜６０の間に介在され、導体板８、下地樹脂膜６０、複数のパッド電極７１および複数の低融点金属９０を被覆している。また、上地樹脂９５は、絶縁層２０のうち下地樹脂膜６０から露出した周縁部を被覆している。

[0108] 上地樹脂９５は、下地樹脂膜６０の上における複数のパッド電極７１の間

の領域においてパッド電極７１のパッド側壁７４を被覆している。上地樹脂９５は、下地樹脂膜６０を挟んでトップ絶縁膜２２を被覆する部分を有している。上地樹脂９５は、下地樹脂膜６０を挟んで配線電極３１の配線上端角部３８を被覆する部分を有している。上地樹脂９５は、パッド側壁７４のパッド下端部７６においてパッドリセス部７７を埋めている。

[0109] 上地樹脂９５は、パッドリセス部７７内において下地樹脂膜６０、パッドバリア膜７０およびパッド電極７１に接している。上地樹脂９５は、パッド側壁７４のパッド上端部７５においてパッド側壁７４およびパッドカバー電極８１の第２延部８６（第２下面８２）に接している。上地樹脂９５は、パッド電極７１の第２周壁８４および低融点金属９０を被覆し、パッド電極７１の第２上面８３を被覆していない。

[0110] このように、電子部品１Ａは、半導体チップ１３、多層配線構造２４（絶縁層２０）、パッド構造６５（複数のパッド電極７１）および複数の低融点金属９０を含む。パッケージ２Ａでは、電子部品１Ａがパッド構造６５を導体板８に対向させた姿勢でパッケージ本体３内に配置されている。複数のパッド電極７１は、対応する低融点金属９０を介して導体板８の対応箇所（ダイパッド部９またはリード部１０）に接合されている。これにより、導体板８からの電気信号が電子部品１Ａに付与され、電子部品１Ａからの電気信号が導体板８に付与される。

[0111] 以下、図７～図１０のグラフを参照して、配線上端角部３８近傍において下地樹脂膜６０に生じる応力が述べられる。下地樹脂膜６０に生じる応力は、具体的には、第１延部４６から下地樹脂膜６０に加えられる応力である（以下、同じ）。図７は、配線電極３１の第２厚さＴ２と応力の関係を示すグラフである。図７において縦軸は応力［Ｍｐａ］を示し、横軸は第２厚さＴ２［μｍ］を示している。図７のグラフには、第２厚さＴ２を４μｍから１４μｍまで変化させたときの応力が示されている。

[0112] 図７を参照して、応力は、第２厚さＴ２に依存して変動する。応力は、具体的には、第２厚さＴ２を増加させると増加する。したがって、第２厚さＴ

２は、小さいほうが好ましい。ただし、第２厚さＴ２を削減すると、抵抗値が増加する。したがって、第２厚さＴ２は、６μｍ以上１２μｍ以下であることが好ましい。第２厚さＴ２は、１０μｍ以下であることが特に好ましい。この場合、抵抗値の増加を抑制しながら、第２厚さＴ２に起因する応力を３００Ｍｐａ以下に抑制できる。

[0113] 図８は、第１金属膜４７の第４厚さＴ４と応力の関係を示すグラフである。図８において縦軸は応力［Ｍｐａ］を示し、横軸は第４厚さＴ４［μｍ］を示している。図８のグラフには、第４厚さＴ４を１μｍから５μｍまで変化させたときの応力が示されている。

[0114] 図８を参照して、応力は、第４厚さＴ４に依存して変動する。応力は、具体的には、第４厚さＴ４を増加させると増加する。したがって、第４厚さＴ４は、小さいほうが好ましい。ただし、第４厚さＴ４を削減すると、配線電極３１に対する第１金属膜４７（特に第１延部４６）の成膜性が低下する。したがって、第４厚さＴ４は、１μｍ以上３μｍ以下であることが好ましい。この場合、成膜性の低下を抑制しながら、第４厚さＴ４に起因する応力を３００Ｍｐａ以下に抑制できる。

[0115] 図９は、下地樹脂膜６０のオーバラップ幅ＷＯと応力の関係を示すグラフである。図９において縦軸は応力［Ｍｐａ］を示し、横軸はオーバラップ幅ＷＯ［μｍ］を示している。図９のグラフには、オーバラップ幅ＷＯを１μｍから３０μｍまで変化させたときの応力が示されている。

[0116] 図９を参照して、応力は、オーバラップ幅ＷＯに依存して変動する。応力は、具体的には、オーバラップ幅ＷＯを増加させると低下する。したがって、オーバラップ幅ＷＯは、大きいほうが好ましい。また、オーバラップ幅ＷＯを増加させることによって、トップ配線２５を適切に保護できる。オーバラップ幅ＷＯは、５μｍ以上であることが好ましい。オーバラップ幅ＷＯは、１０μｍ以上であることが特に好ましい。

[0117] これらの場合、トップ配線２５を適切に保護しながら、オーバラップ幅ＷＯに起因する応力を３００Ｍｐａ以下に抑制できる。ただし、オーバラップ

幅ＷＯを増加させすぎると、トップ配線２５の露出部（パッド開口６２）の面積が低下する。オーバラップ幅ＷＯの上限値は、一例として、２０μｍ以下であってもよい。

[0118] 図１０は、下地樹脂膜６０の第６厚さＴ６と応力の関係を示すグラフである。図１０において縦軸は応力［Ｍｐａ］を示し、横軸は第６厚さＴ６［μｍ］を示している。図１０のグラフには、第６厚さＴ６を１μｍから３０μｍまで変化させたときの応力が示されている。

[0119] 図１０を参照して、応力は、第６厚さＴ６に依存して変動する。応力は、具体的には、第６厚さＴ６を増加させると増加する。したがって、第６厚さＴ６は、小さいほうが好ましい。ただし、第６厚さＴ６を削減すると、トップ配線２５の保護が不十分になる。したがって、第６厚さＴ６は、５μｍ以上１５μｍ以下であることが好ましい。この場合、第６厚さＴ６は、１０μｍ以下であることが特に好ましい。これらの場合、トップ配線２５を適切に保護しながら、第６厚さＴ６に起因する応力を３００Ｍｐａ以下に抑制できる。

[0120] 図１１Ａ～図１１Ｓは、図１に示すパッケージ２Ａの製造方法の一例を示す断面図である。図１１Ａ～図１１Ｓは、図５に対応する領域の断面図である。パッケージ２Ａの製造方法は、電子部品１Ａの製造工程を含む。

[0121] 図１１Ａを参照して、多層配線構造２４が形成されたウエハ（図示せず）が用意される。多層配線構造２４の最表面は、複数の第２ビア電極５２が露出したトップ絶縁膜２２によって形成されている。

[0122] 次に、図１１Ｂを参照して、第１ベースバリア膜１００および第１シード膜１０１が多層配線構造２４の上に形成される。第１ベースバリア膜１００は配線バリア膜３０のベースとなり、第１シード膜１０１は配線電極３１のベースとなる。第１ベースバリア膜１００は、この形態では、Ｔｉ系金属膜からなる。第１シード膜１０１は、この形態では、Ｃｕ系金属膜（具体的には純Ｃｕ膜）からなる。第１ベースバリア膜１００および第１シード膜１０１は、スパッタ法によってそれぞれ形成されてもよい。

[0123] 次に、図１１Ｃを参照して、所定パターンを有する第１レジストマスク１０２が第１シード膜１０１の上に形成される。第１レジストマスク１０２は、配線電極３１を形成すべき領域を露出させる第１開口１０３を有している。次に、図１１Ｄを参照して、配線電極３１が第１シード膜１０１の上に形成される。配線電極３１は、めっき法（たとえば電解めっき法）によって第１シード膜１０１と一体化するように形成される。

[0124] この工程では、界面活性剤無添加のめっき液（Surfactant-free plating solution）に第１シード膜１０１が浸漬される。界面活性剤無添加のめっき液によれば、第１開口１０３の壁面近傍における配線電極３１の成膜量を低下させることができる。これにより、ラウンド形状に成形された配線上端角部３８を有する配線電極３１が形成される。配線電極３１は、第１開口１０３の深さ方向途中の高さ位置まで形成される。

[0125] 次に、図１１Ｅを参照して、配線カバー電極４１が配線電極３１の上に形成される。配線カバー電極４１は、この形態では、第１金属膜４７（Ｎｉ系金属膜）および第２金属膜４８（Ｐｄ系金属膜）を含む積層構造を有している。第１金属膜４７は、めっき法（たとえば無電解めっき法）によって配線電極３１の上に形成される。第２金属膜４８は、めっき法（たとえば無電解めっき法）によって第１金属膜４７の上に形成される。次に、図１１Ｆを参照して、第１レジストマスク１０２が除去される。

[0126] 次に、図１１Ｇを参照して、第１シード膜１０１のうち配線電極３１から露出した部分が除去される。第１シード膜１０１の不要な部分は、エッチング法（たとえばウエットエッチング法）によって除去されてもよい。この工程では、第１シード膜１０１の厚さに応じた分だけ配線電極３１の配線側壁３４が除去される。したがって、配線側壁３４が配線カバー電極４１の第１周壁４４よりも内方に後退する。これにより、配線カバー電極４１の第１延部４６が形成される。

[0127] 次に、第１ベースバリア膜１００のうち配線電極３１から露出した部分が除去される。第１ベースバリア膜１００の不要な部分は、エッチング法（た

とえばウエットエッチング法）によって除去されてもよい。この工程では、第１ベースバリア膜１００の厚さに応じた分だけ、第１ベースバリア膜１００において配線電極３１の直下に位置する部分が除去される。したがって、第１ベースバリア膜１００が配線電極３１の配線側壁３４よりも内方に後退する。これにより、配線バリア膜３０が形成される。

[0128] 次に、図１１Ｈを参照して、配線リセス部３７が配線電極３１の配線下端部３６に形成される。配線リセス部３７は、エッチング法（たとえばウエットエッチング法）によって配線電極３１の配線下端部３６を部分的に除去することによって形成される。配線リセス部３７の大きさや形状は、エッチング条件を調節することによって調整される。

[0129] 次に、図１１Ｉを参照して、下地樹脂膜６０が配線電極３１の上に形成される。この工程では、まず、下地樹脂膜６０のベースとなる感光性樹脂がトップ絶縁膜２２の上に塗布される。むろん、フィルム状の感光性樹脂がトップ絶縁膜２２の上に貼着されてもよい。次に、感光性樹脂が、パッド開口６２に対応したパターンで露光および現像される。これにより、配線電極３１を露出させるパッド開口６２を有する下地樹脂膜６０が形成される。

[0130] 次に、図１１Ｊを参照して、第２ベースバリア膜１０４および第２シード膜１０５が配線電極３１および下地樹脂膜６０の上に形成される。第２ベースバリア膜１０４はパッドバリア膜７０のベースとなり、第２シード膜１０５はパッド電極７１のベースとなる。第２ベースバリア膜１０４は、この形態では、Ｔｉ系金属膜からなる。第２シード膜１０５は、この形態では、Ｃｕ系金属膜（具体的には純Ｃｕ膜）からなる。第２ベースバリア膜１０４および第２シード膜１０５は、スパッタ法によってそれぞれ形成されてもよい。

[0131] 次に、図１１Ｋを参照して、所定パターンを有する第２レジストマスク１０６が第２シード膜１０５の上に形成される。第２レジストマスク１０６は、パッド電極７１を形成すべき領域を露出させる第２開口１０７を有している。

[0132] 次に、図１１Ｌを参照して、パッド電極７１が第２シード膜１０５の上に形成される。パッド電極７１は、めっき法（たとえば電解めっき法）によって第２シード膜１０５と一体化するように形成される。この工程では、界面活性剤を含むめっき液に第２シード膜１０５が浸漬される。パッド電極７１は、第２レジストマスク１０６の厚さ方向途中の高さ位置まで形成される。

[0133] 次に、図１１Ｍを参照して、パッドカバー電極８１がパッド電極７１の上に形成される。パッドカバー電極８１は、この形態では、第３金属膜８７（Ｎｉ系金属膜）からなる単層構造を有している。第３金属膜８７は、めっき法（たとえば無電解めっき法）によってパッド電極７１の上に形成される。次に、低融点金属９０がパッドカバー電極８１の上に形成される。低融点金属９０は、この形態では、ＳｎＡｇを含む。低融点金属９０は、めっき法（たとえば無電解めっき法）によってパッドカバー電極８１の上に形成される。

[0134] 次に、図１１Ｎを参照して、第２レジストマスク１０６が除去される。次に、図１１０を参照して、第２シード膜１０５のうちパッド電極７１から露出した部分が除去される。第２シード膜１０５の不要な部分は、エッチング法（たとえばウエットエッチング法）によって除去されてもよい。

[0135] この工程では、第２シード膜１０５の厚さに応じた分だけパッド電極７１のパッド側壁７４が除去されるため、パッド側壁７４がパッドカバー電極８１の第２周壁８４よりも内方に後退する。これにより、パッドカバー電極８１の第２延部８６が形成される。また、これにより、第２延部８６を被覆する低融点金属９０が形成される。

[0136] 次に、第２ベースバリア膜１０４のうちパッド電極７１から露出した部分が除去される。第２ベースバリア膜１０４の不要な部分は、エッチング法（たとえばウエットエッチング法）によって除去されてもよい。この工程では、第２ベースバリア膜１０４の厚さに応じた分だけ、第２ベースバリア膜１０４においてパッド電極７１の直下に位置する部分が除去されるため、第２ベースバリア膜１０４がパッド電極７１のパッド側壁７４よりも内方に後退

する。これにより、パッドバリア膜７０が形成される。

[0137] 次に、図１１Ｐを参照して、パッドリセス部７７がパッド電極７１のパッド下端部７６に形成される。パッドリセス部７７は、エッチング法（たとえばウエットエッチング法）によってパッド電極７１のパッド下端部７６を部分的に除去することによって形成される。パッドリセス部７７の大きさや形状は、エッチング条件を調節することによって調整される。

[0138] 次に、図１１Ｑを参照して、低融点金属９０が、リフロー工程によって半球状に成形される。その後、ウエハ（図示せず）が選択的に切断されて、複数の電子部品１Ａが切り出される。これにより、電子部品１Ａが製造される。

[0139] 次に、図１１Ｒを参照して、パッケージ２Ａの製造工程が実施される。パッケージ２Ａの製造工程では、導体板８が別途用意される。次に、パッド構造６５を導体板８に対向させた姿勢で電子部品１Ａが導体板８（ダイパッド部９およびリード部１０）の上に配置され、低融点金属９０を介して導体板８に機械的および電気的にされる。

[0140] その後、図１１Ｓを参照して、電子部品１Ａおよび導体板８を封止するようにモールド樹脂７が供給される。これにより、パッケージ本体３、電子部品１Ａおよび導体板８を含むパッケージ２Ａが製造される。

[0141] 以上、電子部品１Ａは、トップ絶縁膜２２（被覆対象）、配線電極３１（電極）および下地樹脂膜６０（樹脂膜）を含む。配線電極３１は、トップ絶縁膜２２を被覆し、ラウンド形状に成形された配線上端角部３８を有している。下地樹脂膜６０は、トップ絶縁膜２２の上で配線電極３１の配線上端角部３８を被覆している。

[0142] この構造によれば、温度上昇に起因して配線上端角部３８の近傍に生じる応力を緩和できる。これにより、当該応力に起因する下地樹脂膜６０の剥離やクラックを抑制できる。よって、信頼性を向上できる電子部品１Ａを提供できる。

[0143] 電子部品１Ａは、配線電極３１とは異なる導電体を含み、配線電極３１の

配線上端角部３８を被覆する配線カバー電極４１を含む。この場合、下地樹脂膜６０は、配線カバー電極４１を挟んで配線電極３１の配線上端角部３８を被覆している。この構造によれば、配線上端角部３８の近傍において配線カバー電極４１に生じる応力を緩和できる。これにより、配線カバー電極４１に生じる応力に起因する下地樹脂膜６０の剥離やクラックを抑制できる。

[0144] この場合、配線カバー電極４１は、配線上端角部３８に沿って湾曲したラウンド部４５を含むことが好ましい。この構造によれば、配線カバー電極４１に生じる応力をラウンド部４５によって緩和できる。配線カバー電極４１は、トップ絶縁膜２２に対向するように配線上端角部３８よりも外方に張り出した第１延部４６を有していることが好ましい。この構造によれば、配線カバー電極４１が第１延部４６を有する構造において配線カバー電極４１に生じる応力をラウンド部４５によって緩和できる。

[0145] 第１延部４６は、配線電極３１の配線上面３３よりもトップ絶縁膜２２側に位置する部分を含むことが好ましい。下地樹脂膜６０は、配線カバー電極４１の内方部を露出させていることが好ましい。配線カバー電極４１は、配線電極３１を被覆するＮｉ系金属を含む第１金属膜４７を含むことが好ましい。配線カバー電極４１は、Ｐｄ系金属を含み、第１金属膜４７を被覆する第２金属膜４８を含むことが好ましい。配線カバー電極４１は、配線電極３１よりも薄いことが好ましい。

[0146] 配線電極３１は、トップ絶縁膜２２の上に位置する配線側壁３４を有し、当該配線側壁３４の配線下端部３６において内方に向けて窪んだ配線リセス部３７を有していることが好ましい。この構造によれば、温度上昇に起因して配線電極３１の配線下端部３６の近傍に生じる応力を配線リセス部３７によって緩和できる。これにより、当該応力に起因するトップ絶縁膜２２のクラックを抑制できる。

[0147] 電子部品１Ａは、トップ絶縁膜２２を被覆する配線バリア膜３０を含むことが好ましい。この場合、配線電極３１は、配線バリア膜３０の上に形成されていることが好ましい。この構造によれば、配線電極３１からトップ絶縁

膜２２に加えられる応力を配線バリア膜３０に緩和できる。この場合、配線バリア膜３０は、配線電極３１の熱膨張率よりも低い熱膨張率を有していることが好ましい。

[0148] この構造によれば、熱膨張に起因する配線バリア膜３０の変形量を、熱膨張に起因する配線電極３１の変形量よりも小さくすることができる。特に、配線バリア膜３０が、配線電極３１の剛性率よりも高い剛性率を有している場合、配線バリア膜３０の変形量を適切に低減できる。これにより、トップ絶縁膜２２に対する応力を適切に抑制できる。この構造において、配線バリア膜３０を露出させる配線リセス部３７を形成することによって、配線電極３１の配線下端部３６の近傍に生じる応力を適切に抑制できる。

[0149] 配線リセス部３７は、配線バリア膜３０の厚さを超える幅（第１縦幅Ｗ１）を有していてもよい。トップ絶縁膜２２は無機絶縁膜を含み、配線電極３１は無機絶縁膜を被覆していることが好ましい。電子部品１Ａは、配線電極３１に電気的に接続されるように配線電極３１の上に配置されたパッド電極７１を含むことが好ましい。

[0150] 下地樹脂膜６０は有機膜からなるところ、トップ絶縁膜２２等の無機膜等と比較して弾性変形しやすい性質を有している。したがって、下地樹脂膜６０を被覆するパッド電極７１を形成した場合には、当該パッド電極７１の応力を下地樹脂膜６０によって吸収できるため、パッド電極７１の応力は問題にならないと考えられていた。しかし、市場の要請によってパッド電極７１の厚化（つまり低抵抗化）が進み、下地樹脂膜６０に対するパッド電極７１の応力が無視できなくなった。

[0151] この点、電子部品１Ａは、下地樹脂膜６０およびパッド電極７１を含む。パッド電極７１は、下地樹脂膜６０を被覆し、下地樹脂膜６０の上に位置するパッド側壁７４を有している。パッド電極７１は、パッド側壁７４のパッド下端部７６においてパッド側壁７４のパッド上端部７５よりも内方に窪んだパッドリセス部７７を有している。

[0152] この構造によれば、温度上昇に起因してパッド下端部７６の近傍に生じる

応力をパッドリセス部７７によって緩和できる。これにより、当該応力に起因する下地樹脂膜６０の剥離やクラックを抑制できる。よって、信頼性を向上できる電子部品１Ａを提供できる。

[0153] パッド電極７１は、下地樹脂膜６０（第６厚さＴ６）よりも厚いことが好ましい。パッドリセス部７７は、パッド電極７１のパッド側壁７４の中間部よりも下地樹脂膜６０側に位置する部分に形成されていることが好ましい。この構造によれば、パッド下端部７６の近傍における応力を緩和できる。また、パッド電極７１の除去部を削減できるため、パッドリセス部７７に起因するパッド電極７１の高抵抗化を抑制できる。

[0154] 電子部品１Ａは、下地樹脂膜６０を被覆するパッドバリア膜７０を含むことが好ましい。この場合、パッド電極７１は、パッドバリア膜７０を挟んで下地樹脂膜６０を被覆していることが好ましい。この構造によれば、パッド電極７１から下地樹脂膜６０に加えられる応力をパッドバリア膜７０によって緩和できる。

[0155] パッドバリア膜７０は、パッド電極７１の熱膨張率よりも低い熱膨張率を有していることが好ましい。この構造によれば、熱膨張に起因するパッドバリア膜７０の変形量を、熱膨張に起因するパッド電極７１の変形量よりも小さくすることができる。特に、パッドバリア膜７０が、パッド電極７１の剛性率よりも高い剛性率を有している場合、パッドバリア膜７０の変形量を適切に低減できる。

[0156] これにより、下地樹脂膜６０に対する応力を適切に抑制できる。また、この構造において、パッドバリア膜７０を露出させるパッドリセス部７７を形成することによって、パッド電極７１のパッド下端部７６の近傍に生じる応力を適切に抑制できる。パッドリセス部７７は、パッドバリア膜７０の厚さを超える幅（第２縦幅Ｗ４）を有していてもよい。

[0157] 電子部品１Ａは、トップ絶縁膜２２（無機絶縁膜）、および、当該トップ絶縁膜２２を被覆するトップ配線２５（配線）を含むことが好ましい。この場合、下地樹脂膜６０はトップ配線２５を部分的に露出させるようにトップ

配線２５を被覆していることが好ましい。また、パッド電極７１は下地樹脂膜６０を被覆するようにトップ配線２５に接続されていることが好ましい。

[0158] パッド電極７１は、トップ配線２５の上に柱状に立設されていることが好ましい。パッド電極７１はトップ配線２５よりも厚いことが好ましい。下地樹脂膜６０は、トップ絶縁膜２２よりも低い弾性率を有していることが好ましい。電子部品１Ａは、トップ絶縁膜２２を被覆する配線バリア膜３０を含むことが好ましい。この場合、トップ配線２５は、配線バリア膜３０を挟んでトップ絶縁膜２２を被覆していることが好ましい。

[0159] トップ配線２５は、ラウンド形状に成形された配線上端角部３８を有していることが好ましい。この場合、下地樹脂膜６０は、配線上端角部３８を被覆していることが好ましい。この構造によれば、下地樹脂膜６０の剥離やクラックを抑制しながら、下地樹脂膜６０によってトップ配線２５を保護できる。また、成膜性に優れた下地樹脂膜６０の上に、当該下地樹脂膜６０を被覆するパッド電極７１を形成できる。

[0160] パッド電極７１は、トップ配線２５の上において、下地樹脂膜６０の剥離やクラックをパッドリセス部７７によって抑制する。これにより、トップ配線２５およびパッド電極７１を備えた構造において下地樹脂膜６０を適切に形成できる。パッド電極７１は、配線上端角部３８から間隔を空けてトップ配線２５に電気的に接続されていることが好ましい。この構造によれば、パッド電極７１に起因する応力が配線上端角部３８の近傍で生じることを抑制できる。

[0161] 電子部品１Ａは、トップ配線２５とは異なる導電体を含み、トップ配線２５を被覆する配線カバー電極４１を含むことが好ましい。この場合、下地樹脂膜６０は、配線カバー電極４１を挟んでトップ配線２５を被覆していることが好ましい。また、パッド電極７１は、配線カバー電極４１を介してトップ配線２５に電気的に接続されていることが好ましい。配線カバー電極４１は、トップ配線２５の外方に延在する第１延部４６を有していることが好ましい。

[0162] 電子部品１Ａは、パッド電極７１とは異なる導電体を含み、パッド電極７１を被覆するパッドカバー電極８１を含むことが好ましい。パッドカバー電極８１は、パッド電極７１の外方に延在する第２延部８６を有していることが好ましい。パッドカバー電極８１を被覆する低融点金属９０をさらに含むことが好ましい。低融点金属９０は、パッドカバー電極８１の第２延部８６を被覆していることが好ましい。低融点金属９０は、パッド電極７１の外方に張り出した膨出部９１を有していることが好ましい。

[0163] 電子部品１Ａは、パッド電極７１のパッド側壁７４を被覆する上地樹脂９５をさらに含むことが好ましい。上地樹脂９５は、パッド電極７１のパッドリセス部７７を埋めていることが好ましい。この場合、上地樹脂９５は、パッドリセス部７７内において下地樹脂膜６０、パッドバリア膜７０およびパッド電極７１に接していることが好ましい。

[0164] トップ配線２５は、Ｃｕ系金属を含むことが好ましい。配線バリア膜３０は、Ｔｉ系金属膜を含むことが好ましい。パッド電極７１は、Ｃｕ系金属を含むことが好ましい。パッドバリア膜７０は、Ｔｉ系金属膜を含むことが好ましい。下地樹脂膜６０は、感光性樹脂を含むことが好ましい。下地樹脂膜６０は、フェノール樹脂を含むことが特に好ましい。上地樹脂９５は、熱硬化性樹脂を含むことが好ましい。上地樹脂９５は、マトリクス樹脂および複数のフィラーを含むことが好ましい。

[0165] パッド電極７１は、ボンディングワイヤに電気的に接続されないように構成されていることが好ましい。電子部品１Ａは、パッケージ２Ａに組み込まれていてもよい。パッケージ２Ａは、パッケージ本体３、導体板８および電子部品１Ａを含む。パッケージ本体３は、モールド樹脂７を含む。導体板８は、パッケージ本体３から露出するようにパッケージ本体３の内部に配置されている。

[0166] 電子部品１Ａは、パッケージ本体３の内部に配置され、導体板８に電気的に接続されている。このような構造によれば、導体板８に対してパッド電極７１を適切に電気的に接続させることができる。よって、信頼性を向上でき

るパッケージ２Ａを提供できる。この場合、上地樹脂９５は、モールド樹脂７の一部によって形成されていてもよい。

[0167] 図１２は、図５に対応し、第２実施形態に係る電子部品１Ｂを示す断面図である。図１２を参照して、パッド電極７１は、この形態では、パッドバリア膜７０の上に位置するパッド側壁７４を有している。つまり、パッド側壁７４は、パッドバリア膜７０の周縁部からパッドバリア膜７０の内方部に間隔を空けて形成されている。むろん、パッド側壁７４は、第１実施形態の場合と同様、パッドバリア膜７０外の領域に位置していてもよい。

[0168] パッド電極７１は、この形態では、パッド下端部７６においてパッドリセス部７７に代えて突出部１１０を有している。突出部１１０は、パッド下端部７６からパッド電極７１の外方に向けて突出することにより、パッド下端部７６に凹凸部を形成している。突出部１１０は、積層方向にパッドバリア膜７０を介さずに下地樹脂膜６０に対向するように下地樹脂膜６０に沿ってパッドバリア膜７０の周縁部よりも外方に張り出している。

[0169] つまり、突出部１１０は、パッドバリア膜７０の周縁よりも外方に位置する先端部、および、パッドバリア膜７０の周縁よりも内方に位置する基端部を含む。突出部１１０は、下地樹脂膜６０およびパッドバリア膜７０との間で間隙を形成する部分を含む。突出部１１０は、パッド側壁７４の中間部からトップ配線２５側に間隔を空けて形成されている。突出部１１０は、断面視においてパッド側壁７４から先端部に向けて厚さが徐々に小さくなる先細り形状に形成されている。これにより、突出部１１０は、鋭角を成す尖鋭形状の先端部を有している。

[0170] 突出部１１０は、積層方向に関してパッドバリア膜７０の第７厚さＴ７を超える厚さを有する部分を含む。具体的には、突出部１１０のうちパッドバリア膜７０の上に位置する部分（パッド側壁７４側の基端部）は、パッドバリア膜７０の第７厚さＴ７を超える厚さを有している。一方、突出部１１０のうちパッドバリア膜７０外に位置する部分（先端部）は、パッドバリア膜７０の第７厚さＴ７未満の厚さを有している。

[0171] 突出部１１０は、積層方向の直交方向に関してパッドバリア膜７０の第７厚さＴ７を超える突出幅ＷＰを有している。突出幅ＷＰは、パッド側壁７４を基準（零地点）とした場合の突出部１１０の幅である。突出幅ＷＰは、０．０５μｍ以上１０μｍ以下であってもよい。突出幅ＷＰは、０．５μｍ以上５μｍ以下であることが好ましい。

[0172] パッドカバー電極８１の第２延部８６は、この形態では、積層方向にパッド電極７１の突出部１１０に対向している。第２延部８６の第２延在幅Ｗ６は、この形態では、積層方向の直交方向に関して、突出部１１０の突出幅ＷＰ未満の張り出し幅を有している。むろん、第２延在幅Ｗ６は、突出幅ＷＰを超えていてもよい。

[0173] 低融点金属９０の膨出部９１は、この形態では、積層方向にパッド電極７１の突出部１１０に対向している。低融点金属９０の膨出部９１は、第２延部８６を介さずに突出部１１０に対向している。第２延部８６の第２延在幅Ｗ６が突出幅ＷＰを超えている場合、膨出部９１は突出部１１０を介さずに下地樹脂膜６０に対向していてもよい。

[0174] 上地樹脂９５は、第１実施形態の場合と同様、パッド電極７１のパッド側壁７４を被覆している。上地樹脂９５は、この形態では、パッド下端部７６において下地樹脂膜６０および突出部１１０の間の間隙を埋め、突出部１１０を被覆している。上地樹脂９５は、下地樹脂膜６０および突出部１１０の間の間隙において、下地樹脂膜６０、パッドバリア膜７０および突出部１１０に接している。

[0175] つまり、上地樹脂９５は、突出部１１０の直上および直下において当該突出部１１０を上下方向から挟み込んでいる。また、上地樹脂９５は、突出部１１０の上においてパッドバリア膜７０に対向する部分、および、突出部１１０を挟んでパッドバリア膜７０外に対向する部分を有している。

[0176] 図１３Ａ～図１３Ｇは、図１２に示す電子部品１Ｂの製造工程の一例を示す断面図である。まず、図１３Ａを参照して、前述の図１１Ａ～図１１Ｊの工程を経て、第２ベースバリア膜１０４および第２シード膜１０５が形成さ

れる。

[0177] 次に、図１３Ｂを参照して、所定パターンを有する第２レジストマスク１０６が第２シード膜１０５の上に形成される。第２レジストマスク１０６は、パッド電極７１を形成すべき領域を露出させる第２開口１０７を有している。この工程では、露光後の第２レジストマスク１０６に対するベーク条件（焼き締め温度や時間等）が調節され、第２シード膜１０５に対する第２レジストマスク１０６の密着性が低下されている。

[0178] 次に、図１３Ｃを参照して、パッド電極７１が第２シード膜１０５の上に形成される。パッド電極７１は、めっき法（たとえば電解めっき法）によって第２シード膜１０５と一体化するように形成される。この工程では、界面活性剤を含むめっき液に第２シード膜１０５が浸漬される。

[0179] この工程では、第２開口１０７の下端において第２シード膜１０５および第２レジストマスク１０６の間にもめっき液が供給され、第２シード膜１０５および第２レジストマスク１０６の間にパッド電極７１の一部が突起状に成長される。これにより、パッド電極７１の突出部１１０が第２シード膜１０５および第２レジストマスク１０６の間に形成される。パッド電極７１は、第２レジストマスク１０６の厚さ方向途中の高さ位置まで形成される。

[0180] 次に、図１３Ｄを参照して、前述の図１１Ｍと同様の工程を経て、パッドカバー電極８１および低融点金属９０がパッド電極７１の上に形成される。次に、図１３Ｅを参照して、第２レジストマスク１０６が除去される。次に、図１３Ｆを参照して、前述の図１１０と同様の工程を経て、突出部１１０が残存するように第２シード膜１０５の不要な部分が除去される。これにより、突出部１１０を有するパッド電極７１が形成される。

[0181] 次に、図１３Ｇを参照して、第２ベースバリア膜１０４のうちパッド電極７１の突出部１１０から露出した部分が除去される。第２ベースバリア膜１０４の不要な部分は、エッチング法（たとえばウエットエッチング法）によって除去される。

[0182] この工程では、第２ベースバリア膜１０４において突出部１１０の直下に

位置する部分が、第２ベースバリア膜１０４の厚さに応じた分だけ除去されるため、第２ベースバリア膜１０４が突出部１１０よりも内方に後退する。これにより、パッドバリア膜７０が形成される。その後の工程は、第１実施形態の場合と同様である。

[0183] 以上、電子部品１Ｂは、下地樹脂膜６０およびパッド電極７１を含む。パッド電極７１は、下地樹脂膜６０を被覆し、下地樹脂膜６０の上に位置するパッド側壁７４を有している。パッド電極７１は、パッド側壁７４のパッド下端部７６においてパッド側壁７４のパッド上端部７５よりも外方に突出した突出部１１０を有している。

[0184] この構造によれば、温度上昇に起因してパッド下端部７６の近傍に生じる応力を突出部１１０によって緩和できる。これにより、当該応力に起因する下地樹脂膜６０の剥離やクラックを抑制できる。よって、信頼性を向上できる電子部品１Ｂを提供できる。

[0185] 図１４は、図４に対応し、第３実施形態に係る電子部品１Ｃが搭載されたパッケージ２Ｂを示す断面図である。図１５は、図１４に示す領域XVの拡大図である。電子部品１Ｃは、トップ配線２５に関して第１実施形態と同様の効果を奏するデバイスである。

[0186] 第１～第２実施形態に係る電子部品１Ａ、１Ｂは、フリップチップ接続方式の部品であった。これに対して、第３実施形態に係る電子部品１Ｃは、ワイヤボンディング接続方式の部品である。パッケージ２Ｂは、この形態では、パッケージ本体３、導体板８、電子部品１Ｃ、導電接合材１１１および複数のワイヤ１１２を含む。パッケージ本体３および導体板８は、第１実施形態の場合と同様の形態で形成されている。

[0187] 電子部品１Ｃは、パッド構造６５を有していない。したがって、下地樹脂膜６０のパッド開口６２は、トップ配線２５の一部をパッド電極１１３として露出させている。電子部品１Ｃは、半導体チップ１３の第２主面１５を被覆する主面電極１１４を含む。主面電極１１４は、第２主面１５の全域を被覆し、第１～第４側面１６Ａ～１６Ｄに連なっている。主面電極１１４は、

半導体チップ１３とオーミック接触を形成している。

[0188] 主面電極１１４は、Ｔｉ膜、Ｎｉ膜、Ｐｄ膜、Ａｕ膜およびＡｇ膜のうちの少なくとも１つを含んでいてもよい。主面電極１１４は、少なくとも第２主面１５を直接被覆するＴｉ膜を含んでいればよく、Ｎｉ膜、Ｐｄ膜、Ａｕ膜およびＡｇ膜の有無や積層順は任意である。

[0189] 主面電極１１４は、一例として、第２主面１５側からこの順に積層されたＴｉ膜、Ｎｉ膜、Ｐｄ膜およびＡｕ膜を含んでいてもよい。主面電極１１４は、前述の製造工程において、ウエハのダイシング工程前の任意のタイミングで、スパッタ法および／または蒸着法によって形成される。

[0190] 電子部品１Ｃは、主面電極１１４を導体板８（この形態ではダイパッド部９）に対向させた姿勢で、導体板８の上に配置される。導電接合材１１１は、主面電極１１４および導体板８の間に介在され、主面電極１１４および導体板８を機械的および電気的に接続させている。導電接合材１１１は、導電ペーストおよび半田のうちの少なくとも１つを含んでいてもよい。

[0191] 複数のワイヤ１１２は、アルミニウムワイヤ、銅ワイヤおよび金ワイヤのうちの少なくとも1つを含む。各ワイヤ１１２は、対応するリード部１０を対応するパッド電極１１３に接続させている。モールド樹脂７（上地樹脂９５膜）は、この形態では、下地樹脂膜６０の上において複数のパッド電極１１３および複数のワイヤ１１２を被覆している。

[0192] 前述の実施形態は、さらに他の形態で実施される。たとえば、前述の各実施形態では、パッケージ２Ａ、２Ｂの一形態としてのＱＦＮ（Quad Flat Non-leaded）が示された。しかし、パッケージ２Ａ、２Ｂは、ＳＯＰ（Small Outline Package）、ＤＦＰ（Dual Flat Package）、ＤＩＰ（Dual Inline Package）、ＱＦＰ（Quad Flat Package）、ＳＩＰ（Single Inline Package）、ＳＯＪ（Small Outline J-leaded Package）、または、ＴＯ（Transistor Outline）、もしくは、これらに類する種々の形態を有していてもよい。

[0193] また、パッケージ２Ａは、導体板８を有さず、パッド構造６５（低融点金属９０）を露出させるように電子部品１Ａ、１Ｂの外面を被覆するモールド

樹脂７を含むウエハレベルチップサイズパッケージからなっていてもよい。換言すると、電子部品１Ａ、１Ｂは、パッド構造６５の一部（低融点金属９０）を露出させるように、半導体チップ１３、絶縁層（多層配線構造２４）、下地樹脂膜６０およびパッド構造６５を被覆する上地樹脂９５を含むウエハレベルチップサイズパッケージからなっていてもよい。

[0194] この明細書および図面から抽出される特徴例が以下に示される。以下では、信頼性が向上される電子部品が提供される。以下、括弧内の英数字は前述の実施形態における対応構成要素等を表すが、各項目の範囲を実施形態に限定する趣旨ではない。以下の項目に係る「電子部品」は、「半導体装置」、「集積回路装置」、「パッケージ」、「電子部品パッケージ」、「半導体パッケージ」、「モジュール」、「電子部品モジュール」、「半導体モジュール」、「ウエハレベルチップサイズパッケージ」等に置き換えられてもよい。

[0195] ［Ａ１］下地樹脂（６０）と、前記下地樹脂（６０）の上に位置する側壁（７４）、および、前記側壁（７４）の下端部に形成された凹凸部（７７／１１０）を有するパッド電極（７１）と、を含む、電子部品（１Ａ～１Ｃ）。

[0196] ［Ａ２］前記凹凸部（７７／１１０）は、前記側壁（７４）の下端部おいて内方に向けて窪んだリセス部（７７）からなる、Ａ１に記載の電子部品（１Ａ～１Ｃ）。

[0197] ［Ａ３］前記下地樹脂（６０）を被覆するパッドバリア膜（７０）をさらに含み、前記パッド電極（７１）は、前記パッドバリア膜（７０）を挟んで前記下地樹脂（６０）を被覆している、Ａ２に記載の電子部品（１Ａ～１Ｃ）。

[0198] ［Ａ４］前記リセス部（７７）は、前記パッドバリア膜（７０）の周縁よりも外方に位置する上端部、および、前記パッドバリア膜（７０）の周縁よりも内方に位置する下端部を有し、前記パッドバリア膜（７０）の周縁部を露出させている、Ａ３に記載の電子部品（１Ａ～１Ｃ）。

[0199] ［Ａ５］前記凹凸部（７７／１１０）は、前記側壁（７４）の下端部において前記下地樹脂（６０）に対向するように外方に向けて突出した突出部（１１０）からなる、Ａ１に記載の電子部品（１Ａ～１Ｃ）。

[0200] ［Ａ６］前記下地樹脂（６０）を被覆するパッドバリア膜（７０）をさらに含み、前記パッド電極（７１）は、前記パッドバリア膜（７０）を挟んで前記下地樹脂（６０）を被覆している、Ａ５に記載の電子部品（１Ａ～１Ｃ）。

[0201] ［Ａ７］前記突出部（１１０）は、前記パッドバリア膜（７０）の周縁よりも外方に位置する先端部、および、前記パッドバリア膜（７０）の周縁よりも内方に位置する基端部を有し、前記下地樹脂（６０）および前記パッドバリア膜（７０）との間で間隙している、Ａ６に記載の電子部品（１Ａ～１Ｃ）。

[0202] ［Ａ８］前記パッド電極（７１）は、ボンディングワイヤ（１１２）に電気的に接続されない、Ａ１～Ａ７のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0203] ［Ａ９］前記パッド電極（７１）は、前記下地樹脂（６０）よりも厚い、Ａ１～Ａ８のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0204] ［Ａ１０］無機絶縁膜（２２）と、前記無機絶縁膜（２２）を被覆する配線電極（３１）と、をさらに含み、前記下地樹脂（６０）は、前記配線電極（３１）を部分的に露出させるように前記配線電極（３１）を被覆し、前記パッド電極（７１）は、前記配線電極（３１）および前記下地樹脂（６０）を被覆している、Ａ１～Ａ９のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0205] ［Ａ１１］前記パッド電極（７１）は、前記配線電極（３１）よりも厚い、Ａ１０に記載の電子部品（１Ａ～１Ｃ）。

[0206] ［Ａ１２］前記無機絶縁膜（２２）を被覆する配線バリア膜（３０）をさらに含み、前記配線電極（３１）は、前記配線バリア膜（３０）を挟んで前記無機絶縁膜（２２）を被覆している、Ａ１０またはＡ１１に記載の電子部

品（１Ａ～１Ｃ）。

[0207] ［Ａ１３］前記配線電極（３１）は、ラウンド形状に成形された上端角部（３８）を有し、前記下地樹脂（６０）は、前記上端角部（３８）を被覆している、Ａ１０～Ａ１２のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0208] ［Ａ１４］前記パッド電極（７１）は、前記上端角部（３８）から間隔を空けて前記配線電極（３１）に電気的に接続されている、Ａ１３に記載の電子部品（１Ａ～１Ｃ）。

[0209] ［Ａ１５］前記配線電極（３１）を被覆する配線カバー電極（４１）をさらに含み、前記下地樹脂（６０）は、前記配線カバー電極（４１）を挟んで前記配線電極（３１）を被覆し、前記パッド電極（７１）は、前記配線カバー電極（４１）を介して前記配線電極（３１）に電気的に接続されている、Ａ１０～Ａ１４のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0210] ［Ａ１６］前記パッド電極（７１）を被覆するパッドカバー電極（８１）をさらに含む、Ａ１～Ａ１５のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0211] ［Ａ１７］前記パッドカバー電極（８１）は、前記パッド電極（７１）の外方に張り出している、Ａ１６に記載の電子部品（１Ａ～１Ｃ）。

[0212] ［Ａ１８］前記パッドカバー電極（８１）を被覆する低融点金属（９０）をさらに含む、Ａ１６またはＡ１７に記載の電子部品（１Ａ～１Ｃ）。

[0213] ［Ａ１９］前記パッド電極（７１）の前記側壁（７４）を被覆する上地樹脂（９５）をさらに含む、Ａ１～Ａ１８のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0214] ［Ａ２０］前記下地樹脂（６０）は、感光性樹脂からなり、前記上地樹脂（９５）は、熱硬化性樹脂からなる、Ａ１９に記載の電子部品（１Ａ～１Ｃ）。

[0215] ［Ａ２１］下地樹脂（６０）と、前記下地樹脂（６０）の上に位置する側壁（７４）を有し、前記側壁（７４）の下端部（７６）において内方に向けて窪んだリセス部（７７）を有するパッド電極（７１）と、を含む、電子部

品（１Ａ～１Ｃ）。

[0216] ［Ａ２２］下地樹脂（６０）と、前記下地樹脂（６０）の上に位置する側壁（７４）を有し、前記側壁（７４）の下端部（７６）において前記下地樹脂（６０）に対向するように外方に向けて突出した突出部（１１０）を有するパッド電極（７１）と、を含む、電子部品（１Ａ～１Ｃ）。

[0217] ［Ｂ１］被覆対象（２０、２２、２４）と、前記被覆対象（２０、２２、２４）を被覆し、ラウンド形状に成形された上端角部（３８）を有する電極（３１）と、前記被覆対象（２０、２２、２４）の上で前記電極（３１）の前記上端角部（３８）を被覆する有機膜（６０）と、を含む、電子部品（１Ａ～１Ｃ）。

[0218] ［Ｂ２］前記電極（３１）の前記上端角部（３８）を被覆するカバー電極（４１）をさらに含み、前記有機膜（６０）は、前記カバー電極（４１）を挟んで前記上端角部（３８）を被覆している、Ｂ１に記載の電子部品（１Ａ～１Ｃ）。

[0219] ［Ｂ３］前記カバー電極（４１）は、前記上端角部（３８）に沿って湾曲したラウンド部（４５）を含む、Ｂ２に記載の電子部品（１Ａ～１Ｃ）。

[0220] ［Ｂ４］前記カバー電極（４１）は、前記被覆対象（２０、２２、２４）に対向するように前記電極（３１）の前記上端角部（３８）よりも外方に延びる延部（４６）を有している、Ｂ２またはＢ３に記載の電子部品（１Ａ～１Ｃ）。

[0221] ［Ｂ５］前記延部（４６）は、前記電極（３１）の上面よりも前記被覆対象（２０、２２、２４）側に位置する部分を含む、Ｂ４に記載の電子部品（１Ａ～１Ｃ）。

[0222] ［Ｂ６］前記有機膜（６０）は、前記カバー電極（４１）の内方部を露出させている、Ｂ２～Ｂ５のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0223] ［Ｂ７］前記カバー電極（４１）は、前記電極（３１）とは異なる導電体を含む、Ｂ２～Ｂ６のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0224] ［Ｂ８］前記カバー電極（４１）は、複数の金属膜が積層された積層構造

を有している、Ｂ７に記載の電子部品（１Ａ～１Ｃ）。

[0225] ［Ｂ９］前記カバー電極（４１）は、前記電極（３１）よりも薄い、Ｂ２～Ｂ８のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0226] ［Ｂ１０］前記電極（３１）は、前記被覆対象（２０、２２、２４）の上に位置する側壁（３４）を有し、前記側壁（３４）の下端部（３６）において内方に向けて窪んだリセス部（３７）を有している、Ｂ１～Ｂ９のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0227] ［Ｂ１１］前記被覆対象（２０、２２、２４）を被覆するバリア膜（３０）をさらに含み、前記電極（３１）は、前記バリア膜（３０）を挟んで前記被覆対象（２０、２２、２４）を被覆している、Ｂ１～Ｂ１０のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0228] ［Ｂ１２］前記被覆対象（２０、２２、２４）は、無機膜（２２）を含み、前記電極（３１）は、前記無機膜（２２）を被覆している、Ｂ１～Ｂ１１のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0229] ［Ｂ１３］前記電極（３１）に電気的に接続されるように前記有機膜（６０）の上に配置されたパッド電極（７１）をさらに含む、Ｂ１～Ｂ１２のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0230] ［Ｂ１４］前記被覆対象は、絶縁層（２０）を含み、前記電極（３１）は、前記絶縁層（２０）を被覆している、Ｂ１～Ｂ１３のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0231] ［Ｂ１５］前記絶縁層（２０）内に配置された配線（２３）をさらに含み、前記電極（３１）は、前記配線（２３）に電気的に接続されている、Ｂ１４に記載の電子部品（１Ａ～１Ｃ）。

[0232] ［Ｂ１６］前記電極（３１）は、Ｃｕ系金属膜からなり、前記有機膜（６０）は、感光性樹脂からなる、Ｂ１～Ｂ１５のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0233] ［Ｂ１７］無機絶縁膜（２２）と、前記無機絶縁膜（２２）を被覆し、ラウンド形状に成形された上端角部（３８）を有する電極（３１）と、前記上

端角部（３８）を被覆する第１樹脂（６０）と、前記第１樹脂（６０）を挟んで前記上端角部（３８）を被覆する部分を有する第２樹脂（９５）と、を含む、電子部品（１Ａ～１Ｃ）。

[0234] ［Ｂ１８］前記第２樹脂（９５）は、前記第１樹脂（６０）を挟んで前記無機絶縁膜（２２）を被覆する部分を有している、Ｂ１７に記載の電子部品（１Ａ～１Ｃ）。

[0235] ［Ｂ１９］前記電極（３１）の前記上端角部（３８）を被覆し、前記上端角部（３８）に沿って湾曲したラウンド部（４５）を有するカバー電極（４１）をさらに含み、前記第１樹脂（６０）は、前記カバー電極（４１）を挟んで前記上端角部（３８）を被覆し、前記第２樹脂（９５）は、前記カバー電極（４１）および前記第１樹脂（６０）を挟んで前記上端角部（３８）を被覆している、Ｂ１７またはＢ１８に記載の電子部品（１Ａ～１Ｃ）。

[0236] ［Ｂ２０］前記電極（３１）は、前記被覆対象（２０、２２、２４）の上に位置する側壁（３４）を有し、前記側壁（３４）の下端部（３６）において内方に向けて窪んだリセス部（３７）を有し、前記第１樹脂（６０）は、前記リセス部（３７）を埋めている、Ｂ１７～Ｂ１９のいずれか一つに記載の電子部品（１Ａ～１Ｃ）。

[0237] 以上、実施形態が詳細に説明されたが、これらは技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によって限定される。

符号の説明

[0238] １Ａ　電子部品
１Ｂ　電子部品
１Ｃ　電子部品
２０　絶縁層
２２　トップ絶縁膜
２３　層間配線

２４　多層配線構造
３０　配線バリア膜
３１　配線電極
３４　配線側壁
３６　配線下端部
３７　配線リセス部
３８　配線上端角部
４１　配線カバー電極
４５　ラウンド部
４６　第１延部
６０　下地樹脂膜
７０　パッドバリア膜
７１　パッド電極
７４　パッド側壁
７６　パッド下端部
７７　パッドリセス部
８１　パッドカバー電極
９０　低融点金属
９５　上地樹脂
１１０　突出部
１１２　ワイヤ

請求の範囲

[請求項1] 下地樹脂と、

前記下地樹脂の上に位置する側壁、および、前記側壁の下端部に形成された凹凸部を有するパッド電極と、を含む、電子部品。

[請求項2] 前記凹凸部は、前記側壁の下端部おいて内方に向けて窪んだリセス部からなる、請求項１に記載の電子部品。

[請求項3] 前記下地樹脂を被覆するパッドバリア膜をさらに含み、

前記パッド電極は、前記パッドバリア膜を挟んで前記下地樹脂を被覆している、請求項２に記載の電子部品。

[請求項4] 前記リセス部は、前記パッドバリア膜の周縁よりも外方に位置する上端部、および、前記パッドバリア膜の周縁よりも内方に位置する下端部を有し、前記パッドバリア膜の周縁部を露出させている、請求項３に記載の電子部品。

[請求項5] 前記凹凸部は、前記側壁の下端部において前記下地樹脂に対向するように外方に向けて突出した突出部からなる、請求項１に記載の電子部品。

[請求項6] 前記下地樹脂を被覆するパッドバリア膜をさらに含み、

前記パッド電極は、前記パッドバリア膜を挟んで前記下地樹脂を被覆している、請求項５に記載の電子部品。

[請求項7] 前記突出部は、前記パッドバリア膜の周縁よりも外方に位置する先端部、および、前記パッドバリア膜の周縁よりも内方に位置する基端部を有し、前記下地樹脂および前記パッドバリア膜との間で間隙している、請求項６に記載の電子部品。

[請求項8] 前記パッド電極は、ボンディングワイヤに電気的に接続されない、請求項１～７のいずれか一項に記載の電子部品。

[請求項9] 前記パッド電極は、前記下地樹脂よりも厚い、請求項１～８のいずれか一項に記載の電子部品。

[請求項10] 無機絶縁膜と、

前記無機絶縁膜を被覆する配線電極と、をさらに含み、

前記下地樹脂は、前記配線電極を部分的に露出させるように前記配線電極を被覆し、

前記パッド電極は、前記配線電極および前記下地樹脂を被覆している、請求項１～９のいずれか一項に記載の電子部品。

[請求項11] 前記パッド電極は、前記配線電極よりも厚い、請求項１０に記載の電子部品。

[請求項12] 前記無機絶縁膜を被覆する配線バリア膜をさらに含み、

前記配線電極は、前記配線バリア膜を挟んで前記無機絶縁膜を被覆している、請求項１０または１１に記載の電子部品。

[請求項13] 前記配線電極は、ラウンド形状に成形された上端角部を有し、

前記下地樹脂は、前記上端角部を被覆している、請求項１０～１２のいずれか一項に記載の電子部品。

[請求項14] 前記パッド電極は、前記上端角部から間隔を空けて前記配線電極に電気的に接続されている、請求項１３に記載の電子部品。

[請求項15] 前記配線電極を被覆する配線カバー電極をさらに含み、

前記下地樹脂は、前記配線カバー電極を挟んで前記配線電極を被覆し、

前記パッド電極は、前記配線カバー電極を介して前記配線電極に電気的に接続されている、請求項１０～１４のいずれか一項に記載の電子部品。

[請求項16] 前記パッド電極を被覆するパッドカバー電極をさらに含む、請求項１～１５のいずれか一項に記載の電子部品。

[請求項17] 前記パッドカバー電極は、前記パッド電極の外方に張り出している、請求項１６に記載の電子部品。

[請求項18] 前記パッドカバー電極を被覆する低融点金属をさらに含む、請求項１６または１７に記載の電子部品。

[請求項19] 前記パッド電極の前記側壁を被覆する上地樹脂をさらに含む、請求

項１～１８のいずれか一項に記載の電子部品。

[請求項20] 前記下地樹脂は、感光性樹脂からなり、

前記上地樹脂は、熱硬化性樹脂からなる、請求項１９に記載の電子部品。

[図1]




図1

[図2]




図2

[図3]



11(8)
5
6D
9(8)
9a
10(8)
Ⅳ
65
10a
16D
11(8)
3(7)
16B
16A
65
65
10(8)
10(8)
65
65
10a
10a
1A
6B
6A
11(8)
6C
65
10a
Ⅳ
10(8)
65
16C
11(8)
2A
X
Y
Z

図3

[図4]



20
22
21
21
21
6D
10(8)
3(7)
10a
9a
25
65
60
95
50(52)
50(52)
50(52)
25
65
V
9(8)
25
65
9a
10a
65
25
4
10(8)
16D
50
(51)
17
23
23
17
50
(51)
13
23
17
50
(51)
2A
5
1A
15
14
23
17
50
(51)
16C
24
6C
X
Z
Y

図4

[図5]



V
84
75
74
76
77
45
38
46
44
35
34
8(9)
91
86
78
73
72
71
90
81(87)
82
83
36
37
33
32
31
61
62
30
43
42
48
47
41
1A
25
54
55
50(52)
53
23
95
(3,9)
65
70
60
22
21
X
Z
Y

図5

[図6A]




60
W1
L1
44
35
34
36
37
46
W3
W2
38
P2
45
θ
WR
L2
P1
WO
33
32
31
1A
61
30
43
42
48
41
47
25
62
22
T6
T5
T4
T2
T1
T3
X
Z
Y

図6A


[図6B]

図6B


Z
X
Y
90
78
W6
86
8(9)
91
84
75
65
95
(3,9)
74
71
77
76
W4
62
61
70
72
W5
60
45
38
46
44
35
34
T10
T9
T8
T7
T3
T2
T1
73
82
83
81
(87)
42
43
33
22
25
47
48
41
30
31
32
37
36


[図7]

図7


500
450
400
350
300
250
200
150
100
50
0
Stress [Mpa]
0
5
10
15
Second thickness T2 [μm]


[図8]

図8


500
450
400
350
300
250
200
150
100
50
0
Stress [Mpa]
0
2
4
6
Fourth thickness T4 [μm]


[図9]

図9


500
450
400
350
300
250
200
150
100
50
0
Stress [Mpa]
0
20
40
Overlap width WO [μm]

[図10]

図10


500
450
400
350
300
250
200
150
100
50
0
Stress [Mpa]
0
20
40
Sixth thickness T6 [μm]

[図11A]




図11A

[図11B]




図11B

[図11C]




図11C

[図11D]




図11D

[図11E]



44
35
34
36
38
45
33
32
31
43
42
41
48
47
25
54
55
50(52)
53
103
23
102
101
100
22
21
X
Z
Y

図11E

[図11F]



44
35
34
36
38
45
33
32
31
43
42
41
48
47
25
54
55
50(52)
53
23
101
100
22
21
X
Z
Y

図11F

[図11G]




46
44
35
34
36
38
45
33
32
31
30
43
42
41
48
47
25
54
55
50(52)
53
23
22
21
X
Z
Y

図11G

[図11H]


46
44
35
34
36
37
38
45
33
32
31
30
43
42
41
48
47
25
54
55
50(52)
53
23
22
21


X
Z
Y

図11H

[図11I]



46
44
35
34
38
36
45
37
33
32
31
61
62
30
43
41
48
42
47
25
54
55
50(52)
53
23
60
22
21
X
Z
Y

図11I

[図11J]



45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
105
104
60
22
21
X
Z
Y

図11J

[図11K]



106
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
107
105
104
60
22
21
X
Z
Y

図11K

[図11L]



75
106
74
76
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
78
73
72
71
107
105
104
60
22
21
X
Z
Y

図11L

[図11M]



84
75
106
74
76
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
86
78
73
72
71
90
81(87)
82
83
107
65
105
104
60
22
21
X
Z
Y

図11M

[図11N]



84
75
74
76
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
86
78
73
72
71
90
81(87)
82
83
65
105
104
60
22
21
X
Z
Y

図11N

[図110]



84
75
74
76
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
86
78
73
72
71
90
81(87)
82
83
65
70
60
22
21
X
Z
Y

図110

[図11P]



84
75
74
76
77
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
86
78
73
72
71
90
81(87)
82
83
65
70
60
22
21
X
Z
Y

図11P

[図11Q]



84
75
74
76
77
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
86
78
73
72
71
90
81(87)
82
83
65
70
60
22
21
X
Z
Y

図11Q

[図11R]



84
75
74
76
77
45
38
46
44
35
34
8(9)
91
86
78
73
72
71
90
81(87)
82
83
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
65
70
60
22
21
X
Z
Y

図11R

[図11S]



84
75
74
76
77
45
38
46
44
35
34
8(9)
91
86
78
73
72
71
90
81(87)
82
83
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
95
(3,9)
65
70
60
22
21
X
Z
Y

図11S

[図12]



V
8(9)
91
86
78
73
72
71
90
81(87)
82
83
84
75
74
76
110
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
1B
WP
95
(3,9)
65
70
60
22
21
X
Y
Z

図12

[図13A]



45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
105
104
60
22
21
X
Z
Y

図13A

[図13B]



106
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
107
54
55
50(52)
53
23
105
104
60
22
21
X
Z
Y

図13B

[図13C]



75
106
74
76
110
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
78
73
72
71
107
65
105
104
60
22
21
X
Z
Y

図13C

[図13D]



84
75
106
74
76
110
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
86
78
73
72
71
90
81(87)
82
83
107
65
105
104
60
22
21
X
Z
Y

図13D

[図13E]



84
75
74
76
110
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
86
78
73
72
71
90
81(87)
82
83
65
105
104
60
22
21
X
Z
Y

図13E

[図13F]



84
75
74
76
110
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
22
21
104
60
65
86
78
73
72
71
90
81(87)
82
83
X
Z
Y

図13F

[図13G]



84
75
74
76
110
45
38
46
44
35
34
36
37
33
32
31
61
62
30
43
42
48
47
41
25
54
55
50(52)
53
23
22
21
60
70
65
86
78
73
72
71
90
81(87)
82
83
X
Z
Y

図13G

[図14]



6D
20
22
21
21
21
3(7)
60
5
10(8)
10a
4
16D
9a
112
50
(51)
113(25)
17
50(52)
23
9(8)
13
111
114
1C
XV
15
14
95
23
17
50
(51)
112
24
16C
9a
10a
10(8)
6C
X
Z
Y
2B

図14

[図15]



XV
45
38
46
44
35
34
36
37
61
62
33
32
31
30
43
42
48
47
41
1C
112
113
(25)
54
55
50(52)
53
23
95
(3,7)
60
22
21
X
Z
Y

図15

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2022/031394

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/60(2006.01)i
FI: H01L21/92 602G; H01L21/92 602H; H01L21/92 602K; H01L21/92 603G; H01L21/92 602A; H01L21/92 602J

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/60; H01L23/12; H05K1/00; H05K3/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2022
Registered utility model specifications of Japan 1996-2022
Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2020-167330 A (ROHM CO LTD) 08 October 2020 (2020-10-08) paragraphs [0009]-[0090], fig. 1-20	1-3, 8-12, 15-19
Y		12-18, 20
X	US 2012/0091574 A1 (TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.) 19 April 2012 (2012-04-19) paragraphs [0009]-[0028], fig. 1-8B	1-4, 8-11
Y		12-20
X	US 2012/0040524 A1 (TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.) 16 February 2012 (2012-02-16) paragraphs [0006]-[0031], fig. 1A-2D	1, 5-6, 8-11, 16, 18
Y		12-15, 17, 19-20
X	JP 2019-125709 A (SHINKO ELECTRIC INDUSTRIES CO., LTD.) 25 July 2019 (2019-07-25) paragraphs [0016]-[0140], fig. 1-17	1, 5-8, 16-20
Y		16-20

☑ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
11 October 2022	**25 October 2022**
Name and mailing address of the ISA/JP **Japan Patent Office (ISA/JP)** **3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915** **Japan**	Authorized officer Telephone No.

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2015-060947 A (IBIDEN CO LTD) 30 March 2015 (2015-03-30) paragraphs [0010]-[0052], fig. 1-15	1-3, 5, 8-9
Y		16-20
Y	JP 2008-21849 A (OKI ELECTRIC IND CO LTD) 31 January 2008 (2008-01-31) paragraphs [0024], [0073]-[0103], fig. 10-13	13-14
A	JP 6-37093 A (SANKEN ELECTRIC CO LTD) 10 February 1994 (1994-02-10) entire text, all drawings	1-20
A	JP 2018-182273 A (RENESAS ELECTRONICS CORP) 15 November 2018 (2018-11-15) entire text, all drawings	1-20

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2022/031394

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2020-167330 A	08 October 2020	US 2020/0312806 A1 paragraphs [0029]-[0162], fig. 1-20 CN 111755404 A	
US 2012/0091574 A1	19 April 2012	CN 102456647 A TW 201216429 A	
US 2012/0040524 A1	16 February 2012	CN 102376638 A TW 201207967 A	
JP 2019-125709 A	25 July 2019	US 2019/0221508 A1 paragraphs [0049]-[0173], fig. 1-17	
JP 2015-060947 A	30 March 2015	US 2015/0077963 A1 paragraphs [0026]-[0052], fig. 1-15D	
JP 2008-21849 A	31 January 2008	US 2008/0023836 A1 paragraphs [0042], [0094]-[0128], fig. 6-9B	
JP 6-37093 A	10 February 1994	(Family: none)	
JP 2018-182273 A	15 November 2018	US 2018/0294239 A1 entire text, all drawings EP 3389089 A1 CN 108695264 A KR 10-2018-0114512 A TW 201903991 A	

国際調査報告

国際出願番号
PCT/JP2022/031394

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

H01L 21/60(2006.01)i
FI: H01L21/92 602G; H01L21/92 602H; H01L21/92 602K; H01L21/92 603G; H01L21/92 602A; H01L21/92 602J

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

H01L21/60; H01L23/12; H05K1/00; H05K3/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２２年
日本国実用新案登録公報	１９９６－２０２２年
日本国登録実用新案公報	１９９４－２０２２年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X	JP 2020-167330 A (ローム株式会社) 08.10.2020 (2020-10-08) 段落[0009]-[0090], 図1-20	1-3, 8-12, 15-19
Y		12-18, 20
X	US 2012/0091574 A1 (TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.) 19.04.2012 (2012-04-19) 段落[0009]-[0028], 図1-8B	1-4, 8-11
Y		12-20
X	US 2012/0040524 A1 (TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.) 16.02.2012 (2012-02-16) 段落[0006]-[0031], 図1A-2D	1, 5-6, 8-11, 16, 18
Y		12-15, 17, 19-20
X	JP 2019-125709 A (新光電気工業株式会社) 25.07.2019 (2019-07-25) 段落[0016]-[0140], 図1-17	1, 5-8, 16-20
Y		16-20

☑ C欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
"A" 特に関連のある文献ではなく、一般的技術水準を示すもの
"E" 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
"L" 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
"O" 口頭による開示、使用、展示等に言及する文献
"P" 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
"T" 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
"X" 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
"Y" 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
"&" 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
11.10.2022	25.10.2022

名称及びあて先
日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）
今井　聖和 5F 4666

電話番号 03-3581-1101 内線 3516

C.　関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X	JP 2015-060947 A (イビデン株式会社) 30.03.2015 (2015-03-30) 段落[0010]-[0052], 図1-15	1-3, 5, 8-9
Y		16-20
Y	JP 2008-21849 A (沖電気工業株式会社) 31.01.2008 (2008-01-31) 段落[0024], [0073]-[0103], 図10-13	13-14
A	JP 6-37093 A (サンケン電気株式会社) 10.02.1994 (1994-02-10) 全文全図	1-20
A	JP 2018-182273 A (ルネサスエレクトロニクス株式会社) 15.11.2018 (2018-11-15) 全文全図	1-20

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2022/031394

引用文献	公表日	パテントファミリー文献	公表日
JP 2020-167330 A	08.10.2020	US 2020/0312806 A1 段落[0029]-[0162]，図1-20 CN 111755404 A	
US 2012/0091574 A1	19.04.2012	CN 102456647 A TW 201216429 A	
US 2012/0040524 A1	16.02.2012	CN 102376638 A TW 201207967 A	
JP 2019-125709 A	25.07.2019	US 2019/0221508 A1 段落[0049]-[0173]，図1-17	
JP 2015-060947 A	30.03.2015	US 2015/0077963 A1 段落[0026]-[0052]，図1-15D	
JP 2008-21849 A	31.01.2008	US 2008/0023836 A1 段落[0042]，[0094]-[0128]，図6-9B	
JP 6-37093 A	10.02.1994	（ファミリーなし）	
JP 2018-182273 A	15.11.2018	US 2018/0294239 A1 全文全図 EP 3389089 A1 CN 108695264 A KR 10-2018-0114512 A TW 201903991 A	