(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第5407078号
(P5407078)

(45)発行日　平成26年2月5日(2014.2.5)　(24)登録日　平成25年11月15日(2013.11.15)

(51)Int.Cl.　F I

H01L 23/04	(2006.01)	H01L 23/04	E
H01L 23/02	(2006.01)	H01L 23/02	H

請求項の数 4　(全 10 頁)

(21)出願番号　特願2010-38085(P2010-38085)
(22)出願日　平成22年2月24日(2010.2.24)
(65)公開番号　特開2011-176068(P2011-176068A)
(43)公開日　平成23年9月8日(2011.9.8)
審査請求日　平成24年12月17日(2012.12.17)

(73)特許権者　000190688
新光電気工業株式会社
長野県長野市小島田町８０番地
(74)代理人　100077621
弁理士　綿貫　隆夫
(74)代理人　100092819
弁理士　堀米　和春
(74)代理人　100146075
弁理士　岡村　隆志
(72)発明者　巣山　幹夫
長野県長野市小島田町８０番地　新光電気工業株式会社内

審査官　萩原　周治

最終頁に続く

(54)【発明の名称】半導体パッケージ

(57)【特許請求の範囲】
【請求項１】
閉空間となるケースの内部に半導体素子が配設され、該ケースの壁部に該半導体素子を外部機器と電気的に接続するためのフィードスルーを備える半導体パッケージであって、
前記フィードスルーは、前記壁部の壁面に直交する方向におけるいずれかの位置に他の位置よりも断面積が小さくなる断面積狭小部を有し、該断面積狭小部が前記ケースの外部から内部へ向かう方向における熱伝導を阻害する断熱部となり、
前記断面積狭小部は、前記フィードスルーにおける前記ケースの内側の位置に切欠溝、貫通孔、もしくは空孔からなる空隙部を設けることによって形成され、
前記空隙部は、前記フィードスルーにおける配線パターンの無い位置に設けられること
を特徴とする半導体パッケージ。
【請求項２】
前記空隙部は、内部に断熱性材料が充填されていること
を特徴とする請求項１記載の半導体パッケージ。
【請求項３】
前記空隙部は、内面に導電性金属材料からなる被膜が設けられて、フィードスルー内の配線を兼用すること
を特徴とする請求項１または請求項２記載の半導体パッケージ。
【請求項４】
前記フィードスルーは、セラミック材料からなる複数の層が積層された形状を有し、一

部もしくは全部の層に前記空隙部が設けられること
を特徴とする請求項１～３のいずれか一項記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに関し、さらに詳細には、ケースの内部に半導体素子が配設され、該ケースの壁部に該半導体素子を外部機器と電気的に接続するためのフィードスルーを備える半導体パッケージに関する。
【背景技術】
【０００２】
発熱する半導体素子、およびその発熱素子を冷却するための冷却素子を有する半導体装置を単一のパッケージに収納した半導体パッケージが知られている（特許文献１参照）。当該半導体パッケージにおいては、パッケージ内における高周波信号の損失および反射を低減し、また、外部から冷却素子に流入する熱を遮断することによって冷却素子における消費電力を抑制し、高効率で低消費電力を図ること等が要求されている。
【０００３】
ここで、図５に従来の半導体パッケージ１００の例を示す（特許文献１参照）。より詳しくは、半導体パッケージ１００は、小型基板１０６に積置されたレーザを発信するためのレーザダイオード１０５と、レーザダイオード１０５を規定温度に維持するための冷却素子１０３と、これらを格納するためのパッケージ１０１と、パッケージ１０１の側壁に貫入されて、レーザダイオード１０５に入力する高周波信号をパッケージ１０１外部から内部に導入するフィードスルー１０２を備えている。フィードスルー１０２は、セラミック部材上に、導体の信号線路およびグランド線路が形成されることにより構成される。また、小型基板１０６に積置されたレーザダイオード１０５は、放熱基板１０４を介して冷却素子１０３の上に配置される。フィードスルー１０２を介してパッケージ内に導入された高周波信号は、フィードスルー１０２と小型基板１０６との間に配置される低熱伝導率の部材で構成されるフレキシブル基板１１１ａを通ってレーザダイオード１０５に入力される。高周波信号の入力に基づいてレーザダイオード１０５から放射されるレーザは、パッケージ１０１内部に配置されて、レーザダイオード１０５から放射されるレーザを平行光線に変換するための第一レンズ１２１により平行光線とされ、パッケージ１０１に配設された窓部１２４を通過してパッケージ１０１外部に導出される。窓部１２４は通常、サファイアやガラス部材により形成される。パッケージ外部には、平行なレーザ光線を収束するための第二レンズ１２２が配置されている。そして、収束されたレーザ光線は、光ファイバ１２３に入力されて光信号として伝送される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７－０１２７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述の半導体パッケージ１００に例示されるように、設計自由度の高いセラミックのフィードスルーが用いられている場合が多々ある。セラミックは、信頼性が高く、熱伝導率も比較的高く、チップで発熱する熱を外に逃がすという点では非常に優れている素材であると言え、多くのパッケージに採用されている。しかし、パッケージに搭載される半導体素子がレーザダイオードのような発光素子等の場合には、その放熱能力も十分では無く、ペルチェ素子のようなクーラーで強制的に冷やす等の温度コントロールが必要になってくる。
ところで、セラミックのフィードスルーはその素子の電気的特性維持を目的とし、素子の直近まで接近して配設される。より詳しくは、外部から入力される信号に基づいて発光

素子から出力される光信号の信号伝送速度が例えば２．５Ｇｂｐｓ以上の高速伝送となる場合に、フィードスルーと発光素子とを接続する配線部において伝送損失が増大し、高周波特性が劣化することが知られているが、この劣化を抑えるために、フィードスルーの信号端子と、基板の導体線路とを極力接近させる必要があるからである。

しかし、上記のように、セラミックのフィードスルーが素子の直近まで接近している構造の場合、セラミックの持つ熱伝導率の高さが不利に働く場合がある。セラミックのフィードスルーは、その製造プロセスにより、シート状またはブロック状の構造をしている場合が多く、パッケージの外側の熱も内部に伝えてしまうため、素子直近部分まで接近している部分では、セラミックの放散する熱も無視できなくなるという課題が生じ得る。

【０００６】

本発明は、上記事情に鑑みてなされ、フィードスルーを介してケースの内部に伝播する熱の影響を小さくすることができ、半導体素子の誤作動の防止、および冷却素子への供給電力の抑制が可能な半導体パッケージを提供することを目的とする。

【課題を解決するための手段】

【０００７】

本発明は、以下に記載するような解決手段により、前記課題を解決する。

【０００８】

この半導体パッケージは、閉空間となるケースの内部に半導体素子が配設され、該ケースの壁部に該半導体素子を外部機器と電気的に接続するためのフィードスルーを備える半導体パッケージであって、前記フィードスルーは、前記壁部の壁面に直交する方向におけるいずれかの位置に他の位置よりも断面積が小さくなる断面積狭小部を有し、該断面積狭小部が前記ケースの外部から内部へ向かう方向における熱伝導を阻害する断熱部となり、前記断面積狭小部は、前記フィードスルーにおける前記ケースの内側の位置に切欠溝、貫通孔、もしくは空孔からなる空隙部を設けることによって形成され、前記空隙部は、前記フィードスルーにおける配線パターンの無い位置に設けられることを要件とする。

【発明の効果】

【０００９】

本発明によれば、外部からフィードスルーを介してパッケージ内部に侵入する熱伝導を抑制することが可能となり、半導体素子における熱害を防止でき、冷却素子の消費電力を抑制することが可能となる。

【図面の簡単な説明】

【００１０】

【図１】本発明の実施形態に係る半導体パッケージの例を示す概略図である。

【図２】本発明の実施形態に係る半導体パッケージの例を示す概略図である。

【図３】本発明の実施形態に係る半導体パッケージの空隙部の構造を説明するための説明図である。

【図４】本発明の実施形態に係る半導体パッケージの例を示す概略図である。

【図５】従来の実施形態に係る半導体パッケージの例を示す概略図である。

【発明を実施するための形態】

【００１１】

図１、図２に、本発明の実施形態に係る半導体パッケージ１の構成を示す。図１は、半導体パッケージ１の蓋部を外した状態の平面図（概略図）であり、図２は、正面断面図（概略図）である。

半導体パッケージ１は、ケース２の内部に半導体素子３が収容されると共に、ケース２の壁部に、半導体素子３を外部機器と電気的に接続するためのフィードスルー１０が配設される構造を有する。一例として、半導体素子３は、レーザダイオードのように光を出射する発光素子である。

【００１２】

図２に示すように、ケース２は、略長方形の基体２ａと、基体２ａの周縁部に接合される枠体２ｂとを備え、内部に半導体素子３等が搭載された後、上部に蓋部（不図示）が接

合されて閉空間として構成される。基体２ａ上には、半導体素子３および図示しない温度センサ等の各種電子部品が、冷却素子５および基板６を介して接着固定される。

ここで、基体２ａはＣｕ－Ｗ合金等からなる。Ｃｕ－Ｗ合金は熱放散性が良好であり、他の部材に使用されるＦｅ－Ｎｉ－Ｃｏ合金（コバール）やセラミックと熱膨張係数が近似するという点で好適である。また、枠体２ｂは、Ｆｅ－Ｎｉ－Ｃｏ合金等から成り、公知の切削加工法やプレス加工法等の加工方法を用いて所定の枠状に形成される。なお、枠体２ｂはセラミック等の絶縁体でも構わない。さらに、基体２ａおよび枠体２ｂを一体に形成しても構わない。

【００１３】

ここで、符号４は半導体素子３等を上面に載置して、当該素子等からの熱を伝導させる熱伝導金属ブロックである。冷却素子５を用いて熱伝導金属ブロック４を冷却することによって、半導体素子３等が冷却される作用が得られる。

より詳しくは、半導体素子３として用いられるレーザダイオード等の発光素子は発光することにより発熱する。そのため、冷却素子５を用いた冷却が必要となる。ここで、冷却素子５としては、例えば、ペルチェ効果を利用するペルチェ素子が用いられて、電圧の印加によって冷却作用を得ることができる。なお、温度制御は、外部機器（駆動回路）からフィードスルー１０（後述）を通じて送られる制御信号によって行われ、冷却素子（ペルチェ素子）５に印加する電圧を変えることによって冷却能力が調整される。

【００１４】

さらに、ケース２の側壁部には、集光レンズ８や光ファイバ（不図示）を固定するための窓部が設けられる。集光レンズ８は、一例として、サファイア、ガラス等の透光性材料からなり、半導体素子（発光素子）３で出射された光は、集光レンズ８で集光され、光ファイバを通じてパッケージ外部へ伝達される（図１、図２の矢印Ｌ方向）。

なお、光を出射するための発振制御は、外部機器（駆動回路）からフィードスルー１０（後述）を通じて半導体素子（発光素子）３に送られる制御信号により制御される。より詳しくは、外部からの信号はフィードスルー１０（後述）を通じてケース２の内部に導入され、ボンディングワイヤ７によって、半導体素子（発光素子）３に伝達される。これにより半導体素子（発光素子）３は、外部からの入力信号に応じて発振動作を行い、光信号を出射する。この光信号は窓部の集光レンズ８で集光され、集光された光は図示しないインタフェースの光ファイバ等を介して外部に出力される。

ここで、入力信号は２．５Ｇｂｐｓ以上（例えば１０Ｇｂｐｓ）の高周波であるため、フィードスルー１０と半導体素子３とを接続するボンディングワイヤ７をできる限り短くして、インダクタンス成分を抑制することが要求される。

【００１５】

一方、ケース２の他の側壁部には、フィードスルー１０が嵌め込まれて接合される。フィードスルー１０は、ケース２の内部に配設される半導体素子３、冷却素子５および各種電子部品と、外部機器（例えば駆動回路等）とを接続する機能を有するものであって、リード端子１１、およびリード端子１１と半導体素子３等との接続用のメタライズ配線層１２が設けられている。

なお、本実施形態においては、側壁部すなわち枠体２ｂによってフィードスルー１０が支持されるが、側壁部以外の例えば底部（基体２ａ）によってフィードスルー１０が支持される構造としてもよい。

【００１６】

本実施形態におけるフィードスルー１０は、セラミック材料を用いて形成される。一例として、アルミナ、酸化珪素（SiO_2）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）等の原料粉末に樹脂バインダや溶剤等を添加混合して泥漿状とし、これを公知のドクターブレード法等によりシート状とすることによって複数枚のセラミックシート１０ａ～１０ｄを作製し、その後セラミックシートに打ち抜き加工を施してこれらを積層し、１５００［℃］程度の高温で焼成して形成される。すなわち、セラミックシート１０ａ～１０ｄが焼成により結合して、一体構造のフィードスルー１０となる。

【００１７】
また、リード端子１１は、Ｆｅ－Ｎｉ－Ｃｏ合金、Ｆｅ－Ｎｉ合金等の金属材料からなり、光半導体素子３を図示しない外部機器（駆動回路等）に電気的に接続する作用をなす。一例として、リード端子１１は、Ｆｅ－Ｎｉ－Ｃｏ合金からなる板材に打ち抜き加工、エッチング加工等を施すことによって所定形状に形成される。
【００１８】
また、メタライズ配線層１２は、その一端側が、ボンディングワイヤ７を介して、半導体素子３の電極、冷却素子５の電極および各種電子部品（不図示）等の電極、基板６の電極等に接続され、他端側が、銀ロウ等の金属ロウ材を介して、リード端子１１と接続される。当該リード端子１１が外部機器に接続されることによって、半導体素子３、冷却素子５および各種電子部品、基板６等が外部と接続される。
一例として、メタライズ配線層１２はW、Ｍｏ、Ｍｎ等の高融点金属の粉末を含有する金属ペーストを焼成して形成される。より詳しくは、例えばW粉末やＭｎ粉末等の金属粉末に有機樹脂バインダや溶剤を添加混合して得た金属ペーストを、フィードスルー１０用に作製される前記セラミックシートに公知のスクリーン印刷法等により所定パターンに印刷塗布した後に焼成することで、フィードスルー１０の所定位置に被着形成される。
【００１９】
前述のように、フィードスルー１０と半導体素子３とを接続するボンディングワイヤ７をできる限り短くする必要があるために、フィードスルー１０は、できる限り半導体素子３に近接させた構造とすることが要求される。しかしながら、セラミックのように熱伝導率が高い材料を用いて形成されるフィードスルー１０においては、半導体パッケージ１の外側の熱をパッケージ内部（ケース２内部）に伝えてしまう作用が生じ、パッケージ内部（ケース２内部）の温度上昇を招いてしまうという課題が生じる。その結果、フィードスルー１０と半導体素子３とが接近している部分では、フィードスルー１０の放散する熱によって半導体素子３に熱害が生じるおそれがある。当然、パッケージ内部（ケース２内部）の温度上昇により、冷却素子５における消費電力の増加という課題も生じる。
そこで、本実施形態に係るフィードスルー１０は、特徴的構成として、ケース２の外部から内部へ向かう方向における熱伝導を阻害する断熱部を有し、上記課題の解決を可能としている。当該断熱部は、フィードスルー１０において、断面積が小さくなる断面積狭小部を形成することによって設けられる。すなわち、熱伝導は断面積が小さいほど抑制されることから、断面積が小さくなる箇所を設けて熱伝導を阻害する作用を得るものである。したがって、断熱部すなわち断面積狭小部は、ケース２の外部から内部への伝熱を抑制する目的上、ケース２の内側（枠体２ｂの枠内）の位置に設けることが好適である。
なお、本実施形態における断熱部は、ケース２の外部から内部へ向かう方向における熱伝導の阻害を目的としているが、当然に、断熱部が逆方向（ケース２の内部から外部へ向かう方向）に対しても熱伝導の阻害作用を奏することは言うまでもない。
【００２０】
断面積狭小部の具体的な形成例を、図３の説明図を用いて説明する。なお、図３はフィードスルー１０を上面から視て断面積狭小部を示す説明図であり、構造の説明を目的とする図であるため、断面積狭小部の配設位置に関して図２と完全に一致するものではない。
断熱部としての断面積狭小部は、フィードスルー１０において、ケース２の外部から内部へ向かう方向、すなわち、ケース２の側壁部（ここでは枠体２ａ）の壁面に直交する方向（図３の矢印Ｔ方向）におけるいずれかの位置に他の位置よりも断面積が小さくなるようにして形成される。
本実施形体においては、断面積狭小部は、フィードスルー１０に切欠溝、貫通孔、もしくは空孔からなる空隙部を設けることによって形成される。なお、いずれも、ケース２の内側の位置に形成される。
【００２１】
第１実施例として、図３のＡ－Ａ線位置に示すように、フィードスルー１０に貫通孔（スルーホール）１３を設けることによって、断面積狭小部を形成する。これにより、矢印

Ｔ方向におけるＡ－Ａ線位置の断面積は、その前後位置の断面積よりも小さくすることができる。

貫通孔１３の形成方法としては、前述のフィードスルー１０形成方法において、すなわち、アルミナに溶剤等を添加混合して泥漿状とし、これをシート状とすることによって複数枚のセラミックシート１０ａ～１０ｄを作製した後、各シートの面内における同一位置に打ち抜き加工を施してこれらを積層し、焼成することによって、フィードスルー１０全体を貫通するスルーホールとして形成することができる。

【００２２】

第２実施例として、図３のＢ－Ｂ線位置に示すように、フィードスルー１０に長孔状の貫通孔（スリット）１４を設けることによって、断面積狭小部を形成する。これにより、矢印Ｔ方向におけるＢ－Ｂ線位置の断面積は、その前後位置の断面積よりも小さくすることができる。

貫通孔１４の形成方法は、基本的に前記貫通孔１３の形成方法と同一であるが、丸孔状に代えて長孔状に打ち抜き加工をする点で相違する。

【００２３】

第３実施例として、図３のＣ－Ｃ線位置に示すように、フィードスルー１０に空孔１５を設けることによって、断面積狭小部を形成する。すなわち、空孔１５は、貫通孔１３、貫通孔１４と相違して、フィードスルー１０の上下方向（基体２ａにおける基板６載置面に直交する方向）において、フィードスルー１０全体を貫通せずに形成された空隙部（図２参照）である趣旨である。これにより、矢印Ｔ方向におけるＣ－Ｃ線位置の断面積は、その前後位置の断面積よりも小さくすることができる。

空孔１５の形成方法としては、前述のフィードスルー１０形成方法において、すなわち、アルミナに溶剤等を添加混合して泥漿状とし、これをシート状とすることによって複数枚のセラミックシート１０ａ～１０ｄを作製した後、所定のシートのみに打ち抜き加工を施して、つまり、各シートごとに面内における打ち抜き位置を変えて打ち抜き加工を施して、これらを積層し、焼成することによって、各シートごとに該シートを貫通するスルーホールとして形成することができ、フィードスルー１０全体としてみれば空孔として形成することができる。したがって、当該空孔１５が形成されるセラミックシート内においては、貫通孔（スルーホール）であると捉えることもできる。もちろん、貫通孔状に打ち抜き加工をせずに、溝状にプレス加工をして形成してもよい。

【００２４】

第４実施例として、図３のＤ－Ｄ線位置に示すように、フィードスルー１０に切欠溝１６を設けることによって、断面積狭小部を形成する。これにより、矢印Ｔ方向におけるＤ－Ｄ線位置の断面積は、その前後位置の断面積よりも小さくすることができる。

切欠溝１６の形成方法としては、前述のフィードスルー１０形成方法において、すなわち、アルミナに溶剤等を添加混合して泥漿状とし、これをシート状とすることによって複数枚のセラミックシート１０ａ～１０ｄを作製した後、例えば最下層のシート１０ｄの下面において、矢印Ｂ方向と直交する方向に溝を形成する加工（例えばプレス加工等）を施してこれらを積層し、焼成することによって、フィードスルー１０に切欠溝を形成することができる。

【００２５】

第５実施例として、図３のＥ－Ｅ線位置に示すように、フィードスルー１０に切欠溝１７を設けることによって、断面積狭小部を形成する。これにより、矢印Ｔ方向におけるＥ－Ｅ線位置の断面積は、その前後位置の断面積よりも小さくすることができる。

切欠溝１７の形成方法は、基本的に前記切欠溝１６の形成方法と同一であるが、切欠溝１６はセラミックシートの下面もしくは上面に溝が設けられるのに対し、切欠溝１７はセラミックシートの側面に溝が設けられる点で相違する。

【００２６】

上記いずれの実施例の場合にも、空隙部（貫通孔１３、貫通孔１４、空孔１５、切欠溝１６、切欠溝１７として例示）は、フィードスルー１０における配線パターンの無い位置

に、すなわち配線パターンを回避するように形成される。なお、全図において、図の簡略化のため、フィードスルー１０内部における配線パターンについては図示を省略している。

【００２７】

次に第６実施例について図４を用いて説明する。第６実施例は上記の実施例で形成される空隙部の内面（内壁面）に導電性金属材料からなる被膜が設けられる構造を有し、いわゆるＶＩＡホールとして上下に積層された各セラミックシートに設けられる配線パターン間を導通するための導体（配線）として兼用される作用を奏する。例えば、図４に示すように、内面に導電性金属材料からなる被膜１８ａが設けられた空隙部１８によって、セラミックシート１０ｂのメタライズ配線層１２とセラミックシート１０ｄのメタライズ配線層１２とを導通させることができる。当然、空隙部１８の内部は空洞状であることから、前述の実施例と同様の効果が得られることは言うまでもない。

なお、内面に被膜１８ａを有する空隙部１８の形成方法として、公知のＶＩＡホール形成方法を採用することができる。

【００２８】

上記いずれの実施例の場合にも、空隙部の内部（空洞状の部分）は、空気で充たされている。空気は熱伝導率が低いため、断熱部を形成するために好適である。

さらに、変形例として、空隙部（貫通孔１３、貫通孔１４、空孔１５、切欠溝１６、切欠溝１７として例示）の内部に断熱性材料（例えば樹脂等）を充填することによって断熱部を形成してもよい。

【００２９】

なお、上記の各実施例は、あくまでも代表的な例示に過ぎず、これに限定されるものではない。いずれの実施例も、積層されるセラミックシート１０ａ～１０ｄにおける一もしくは複数または全てのシートに適用できるものである。さらに、前記積層形成ではなく一体形成されるフィードスルー１０に対しても適用できることは言うまでもない。

【００３０】

以上、説明した通り、本発明に係る半導体パッケージによれば、外部からフィードスルーを介してパッケージ内部（すなわちケース内部）に侵入する熱伝導を抑制することが可能となる。その結果、パッケージ内部（すなわちケース内部）の温度上昇を抑制することができるため、半導体素子の冷却作用を得る際に冷却素子において消費される電力を抑制することが可能となる。また、パッケージ内部（すなわちケース内部）の温度上昇に起因する半導体素子における熱害を防止することが可能となる。

【００３１】

なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、半導体素子として発光素子（レーザダイオード）を例に挙げて説明したが、これに限定されるものではなく、受光素子等の他の半導体素子を搭載する場合であっても同様に適用することが可能である。

【符号の説明】

【００３２】

１　半導体パッケージ
２　ケース
３　半導体素子
４　熱伝導金属ブロック
５　冷却素子
６　基板
７　ボンディングワイヤ
８　集光レンズ
１０　フィードスルー
１１　リード端子
１２　メタライズ配線層

１３、１４　貫通孔
１５　空孔
１６、１７　切欠溝
１８　貫通孔（内面に導電性金属被膜有り）

【図１】



【図２】



【図３】



【図４】



【図５】


100
111a: フレキシブル基板
106: 小型基板
105: レーザダイオード
121: 第１レンズ
102: フィードスルー
123: 光ファイバ
122: 第２レンズ
124
103: 冷却素子
104: 放熱基板
101: パッケージ

フロントページの続き

(56)参考文献 特開２００１－２２８３７１（ＪＰ，Ａ）
実開平０４－０２５２５３（ＪＰ，Ｕ）
特開２００３－１００９２７（ＪＰ，Ａ）
特開２００６－０６６７０５（ＪＰ，Ａ）
特開２００８－２８８３０９（ＪＰ，Ａ）
実開平０５－０７３９５２（ＪＰ，Ｕ）
特開２００４－１４００３６（ＪＰ，Ａ）
特開２００１－２４２１２８（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／００－２３／１０
Ｈ０１Ｌ ２３／１６－２３／２６
Ｈ０１Ｓ ５／０２２