

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl. ⁶ H04N 7/14	(45) 공고일자 2000년02월01일
(21) 출원번호 10-1995-0067310	(11) 등록번호 10-0242539
(22) 출원일자 1995년12월29일	(24) 등록일자 1999년11월10일
(65) 공개번호 특1997-0057786	(43) 공개일자 1997년07월31일

(73) 특허권자	엘지정보통신주식회사	서평원
(72) 발명자	김기홍	서울특별시 강남구 역삼동 679
(74) 대리인	김영철	경기도 수원시 장안구 영화동 288-81

심사관 : 남인호


(54) 비디오 데이터 수신버퍼의 제어장치

요약

본 발명은 CCITT 권고안 H. 261에서 규정하는 비디오 데이터의 처리장치에서, 통신채널을 통해 인가되는 가변길이를 갖는 비디오 데이터를 실시간 처리하기 위하여 저장하는 수신버퍼의 데이터 보전과 고정지연을 제어하여 안정된 영상의 복원을 제공하도록 한 것이다.

본 발명은 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에 화상시작정보(PSC)가 포함되어 있지 않은 프레임 신호가 검출되면 감가산 레지스터의 카운팅 값을 통해 디코더측에 출력되는 신호를 제어하므로 수신버퍼의 메모리 부족이 발생되지 않으며, 수신버퍼에 2개의 유효한 데이터를 항상 저장한후 인가되는 비디오 신호를 디코더측으로 출력시키므로 비디오 영상의 복원을 신속히 할 수 있어 동영상을 신뢰성 있게 제공한다.

대표도



명세서

[발명의 명칭]

비디오 데이터 수신버퍼의 제어장치

[도면의 간단한 설명]

제1도는 본 발명에 따른 비디오 데이터 수신버퍼의 제어장치 구성 블록도.

* 도면의 주요부분에 대한 부호의 설명

어드레스 영역에 저장한다. 버퍼 제어부(30)는 유효 데이터 검출부(10)에 구비된 감 가산 레지스터의 카운트 정보에 의거하여 수신버퍼(50)의 데이터 저장상태를 연속적으로 감시하고, 수신버퍼(50)를 리드(Read) 및 라이트(Write) 제어하여 프레임 단위의 비디오 신호를 수신버퍼(50)에 저장시키거나 수신버퍼(50)에 저장되어 있는 프레임 단위의 비디오 신호를 출력시킨다. 병렬/직렬 변환기(40)는 버퍼 제어부(30)의 리드(Read)신호에 따라 수신버퍼(50)로부터 병렬상태로 출력된 프레임 단위의 비디오 신호를 직렬상태로 변환하여 외부로 부터 인가되는 프레임 동기신호(FS)에 따라 디코더 측에 출력한다.

전술한 바와같은 기능으로 이루어지는 본 발명의 동작을 설명하면 다음과 같다.

네트워크 클럭신호에 따라 통신채널을 통해 전송되는 압축된 디지털 비디오 신호가 유효 데이터 검출부(10)측에 인가되는 경우, 유효 데이터 검출부(10)는 인가되는 프레임 단위의 비디오 신호의 헤더에 삽입되어 있는 화상시작정보(PSC)를 검출하면 유효한 비디오 신호임을 인지하여 해당 비디오 신호를 직렬/병렬 변환기(20)측에 인가한다. 이때, 유효 데이터 검출부(10)가 화상시작정보(PSC)를 포함하는 유효한 프레임의 비디오 신호를 카운트하기 위한 카운트 값을 자체의 감 가산 레지스터에 셋팅함으로써 통신채널을 통해 전송받은 비디오 신호에 화상시작정보(PSC)가 포함되어 있음을 버퍼 제어부(30)측에 알려주면, 버퍼 제어부(30)는 수신버퍼(50)측에 라이트(Write) 신호를 인가하여 어드레스 영역을 지정함으로써 직렬/병렬 변환기(20)에 의해 병렬로 변환된 프레임 단위의 비디오 신호를 수신버퍼(50)에 저장시킨다.

전술한 바와같은 동작을 통하여 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에서 화상시작정보(PSC)가 포함되어 있는 유효한 2개의 프레임을 수신버퍼(50)에 라이트(Write)하여 저장한후, 유효 데이터 검출부(10)가 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에서 화상시작정보(PSC)가 포함되어 있는 세번째 유효 프레임의 비디오 신호를 검출한다. 이때, 세번째 화상시작정보(PSC)가 포함되어 있는 프레임 단위의 비디오 신호를 검출하면, 버퍼 제어부(30)가 수신버퍼(50)에 리드(Read)신호를 인가하여 수신버퍼(50)에 저장되어 있는 비디오 신호를 병렬/직렬 변환기(40)측에 출력시킨다. 병렬/직렬 변환기(40)는 수신버퍼(50)로 부터 인가되는 병렬 상태의 비디오 신호를 직렬로 변환한후 외부로 부터 인가되는 프레임 동기신호(FS)에 따라 디코더측에 출력한다.

이때, 유효 데이터 검출부(10)의 감 가산 레지스터는 수신버퍼(50)로 부터 프레임 단위의 비디오 신호가 출력됨에 따라 프레임 단위의 비디오 신호를 카운트하기 위해 셋팅하였던 카운터값을 리셋(Reset)시킨다.

일예로, 화상시작정보(PSC)가 헤더에 포함되어 있는 프레임 단위의 제1비디오 신호가 검출된후 화상시작정보(PSC)가 포함된 제2비디오 신호가 검출되면 한 프레임의 데이터가 손실된 상태이므로 수신버퍼(50)에 저장되어 있는 비디오 신호를 디코더측에 출력하면 수신버퍼(50)의 메모리는 결핍상태로 되어 영상신호의 복호동작에 에러가 발생되므로, 통신채널을 통해 전송되는 프레임 단위의 비디오 신호로 부터 화상시작정보(PSC)가 포함되어 있는 유효 데이터 2개를 검출하여 수신 버퍼(50)에 저장할 때 해당 화상시작정보(PSC)를 포함한 유효 프레임의 비디오 신호의 저장 갯수를 카운트하기 위해 감 가산 레지스터에 카운터값을 셋팅하여 카운팅을 실행한다.

이때, 수신버퍼(50)에 두개의 유효한 프레임 단위의 비디오 신호가 저장되어 있으면 외부로 부터 인가되는 프레임 동기신호(FS)에 따라 저장된 프레임 신호를 디코더측에 출력한다.

이상에서 설명한 바와같이, 본 발명은 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에 화상시작정보(PSC)가 포함되어 있지 않은 프레임 신호가 검출되면 감 가산 레지스터의 카운팅 값을 통해 디코더측에 출력되는 신호를 제어하므로 수신버퍼의 메모리 부족이 발생되지 않으며, 수신버퍼에 2개의 유효한 데이터를 항상 저장한후 인가되는 비디오 신호를 디코더측으로 출력시키므로 비디오 영상의 복원을 신속히 할 수 있어 동영상의 신뢰성 있게 제공한다.

(57) 청구의 범위

청구항 1

통신채널을 통해 전송되는 비디오 신호를 수신하여 디코더 측에 인가하는 비디오 데이터 수신버퍼에 있어서, 인가받은 직렬 상태의 프레임 단위 비디오 신호를 병렬상태의 데이터로 변환하여 수신버퍼 측에 출력하는 직렬/병렬 변환기와; 상기 통신 채널을 통해 전송되어 인가되는 프레임 단위의 비디오 신호에서 프레임의 헤더에 포함되어 있는 화상시작정보(PSC)를 검출함으로써 유효한 프레임의 비디오 신호를 검출하여 상기 직렬/병렬 변환기를 통해 상기 수신버퍼 측에 출력하여 저장케 하되, 상기 수신버퍼에 저장되어 있는 유효한 프레임의 비디오 신호를 카운트하는 유효 데이터 검출부와; 상기 유효 데이터 검출부의 카운트 정보에 의거하여 상기 수신버퍼의 데이터 저장상태를 연속적으로 감시하며, 상기 수신버퍼를 제어하여 프레임 단위의 비디오 신호를 상기 수신버퍼에 저장시키거나 상기 수신버퍼에 저장되어 있는 프레임 단위의 비디오 신호를 출력시키는 버퍼 제어부와; 상기 수신버퍼로 부터 병렬상태로 출력된 프레임 단위의 비디오 신호를 직렬상태로 변환하여 프레임 동기신호(FS)에 따라 디코더 측에 출력하는 병렬/직렬 변환기를 구비하는 것을 특징으로 하는 비디오 데이터 수신버퍼의 제어장치.

청구항 2

제1항에 있어서, 상기 유효 데이터 검출부는, 상기 화상시작정보(PSC)가 포함되어 있는 유효한 프레임의 비디오 신호가 검출되어 상기 수신버퍼에 저장되면 카운터값을 증가시키고, 상기 수신버퍼로부터 프레임의 비디오 신호가 인출되어 디코더 측에 출력되면 카운터값을 감소시키는 감 가산 레지스터를 구비하는 것을 특징으로 하는 비디오 데이터 수신버퍼의 제어장치.

도면

도면1

