



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU

K AUTORSKÉMU OSVĚDČENÍ

243 739

(11)

(B1)

(61)

(23) Výstavní priorita
(22) Přihlášeno 24 05 84
(21) PV 3909-84

(51) Int. Cl.⁴
H 03 M 1/44

(40) Zveřejněno 31 08 85
(45) Vydáno 01 04 88


(75)
Autor vynálezu

BYDŽOVSKÝ JAN ing. CSc., PRAHA

(54)

Zapojení pro zvýšení relativní přesnosti
analogově číslicového převodníku

V regulační technice je při zahájení regulačního pochodu velká regulační odchylka a je plně využit rozsah převodníku. V ustáleném stavu regulačního pochodu se odchylka zmenšuje, převodník není plně využit a relativní chyba převodníku je velká. Zapojení podle vynálezu zvětšuje regulační odchylku pomocí vstupního zesilovače a přídavných obvodů i ustálení stavu regulačního pochodu. Výstup známého A-Č převodníku je spojen s pamětí ROM, kde je předem neprogramována velikost zesílení vstupního zesilovače. Výstup paměti ROM ovládá přes oddělovací obvody a zapínací obvod spínací tranzistor, připínající jednotlivé váhové odpory a tím i velikost zesílení vstupního zesilovače. Řídicí obvod před zahájením nového převodu nuluje posuvný a paměťový registr A-Č převodníku a zároveň vymezuje první část převodu. Zapojení je vhodné pro regulační obvody, kde je provedeno řízení pomocí mikropočítačů.



Obr. 1

Vynález se týká zapojení pro zvýšení relativní přesnosti analogově-číslicového převodníku s postupnou aproximací analogového signálu, sestávajícího z analogově-číslicového převodníku a jeho podpůrných obvodů, tj. řídicího start-stop oscilátoru, zdroje referenčního napětí a komparátoru.

Analogově-číslicové převodníky převádějí analogovou hodnotu napětí na číslicový tvar. V současné době existuje řada převodníků analogového napětí na číslicový údaj, přičemž činnost je založena na různých elektronických principech, v tomto případě se jedná o převodníky a postupnou aproximací analogového signálu. Tento typ převodníků se nejčastěji používá ve spojení s mikropočítači a počítači. Jejich výhodou je vysoká rychlost převodu analogového napětí na číslicovou formu a možnost řízení začátku převodu pomocí startovacího signálu. U analogově-číslicového převodníku se zavádí pojem chyby převodníku, která je u převodníků s postupnou aproximací závislá na přesnosti číslicově-analogového převodníku, přesnosti komparátoru a přesnosti referenčního zdroje napětí. Je-li například převodník 10bitový, tj. nejvyšší převáděné číslo je 1024 v binárním kódu a jeho absolutní chyba je například ± 1 digit, pak při převodu analogového napětí na číslicovou formu je při údaji převodníku 1000 relativní chyba 0,1 %. Při převodu napětí, jenž odpovídá binárnímu tvaru 100 je relativní chyba 1 %. Při převodu napětí, kdy údaj převodníku je 10, je

relativní chyba již rovna 10 %. Z uvedeného vyplývá, že relativní chybou se rozumí poměr mezi absolutní chybou a údajem převodníku. V regulační technice, kde je zpracovávána regulační odchylka, je při zahájení regulačního pochodu tato odchylka velká a je využit plný rozsah převodníku. Postupně se však regulační odchylka zmenšuje a v ustáleném stavu regulačního pochodu není již plně využit rozsah analogově číslicového převodníku. Například při zahájení regulačního pochodu je výstup převodníku roven hodnotě 845 a ve stacionárním stavu regulačního pochodu je regulační odchylka již malá a činí například hodnotu 5. Převodník není využit pokud se týká jeho rozsahu a relativní chyba převodníku je velká. Je proto snaha za účelem zkvalitnění regulačního pochodu zvětšit odchylku regulační a tím využívat plně převodníku. Dosud známá zapojení analogově číslicových převodníků toto neumožňovala a bylo zapotřebí technickými prostředky zvyšovat absolutní přesnost analogově číslicových převodníků.

Výše uvedené nevýhody odstraňuje zapojení pro zvýšení relativní přesnosti analogově-číslcového převodníku podle vynálezu a jeho podstata spočívá v tom, že startovací vstup je spojen s tvarovacím obvodem, jehož výstup je spojen s prvním vstupem řídicího obvodu. Druhý vstup tohoto obvodu je spojen s prvním výstupem oddělovacího obvodu, třetí vstup s koncovým výstupem a čtvrtý vstup s vymešovacím výstupem analogově-číslcového převodníku. První výstup řídicího obvodu je připojen na startovací vstup analogově-číslcového převodníku, druhý výstup řídicího obvodu na nulovací vstup převodníku a třetí výstup řídicího obvodu je připojen na první vstup oddělovacího obvodu, jehož výstupy jsou připojeny na l-m informační výstupy. Druhý výstup oddělovacího obvodu je připojen na l-m výstupy pevné paměti, jejíž l-n vstupy jsou připojeny k l-n výstupům paměťového registru převodníku a k l-n výstupům datového výstupu. "K" výstupů oddělovacího obvodu je spojeno se vstupem zapínacího obvodu, jehož výstupy jsou spojeny s bází spínacích tranzistorů, jejichž emitory jsou paralelně propojeny a v jejichž

kolektorech jsou zapojeny váhové odpory. Tyto váhové odpory jsou paralelně spojeny a přes první zpětnovazebný odpor připojeny k invertujícímu vstupu (-) vstupního zesilovače. K němu je přes vstupní odpor připojen napájecí vstup, neinvertující vstup (+) vstupního zesilovače je pře kompenzační odpor uzemněn, přičemž výstup vstupního zesilovače je spojen jednak přes druhý zpětnovazebný odpor s váhovými odpory a jednak s invertujícím vstupem (-) komparátoru analogově-číslcového převodníku.

Zapojení pro zvýšení relativní přesnosti analogově-číslcového převodníku podle vynálezu je znázorněno na přiložených výkresech, kde na obr. 1 je příklad konkrétního zapojení převodníku, na obr. 2 je časový průběh jednotlivých impulsů.

Analogově-číslcový přenos se provádí v analogově-číslcovém převodníku, který je označen AČ. Je uvažován převodník s postupnou aproximací, jehož zapojení je obecně známé.

Analogově-číslcový převodník AČ s postupnou aproximací sestává z posuvného registru PR, paměťového registru ČA. Další součástí jsou podpůrné obvody převodníku a to řídicí start-stop oscilátor RO, zdroj referenčního napětí RN pro číslcově-analogový převodník ČA a komparátor K pro porovnání analogového napětí s napětím na výstupu číslcově-analogového převodníku ČA.

Start analogově-číslcového převodníku AČ zahajuje napětí impulsního tvaru, které je přivedeno na startovací vstup V2. Startovací impulsní napětí se tvaruje v tvarovacím obvodu Z1 tak, aby bylo vhodné pro řízení dalších elektronických obvodů. Z tvarovacího obvodu Z1 se tvarované napětí přivádí na vstup řídicího obvodu RP, odkud je dále přivedeno na startovací vstup 1Q analogově-číslcového převodníku AČ a startuje start-stop oscilátor RO.

Oscilátor RO dává na svém výstupu impulsní napětí, které je přivedeno na vstup posuvného registru PR se postupně přesouvá logická jednička a to od začátku ke konci posuvného registru PR. Z jeho výstupu je řízen paměťový registr PM na jehož

výstup navazuje číslicově-analogový převodník ČA. Napětí z výstupu převodníku ČA se přivádí na vstup komparátoru K, kde je porovnáváno se vstupním analogovým napětím. Z výstupu komparátoru K jsou ovládány jednotlivé klopné obvody paměťového registru PM, jehož výstupy jsou přivedeny na 1-n datové výstupy VO a představují číslicový údaj, odpovídající vstupnímu analogovému napětí.

Toto známé zapojení analogově-číslcového převodníku AČ je označeno na obr. 1 čárkovaně. Ostatní obvody představují přidané obvody a jsou předmětem vynálezu.

Startovací vstup V2 je spojen s tvarovacím obvodem Z1, jehož výstup je spojen s prvním vstupem řídicího obvodu RP. Druhý vstup tohoto obvodu je spojen s prvním výstupem oddělovacího obvodu Z2, třetí vstup s koncovým výstupem KP a čtvrtý vstup s vymezovacím výstupem Z0 analogově-číslcového převodníku AČ. První výstup řídicího obvodu RP je připojen na startovací vstup 10 analogově-číslcového převodníku AČ, druhý výstup řídicího obvodu RP na nulovací vstup 11 převodníku AČ a třetí výstup tohoto obvodu je připojen na první vstup oddělovacího obvodu Z2, jehož výstupy jsou připojeny na 1-m informační výstupy RS. Druhý vstup oddělovacího obvodu Z2 je připojen na 1-m výstupy pevné paměti ROM, jejíž 1-n vstupy jsou připojeny k 1-n výstupům paměťového registru PM převodníku AČ a k 1-n výstupům datového výstupu VO. "K" výstupů oddělovacího obvodu Z2 je spojeno se vstupem zapínacího obvodu Z0, jehož výstupy jsou spojeny s bází spínacích tranzistorů T1 - Tk. Jejich emitory jsou paralelně propojeny a v kolektorech mají zapojeny váhové odpory R1 - Rk, které jsou paralelně spojeny a přes první zpětnovazebný odpor R11 připojeny k invertujícímu vstupu (-) vstupního zesilovače A1, k němuž je přes vstupní odpor R10 připojen napájecí vstup V1. Neinvertující vstup (+) vstupního zesilovače A1 je přes kompenzační odpor R13 uzemněn.

Výstup vstupního zesilovače A1 je spojen jednak přes druhý zpětnovazebný odpor R12 s váhovými odpory R1 - Rk a jednak s invertujícím vstupem (-) komparátoru K analogově-číslicového převodníku AČ.

Přivedením impulsního napětí na startovací vstup V2 se zahájí převod. Na startovací vstup 10 analogově-číslicového převodníku AČ je přivedeno napětí, jak je označeno na obr. 2. Převodník AČ provede několik váhových kroků - jejich počet je pevně nastaven v posuvném registru PR. Výstup převodníku AČ je dále přiveden na vstup pevné paměti ROM, kde je předem naprogramována velikost zesílení vstupního zesilovače A1. Po vykonání určitého počtu váhových kroků se nastaví podle stavu výstupu převodníku AČ zesílení vstupního zesilovače A1 a začne nový analogově-číslicový převod. Před zahájením nového převodu nuluje nulovací výstup 11 řídicího obvodu RP posuvný registr PR a paměťový registr PM převodníku AČ. Z výstupu start-stop oscilátoru RO jsou přiváděny na vstup řídicího obvodu RP impulsy pro vymezení první části převodu. Jedná se o vymezovací výstup 20, časový průběh jeho impulsů je zakreslen na obr. 2 stejně jako časový průběh nulovacích impulsů přivedených na nulovací vstup 11 převodníku AČ. Výstup z pevné paměti ROM je přiveden na vstup oddělovacího obvodu Z2, jehož 1-m výstupy jsou přivedeny na informační výstupy RS převodníku AČ a podávají informaci o velikosti zesílení vstupního zesilovače A1. "K" výstupů oddělovacího obvodu Z2 je přivedeno na vstup zapínacího obvodu Z0, jehož výstupy ovládají spínací tranzistory T1 - Tk.

1-m výstupy pevné paměti ROM ovládají přes oddělovací obvody Z2 a zapínací obvod Z0 spínací tranzistory T1 - Tk a tím i velikost zesílení vstupního zesilovače A1.

Vstupní napětí jde na analogově-číslicový převodník AČ přiváděno přes vstupní zesilovač A1. Velikost jeho zesílení závisí na velikosti vstupního odporu R10 a prvního a druhého zpětnovazebního odporu R11 a R12. Zesílení vstupního zesilovače A1 lze měnit pomocí váhových odporů R1 - Rk, které mohou být připojovány pomocí spínacích tranzistorů T1 - Tk. V příkladu zapojení podle obr. 1

jsou uvažovány unipolární tranzistory, je však rovněž možné použití bipolárních tranzistorů.

Kombinací váhových odporů $R_1 - R_k$, které jsou zapojeny v kolektorech spínacích tranzistorů $T_1 - T_k$, je možné nastavení zesílení podle předem zvoleného výstupu pevné paměti ROM. Oddělovací obvod Z2 je řízen z výstupu řídicího obvodu RP a je možný pouze v prvním převodním cyklu.

Koncový výstup KP dává informaci o konci převodu. Jemu odpovídající časový průběh napětí je znázorněn na obr. 2.


Konkrétní příklad zapojení: Máme-li k dispozici 10 bitový analogově, pak maximální výstupní číslicový údaj je 1 024 při vstupním napětí 10,24 V. Chceme-li v ustáleném stavu využít rozsah 10, pak tomu odpovídá vstupní napětí 0,1 V. V prvním převodovém kroku se provede 7 bitový převod. V případě, že je všech 7 bitů nulových, je výstup pevné paměti ROM předem naprogramován tak, aby zesílení vstupního zesilovače A1 bylo rovno hodnotě 10. Informace o velikosti zesílení se objeví na 1-n informačních výstupech RS. Vstupnímu napětí 0,1 V pak odpovídá číslicový údaj 1000.

Zapojení je vhodné pro regulační obvody, kde je realizováno řízení pomocí mikropočítačů.


PŘEDMĚT VYNÁLEZU

243 739

Zapojení pro zvýšení relativní přesnosti analogově-číslicového převodníku s postupnou aproximací analogového signálu sestávající z analogově-číslicového převodníku a jeho podpůrných obvodů, tj. z řídicího start-stop oscilátoru, zdroje referenčního napětí a komparátoru, vyznačené tím, že startovací vstup (V2) je spojen s tvarovacím obvodem (Z1), jehož výstup je spojen s prvním vstupem řídicího obvodu (RP), jehož druhý vstup je spojen s prvním výstupem oddělovacího obvodu (Z2), třetí vstup s koncovým výstupem (KF) a čtvrtý vstup s vymežovacím výstupem (20) analogově-číslicového převodníku (AČ), první výstup řídicího obvodu (RP) je připojen na startovací vstup (10) analogově-číslicového převodníku (AČ), druhý výstup řídicího obvodu (RP) na nulovací vstup (11) převodníku (AČ) a třetí výstup řídicího obvodu (RP) je připojen na první vstup oddělovacího obvodu (Z2), jehož výstupy jsou připojeny na 1-m informační výstupy (RS), druhý vstup oddělovacího obvodu (Z2) je připojen na 1-m výstupy pevné paměti (ROM), jejíž 1-n vstupy jsou připojeny k 1-n výstupům paměťového registru (PM) převodníku (AČ) a k 1-n výstupům datového výstupu (VO), "K" výstupů oddělovacího obvodu (Z2) je spojeno se vstupem zapínacího obvodu (Z0), jehož výstupy jsou spojeny s bází spínacích tranzistorů (T1 - Tk), jejichž emitory jsou paralelně propojeny a v jejichž kolektorech jsou zapojeny váhové odpory (R1 - Rk), které jsou paralelně spojeny a přes první zpětnovazební odpor (R11) připojeny k invertujícímu vstupu (-) vstupního zesilovače (A1), k němuž je přes vstupní odpor (R10) připojen napájecí vstup (V1), neinvertující vstup (+) vstupního zesilovače (A1) je přes kompenzační odpor (R13) uzemněn, přičemž výstup vstupního zesilovače (A1) je spojen jednak přes druhý zpětnovazební odpor (R12) s váhovými odpory (R1 - Rk) a jednak s invertujícím vstupem (-) komparátoru (K) analogově-číslicového převodníku (AČ).



Obr. 1



Obr. 2