

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7636898号
(P7636898)

(45)発行日 令和7年2月27日(2025.2.27)

(24)登録日 令和7年2月18日(2025.2.18)

(51)国際特許分類	F I
H 0 4 N 25/773 (2023.01)	H 0 4 N 25/773
H 0 4 N 25/70 (2023.01)	H 0 4 N 25/70
H 0 4 N 25/703 (2023.01)	H 0 4 N 25/703
H 1 0 F 30/225 (2025.01)	H 1 0 F 30/225
H 0 4 N 25/772 (2023.01)	H 0 4 N 25/772

請求項の数 20 (全31頁)

(21)出願番号	特願2021-8596(P2021-8596)	(73)特許権者	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22)出願日	令和3年1月22日(2021.1.22)	(74)代理人	100094112 弁理士 岡部 譲
(65)公開番号	特開2022-112700(P2022-112700 A)	(74)代理人	100101498 弁理士 越智 隆夫
(43)公開日	令和4年8月3日(2022.8.3)	(74)代理人	100106183 弁理士 吉澤 弘司
審査請求日	令和6年1月22日(2024.1.22)	(74)代理人	100136799 弁理士 本田 亜希
		(72)発明者	前川 晋太郎 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		審査官	彦田 克文

最終頁に続く

(54)【発明の名称】 光電変換装置、光検出システム、および移動体

(57)【特許請求の範囲】

【請求項1】

アバランシェフォトダイオードと、
前記アバランシェフォトダイオードへの光子の入射により生じた出力に基づく検出パルスを生成する信号生成部と、
前記検出パルスをカウントし、複数ビットのカウント値を出力するカウンタと、
前記カウンタのいずれか1ビットの遷移に基づき、前記カウント値が所定の閾値を超えたことを表す判定信号を出力する判定回路と、
前記判定信号に応じて前記カウント値を補正する信号処理回路とを備え、
前記判定回路は、前記カウンタのいずれか1ビットの値が遷移した場合に、前記カウント値が前記閾値を超えたと判定し、
前記カウンタは、前記カウンタの前記1ビット以外のビットの「1」を初期値としてカウントを開始し、
前記信号処理回路は、前記カウンタのすべてのビットが「0」である場合に、前記カウント値が前記閾値を超えたと判定することを特徴とする光電変換装置。

10

【請求項2】

前記判定回路によって判定される前記1ビットの前記カウンタ中の位置を切り替える切替回路をさらに備えることを特徴とする請求項1に記載の光電変換装置。

【請求項3】

アバランシェフォトダイオードと、

20

前記アバランシェフォトダイオードへの光子の入射により生じた出力に基づく検出パルス
を生成する信号生成部と、

前記検出パルスをカウントし、複数ビットのカウント値を出力するカウンタと、

前記カウンタのいずれか1ビットの遷移に基づき、前記カウント値が所定の閾値を超え
たことを表す判定信号を出力する判定回路と、

前記カウンタにおいて前記判定回路によって判定される1ビットを切り替える切替回路
と、を備えることを特徴とする光電変換装置。

【請求項4】

前記判定回路は、前記カウンタの最上位ビットの遷移に基づき、前記カウント値が前記
閾値を超えたと判定することを特徴とする請求項1乃至3のいずれか1項に記載の光電変換装置。

10

【請求項5】

前記判定信号は、1ビットの値として前記カウント値に付加されることを特徴とする請
求項1乃至4のいずれか1項に記載の光電変換装置。

【請求項6】

前記カウンタは、前記カウンタの最下位ビットの「1」を初期値としてカウントを開始
することを特徴とする請求項1乃至4のいずれか1項に記載の光電変換装置。

【請求項7】

前記判定信号に応じて前記カウント値を補正する信号処理回路を備え、

前記信号処理回路は、前記カウンタのすべてのビットが「0」である場合に、前記カウ
ント値が前記閾値を超えたと判定することを特徴とする請求項3に記載の光電変換装置。

20

【請求項8】

前記カウンタは、前記カウント値が前記閾値を超えた場合、カウントを停止すること
を特徴とする請求項1乃至6のいずれか1項に記載の光電変換装置。

【請求項9】

前記信号生成部は、前記カウント値が前記閾値を超えた場合、前記カウンタへの前記検
出パルスの出力を停止するゲート回路を備えることを特徴とする請求項8に記載の光電変
換装置。

【請求項10】

前記信号生成部は、前記カウント値が前記閾値を超えた場合、前記アバランシェフォ
トダイオードへの電流を制限するクエンチ素子を備えることを特徴とする請求項8または9
に記載の光電変換装置。

30

【請求項11】

前記判定信号に応じて前記カウント値を補正する信号処理回路を備えることを特徴と
する請求項3に記載の光電変換装置。

【請求項12】

前記カウント値が前記閾値を超えた場合、前記信号処理回路は前記カウント値を無効と
することを特徴とする請求項1または11に記載の光電変換装置。

【請求項13】

前記カウント値が前記閾値を超えた場合、前記信号処理回路は、前記カウント値の前記
閾値以下の複数ビットを「1」に補正することを特徴とする請求項11に記載の光電変換
装置。

40

【請求項14】

前記判定信号が前記カウンタの最下位ビットの「0」に割り当てられ、かつ、前記カウ
ンタが前記最下位ビットの「1」を初期値としてカウントを開始した場合、前記信号処理
回路は、前記カウント値から「1」の値を減算することを特徴とする請求項11または1
3に記載の光電変換装置。

【請求項15】

前記カウンタは複数ビットの前記カウント値を保持可能であることを特徴とする請求項
1乃至14のいずれか1項に記載の光電変換装置。

50

【請求項 16】

前記アバランシェフォトダイオード、前記信号生成部、前記カウンタ、前記判定回路は画素回路を構成し、

複数の前記画素回路が2次元アレイ状に配されることを特徴とする請求項1乃至15のいずれか1項に記載の光電変換装置。

【請求項 17】

前記アバランシェフォトダイオードが設けられた第1基板と、前記信号生成部、前記カウンタ、前記判定回路が設けられた第2基板とが積層されたことを特徴とする請求項1乃至16のいずれか1項に記載の光電変換装置。

【請求項 18】

請求項1乃至17のいずれか1項に記載の光電変換装置と、前記光電変換装置から出力される信号を処理する信号処理装置とを備えることを特徴とする光検出システム。

【請求項 19】

前記信号処理装置は、前記信号に基づいて対象物までの距離情報を表す距離画像を生成する

ことを特徴とする請求項18記載の光検出システム。

【請求項 20】

移動体であって、

請求項1乃至17のいずれか1項に記載の光電変換装置と、前記光電変換装置から出力される信号から、対象物までの距離情報を取得する距離情報取得部と、

前記距離情報に基づいて前記移動体を制御する制御部とを有することを特徴とする移動体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は光電変換装置、光検出システム、および移動体に関する。

【背景技術】

【0002】

アバランシェフォトダイオード（APD）を用いたフォトンカウント型の光電変換装置が知られている。フォトンカウント型の光電変換装置においては、カウントできる光子数は、搭載されるカウンタのカウント上限値に制限される。特許文献1に記載の光電変換装置は、カウンタのカウント値が閾値を超えた場合に、アバランシェ電流の停止などの所定の動作を実行している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開2019-9768号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献1に記載の光電変換装置は、閾値との比較を行うためにカウンタのすべてのビットの値を検知しなければならず、回路規模が大きくなってしまいう課題が生じ得る。

【0005】

本発明は上述の課題に鑑みてなされたものであって、本発明の目的は、回路規模を抑えることが可能な光電変換装置を提供することにある。

【課題を解決するための手段】

【0006】

10

20

30

40

50

本明細書の一開示によれば、アバランシェフォトダイオードと、前記アバランシェフォトダイオードへの光子の入射により生じた出力に基づく検出パルスを生成する信号生成部と、前記検出パルスをカウントし、複数ビットのカウント値を出力するカウンタと、前記カウンタのいずれか1ビットの遷移に基づき、前記カウント値が所定の閾値を超えたことを表す判定信号を出力する判定回路と、前記判定信号に応じて前記カウント値を補正する信号処理回路とを備え、前記判定回路は、前記カウンタのいずれか1ビットの値が遷移した場合に、前記カウント値が前記閾値を超えたと判定し、前記カウンタは、前記カウンタの最下位ビットの「1」を初期値としてカウントを開始し、前記信号処理回路は、前記カウンタのすべてのビットが「0」である場合に、前記カウント値が前記閾値を超えたと判定することを特徴とする光電変換装置が提供される。

10

【発明の効果】

【0007】

本発明によれば、回路規模を抑えることが可能な光電変換装置を提供することができる。

【図面の簡単な説明】

【0008】

【図1】第1実施形態における光電変換装置の概略図である。

【図2】第1実施形態におけるセンサ基板の配置例を示す図である。

【図3】第1実施形態における回路基板の配置例を示す図である。

【図4】第1実施形態における画素回路のブロック図である。

【図5】第1実施形態におけるAPDの動作と出力信号との関係を示す図である。

20

【図6】第1実施形態における光電変換装置の動作を表すタイミングチャートである。

【図7】第1実施形態における光電変換装置の動作を表すタイミングチャートである。

【図8】第2実施形態における画素回路のブロック図である。

【図9】第2実施形態における光電変換装置の動作を表すタイミングチャートである。

【図10】第2実施形態における光電変換装置の動作を表すタイミングチャートである。

【図11】第3実施形態における画素回路のブロック図である。

【図12】第3実施形態における光電変換装置の動作を表すタイミングチャートである。

【図13】第3実施形態における光電変換装置の動作を表すタイミングチャートである。

【図14】第3実施形態における光電変換装置の動作を表すタイミングチャートである。

【図15】第3実施形態における光電変換装置の動作を表すタイミングチャートである。

30

【図16】第4実施形態における回路基板の配置例である。

【図17】第5実施形態における光検出システムのブロック図である。

【図18】第6実施形態における光検出システムのブロック図である。

【図19】第7実施形態における内視鏡手術システムの概略図である。

【図20A】第8実施形態における光検出システムの概略図である。

【図20B】第8実施形態における移動体の概略図である。

【図21】第8実施形態における光検出システムの動作を表すフローチャートである。

【図22】第9実施形態の電子機器の具体例を示す図である。

【発明を実施するための形態】

【0009】

40

本発明の実施の形態について図面を用いて以下に説明する。以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。

【0010】

[第1実施形態]

図1～図4を用いて、本実施形態における光電変換装置の構成を説明する。光電変換装置はアバランシェフォトダイオード(以下、APD)を含むSPAD画素を有する。APDで生じる電荷のうち信号電荷として用いられる電荷の導電型を第1導電型と呼ぶ。第1導電型とは、信号電荷と同じ極性の電荷を多数キャリアとする導電型を指す。また、第

50

1 導電型と反対の導電型を第 2 導電型と呼ぶ。以下では、信号電荷が電子であり、第 1 導電型が N 型、第 2 導電型が P 型である例を説明するが、信号電荷が正孔であり、第 1 導電型が P 型、第 2 導電型が N 型であってもよい。

【 0 0 1 1 】

本明細書において、「平面視」とは、後述する半導体基板の光入射面に対して垂直な方向から視ることを指す。「断面」とは、センサ基板 1 の光入射面と垂直な方向における面を指す。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。「深さ方向」は、センサ基板 1 の光入射面（第 1 面）から回路基板 2 が配される側の面（第 2 面）に向かう方向である。

【 0 0 1 2 】

図 1 は、本実施形態における光電変換装置の概略図であって、積層型の光電変換装置 3 の構成を示している。光電変換装置 3 は、互いに積層されたセンサ基板（第 1 基板）1 および回路基板（第 2 基板）2 を含み、センサ基板 1 および回路基板 2 は互いに電氣的に接続されている。本実施形態における光電変換装置は、センサ基板 1 の第 1 面から光が入射し、センサ基板 1 の第 2 面に回路基板 2 が配される、裏面照射型の光電変換装置である。センサ基板 1 は、後述する光電変換素子を有する第 1 半導体層と第 1 配線構造とを有する。回路基板 2 は、後述する信号処理部等の回路を有する第 2 半導体層と第 2 配線構造とを有する。第 2 半導体層、第 2 配線構造、第 1 配線構造、第 1 半導体層の順に積層され、光電変換装置 3 が構成される。

【 0 0 1 3 】

以下では、センサ基板 1 と回路基板 2 とは、ダイシングされたチップであり得るが、チップに限定されない。例えば、各基板はウエハであってもよい。また、各基板はウエハ状態で積層した後にダイシングされていてよいし、チップ化した後にチップを積層して接合してもよい。センサ基板 1 には、画素領域 1 a が配され、回路基板 2 には、画素領域 1 a によって検出された信号を処理する回路領域 2 a が配される。

【 0 0 1 4 】

図 2 は、センサ基板 1 の配置例を示す図である。複数の画素 1 0 は、APD 1 1 をそれぞれ含み、平面視において 2 次元アレイ状に配列され、画素領域 1 a を形成する。

【 0 0 1 5 】

画素 1 0 は、典型的には、画像を形成するための画素であるが、TOF (Time of Flight) に用いられる場合には、必ずしも画像を形成することを要しない。すなわち、画素 1 0 は、光が到達した時刻と光量を測定するための画素であってもよい。

【 0 0 1 6 】

図 3 は、回路基板 2 の配置例を示す図である。回路基板 2 には、信号処理部 2 0、垂直走査回路 2 0 1、読み出し回路 2 0 2、水平走査回路 2 0 3、出力回路 2 0 4、制御パルス生成回路 2 0 5、走査線 2 0 6、信号線 2 0 7、制御線 2 0 8、走査線 2 0 9 が形成されている。平面視において図 2 の画素領域 1 a に重なる領域に、複数の信号処理部 2 0 が配される。さらに、平面視において、図 2 のセンサ基板 1 の端と画素領域 1 a の端との間の領域に重なるように、垂直走査回路 2 0 1、読み出し回路 2 0 2、水平走査回路 2 0 3、出力回路 2 0 4、制御パルス生成回路 2 0 5 が配される。すなわち、センサ基板 1 は、画素領域 1 a と画素領域 1 a の周りに配された非画素領域とを有し、平面視で非画素領域に重なる領域に、垂直走査回路 2 0 1、読み出し回路 2 0 2、水平走査回路 2 0 3、出力回路 2 0 4、制御パルス生成回路 2 0 5 が配される。

【 0 0 1 7 】

信号処理部 2 0 は、画素 1 0 毎に設けられた接続配線を介して電氣的に接続され、画素 1 0 と同様に平面視において 2 次元アレイ状に配列されている。信号処理部 2 0 は、画素 1 0 に入射した光子をカウントするバイナリカウンタを含む。

【 0 0 1 8 】

垂直走査回路 2 0 1 は、制御パルス生成回路 2 0 5 から供給された制御パルスを受け、走査線 2 0 6 を介して各行の画素 1 0 に対応する信号処理部 2 0 に制御パルスを供給する

10

20

30

40

50

。垂直走査回路 201 はシフトレジスタ、アドレスデコーダなどの論理回路によって構成され得る。

【0019】

読み出し回路 202 は、信号線 207 を介して各行の信号処理部 20 からデジタル信号のカウント値を読み出し、出力回路 204 を介して出力信号を光電変換装置 3 の外部の信号処理回路（信号処理装置）へ出力する。読み出し回路 202 は、カウント値の補正などを行う信号処理回路の機能を併せ持っても良い。水平走査回路 203 は、制御パルス生成回路 205 から制御線 208 を介して制御パルスを受け、走査線 209 を順次、走査する。これにより、各列の信号処理部 20 が順次、選択され、信号処理部 20 のメモリ（バイナリカウンタ）からカウント値が読み出し回路 202 に読み出される。

10

【0020】

図 2 において、画素領域における光電変換素子の配列は 1 次元状に配されていてもよい。また、画素が 1 つである構成においても、本発明の効果を奏することは可能であり、画素が 1 つの構成も本発明に含まれ得る。複数の画素を有する光電変換装置においては、本実施形態による回路規模を抑制する効果はさらに顕著となる。信号処理部 20 は、必ずしもすべての画素 10 に 1 つずつ設けられる必要はなく、例えば、複数の画素 10 によって 1 つの信号処理部 20 が共有され、順次信号処理が行われてもよい。

【0021】

図 4 は本実施形態における画素回路 100 のブロック図である。図 4 において、画素 10 および信号処理部 20 は併せて画素回路 100 として表記されている。画素回路 100 は、光子検出回路 21、バイナリカウンタ 22、判定回路 23、バッファ回路 24 を備える。光子検出回路 21 のうちの APD 11 はセンサ基板 1 に設けられており、その他の構成は、回路基板 2 に設けられている。また、以下の説明において、カウント値 C_OUT などのデジタル信号の値は 2 進表記されている。

20

【0022】

光子検出回路 21 は、APD 11、クエンチ素子 211、波形整形部 212 を備える。APD 11 は、光電変換により入射光に応じた電荷対を生成する。APD 11 のアノードには、電圧 VL（第 1 電圧）が供給される。また、APD 11 のカソードには、アノードに供給される電圧 VL よりも高い電圧 VH（第 2 電圧）が供給される。アノードとカソードには、逆バイアス電圧が印加され、APD 11 はアバランシェ増倍可能な状態となる。逆バイアス電圧が供給された状態において APD 11 に光子が入射すると、光子によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。

30

【0023】

なお、逆バイアスの電圧に応じて、APD 11 はガイガーモードまたはリニアモードで動作し得る。ガイガーモードは、アノードおよびカソードの電位差が降伏電圧より大きい状態における動作であり、ガイガーモードは、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の状態における動作である。ガイガーモードで動作する APD は特に SPAD と称される。一例として、電圧 VL（第 1 電圧）は -30V、電圧 VH（第 2 電圧）は 1V であり得る。APD 11 は、リニアモードで動作してもよく、ガイガーモードで動作してもよい。APD 11 が SPAD として動作する場合、リニアモードの APD 11 に比べて電位差が大きくなり耐圧の効果が顕著となるため、SPAD であることが好ましい。

40

【0024】

クエンチ素子 211 は、電圧 VH を供給する電源線と APD 11 のカソードとの間に設けられる。クエンチ素子 211 は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、APD 11 に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子 211 は、クエンチ動作で電圧降下した分の電流を流すことにより、APD 11 に供給する電圧を電圧 VH へと戻す働きを持つ（リチャージ動作）。

【0025】

50

波形整形部 2 1 2 は、光子の入射により生じた出力に基づく検出パルスを生成する信号生成部として機能する。すなわち、波形整形部 2 1 2 は、光子検出時に得られる A P D 1 1 のカソードの電位変化を整形して、矩形波のパルス信号（検出パルス）P _ O U T を出力する。波形整形部 2 1 2 としては、例えば、インバータ回路が用いられる。図 4 には、波形整形部 2 1 2 として 1 つのインバータを用いた例が示されているが、複数のインバータを直列接続した回路が用いられてもよい。また、波形整形効果を有する他の回路が用いられてもよい。

【 0 0 2 6 】

バイナリカウンタ 2 2 は n 個の T 型フリップフロップ 2 2 _ 1 ~ 2 2 _ n を備え、 n ビットのカウンタ値 C _ O U T [1] ~ [n] を保持可能および出力可能である。ここで、 n は 2 以上の自然数であって、カウンタ値 C _ O U T [1] ~ [n] は複数ビットである。1 段目の T 型フリップフロップ 2 2 _ 1 の入力ノード T には、波形整形部 2 1 2 からパルス信号 P _ O U T が入力され、出力ノード Q から最下位ビット (L S B : L e a s t S i g n i f i c a n t B i t) のカウンタ値 C _ O U T [1] が出力される。2 段目の T 型フリップフロップ 2 2 _ 2 の入力ノード T には、カウンタ値 C _ O U T [1] が入力され、出力ノード Q からカウンタ値 C _ O U T [2] が出力される。同様に、 n 段目の T 型フリップフロップ 2 2 _ n の入力ノード T には、カウンタ値 C _ O U T [$n - 1$] が入力され、出力ノード Q から最上位ビット (M S B : M o s t S i g n i f i c a n t B i t) のカウンタ値 C _ O U T [n] が出力される。また、T 型フリップフロップ 2 2 _ 1 ~ 2 2 _ n のリセットノード R S T には、走査線 2 0 6 b からリセット信号 R S T が

【 0 0 2 7 】

判定回路 2 3 は、R S ラッチ回路 2 3 1、インバータ回路 2 3 2、論理ゲート回路 2 3 3 を備え、カウンタ値 C _ O U T が閾値を超えたか否かを判定可能である。R S ラッチ回路 2 3 1 の入力ノード S には、M S B のカウンタ値 C _ O U T [n] が入力され、リセットノード R には走査線 2 0 6 b からリセット信号 R S T が入力される。論理ゲート回路 2 3 3 の第 1 の入力ノードには、R S ラッチ回路 2 3 1 の出力ノード Q からの信号が入力され、第 2 の入力ノードにはインバータ回路 2 3 2 から M S B のカウンタ値 C _ O U T [n] の反転値が入力される。論理ゲート回路 2 3 3 の出力ノードは、カウンタ値 C _ O U T が閾値を超えたか否かを表す判定フラグ（判定信号）O C _ O U T を出力する。本実施形態において、判定回路 2 3 は、バイナリカウンタ 2 2 の M S B のカウンタ値 C _ O U T [n] が「1」から「0」に遷移するタイミングにおいて、判定フラグ O C _ O U T を「0」から「1」に遷移させている。M S B のカウンタ値 C _ O U T [n] が「1」から「0」へ遷移するのは、カウンタ値 C _ O U T [1] ~ [n] が最大値「1・・・1」の状態においてパルス信号 P _ O U T がバイナリカウンタ 2 2 に入力したときである。従って、M S B のカウンタ値 C _ O U T [n] を監視することにより、カウンタ値 C _ O U T がオーバーフローしたことを判定することが可能となる。本実施形態における判定回路 2 3 の R S ラッチ回路 2 3 1 は、少ないトランジスタによって構成可能であるため、より効果的に回路規模を抑制することが可能となる。仮に、カウンタ値 C _ O U T [1] ~ [n] のすべてのビットを検知する回路が構成される場合、少なくとも ($n \times 2$) 個のトランジスタが必要となる。バイナリカウンタ 2 2 のビット数 n が大きいほど、本実施形態における効果は顕著となる。

【 0 0 2 8 】

バッファ回路 2 4 はトリステートバッファであり、それぞれ ($N + 1$) ビットの入力ノードおよび出力ノードを備える。1 ビットの判定フラグ O C _ O U T は N ビットのカウンタ値 C _ O U T に付加され、バッファ回路 2 4 の入力ノードに入力される。バッファ回路 2 4 の出力ノードからは、($N + 1$) ビットの出力信号 S _ O U T が出力される。出力信号 S _ O U T は、信号線 2 0 7 を介して読み出し回路 2 0 2 に出力される。バッファ回路 2 4 は、制御信号 O U T _ S E L がハイレベルである場合、出力ノードから出力信号 S _ O U T を出力する。また、バッファ回路 2 4 は、制御信号 O U T _ S E L がローレベル

である場合、出力ノードをハイインピーダンスにする。

【0029】

図5は、本実施形態におけるAPD11の動作と出力信号との関係を示す図である。波形整形部212の入力側をnode A、出力側をnode Bとした場合において、図5(a)はnode Aの波形変化を示し、図5(b)はnode Bの波形変化を示している。

【0030】

時刻 t_0 から時刻 t_1 の間において、APD11には、 $V_H - V_L$ の逆バイアス電圧が印加されている。時刻 t_1 において光子がAPD11に入射すると、APD11でアバランシェ増倍が生じ、クエンチ素子211にアバランシェ増倍電流が流れ、node Aの電圧は降下する。電圧降下がさらに大きくなり、APD11に印加される電位差が小さくなると、時刻 t_2 においてAPD11のアバランシェ増倍が停止し、node Aの電圧レベルはある一定値以上降下しなくなる。その後、時刻 t_2 から時刻 t_4 の間において、node Aには電圧 V_L から電圧降下を補う電流が流れ、時刻 t_4 においてnode Aは元の電圧レベルに静定する。このとき、時刻 t_2 から時刻 t_3 において、node Aの電圧レベルが波形整形部212の閾値を越えると、node Bはハイレベルとなる。すなわち、node Aの電圧波形は波形整形部212によって波形整形され、node Bから矩形波のパルス信号P_OUTが出力される。

10

【0031】

図6は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウント値C_OUTが閾値「111」を超えた場合における動作を表している。図6は、光子入射、パルス信号P_OUT、リセット信号RST、カウント値C_OUT[1]~[n]、判定フラグOC_OUT、制御信号OUT_SEL、出力信号S_OUTのそれぞれの時間変化を示している。ここでは、説明の簡略化のため、 $n = 3$ とし、T型フリップフロップ22_1~22_3、カウント値C_OUT[1]~[3]を例に示す。

20

【0032】

時刻 t_{101} において、リセット信号RSTがローレベルからハイレベルに遷移すると、バイナリカウンタ22のすべてのT型フリップフロップ22_1~22_3がリセットされ、カウント値C_OUTは「000」となる。また、判定回路23のRSラッチ回路23_1もリセットされ、判定フラグOC_OUTはローレベルとなる。

【0033】

30

時刻 t_{102} において、光子がAPD11に入射すると、APD11においてアバランシェ増倍が生じ、パルス信号P_OUTはローレベルからハイレベルに遷移する。時刻 t_{103} において、パルス信号P_OUTがハイレベルからローレベルに遷移すると、T型フリップフロップ22_1の出力ノードQがローレベルからハイレベルに遷移する。すなわち、LSBのカウント値C_OUT[1]が「0」から「1」に遷移し、3ビットのカウント値C_OUTは「001」となる。

【0034】

その後、光子がAPD11に入射する毎に、カウント値C_OUTはカウントアップを繰り返し、時刻 t_{104} において、カウント値C_OUTは「111」となる。MSBのカウント値C_OUT[3]が「1」となることから、判定回路23のRSラッチ回路23_1の入力ノードSがハイレベルとなり、RSラッチ回路23_1の出力ノードQおよび論理ゲート回路23_3の第1の入力ノードはハイレベルとなる。一方、論理ゲート回路23_3の第2の入力ノードには、MSBのカウント値C_OUT[3]の反転値「0」が入力される。このため、論理ゲート回路23_3の出力ノードにおける判定フラグOC_OUTは、カウント値C_OUTが閾値以下、すなわち閾値を超えていないことを示すローレベルを維持する。

40

【0035】

時刻 t_{105} において、光子入射に応じてパルス信号P_OUTがハイレベルからローレベルに遷移すると、3ビットのカウント値C_OUTは「111」から「000」に遷移する。MSBのカウント値C_OUT[3]が「1」から「0」に遷移するため、判定

50

回路 2 3 の R S ラッチ回路 2 3 1 の入力ノード S はローレベルとなるが、出力ノード Q および論理ゲート回路 2 3 3 の第 1 入力ノードはハイレベルを維持する。論理ゲート回路 2 3 3 の第 2 入力ノードには、M S B のカウント値 C _ O U T [3] の反転値「1」が入力される。このため、論理ゲート回路 2 3 3 の出力ノードにおける判定フラグ O C _ O U T は、カウント値 C _ O U T が閾値を超えたことを示すハイレベルに遷移する。

【 0 0 3 6 】

時刻 t 1 0 6 以後において、光子入射に応じて、カウント値 C _ O U T は「0 0 0」からカウントアップを繰り返す。判定フラグ O C _ O U T はハイレベルを維持している。

【 0 0 3 7 】

時刻 t 1 0 7 ~ t 1 0 8 において、制御信号 O U T _ S E L はハイレベルとなり、バッファ回路 2 4 は現在のカウント値 C _ O U T の「0 1 0」をラッチする。バッファ回路 2 4 は、判定フラグ O C _ O U T をカウント値 C _ O U T の L S B に付加し、4 ビットの出力信号 S _ O U T として「0 1 0 1」を出力する。光電変換装置 3 の外部または内部に設けられた信号処理回路は、出力信号 S _ O U T の L S B、すなわち判定フラグ O C _ O U T が「1」であることから、3 ビットのカウント値 C _ O U T がオーバーフローしたことを判断することができる。この場合、信号処理回路は、カウント値 C _ O U T の「0 1 0」を無効とし、カウント値 C _ O U T を最大値の「1 1 1」と補正してもよい。これにより、オーバーフロー時における不所望の動作を回避することが可能となる。また、信号処理回路は、判定フラグ O C _ O U T をカウント値 C _ O U T の M S B に付加し、4 ビットの出力信号 S _ O U T 「1 0 1 0」をカウント値 C _ O U T として用いても良い。この場合には、実質的にはカウント値 C _ O U T のビット数を 3 ビットから 4 ビットに拡張することが可能となる。

【 0 0 3 8 】

時刻 t 1 0 9 において、リセット信号 R S T がローレベルからハイレベルに遷移し、バイナリカウンタ 2 2 のすべての T 型フリップフロップ 2 2 _ 1 ~ 2 2 _ 3 がリセットされ、カウント値 C _ O U T は「0 0 0」となる。また、判定回路 2 3 の R S ラッチ回路 2 3 1 もリセットされ、判定フラグ O C _ O U T はローレベルとなる。

【 0 0 3 9 】

図 7 は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウント値 C _ O U T が閾値「1 1 1」を超えない場合における動作を表している。

【 0 0 4 0 】

時刻 t 2 0 1 において、リセット信号 R S T がローレベルからハイレベルに遷移し、カウント値 C _ O U T は「0 0 0」にリセットされ、判定フラグ O C _ O U T はローレベルとなる。

【 0 0 4 1 】

時刻 t 2 0 2 において、光子が A P D 1 1 に入射すると、パルス信号 P _ O U T はローレベルからハイレベルに遷移する。時刻 t 2 0 3 において、パルス信号 P _ O U T がハイレベルからローレベルに遷移すると、L S B のカウント値 C _ O U T [1] が「0」から「1」に遷移する。これにより、3 ビットのカウント値 C _ O U T は「0 0 1」となる。その後、光子が A P D 1 1 に入射する毎に、カウント値 C _ O U T はカウントアップを繰り返し、時刻 t 2 0 4 において、カウント値 C _ O U T は「1 0 1」となる。

【 0 0 4 2 】

時刻 t 2 0 5 ~ t 2 0 6 において、制御信号 O U T _ S E L はハイレベルとなり、バッファ回路 2 4 は現在のカウント値 C _ O U T の「1 0 1」をラッチする。このとき、M S B のカウント値 C _ O U T [3] は「1」のままである。このため、判定フラグ O C _ O U T は、カウント値 C _ O U T が閾値を超えていないことを表すローレベルを維持している。バッファ回路 2 4 は、判定フラグ O C _ O U T をカウント値 C _ O U T の L S B に付加し、出力信号 S _ O U T として「1 0 1 0」を出力する。光電変換装置 3 の外部または内部に設けられた信号処理回路は、出力信号 S _ O U T の L S B が「0」であることから、3 ビットのカウント値 C _ O U T がオーバーフローしていないと判断し、カウント値 C

10

20

30

40

50

__O U Tの「1 0 1」を有効とすることができる。

【0 0 4 3】

時刻 t_{207} において、リセット信号 R S T がローレベルからハイレベルに遷移し、バイナリカウンタ 2 2 のすべての T 型フリップフロップ 2 2 __1 ~ 2 2 __3 がリセットされ、カウント値 C __O U T は「0 0 0」となる。また、判定回路 2 3 の R S ラッチ回路 2 3 1 もリセットされ、判定フラグ O C __O U T はローレベルを維持する。

【0 0 4 4】

以上、述べたように、本実施形態における光電変換装置は、バイナリカウンタ 2 2 のいずれかの 1 ビットの遷移に基づき、カウント値 C __O U T が閾値を超えたことを判定している。バイナリカウンタ 2 2 のすべてのビットを検知する必要がないため、回路規模を抑えることが可能となる。特に、カウント値 C __O U T の M S B が「1」から「0」に遷移したことを検出することによって、回路規模を抑えながらカウント値 C __O U T がオーバーフローしたことを判定することができる。

10

【0 0 4 5】

また、カウント値 C __O U T を受信した信号処理回路は、判定フラグ O C __O U T に基づきカウント値 C __O U T が有効か否かを判断することができ、オーバーフロー時のカウント値 C __O U T に対して必要な補正処理を行うことが可能となる。

【0 0 4 6】

なお、後述するように、閾値は必ずしもカウント値 C __O U T の最大値に限定されない。すなわち、T 型フリップフロップ 2 2 __1 ~ 2 2 __n のいずれかの出力ノード Q が判定回路 2 3 に接続されてもよい。

20

【0 0 4 7】

[第 2 実施形態]

続いて、本実施形態における光電変換装置を説明する。本実施形態における光電変換装置は、カウント値 C __O U T が閾値を超えた場合においてパルス信号 P __O U T のカウントが停止し、カウント値 C __O U T [1] ~ [n] がすべて「0」に維持される点において、第 1 実施形態と異なっている。以下、第 1 実施形態と異なる構成を中心に本実施形態について説明する。

【0 0 4 8】

図 8 は本実施形態における画素回路 1 0 0 のブロック図である。画素回路 1 0 0 は、光子検出回路 2 1、バイナリカウンタ 2 2、判定回路 2 3、バッファ回路 2 4 を備える。光子検出回路 2 1 は、A P D 1 1、クエンチ素子 2 1 1、波形整形部 2 1 3 を備える。A P D 1 1、クエンチ素子 2 1 1 は第 1 実施形態と同様に構成される。波形整形部 2 1 3 は、第 1 実施形態と異なり、第 1 の入力ノードおよび第 2 の入力ノードを備える。第 1 の入力ノードには、A P D 1 1 のカソードの信号が入力され、第 2 の入力ノードには判定フラグ O C __O U T が入力されている。本実施形態において、判定回路 2 3 の判定フラグ O C __O U T がハイレベルである場合、波形整形部 2 1 3 からパルス信号 P __O U T が出力されなくなる。すなわち、カウント値 C __O U T が閾値を超えた場合、バイナリカウンタ 2 2 はパルス信号 P __O U T のカウントを停止する。これにより、消費電流およびノイズを低減することが可能となる。

30

40

【0 0 4 9】

バイナリカウンタ 2 2 は n 個の T 型フリップフロップ 2 2 __1 ~ 2 2 __n を備え、n ビットのカウント値 C __O U T [1] ~ [n] を保持および出力可能である。1 段目の T 型フリップフロップ 2 2 __1 は、2 段目以降の T 型フリップフロップ 2 2 __2 ~ 2 2 __n と異なり、リセット時において「1」を出力可能に構成されている。例えば、1 段目の T 型フリップフロップ 2 2 __1 の反転出力ノード Q バーが 2 段目の T 型フリップフロップ 2 2 __2 の入力ノード T に接続され得る。このような構成により、カウント値 C __O U T のオーバーフロー時の値「0 . . . 0 0」とリセット値(初期値)「0 . . . 0 1」とを区別することができる。2 段目以降の T 型フリップフロップ 2 2 __2 ~ 2 2 __n は第 1 実施形態と同様に構成されている。また、T 型フリップフロップ 2 2 __1 ~ 2 2 __n のリセット

50

ノード R S T には、走査線 2 0 6 b からリセット信号 R S T が入力される。

【 0 0 5 0 】

図 9 は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウント値 C _ O U T が閾値「 1 1 1 」を超えた場合における動作を表している。

【 0 0 5 1 】

時刻 t 3 0 1 において、リセット信号 R S T がローレベルからハイレベルに遷移し、カウント値 C _ O U T は「 0 0 1 」にリセットされ、判定フラグ O C _ O U T はローレベルとなる。

【 0 0 5 2 】

時刻 t 3 0 2 において、光子が A P D 1 1 に入射すると、パルス信号 P _ O U T はローレベルからハイレベルに遷移する。時刻 t 3 0 3 において、パルス信号 P _ O U T がハイレベルからローレベルに遷移すると、T型フリップフロップ 2 2 _ 1 の出力ノード Q バーがハイレベルからローレベルに遷移する。L S B のカウント値 C _ O U T [1] が「 1 」から「 0 」に遷移し、カウント値 C _ O U T [2] が「 0 」から「 1 」に遷移する。これにより、3ビットのカウント値 C _ O U T は「 0 1 0 」となる。その後、光子が A P D 1 1 に入射する毎に、カウント値 C _ O U T はカウントアップを繰り返し、時刻 t 3 0 4 において、カウント値 C _ O U T は「 1 1 1 」となる。

【 0 0 5 3 】

時刻 t 3 0 5 において、光子入射に応じてパルス信号 P _ O U T がハイレベルからローレベルに遷移すると、3ビットのカウント値 C _ O U T は「 1 1 1 」から「 0 0 0 」に遷移する。M S B のカウント値 C _ O U T [3] が「 1 」から「 0 」に遷移し、判定回路 2 3 は判定フラグ O C _ O U T をローレベルからハイレベルに遷移させる。光子検出回路 2 1 の波形整形部 2 1 3 にはハイレベルの判定フラグ O C _ O U T が入力されるため、波形整形部 2 1 3 はパルス信号 P _ O U T の出力を停止する。

【 0 0 5 4 】

時刻 t 3 0 5 以後において、光子が A P D 1 1 に入射するが、判定フラグ O C _ O U T はハイレベルを維持しているため、波形整形部 2 1 3 からパルス信号 P _ O U T は出力されない。このため、カウント値 C _ O U T はオーバーフロー時における「 0 0 0 」の値を維持する。

【 0 0 5 5 】

時刻 t 3 0 6 ~ t 3 0 7 において、制御信号 O U T _ S E L はハイレベルとなる。バッファ回路 2 4 は、現在のカウント値 C _ O U T の「 0 0 0 」をラッチし、3ビットの出力信号 S _ O U T として出力する。光電変換装置 3 の外部または内部に設けられた信号処理回路は、カウント値 C _ O U T が「 0 0 0 」であることから、カウント値 C _ O U T がオーバーフローしたことを判断することができる。この場合、信号処理回路は、カウント値 C _ O U T を最大値「 1 1 1 」に補正しても良い。

【 0 0 5 6 】

時刻 t 3 0 8 において、リセット信号 R S T がローレベルからハイレベルに遷移し、バイナリカウンタ 2 2 のすべてのT型フリップフロップ 2 2 _ 1 ~ 2 2 _ 3 がリセットされ、カウント値 C _ O U T は「 0 0 1 」となる。また、判定回路 2 3 の R S ラッチ回路 2 3 1 もリセットされ、判定フラグ O C _ O U T はローレベルとなる。

【 0 0 5 7 】

図 1 0 は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウント値 C _ O U T が閾値「 1 1 1 」を超えない場合における動作を表している。

【 0 0 5 8 】

時刻 t 4 0 1 において、リセット信号 R S T がローレベルからハイレベルに遷移する。カウント値 C _ O U T は「 0 0 1 」にリセットされ、判定フラグ O C _ O U T はローレベルとなる。

【 0 0 5 9 】

時刻 t 4 0 2 において、光子が A P D 1 1 に入射すると、パルス信号 P _ O U T はロー

10

20

30

40

50

レベルからハイレベルに遷移する。時刻 t_{403} において、パルス信号 P_OUT がハイレベルからローレベルに遷移すると、LSBのカウンタ値 $C_OUT[1]$ が「1」から「0」に遷移し、カウンタ値 $C_OUT[2]$ が「0」から「1」に遷移する。これにより、3ビットのカウンタ値 C_OUT は「010」となる。その後、光子がAPD11に入射する毎に、カウンタ値 C_OUT はカウンタアップを繰り返し、時刻 t_{404} において、カウンタ値 C_OUT は「101」となる。

【0060】

時刻 $t_{405} \sim t_{406}$ において、制御信号 OUT_SEL はハイレベルとなり、バッファ回路24は現在のカウンタ値 C_OUT 「101」をラッチし、3ビットの出力信号 S_OUT として出力する。カウンタ値 C_OUT が「000」でないことから、光電変換装置3の外部または内部に設けられた信号処理回路は、カウンタ値 C_OUT がオーバーフローしていないことを判断し、カウンタ値 C_OUT の「101」を有効とすることができる。また、信号処理回路はカウンタ値 C_OUT から「1」を減算し、補正後のカウンタ値 C_OUT として「100」を得ても良い。これにより、カウンタ値 C_OUT のリセット値「001」に相当するオフセットを補正することができる。

10

【0061】

時刻 t_{407} において、リセット信号 RST がローレベルからハイレベルに遷移し、バイナリカウンタ22のすべてのT型フリップフロップ $22_1 \sim 22_3$ がリセットされ、カウンタ値 C_OUT は「001」となる。また、判定回路23のRSラッチ回路231もリセットされ、判定フラグ OC_OUT はローレベルを維持する。

20

【0062】

以上、述べたように、本実施形態における光電変換装置は、バイナリカウンタ22のいずれか1ビットの遷移に基づきカウンタ値 C_OUT が閾値を超えたことを判定することができる。バイナリカウンタ22のすべてのビットを検知する必要がないため、回路規模を抑えることが可能となる。特に、バイナリカウンタ22のMSBが「1」から「0」に遷移したことを検出することによって、回路規模を抑えながらカウンタ値 C_OUT がオーバーフローしたことを判定することができる。

【0063】

また、実施形態における光電変換装置は、カウンタ値 C_OUT が閾値を超えた場合に、パルス信号 P_OUT のカウンタを停止し、カウンタ値 C_OUT を「00...0」に維持している。このため、信号処理回路は、カウンタ値 C_OUT が「00...00」であるか否かを判断することにより、カウンタ値 C_OUT が閾値を超えたことを把握することができる。また、判定結果はカウンタ値 C_OUT の特定の値に割り当てられているため、信号線数を増やすことなく判定結果を出力することができる。これにより、さらに回路規模を抑えることが可能となる。

30

【0064】

さらに、本実施形態によれば、カウンタ値 C_OUT が閾値を超えた場合に、バイナリカウンタ22はカウンタ動作を停止するため、消費電流およびノイズを低減することも可能となる。

【0065】

[第3実施形態]

続いて、本実施形態における光電変換装置を説明する。図11は本実施形態における画素回路100のブロック図である。画素回路100は、光子検出回路21、バイナリカウンタ22、判定回路23、バッファ回路24、切替回路25を備える。以下、第2実施形態と異なる構成を中心に本実施形態について説明する。

40

【0066】

本実施形態における光子検出回路21は、APD11、波形整形部213と、クエンチ素子としてPMOSトランジスタ211aとを備える。PMOSトランジスタ211aは電圧 V_H を供給する電源線とAPD11のカソードとに接続される。すなわち、PMOSトランジスタ211aの第1の主ノードは電圧 V_H を供給する電源線に接続され、第2の

50

主ノードはAPD11のカソードに接続される。また、PMOSトランジスタ211aのゲートノードには、判定回路23から判定フラグOC_OUTが入力される。判定フラグOC_OUTがローレベルである場合には、PMOSトランジスタ211aはオン状態となり、APD11に電流が供給される。判定フラグOC_OUTがハイレベルである場合には、PMOSトランジスタ211aはオフ状態となり、APD11におけるアバランシェ増倍は行われなくなる。これにより、第2実施形態と比較して、消費電流およびノイズをさらに低減することが可能となる。

【0067】

切替回路25はバイナリカウンタ22と判定回路23との間の信号経路に設けられ、バイナリカウンタ22において判定される1ビットを切り替えるスイッチを備える。切替回路25は、MSBのT型フリップフロップ22_nの出力ノードQとm段目のT型フリップフロップ22_mの出力ノードQとのいずれかを選択的に判定回路23に出力可能である。ここで、「m」は $1 < m < n$ を満たす任意の自然数であり得る。制御信号DIN_SELは走査線206cから供給され、制御信号DIN_SELがローレベルである場合には、MSBのT型フリップフロップ22_nの出力ノードQが選択される。また、制御信号DIN_SELがハイレベルである場合には、m段目のT型フリップフロップ22_mの出力ノードQが選択される。なお、切替回路25は、T型フリップフロップ22_1~nのうちの3個以上の出力ノードQを選択可能に構成されてもよい。

10

【0068】

続いて、図12~図15を参照しながら本実施形態における光電変換装置の動作を説明する。図12~図15は、光子入射、パルス信号P_OUT、リセット信号RST、下位のカウンタ値C_OUT[1]~[m]、上位のカウンタ値C_OUT[m+1]~[n]、判定フラグOC_OUT、制御信号OUT_SEL、出力信号S_OUTのそれぞれの時間変化を示している。ここでは、 $m = 3$ 、 $n = 5$ とし、下位のカウンタ値C_OUT[1]~[3]、上位のカウンタ値C_OUT[4]~[5]を例に説明する。

20

【0069】

図12は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウンタ値C_OUTが閾値「11111」を超えた場合における動作を表している。制御信号DIN_SELはローレベルであって、切替回路25はMSBのT型フリップフロップ22_nの出力ノードQを選択しているものとする。

30

【0070】

時刻t501において、リセット信号RSTがローレベルからハイレベルに遷移し、下位のカウンタ値C_OUT[1]~[3]は「001」にリセットされ、上位のカウンタ値C_OUT[4]~[5]は「00」にリセットされる。また、判定フラグOC_OUTはローレベルとなる。

【0071】

時刻t502において、光子がAPD11に入射すると、パルス信号P_OUTはローレベルからハイレベルに遷移する。時刻t503において、パルス信号P_OUTがハイレベルからローレベルに遷移すると、T型フリップフロップ22_1の出力ノードQバーがハイレベルからローレベルに遷移する。LSBのカウンタ値C_OUT[1]が「1」から「0」に遷移し、カウンタ値C_OUT[2]が「0」から「1」に遷移する。これにより、カウンタ値C_OUT[1]~[3]は「010」となる。

40

【0072】

時刻t504において、光子入射に応じてパルス信号P_OUTがハイレベルからローレベルに遷移すると、カウンタ値C_OUT[1]~[3]は「111」から「000」に遷移し、カウンタ値C_OUT[4]~[5]は「00」から「01」に遷移する。その後、光子がAPD11に入射する毎に、カウンタ値C_OUTはカウントアップを繰り返す。時刻t505において、光子入射に応じてパルス信号P_OUTがハイレベルからローレベルに遷移すると、カウンタ値C_OUT[1]~[3]は「111」から「000」に遷移し、カウンタ値C_OUT[4]~[5]は「11」から「00」に遷移する

50

。判定回路23は、MSBのカウンタ値C__OUT[5]が「1」から「0」に遷移したことを検出し、判定フラグOC__OUTをローレベルからハイレベルに遷移させる。光子検出回路21の波形整形部213にはハイレベルの判定フラグOC__OUTが入力されるため、波形整形部213はパルス信号P__OUTの出力を停止する。また、PMOSTランジスタ211aはオフ状態となり、APD11におけるアバランシェ増倍は行われなくなる。

【0073】

時刻t505以後において、光子がAPD11に入射するが、判定フラグOC__OUTはハイレベルを維持しているため、光子検出回路21からパルス信号P__OUTは出力されない。このため、バイナリカウンタ22はカウンタを停止し、カウンタ値C__OUT[1]～[5]はオーバーフロー時における「00000」の値を維持する。

10

【0074】

時刻t506～t507において、制御信号OUT__SELがハイレベルとなる。バッファ回路24は、現在のカウンタ値C__OUT[1]～[5]をラッチし、出力信号S__OUTとして「00000」を出力する。光電変換装置3の外部または内部に設けられた信号処理回路は、出力信号S__OUTが「00000」であることから、5ビットのカウンタ値C__OUT[1]～[5]がオーバーフローしたことを判断し、出力信号S__OUTを無効とすることができる。この場合、信号処理回路は、カウンタ値C__OUTを最大値「11111」に補正しても良い。

【0075】

20

時刻t508において、リセット信号RSTがローレベルからハイレベルに遷移し、バイナリカウンタ22のすべてのT型フリップフロップ22__1～22__5がリセットされ、カウンタ値C__OUT[1]～[5]は「00001」となる。また、判定回路23のRSラッチ回路231もリセットされ、判定フラグOC__OUTはローレベルとなる。

【0076】

図13は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウンタ値C__OUTが閾値「11111」を超えない場合における動作を表している。制御信号DIN__SELはローレベルであって、切替回路25はMSBのT型フリップフロップ22__nの出力ノードQを選択しているものとする。

【0077】

30

時刻t601において、リセット信号RSTがローレベルからハイレベルに遷移し、下位のカウンタ値C__OUT[1]～[3]は「001」にリセットされ、上位のカウンタ値C__OUT[4]～[5]は「00」にリセットされる。また、判定フラグOC__OUTはローレベルとなる。

【0078】

時刻t602において、光子がAPD11に入射すると、パルス信号P__OUTはローレベルからハイレベルに遷移する。時刻t603において、パルス信号P__OUTがハイレベルからローレベルに遷移すると、T型フリップフロップ22__1の出力ノードQバーがハイレベルからローレベルに遷移する。LSBのカウンタ値C__OUT[1]が「1」から「0」に遷移し、カウンタ値C__OUT[2]が「0」から「1」に遷移する。これにより、カウンタ値C__OUT[1]～[3]は「010」となる。その後、光子がAPD11に入射する毎に、カウンタ値C__OUTはカウンタアップを繰り返す。時刻t604において、カウンタ値C__OUT[1]～[3]は「111」から「000」に遷移し、カウンタ値C__OUT[4]～[5]は「00」から「01」に遷移する。時刻t605において、光子入射に応じてパルス信号P__OUTがハイレベルからローレベルに遷移すると、カウンタ値C__OUT[1]～[3]は「100」から「101」に遷移し、カウンタ値C__OUT[4]～[5]は「10」を維持する。

40

【0079】

時刻t606～t607において、制御信号OUT__SELはハイレベルとなる。バッファ回路24は、現在のカウンタ値C__OUT[1]～[5]をラッチし、出力信号S__

50

OUTとして「10101」を出力する。光電変換装置3の外部または内部に設けられた信号処理回路は、出力信号S_OUTが「00000」でないことから、カウント値C_OUT[1]～[5]がオーバーフローしていないことを判断し、出力信号S_OUTを有効とすることができる。また、信号処理回路はカウント値C_OUTから「1」を減算し、補正後のカウント値C_OUTとして「10100」を得ても良い。これにより、リセット値「00001」のオフセットを補正することができる。

【0080】

時刻t608において、リセット信号RSTがローレベルからハイレベルに遷移し、バイナリカウンタ22のすべてのT型フリップフロップ22_1～22_5がリセットされ、カウント値C_OUT[1]～[5]は「00001」となる。また、判定回路23のRSラッチ回路231もリセットされ、判定フラグOC_OUTはローレベルを維持する。

10

【0081】

図14は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウント値C_OUTが閾値「00111」を超えた場合における動作を表している。制御信号DIN_SELはハイレベルであって、切替回路25は3段目のT型フリップフロップ22_3の出力ノードQを選択しているものとする。

【0082】

時刻t701において、リセット信号RSTがローレベルからハイレベルに遷移し、下位のカウンタ値C_OUT[1]～[3]は「001」にリセットされ、上位のカウント値C_OUT[4]～[5]は「00」にリセットされる。また、判定フラグOC_OUTはローレベルとなる。

20

【0083】

時刻t702において、光子がAPD11に入射すると、パルス信号P_OUTはローレベルからハイレベルに遷移する。時刻t703において、パルス信号P_OUTがハイレベルからローレベルに遷移すると、T型フリップフロップ22_1の出力ノードQバーがハイレベルからローレベルに遷移する。LSBのカウント値C_OUT[1]が「1」から「0」に遷移し、カウント値C_OUT[2]が「0」から「1」に遷移する。これにより、カウント値C_OUT[1]～[3]は「010」となる。その後、光子がAPD11に入射する毎に、カウント値C_OUTはカウントアップを繰り返す。

【0084】

時刻t704において、光子入射に応じてパルス信号P_OUTがハイレベルからローレベルに遷移すると、カウント値C_OUT[1]～[3]は「111」から「000」に遷移し、カウント値C_OUT[4]～[5]は「00」から「01」に遷移する。判定回路23は、カウント値C_OUT[3]が「1」から「0」に遷移したことを検出し、判定フラグOC_OUTをローレベルからハイレベルに遷移させる。光子検出回路21の波形整形部213にはハイレベルの判定フラグOC_OUTが入力されるため、波形整形部213はパルス信号P_OUTの出力を停止する。また、PMOSトランジスタ211aはオフ状態となり、APD11におけるアバランシェ増倍は行われなくなる。

30

【0085】

時刻t704以後において、光子がAPD11に入射するが、判定フラグOC_OUTはハイレベルを維持しているため、波形整形部213からパルス信号P_OUTは出力されない。このため、カウント値C_OUT[1]～[5]は「01000」を維持する。

40

【0086】

時刻t706～t707において、制御信号OUT_SELはハイレベルとなる。バッファ回路24は、現在のカウンタ値C_OUT[1]～[5]をラッチし、出力信号S_OUTとして「01000」を出力する。光電変換装置3の外部または内部に設けられた信号処理回路は、出力信号S_OUTの「01000」に基づき、カウント値C_OUT[1]～[5]が閾値「00111」を超えたことを判断し、所定の信号処理を実行することができる。

【0087】

50

時刻 t_{708} において、リセット信号 RST がローレベルからハイレベルに遷移し、バイナリカウンタ 22 のすべての T 型フリップフロップ $22_1 \sim 22_5$ がリセットされ、カウント値 $C_OUT[1] \sim [5]$ は「 00001 」となる。また、判定回路 23 の RS ラッチ回路 231 もリセットされ、判定フラグ OC_OUT はローレベルとなる。

【 0088 】

図 15 は本実施形態における光電変換装置の動作を表すタイミングチャートであって、カウント値 C_OUT が閾値「 00111 」を超えない場合における動作を表している。制御信号 DIN_SEL はハイレベルであって、切替回路 25 は 3 段目の T 型フリップフロップ 22_3 の出力ノード Q を選択しているものとする。

【 0089 】

時刻 t_{801} において、リセット信号 RST がローレベルからハイレベルに遷移し、下位のカウント値 $C_OUT[1] \sim [3]$ は「 001 」にリセットされ、上位のカウント値 $C_OUT[4] \sim [5]$ は「 00 」にリセットされる。また、判定フラグ OC_OUT はローレベルとなる。

【 0090 】

時刻 t_{802} において、光子が $APD11$ に入射すると、パルス信号 P_OUT はローレベルからハイレベルに遷移する。時刻 t_{803} において、パルス信号 P_OUT がハイレベルからローレベルに遷移すると、 T 型フリップフロップ 22_1 の出力ノード Q がハイレベルからローレベルに遷移する。 LSB のカウント値 $C_OUT[1]$ が「 1 」から「 0 」に遷移し、カウント値 $C_OUT[2]$ が「 0 」から「 1 」に遷移する。これにより、カウント値 $C_OUT[1] \sim [3]$ は「 010 」となる。その後、光子が $APD11$ に入射する毎に、カウント値 C_OUT はカウントアップを繰り返し、時刻 t_{804} において、カウント値 $C_OUT[1] \sim [3]$ は「 011 」から「 100 」に遷移する。時刻 t_{805} において、光子入射に応じてパルス信号 P_OUT がハイレベルからローレベルに遷移すると、カウント値 $C_OUT[1] \sim [3]$ は「 101 」から「 110 」に遷移し、カウント値 $C_OUT[4] \sim [5]$ は「 00 」を維持する。

【 0091 】

時刻 $t_{807} \sim t_{808}$ において、制御信号 OUT_SEL はハイレベルとなる。バッファ回路 24 は、現在のカウント値 $C_OUT[1] \sim [5]$ をラッチし、出力信号 S_OUT として「 00110 」を出力する。光電変換装置 3 の外部または内部に設けられた信号処理回路は、出力信号 S_OUT が「 01000 」でないことから、カウント値 $C_OUT[1] \sim [5]$ が閾値を超えていないと判断することができる。

【 0092 】

時刻 t_{809} において、リセット信号 RST がローレベルからハイレベルに遷移し、バイナリカウンタ 22 のすべての T 型フリップフロップ $22_1 \sim 22_5$ がリセットされ、カウント値 $C_OUT[1] \sim [5]$ は「 00001 」となる。また、判定回路 23 の RS ラッチ回路 231 もリセットされ、判定フラグ OC_OUT はローレベルを維持する。

【 0093 】

以上述べたように、本実施形態における光電変換装置は、バイナリカウンタ 22 のいずれかの 1 ビットに基づき、カウント値 C_OUT が閾値を超えたことを判定している。このため、バイナリカウンタ 22 のすべてのビットを検知する必要がないため、回路規模を抑えることが可能となる。また、本実施形態における光電変換装置は、判定回路によって判定される 1 ビットを切り替える切替回路をさらに備える。これにより、信号処理に応じて閾値を適宜変更することが可能となる。

【 0094 】

また、本実施形態によれば、カウント値 C_OUT が閾値を超えた場合に、パルス信号 P_OUT が出力されないだけでなく、 $APD11$ へ電流が供給されなくなる。これにより、第 2 実施形態に比べてさらに消費電流およびノイズを低減することが可能となる。

【 0095 】

なお、閾値に応じて、光子検出回路 21 およびバイナリカウンタ 22 の動作を適宜変更

10

20

30

40

50

してもよい。例えば、閾値がバイナリカウンタ 2 2 の M S B よりも小さい値に設定されている場合（図 1 4、図 1 5）、カウント値 C _ O U T が閾値を超えた後においても、光子検出回路 2 1 がパルス信号 P _ O U T を出力し続けバイナリカウンタ 2 2 がカウントを継続してもよい。この場合、第 1 実施形態と同様に、判定回路 2 3 による判定結果を追加の 1 ビットとしてカウント値 C _ O U T に付加してもよい。

【 0 0 9 6 】

[第 4 実施形態]

図 1 6 は、本実施形態における回路基板 2 の配置例であって、図 3 の回路基板 2 の配置の変形例を示している。図 3 の回路基板 2 において、読み出し回路 2 0 2 は各行の画素 1 0 に接続された信号線 2 0 7 から信号を読み出しているが、図 1 6 の回路基板 2 においては、読み出し回路 2 0 2 は各列の画素 1 0 に接続された信号線 2 0 7 から信号を読み出している。このように、回路基板 2 は様々な配置例によって構成され得る。本実施形態においても、上述した実施形態と同様の作用効果を奏することが可能である。

10

【 0 0 9 7 】

[第 5 実施形態]

本発明の第 5 実施形態における撮像システムについて、図 1 7 を用いて説明する。図 1 7 は、本実施形態における撮像システムのブロック図である。

【 0 0 9 8 】

上述の実施形態における光電変換装置は種々の撮像システムに適用可能である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラなどがあげられる。図 1 7 に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

20

【 0 0 9 9 】

撮像システム 7 は、バリア 7 0 6、レンズ 7 0 2、絞り 7 0 4、撮像装置 7 0、信号処理部 7 0 8、タイミング発生部 7 2 0、全体制御・演算部 7 1 8、メモリ部 7 1 0、記録媒体制御 I / F 部 7 1 6、記録媒体 7 1 4、外部 I / F 部 7 1 2 を含む。バリア 7 0 6 はレンズを保護し、レンズ 7 0 2 は被写体の光学像を撮像装置 7 0 に結像させる。絞り 7 0 4 はレンズ 7 0 2 を通った光量を可変する。撮像装置 7 0 は上述の実施形態の光電変換装置のように構成され、レンズ 7 0 2 により結像された光学像を画像データに変換する。信号処理部 7 0 8 は撮像装置 7 0 より出力された撮像データに各種の補正やデータを圧縮する。

30

【 0 1 0 0 】

タイミング発生部 7 2 0 は撮像装置 7 0 および信号処理部 7 0 8 に、各種タイミング信号を出力する。全体制御・演算部 7 1 8 はデジタルスチルカメラ全体を制御し、メモリ部 7 1 0 は画像データを一時的に記憶する。記録媒体制御 I / F 部 7 1 6 は記録媒体 7 1 4 に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体 7 1 4 は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部 I / F 部 7 1 2 は外部コンピュータ等と通信するためのインターフェースである。タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置 7 0 と、撮像装置 7 0 から出力された画像信号を処理する信号処理部 7 0 8 とを有すればよい。

40

【 0 1 0 1 】

本実施形態では、撮像装置 7 0 と信号処理部 7 0 8 とが別の半導体基板に設けられているが、撮像装置 7 0 と信号処理部 7 0 8 とが同一の半導体基板に形成されていてもよい。

【 0 1 0 2 】

また、それぞれの画素が第 1 の光電変換部と、第 2 の光電変換部を含む。信号処理部 7 0 8 は、第 1 の光電変換部で生じた電荷に基づく画素信号と、第 2 の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置 7 0 から被写体までの距離情報を取得し得る。

【 0 1 0 3 】

[第 6 実施形態]

50

図18は、本実施形態における光検出システムの図であって、上述の実施形態に記載の光電変換装置を用いた距離画像センサのブロック図である。

【0104】

図18に示すように、距離画像センサ401は、光学系402、光電変換装置403、画像処理回路404、モニタ405、およびメモリ406を備える。距離画像センサ401は、光源装置411から被写体に向かって発光され、被写体の表面で反射された光(変調光、パルス光)を受光する。距離画像センサ401は、発光から受光までの時間に基づき、被写体までの距離に応じた距離画像を取得することができる。

【0105】

光学系402は、1枚または複数枚のレンズを含み、被写体からの像光(入射光)を光電変換装置403に導き、光電変換装置403の受光面(センサ部)に結像させる。

【0106】

光電変換装置403としては、上述した各実施形態の光電変換装置が適用され得る。光電変換装置403は、受光信号から求められる距離を示す距離信号を画像処理回路404に供給する。

【0107】

画像処理回路404は、光電変換装置403から供給された距離信号に基づいて距離画像を構築する画像処理を行う。画像処理により得られた距離画像(画像データ)は、モニタ405に表示され、メモリ406に記憶(記録)され得る。

【0108】

このように構成されている距離画像センサ401は、上述した光電変換装置を適用することで、画素の特性向上に伴って、より正確な距離画像を取得することができる。

【0109】

[第7実施形態]

本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。

【0110】

図19は、本実施形態における内視鏡手術システムの概略図である。図19は、術者(医師)1131が、内視鏡手術システム1103を用いて、患者ベッド1133上の患者1132に手術を行っている様子を示している。図示するように、内視鏡手術システム1103は、内視鏡1100、術具1110、内視鏡下手術のための各種の装置が搭載されたカート1134を備える。

【0111】

内視鏡1100は、先端から所定の長さの領域が患者1132の体腔内に挿入される鏡筒1101と、鏡筒1101の基端に接続されるカメラヘッド1102と、アーム1121とを備える。図19は、硬性の鏡筒1101を有するいわゆる硬性鏡として構成される内視鏡1100を示しているが、内視鏡1100は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

【0112】

鏡筒1101の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡1100には光源装置1203が接続されており、光源装置1203によって生成された光が、鏡筒1101の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者1132の体腔内の観察対象に向かって照射される。なお、内視鏡1100は、直視鏡であってもよく、斜視鏡または側視鏡であってもよい。

【0113】

カメラヘッド1102の内部には光学系および光電変換装置が設けられており、観察対象からの反射光(観察光)は当該光学系によって当該光電変換装置に集光される。光電変換装置によって観察光は光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。光電変換装置としては、上述の各実施形態に記載の光電変換装置が用いられ得る。画像信号は、RAWデータとしてカメラコントロールユニット(

10

20

30

40

50

CCU (Camera Control Unit) 1135 に送信される。

【0114】

CCU 1135 は、CPU (Central Processing Unit)、GPU (Graphics Processing Unit) 等によって構成され、内視鏡 1100 および表示装置 1136 の動作を統括的に制御する。さらに、CCU 1135 は、カメラヘッド 1102 から画像信号を受け取り、その画像信号に対して、例えば現像処理 (デモザイク処理) 等、画像信号に基づく画像を表示するための各種の画像処理を施す。

【0115】

表示装置 1136 は、CCU 1135 からの制御により、当該 CCU 1135 によって画像処理が施された画像信号に基づく画像を表示する。

10

【0116】

光源装置 1203 は、例えば LED (Light Emitting Diode) 等の光源を備え、術部等を撮影する際の照射光を内視鏡 1100 に供給する。

【0117】

入力装置 1137 は、内視鏡手術システム 1003 に対する入力インターフェースである。ユーザは、入力装置 1137 を介して、内視鏡手術システム 1003 に対して各種の情報の入力および指示入力を行うことができる。

【0118】

処置具制御装置 1138 は、組織の焼灼、切開または血管の封止等のためのエネルギー処置具 1112 の駆動を制御する。

20

【0119】

光源装置 1203 は、内視鏡 1100 に術部を撮影する際の照射光を供給可能であって、例えば LED、レーザ光源またはこれらの組み合わせによる白色光源であり得る。RGB レーザ光源の組み合わせにより白色光源が構成される場合には、各色 (各波長) の出力強度および出力タイミングを高精度に制御することができる。このため、光源装置 1203 において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGB レーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド 1102 の撮像素子の駆動を制御してもよい。これにより、RGB それぞれに対応した画像を時分割で撮像することも可能である。このような方法によれば、撮像素子にカラーフィルタが設けられることなく、カラー画像を得ることができる。

30

【0120】

また、光源装置 1203 から出力される光の強度が所定の時間ごとに変更されるように、光源装置 1203 の駆動が制御されてもよい。光の強度の変更のタイミングに同期してカメラヘッド 1102 の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれおよび白とびのない高ダイナミックレンジの画像を生成することができる。

【0121】

さらに、光源装置 1203 は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用することができる。具体的には、通常観察時における照射光 (すなわち、白色光) に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、またはインドシアニンググリーン (ICG) 等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置 1203 は、このような特殊光観察に対応した狭帯域光および/または励起光を供給可能に構成され得る。

40

【0122】

[第 8 実施形態]

50

本実施形態の光検出システムおよび移動体について、図20A、図20B、図21を用いて説明する。本実施形態では、光検出システムとして、車載カメラの一例を示す。

【0123】

図20Aは、本実施形態における光検出システムの概略図であって、車両システム、および車両システムに搭載される光検出システムの一例を示している。光検出システム1301は、光電変換装置1302、画像前処理部1315、集積回路1303、光学系1314を含む。光学系1314は、光電変換装置1302に被写体の光学像を結像する。光電変換装置1302は、光学系1314により結像された被写体の光学像を電気信号に変換する。光電変換装置1302は、上述の各実施形態のいずれかの光電変換装置である。画像前処理部1315は、光電変換装置1302から出力された信号に対して所定の信号処理を行う。画像前処理部1315の機能は、光電変換装置1302内に組み込まれていてもよい。光検出システム1301には、光学系1314、光電変換装置1302および画像前処理部1315が、少なくとも2組設けられており、各組の画像前処理部1315からの出力が集積回路1303に入力される。

10

【0124】

集積回路1303は、撮像システム用途向けの集積回路であり、記憶媒体1305を含む画像処理部1304、光学測距部1306、視差演算部1307、物体認知部1308、異常検出部1309を含む。画像処理部1304は、画像前処理部1315の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。記憶媒体1305は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部1306は、被写体の合焦や、測距を行う。視差演算部1307は、複数の光電変換装置1302により取得された複数の画像データから測距情報の算出を行う。物体認知部1308は、車、道、標識、人等の被写体の認知を行う。異常検出部1309は、光電変換装置1302の異常を検出すると、主制御部1313に異常を発報する。

20

【0125】

集積回路1303は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。

30

【0126】

主制御部1313は、光検出システム1301、車両センサ1310、制御ユニット1320等の動作を統括・制御する。主制御部1313を持たず、光検出システム1301、車両センサ1310、制御ユニット1320が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を例えばCAN規格によって行ってもよい。

【0127】

集積回路1303は、主制御部1313からの制御信号を受け或いは自身の制御部によって、光電変換装置1302へ制御信号や設定値を送信する機能を有する。

【0128】

光検出システム1301は、車両センサ1310に接続されており、車速、ヨーレート、舵角などの自車両走行状態および自車外環境や他車・障害物の状態を検出することができる。車両センサ1310は、対象物までの距離情報を取得する距離情報取得部でもある。また、光検出システム1301は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部1311に接続されている。特に、衝突判定機能に関しては、光検出システム1301、車両センサ1310の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

40

【0129】

また、光検出システム1301は、衝突判定部での判定結果に基づいて、ドライバーに

50

警報を発する警報装置 1 3 1 2 にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部 1 3 1 3 は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどの車両制御を行い、衝突の回避、被害の軽減を実現する。警報装置 1 3 1 2 は、音等の警報の発報、カーナビゲーションシステムおよびメーターパネルなどの表示部画面における警報情報の表示、シートベルトおよびステアリングへの振動付与などの手段を用いて、ユーザに警告を発する。

【 0 1 3 0 】

本実施形態における光検出システム 1 3 0 1 は、車両の周囲、例えば前方または後方を撮影可能である。図 2 0 B は、本実施形態における移動体の概略図であって、車両前方を光検出システム 1 3 0 1 で撮像する構成を示している。

10

【 0 1 3 1 】

2 つの光電変換装置 1 3 0 2 は、車両 1 3 0 0 の前方に配される。具体的には、車両 1 3 0 0 の進退方位または外形（例えば車幅）に対する中心線を対称軸とみなし、対称軸に対して 2 つの光電変換装置 1 3 0 2 が線対称に配されることが好ましい。これにより、車両 1 3 0 0 と被写対象物との間の距離情報の取得および衝突可能性の判定を行う効果的ことが可能となる。また、光電変換装置 1 3 0 2 は、運転者が運転席から車両 1 3 0 0 の外の状況を視認する際に運転者の視野を妨げない位置に配されることが好ましい。警報装置 1 3 1 2 は、運転者の視野に入りやすい位置に配されることが好ましい。

【 0 1 3 2 】

次に、光検出システム 1 3 0 1 における光電変換装置 1 3 0 2 の故障検出動作について、図 2 1 を用いて説明する。図 2 1 は、本実施形態における光検出システムの動作を表すフローチャートである。光電変換装置 1 3 0 2 の故障検出動作は、ステップ S 1 4 1 0 ~ S 1 4 8 0 に従って実行され得る。

20

【 0 1 3 3 】

ステップ S 1 4 1 0 において、光電変換装置 1 3 0 2 のスタートアップ時の設定が行われる。すなわち、光検出システム 1 3 0 1 の外部（例えば主制御部 1 3 1 3）または光検出システム 1 3 0 1 の内部から、光電変換装置 1 3 0 2 の動作のための設定情報が送信され、光電変換装置 1 3 0 2 は撮像動作および故障検出動作を開始する。

【 0 1 3 4 】

次いで、ステップ S 1 4 2 0 において、光電変換装置 1 3 0 2 は、有効画素から画素信号を取得する。また、ステップ S 1 4 3 0 において、光電変換装置 1 3 0 2 は、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換素子を備える。この光電変換素子には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換素子に書き込まれた電圧に対応する信号を出力する。なお、ステップ S 1 4 2 0 とステップ S 1 4 3 0 とは逆の順に実行されてもよい。

30

【 0 1 3 5 】

次いで、ステップ S 1 4 4 0 において、光検出システム 1 3 0 1 は、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップ S 1 4 4 0 における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、光検出システム 1 3 0 1 は、ステップ S 1 4 5 0 の処理に移行し、撮像動作が正常に行われていると判定し、ステップ S 1 4 6 0 の処理へと移行する。ステップ S 1 4 6 0 において、光検出システム 1 3 0 1 は、走査行の画素信号を記憶媒体 1 3 0 5 に送信して一次保存する。その後、光検出システム 1 3 0 1 は、ステップ S 1 4 2 0 の処理に戻り、故障検出動作を継続する。一方、ステップ S 1 4 4 0 における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、光検出システム 1 3 0 1 はステップ S 1 4 7 0 の処理に移行する。ステップ S 1 4 7 0 において、光検出システム 1 3 0 1 は、撮像動作に異常があると判定し、主制御部 1 3 1 3、または警報装置 1 3 1 2 に警報を発報する。警報装置 1 3 1 2 は、表示部に異常が検出されたことを表示させる。その後、ステップ S 1 4 8 0 において、光検出システム 1 3 0 1 は、光電変換装置 1 3 0 2 を停止し、光検出システム 1 3 0 1 の動作を終了する。

40

50

【 0 1 3 6 】

なお、本実施形態では、1行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、1フレーム毎に故障検出動作を行ってもよい。ステップS1470の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。

【 0 1 3 7 】

また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光検出システム1301は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ITS）等、広く物体認識を利用する機器に適用することができる。

10

【 0 1 3 8 】

本発明の光電変換装置は、更に、距離情報など各種情報を取得可能な構成であってもよい。

【 0 1 3 9 】

[第9実施形態]

図22(a)は、本実施形態における電子機器の具体例を示す図であって、眼鏡1600（スマートグラス）を示している。眼鏡1600には、上述の各実施形態に記載の光電変換装置1602が設けられている。レンズ1601の裏面側には、OLED、LED等の発光装置を含む表示装置が設けられていてもよい。光電変換装置1602は1つでもよいし、複数でもよい。また、複数種類の光電変換装置が組み合わせられてもよい。光電変換装置1602の配置位置は図22(a)に限定されない。

20

【 0 1 4 0 】

眼鏡1600はさらに制御装置1603を備える。制御装置1603は、光電変換装置1602と上記の表示装置に電力を供給する電源として機能する。また、制御装置1603は、光電変換装置1602と表示装置の動作を制御する。レンズ1601には、光電変換装置1602に光を集光するための光学系が形成されている。

【 0 1 4 1 】

図22(b)は、1つの適用例に係る眼鏡1610（スマートグラス）を示している。眼鏡1610は、制御装置1612を有しており、制御装置1612に、光電変換装置1602に相当する光電変換装置と、表示装置とが搭載される。レンズ1611には、制御装置1612内の光電変換装置と、表示装置からの発光を投影するための光学系とが形成されており、レンズ1611には画像が投影される。制御装置1612は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の動作を制御する。制御装置1612は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

30

40

【 0 1 4 2 】

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるブルキニエ像に基づく視線検出方法を用いることができる。

【 0 1 4 3 】

より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とブルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザの視線が検出される。

【 0 1 4 4 】

本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からの

50

ユーザの視線情報に基づいて表示装置の表示画像を制御してよい。

【0145】

具体的には、表示装置は、視線情報に基づいて、ユーザが注視する第1の視界領域と、第1の視界領域以外の第2の視界領域とを決定する。第1の視界領域、第2の視界領域は、表示装置の制御装置によって決定されてもよく、外部の制御装置によって決定されてもよい。表示装置の表示領域において、第1の視界領域の表示解像度を第2の視界領域の表示解像度よりも高く制御してよい。つまり、第2の視界領域の解像度を第1の視界領域よりも低くしてよい。

【0146】

また、表示領域は、第1の表示領域、第1の表示領域とは異なる第2の表示領域とを含み得る。視線情報に基づいて、第1の表示領域および第2の表示領域から優先度の高い領域が決定されてもよい。第1の視界領域、第2の視界領域は、表示装置の制御装置によって決定されてもよく、外部の制御装置によって決定されてもよい。優先度の高い領域の解像度は、優先度の高い領域以外の領域の解像度よりも高くなるように制御されてよい。つまり優先度が相対的に低い領域の解像度は低くされ得る。

10

【0147】

なお、第1の視界領域、優先度が高い領域の決定において、AI(Artificial Intelligence)が用いられてもよい。AIは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。AIプログラムは、表示装置、光電変換装置のいずれに設けられてもよく、外部装置に設けられてもよい。外部装置がAIプログラムを有する場合は、通信を介して、サーバなどから表示装置に送信され得る。

20

【0148】

視認検知に基づいて表示制御する場合、本実施形態は、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用され得る。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

【0149】

[その他の実施形態]

本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

30

【0150】

本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワークまたは記憶媒体を介してシステムまたは装置に供給し、そのシステムまたは装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。

【0151】

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

40

【符号の説明】

【0152】

- 1 センサ基板
- 1 a 画素領域
- 2 回路基板
- 3 光電変換装置
- 10 画素
- 11 APD


50

- 2 0 信号処理部
- 2 1 光子検出回路
 - 2 1 1 クエンチ素子
 - 2 1 2 波形整形部
- 2 2 バイナリカウンタ
 - 2 2 _n T型フリップフロップ
- 2 3 判定回路
 - 2 3 1 RSラッチ回路
 - 2 3 2 インバータ回路
 - 2 3 3 論理ゲート回路
- 2 4 バッファ回路
- 2 5 切替回路


10

【図面】

【図 1】



【図 2】




20

30


40

50


【図 7】




【図 8】



【図 9】



【図 10】



10


20

30


40

50

【図 1 1】




【図 1 2】




10

20

【図 1 3】



【図 1 4】




30


40

50

【図 15】




【図 16】




10

20

【図 17】



【図 18】




30


40

50

【図 19】




【図 20 A】




10

20

【図 20 B】



【図 21】




30


40

50

【 2 2 】



10



20

30

40

50

フロントページの続き

- (56)参考文献 特開2019-186598(JP,A)
特開平01-166666(JP,A)
特開2020-123846(JP,A)
国際公開第2019/150785(WO,A1)
特開2018-201155(JP,A)
国際公開第2010/137244(WO,A1)
特開2020-022136(JP,A)
特開2001-127619(JP,A)
国際公開第2020/193313(WO,A1)
- (58)調査した分野 (Int.Cl., DB名)
H04N 25/772
H04N 25/70
H04N 25/703
H10F 30/225