



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년07월28일
(11) 등록번호 10-1414285
(24) 등록일자 2014년06월25일

(51) 국제특허분류(Int. Cl.)

H04L 27/22 (2006.01)

(21) 출원번호 10-2013-0016879

(22) 출원일자 2013년02월18일

심사청구일자 2013년02월18일

(56) 선행기술조사문헌

KR101167023 B1*

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

인하대학교 산학협력단

인천광역시 남구 인하로 100, 인하대학교 (용현동)

(72) 발명자

윤광섭

인천 연수구 앵고개로 183, 106동 301호 (동춘동, 대우3차아파트)

윌커슨벤자민

경기도 의왕시 내손2동 동부시장2길 태광빌라 가동 103호

(74) 대리인

양성보

전체 청구항 수 : 총 8 항


심사관 : 문형섭

(54) 발명의 명칭 양측과 대역을 차동 출력 비교기를 통해 상보적 신호들로 분리한 후 편이하여 글리치 제거하고 래치로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 및 그 방법

(57) 요약

본 발명의 실시예는 비동기식 고속 BPSK 복조 방법과 그 회로의 구성에 관한 것이다. 차동 출력 비교기를 이용한 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 구성에 있어서, 변조된 차동 신호를 상측대역과 하측대역으로 분리한 신호를 차동 출력 비교기를 이용하여 각각 정위상과 역위상의 디지털 신호로 변환하는 디지털 변환부; 하측대역의 정위상과 역위상 디지털 신호를 지연시키는 신호 지연부; 상측대역과 지연된 하측대역의 정위상과 역위상 디지털 신호의 위상 변화를 감지하는 위상 감지부; 디지털 신호 위상 변화가 나타나는 시점에서 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엣지 신호를 생성하는 제1 클럭부; 지연된 하측대역의 정위상과 역위상의 출력들의 변화가 CMOS FET의 제조공정 차이로 인한 듀티사이클(Duty-cycle)의 변화로 나타나는 데 그 출력을 래치(Latch)로 고정하여 입력하고 심볼엣지 신호를 클럭으로 입력하여 1차 동기화된 1차 동기 신호와, 지연된 하측대역의 정위상 디지털 신호를 이용하여 캐리어 주파수 성분을 복원하는 캐리어 복원부; 캐리어 주파수 성분과 심볼엣지 신호를 이용하여 데이터를 동기화하는 데이터 클럭을 발생하는 제2 클럭부; 및 1차 동기 신호를 데이터 클럭으로 동기화하여 디지털 데이터를 복조하는 데이터 복조부를 포함하는 비동기식 고속 이산 위상 편이 복조 회로가 제공될 수 있다.

대표도



이 발명을 지원한 국가연구개발사업

과제고유번호 NRF-2010-0020163

부처명 교육과학기술부

연구사업명 중점연구소 지원사업

연구과제명 그린 생체모방형 임플란터블 전자칩 및 U-생체정보처리 플랫폼 융합기술개발

기 여 율 0.5/1

주관기관 인하대학교 산학협력단

연구기간 2010.09.01 ~ 2013.04.30

이 발명을 지원한 국가연구개발사업

과제고유번호 NIPA-2012-H0401-12-1007

부처명 지식경제부

연구사업명 IT 융합 고급인력과정 지원사업

연구과제명 생체 신호를 이용한 IT 기반 재활의료기기 개발

기 여 율 0.5/1

주관기관 한국산업기술대학교 산학협력단

연구기간 2010.06.01 ~ 2014.12.31

특허청구의 범위

청구항 1

래치(Latch)로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 구성에 있어서,

변조된 차동 신호를 상측대역과 하측대역으로 분리한 신호를 각각 정위상과 역위상의 디지털 신호로 변환하는 디지털 변환부;

상기 하측대역의 정위상과 역위상 디지털 신호를 지연시키는 신호 지연부;

상기 상측대역과 지연된 하측대역의 정위상과 역위상의 디지털 신호들의 위상 변화를 감지하는 위상 감지부;

상기 디지털 신호 위상 변화가 나타나는 시점에서 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엣지 신호를 생성하는 제1 클럭부;

상기 지연된 하측대역의 정위상과 역위상의 출력을 래치를 통해 교정함으로써 복원될 클럭의 지터를 감소시켜 데이터 신호로 생성하는 데이터 생성부;

상기 데이터 신호를 데이터 입력으로 입력하고 상기 심볼엣지 신호를 클럭으로 입력하여 1차 동기화된 1차 동기 신호와 상기 데이터 신호를 이용하여 캐리어 주파수 성분을 복원하는 캐리어 복원부;

상기 캐리어 주파수 성분과 상기 심볼엣지 신호를 이용하여 데이터를 동기화하는 데이터 클럭을 발생하는 제2 클럭부; 및

상기 1차 동기 신호를 상기 데이터 클럭으로 동기화하여 디지털 데이터를 복조하는 데이터 복조부

를 포함하고,

상기 디지털 변환부는,

상기 차동 신호를 상측대역으로 분리하는 HPPF(High-pass Pre-Filter);

상기 HPPF로 분리된 상측대역을 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 제1 차동 출력 비교기;

상기 차동 신호를 하측대역으로 분리하는 LPPF(Low-pass Pre-Filter); 및

상기 LPPF로 분리된 하측대역을 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 제2 차동 출력 비교기

를 포함하고,

상기 신호 지연부는,

상기 하측대역의 정위상 디지털 신호와 역위상 디지털 신호를 기설정된 위상만큼 지연시키는 지연 회로

를 포함하고,

상기 제2 차동 출력 비교기는 상기 상측대역의 정위상과 역위상 디지털 신호보다 위상이 $\pi/2$ 만큼 지연된 상기 하측대역의 정위상과 역위상 디지털 신호를 상기 지연 회로로 출력하고,

상기 지연 회로는 상기 제2 차동 출력 비교기에서 출력된 상기 하측대역의 정위상과 역위상 디지털 신호의 위상을 $\pi/2$ 만큼 더 지연시켜 상기 상측대역의 정위상과 역위상 디지털 신호와 π 만큼의 위상 차가 나는 상기 하측대역의 정위상과 역위상 디지털 신호를 출력하는 것

을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로.

청구항 2

삭제

청구항 3

삭제

청구항 4

제1항에 있어서,

상기 위상 감지부는 두 개의 Exclusive-NOR를 포함하며,

상기 두 개의 Exclusive-NOR 중 하나는 상기 상측대역과 지연된 하측대역의 정위상 디지털 신호에 대해 위상 변화를 감지하고, 다른 하나의 Exclusive-NOR는 상기 상측대역과 지연된 하측대역의 역위상 디지털 신호에 대해 위상 변화를 감지하는 것

을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로.

청구항 5

제1항에 있어서,

상기 제1 클럭부는

AND 게이트와 디글리치(Deglitch) 필터를 포함하고,

상기 AND 게이트는 상기 정위상 디지털 신호의 위상 변화를 감지한 신호와 상기 역위상 디지털 신호의 위상 변화를 감지한 신호를 입력 받아 대부분의 글리치를 제거하며,

상기 디글리치 필터는 위상 변화가 나타나는 시점에서 상기 심볼엣지 신호를 생성하는 것

을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로.

청구항 6

제1항에 있어서,

상기 데이터 생성부는 상기 지연된 하측대역의 비교기 출력들이 PMOS와 NMOS의 지연 차이로 인해 듀티사이클(Duty-cycle)이 변한 정위상과 역위상의 출력을 상기 래치로 교정하는 것

을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로.

청구항 7

제1항에 있어서,

상기 캐리어 복원부는 D 플립플롭과 Exclusive-OR를 포함하여 구성되며,

상기 D 플립플롭의 데이터 입력에 상기 지연된 하측대역의 교정된 정위상측 데이터 신호를 입력하고, 클럭에 상기 심볼엣지 신호를 입력함으로써 상기 1차 동기 신호를 생성하고,

상기 Exclusive-OR에 상기 1차 동기 신호와 상기 데이터 신호를 입력하여 캐리어 주파수 성분을 복원하는 것

을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로.

청구항 8

제1항에 있어서,

상기 제2 클럭부는 카운터를 포함하고,

상기 카운터는 연속적으로 같은 데이터를 구분하기 위해 상기 캐리어 주파수 성분 신호를 클럭으로 사용하며 상기 심볼엣지 신호를 리셋 신호로 이용하여 데이터를 동기화하는 것

을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로.

청구항 9

제1항에 있어서,
 상기 데이터 복조부는 D 플립플롭을 포함하며,
 상기 D 플립플롭의 데이터 입력으로 상기 1차 동기 신호를 입력하고, 클럭에 상기 데이터 클럭을 입력하며,
 상기 D 플립플롭의 출력으로 상기 복조된 디지털 데이터 신호가 생성되는 것
 을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로.

청구항 10

래치(Latch)로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 방법에 있어서,

변조된 차동 신호를 상측대역과 하측대역으로 분리한 신호를 각각 정위상과 역위상의 디지털 신호로 변환하는 단계;

상기 하측대역의 정위상과 역위상 디지털 신호를 지연시키는 단계;

상기 상측대역과 지연된 하측대역의 정위상과 역위상 디지털 신호의 위상 변화를 감지하는 단계;

상기 디지털 신호 위상 변화가 나타나는 시점에서 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엣지 신호를 생성하는 단계;

상기 지연된 하측대역의 정위상과 역위상의 출력을 래치를 통해 교정함으로써 복원될 클럭의 지터를 감소시켜 데이터 신호로 생성하는 단계;

상기 데이터 신호를 입력하고 상기 심볼엣지 신호를 클럭으로 입력하여 1차 동기화된 1차 동기 신호와 상기 데이터 신호를 이용하여 캐리어 주파수 성분을 복원하는 단계;

상기 캐리어 주파수 성분과 상기 심볼엣지 신호를 이용하여 데이터를 동기화하는 데이터 클럭을 발생하는 단계; 및

상기 1차 동기된 디지털 데이터 신호를 상기 데이터 클럭으로 동기화하여 디지털 데이터를 복조하는 단계를 포함하고,

상기 변환하는 단계는,

상기 차동 신호를 HPPF(High-pass Pre-Filter)에 의해 상측대역으로 분리하는 단계;

상기 HPPF로 분리된 상측대역을 제1 차동 출력 비교기에 의해 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 단계;

상기 차동 신호를 LPPF(Low-pass Pre-Filter)에 의해 하측대역으로 분리하는 단계; 및

상기 LPPF로 분리된 하측대역을 제2 차동 출력 비교기에 의해 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 단계

를 포함하고,

상기 지연시키는 단계는,

상기 제2 차동 출력 비교기의 출력단과 연결된 지연회로에 의해 상기 하측대역의 정위상 디지털 신호와 역위상 디지털 신호를 기설정된 위상만큼 지연시키고,

상기 제2 차동 출력 비교기는 상기 상측대역의 정위상과 역위상 디지털 신호보다 위상이 $\pi/2$ 만큼 지연된 상기 하측대역의 정위상과 역위상 디지털 신호를 상기 지연 회로로 출력하고,

상기 지연 회로는 상기 제2 차동 출력 비교기에서 출력된 상기 하측대역의 정위상과 역위상 디지털 신호의 위상을 $\pi/2$ 만큼 더 지연시켜 상기 상측대역의 정위상과 역위상 디지털 신호와 π 만큼의 위상 차가 나는 상기 하측대역의 정위상과 역위상 디지털 신호를 출력하는 것

을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 방법.

명세서

기술분야

- [0001] 본 발명의 실시예는 양측과 대역에서 차동 출력 비교기의 상보적 신호로 분리 및 편이한 후 결합하고 글리치를 제거한 후 래치로 복구할 클럭의 지터를 줄여 수율을 높이는 양측과 대역의 상보적 신호를 이용한 비동기식 고속 BPSK 복조 방법과 그 회로의 구성에 관한 것이다.

배경기술

- [0002] BPSK(Binary Phase Shift Keying, 이산 위상 편이 변조) 신호는 캐리어가 없는 양측파대 신호로써 캐리어 신호를 추출할 수 없는 문제로 VCO를 만들어 동기화 시키는 동기식 이산 위상 편이(BPSK) 복조 방법을 사용한다.
- [0003] BPSK의 대표적 방식으로 COSTAS loop가 있는데 전력 소모가 많고 회로가 복잡하고 VCO를 통한 귀환루프를 사용하므로 전송속도에 한계가 있다. Analog Integrator와 Switched-capacitor Units을 사용한 비동기식 이산 위상 편이 복조 회로는 내부 발진회로와 Analog integrator로 인해 전력소모가 많고 회로가 복잡하며 회로를 포함하는 칩의 면적이 커진다. 또한, 반도체 제조 공정에 따른 CMOS FET의 특성 차이로 신호 왜곡 문제로 수율 감소가 생기고 있다.
- [0004] BPSK 복조 회로와 관련하여 한국등록특허 제10-0365982호에서는 캐리어 동기를 고속으로 그리고 안정적으로 실시하는 변조와 복조 장치에 대해서 기재하고 있다.

발명의 내용

해결하려는 과제

- [0005] 본 발명의 실시예는 기존 BPSK(Binary Phase Shift Keying, 이산 위상 편이 변조) 신호의 복조 방식에 있어서, 전송 속도와 회로의 복잡도, 또한 전력 소모에 대한 문제점을 해결하기 위해 BPSK 복조 회로와 그 방법을 제공하고자 한다.
- [0006] 광대역 디지털 데이터를 전송하며 저전력용인 동시에, 회로가 간단한 비동기식 BPSK 복조 회로와 그 방법을 제공하는데, 전력 소모가 적고 CMOS의 특성 차이로 인한 신호 왜곡의 문제를 회로적으로 보완하고 래치(Latch)로 복구할 클럭의 지터를 줄임으로써, 회로의 안정성을 높이고 수율 저하를 개선하는 디지털 회로로 구현하고자 한다.
- [0007] 이때, 각각 차동 출력 비교기를 통과한 상보적 신호들을 이용한 디지털 글리치 제거 회로로 사용하도록 한다.

과제의 해결 수단

- [0008] 래치(Latch)로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 구성에 있어서, 변조된 차동 신호를 상측대역과 하측대역으로 분리한 신호를 차동 출력 비교기를 이용하여 각각 정위상과 역위상의 디지털 신호들로 변환하는 디지털 변환부; 하측대역의 정위상과 역위상의 디지털 신호들을 지연시키는 신호 지연부; 상측대역과 지연된 하측대역의 정위상과 역위상 디지털 신호들의 위상 변화를 감지하는 위상 감지부; 디지털 신호 위상 변화가 나타나는 시점에서 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엿지 신호를 생성하는 제1 클럭부; 지연된 하측대역의 정위상과 역위상 출력의 듀티사이클 변화를 래치(Latch)를 통해 줄이고 복원될 클럭의 지터를 감소시켜 데이터 신호로 생성하는 데이터 생성부; 데이터 신호를 데이터 입력으로 입력하고 심볼엿지 신호를 클럭으로 입력하여 1차 동기화된 1차 동기 신호와 데이터 신호를 이용하여 캐리어 주파수 성분을 복원하는 캐리어 복원부; 캐리어 주파수 성분과 심볼엿지 신호를 이용하여 데이터를 동기화하는 데이터 클럭을 발생하는 제2 클럭부; 및 1차 동기 신호를 데이터 클럭으로 동기화하여 디지털 데이터를 복조하는 데이터 복조부를 포함하는 비동기식 고속 이산 위상 편이 복조 회로가 제공될 수 있다.
- [0009] 일측에 있어서, 디지털 변환부는 차동 신호를 상측대역으로 분리하는 HPPF(High-pass Pre-Filter)와 하측대역으로 분리하는 LPPF(Low-pass Pre-Filter); 및 상측대역과 하측대역을 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 차동 출력 비교기(Differential Output Comparator)들을 포함할 수 있다.
- [0010] 또 다른 측면에 있어서, 신호 지연부는 하측대역의 정위상 디지털 신호와 역위상 디지털 신호를 기 설정된 위상

만큼 지연시키는 지연 회로를 포함할 수 있다.

- [0011] 또 다른 측면에 있어서, 위상 감지부는 두 개의 Exclusive-NOR를 포함하며, 두 개의 Exclusive-NOR 중 하나는 상측대역의 정위상 디지털 신호와 지연된 하측대역의 정위상 디지털 신호에 대해 위상 변화를 감지하고, 다른 하나의 Exclusive-NOR는 상측대역의 역위상 디지털 신호와 지연된 하측대역의 역위상 디지털 신호에 대해 위상 변화를 감지할 수 있다.
- [0012] 또 다른 측면에 있어서, 제1 클럭부는 AND 게이트와 디글리치(Deglitch) 필터를 포함하고, AND 게이트는 정위상 디지털 신호의 위상 변화를 감지한 신호와 역위상 디지털 신호의 위상 변화를 감지한 신호를 입력 받아 대부분의 글리치를 제거하며, 디글리치 필터는 위상 변화가 나타나는 시점에서 심볼엿지 신호를 생성할 수 있다.
- [0013] 또 다른 측면에 있어서, 데이터 생성부는 지연된 하측대역의 비교기 출력들의 듀티사이클(Duty-cycle)이 PMOS FET와 NMOS FET의 제조공정 차이로 인한 지연 차이로 변하는데 이로 인한 정위상과 역위상의 출력을 상기 래치로 교정할 수 있다.
- [0014] 또 다른 측면에 있어서, 캐리어 복원부는 D 플립플롭과 Exclusive-OR를 포함하여 구성되며, D 플립플롭의 데이터 입력에 지연된 하측대역의 정위상과 역위상의 출력을 상기 래치(Latch)로 교정한 정위상측 디지털 신호를 입력하고, 클럭에 심볼엿지 신호를 입력함으로써 1차 동기 신호를 생성하고, Exclusive-OR에 1차 동기 신호와 데이터 신호를 입력하여 캐리어 주파수 성분을 복원할 수 있다.
- [0015] 또 다른 측면에 있어서, 제2 클럭부는 카운터를 포함하고, 카운터는 연속적으로 같은 데이터를 구분하기 위해 캐리어 주파수 성분 신호를 클럭으로 사용하며 심볼엿지 신호를 리셋 신호로 이용하여 데이터 클럭을 동기화할 수 있다.
- [0016] 또 다른 측면에 있어서, 상기 데이터 복조부는 D 플립플롭을 포함하며, D 플립플롭의 데이터 입력으로 1차 동기 신호를 입력하고, 클럭에 데이터 클럭을 입력하며, D 플립플롭의 출력으로 복조된 디지털 데이터 신호가 생성될 수 있다.
- [0017] 래치(Latch)로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 방법에 있어서, 변조된 차동 신호를 상측대역과 하측대역으로 분리한 신호를 각각 정위상과 역위상의 디지털 신호들로 변환하는 단계; 하측대역의 정위상과 역위상의 디지털 신호들을 지연시키는 단계; 상측대역과 하측대역의 정위상과 역위상 디지털 신호들의 위상 변화를 감지하는 단계; 디지털 신호 위상 변화가 나타나는 시점에서 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엿지 신호를 생성하는 단계; 지연된 하측대역의 정위상과 역위상의 출력을 래치(Latch)를 통해 제거하고 복원될 클럭의 지터를 감소시켜 데이터 신호로 생성하는 단계; 데이터 신호를 입력하고 심볼엿지 신호를 클럭으로 입력하여 1차 동기화된 1차 동기 신호와 데이터 신호를 이용하여 캐리어 주파수 성분을 복원하는 단계; 캐리어 주파수 성분과 심볼엿지 신호를 이용하여 데이터를 동기화하는 데이터 클럭을 발생하는 단계; 및 1차 동기된 디지털 데이터 신호를 데이터 클럭으로 동기화하여 디지털 데이터를 복조하는 단계를 포함하는 비동기식 고속 이산 위상 편이 복조 방법이 제공될 수 있다.

발명의 효과

- [0018] 본 발명의 실시예를 통해서, 광대역 디지털 데이터를 전송하며 저전력용인 동시에, 회로가 간단한 비동기식 BPSK 복조 회로와 그 방법을 제공할 수 있다.
- [0019] 또한, 저전력 소모가 필요한 생체 이식용 소자의 디지털 통신에도 사용할 수 있으며 모바일 통신기기에도 적용할 수 있는 복조 방식을 제공하고, System on Chip(SoC)을 구현하기에 적합하여 편리함과 경제성이 높다.
- [0020] 더불어, 반도체 제조 공정에 따른 CMOS FET의 특성 차이로 인한 신호 왜곡의 문제를 회로적으로 보완하여 회로의 안정성을 높이면서도 각 영역의 차동 출력 비교기를 이용하므로 칩 면적을 줄이고 래치(Latch)로 복원되는 클럭의 지터(Jitter)를 줄여 수율 저하를 개선할 수 있다.

도면의 간단한 설명

- [0021] 도 1은 본 발명의 일실시예에 있어서, 비동기식 BPSK 복조 회로 구성을 설명하기 위한 회로도이다.
- 도 2는 본 발명의 일실시예에 있어서, 송신 신호와 프리 필터(Pre-Filter)를 통과한 신호를 도시한 것이다.

도 3은 본 발명의 일실시예에 있어서, 프리 필터(Pre-Filter)의 주파수와 위상 특성을 도시한 그래프이다.

도 4는 본 발명의 일실시예에 있어서, BPSK 복조 과정에서 나타나는 신호들을 도시한 그래프이다.

도 5는 본 발명의 일실시예에 있어서, 하측대역의 신호가 래치(Latch)를 통과하면서, 그리고 통과한 이후에 나타나는 신호들을 도시한 그래프이다.

도 6은 본 발명의 일실시예에 있어서, 비동기식 BPSK 복조 회로에서 수행되는 복조 방식을 설명하기 위한 흐름도이다.

발명을 실시하기 위한 구체적인 내용

- [0022] 이하, BPSK 복조 회로의 구성과 복조 방법에 대해서 첨부된 도면을 참조하여 자세히 설명한다.
- [0023] 도 1은 본 발명의 일실시예에 있어서, 비동기식 BPSK 복조 회로(100)의 구성을 설명하기 위한 회로도도를 도시한 것이다. 도 1과 같은 회로의 구성에 대해 설명하면, 비동기식 고속 BPSK 복조 회로(100)는 디지털 변환부(110), 신호 지연부(120), 위상 감지부(130), 제1 클럭부(140), 데이터 생성부(150), 캐리어 복원부(160), 제2 클럭부(170), 그리고 데이터 복조부(180)를 포함하여 구성될 수 있다.
- [0024] 먼저, 디지털 변환부(110)는 복조를 위해 회로에 입력되는 신호, 즉 변조된 차동 신호를 상측대역(USB)과 하측대역(LSB)의 양측대역으로 분리하고, 각각에 대해서 차동 출력 비교기를 통하여 디지털 신호로 변환할 수 있다. 여기서, 측대역의 분리는 프리 필터를 통해 이루어지는데, 하측대역은 저역 통과 프리 필터(Low-pass Pre-filter)로 분리되고, 상측대역은 고역 통과 프리 필터(High-pass Pre-filter)로 분리될 수 있다.
- [0025] 이렇게 분리된 각각의 신호는 각각의 프리 필터 출력 부분에 구비된 차동 출력 비교기를 통해 디지털 신호로 변환될 수 있다. 자세히는, 각 프리 필터 출력부에 차동 출력 비교기가 구비되며, 여기서의 출력인 정위상 디지털 신호와 역위상 디지털 신호를 변환하여 출력한다. 따라서, 하나의 프리 필터에서 출력된 두 종류의 디지털 신호는 위상에 π 만큼 차이가 생긴다.
- [0026] 이중, 하측대역의 디지털 신호는 상측대역의 디지털 신호보다 그 위상이 $\pi/2$ 정도 늦게 나타나는데, 하측대역의 디지털 신호를 신호 지연부(120)에 연결하여 위상을 $\pi/2$ 더 늦추어 상측대역과 하측대역의 위상이 반전되도록, 즉 위상 차가 π 만큼 나타나도록 한다. 이때, 신호 지연부(120)는 하측대역의 정위상 디지털 신호와 역위상 디지털 신호를 $\pi/2$ 만큼 지연시키도록 도시된 바와 같이 차동 출력 비교기의 두 출력부에 각각 지연(Delay) 회로를 포함할 수 있다.
- [0027] 위상 감지부(130)는 상측대역과 지연된 하측대역의 정위상 디지털 신호의 위상 변화와 상측대역과 지연된 하측대역의 역위상 디지털 신호의 위상 변화를 감지할 수 있다. 상측대역의 정위상 디지털 신호와 지연된 하측대역의 정위상 디지털 신호의 위상 변화를 감지하고, 상측대역의 역위상 디지털 신호와 지연된 하측대역의 역위상 디지털 신호의 위상 변화를 감지하는데, 위상 감지부(130)는 두 개의 Exclusive-NOR를 포함하여 구성될 수 있다.
- [0028] 이때, 두 개의 Exclusive-NOR 중 하나는 상측대역과 지연된 하측대역의 정위상 디지털 신호에 대해 위상 변화를 감지하고, 다른 하나의 Exclusive-NOR는 상측대역과 지연된 하측대역의 역위상 디지털 신호에 대해 위상 변화를 감지할 수 있다.
- [0029] 제1 클럭부(140)는 위상 감지부(130)에서 감지한 지연된 하측대역과 상측대역의 디지털 신호의 위상 변화에 따라 발생하는 펄스 신호를 이용하여 데이터를 검출하기 위한 클럭으로 사용되는 심볼엣지 신호를 생성할 수 있다.
- [0030] 제1 클럭부(140)는 위상 변화를 감지한 신호의 작은 글리치(Glitch)를 제거하기 위한 AND 게이트와 심볼엣지(Phase Changing Edge) 신호를 만드는 필터, 예컨대 디지털 방식의 디글리치 필터(Deglitch Filter) 등이 제1 클럭부(140)에 구성될 수 있다.
- [0031] 여기서, 위상이 변화한 각각의 시점에서 펄스 신호가 발생하는데, 약 3도 정도 위상의 변화인 지터(Jitter) 때문에 생긴 글리치(Glitch)가 섞인 신호이나 정위상 디지털 신호의 위상 변화를 감지한 신호와 역위상 디지털 신호의 위상 변화를 감지한 신호를 AND 게이트에 통과시키면, 대부분의 글리치는 정위상과 역위상이 많이 겹치지 않기 때문에 글리치의 크기가 작아 지거나 제거될 수 있다.
- [0032] 위상이 변화한 시점에서 큰 글리치는 디글리치 필터를 거치게 된다. 그리고, 디글리치 필터를 통과하는 심볼엣

지 신호는 데이터 검출을 위한 검출 클럭으로 사용될 수 있다.

- [0033] 데이터 생성부(150)는 지연된 하측대역의 정위상과 역위상 출력의 듀티사이클 변화를 래치(Latch)를 통해 줄이고 복원될 클럭의 지터(Jitter)를 감소시켜 데이터 신호로 생성할 수 있다.
- [0034] 하측대역의 차동 출력 비교기 출력들이 복조 회로(100) 내부적인 PMOS FET과 NMOS FET의 지연 차이로 인하여 듀티사이클(Duty-cycle)이 변화하는데, 듀티사이클이 변화한 정위상과 역위상의 출력을 래치를 이용하여 교정함으로써 복원될 클럭의 지터를 감소시켜 데이터 신호로 생성할 수 있다.
- [0035] 캐리어 복원부(160)는 도시된 바와 같이 D 플립플롭(Flip-flop)과 Exclusive-OR(배타적 논리합) 게이트를 포함하여 구성될 수 있다.
- [0036] 여기서, D 플립플롭의 데이터(D) 입력에 앞서 데이터 생성부(150)에서 생성된 데이터 신호를 입력하고, 설명한 바와 같이 심볼앤티지 신호를 검출 클럭(C)에 입력하게 되면, D 플립플롭을 통해 1차 동기화된 디지털 데이터 신호가 생성될 수 있다. 이 신호는 이하 1차 동기 신호로 표기한다.
- [0037] Exclusive-OR는 1차 동기 신호와 데이터 생성부(150)의 데이터 신호에 대해서 Exclusive-OR 계산함으로써 캐리어 주파수 성분을 복원할 수 있다.
- [0038] 제2 클럭부(170)는 데이터를 동기화시키기 위한 데이터 클럭을 발생시키는데, 데이터 클럭은 카운터(Counter)를 통해서 생성될 수 있다. 실시예에 있어서, 연속적으로 1이나 0이 나타나는 데이터에 대해서 구분하기 위해 복원된 캐리어 주파수 성분의 신호를 클럭(C)으로 사용하고, 심볼앤티지 신호를 리셋(Reset)으로 입력하여 심볼앤티지 신호마다 카운터가 리셋되도록 하여, 카운터의 출력 신호를 최종적으로 데이터를 복조하는 데이터 복조부(180)의 데이터 클럭 신호로서 이용할 수 있다.
- [0039] 데이터 복조부(180)는 캐리어 복원부(160)와 같이 D 플립플롭을 통해 구성될 수 있다. 최종적인 데이터를 복조하기 위해서, D 플립플롭의 데이터 입력(D)으로 1차 동기 신호를 수신하고, 제2 클럭부(170)에서 생성된 데이터 클럭을 클럭(C)으로 수신하여 동기화할 수 있다. 이렇게 D 플립플롭을 통해 출력되는 신호가 복조된 디지털 데이터 신호에 해당한다.
- [0040] 도 2는 본 발명의 일실시예에 있어서, 송신측 신호, 그리고 프리 필터(Pre-Filter)를 통과한 신호를 도시한 것이다.
- [0041] 도 2에 도시된 신호는 2MHz 주파수의 캐리어를 중심으로 변조된 송신측의 신호(TX)와 그리고 저역 통과 프리 필터와 고역 통과 프리 필터의 두 프리 필터에서 출력되는 신호이며, 비교기의 차동 입력단의 신호에 대한 주파수 스펙트럼을 각각 도시한 것이다.
- [0042] 각 그래프에 대해서 비교하면, 캐리어 주파수를 중심으로 스펙트럼의 모양은 유사하나, 스펙트럼의 세기 즉, y 축을 비교하면 그 크기 특성이 각각 다를 수 있다.
- [0043] 도 3은 본 발명의 일실시예에 있어서, 프리 필터(Pre-Filter)의 주파수와 위상 특성을 도시한 그래프이다.
- [0044] 실시예에 있어서, 그래프 (a)는 저역 통과 프리 필터에서 정위상의 캐리어 주파수의 위상과 주파수 특성을 도시한 것이며, 그래프 (b)는 고역 통과 프리 필터에서 정위상의 캐리어 주파수 위상과 주파수 특성을 도시한 것으로 위상 차는 약 $\pi/2$ 로 나타나고, 주파수 특성은 그래프 (a)는 낮은 주파수 중심으로 그래프 (b)는 높은 주파수 중심으로 형성된다.
- [0045] 또한, 그래프 (c)는 두 프리 필터를 통과한 정위상의 신호들의 위상의 차이와 이러한 위상 차이에 오차를 만드는 지터(Jitter)의 영역을 표시하기 위한 것이다.
- [0046] 또한, 그래프 (d)는 저역 통과 프리 필터에서 역위상의 캐리어 주파수의 위상과 주파수 특성을 도시한 것이며, 그래프 (e)는 고역 통과 프리 필터에서 역위상의 캐리어 주파수 위상과 주파수 특성을 도시한 것으로 위상 차는 약 $\pi/2$ 로 나타나고, 주파수 특성에 대해서, 그래프 (d)는 낮은 주파수 중심으로 그래프 (e)는 높은 주파수 중심으로 형성됨을 도시하고 있다.
- [0047] 또한, 그래프 (f)는 두 프리 필터를 통과한 역위상의 신호들의 위상의 차이와 이러한 위상 차이에 오차를 만드는 지터(Jitter)의 영역을 표시하기 위한 것이다.
- [0048] 도 4는 본 발명의 일실시예에 있어서, BPSK 복조 과정에서 나타나는 신호들을 도시한 그래프이다.
- [0049] 그래프에 대해서 위로부터 아래의 방향으로 설명하면, 그래프 (a)는 송신측에서 측정되는 이산 위상 편이 변조

신호의 일례를 도시한 것이고, 그래프 (b)는 송신측에서 전송한 신호를 수신한 것으로, 수신측의 회로를 통해 측정되는 신호를 도시하고 있다. 그래프 (c)는 이산 위상 편이 변조 신호가 저역 통과 프리 필터(LPPF)를 통과시킨 신호를 도시한 것이며, 그래프 (d)는 고역 통과 프리 필터(HPPF)를 통과한 신호를 도시한 것이다.

[0050] 그래프 (e)는 LPPF에 연결된 비교기의 출력 신호 중 정위상 디지털 신호로 변환한 출력 신호가 지연 회로에 의해 지연된 신호를 도시한 것이고 또한, 그래프 (f)는 HPPF에 연결된 비교기의 출력 신호 중 역위상 디지털 신호로 변환한 출력 신호이며, 그래프 (g)는 그래프 (e)의 지연된 LPPF의 정위상 디지털 신호와 그래프 (f)의 HPPF의 역위상 디지털 신호를 Exclusive-NOR 게이트에 통과시킨 후의 글리치가 섞인 정위상측 신호를 도시하고 있다.

[0051] 그래프 (h)는 LPPF에 연결된 차동 출력 비교기의 출력 신호 중 역위상 디지털 신호로 변환하기 위한 출력 신호의 지연된 신호를, 그래프 (i)는 HPPF에 연결된 비교기의 출력 신호 중 역위상 디지털 신호로 변환한 출력 신호를 도시한 것이고, 그래프 (j)는 지연된 LPPF의 역위상 디지털 신호와 HPPF의 역위상 디지털 신호를 Exclusive-NOR 게이트에 통과시킨, 즉 그래프 (h)와 그래프 (i)를 Exclusive-NOR 연산한 글리치가 섞인 역위상측 신호를 도시하고 있다.

[0052] 그래프 (k)는 Exclusive-NOR한 정위상측 신호와 Exclusive-NOR한 역위상측 신호를 AND 게이트에 통과시킨, 글리치를 줄인 심볼앤티지 신호를 도시하고 있다.

[0053] 또한, 그래프 (l)은 디글리치 필터를 통과한 깨끗한 심볼앤티지 신호를 나타낸 것이며, 그래프 (m)은 CMOS FET의 제조공정 차이로 인한 듀티사이클(Duty-cycle)의 변화가 생긴 정위상과 역위상의 출력을 래치(Latch)로 교정한 데이터 신호이고, 그래프 (n)은 1차 동기된 데이터 신호이고, 그래프 (o)는 복원된 캐리어 신호를 나타내며, 그래프 (p)는 카운터에서 생성된 데이터 클럭 신호를 도시하고 있고, 그래프 (q)는 마지막의 최종적으로 복조된 디지털 데이터 신호를 도시한 것이다.

[0054] 도시된 각 신호는 대체적으로 깨끗한 신호로 나타나며, 복조 신호는 명확한 신호로 복조됨을 확인할 수 있다.

[0055] 도 5는 본 발명의 일실시예에 있어서, 비동기식 BPSK 복조 회로 내 복조 과정에서 나타나는 또 다른 신호의 그래프를 도시한 것이다.

[0056] 그래프 (a)는 하측대역의 지연된 정위상 출력을, 그래프 (b)는 하측대역의 지연된 역위상 출력을 도시한 것으로, 설명한 바와 같이 위상이 반대로 나타난다. 이는 도 4의 그래프 (e)와 그래프 (h)를 통해 도시한 신호에 대응되는 것으로, 그 간격을 충분히 넓혀 도시하였으며 같은 신호에 해당하지 않을 수 있다.

[0057] 그래프 (c)는 래치(Latch)를 통해 교정된 역위상의 출력을 나타내고 있으며, 그래프 (d)는 래치를 통해 교정된 정위상 출력을 도시하고 있다. 마찬가지로, 두 그래프의 위상차는 π 임을 알 수 있다.

[0058] 그래프 (e)는 심볼앤티지 신호, 그래프 (f)는 1차 동기된 디지털 신호, 또한 그래프 (g)는 복원된 캐리어 주파수 신호를 나타내고 있으며, 그래프 (h)는 복원된 데이터 클럭을, 그래프 (i)는 최종적으로 복조된 디지털 데이터를 도시하고 있다. 각 신호는 도 4의 신호를 참조할 수 있다.

[0059] 도 6는 본 발명의 일실시예에 있어서, 비동기식 BPSK 복조 회로에서 수행되는 복조 방식을 설명하기 위한 흐름도를 도시한 것으로서, 도 1을 통해 설명한 BPSK 복조 회로의 구성을 통해서 각 단계가 수행될 수 있다.

[0060] 단계(610)에서 복조 회로(100)는 변조된 차동 신호를 상측대역과 하측대역으로 분리하여 각각의 신호를 정위상과 역위상인 차동 출력으로, 즉 디지털 신호로 각각 변환할 수 있다. 이때 LPPF와 HPPF를 통해 하측대역과 상측대역으로 분리되며 각 프리 필터에 연결된 차동 출력 비교기를 통해 정위상과 역위상의 반전된 2개의 디지털 신호로 변환될 수 있다. 따라서, 단계(610)를 통해 생성되는 디지털 신호는 4개의 형태를 가질 수 있다.

[0061] 단계(620)에서 복조 회로(100)는 단계(610)에서 변환된 디지털 신호 중, 하측대역의 디지털 신호를 기설정된 만큼 지연할 수 있다. 실시예에 있어서, 지연 회로를 통해 신호를 지연시킬 수 있으며, 지연 회로는 하측대역에 구비된 차동 출력 비교기의 두 출력단에 각각 구비될 수 있다. 이는 상측대역과 하측대역의 위상 차이를 정반대로 하여 위상이 π 만큼 나타나도록 하기 위함이다.

[0062] 단계(630)에서 본 발명의 복조 회로(100)는 하측대역과 상측대역의 디지털 신호에서 정위상 신호의 위상 변화와 역위상 신호의 위상 변화를 감지할 수 있다. 두 개의 Exclusive-NOR를 이용할 수 있는데, 두 개의 Exclusive-NOR 중 하나는 상측대역과 지연된 하측대역의 정위상 디지털 신호에 대해 위상 변화를 감지하고, 다른 하나의 Exclusive-NOR는 상측대역과 지연된 하측대역의 역위상 디지털 신호에 대해 위상 변화를 감지할 수 있다.

- [0063] 단계(640)에서 복조 회로(100)는 단계(630)에서 위상 변화에 따라 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엣지 신호를 생성할 수 있다. 복조 회로에서 Exclusive-NOR을 통해 위상의 변화한 각각의 시점에서 펄스신호를 발생하는데 약 3도 정도 위상의 변화인 지터(Jitter) 때문에 생긴 글리치(Glitch)가 섞여 있다. 따라서, 정위상 디지털 신호와 역위상측 디지털 신호의 위상 변화를 감지한 신호를 AND 게이트를 통과시키면, 대부분의 글리치는 정위상과 역위상의 디지털 신호에 겹치지 않기 때문에 제거될 수 있다.
- [0064] 이에, AND 게이트를 통과한 신호는 디지털 방식의 디글리치 필터(Deglitch Filter)를 통과하여 심볼엣지(Phase Changing Edge) 신호로 만들어져 데이터를 검출하는 클럭으로 사용되도록 한다.
- [0065] 단계(650)에서 복조 회로(100)는 지연된 하측대역의 정위상과 역위상의 출력을 래치(Latch)를 통해 듀티사이클 변화를 교정함으로써 복원될 클럭의 지터(Jitter)를 감소시켜 데이터 신호로 생성할 수 있다.
- [0066] 하측대역의 차동 출력 비교기의 정위상과 역위상 출력들은 복조 회로(100) 내부적인 PMOS FET과 NMOS FET의 지연 차이로 인하여 듀티사이클(Duty-cycle)이 변화하는데, 듀티사이클이 변화한 정위상과 역위상의 출력을 래치를 이용하여 교정함으로써 복원될 클럭의 지터를 감소시켜 데이터 신호로 생성할 수 있다.
- [0067] 단계(660)에서 복조 회로(100)는 D 플립플롭이 단계(650)에서 생성된 데이터 신호와 심볼엣지 신호를 수신함으로써 1차 동기된 디지털 데이터 신호를 생성하고, Exclusive-OR가 이렇게 1차 동기된 신호와 데이터 신호를 이용하여 캐리어 주파수 성분을 복원할 수 있다.
- [0068] 단계(670)에서 복조 회로(100)는 캐리어 주파수 성분과 상기 심볼엣지 신호를 이용하여 이용되어 데이터를 동기화하는 데이터 클럭을 발생시키는데, 이때 카운터가 이용되며, 복원된 캐리어 주파수 성분의 신호를 클럭으로 사용하고 심볼엣지 신호마다 리셋되는 카운터를 이용할 수 있다.
- [0069] 마지막으로 단계(680)에서 D 플립플롭은 1차 동기된 디지털 데이터 신호를 단계(670)에서 생성된 데이터 클럭으로 동기화하여 디지털 데이터를 최종적으로 복조할 수 있다.
- [0070] 이와 같은 본 발명의 실시예를 통해서, 광대역 디지털 데이터를 전송하며 저전력용인 동시에, 회로가 간단한 비동기식 BPSK 복조 회로와 그 방법을 제공할 수 있다.
- [0071] 이에 더불어 본 발명의 BPSK 복조 회로와 그 방법은 저전력 소모가 필요한 생체 이식용 소자의 디지털 통신에도 사용할 수 있고, 모바일 통신기기에도 적용할 수 있는 복조 방식을 제공하며, System on Chip(SoC)을 구현하기에 적합하여 편리함과 경제성이 높다.
- [0072] 실시예에 따른 차동 출력 비교기를 이용한 비동기식의 이산 위상 편이 복조 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(Magnetic media), CD-ROM, DVD와 같은 광기록 매체(Optical media), 플롭티컬 디스크(Floptical disk)와 같은 자기-광 매체(Magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
- [0073] 이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등한 것들에 의하여 대체되거나 치환되더라도 적절한 결과가 달성될 수 있다.
- [0074] 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.


부호의 설명

[0075]


- 100: 비동기식 고속 이산 위상 편이 복조 회로
- 110: 디지털 변환부
- 120: 신호 지연부
- 130: 위상 감지부
- 140: 제1 클럭부
- 150: 데이터 생성부
- 160: 캐리어 복원부
- 170: 제2 클럭부
- 180: 데이터 복원부

도면


도면1




도면2




도면3




도면4



도면5



도면6



【심사관 직권보정사항】

【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 청구항 9

【변경전】

디지털 데이터를 신호

【변경후】

디지털 데이터 신호