



SCHWEIZERISCHE EIDGENOSSENSCHAFT
BUNDESAMT FÜR GEISTIGES EIGENTUM

① CH 654 943 A5

⑤ Int. Cl.4: G 07 C 11/00
G 06 F 11/00

Erfindungspatent für die Schweiz und Liechtenstein
Schweizerisch-liechtensteinischer Patentschutzvertrag vom 22. Dezember 1978

⑫ PATENTSCHRIFT A5

⑲ Gesuchsnummer: 6265/80

⑳ Anmeldungsdatum: 19.10.1979

㉑ Priorität(en): 18.12.1978 JP 53-156199

㉒ Patent erteilt: 14.03.1986

㉓ Patentschrift veröffentlicht: 14.03.1986

㉔ Inhaber:
Tokyo Shibaura Denki Kabushiki Kaisha,
Kawasaki-shi/Kanagawa-ken (JP)

㉕ Erfinder:
Kurii, Hajime, Saitama (JP)


㉖ Vertreter:
E. Blum & Co., Zürich

㉗ Internationale Anmeldung: PCT/JP 79/00265
(Ja)

㉘ Internationale Veröffentlichung: WO 80/01323
(Ja) 26.06.1980

⑤④ Prüfeinrichtung für Mikroprogramme.

⑤⑦ Bei Benützung eines elektronischen Rechners mit einem Mikroprogrammspeicher, in welchem ein Mikro-befehl gespeichert ist, und mit einer Mikroadresssteuer-schaltung, um besagtem Speicher eine Adresse zuzuführen, sowie mit einem Register zum Aufbewahren eines aus dem Mikroprogrammspeicher ausgelesenen Mikro-befehles, wird der Inhalt des Mikroprogrammspeichers im ersten Teil (26) eines Speichers (23) der Prüfeinrichtung gespeichert. Der zweite Teil (27) dieses Speichers (23) wird mit Daten zum Prüfen des Mikrobefehles geladen. Während der Durchführung des Mikrobefehles wird dieser, sowie die Prüfdaten gleichzeitig aus besagtem Speicher ausgelesen, und einem Fehlerdetektor (28) sowie einer Protokollführungsschaltung (29) zugeführt. Die Prüfeinrichtung weist ausserdem eine Funktionswahl-schaltung (30) auf, welche über die Aktivierung des Fehlerdetektors (28) oder der Protokollierschaltung (29) entscheidet. Wenn der Fehlerdetektor gewählt ist, werden Fehler des Mikroprogrammes festgestellt. Wenn die Protokollierschaltung gewählt ist, wird die Durchführung des Mikrobefehles oder ein Abbruch dieser Durch-führung gesteuert.



PATENTANSPRÜCHE

1. Einrichtung zum Prüfen von Mikroprogrammen zur Verwendung mit einem Mikroprogramm-gesteuerten elektronischen Rechner, gekennzeichnet durch:

- einen Speicher (23) mit einem ersten Teil (26), in welchem eine Mehrzahl von Mikrobefehlen zur Steuerung des Rechners speicherbar ist, und mit einem zweiten Teil (27), in welchem mindestens der Feststellung eines Fehlers in den Mikrobefehlen dienende Daten und/oder Daten zur Steuerung eines Unterbruchs in der Durchführung der Mikrobefehle speicherbar sind;
- einen Fehlerdetektor (28), welcher bei Vorhandensein von fehlersuchenden Daten im zweiten Teil des Speichers in Abhängigkeit von diesen Daten allfällige Fehler in den im ersten Teil gespeicherten Mikrobefehlen feststellt;
- eine Ablaufunterbrechungs-Steuerung (29), welche beim Vorhandensein von einem Unterbruch steuernden Daten im zweiten Teil des Speichers (23), die Durchführung eines im ersten Teil desselben gespeicherten Mikrobefehls in Abhängigkeit von diesen Daten unterbricht, und
- eine Funktionswahl-Steuerung (30), um die wahlweise Verwendung des vorgenannten Speichers (23) oder eines mit einem Mikroprogramm verwendeten Mikroprogramm-speichers (24), und auch die wahlweise Verwendung des Fehlerdetektors (28) oder der Unterbrechungs-Steuerung (29) zu bestimmen.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass

- eine Ein- und Ausgangssteuerungs-Schaltung (41) um diejenigen Adressen des Hauptregisters und des Hauptspeichers des Rechners festzulegen, aus denen Daten ausgelesen werden sollen,
- ein Ausgangsregister (40), in welches die Adressen des Hauptregisters und des Hauptspeichers schreibbar sind; und
- ein Eingangsregister (42), in welches die durch die Zentralsteuereinheit des Rechners bestimmten Inhalte des Hauptregisters und des Hauptspeichers in Abhängigkeit von den im Ausgangsregister gespeicherten Daten eingelesen werden, und eine Ausleseschaltung (43) zum Auslesen des Speichers (23) und des Eingangsregisters (42) und zur Darstellung von deren Inhalt auf einem Anzeigegerät vorgesehen ist.

3. Einrichtung nach Anspruch 1, gekennzeichnet durch einen Adressstapel (46), um auf Empfang eines von der Unterbrechungs-Steuerung (29) abgegebenen Signals hin Daten bezüglich der durch die Mikroadressier-Steuerung des Rechners bestimmten Adressen aufzubewahren.

4. Einrichtung nach Anspruch 3, gekennzeichnet durch:

- einen Zähler (52) und
- eine Einleseschaltung (51), welche Mikrobefehle in den ersten Teil des Speichers (23) und Daten zur Steuerung des Unterbruchs der Mikrobefehle in den zweiten Teil des Speichers schreibt und einen Zählwert an den Zähler (52) abgibt, so dass der Zähler Steuerdaten für den Unterbruch der Ausführung eines Mikrobefehls, bestimmt durch die im zweiten Teil des Speichers (23) gespeicherten Daten, oder eines Mikrobefehls bestimmt durch die Unterbrechungsdaten, zählt und wobei ein von der Funktionswahlsteuerung (30) geliefertes Aktivierungssignal an die Ablaufunterbrechungs-Steuerung (29) und die Ausleseschaltung (43) gegeben wird, um den Unterbruch der Überwachung und des Mikrobefehls zu ermöglichen.

5. Einrichtung nach Anspruch 3 oder 4, dadurch kenn-

zeichnet, dass der Adressstapel folgende Teile aufweist:

- einen Adressüberwachungs-Zähler (132), um eine Anzahl überwachter Adressen zu zählen, und
- einen Ablaufspeicher (131), um die Adressen zu speichern, in welche vom erstgenannten Speicher (23) gelieferte Mikrobefehle gemäss den durch den Inhalt des Adressüberwachungs-Zählers bestimmten Adressen eingelesen wurden.

6. Einrichtung nach Anspruch 1, gekennzeichnet durch:

- eine Einleseschaltung (51), um Mikrobefehle in den ersten Speicherteil, sowie um Daten zum Feststellen eines Fehlers in den Mikrobefehlen oder zur Steuerung des Unterbruchs in der Ausführung derselben, in den zweiten Speicherteil einzulesen,
- einen Generator (80) zur Erzeugung von Paritäts-Bits, um bei Empfang von aus der Einleseschaltung (51) stammenden Einlesedaten ein Paritäts-Bit zu erzeugen,
- eine erste Wählschaltung (77), zur Auswahl von Daten, die von der Einleseschaltung in den zweiten Speicherteil eingelesen werden sollen, und von Ausgangsdaten aus dem Paritätsbit-Generator und eine Adresssteuerschaltung (71) für Mikroprogramm-Adressen, um den Speicher (23) mit Adressen, in welche Daten ein- oder aus welchen Daten ausgelesen werden sollen, zu versorgen
- eine zweite Wählschaltung (61), um zwischen von der Adresssteuerschaltung (71) und von einer Adress-Sammel-schiene (22) kommenden Daten zu wählen,
- eine erste Festhalteschaltung (67), um ein Ausgangssignal vom zweiten Speicherteil festzuhalten,
- eine Paritätskontroll-Schaltung (69) zur Durchführung von Paritätskontrollen, in Abhängigkeit von Ausgangsdaten aus dem ersten und dem zweiten Speicherteil,
- eine zweite Festhalteschaltung (68), um Ausgangsdaten aus der Paritätskontroll-Schaltung festzuhalten, wobei die Funktionswahl-Steuerung (30) die Funktion beider Wähler-schaltungen (77, 61) sowie beider Festhalteschaltungen (67, 68) steuert.

7. Einrichtung nach Anspruch 4 oder 6, dadurch gekennzeichnet, dass die Einleseschaltung (51) folgende Bestandteile aufweist:

- ein Eingangsregister (111), um vom Eingabeteil gelieferte Daten aufzunehmen,
- mehrere Speicherregister (112, 113, 114, 115, 116), um aus dem Eingangsregister ausgelesene Daten aufzubewahren,
- ein Steuerregister (117) zur Aufbewahrung eines Befehls zum Einlesen von Daten in die beiden Teile (26, 27) des erstgenannten Speichers (23) und
- einen Wählkreis (118), um eines der Speicherregister (112, 113, 114, 115, 116) auszuwählen, und um dem ersten und zweiten Speicherteil einen Einlesebefehl zuzuführen.

8. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Ausleseschaltung (43) folgende Teile aufweist:

- eine erste Pufferschaltung (141), um von einem Adress-Überwachungszähler gelieferter Daten aufzubewahren,
- eine Flip-Flop-Schaltung (143) zur Anzeige von in einem Adressstapel gespeicherten Daten,
- eine zweite Pufferschaltung (142) zum Aufbewahren eines Ausgangssignals der Flip-Flop-Schaltung (143),
- einen Multiplexer (146), um wahlweise den Inhalt eines Überwachungsspeichers und Ausgangsdaten aus beiden Teilen des Speichers (23) auszusenden sowie
- einen Wähler (123) für die Auswahl zwischen Daten aus

dem Multiplexer und aus der ersten oder zweiten Pufferschaltung (141, 142).

9. Einrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Funktionswahl-Steuerung folgende Teile aufweist:

- einen ersten Schalter (91) zur Wahl zwischen dem Aktivieren des Fehlerdetektors und der Ablaufunterbrechungs-Steuerung,
- einen zweiten Schalter (92), um zwischen der Ausgabe von Daten durch den Mikroprogrammspeicher des Rechners und durch den Speicher des Mikroprogramm-Prüfgerätes zu wählen und eine Gruppe von Tor-Schaltungen, welche ein vorbestimmtes Signal abgibt, wenn sie ein Ausgangssignal des ersten, des zweiten oder beider Schalter empfängt.

10. Gerät nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Fehlerdetektor (28) eine Schaltung zur Kontrolle der Parität aufweist.

11. Einrichtung nach Anspruch 1 zur Verwendung mit einem Rechner, der einen Fehlerdetektor (85) aufweist, dadurch gekennzeichnet, dass die Funktionswahlsteuerung (30) zur Unterbrechung des Betriebs des Mikroprogrammspeichers (82) des elektronischen Rechners und des Fehlerdetektors (85) und zur Aussendung eines Steuersignals zur Verhinderung einer Überschneidung der Ausgangssignale des erstgenannten Speichers (23) und des Mikroprogrammspeichers (82) ausgestaltet ist.

Die Erfindung bezieht sich auf eine Einrichtung gemäss Oberbegriff des Anspruches 1.

Bei mikroprogrammgesteuerten Rechnern ist es im allgemeinen unnötig, nach dem Speichern des Mikroprogrammes den Inhalt des Mikroprogrammspeichers neu zu schreiben. Wenn also ein neu entwickeltes Mikroprogramm geprüft werden soll, ist es üblich, ein Mikroprogramm direkt in einen Totspeicher einzulesen und diesen in einen Mikroprogramm-Speicherteil (MROM) 12 einzubauen. Eine Mikroadressier-Steuerschaltung (MAC) 11 ist mit dem (MROM) 12 verbunden und liefert eine Adresse für einen Platz im Mikroprogramm-Speicherteil (MROM) 12 in dem der zu lesende Mikrobefehl gespeichert ist. Der so ausgelesene Mikrobefehl wird in einem mit dem (MROM) 12 verbundenen Mikrobefehl-Register (MIR) 13 aufbewahrt.

Es hat jedoch die eben beschriebene Anordnung den Nachteil, dass jedesmal, wenn der Inhalt eines früher aufgestellten Mikroprogrammes geändert wird, es nötig ist, das Mikroprogramm in einen neuen Speicher einzulesen. Dies verlangt viel Zeit, und wenn Daten einmal in einen Speicher eingelesen sind, dann können keine anderen Daten mehr darin eingelesen werden, so dass der Speicher unweigerlich weggeworfen werden muss, was die Prüfkosten erhöht. Es ist daher versucht worden, beispielsweise einen löschbaren Totspeicher (PROM) zu verwenden, in welchen Daten neu eingelesen werden können. Das Einlesen in solche Speicher ist jedoch zeitraubend und die Zugriffszeit solcher Speicher ist so lang, dass die Taktgebung des Rechnungs- und des Prüfgerätes (welche im folgenden zusammen als Anlage bezeichnet werden) eine niedrigere Frequenz haben muss, so dass besagter Speicher nicht in Echtzeit geprüft werden kann.

Zur Lösung dieses Problems ist versucht worden, den Totspeicher (ROM) durch einen Schreib-Lese-Speicher zu ersetzen, welcher eine verhältnismässig kurze Zugriffszeit hat, und so das Ein- wie das Auslesen gestattet. Die Verwen-

dung eines solchen Speichers ermöglicht es in der Tat, den Inhalt eines Mikroprogrammes nach Belieben neu zu schreiben. Es kann bei Verwendung eines solchen Speichers das Mikroprogramm auch in Echtzeit geprüft werden. Der Inhalt eines solchen Schreib-Lese-Speichers (RAM) kann jedoch beispielsweise durch Rauschen oder Schwankungen der Speisespannung zerstört werden. Wenn also der Inhalt eines Mikroprogrammes geprüft wird, während er in solch einem Speicher gespeichert ist, ergeben sich Schwierigkeiten, um beim Auftauchen einer Fehleranzeige zu beurteilen, ob dieser Fehler durch das Mikroprogramm selbst bedingt ist, oder durch Zerstörung des Inhaltes des Speichers.

Zur Lösung dieser Probleme ist auch ein Datenverarbeitungs-Gerät vorgeschlagen worden, wie es etwa in der japanischen Auslegeschrift Nr. 142 939 (1976) beschrieben ist. Dieses Gerät weist einen Speicherspeicher auf, in welchem Mikrobefehle gespeichert sind, sowie ein adressspeicherndes Steuerregister, welches Adressen für den Zugriff des Speichers enthält. Bei diesem Gerät werden aus einem adressspeichernden Teil mehrere, zu Adressen gehörige Informationen ausgelesen, zusammen mit zugehörigen Kontrolldaten. In einem Komparator wird ein Vergleich zwischen dieser Information und dem Inhalt des Speichers durchgeführt. Falls der Komparator eine Übereinstimmung meldet, wird der adressspeichernde Teil angesteuert, um die Kontrolldaten auszulesen. Die Funktionsweise wird durch die so ausgelesenen Kontrolldaten geprüft.

Es ist jedoch das Gerät der genannten japanischen Auslegeschrift 142 939, in welchem Adress-Informationen nacheinander aus einem adressspeichernden Teil ausgelesen werden, nicht in der Lage, die Durchführung eines Mikroprogrammes bei einer optimal gewählten Adresse zu unterbrechen, um den Inhalt eines Hauptregisters und eines Hauptspeichers auszulesen.

Die japanische Auslegeschrift 53-61940 zeigt ein mikroprogramm-gesteuertes Fehlersuchgerät. Das gezeigte Hardware-Fehlersuchgerät bearbeitet kein gespeichertes Programm, sondern wird nur durch ein Steuersignal aus einem speziellen Kontrollfeld aktiviert.

Die Auslegeschrift 51-73750 zeigt ebenfalls ein Fehlersuchgerät. Dabei ist ein spezieller Speicher vorgesehen, welcher vom Hauptspeicher getrennt ist und ein Fehlersuchprogramm enthält.

Die Auslegeschrift 53-91546 zeigt ein Fehlersuchgerät für Programme. Dabei wird ein Schreib-Lese-Speicher anstelle des Nur-Lese-Speichers eingesetzt, um die Programmentwicklung zu erleichtern. Die Nachteile einer solchen Lösung sind vorstehend bereits erwähnt.

Die Auslegeschrift 50-74950 zeigt einen Programmprüfer für Digitalrechner. Dabei kann ein spezielles Testprogramm bei jedem Befehl des Hauptprogrammes aufgerufen werden.

Andererseits beschreibt die japanische Auslegeschrift Nr. 2146 (1977) ein Fehlersuchgerät für einen kleinen Prozessor. Dieses Fehlersuchgerät weist einen Speicher zum vorübergehenden Speichern des zu prüfenden Mikroprogrammes, eine mit einer Ein- und Ausgangseinheit verbundene Schnittstellenschaltung für das Fehlersuchgerät, eine Konsole und eine Konsolenschaltung, um die von der Konsole ausgegebenen Befehle zu dekodieren und um besagtem Speicher Befehle für das vorübergehende Speichern zu geben, sowie ein Ein- und Ausgangsorgan für das Gerät, auf. Es ist jedoch dieses Gerät nicht in der Lage, die Durchführung eines Mikrobefehles in Echtzeit zu unterbrechen.

Es ist daher das Ziel der Erfindung, eine Einrichtung zum Prüfen von Mikroprogrammen zu schaffen, welche die Nachteile der bisherigen Geräte vermeidet, mit einem Rechner verbindbar und eingerichtet ist, um Mikroprogramme frei ein- und auslesen zu können. Ausserdem soll es die Zerstörung

eines Speicherinhaltes feststellen können, die bei der Durchführung eines Mikroprogrammes ausgeführten Schritte anzeigen und die Durchführung bei jeder wahlweise bestimmten Adresse des Mikroprogrammes unterbrechen, um ein Auslesen des Inhaltes eines Hauptregisters und eines Hauptspeichers zu gestatten.

Dies wird mit einer Einrichtung mit den kennzeichnenden Merkmalen des Anspruches 1 erreicht.

Die erfindungsgemässe Einrichtung ist eingerichtet, um alle Daten bezüglich des Aufsuchens von Fehlern, der bei der Durchführung eines Mikroprogrammes ausgeführten Schritte, und der Steuerung des Anhaltens dieser Durchführung in einem Mikroprogramm Speicher zu speichern, der Daten mit einer grösseren Wortlänge als diejenige eines Mikrobefehles speichern kann. Dadurch wird eine effiziente Prüfung des Mikroprogrammes ermöglicht. Des übrigen ist die erfindungsgemässe Einrichtung zur Prüfung von Mikroprogrammen zweckdienlich, da sie nur dann an einen Rechner angeschlossen werden muss, wenn ein Mikroprogramm geprüft wird. Dadurch vermeidet die Einrichtung eine zusätzliche Belastung der Schaltungen im Rechner-Hauptteil und macht es im wesentlichen unnötig, diese Schaltungen umzubauen.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert. Dabei zeigen:

Fig. 1 ein Blockschema einer Ausführungsform eines Steuerteiles zum Lesen eines Mikrobefehles, wie er in bekannten Mikroprogramm-Prüfergeräten verwendet wird;

Fig. 2 ein Blockschema einer Ausführungsform der erfindungsgemässen Mikroprogramm-Prüfeinrichtung bestückten, mikroprogramm-gesteuerten Rechners;

Fig. 3 ein Blockdiagramm einer anderen Ausführungsform der Erfindung;

Fig. 4 ein Blockdiagramm einer weiteren Ausführungsform der Erfindung,

Fig. 5 ein Blockdiagramm einer weiteren Ausführungsform der Erfindung;

Fig. 6 ein Blockdiagramm des Teiles einer Ausführungsform der Erfindung, welcher eine Mikroprogramm-Adresse bestimmt, mit eingezeichnetem Datenfluss;

Fig. 7 ein Blockdiagramm einer noch weiteren Ausführungsform der Erfindung;

Fig. 8 Einzelheiten einer Schaltung, um zwischen den verschiedenen Funktionen der Mikroprogramm-Prüfeinrichtung zu wählen;

Fig. 9 ein Blockdiagramm eines, eine Ausführungsform der Erfindung aufweisenden Apparates zur Prüfung von Mikroprogrammen;

Fig. 10 ein detailliertes Blockdiagramm einer Einlese-Schaltung;

Fig. 11 ein detailliertes Blockdiagramm einer Steuerschaltung für Mikroprogramm-Adressen;

Fig. 12 ein detailliertes Blockdiagramm einer Ausleseschaltung;

Fig. 13A bis 13F Zeitpläne zur Funktionsweise einer Adressier-Sammelschiene (A-BUS), eines ersten Stapel-Aktivierungssignals (STKE 1), einer Ablaufverfolgung (TRACEM), eines zweiten Stapel-Aktivierungssignals (STKE 2), eines Kontrollzählers (RNGC) und des Taktsignals;

Fig. 14 ein Flussdiagramm eines Mikroprogramms zur Interruptbehandlung; und

Fig. 15 einen Detailschaltplan einer Ablaufkontrollschaltung.

Bezugnehmend auf Fig. 2 ist eine Adresssammelschiene 22 einer Mikroprogrammadressen-Kontrolleinheit 21 zur Kon-

trolle der Adresse eines Mikroprogrammes mit einem ersten Mikroprogramm-Prüfspeicher 23 der Prüfeinrichtung, nachfolgend Prüfgerät genannt, verbunden. Der Ausgang des ersten Mikroprogramm Speichers 23, und der Ausgang eines zweiten Mikroprogramm Speichers 24 für einen Rechner sind mit einem Mikrobefehl-Register 25 verbunden. Die Mikroprogramm-Adressenkontrolleinheit 21 kann beispielsweise eine AM 2909 (Mikroprogramm-Steuerung) der Firma Advanced Micro Devices, Inc., sein. Der erste Mikroprogramm Speicher 23 und der zweite Mikroprogramm Speicher 24 können z.B. aus Intel 3216 und Intel 3625-2 Bauelementen der Firma Intel Corporation, USA, gebildet werden. Das Mikrobefehl-Register (MIR) 25 kann z.B. aus AM 2918 Bauelementen der Firma Advanced Micro Devices Inc., USA, gebildet werden.

Der erste Mikroprogramm Speicher 23 hat eine um ein Wort grössere Wortlänge als der zweite Mikroprogramm Speicher und umfasst einen ersten Teil 26, der die gleiche Wortlänge wie der zweite Mikroprogramm Speicher 24 hat, sowie einen zweiten Teil 27, welcher nicht bei der Kontrolle des Rechners selbst mitwirkt. Der Ausgang des zweiten Teils 27 ist mit einem Fehlerdetektor 28 und mit einer Ablaufunterbrechungs-Steuerung 29, im folgenden auch als Ablaufkontrollschaltung 29 bezeichnet, verbunden, welche sich beide im Prüfgerät befinden. Die Steuerung der Anlage geschieht durch den ersten und zweiten Mikroprogramm Speicher 23, 24, sowie durch die Funktionswahl-Schaltung 30. Anders gesagt, gestattet es die Funktionswahl-Schaltung 30 wahlweise den ersten, im Prüfgerät befindlichen, Mikroprogramm Speicher 23 oder den zweiten im Rechner selbst befindlichen Mikroprogramm Speicher 24 zu verwenden. Ein Mikroprogramm wird geprüft, indem sein Inhalt zuerst in den ersten Mikroprogramm Speicher 23 eingelesen wird. Falls es nötig ist, einen Fehler in diesem Mikroprogramm zu korrigieren oder seinen Inhalt zu verändern, wird der Inhalt derjenigen Adresse des ersten Mikroprogramm Speichers 23 geändert, auf ähnliche Weise wie beim Einlesen. In diesem Fall ist es natürlich möglich, Daten mehrmals ein- und auszulesen. Es weist der erste Mikroprogramm Speicher 23 ein Element mit einer Zugriffszeit auf, welche gleich kurz oder kürzer als diejenige des zweiten Mikroprogramm Speichers 24 ist. Die Inhalte einer durch die Mikroadress-Kontrolleinheit 21 bestimmten Adresse werden über eine Sammelschiene 31 in das Mikrobefehlsregister 25 eingelesen. Dabei verhindert die Funktionswahl-Schaltung 30 das Auslesen aus dem zweiten Mikroprogramm Speicher 24 und erlaubt das Aussenden eines Ausgangssignales aus dem ersten Mikroprogramm Speicher 23. Wenn die Prüfung eines im ersten Mikroprogramm Speicher 23 gespeicherten Mikroprogramms beendet ist, wird das geprüfte Mikroprogramm durch ein ausschliessliches Einlesegerät in einen Totspeicher eingelesen. Dieser Totspeicher wird als der zweite Mikroprogramm Speicher 24 in den Rechner eingesetzt. Bei Empfang eines Aktivierungssignals (MROME) 32 sorgt die Funktionswahl-Schaltung 30 das Auslesen eines Ausgangssignals aus dem zweiten Mikroprogramm Speicher 24, und, auf Empfang eines Aktivierungssignals (MRAME) 33 verhindert diese Funktionswahl-Schaltung das Auslesen eines Ausgangssignals aus dem ersten Mikroprogramm Speicher 23. Danach wird ein letzter Test durchgeführt, indem das geprüfte Mikroprogramm, welches im MROM 24 gespeichert ist, im Rechner durchgespielt wird. Nach Beendigung dieser letzten Prüfung wird die Prüfapparatur vom Rechner selbst getrennt. Unter diesen Umständen kann ein Ausgangssignal aus dem zweiten Mikroprogramm Speicher 24 ausgelesen werden.

Die Wortlänge des ersten Mikroprogramm Speichers 23 ist länger als die des zweiten Mikroprogramm Speichers 24. Es werden im zweiten Teil 27 des ersten Mikroprogramm Spei-

chers 23 Testdaten des Mikroprogrammes gespeichert. Die Festdaten werden beim Auslesen eines Mikrobefehls ausgelesen und dem Fehlerdetektor 28 und der Ablauf-Kontrollschaltung 29 zugeführt. Diese Schaltungen 28, 29 führen verschiedene Mikroprogrammtests abhängig von den Testdaten durch. Es können beide Schaltungen 28, 29 gleichzeitig wahlweise ein- und ausgeschaltet werden. Diese Funktion wird von der Funktionswahl-Schaltung 30 gesteuert.

Es soll nunmehr ein Ausführungsbeispiel beschrieben werden, bei welchem der zweite Teil 27 des ersten Mikroprogrammsspeichers 23 eine Wortlänge von 1 Bit hat. Es kann beispielsweise ein 1-Bitdatum des zweiten Teiles 27 des ersten Mikroprogrammsspeichers 23 den Unterbruch der Ausführung eines Mikrobefehls bewirken. Anders gesagt können Unterbruchsbefehle gesetzt werden. Wenn besagtes Bit den Wert «0» hat, dann wird ein in derselben Adresse des ersten Teiles 27 des ersten Mikroprogrammsspeichers 23 wie diejenige, zu welcher der zweite Teil dieses Speichers 23 gehört, gespeicherter Befehl gelesen und in das Mikrobefehl-Register 25 eingeschrieben, um den Rechner zu steuern. Demzufolge wird bei der Vorbereitung der Ausführung des nächsten Mikrobefehls die übliche Operation durchgeführt. Falls besagtes Bit im zweiten Teil 27 des ersten Mikroprogrammsspeichers 23 den Wert «1» hat, wird die Ablauf-Kontrollschaltung 29 aktiviert, um das Auslesen des Mikrobefehls zu unterbrechen, und die Bedienungsperson wird vom Unterbruch unterrichtet. Anders gesagt, wenn der Wert «1» dieses Bits festgestellt wird, gibt die Ablauf-Kontrollschaltung 29 ein Taktsteuersignal mit dem Wert «0» über ein ODER-Tor 44 an ein UND-Tor 14. Dadurch wird der Wert eines Taktsignals 36, das von der Takterzeugungsschaltung 35 an die verschiedenen Teile des Rechners abgegeben wird, auf «0» gesetzt, wodurch die Operationen im Rechner selbst unterbrochen werden. Im Augenblick dieses Unterbruches wird eine Unterbruchsadresse angezeigt.

Es kann 1 Bit des zweiten Teiles 27 des ersten Mikroprogrammsspeichers 23 auch als Paritätsbit für einen Mikrobefehl gebraucht werden. Falls ein Ein-/Auslesespeicher zur Speicherung eines Mikroprogrammes verwendet wird, kann der Inhalt dieses Ein-/Auslesespeichers gelegentlich zerstört werden, beispielsweise durch Rauschen oder Schwankungen der Speisespannung. Es ist daher ein Ein-/Auslesespeicher weniger zuverlässig als ein Totspeicher. Daher wird, für eine 1-Bitfehlersuche ein Paritätsbit zum Mikrobefehl hinzugefügt. Jedesmal beim Auslesen eines Mikrobefehls stellt der Fehlerdetektor 28 bei der Ausführung des ausgelesenen Mikrobefehls das Auftreten eines allfälligen Paritätsfehlers fest. Sofern kein Paritätsfehler auftritt, gestattet der Fehlerdetektor 28 die Durchführung des Mikrobefehls in der gegebenen Form. Falls jedoch ein Paritätsfehler auftritt, unterbricht der Fehlerdetektor 28 die Ausführung eines Mikrobefehls. Es zeigt dann die zum Prüfgerät gehörige Anzeigeeinheit (144 in Fig. 9) die Adresse an, in welcher ein Paritätsfehler festgestellt wurde. Der Unterbruch des Mikrobefehls geschieht gleich, wie im vorher beschriebenen Fall.

Es soll nunmehr eine weitere Ausführungsform beschrieben werden, bei der die Ausführung eines Mikrobefehls unterbrochen werden kann. Sofern der Rechner selbst den Unterbruch eines Mikroprogrammes ermöglicht, kann das Unterbruchssignal an den Rechner angelegt werden, wenn die beschriebenen Bedingungen für den Unterbruch eines zu prüfenden Mikroprogrammes erfüllt sind. Der Rechner stellt dann zuvor von der Bedienungsperson bestimmte Einzeldaten dar und unterbricht die Ausführung des Mikrobefehls.

Die von der Bedienungsperson bestimmten Daten werden mittels einem einen Unterbruch verarbeitenden Mikroprogrammes angezeigt, welches zusammen mit dem zu prü-

fenden Mikroprogramm im ersten Mikroprogrammsspeicher 23 gespeichert ist. Bezugnehmend auf Fig. 3 und Fig. 4 wird eine Anlage beschrieben, welche auf die eben beschriebene Weise funktioniert. Die der Fig. 2 entsprechenden Teile der Fig. 3 sind mit denselben Bezugszahlen versehen und werden nicht nochmals beschrieben. Die Funktionswahl-Steuerung 30 ist zur besseren Darstellung weggelassen. Zunächst erzeugt die Ablauf-Kontrollschaltung 29 ein Signal, das den Unterbruch verlangt (IRP) 37 und gibt dieses an den Rechner. Die Zentralsteuereinheit 38 des Rechners – inklusive der Mikroadress-Kontrolleinheit 21 und des Mikrobefehl-Registers 25 – erkennt das Unterbruchsignal und holt den Inhalt eines Ausgangsregisters (OREG) 40 und zwar über eine Ein-/Ausgangssammelschiene 39. Es können dem Ausgangsregister (OREG) 40 durch eine Sammelschienen-Kontrollschaltung (IOCNT) 41 Daten zugeführt werden. Weiter läßt die IOCNT-Schaltung in das OREG 40 einen Lesebefehl für ein allgemeines, von der Bedienungsperson bestimmtes Register und eine Adresse des MROM 24, in welcher auszulesende Daten gespeichert sind. Wenn die Zentralsteuereinheit (CPU) 38 mit dem Inhalt des Ausgangsregisters (OREG) 40 versorgt ist, beurteilt sie den vom Prüfgerät ausgesandten Lesebefehl und liest Daten aus dem Hauptregister oder aus bestimmten Adressen. Die dergestalt ausgelesenen Daten werden einem Eingangsregister (IREG) 42 über die Ein-/Ausgangssammelschiene 39 zugeführt. Die Ein-/Ausgangskontrollschaltung (IOCNT) 41 gibt den Inhalt des Eingangsregisters (IREG) 42 zwecks nachfolgender Anzeige an eine Auslese-Steuerschaltung 43 ab. Die Zentralsteuereinheit 38 holt zur Bestimmung des Grundes eines verlangten Unterbruches den Inhalt des Ausgangsregisters 40.

Dann läßt die Zentralsteuereinheit 38 vorbestimmte Daten in das Eingangsregister 42 in Übereinstimmung mit einem vorgängig im ersten Mikroprogrammsspeicher 23 gespeichertes Mikroprogramm. Nach dieser Verarbeitung unterbricht die Zentralsteuereinheit 38 die Durchführung von Mikrobefehlen und nimmt einen Wartezustand ein, der die Annahme eines nachfolgenden Unterbruchsignals gestattet. Die Inhalte im zweiten Teil 27, die dieselben Adressen haben wie diejenigen, welche im ersten Teil 26 des Speichers 23 enthalten sind, haben dann alle den Wert «0», wodurch kein weiterer Unterbruch erzeugt werden kann, solange besagte Inhalte verarbeitet werden.

Es kann der zweite Teil 27 des ersten Mikroprogrammsspeichers 23 auch benützt werden, um die bei Ausführung eines Mikroprogrammes schon durchgeführten Operationen zu untersuchen. Anders gesagt kann während der Ausführung eines Mikroprogrammes ein Ablaufprotokoll aufgenommen werden, welches dazu dient, der Bedienungsperson die Adressen aller Mikrobefehle bekannt zu geben, welche eine «1» enthalten. Dies in der Reihenfolge, in welcher diese mit «1» markierten Mikrobefehle ausgeführt werden. Diese Information gestattet es der Bedienungsperson, die Reihenfolge zu erkennen, in welcher ein Mikroprogramm durchgeführt wird.

Es soll nun unter Bezugnahme auf Fig. 4 eine Anlage beschrieben werden, welche die Aufnahme eines solchen Protokolles gestattet. Die Teile der Fig. 4, welche mit solchen der Fig. 2 und 3 übereinstimmen, tragen dieselben Bezugsziffern und werden nicht weiter beschrieben, der Fehlerdetektor 28 ist zur besseren Darstellung weggelassen.

Der Inhalt des zweiten Teils 27 des Mikroprogrammsspeichers 23, definiert durch die Adresse aus der Mikroadress-Kontrolleinheit (MAC) 21, wird der Ablauf-Kontrollschaltung 29 zugeführt. Wenn diese Daten den Wert «0» haben, bleibt die Ablauf-Kontrollschaltung 29 untätig. Wenn aber diese Daten den Wert «1» haben, dann versorgt die Ablauf-Kontrollschaltung 29 einen Adressstapel (ASTK) 46 mit

einem Kontrollsignal (STKE) 47 zwecks Aufbewahrung einer durch die Mikroadress-Kontrolleinheit 21 bestimmten Adresse. Wenn bei sequentieller Durchführung eines Mikroprogrammes ein Ausgangssignal des zweiten Teiles 27 den Wert «1» aufweist, dann werden alle entsprechenden Adressen im Adressstapel (ASTK) 46 aufbewahrt, wie soeben beschrieben. Die Auslese-Steuerschaltung (RCNT) 43 liest die im Adressstapel 46 gespeicherten Daten, nämlich eine Mikroinstruktionsadresse, zwecks Anzeige für die Versuchsperson. Der erwähnte Adressstapel 46 ist ein Speicher zur Aufnahme mehrerer Daten, und zwar mit einer Zuersthinein-/Zuersthinausstruktur. Zuerst in den Adressstapel 46 eingelesene Daten werden bei Anfrage durch die Ausleseschaltung 43 zuerst ausgegeben. Wenn diese Ausleseschaltung 43 eine weitere Auslese-Anfrage macht, werden die an zweiter Stelle in den Adressstapel 46 eingelesenen Daten ausgelesen. Gemäss der vorgehend beschriebenen Funktion kann durch Schreiben von «1» in den zweiten Teil 27 entsprechend eines zu prüfenden Mikrobefehls das Protokoll durch die Bedienungsperson verfolgt werden und allfällige Fehler können nach Durchführung des Mikroprogramms festgestellt werden.

Wenn der zweite Teil 27 des ersten Mikroprogrammspeichers 23 eine Wortlänge von 2 Bit hat, dann können der vorgehend beschriebene Unterbruch und die eben beschriebene Protokollführung kombiniert werden. Anders ausgedrückt ist es dann möglich, 1 Bit des zweiten Teiles 27 zur Bestimmung des Unterbruches zu verwenden und einen anderen für die Protokollaufnahme.

Es soll, bezugnehmend auf Fig. 4, eine derart eingerichtete Anlage beschrieben werden.

Bei Empfang eines Aktivierungssignales 33 wählt eine Funktionswahl-Schaltung 30 den ersten Mikroprogrammspeicher 23, und, bei Empfang eines Steuersignales 47 aktiviert sie die Ablaufkontroll-Steuerung 29. Vorgängig schreibt die Bedienungsperson ein Mikroprogramm in den ersten Teil 26 des ersten Mikroprogrammspeichers 23 ein und setzt auch entsprechende Plätze im zweiten Teil 27 dieses Speichers auf den Wert «1», bezüglich derjenigen Adresse, in welcher die Ausführung des Mikroprogrammes unterbrochen werden soll und auch der Adressen, bei welchen der Mikrobefehl protokolliert werden soll. Bei Durchführung eines Mikroprogrammes überwacht die Ablaufkontroll-Schaltung 29 die aus dem zweiten Teil 27 ausgelesenen Daten. Wenn die Schaltung 29 ein Protokoll-Bit mit dem Wert «1» feststellt, gibt sie die entsprechende Adresse in den Adressstapel 46 zur Aufbewahrung. Die Ausleseschaltung 43 liest den Inhalt des Adressstapels 46 aus und zeigt die Adressen an, für welche das Protokoll-Bit den Wert «1» hat. Des weiteren überwacht die Ablauf-Kontrollschaltung 29 den Wert eines Unterbruch-Bits. Wenn dieser Unterbruch-Bit den Wert «1» hat, dann verwandelt die Ablaufkontroll-Schaltung 29 den Wert eines steuernden Taktsignals 34 sowie denjenigen eines Anlage-taktsignals 36 in eine «0», wodurch die Ausführung eines Mikrobefehles unterbrochen wird. Zu diesem Zeitpunkt wird ein Stapel-Signal (STKE) 47 dem Adressstapel 46 zugeführt, um eine den Unterbruch kennzeichnende Adresse aufzubewahren. Wie bei der Protokollführung wird diese Unterbruchsadresse durch die Ausleseschaltung 43 angezeigt. Die Prüfperson prüft das Protokoll der Durchführung des Mikroprogrammes sowie die Adresse, bei welcher es endet, und stellt so allfällige Fehler fest, welche während der Prüfung des Mikroprogrammes auftraten.

Wenn der zweite Teil 27 des ersten Mikroprogrammspeichers 23 eine Wortlänge von 3 Bit hat, dann ist es möglich, zusätzlich zu den beschriebenen Funktionen Unterbruch und Protokollführung eine Zählung durchzuführen. Die Beschreibung wird mit Bezugnahme auf Fig. 5 durchgeführt, welche

eine entsprechend eingerichtete Anlage zeigt. Die den Fig. 2 und 4 entsprechenden Teile der Fig. 5 tragen dieselben Bezugsziffern und werden nicht mehr beschrieben, der Fehlerdetektor 28 ist wiederum weggelassen.

Bei Empfang eines Aktivierungssignals 33 wählt die Funktionswahl-Kontrollschaltung 30 den ersten Mikroprogrammspeicher 23, und bei Empfang eines Kontrollsignals 47 aktiviert sie die Ablaufkontroll-Schaltung 29 sowie die Ausleseschaltung 43. Der Prüfer schreibt ein Mikroprogramm in den ersten Mikroprogrammspeicher 23 und setzt den Wert «1» bezüglich der dem Protokoll und den Unterbrüchen entsprechenden Mikroprogramm-Adressen. Falls der zweite Teil 27 eine Wortlänge von 2 Bit hat, dann wird ein Mikrobefehl so ausgeführt, dass wenn die Adresse erreicht wird, für welche das Bit im zweiten Teil 27 den Wert «1» hat, entweder das Protokollieren oder ein Unterbruch ausgeführt wird. Wenn, im Gegensatz dazu, der zweite Teil 27 eine Wortlänge von 3 Bit hat, dann wird durch das zusätzliche Bit gezählt, wie oft ein Mikroprogramm bis zum Erreichen der betreffenden Adresse durchgeführt wurde. Falls dieser Wert dem durch den Prüfer bestimmten entspricht, dann wird zum ersten Mal entweder ein Protokoll oder ein Unterbruch erzeugt.

Es soll nunmehr eine Kombination der erwähnten Funktionen des Protokollierens, Unterbrechens und Zählens beschrieben werden. Falls ein Mikroprogramm einen Teil enthält, der mehrmals durchgeführt werden soll, dann kann der Inhalt eines Registers 160 und des Speichers 26 nach einer vorgeschriebenen Anzahl Wiederholungen dieses Teiles geprüft werden. Der Prüfer schreibt vorgängig «1» in die erste Stelle des zweiten Teiles 27, welcher der Adresse entspricht, an welcher der Unterbruch in einer Schleife angegeben werden soll. Ausserdem wird ein dem Unterbruch entsprechendes Bit sowie ein drittes, mit dem Inhalt eines Zählers verknüpftes Bit, auf den Wert «1» gesetzt. Gleichzeitig führt die Einleseschaltung (WCNT) 51 dem Zähler (CNTR) 52 eine durch den Prüfer bestimmte Schleifenanzahl zu. Wenn das Datum auf einer Kontrolleitung des Zählers den Wert «0» hat, dann ändert sich der Inhalt des Zählers 52 nicht. Wenn hingegen das Datum auf dieser Steuerleitung den Wert «1» hat, dann wird der Inhalt des Zählers 52 um 1 erniedrigt. Danach wird der Inhalt des Zählers 52 sukzessive jedesmal um 1 erniedrigt, wenn ein Mikrobefehl aus der entsprechenden Adresse ausgelesen wird. Wenn der Inhalt des Zählers 52 Null erreicht, wird ein Steuersignal (BRW) 53 der Ablaufkontroll-Schaltung 29 zugeführt. Diese Schaltung 29 erzeugt ein Taktsteuersignal (HALT) 34, welches aus der logischen Summe des Datums in der Unterbruchs-Steuerleitung und des Steuersignales (RBW) 53 gebildet ist. Es kann in diesem Falle das Taktsteuersignal (HALT) 34 durch ein Signal (IRP) 37 zur Anforderung eines Unterbruches ersetzt werden. Ausserdem ist es möglich, die logische Summe von Daten auf der Ablaufsteuerungsleitung und des Steuersignals (BRW) 53 zu verwenden. Die erwähnte Alternative wird durch das Steuersignal (TRCE) 47 bewirkt, das durch die Funktionswahl-Steuerschaltung 30 geliefert wird. Wenn – wie vorgehend beschrieben – die logische Summe zweier Eingangssignale «1» ist, dann wird das Kontrollsignal (STKE) 133 dem Adressstapel 46 zugeführt, um die entsprechende Adresse zu bewahren. Es zeigt dann die Auslese-Steuerschaltung 43 den Inhalt des Adressstapels 46.

Es soll nun, unter Bezugnahme auf Fig. 6, eine Anlage beschrieben werden, in der Daten frei in den ersten Mikroprogrammspeicher 23 ein- und ausgelesen werden können, der zu Prüfzwecken benützt wird. Im Blockschaltenschema der Fig. 6 hat der zweite Teil 27 des ersten Mikroprogrammspeichers 23 eine Wortlänge von 1 Bit. Es kann jedoch offensichtlich auch eine Wortlänge von mehreren Bits im zweiten Teil 27 verwendet werden. Die folgenden vier Funktionsarten

sind verwendbar, um Daten in jegliche, wahlweise bestimmte Adresse des ersten Mikroprogrammspeichers 23 einzulesen oder sie daraus auszulesen.

1. Modus: Es werden Daten in den ersten Teil (MRAM1) 26 des ersten Mikroprogrammspeichers 23 eingelesen.
2. Modus: Es werden Daten in den zweiten Teil (MRAM2) 27 dieses Speichers 23 eingelesen.
3. Modus: Es werden Daten in den ersten Teil (MRAM1) 26 und in den zweiten Teil (MRAM2) 27 eingelesen.
4. Modus: Es werden Daten gleichzeitig aus dem ersten Teil (MRAM1) 26 und aus dem zweiten Teil (MRAM2) 27 ausgelesen.

Wenn also ein im ersten Mikroprogrammspeicher 23 gespeichertes Mikroprogramm ausgeführt wird, wird der vierte Modus verwendet. Dann wird über eine Ausgangsleitung (A-BUS) 22 gleichzeitig dem ersten und zweiten Teil 26, 27 ein Signal zugeführt, welches die durch die Mikroadress-Steuereinheit 21 gegebene Adresse bestimmt. Dann sendet die Funktionswahl-Schaltung 30 dem ersten Mikroprogrammspeicher 23 ein Aktivierungssignal (MRAME) 33 für das Auslesen von Daten aus dem Speicher 23. Gleichzeitig sendet die Funktionswahl-Schaltung ein Signal aus, welches die Ausgangsleitung (A-BUS) 22 als Quelle für das Eingangssignal eines Wählers (SEL2) 61 bestimmt. Die Inhalte der bezeichneten Adresse des ersten Mikroprogrammspeichers 23 werden gleichzeitig nach der Zugriffszeit dieses Speichers an die Ausgangsleitungen 62 bis 66 desselben geführt.

Die an den Ausgangsleitungen 62 bis 65 des Mikroprogrammspeichers auftauchenden Daten werden an ein Mikrobefehlsregister 25 angekoppelt, welches sich im Rechner zur Steuerung desselben befindet. Die Daten an der Ausgangsleitung 66 werden einer Flip-Flop-Schaltung (FFI) 67 zugeführt, die einen Teil der Ablauf-Kontrollschaltung 29 bildet. Die Daten aller Ausgangsleitungen 62 bis 66 des Mikroprogrammspeichers werden einer Paritäts-Prüfschaltung 69 zugeführt, die einen Teil des Fehlerdetektors 28 bildet. Wenn ein Paritätsfehler festgestellt wird, gibt die Paritäts-Prüfschaltung 69 ein Ausgangssignal mit dem Wert «1» ab, der durch eine Flip-Flop-Schaltung (FF2) 68 festgehalten wird. Es wird eine logische Summe der Ausgangssignale der Flip-Flop-Schaltungen 67, 68 der Takterzeugungsschaltung 35 des Rechners zugeführt, und zwar als ein Taktsteuersignal (HALT) 34. Der vierte Modus stellt auch den Fall dar, in welchem die Ausführung eines Mikroprogrammes gestoppt wird und der Inhalt des ersten Mikroprogrammspeichers 23 ausgelesen wird. Dann schaltet die Funktionswahl-Schaltung (FSC) 30 einen Eingang des Wählers (SEL2) 61 auf das Signal aus der Mikroprogramm-Adresssteuerschaltung (ASC) 71 um, welche im Prüfgerät enthalten ist. Die durch den Prüfer festgelegte Adresse wird durch die Mikroprogrammadresssteuerschaltung (ASC) 71 dem ersten Mikroprogrammspeicher 23 und dem Wähler 61 zugeführt. Aus dem ersten Mikroprogrammspeicher 23 ausgelesene Daten werden den Ausgangsleitungen 62 bis 66 desselben zugeführt.

Es soll nunmehr der erste Modus beschrieben werden. Zunächst werden Daten, die in den ersten Teil 26 des ersten Mikroprogrammspeichers 23 eingelesen werden sollen, in die Einlese-Steuerschaltung 51 gespeichert. Die Adresse des ersten Teiles 26, in welchem diese Daten gespeichert sind, wird auch in der Mikroprogrammadresssteuerschaltung (ASC) 71 gespeichert. Die Funktionswahl-Schaltung (FSC) 30 steuert die Wahl eines Ausgangs aus der Mikroprogramm-adresskontrollschaltung 71 durch den Wähler 61. Es sendet dann die Einlese-Steuerschaltung 51 einzulesende Daten gleichzeitig an die Mikroprogramm-Schreibsammelschienen 72 bis 75. Wenn ein Schreibsignal (WE1) 78 den Wert «0» hat, dann wird das Schreiben von Daten beendet. Im zweiten

Modus wird die Bestimmung des Schreibens von Daten und die Bestimmung einer Adresse gleich ausgeführt wie im ersten Modus. Der Wähler 61 ist in demselben Zustand wie im ersten Modus. Die Funktionswahl-Schaltung 30 steuert den Wähler (SEL1) 77, um einen Ausgang aus der Schreibschaltung 51 zu wählen. Dann sendet die Schreibschaltung 51 auszuschiebende Daten an eine Mikroprogramm-Schreibsammelschiene (MDT32) 76. Wenn ein Schreibsignal (WE2) 79 den Wert «0» hat, wird das Schreiben von Daten beendet. Dann bleibt der Inhalt der Adresse des ersten Teiles 26 des ersten Mikroprogrammspeichers 23, welche dieselbe wie diejenige im zweiten Teil 27 dieses Speichers ist, unverändert.

Im dritten Modus kann ein auf einer Schreibsammelschiene (MDT32) 76 befindliches, von der Einleseschaltung 51 aus gesandtes Datum, oder ein, ebenfalls von dieser Einleseschaltung 51 geliefertes Paritätsbit, das auf den Mikroprogramm-Einlese-Sammelschienen 72 bis 75 liegt, gewählt werden, um in den zweiten Teil 27 des ersten Mikroprogrammspeichers 23 eingelesen zu werden. Die Auswahl von Daten auf der Mikroprogramm-Einlesesammelschiene (MDT32) 76 wird durch den gleichzeitigen Einsatz der Moden 1 und 2 durchgeführt. Es soll dann den Mikroprogramm-Einlese-Sammelschienen (MDT00 bis MDT32) 72 bis 76 ein Datum zugeführt werden, so dass die Schreibsignale (WE1) 78 und (WE2) 79 gleichzeitig den Wert «0» haben. Die Wahl eines Datums auf den Mikroprogramm-einlese-Sammelschienen 72 bis 75 wird durch das Einlesen besagter fehleranzeigenden Daten bewirkt, das heisst durch die Paritätsbits im zweiten Teil 27. In diesem Fall steuert die Funktionswahl-Schaltung 30 den Wähler (SEL1) 77, um einen Ausgang eines Paritätsbitgenerators (PTYGEN) 80 zu wählen. Wenn unter diesen Umständen die Ausleseschaltung 51 ein in die Mikroprogramm-einlese-Sammelschienen (MDT00 bis MDT31) 72 bis 75 einzulesendes Datum liefert, dann erzeugt der Paritätsbitgenerator ein Paritätsbit aufgrund eines Datums auf jenen Sammelschienen. Das erzeugte Paritätsbit wird über den Wähler 77 dem zweiten Teil 27 zugeführt. Wenn die Schreibsignale (WE1) 78 und (WE2) 79 den Wert «0» haben, wird das Einlesen von Daten beendet.

Die bisherige Beschreibung bezieht sich auf den Fall, bei welchem ein Datum in eine einzelne Adresse eingelesen wird. Es können offensichtlich Daten in eine Reihe aufeinanderfolgender Adressen eingelesen werden, die durch die Adresssteuerschaltung 71 bestimmt sind. Die erwähnten vier Funktionsmoden funktionieren dann wie folgt. Wenn im dritten Modus dem Wähler 77 ein Ausgangssignal des Paritätsbitgenerators 80 zugeführt wird, dann wird ein Mikroprogramm geschrieben, in dem jedem Mikrobefehl ein Paritätsbit zugeführt wird. Falls Protokoll und Paritätsbestimmung nicht verwendet werden, wird der erste Modus gebraucht. Wenn Protokoll und Unterbruchfunktion benützt werden sollen, wird in den Moden 2 und 3 ein Ausgangssignal der Einleseschaltung 51 dem Wähler 77 zugeführt. In diesem Falle wird, im Modus 3, ein zu prüfendes Mikroprogramm zunächst in den ersten Teil 26 des Mikroprogrammspeichers 23 eingelesen. Es werden alle Bits des zweiten Teiles besagten Speichers 23 auf den Wert «0» gesetzt. Der Prüfer versorgt die Mikroprogrammadressierschaltung 71 mit der Adresse, bei welcher der Unterbruch stattfinden soll, oder bezüglich der Adressen, welche als Endpunkte beim Protokollieren des Mikroprogrammes wirken sollen. Ferner wird «1» in den zweiten Teil 27 der entsprechenden Adresse im Modus 2 geschrieben. Es ist so möglich, wahlweise eine Anzahl von Unterbruchspunkten sowie Adressen zu bestimmen, zwischen welchen protokolliert werden soll. Wenn Unterbrüche und Protokoll aufgegeben werden, sollten die zweiten Teile 27 der entsprechenden Adressen auf den Wert «0» gesetzt werden. Falls

gezählt werden muss, sollen die zweiten Teile 27 der entsprechenden Adressen auf den Wert «1» gesetzt werden.

Zusätzlich zu den bisher beschriebenen vier Funktionsmoden ist es möglich, den Inhalt eines zweiten Mikroprogrammspeichers 24 eines Rechners auszulesen. Dieses Auslesen wird durchgeführt, wenn der Rechner mit einem programmierbaren Speicher bestückt ist oder einem Nurlese-Speicher, in welchem ein Mikroprogramm schon eingelesen ist, und welches das Neuschreiben des korrigierten Mikroprogrammes gestattet. Die Ausgangssammelschiene (0-BUS) 31 des zweiten Mikroprogrammspeichers 24 des Rechners ist mit dem Ausgang des ersten Mikroprogrammspeichers 23 des Prüfgerätes verbunden. Es ist daher möglich, den Inhalt derjenigen Adresse des zweiten Mikroprogrammspeichers 24 anzuzeigen, welche über die Ausgangssammelschiene (0-BUS) 31 durch die Mikroadresssteuerschaltung 21 mittels der Auslesesteuerung 43 bestimmt wurde. Falls das Mikroprogramm bei Empfang jedes Befehles durchgeführt wird, kann diese Prozedur zum Prüfen eines Mikrobefehles benutzt werden. Es erzeugt dann die Funktionswahl-Steuerschaltung 30 ein Aktivierungssignal (MROME) 32, um das Auslesen von Daten aus dem zweiten Mikroprogrammspeicher 24 zu gestatten. Des weiteren versorgt die Funktionswahl-Schaltung den ersten Mikroprogrammspeicher 23 des Prüfgerätes mit einem Signal 33, um das Auslesen eines Ausgangssignals aus dem Speicher 23 zu verhindern. Es wirken dann ein Protokoll-Steuersignal (TRCE) 47 und ein Paritäts-Kontrollsignal (PTYE) 81 zusammen, um das Funktionieren der Ablauf-Kontrollschaltung 29 und der Paritätsprüfschaltung 69 zu unterbrechen.

Es soll nun unter Bezugnahme auf Fig. 7 eine Einrichtung beschrieben werden, welche, falls der Rechner mit einer Vorrichtung zum Feststellen eines Fehlers in einem Mikrobefehl ausgerüstet ist, das Funktionieren oder Nichtfunktionieren dieser ausserhalb des Prüfgerätes liegenden Vorrichtung prüfen kann. Die Teile der Fig. 7, welche mit solchen Figuren 2 bis 6 übereinstimmen, sind durch dieselben Bezugswerte gekennzeichnet. Zunächst wird ein Totspeicher, in welchem ein Mikroprogramm gespeichert ist, als zweiter Mikroprogrammspeicher 82 an einen Rechner angeschlossen. Ein durch die Mikroadress-Kontrollschaltung 21 bestimmter Befehl wird aus diesem Mikroprogrammspeicher 82 ausgelesen. Der so ausgelesene Mikrobefehl wird zur Kontrolle des Rechners im Mikrobefehlsregister 25 aufbewahrt. Es weist der zweite Mikroprogrammspeicher 82 wie der erste Mikroprogrammspeicher 23 des Prüfgerätes zwei Teile auf, nämlich einen ersten Teil 83, in welchem ein Mikrobefehl gespeichert ist, und einen zweiten Teil 84, in welchem die Fehler betreffende Daten gespeichert sind. Unter dem Inhalt der Adresse des zweiten Mikroprogrammspeichers 82, welche durch die Mikroadress-Steuerschaltung 21 bestimmt ist, wird der Inhalt des ersten Teiles 83 besagter Adresse unverändert im Mikrobefehlsregister 25 aufbewahrt. Dann werden die Inhalte des ersten und zweiten Teiles 83, 84 einem Fehlerdetektor 85 zugeführt. Dieser Fehlerdetektor 85 beurteilt, ob ein Bit-Fehler vorliegt oder nicht. Falls kein Bit-Fehler besteht, gestattet der Fehlerdetektor 85 die planmässige Durchführung des Mikroprogrammes. Wenn ein Bit-Fehler festgestellt wird, unterbricht der Fehlerdetektor 85 die Ausführung.

Falls das Prüfgerät mit dem Rechner verbunden ist, und der zweite Mikroprogrammspeicher 82 nicht verwendet wird, ist es nötig, die Aufnahme von Ausgangssignalen aus beiden Mikroprogrammspeichern 23, 82 zu unterdrücken. Zu diesem Zweck erzeugt die Funktionswahl-Schaltung 30 ein Signal (MROME) 32, um das Auslesen des Inhaltes des zweiten Mikroprogrammspeichers 82 zu verhindern. Demnach wird der Inhalt der durch die Mikroadresssteuer-einheit 21 bestimmten Adresse des ersten Mikroprogramm-

speichers 23 im Mikrobefehlsregister 25 aufbewahrt, und zwar über die Ausgangssammelschiene (0-BUS) 31. Zu diesem Zeitpunkt ist der Fehlerdetektor (ERC2) 85 nicht mit Daten bezüglich dem Auffinden von Fehlern versorgt. Es wird also angenommen, dass der ausgelesene Mikrobefehl einen Bit-Fehler enthält, und er wird nicht ausgeführt. Um dies zu vermeiden, versorgt die Funktionswahl-Schaltung 30 den Fehlerdetektor 85 mit einem Signal (ERCE) 86, um seine Funktion zu unterbrechen. Demzufolge wird das Funktionieren des Fehlerdetektors 85 nur dann unterbrochen, wenn ein im Mikroprogrammspeicher 23 gespeichertes Mikroprogramm geprüft wird. Falls ein im zweiten Mikroprogrammspeicher 82 eingelesenes Mikroprogramm durchgeführt wird, erlaubt die Funktionswahl-Schaltung 30 ein Funktionieren des Fehlerdetektors 85 auf Empfang eines Kontrollsignales 86 hin. Wenn das Prüfgerät vom Rechner getrennt wird, wird der Fehlerdetektor 85 aktiviert.

Es soll nun, unter Bezugnahme auf Fig. 8, die Wirkungsweise der Funktionswahl-Schaltung 30 in dem Fall beschrieben werden, wo der zweite Teil (MRAM2) 27 des ersten Mikroprogrammspeichers 23 eine Wortlänge von 1 Bit hat. Ein Schalter (SW1) 91 bestimmt, welche der folgenden Einheiten aktiviert werden sollen: Fehlerdetektor (ERC1) 28, Fehlerdetektor (ERC2) 85 und Ablauf-Kontrollschaltung (TRC) 29. Ein Schalter (SW2) 92 bestimmt, ob Daten aus dem ersten (MRAM) 23 oder aus dem zweiten (MROM) 24 Mikroprogrammspeicher ausgelesen werden sollen, und ausserdem, ob der Fehlerdetektor (ERC2) 85 aktiviert werden soll. Wenn der zweite Teil (MRAM2) 27 als Unterbruchsstelle benutzt wird, dann wird der Schalter (SW1) 91 mit einer Unterbruchsstelle (BRAKE) 93 verbunden. Der Schalter (SW2) 92 ist mit einem Ein-/Auslesespeicher (RAM) 94 verbunden. Dann sind ein Signal (TRCE) 47 zur Aktivierung der Ablaufkontrollschaltung 29 und ein Signal (MRAME) 33 für das Auslesen von Daten aus dem ersten Mikroprogrammspeicher (MRAM) 23 beide auf den Wert «1» gesetzt. Die weiteren Signale (PTYE) 81, (ERCE) 86 und (MROME) 32 haben alle den Wert «1», wodurch die entsprechenden Schaltungen ausgeschaltet sind. Obwohl die Funktionswahl-Schaltung 30 durch die eben beschriebene Kombination von Schaltern und Toren gebildet werden kann, kann sie auch durch einen Mikroprozessor gesteuert werden, um kompliziertere Operationen durchzuführen. Es soll nunmehr unter Bezugnahme auf Fig. 9 die Funktionsweise der durch einen Mikroprozessor gesteuerte Funktionswahl-Schaltung 30 beschrieben werden. Der Kernteil dieser Funktionswahl-Schaltung 30 wird durch einen Mikroprozessor (CPU) 101 und einen zusammen mit diesem verwendeten Speicher (CM) 102 gebildet. Wenn der Prüfer den Mikroprozessor (CPU) 101 über eine Tastatur (KEYBOARD) 103 mit einem funktionsbestimmenden Datensatz versorgt, dann wird dieser nach Massgabe eines im Speicher (CM) 102 untergebrachten Eingabeprogrammes dekodiert, und ein entsprechend vorbestimmter Wert wird in ein Funktionsaufbewahrungsregister (STSREG) 104 der Funktionswahl-Schaltung 30 eingeschrieben. Der Inhalt des Funktionsaufbewahrungsregisters 104 wird beispielsweise als ein Signal (PTYE) 81 oder (TRCE) 47 ausgegeben.

Es wird nun, unter Bezugnahme auf Fig. 10, die Wirkungsweise der Einleseschaltung (WCNT) 51 beschrieben. In den ersten Mikroprogrammspeicher (MRAM) 23 einzulesende Daten werden über eine interne Sammelschiene (I-BUS) 106 vom Mikroprozessor (CPU) 101 der Fig. 9 zur Einleseschaltung 51 geleitet. Über die interne Sammelschiene (I-BUS) 106 geleitete Daten haben eine Wortlänge von 8 Bits. Andererseits ist die Wortlänge des ersten Mikroprogrammspeichers (MRAM) 23 im allgemeinen grösser als die Wortlänge der internen Sammelschiene (I-BUS) 106. Im vorangehenden

Beispiel hat der erste Teil (MRAM1) 26 eine Wortlänge von 32 Bits. Daher werden in den ersten Teil (MRAM1) 26 einzulesende Daten in vier Einzelteile geliefert ($32/8=4$). Diese vier getrennten Einzeldaten werden mittels eines Eingaberegisters (INREG1) 111 in die Aufbewahrungsregister (RAMEG1) 112, (RAMREG2) 113, (RAMGREG3) 114 und (RAMGEG4) 115 eingelesen.

Die Wahl eines dieser Aufbewahrungsregister wird durch die kombinierte Wirkung eines Befehlsaufbewahrungsregisters (CMDREG1) 117 und einer Einlesewahlschaltung (SELC) 118 durchgeführt. Der Mikroprozessor (CPU) 101 sendet zuerst dem Befehlsaufbewahrungsregister (CMDREG1) 117 über die interne Sammelschiene (I-BUS) 101 Befehle, die in die Aufbewahrungsregister (RAMREG1) 112 bis (RAMREG4) 115 einzulesen sind und danach Daten, welche dort einzulesen sind. Der Mikroprozessor (CPU) 101 sendet Daten, die in den ersten Teil (MRAM1) 26 einzulesen sind in vier Stücke an alle Aufbewahrungsregister (RAMREG1) 112 bis (RAMREG4) 115. Die weiteren Operationen hängen von der Form der Prüfdaten ab, die in den zweiten Teil (MRAM2) 27 einzulesen sind. Falls in der Funktionswahl-Schaltung 30 eine Paritätsprüfung gewählt wurde und der Mikroprozessor (CPU) 101 über die interne Sammelschiene (I-BUS) 106 dem Befehlsaufbewahrungsregister (CMDREG1) 117 Einlesebefehle aus dem ersten und dem zweiten Teil zuführt, dann liefert die Einlesewahlschaltung (SELC) 118 dem ersten Mikroprogramm Speicher (MRAM) 23 Einleseaktivierungsbefehle (WE1) 78, (WE2) 79. Wie aus Fig. 6 ersichtlich ist, werden die Inhalte der Datenaufbewahrungsregister (RAMREG1) 112 bis (RAMREG4) 115 dem ersten Teil (MRAM1) 26 genau so abgegeben, wie sie gespeichert sind. Diese Inhalte werden zeitlich in einer durch ein Adressaktivierungssignal (WE1) 78 bestimmten Weise eingelesen. Gleichzeitig werden die Inhalte der Aufbewahrungsregister (RAMREG1) 112 bis (RAMREG4) 115 dem Paritätsbitgenerator (PTYGEN) 80 der Fig. 6 zugeführt. Ein durch diesen Generator 80 erzeugtes Paritätsbit wird durch den Wähler (SEL1) 77 in dieselbe Adresse des zweiten Teiles (MRAM2) 27, wie diejenige des ersten Teiles (MRAM1) 26 eingelesen, und zwar in einer zeitlich durch das Einlesesignal (WE2) 79 bestimmten Weise.

Es soll nunmehr der Fall beschrieben werden, wo mittels der Funktionswahl-Schaltung 30 ein Protokollieren oder ein Unterbruch befohlen wird.

Es liefert der Mikroprozessor (CPU) 101 den Aufbewahrungsregistern (RAMREG1) 112 bis (RAMREG4) 115 Einlesedaten und bewirkt danach, dass Protokoll- oder Unterbruchsdaten in den für den zweiten Teil (MRAM2) 27 verwendeten Aufbewahrungsregistern (RAMREG5) 116 eingelesen werden. Falls diese Protokoll- oder Unterbruchsdaten den Wert «1» haben, ist der in den Aufbewahrungsregistern (RAMREG1) 112 bis (RAMREG4) 115 aufbewahrte Mikrobefehl für Protokolle oder Unterbrüche bestimmt. Wenn der Mikroprozessor (CPU) 101 dem Befehlsaufbewahrungsregister (CMDREG1) 117 ein Befehl zum Einlesen von Daten in den ersten und zweiten Teil zuführt, dann sendet die Einlesewahlschaltung (SELC) 118 Einleseaktivierungssignale (WE1) 78, (WE2) 79 an den ersten Mikroprogramm Speicher (MRAM) 23. Wie aus Fig. 6 ersichtlich ist, werden die Inhalte der Datenaufbewahrungsregister (RAMREG1) 112 bis (RAMREG5) 116 dem ersten Teil (MRAM1) 26 und dem zweiten Teil (MRAM2) 27 zugeführt und in die durch die Mikroprogrammadresssteuerschaltung (ASC) 71 bestimmten Adressen eingelesen, wobei der zeitliche Ablauf durch die Adressaktivierungssignale (WE1) 78 und (WE2) 79 bestimmt wird.

Es stellen die erwähnten zwei Einleseverfahren den früher beschriebenen dritten Modus dar, bei welchem Daten in den

ersten Mikroprogramm Speicher (MRAM) 23 eingelesen und daraus ausgelesen werden.

Es wird nun die Wirkung der Einlesesteuerschaltung (WCNT) 51 im ersten und zweiten Modus beschrieben. Im ersten Modus bewirkt der Mikroprozessor (CPU) 101, dass die Inhalte der Aufbewahrungsregister (RAMREG1) 112 bis (RAMREG4) 115, so wie sie gespeichert sind, dem ersten Teil (MRAM1) 26 zugeführt werden, und dass sie in einer zeitlich durch das Einleseaktivierungssignal (WE1) 78 bestimmten Weise darin eingelesen werden. Zu diesem Zeitpunkt sind die Inhalte derselben Adresse im zweiten Teil (MRAM2) 27 wie derjenigen des ersten Teiles (MRAM1) 26 unverändert. Im zweiten Modus übermittelt der Mikroprozessor (CPU) 101 Prüfdaten nur an das Aufbewahrungsregister (RAMREG5) 116 und dann einen zweiten Einlesebefehl an das Befehlsaufbewahrungsregister (CMDREG1) 117. Die Einlesewahlschaltung (SELC) 118 erzeugt nur ein für den zweiten Teil (MRAM2) 27 bestimmtes Einleseaktivierungssignal (WE2) 79. Die Inhalte des Aufbewahrungsregisters (RAMREG5) 116 werden, genau in der gespeicherten Form, dem zweiten Teil (MRAM2) 27 zugeführt und darin eingelesen, wobei der zeitliche Ablauf durch das Einleseaktivierungssignal (WE2) 79 bestimmt wird. Zu diesem Zeitpunkt ist der Inhalt derselben Adresse des ersten Teiles (MRAM1) 26 wie diejenige des zweiten Teiles (MRAM2) 27 unverändert.

Es soll nun die Mikroprogrammadressierschaltung (ASC) 71 beschrieben werden, deren Aufbau wie aus Fig. 11 ersichtlich, demjenigen der Einleseschaltung (WCNT) 51 ähnlich ist. Diese Mikroprogrammadressierschaltung (ASC) 71 speichert eine Mikroprogrammadresse von 12 Bits in den Adressaufbewahrungsregistern (ASCREG1) 121, (ASCREG2) 122. Das Befehlsaufbewahrungsregister (CMDREG2) 119 wird durch den Mikroprozessor (CPU) 101 mit einem Befehl versorgt. Um zu bestimmen, welches der Adressregister (ASCREG1) 121 und (ASCREG2) 122 in Abhängigkeit vom Wert dieses Befehles des Mikroprozessors gebraucht werden soll, wird ein Steuersignal durch den Wähler (SEL3) 123 erzeugt.

Unter Bezugnahme auf die Fig. 12 und 13 soll nunmehr die Funktionsweise des Adressstapels (ASTK) 46 und der Ausleseschaltung (RCNT) 43 beschrieben werden. Der Adressstapel (ASTK) 46 wird gebildet durch einen Ablaufspeicher (TRACEM) 131 zur Speicherung von Mikroprogrammadressen, deren Protokollbit den Wert «1» hat und durch einen Adresszähler (RNGC) 132 zur Bestimmung irgendwelcher unter den im Ablaufspeicher (TRACEM) 131 gespeicherten Adressen. Der Mikroprozessor (CPU) 101 schreibt über die interne Sammelschiene (I-BUS) 106 einen Anfangswert in einen Adresszähler (RNGC) 132. Falls, wie in Fig. 5 gezeigt, bei der Ausführung eines zu prüfenden Mikroprogrammes ein Signal mit dem Wert «1» aus dem zweiten Teil (MRAM2) 27 ausgelesen wird, d.h., wenn ein Protokollbefehl ausgegeben wird, dann erzeugt die Protokollsteuerschaltung (TRC) 29 ein Stapelaktivierungssignal (STKE) 133. In diesem Augenblick sind Daten bezüglich der Adresse des ersten Mikroprogramm Speichers (MRAM) 23, aus welcher ein Mikrobefehl ausgelesen wurde, schon an die Adressersammelschiene (A-BUS) 22 gesandt worden. Diese Adressdaten sind in der durch den Adresszähler (RNGC) 132 angegebenen Adresse des Ablaufspeichers (TRACEM) 131 eingelesen. Der zeitliche Ablauf des Einlesens wird bestimmt durch ein im Speicher-Aktivierungssignal (STKE) 133 enthaltenes Aktivierungssignal (STKE2) 135 (siehe Fig. 13C und 13D). Nach Beendigung des Einlesens bewirkt ein weiteres, im Stapelaktivierungssignal (STKE) 133 enthaltenes Aktivierungssignal (STKE1) 134, dass der Inhalt des Adresszählers (RNGC) 132 um 1 erhöht wird (siehe Fig. 13B und 13E). Falls

ein weiterer Protokollierbefehl erzeugt wird, wird der erwähnte Vorgang wiederholt. Auf diese Weise werden Daten bezüglich der Protokolladressen nacheinander in den Adressen gespeichert, welche die durch den Adresszähler (RNGC) 132 angegebenen sind. Wenn ein Protokollierbefehl in allen Adressen des Ablaufspeichers (TRACEM) 131 gespeichert ist und später ein weiterer Protokollierbefehl ausgegeben wird, dann findet ein Überfluss des Inhaltes des Adresszählers (RNGC) 132 statt, wodurch eine Flip-Flop-Schaltung (FF3) 143 gesetzt wird. Dann sind die Inhalte des Adresszählers (RNGC) 132 genullt, und es findet eine Überlagerung statt, beginnend mit der Nulladresse des Ablaufspeichers (TRACEM) 131, wobei alte Daten ausgewischt werden. Falls der Ablaufspeicher (TRACEM) 131 eine Kapazität von 256 Worten hat, ist es möglich, maximal 256 Protokolladressdaten zu speichern, beginnend mit der Mikroprogrammadresse, welche den letzten Protokollbefehl erhalten hat.

Es soll nunmehr unter Bezugnahme auf Fig. 12 die Wirkungsweise der Ausleseschaltung (RCNT) 43 beschrieben werden. Zunächst wird der Fall behandelt, in welchem die Inhalte des Ablaufspeichers (TRACEM) 131 ausgelesen werden. Dann bewirkt der Mikroprozessor (CPU) 101 ein über die interne Sammelschiene (I-BUS) 106 und die Ausgangspuffer (OB1) 141, (OB2) 142 durchgeführtes Auslesen. Es werden die Inhalte des Adresszählers (RNGC) 132 aus dem Ausgangspuffer (OB1) 141 ausgelesen. Daten bezüglich dem Zustand der Flip-Flop-Schaltung (FF3) 143 werden aus dem Ausgangspuffer (OB2) 142 ausgelesen. Wenn das Ausgangssignal der Flip-Flop-Schaltung (FF3) 143 den Wert «0» hat, dann ist ersichtlich, dass Daten bezüglich der Mikroprogrammadressen, welchen ein Protokollbefehl zugeführt wurde, in den Adressen des Ablaufspeichers (TRACEM) 131 gespeichert sind, welche sich von der nullten Adresse bis zu der Adresse erstrecken, die durch den um 1 verringerten Inhalt des Adresszählers (RNGC) 132 gekennzeichnet ist. Wenn das Ausgangssignal des Flip-Flopes (FF3) 143 den Wert «1» hat, dann ist ersichtlich, dass Daten bezüglich der Mikroprogrammadressen, an welche ein Protokollbefehl abgegeben wurde, in den Adressen des Ablaufspeichers (TRACEM) 131 gespeichert sind, welche sich von der Adresse, die durch den Inhalt des Ablaufzählers (RNGC) 132 bestimmt ist, bis zu der Adresse erstrecken, deren Stellung durch den um 1 verringerten Inhalt des Adresszählers (RNGC) 132 bestimmt wird. Wenn Daten in mehr Adressen gespeichert werden müssen als der Kapazität des Ablaufspeichers (TRACEM) 131 entspricht, dann werden die überzähligen Daten in den Adressen des Ablaufspeichers (TRACEM) 131 gespeichert, beginnend mit der nullten Adresse desselben. Anders gesagt werden diese Adressen über einen Teil der Daten überlagert, die schon in der vorgeschriebenen Anzahl Adressen des Ablaufspeichers (TRACEM) 131 gespeichert sind. Es werden die neuen Daten in den Adressen gespeichert, die sich von der nullten Adresse des Ablaufspeichers (TRACEM) 131 bis zu der Adresse erstrecken, deren Stellung durch den um 1 verringerten momentanen Inhalt des Adresszählers (RNGC) 132 gegeben ist. In Abhängigkeit des Zustandes der Flip-Flop-Schaltung (FF3) 143 bewirkt der Mikroprozessor (CPU) 101, dass der Inhalt des Ablaufspeichers (TRACEM) 131 über einen Ausgangsmultiplexer 146 und eine interne Sammelschiene (I-BUS) 106 ausgelesen wird. Alle so ausgelesenen Daten werden einer Anzeigevorrichtung (CRT) 144 oder einem Drucker (145) zugeführt, wie in Fig. 9 gezeigt. Es gestattet die Ausleseschaltung (RCNT) 43 das Auslesen des Inhaltes des ersten Mikroprogrammspeichers (MRAM) 23. Der Mikroprozessor (CPU) 101 bewirkt das Auslesen von Daten an die Adresssteuerschaltung (ASC) 71, über die interne Sammel-

schiene (I-BUS) 106. Daten in der durch die Adressschaltung (ASC) 71 bestimmten Adresse werden über den Wähler (SEL) 61 dem ersten Mikroprogrammspeicher (MRAM) 23 zugeführt. Es wird der Inhalt der entsprechenden Adresse des ersten Mikroprogrammspeichers (MRAM) 23 ausgelesen. Dergestalt ausgelesene Daten werden mittels eines Ausgangsmultiplexers 146 in Gruppen von 8 Bits der internen Sammelschiene (I-BUS) 106 zugeführt. Es sucht der Mikroprozessor (CPU) 101 die in gleiche Teile aufgeteilte Inhalte derjenigen Positionen im ersten Mikroprogrammspeicher (MRAM) 23, welche durch der Adresssteuerschaltung (ASC) 71 zugeführte Adressdaten gekennzeichnet sind. Es wird ein Ausgangssignal des Mikroprozessors (CPU) 101 der Anzeigevorrichtung (CRT) 144 oder dem in Fig. 9 gezeigten Drucker 145 zugeführt. Es folgen alle obgenannten Operationen des Mikroprozessors (CPU) 101 einem vorgängig im Speicher (CM) 102 gespeicherten Programm.

Es wird nun beschrieben, wie das Prüfgerät angewendet wird.

Zunächst wird die Anwendungsart beschrieben, bei welcher ein Paritätsbit als Prüfdatum im zweiten Teil (MRAM2) 27 eingelesen ist.

(1) Es wird durch Betätigung einer Tastatur 103 ein kodiertes Signal eingegeben, um festzulegen, dass das Paritätsbit in den zweiten Teil (MRAM) 27 eingelesen werden soll. Die Funktionswahl-Schaltung 30 erzeugt ein Kontrollsignal, welches für die paritätsprüfende Funktionsweise benötigt wird.

(2) Ein auf Lochstreifen geschriebenes Mikroprogramm wird durch einen Lochstreifenleser (PTR) 147 (Fig. 9) abgelesen. Es bewirkt der Mikroprozessor (CPU) 101, dass so eingegebene Daten der Einleseschaltung (WCNT) 51 und der Mikroprogrammieradressschaltung (ASC) 71 über die interne Sammelschiene (I-BUS) 166 zugeführt werden.

(3) Vom Mikroprozessor (CPU) 101 abgegebene Daten werden durch die kombinierte Aktion der Einleseschaltung (WCNT) 51 und der Adresssteuerschaltung (ASC) 71 in den ersten Teil (MRAM1) 26 eingelesen. Dann wird ein Paritätsbit in den zweiten Teil (MRAM2) 27 eingelesen.

(4) Ein in dem ersten Teil (MRAM1) 26 gespeichertes Mikroprogramm wird ausgeführt. Wenn dabei ein Paritätsfehler auftritt, dann wird die Abgabe von Taktimpulsen durch den Fehlerdetektor (ERC1) 28 unterbrochen. Die Durchführung des Mikroprogrammes wird bei der Adresse gestoppt, in der der Paritätsfehler aufgetreten ist.

(5) Die Ausleseschaltung (RCNT) 43 holt von der Mikroadresssteuereinheit (MAC) 21 der Adresssammelschiene (A-BUS) 22 und vom ersten Mikroprogrammspeicher (MRAM) 23 der Ausgangssammelschiene (O-BUS) 31 zugeführte Daten. Beide Daten werden auf der Anzeigevorrichtung (CRT) 144 angezeigt. Es werden in diesem Fall Daten angezeigt, welche sich auf die Adresse, in der ein Paritätsfehler auftrat, und auf einen dieser Adresse entsprechenden Mikrobefehl beziehen.

Es soll nun beschrieben werden, wie ein Unterbruchpunkt als Prüfdatum in den zweiten Teil (MRAM2) 27 eingelesen wird.

(1) Es wird über die Tastatur 103 ein kodiertes Signal eingegeben, um festzulegen, dass der zweite Teil (MRAM2) 27 als Unterbruchsstelle benützt wird. Es sendet die Funktionswahl-Schaltung (30) das für den Unterbruchsmodus benötigte Signal aus.

(2) Es wird mit dem Lochstreifenleser (PTR) 147 ein auf Lochstreifen geschriebenes Mikroprogramm gelesen. Der Mikroprozessor (CPU) 101 bewirkt, dass eingelesene Daten

über die interne Sammelschiene (I-BUS) 106 der Einleseschaltung (WCNT) 51 der Mikroprogrammsteuerschaltung (ASC) 71 zugeführt werden.

(3) Durch die kombinierte Wirkung der Einleseschaltung (WCNT) 51 und der Mikroprogrammadresssteuerschaltung (ASC) 71 werden vom Mikroprozessor (CPU) 101 gelieferte Daten in den ersten Teil (MRAM1) 26 eingelesen. Der zweite Teil (MRAM2) 27 ist auf den Wert «0» gesetzt.

(4) Der Prüfer gibt über die Tastatur 103 Daten bezüglich der Adresse eines zu prüfenden Mikroprogrammes ein, in welcher die Durchführung dieses Mikroprogrammes abgebrochen werden soll. Im zweiten Modus bewirkt der Mikroprozessor (CPU) 101, dass der zweite Teil (MRAM2) 27 auf den Wert «1» gesetzt wird. Falls mehrere Unterbrüche stattfinden sollen, wird die beschriebene Prozedur wiederholt.

(5) Es wird ein in dem ersten Teil (MRAM1) 26 gespeichertes Mikroprogramm ausgeführt. Falls dann besagter erster Teil (MRAM1) 26 als Unterbruchsstelle festgelegt ist, unterbricht die Ablaufsteuerschaltung (TRC) 29 die Abgabe von Taktimpulsen und stoppt die Durchführung des Mikroprogrammes vor Beginn des Mikrobefehles, der der als Abbruchstelle bezeichneten Adresse entspricht. Dann bewirkt der Adressstapel (ASTK) 46, dass Daten bezüglich der als Unterbruchsstelle bezeichneten Adresse im Ablaufspeicher (TRACEM) 131 gespeichert werden.

(6) Liest der Mikroprozessor (CPU) 101 den Inhalt des Ablaufspeichers (TRACEM) 131 über die Ausleseschaltung (RNCT) 43 aus, zwecks Anzeige auf der Anzeigevorrichtung (CRT) 144. In diesem Falle werden die als Unterbruchsstelle bestimmte Adresse und ein dieser Adresse entsprechender Mikrobefehl angezeigt werden.

(7) Wenn die Durchführung eines Mikroprogrammes bei der so angezeigten Adresse abgebrochen ist, bestimmt der Prüfer die nächste Unterbruchsstelle durch dieselbe Prozedur wie oben (4).

(8) Die Durchführung eines Mikroprogrammes beginnt mit der durch obiges Verfahren (6) angezeigten Adresse. Wenn die Funktionswahl-Schaltung 30 der Protokollsteuerungsschaltung (TRC) 29 ein Protokollaktivierungssignal (TRCE) 47 sendet, dann wird die Flip-Flop-Schaltung (FF1) 67 neu gesetzt, wodurch ein Taktimpuls erzeugt wird.

Es soll nun beschrieben werden, wie eine Abbruchstelle und ein Protokollbit als Prüfdaten in den zweiten Teil (MRAM2) 27 eingelesen werden.

(1) Es wird über die Tastatur 103 ein kodierte Signal eingegeben, um zu bestimmen, dass der zweite Teil (MRAM2) als Unterbruchsstelle gebraucht werden soll, und dass das Protokollbit darin eingeschrieben werden soll. Die Funktionswahl-Schaltung 30 sendet ein Steuersignal aus, das dem Modus für einen Unterbruch und dem Protokoll-Modus entspricht.

(2) Ein auf einem Lochstreifen geschriebenes Mikroprogramm wird mit dem Lochstreifenleser (PTR) 147 abgelesen. Der Mikroprozessor (CPU) 101 bewirkt, dass die so gerufenen Daten der Einleseschaltung (WCNT) 51 und der Adresssteuerungsschaltung (ASC) 71 zugeführt werden.

(3) Durch die kombinierte Wirkung der Einleseschaltung (WCNT) 51 und der Adressierschaltung (ASC) 71 werden vom Mikroprozessor (CPU) 101 gelieferte Daten in den ersten Teil (MRAM1) 26 eingelesen. Der zweite Teil (MRAM2) 27 wird auf den Wert «0» gesetzt.

(4) Der Prüfer gibt über die Tastatur 103 Daten zur Kennzeichnung der Adresse ein, bei welcher die Ausführung eines Mikroprogrammes unterbrochen werden soll. Die zu protokollierenden Adressen werden durch einen Mikrobefehl bestimmt, bevor die Adresse erreicht wird, bei welcher die Durchführung des Mikroprogrammes abgebrochen werden soll. Falls jeder Mikrobefehl als ein zu protokollierender bestimmt wird, ist es möglich, alle durchgeführten Mikrobefehle zu erkennen. Falls das Protokollieren für einen als Weiche wirkenden Mikrobefehl verlangt wird, kann auf einfache Weise erkannt werden, längs welchem Pfad das Mikroprogramm durchgeführt wurde, wodurch die Anzahl von zu protokollierenden Adressen verringert werden kann.

(5) Ein im ersten Teil (MRAM1) 26 eingelesenes Mikroprogramm wird ausgeführt. Zu diesem Zeitpunkt ist die zu protokollierende Adresse im Ablaufspeicher (TRACEM) 131 gespeichert und zwar durch die kombinierte Wirkung der Protokollsteuerschaltung (TRC) 29 und des Adressstapels (ASTAK) 46. Wenn die als Unterbruchsstelle festgelegte Adresse erreicht wird, dann wird durch die Wirkung der Protokollsteuerschaltung (TRC) 29 die Abgabe von Taktimpulsen unterbunden. Es wird die Durchführung des im ersten Teil (MRAM1) gespeicherten Mikroprogrammes unterbrochen, und zwar bevor der Mikrobefehl in Angriff genommen wird, welcher der als Unterbruchsstelle festgelegten Adresse entspricht. Dann bewirkt der Adressstapel (ASTAK) 46 das Speichern der entsprechenden Adresse im Ablaufspeicher (TRACEM) 131.

(6) Der Mikroprozessor (CPU) 101 bewirkt, dass der ganze Inhalt des Ablaufspeichers (TRACEM) 131 über die Ausleseschaltung (RCNT) 43 ausgelesen wird. Derart ausgelesene Daten werden auf der Anzeigevorrichtung (CRT) 144 angezeigt. In diesem Fall werden also die Adresse, dessen Protokollieren verlangt wurde, die als Unterbruch bestimmte Adresse und der dieser letzteren Adresse entsprechende Mikrobefehl auf der Anzeigevorrichtung (CRT) 144 angezeigt.

Das hier vorgeschlagene Prüfgerät ist besonders nützlich, um Mikroprogramme für einen Mikroprogramm-gesteuerten Rechner zu entwickeln, bei welchem ein Mikroprogramm entweder in einem Totspeicher (ROM) oder in einem löschbaren Totspeicher (PROM) gespeichert ist.

FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 7




FIG. 6




FIG. 13




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12




FIG. 14




FIG. 15

