

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-39516

(P2010-39516A)

(43) 公開日 平成22年2月18日(2010.2.18)

(51) Int.Cl.

G06F 7/523 (2006.01)

F I

G06F 7/523

A

テーマコード (参考)

5B016

審査請求 未請求 請求項の数 14 O L (全 37 頁)

(21) 出願番号 特願2008-198153 (P2008-198153)  
(22) 出願日 平成20年7月31日 (2008.7.31)

(71) 出願人 000006633  
京セラ株式会社  
京都府京都市伏見区竹田鳥羽殿町6番地  
(74) 代理人 100088672  
弁理士 吉竹 英俊  
(74) 代理人 100088845  
弁理士 有田 貴弘  
(72) 発明者 小林 芳直  
神奈川県大和市下鶴間1623-14 株  
式会社京セラディスプレイ研究所大和事業  
所内  
Fターム(参考) 5B016 AA01 BA06 EA04


(54) 【発明の名称】 演算装置、画像表示装置、および演算方法

(57) 【要約】

【課題】乗算における加算および減算の最大回数を低減することで、演算装置の小型化および演算速度の向上を図ることができる技術を提供する。

【解決手段】二進法に係る被乗数と乗数との乗算を行う演算装置において、乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うことを決定する。ここで、加算基調の演算では、乗数におけるビットの数値が下桁側から順に1、0となる場合に被乗数に係る加算を行い、下桁側から順に1、1となる場合に減算基調の演算に移行しつつ被乗数に係る減算を行う。また、減算基調の演算では、符号拡張乗数におけるビットの数値が下桁側から順に0、1となる場合に被乗数に係る減算を行い、下桁側から順に0、0となる場合に加算基調の演算に移行しつつ被乗数に係る加算を行う。

【選択図】 図10



## 【特許請求の範囲】

## 【請求項 1】

二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、  
前記乗数を記憶する乗数記憶部と、  
前記乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うことを決定する決定部と、  
を備え、  
前記加算基調の演算が、  
前記配列が下桁側から順に 1、0 となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に 1、1 となる場合に前記減算基調の演算に移行しつつ前記被乗数に係る減算を行う演算であり、  
前記減算基調の演算が、  
前記配列が下桁側から順に 0、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 0、0 となる場合に前記加算基調の演算に移行しつつ前記被乗数に係る加算を行う演算であることを特徴とする演算装置。

10

## 【請求項 2】

請求項 1 に記載の演算装置であって、  
前記被乗数を記憶する被乗数記憶部と、  
前記決定部による決定結果に応じた演算を行う演算部と、  
を更に備えることを特徴とする演算装置。

20

## 【請求項 3】

二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、  
前記被乗数を記憶する被乗数記憶部と、  
前記乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行う演算部と、  
を備え、  
前記加算基調の演算が、  
前記配列が下桁側から順に 1、0 となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に 1、1 となる場合に前記減算基調の演算に移行しつつ前記被乗数に係る減算を行う演算であり、  
前記減算基調の演算が、  
前記配列が下桁側から順に 0、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 0、0 となる場合に前記加算基調の演算に移行しつつ前記被乗数に係る加算を行う演算であることを特徴とする演算装置。

30

## 【請求項 4】

請求項 2 または請求項 3 に記載の演算装置であって、  
前記演算部が、  
前記被乗数の符号ビットを負論理で扱い且つその他のビットを正論理で扱うことで前記被乗数に係る加算を行い、前記被乗数の符号ビットを正論理で扱い且つその他のビットを負論理で扱うことで前記被乗数に係る減算を行うことで得られた演算結果に、所定の定数を加算することによって、前記被乗数と前記乗数との乗算結果を導出し、  
前記所定の定数が、  
前記被乗数に 0 を代入して、前記配列に応じて、前記加算基調の演算を行った後に、該加算基調の演算および前記減算基調の演算のうちの少なくとも一方の演算を行うことで得られる演算結果の 2 の補数であることを特徴とする演算装置。

40

## 【請求項 5】

請求項 2 または請求項 3 に記載の演算装置であって、  
前記演算部が、

50

前記被乗数の符号ビットを負論理で扱い且つその他のビットを正論理で扱うことで前記被乗数に係る加算を行い、前記被乗数の符号ビットを正論理で扱い且つその他のビットを負論理で扱うことで前記被乗数に係る減算を行うことで得られた演算結果に、所定の定数を加算することによって、前記被乗数と前記乗数との乗算結果を導出し、

前記所定の定数が、

前記演算部によって前記加算および減算を行う際に負論理で扱われたビットに係る項に 1 を代入し、正論理で扱われたビットに係る項に 0 を代入した上で加算した結果の 2 の補数であることを特徴とする演算装置。

【請求項 6】

二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、

10

前記乗数を記憶する乗数記憶部と、

前記乗数におけるビットの数値の下桁側からの配列を認識して、前記配列が下桁側から順に 0 が連続した後に 1、0 となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に 0 が連続した後に 1、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 1 が連続した後に 0、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 1 が連続した後に 0、0 となる場合に前記被乗数に係る加算を行うことを決定する決定部と、

を備えることを特徴とする演算装置。

【請求項 7】

請求項 6 に記載の演算装置であって、

20

前記被乗数を記憶する被乗数記憶部と、

前記決定部による決定結果に応じた演算を行う演算部と、

を更に備えることを特徴とする演算装置。

【請求項 8】

二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、

前記被乗数を記憶する被乗数記憶部と、

前記乗数におけるビットの数値の配列が下桁側から順に 0 が連続した後に 1、0 となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に 0 が連続した後に 1、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 1 が連続した後に 0、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 1 が連続した後に 0、0 となる場合に前記被乗数に係る加算を行う演算部と、

30

を備えることを特徴とする演算装置。

【請求項 9】

請求項 7 または請求項 8 に記載の演算装置であって、

前記演算部が、

前記被乗数の符号ビットを負論理で扱い且つその他のビットを正論理で扱うことで前記被乗数に係る加算を行い、前記被乗数の符号ビットを正論理で扱い且つその他のビットを負論理で扱うことで前記被乗数に係る減算を行うことで得られた演算結果に、所定の定数を加算することによって、前記被乗数と前記乗数との乗算結果を導出し、

前記所定の定数が、

40

前記演算部によって前記加算および減算を行う際に負論理で扱われたビットに係る項に 1 を代入し、正論理で扱われたビットに係る項に 0 を代入した上で加算した結果の 2 の補数であることを特徴とする演算装置。

【請求項 10】

請求項 2、請求項 3、請求項 7、及び請求項 8 の何れかに記載の演算装置であって、

前記演算部が、

前記被乗数の符号拡張を行いつつ前記被乗数に係る加算および減算を行うことで、前記被乗数と前記乗数との乗算結果を導出することを特徴とする演算装置。

【請求項 11】

請求項 1 から請求項 10 の何れかに記載の演算装置を用いて入力画像信号を表示用画像

50

信号に変換する変換部と、

前記表示用画像信号に基づいて画像を表示する表示部と、  
を備えることを特徴とする画像表示装置。

【請求項 1 2】

請求項 1 1 に記載の画像表示装置であって、  
前記変換部が、

明度および色差を示す信号を所定のルールに従って各色の階調を示す信号に変換するための乗算に、請求項 1 から請求項 1 0 の何れかに記載の演算装置を用いることを特徴とする画像表示装置。

【請求項 1 3】

演算装置において二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算方法であって、

(a) 加算基調の演算を行うステップと、

(b) 前記 (a) ステップの後に、前記乗数におけるビットの数値の下桁側からの配列に応じて、前記加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うステップと、

を備え、

前記加算基調の演算が、

前記配列が下桁側から順に 1、0 となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に 1、1 となる場合に前記減算基調の演算に移行しつつ前記被乗数に係る減算を行う演算であり、

前記減算基調の演算が、

前記配列が下桁側から順に 0、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 0、0 となる場合に前記加算基調の演算に移行しつつ前記被乗数に係る加算を行う演算であることを特徴とする演算方法。

【請求項 1 4】

演算装置において二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算方法であって、

(a) 前記乗数におけるビットの数値の配列が下桁側から順に 0 が連続した後に 1、0 となる場合に前記被乗数に係る加算を行うステップと、

(b) 前記配列が下桁側から順に 0 が連続した後に 1、1 となる場合に前記被乗数に係る減算を行うステップと、

(c) 前記配列が下桁側から順に 1 が連続した後に 0、1 となる場合に前記被乗数に係る減算を行うステップと、

(d) 前記配列が下桁側から順に 1 が連続した後に 0、0 となる場合に前記被乗数に係る加算を行うステップと、

を備えることを特徴とする演算方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被乗数と乗数との乗算を行う演算装置、および演算方法、ならびにその演算装置を利用した画像表示装置に関する。

【背景技術】

【0002】

マトリックス状にドットを表示する画像表示装置としては、例えば、有機 EL ディスプレイや液晶ディスプレイなどがある。このようなディスプレイにおいて、NTSC (National Television Standards Committee) の規格に基づく画像信号を可視的に出力する場合には、まず、ITU-R (国際電気通信連合無線通信部門) の勧告 BT 601 で推奨されている符号化パラメータなどを用いた上で、YC 分離 (輝度信号と色差信号とを高精度に分離する技術) が行われて Y, Cr, Cb の値が抽出される。そして、所定のアルゴリ

10

20

30

40

50

ズムに従って、Y, C<sub>r</sub>, C<sub>b</sub>の値が適宜被乗数とされて所定の定数（すなわち乗数）が乗じられることで加算値および減算値が算出され、R, G, Bの値が導出される（例えば、特許文献1など）。

#### 【0003】

例えば、Y, C<sub>r</sub>, C<sub>b</sub>の値から下式(1)～(3)で示す所定の変換式によって、R, G, Bの値が算出される。

#### 【0004】

$$R = Y \times (\text{定数1}) + C_r \times (\text{定数2}) + (\text{定数3}) \quad \cdots (1)$$

$$G = Y \times (\text{定数1}) + C_b \times (\text{定数4}) + C_r \times (\text{定数5}) + (\text{定数6}) \quad \cdots (2)$$

$$B = Y \times (\text{定数1}) + C_b \times (\text{定数7}) + (\text{定数8}) \quad \cdots (3)$$

10

#### 【0005】

そして、一般的な演算装置では二進法が用いられ、更に、定数には負の値が存在するため、C<sub>r</sub>, C<sub>b</sub>の値は負の数となることもある。このような二進法で表現される負の値を含む数値であるY, C<sub>r</sub>, C<sub>b</sub>の値と乗数との積を求めるアルゴリズムとしては、ブースの乗算アルゴリズムや、定数加算法による乗算アルゴリズムなどがある（例えば、特許文献2など）。

#### 【0006】

例えば、ブースの乗算アルゴリズムは、乗数の下の桁から順に1の次に0となる場合は被乗数の加算を行い、乗数の下の桁から順に0の次に1となる場合は被乗数の減算を行うことで、乗算を実現するものである。ここで、ブースの乗算アルゴリズムについて簡単に説明する。

20

#### 【0007】

図26は、ブースの乗算アルゴリズムの演算処理フローを示すフローチャートである。まず、乗数の最下位に0が付加され（ステップSS1）、カウント値nが初期値である1に設定され（ステップSS2）、乗数の下位からn+1番目とn番目のビットのパターンが"01"であるか否か判定される（ステップSS3）。ここで、ビットのパターンが"01"であれば、被乗数が符号拡張された上で加算されて（ステップSS4）、ステップSS7に進み、ビットのパターンが"01"でなければ、乗数の下位からn+1番目とn番目のビットのパターンが"10"であるか否か判定される（ステップSS5）。ここで、ビットのパターンが"10"であれば、被乗数が符号拡張された上で減算されて（ステップSS6）、ステップSS7に進み、ビットのパターンが"01"でなければ、ステップSS7に進む。そして、ステップSS7では、乗数の最上位までビットのパターンの判定が終了したか否か判定される。ここで、ビットのパターンの判定が終了していなければ、被乗数が左（すなわち上位側）に1ビット分シフトされつつ、カウント値nが1加算されて、ステップSS3に進む。一方、ビットのパターンの判定が終了していれば、本動作フローが終了される。

30

#### 【0008】

図27は、十進法で表された数値に対応する二進法の4ビットの整数表記を示す図である。具体的には、図27では、十進法で表された数値（-8, ..., +7）に対して、二進法の4ビット整数表記（1000, ..., 0111）がそれぞれ対応付けられている。

40

#### 【0009】

図28は、十進法で $5 \times (-6)$ と表される計算をブースの乗算アルゴリズムによって演算する例を説明するための図である。十進法の5は二進法では"0101"と示され、十進法の(-6)は二進法では"1010"と示される。ここでは、まず、乗数"1010"の最下位に0が付加されて"10100"とされ、下から2桁ずつビットのパターンが判定されると、まず、ビットのパターンが"00"であるために加減算が行われず、次に2の位に移って、ビットのパターンが"10"であるために被乗数が符号拡張されて減算される。つまり、被乗数を2倍した"01010"が符号拡張されて"00001010"となり、その2の補数"11110110"が加算される。次に4の位に移って、ビットのパターンが"01"

50

であるために被乗数が符号拡張されて加算される。つまり、被乗数を4倍した"010100"が符号拡張されて"00010100"とされて加算される。更に8の位に移って、ビットのパターンが"10"であるために被乗数が符号拡張されて減算される。つまり、被乗数を8倍した"0101000"が符号拡張されて"00101000"となり、その2の補数"11011000"が加算される。そして、演算結果は"11100010"となる。換言すれば十進法の $(-30) = (-2^7 + 2^6 + 2^5 + 2^1)$ が求まる。

#### 【0010】

また、定数加算法による乗数アルゴリズムは、乗数に含まれる1の値の数だけ被乗数の加算を行うものである。ここで、定数加算法による乗数アルゴリズムについて簡単に説明する。

#### 【0011】

図29および図30は、定数加算法の乗算アルゴリズムの演算処理フローを示すフローチャートである。まず、カウント値nが初期値である1に設定され(ステップSP1)、乗数の下位からn番目のビットが符号ビット、すなわち最上位ビット(MSB: Most Significant Bit)であるか否か判定される(ステップSP2)。ここで、乗数の下位からn番目のビットが符号ビットであれば、ステップSP6に進み、符号ビットでなければステップSP3に進む。ステップSP3では、乗数の下位からn番目のビットが"1"であるか否か判定される。ここでは、乗数の下位からn番目のビットが"1"であれば、被乗数の加算(ここでは、符号ビットは負論理、それ以外のビットは正論理の加算)が行われて(ステップSP4)、ステップSP5に進み、乗数の下位からn番目のビットが"1"でなければステップSP5に進む。また、ステップSP5では、被乗数が左(すなわち上位側)に1ビット分シフトされつつ、カウント値nが1加算されて、ステップSP2に進む。

#### 【0012】

また、ステップSP6では、乗数の下位からn番目のビットが"1"であるか否か判定される。ここでは、ビットが"1"であれば、被乗数の減算(但し、符号ビットは正論理、それ以外のビットは負論理の加算)が行われて(ステップSP7)、ステップSP8に進み、乗数の下位からn番目のビットが"1"でなければステップSP8に進む。ステップSP8では、図30で示す処理が行われることで、定数が算出されて、ステップSP1~SP7の処理によって導出された値にステップSP8で算出された定数が加算されて(ステップSP9)、本動作フローが終了される。なお、図30では、ステップSP1~SP7における加減算時に負論理であった項に1を代入するとともに、正論理であった項に0を代入して、加算を行い(ステップSP81)、その加算結果の2の補数を算出することで(ステップSP82)、定数が算出される。

#### 【0013】

図31は、十進法で $5 \times (-6)$ と表される計算を定数加算法の乗算アルゴリズムによって演算する例を説明するための図である。まず、上記ステップSP1~SP7において、図31(a)で示すような加算が行われて、加算結果"0101010"が得られる。また、上記ステップSP81において、図31(b)で示すように、加減算時に負論理であった項に1が代入されるとともに、正論理であった項に0が代入されて、加算が行われ、加算結果"1001000"が得られる。そして、上記ステップSP82において、上記ステップSP81で得られた加算結果"1001000"の2の補数が導出されて、図31(c)の2行目に記述される定数"10111000"が得られる。そして、図31(c)で示すように、上記ステップSP9において、上記ステップSP1~SP7で得られた加算結果0101010に、ステップSP8で得られた定数"10111000"が加算される。そして、この演算結果は"11100010"となる。つまり、十進法の $(-30) = (-2^7 + 2^6 + 2^5 + 2^1)$ が求まる。

#### 【0014】

なお、定数加算法による乗数アルゴリズムには、バリエーションとして、2の補数の定数加算法による乗数アルゴリズムがある。この乗数アルゴリズムについても簡単に説明する。

10

20

30

40

50

## 【0015】

図32および図33は、2の補数の定数加算法の乗算アルゴリズムの演算処理フローを示すフローチャートである。まず、乗数の2の補数を算出して仮乗数（仮乗数）とする（ステップST1）。そして、カウント値nが初期値である1に設定され（ステップST2）、仮乗数の下位からn番目のビットが符号ビットであるか否か判定される（ステップST3）。ここで、仮乗数の下位からn番目のビットが符号ビットであれば、ステップST7に進み、符号ビットでなければステップST4に進む。ステップST4では、仮乗数の下位からn番目のビットが"1"であるか否か判定される。ここでは、ビットが"1"であれば、被乗数の減算（ここでは、符号ビットは正論理、それ以外のビットは負論理の加算）が行われて（ステップST5）、ステップST6に進み、仮乗数の下位からn番目のビットが"1"でなければステップST6に進む。また、ステップST6では、被乗数が左（すなわち上位側）に1ビット分シフトされつつ、カウント値nが1加算されて、ステップST3に進む。

## 【0016】

また、ステップST7では、仮乗数の下位からn番目のビットが"1"であるか否か判定される。ここでは、仮乗数の下位からn番目のビットが"1"であれば、被乗数の加算（ここでは、符号ビットは負論理、それ以外のビットは正論理の加算）が行われて（ステップST8）、ステップST9に進み、仮乗数の下位からn番目のビットが"1"でなければステップST9に進む。ステップST9では、図33で示す処理が行われることで、定数が算出されて、ステップST1～ST8の処理によって導出された値にステップST9で算出される定数が加算されて（ステップST10）、本動作フローが終了される。なお、図33では、ステップST1～ST8における加減算時に負論理であった項に1を代入するとともに、正論理であった項に0を代入して、加算を行い（ステップST91）、その加算結果の2の補数を算出することで（ステップST92）、定数が算出される。

## 【0017】

図34は、十進法で $5 \times (-6)$ と表される計算を2の補数の定数加算法の乗算アルゴリズムによって演算する例を説明するための図である。まず、上記ステップST1において、図34(a)で2行目に示す乗数"1010"の2の補数"0110"が仮乗数として求められる。次に、上記ステップST2～ST8において、図34(a)で示すような加算が行われて、加算結果"001100"が得られる。また、上記ステップST91において、図34(b)で示すように、加減算時に負論理であった項に1を代入するとともに、正論理であった項に0を代入して、加算が行われ、加算結果"101010"が得られる。そして、上記ステップST92において、上記ステップST91で得られた加算結果"101010"の2の補数が導出されて、図34(c)の2行目に記述される定数"11010110"が得られる。そして、図34(c)で示すように、上記ステップST10において、上記ステップST2～ST8で得られた加算結果"001100"に、ステップST9で得られた定数"11010110"が加算される。そして、この演算結果は"11100010"となる。つまり、十進法の $(-30) = (-2^7 + 2^6 + 2^5 + 2^1)$ が求まる。

## 【0018】

【特許文献1】特開2007-60437号公報

【特許文献2】特開2002-229773号公報

【発明の開示】

【発明が解決しようとする課題】

## 【0019】

しかしながら、ブースの乗算アルゴリズムでは、乗数に"0101"が繰り返して出現する場合には、加減算の演算回数が多くなり、定数加算法による乗算アルゴリズムでは、乗数に"1"が数多く出現する場合には、加算の演算回数が多くなる。また、2の補数の定数加算法による乗算アルゴリズムでも、乗数の2の補数に"1"が数多く出現する場合には、加減算の演算回数が多くなる。そして、演算装置においては、加算および減算の最大回数に合わせて性能およびサイズが決定される。このため、より演算回数が少ない乗算アルゴ

リズムが求められる。

【0020】

本発明は、上記課題に鑑みてなされたものであり、乗算における加算および減算の最大回数を低減することで、演算装置の小型化および演算速度の向上を図ることができる技術を提供することを目的とする。

【課題を解決するための手段】

【0021】

上記の課題を解決するために、請求項1の発明は、二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、前記乗数を記憶する乗数記憶部と、前記乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うことを決定する決定部と、備え、前記加算基調の演算が、前記配列が下桁側から順に1、0となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に1、1となる場合に前記減算基調の演算に移行しつつ前記被乗数に係る減算を行う演算であり、前記減算基調の演算が、前記配列が下桁側から順に0、1となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に0、0となる場合に前記加算基調の演算に移行しつつ前記被乗数に係る加算を行う演算であることを特徴とする。

【0022】

また、請求項2の発明は、請求項1に記載の演算装置であって、前記被乗数を記憶する被乗数記憶部と、前記決定部による決定結果に応じた演算を行う演算部と、を更に備えることを特徴とする。

【0023】

また、請求項3の発明は、二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、前記被乗数を記憶する被乗数記憶部と、前記乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行う演算部と、を備え、前記加算基調の演算が、前記配列が下桁側から順に1、0となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に1、1となる場合に前記減算基調の演算に移行しつつ前記被乗数に係る減算を行う演算であり、前記減算基調の演算が、前記配列が下桁側から順に0、1となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に0、0となる場合に前記加算基調の演算に移行しつつ前記被乗数に係る加算を行う演算であることを特徴とする。

【0024】

また、請求項4の発明は、請求項2または請求項3に記載の演算装置であって、前記演算部が、前記被乗数の符号ビットを負論理で扱い且つその他のビットを正論理で扱うことで前記被乗数に係る加算を行い、前記被乗数の符号ビットを正論理で扱い且つその他のビットを負論理で扱うことで前記被乗数に係る減算を行うことで得られた演算結果に、所定の定数を加算することによって、前記被乗数と前記乗数との乗算結果を導出し、前記所定の定数が、前記被乗数に0を代入して、前記配列に応じて、前記加算基調の演算を行った後に、該加算基調の演算および前記減算基調の演算のうちの少なくとも一方の演算を行うことで得られる演算結果の2の補数であることを特徴とする。

【0025】

また、請求項5の発明は、請求項2または請求項3に記載の演算装置であって、前記演算部が、前記被乗数の符号ビットを負論理で扱い且つその他のビットを正論理で扱うことで前記被乗数に係る加算を行い、前記被乗数の符号ビットを正論理で扱い且つその他のビットを負論理で扱うことで前記被乗数に係る減算を行うことで得られた演算結果に、所定の定数を加算することによって、前記被乗数と前記乗数との乗算結果を導出し、前記所定の定数が、前記演算部によって前記加算および減算を行う際に負論理で扱われたビットに係る項に1を代入し、正論理で扱われたビットに係る項に0を代入した上で加算した結果の2の補数であることを特徴とする。



## 【0026】

また、請求項6の発明は、二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、前記乗数を記憶する乗数記憶部と、前記乗数におけるビットの数値の下桁側からの配列を認識して、前記配列が下桁側から順に0が連続した後に1、0となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に0が連続した後に1、1となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に1が連続した後に0、1となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に1が連続した後に0、0となる場合に前記被乗数に係る加算を行うことを決定する決定部と、を備えることを特徴とする。

## 【0027】

また、請求項7の発明は、請求項6に記載の演算装置であって、前記被乗数を記憶する被乗数記憶部と、前記決定部による決定結果に応じた演算を行う演算部と、を更に備えることを特徴とする。

## 【0028】

また、請求項8の発明は、二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算装置であって、前記被乗数を記憶する被乗数記憶部と、前記乗数におけるビットの数値の配列が下桁側から順に0が連続した後に1、0となる場合に前記被乗数に係る加算を行い、前記配列が下桁側から順に0が連続した後に1、1となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に1が連続した後に0、1となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に1が連続した後に0、0となる場合に前記被乗数に係る加算を行う演算部と、を備えることを特徴とする。

## 【0029】

また、請求項9の発明は、請求項7または請求項8に記載の演算装置であって、前記演算部が、前記被乗数の符号ビットを負論理で扱い且つその他のビットを正論理で扱うことで前記被乗数に係る加算を行い、前記被乗数の符号ビットを正論理で扱い且つその他のビットを負論理で扱うことで前記被乗数に係る減算を行うことで得られた演算結果に、所定の定数を加算することによって、前記被乗数と前記乗数との乗算結果を導出し、前記所定の定数が、前記演算部によって前記加算および減算を行う際に負論理で扱われたビットに係る項に1を代入し、正論理で扱われたビットに係る項に0を代入した上で加算した結果の2の補数であることを特徴とする。

## 【0030】

また、請求項10の発明は、請求項2、請求項3、請求項7、及び請求項8の何れかに記載の演算装置であって、前記演算部が、前記被乗数の符号拡張を行いつつ前記被乗数に係る加算および減算を行うことで、前記被乗数と前記乗数との乗算結果を導出することを特徴とする。

## 【0031】

また、請求項11の発明は、請求項1から請求項10の何れかに記載の演算装置を用いて入力画像信号を表示用画像信号に変換する変換部と、前記表示用画像信号に基づいて画像を表示する表示部と、を備えることを特徴とする。

## 【0032】

また、請求項12の発明は、請求項11に記載の画像表示装置であって、前記変換部が、明度および色差を示す信号を所定のルールに従って各色の階調を示す信号に変換するための乗算に、請求項1から請求項10の何れかに記載の演算装置を用いることを特徴とする。

## 【0033】

また、請求項13の発明は、演算装置において二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算方法であって、(a)加算基調の演算を行うステップと、(b)前記(a)ステップの後に、前記乗数におけるビットの数値の下桁側からの配列に応じて、前記加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うステップと、を備え、前記加算基調の演算が、前記配列が下桁側から順に1、0となる場合に前

10

20

30

40

50

記被乗数に係る加算を行い、前記配列が下桁側から順に 1、1 となる場合に前記減算基調の演算に移行しつつ前記被乗数に係る減算を行う演算であり、前記減算基調の演算が、前記配列が下桁側から順に 0、1 となる場合に前記被乗数に係る減算を行い、前記配列が下桁側から順に 0、0 となる場合に前記加算基調の演算に移行しつつ前記被乗数に係る加算を行う演算であることを特徴とする。

【0034】

また、請求項 14 の発明は、演算装置において二進法でそれぞれ表現される被乗数と乗数との乗算を行う演算方法であって、(a)前記乗数におけるビットの数値の配列が下桁側から順に 0 が連続した後に 1、0 となる場合に前記被乗数に係る加算を行うステップと、(b)前記配列が下桁側から順に 0 が連続した後に 1、1 となる場合に前記被乗数に係る減算を行うステップと、(c)前記配列が下桁側から順に 1 が連続した後に 0、1 となる場合に前記被乗数に係る減算を行うステップと、(d)前記配列が下桁側から順に 1 が連続した後に 0、0 となる場合に前記被乗数に係る加算を行うステップと、を備えることを特徴とする。

【発明の効果】

【0035】

請求項 1 から請求項 14 の何れに記載の発明によっても、乗算における加算および減算の最大回数が低減されるため、演算装置の小型化および演算速度の向上を図ることができる。

【0036】

請求項 4、請求項 5、および請求項 9 の何れに記載の発明によっても、被乗数の符号拡張を行うことなく、乗算を行うことができるため、演算部の構成の簡略化を図ることができる。

【0037】

請求項 10 に記載の発明によれば、演算の簡略化を図ることができる。

【0038】

請求項 11 および請求項 12 の何れに記載の発明によっても、入力画像信号から表示用信号に変換するための構成の簡略化と演算速度の高速化とが容易に図られるため、画像表示装置の小型化および製造コストの低減を図ることができる。

【発明を実施するための最良の形態】

【0039】

以下、本発明の実施形態を図面に基づいて説明する。

【0040】

＜演算装置の構成＞

図 1 は、本発明の実施形態に係る演算装置 1 の機能的な構成を示す機能ブロック図である。演算装置 1 は、二進法でそれぞれ表現される変数（具体的には、被乗数と乗数）の乗算を行うものであり、シフトレジスタ 2、符号拡張・シフトレジスタ 3、制御回路部 4、および演算回路部 5 を備える。

【0041】

シフトレジスタ 2 は、本発明の被乗数記憶部に相当するものであり、二進法で表現された被乗数のデータの入力に応じて、該被乗数のデータ、すなわちビット列を記憶する。このシフトレジスタ 2 は、制御回路部 4 からのシフト制御信号に応答して、記憶している被乗数のデータの桁をシフトする。

【0042】

符号拡張・シフトレジスタ 3 は、本発明の乗数記憶部に相当するものであり、二進法で表現された乗数のデータの入力に応じて、該乗数を符号拡張した乗数（以下「符号拡張乗数」とも称する）を生成し、該符号拡張乗数を記憶する。なお、ここで言う「符号拡張」とは、符号付きのデータをビット長の大きいデータに変換する際に、値を変えないようにビットを補ってデータを拡張することである。また、この符号拡張・シフトレジスタ 3 は、制御回路部 4 からのシフト制御信号に応答して、記憶している被乗数のデータの桁をシ

フトする。

#### 【0043】

なお、当該実施形態においては、乗数を符号拡張した「符号拡張乗数」を用いているが、符号拡張を行っていない乗数を用い、当該乗数を乗数記憶部に記憶させる構造に応用することもできる。

#### 【0044】

制御回路部4は、例えば、論理回路などによって構成され、符号拡張乗数のビットのパターンの認識に応じて、シフトレジスタ2および符号拡張・シフトレジスタ3へのシフト制御信号の出力を制御するとともに、演算回路部5における演算を制御する。具体的には、この制御回路部4は、符号拡張・シフトレジスタ3に記憶される符号拡張乗数におけるビットのパターンを認識し、その認識結果に応じて、被乗数に係る加算を指示する信号（以下「加算信号」とも称する）または被乗数に係る減算を指示する信号（以下「減算信号」とも称する）を演算回路部5に対して出力する。より詳細には、制御回路部4は、符号拡張乗数におけるビットの数値の下桁側からの配列を認識し、その配列の認識結果に応じた演算を順次に行うことを決定して、その決定に応じた加算信号および減算信号のうちの少なくとも一方の信号を順次に出力量する。なお、ここで決定される演算には、加算基調の演算と減算基調の演算とがあり、まず、加算基調の演算が行われた後に、加算基調の演算および減算基調の演算のうちの少なくとも一方の演算が順次に行われることが決定される。「加算基調の演算」および「減算基調の演算」の演算内容については後述する。

#### 【0045】

演算回路部5は、例えば、論理回路などによって構成され、制御回路部4による決定結果に応じて、加算基調の演算および減算基調の演算を行う。具体的には、制御回路部4から演算回路部5に入力される加算信号に応答して、シフトレジスタ2から被乗数のデータを読み出して該被乗数のデータに係る加算を行い、制御回路部4から演算回路部5に入力される減算信号に応答して、シフトレジスタ2から被乗数のデータを読み出して該被乗数のデータに係る減算を行う。そして、演算回路部5において、被乗数の桁を順次に上位側にシフトさせつつ、順次に被乗数の加減算を行うことにより、被乗数と乗数との乗算の演算結果を示すデータ（以下「演算結果データ」とも称する）が導出され、該演算結果データが演算回路部5から出力される。

#### 【0046】

なお、当該実施形態においては、被乗数をシフトレジスタ2で左にシフトすることによって倍数を作り、演算回路部5で加減算する構造となっているが、当該構造に限定されない。例えば、被乗数のデータを記憶するレジスタを、被乗数のビット列をシフトしないレジスタとして、演算回路部に設けられたシフトレジスタにおいて加減算の結果のビット列を右にシフトさせることで、被乗数のデータを相対的に左にシフトしても良い。この変形例に係る演算装置1aの機能的な構成を示す機能ブロック図を図2に例示する。図2では、図1で示した演算装置1と同様な構成については同じ符号が付されている。演算装置1aでは、演算装置1と比較して、シフトレジスタ2がビット列のシフトを行わないレジスタ2aに変更され、制御回路部4がシフト制御信号の出力先が演算回路部5aとされた制御回路部4aに変更され、演算回路部5がシフトレジスタを含む演算回路部5aに変更されている。そして、演算回路部5aが、制御回路部4aからのシフト制御信号に応じて加減算の結果を示すビット列をシフトしつつ、レジスタ2aから被乗数のデータを読み込んで、加算信号および減算信号に応じて被乗数の加減算を行う。当該構成においては、演算に必要なビットの記憶場所が固定されるので、回路サイズの縮小および動作速度の向上を図ることができる。

#### 【0047】

##### <演算装置における演算処理フロー>

図3から図5は、演算装置1における演算処理フローを示すフローチャートである。本演算処理フローは、演算装置1への被乗数および乗数のデータの入力に応答して開始される。

## 【0048】

ステップS1では、符号拡張・シフトレジスタ3により、乗数について1ビット分の符号拡張が行われ、乗数のデータが1ビット増加される。このとき、符号拡張された乗数（符号拡張乗数）のデータが符号拡張・シフトレジスタ3に記憶される。

## 【0049】

ステップS2では、制御回路部4により、符号拡張乗数の数値の認識対象となるビットの桁を特定するためのカウント値nが1に設定される。

## 【0050】

ステップS3では、制御回路部4により、符号拡張乗数の全ビットに係る数値が認識されたか否か判定される。ここでは、全ビットに係る数値が認識されていなければ、ステップS4に進み、全ビットに係る数値が認識されていれば、図5のステップS31に進む。

10

## 【0051】

ステップS4では、制御回路部4により、符号拡張乗数の最も下位の桁（最下桁）からn番目およびn+1番目のビットの数値が認識される。

## 【0052】

ステップS5では、制御回路部4により、符号拡張乗数の最下桁からn番目のビットの数値が1であるか否か判定される。ここでは、符号拡張乗数の最下桁からn番目のビットの数値が1であれば、ステップS6に進み、符号拡張乗数の最下桁からn番目のビットの数値が1でなければ、ステップS7に進む。

## 【0053】

ステップS6では、制御回路部4により、符号拡張乗数の最下桁からn+1番目のビットの数値が1であるか否か判定される。ここでは、n+1番目のビットの数値が1であれば、ステップS8に進み、n+1番目のビットの数値が1でなければ、ステップS10に進む。

20

## 【0054】

ステップS7では、制御回路部4により、カウント値nが1増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが1ビット分左にシフトされる。つまり、被乗数のデータが1桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張乗数のデータが1ビット分右にシフトされる。つまり、符号拡張乗数のデータが1桁下位側にシフトされる。そして、ステップS7の処理が終了すると、ステップS3に進む。

30

## 【0055】

ステップS8では、制御回路部4から減算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数のデータに係る減算が行われる。具体的には、被乗数の符号ビットの数値は正論理、その他のビットの数値は負論理で加算される。つまり、被乗数の符号ビットの数値はそのまま加算され、被乗数のその他のビットの数値は反転された上で加算される。

## 【0056】

ステップS9では、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張乗数のデータが2ビット分右にシフトされる。つまり、符号拡張乗数のデータが2桁下位側にシフトされる。そして、ステップS9の処理が終了すると、図4のステップS21に進む。

40

## 【0057】

ステップS10では、制御回路部4から加算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数のデータに係る加算が行われる。具体的には、被乗数の符号ビットの数値は負論理、その他のビットの数値は正論理で加算される。つまり、被乗数の符号ビットの数値は反転されて加算され、被乗数のその他のビットの数値はそのまま加算される。

50

## 【0058】

ステップS11では、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張乗数のデータが2ビット分右にシフトされる。つまり、符号拡張乗数のデータが2桁下位側にシフトされる。そして、ステップS11の処理が終了すると、ステップS3に進む。

## 【0059】

図4のステップS21では、図3のステップS3と同様に、制御回路部4により、符号拡張乗数の全ビットに係る数値が認識されたか否か判定される。ここでは、全ビットに係る数値が認識されていないければ、ステップS22に進み、全ビットに係る数値が認識されていれば、図5のステップS31に進む。

10

## 【0060】

ステップS22では、制御回路部4により、符号拡張乗数の最下桁からn番目およびn+1番目のビットの数値が認識される。

## 【0061】

ステップS23では、制御回路部4により、符号拡張乗数の最下桁からn番目のビットの数値が0であるか否か判定される。ここでは、符号拡張乗数の最下桁からn番目のビットの数値が0であれば、ステップS24に進み、符号拡張乗数の最下桁からn番目のビットの数値が0でなければ、ステップS25に進む。

20

## 【0062】

ステップS24では、制御回路部4により、符号拡張乗数の最下桁からn+1番目のビットの数値が0であるか否か判定される。ここでは、符号拡張乗数の最下桁からn+1番目のビットの数値が0であれば、ステップS26に進み、符号拡張乗数の最下桁からn+1番目のビットの数値が0でなければ、ステップS28に進む。

## 【0063】

ステップS25では、図3のステップS7と同様に、制御回路部4により、カウント値nが1増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが1ビット分左にシフトされる。つまり、被乗数のデータが1桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張乗数のデータが1ビット分右にシフトされる。つまり、符号拡張乗数のデータが1桁下位側にシフトされる。そして、ステップS25の処理が終了すると、ステップS21に進む。

30

## 【0064】

ステップS26では、図3のステップS10と同様に、制御回路部4から加算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数のデータに係る加算が行われる。具体的には、被乗数の符号ビットの数値は負論理、その他のビットの数値は正論理で加算される。つまり、被乗数の符号ビットの数値は反転されて加算され、被乗数のその他のビットの数値はそのまま加算される。

## 【0065】

ステップS27では、図3のステップS11と同様に、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張乗数のデータが2ビット分右にシフトされる。つまり、符号拡張乗数のデータが2桁下位側にシフトされる。そして、ステップS27の処理が終了すると、図3のステップS3に進む。

40

## 【0066】

ステップS28では、図3のステップS8と同様に、制御回路部4から減算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数のデー

50

タに係る減算が行われる。具体的には、被乗数の符号ビットの数値は正論理、その他のビットの数値は負論理で加算される。つまり、被乗数の符号ビットの数値はそのまま加算され、被乗数のその他のビットの数値は反転された上で加算される。

#### 【0067】

ステップS29では、図3のステップS9と同様に、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張乗数のデータが2ビット分右にシフトされる。つまり、符号拡張乗数のデータが2桁下位側にシフトされる。そして、ステップS29の処理が終了すると、ステップS21に進む。

10

#### 【0068】

図5のステップS31では、制御回路部4および演算回路部5により、図3のステップS8、S10、および図4のステップS26、S28で加減算された際に負論理で扱われたビットの項に1が代入され、正論理で扱われたビットの項に0が代入された上で加算されることで、オフセット値が算出される。なお、被乗数に0を代入して、ステップS1～S29の処理を行うことでオフセット値を算出しても良い。このオフセット値は、被乗数が0になった場合には、被乗数と乗数との乗算結果が0となるべきところ、演算の誤差によって生じる0からの値のズレ（ズレ値）を示す。

#### 【0069】

20

ステップS32では、制御回路部4および演算回路部5により、ステップS31で算出されたオフセット値の2の補数が所定の定数として算出される。

#### 【0070】

ステップS33では、図3および図4のステップS1～S29における順次の加減算によって得られた値に、ステップS32で算出された所定の定数が加算されることで、被乗数と乗数との乗算結果が求められて、本演算処理フローが終了される。ステップS33では、被乗数に0を代入して被乗数と乗数との乗算結果が0からずれる値（ズレ値）を相殺することを目的として、所定の定数が加算される。

#### 【0071】

図3から図5で示す演算処理フローでは、主に、加算基調の演算、減算基調の演算、および所定の定数の加算が行われる。図3のステップS3～S11の演算処理が加算基調の演算に相当し、図4のステップS21～S29で示される演算処理が減算基調の演算に相当し、図5のステップS31～S33の演算処理が所定の定数の加算に相当する。そして、図3で示すように、演算装置1における被乗数と乗数との乗算では、まず、加算基調の演算から開始される。

30

#### 【0072】

具体的には、加算基調の演算は、符号拡張乗数におけるビットの数値の下桁側からの配列において「0」が連続して出現する間に「1」が単独で出現すると、被乗数の加算が行われる加算を基調とする演算である。より詳細には、加算基調の演算では、符号拡張乗数におけるビットの数値の下桁側からの配列において、「0」が連続している場合には被乗数の加算も減算も行われず、下桁側から順に見て、ビットの数値に「1」が出現し且つ下桁側からのビットの数値の配列が「1、0」である場合には被乗数の加算が行われ、ビットの数値に「1」が出現し且つ下桁側からのビットの数値の配列が「1、1」である場合には減算基調の演算に移行されつつ被乗数の減算が行われる。つまり、「1」が連続するパターンが出現するまで、「1」が単独して出現すれば、被乗数の加算が行われ、「1」が連続するパターンが出現すれば、減算基調の演算への移行が行われる。

40

#### 【0073】

また、減算基調の演算は、符号拡張乗数におけるビットの数値の下桁側からの配列において、「1」が連続して出現する間に「0」が単独で出現すると、被乗数の減算が行われる減算を基調とする演算である。より詳細には、減算基調の演算では、符号拡張乗数にお

50

けるビットの数値の下桁側からの配列において、「1」が連続している場合には被乗数の加算も減算も行われず、下桁側から順に見て、ビットの数値に「0」が出現し且つ下桁側からのビットの数値の配列が「0、1」である場合には被乗数の減算が行われ、ビットの数値に「0」が出現し且つ下桁側からのビットの数値の配列が「0、0」である場合には加算基調の演算に移行されつつ被乗数の加算が行われる。つまり、「0」が連続するパターンが出現するまで、「0」が単独して出現すれば、被乗数の減算が行われ、「0」が連続するパターンが出現すれば、加算基調の演算への移行が行われる。

#### 【0074】

換言すれば、制御回路部4は、符号拡張乗数におけるビットの数値の下桁側からの配列を認識して、該配列が下桁側から順に0が連続した後に1、0となる場合に被乗数に係る加算を行い、該配列が下桁側から順に0が連続した後に1、1となる場合に被乗数に係る減算を行うことを決定する。また、制御回路部4は、該配列が下桁側から順に1が連続した後に0、1となる場合に被乗数に係る減算を行い、該配列が下桁側から順に1が連続した後に0、0となる場合に被乗数に係る加算を行うことを決定する。

#### 【0075】

##### <演算装置における演算例>

図6は、演算装置1における演算例を示す図である。図6では、十進法で表現された「 $5 \times (-6)$ 」の乗算を行う例が示されている。図6(a)で示すように、被乗数に相当する十進法の「5」は、二進法の4ビット整数表記では「0101」であり、乗数に相当する十進法の「-6」は、二進法の4ビット整数表記では「1010」である。そして、図6(a)で示すように、図3および図4のステップS1～S29における加減算によって、二進法の7ビット整数表記の「0101010」が得られる。また、図6(b)で示すように、図5のステップS31における演算により、二進法の7ビット整数表記のオフセット値「1001000」が算出される。そして、図6(c)で示すように、図3および図4のステップS1～S29における加減算によって得られた二進法の7ビット整数表記の「0101010」に、オフセット値の2の補数「10111000」が加算されることで、被乗数と乗数との乗算結果「11100010」が得られる。この二進法の8ビット整数表記の「11100010」は、十進法では「 $-30 (= -2^7 + 2^6 + 2^5 + 2^1)$ 」であり、十進法で表現された「 $5 \times (-6)$ 」の乗算が正しく行われていることが分かる。

#### 【0076】

##### <加減算の決定方法のバリエーション>

上記実施形態に係る演算装置1では、乗数をそのまま符号拡張して被乗数に係る加減算の決定に利用したが、これに限られない。例えば、乗数の2の補数を算出し、この値を仮の乗数として被乗数に係る加減算の決定に利用するようにしても良い。以下では、上記実施形態のようにそのまま符号拡張した乗数を用いて被乗数に係る加減算を決定する乗算アルゴリズムを「WS法の乗算アルゴリズム」と称し、乗数の2の補数を符号拡張した値を用いて被乗数に係る加減算を決定する乗算アルゴリズムを「2の補数のWS法の乗算アルゴリズム」と称する。なお、WS法の乗算アルゴリズムと、2の補数のWS法の乗算アルゴリズムとは、加減算の決定方法が異なるが、結果的に被乗数に係る加減算の内容は同一となる。ここで、2の補数のWS法の乗算アルゴリズムについて説明する。

#### 【0077】

図7から図9は、演算装置1において、2の補数のWS法の乗算アルゴリズムを採用した場合の演算処理フローを示すフローチャートである。本演算処理フローは、演算装置1への被乗数および乗数のデータの入力に応答して開始される。

#### 【0078】

ステップS101では、図示を省略する演算回路により、乗数の2の補数が算出され、この算出された値を仮の乗数（仮乗数）として、該仮乗数が符号拡張・シフトレジスタ3に入力される。

#### 【0079】

ステップS102では、符号拡張・シフトレジスタ3により、仮乗数について1ビット

分の符号拡張が行われ、仮乗数のデータが1ビット増加される。このとき、符号拡張された仮乗数（符号拡張仮乗数）のデータが符号拡張・シフトレジスタ3に記憶される。

【0080】

ステップS103では、制御回路部4により、符号拡張乗数の数値の認識対象となるビットの桁を特定するためのカウント値nが1に設定される。

【0081】

ステップS104では、制御回路部4により、符号拡張仮乗数の全ビットに係る数値が認識されたか否か判定される。ここでは、全ビットに係る数値が認識されていなければ、ステップS105に進み、全ビットに係る数値が認識されていれば、図9のステップS131に進む。

10

【0082】

ステップS105では、制御回路部4により、符号拡張仮乗数の最下桁からn番目およびn+1番目のビットの数値が認識される。

【0083】

ステップS106では、制御回路部4により、符号拡張仮乗数の最下桁からn番目のビットの数値が1であるか否か判定される。ここでは、符号拡張仮乗数の最下桁からn番目のビットの数値が1であれば、ステップS107に進み、符号拡張仮乗数の最下桁からn番目のビットの数値が1でなければ、ステップS108に進む。

【0084】

ステップS107では、制御回路部4により、符号拡張仮乗数の最下桁からn+1番目のビットの数値が1であるか否か判定される。ここでは、符号拡張仮乗数の最下桁からn+1番目のビットの数値が1であれば、ステップS109に進み、符号拡張仮乗数の最下桁からn+1番目のビットの数値が1でなければ、ステップS111に進む。

20

【0085】

ステップS108では、制御回路部4により、カウント値nが1つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが1ビット分左にシフトされる。つまり、被乗数のデータが1桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張仮乗数のデータが1ビット分右にシフトされる。つまり、符号拡張仮乗数のデータが1桁下位側にシフトされる。そして、ステップS108の処理が終了されると、ステップS104に進む。

30

【0086】

ステップS109では、制御回路部4から加算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数のデータに係る加算が行われる。具体的には、被乗数の符号ビットの数値は負論理、その他のビットの数値は正論理で加算される。つまり、被乗数の符号ビットの数値は反転されて加算され、被乗数のその他のビットの数値はそのまま加算される。

【0087】

ステップS110では、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張仮乗数のデータが2ビット分右にシフトされる。つまり、符号拡張仮乗数のデータが2桁下位側にシフトされる。そして、ステップS110の処理が終了すると、図8のステップS121に進む。

40

【0088】

ステップS111では、制御回路部4から減算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数のデータに係る減算が行われる。具体的には、被乗数の符号ビットの数値は正論理、その他のビットの数値は負論理で加算される。つまり、被乗数の符号ビットの数値はそのまま加算され、被乗数のその他のビット

50



の数値は反転された上で加算される。

【0089】

ステップS112では、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張仮乗数のデータが2ビット分右にシフトされる。つまり、符号拡張仮乗数のデータが2桁下位側にシフトされる。そして、ステップS112の処理が終了すると、ステップS104に進む。

【0090】

図8のステップS121では、図7のステップS104と同様に、制御回路部4により、符号拡張仮乗数の全ビットに係る数値が認識されたか否か判定される。ここでは、全ビットに係る数値が認識されていないければ、ステップS122に進み、全ビットに係る数値が認識されていれば、図9のステップS131に進む。

10

【0091】

ステップS122では、制御回路部4により、符号拡張仮乗数の最下桁からn番目およびn+1番目のビットの数値が認識される。

【0092】

ステップS123では、制御回路部4により、符号拡張仮乗数の最下桁からn番目のビットの数値が0であるか否か判定される。ここでは、符号拡張仮乗数の最下桁からn番目のビットの数値が0であれば、ステップS124に進み、符号拡張仮乗数の最下桁からn番目のビットの数値が0でなければ、ステップS125に進む。

20

【0093】

ステップS124では、制御回路部4により、符号拡張仮乗数の最下桁からn+1番目のビットの数値が0であるか否か判定される。ここでは、符号拡張仮乗数の最下桁からn+1番目のビットの数値が0であれば、ステップS126に進み、符号拡張仮乗数の最下桁からn+1番目のビットの数値が0でなければ、ステップS128に進む。

【0094】

ステップS125では、図7のステップS108と同様に、制御回路部4により、カウント値nが1つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが1ビット分左にシフトされる。つまり、被乗数のデータが1桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張仮乗数のデータが1ビット分右にシフトされる。つまり、符号拡張仮乗数のデータが1桁下位側にシフトされる。

30

【0095】

ステップS126では、図7のステップS111と同様に、制御回路部4から減算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数のデータに係る減算が行われる。具体的には、被乗数の符号ビットの数値は正論理、その他のビットの数値は負論理で加算される。つまり、被乗数の符号ビットの数値はそのまま加算され、被乗数のその他のビットの数値は反転された上で加算される。

【0096】

40

ステップS127では、図7のステップS112と同様に、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張仮乗数のデータが2ビット分右にシフトされる。つまり、符号拡張仮乗数のデータが2桁下位側にシフトされる。そして、ステップS127の処理が終了すると、図7のステップS104に進む。

【0097】

ステップS128では、図7のステップS109と同様に、制御回路部4から加算信号が演算回路部5に出力され、演算回路部5により、シフトレジスタ2に記憶される被乗数

50

のデータに係る加算が行われる。具体的には、被乗数の符号ビットの数値は負論理、その他のビットの数値は正論理で加算される。つまり、被乗数の符号ビットの数値は反転されて加算され、被乗数のその他のビットの数値はそのまま加算される。

#### 【0098】

ステップS129では、図7のステップS110と同様に、制御回路部4により、カウント値nが2つ増加されるとともに、制御回路部4からシフト制御信号が出力されて、シフトレジスタ2に記憶される被乗数のデータが2ビット分左にシフトされる。つまり、被乗数のデータが2桁上位側にシフトされる。また、このとき、符号拡張・シフトレジスタ3に記憶される符号拡張仮乗数のデータが2ビット分右にシフトされる。つまり、符号拡張仮乗数のデータが2桁下位側にシフトされる。そして、ステップS129の処理が終了すると、ステップS121に進む。

10

#### 【0099】

図9のステップS131では、図5のステップS31と同様に、制御回路部4および演算回路部5により、図7のステップS109、S111、および図8のステップS126、S128で加減算された際に負論理で扱われたビットの項に1が代入され、正論理で扱われたビットの項に0が代入された上で加算されることで、オフセット値が算出される。

#### 【0100】

ステップS132では、制御回路部4および演算回路部5により、ステップS131で算出されたオフセット値の2の補数が所定の定数として算出される。

#### 【0101】

ステップS133では、図7および図8のステップS101～S129における順次の加減算によって得られた値に、ステップS132で算出された所定の定数が加算されることで、被乗数と乗数との乗算結果が求められて、本演算処理フローが終了される。

20

#### 【0102】

##### <従来技術との比較>

図10は、演算装置1における被乗数に係る加減算の回数と、従来技術における被乗数に係る加減算の回数とを比較するための図である。図10では、二進法で表現された乗数が26ビットの「01011010100000100111100110」である場合に、被乗数と乗数との乗算を行う際に、被乗数の加減算が行われる桁、つまり被乗数の加減算の回数が示されている。具体的には、図10(a)がブースの乗算アルゴリズムを用いた場合に被乗数の加減算が行われる桁を示し、図10(b)が定数加算法の乗算アルゴリズムを用いた場合に被乗数の加減算が行われる桁を示し、図10(c)が2の補数の定数加算法の乗算アルゴリズムを用いた場合に被乗数の加減算が行われる桁を示し、図10(d)がWS法の乗算アルゴリズムを用いた場合に被乗数の加減算が行われる桁を示し、図10(e)が2の補数のWS法の乗算アルゴリズムを用いた場合に被乗数の加減算が行われる桁を示している。なお、図10では、被乗数に係る加算が行われる桁の数値が太線A d dで囲まれ、被乗数に係る減算が行われる桁の数値が細線S u bで囲まれている。

30

#### 【0103】

図10(a)で示すように、ブースの乗算アルゴリズムを用いた場合には、合計14回の被乗数に係る加減算（7回の被乗数に係る加算、および7回の被乗数に係る減算）が行われる。また、図10(b)で示すように、定数加算法の乗算アルゴリズムを用いた場合には、12回の被乗数に係る加算が行われる。また、図10(c)で示すように、2の補数の定数加算法の乗算アルゴリズムを用いた場合には、合計14回の被乗数に係る加減算（1回の被乗数に係る加算、および13回の被乗数に係る減算）が行われる。これに対して、図10(d)、(e)で示すように、WS法の乗算アルゴリズムおよび2の補数のWS法の乗算アルゴリズムを用いた場合には、合計10回の被乗数に係る加減算（6回の被乗数に係る加算、および4回の被乗数に係る減算）が行われる。したがって、従来技術と比較して、WS法の乗算アルゴリズムおよび2の補数のWS法の乗算アルゴリズムを用いた場合には、被乗数に係る加減算の回数が低減される。

40

#### 【0104】

50

ここで、二進法で表現される $N$ ビット（ $N$ は2以上の自然数）の乗数と被乗数とを乗算する場合について、被乗数に係る加減算の最大回数を考える。ブースの乗算アルゴリズムを用いる場合、仮に乗数を構成するビットの数値の配列が1と0とが全長に渡って交互に並ぶものとなると、被乗数に係る加減算の回数が最大回数である $(N-1)$ 回となる。また、定数加算法の乗算アルゴリズムを用いる場合、仮に乗数を構成するビットの数値の配列が1が全長に渡って並ぶものとなると、被乗数に係る加減算の回数が最大回数である $N$ 回となる。更に、2の補数の定数加算法の乗算アルゴリズムを用いる場合、仮に乗数の2の補数を構成するビットの数値の配列が1が全長に渡って並ぶものとなると、被乗数に係る加減算の回数が最大回数である $N$ 回となる。

#### 【0105】

これに対して、WS法の乗算アルゴリズムを用いる場合には、仮に乗数を構成するビットの数値の配列が1と0とが全長に渡って交互に並ぶものとなると、 $N$ が偶数の場合には、被乗数に係る加減算の回数が最大回数である $N/2$ 回となり、 $N$ が奇数の場合には、被乗数に係る加減算の回数が最大回数である $(N+1)/2$ 回となる。また、2の補数のWS法の乗算アルゴリズムを用いる場合にも、仮に乗数の2の補数を構成するビットの数値の配列が1と0とが全長に渡って交互に並ぶものとなると、 $N$ が偶数の場合には、被乗数に係る加減算の回数が最大回数である $N/2$ 回となり、 $N$ が奇数の場合には、被乗数に係る加減算の回数が最大回数である $(N+1)/2$ 回となる。

#### 【0106】

したがって、乗数が4ビット以上のものであれば、ブースの乗算アルゴリズム、定数加算法の乗算アルゴリズム、および2の補数の定数加算法の乗算アルゴリズムを用いる従来技術と比べて、WS法の乗算アルゴリズムおよび2の補数のWS法の乗算アルゴリズムを用いる場合には、乗数と被乗数とを乗算する際における被乗数に係る加減算の最大回数が相対的に少なくなる。そして、演算回路部5の構成や性能が、被乗数に係る加減算の最大回数に合わせたものとなることを考慮すると、WS法の乗算アルゴリズムおよび2の補数のWS法の乗算アルゴリズムを採用することで、従来技術と比較して、乗算における加算および減算の最大回数が低減されるため、演算装置1の小型化および演算速度の向上を図ることができる。このような効果は、乗数のビット数が増える程、顕著となる。

#### 【0107】

図11は、二進法で表現された乗数が図10で示すような26ビットの「0101101010000100111100110」である場合に、被乗数に係る加減算および所定の定数の加算を行う演算態様を示すイメージ図である。図11では、被乗数の加算に係るビット列Addと、被乗数の減算に係るビット列Subと、所定の定数の加算に係るビット列Constとが模式的に示されており、ビット列Add, Sub, Constが相互に加算されることで、被乗数と乗数との乗算結果が得られる。

#### 【0108】

なお、以上では、被乗数および乗数の双方が変数である場合にも被乗数と乗数との乗算が可能な構成を示して説明したが、これに限られない。例えば、乗数が既知の定数である場合には、予め乗数のビットの数値の配列を解析して、被乗数の加減算を行う桁、ならびに加算するための所定の定数を求めておくことができる。そして、乗算を実際に行う際には、乗数のビットを解析することなく、シフトレジスタにおいて被乗数のデータを決められた桁までシフトしつつ該被乗数に係る加算または減算を順次に行うとともに、所定の定数を加算するようにすれば良い。このような構成を採用することで、例えば、演算装置1から符号拡張・シフトレジスタ3を取り除き、制御回路部4および演算回路部5の構成の簡略化を図った演算回路を実現することができる。

#### 【0109】

＜WS法の乗算アルゴリズムの画像表示装置への応用＞

図12は、ビデオカメラ10、テレビ20、および画像表示装置30を備えて構成される映像システムを例示する図である。ビデオカメラ10は、NTSCの規格に基づく画像信号（以下「NTSC信号」と称する）を取得して、該NTSC信号をテレビ20および

10

20

30

40

50

画像表示装置 30 に提供する。テレビ 20 は、アナログテレビとして構成され、NTSC 信号をそのまま利用して、該 NTSC 信号に基づく動画を表示する。一方、画像表示装置 30 は、NTSC 信号から、赤(R)色、緑(G)色、青(B)色の 3 原色の画像信号（以下「RGB 画像信号」と称する）に変換した上で、該 RGB 画像信号に基づく動画を表示する。この画像表示装置 30 では、NTSC 信号から RGB 画像信号を生成する際に、上述した WS 法の乗算アルゴリズムを利用する。以下、画像表示装置 30 の構成について説明する。

#### 【0110】

##### ＜画像表示装置の構成＞

図 13 は、画像表示装置 30 の機能構成を示すブロック図である。画像表示装置 30 は、信号変換部 31、RGB 変換部 32、タイミング制御部 33、表示パネル DP、X ドライバ Xd、および Y ドライバ Yd を備える。

10

#### 【0111】

信号変換部 31 は、NTSC 信号を受け付け、アナログ動画信号である NTSC 信号を所定の規格（例えば、ITU-R BT. 601）で規定されたフォーマットに沿ってデジタル信号に変換し、該デジタル信号の各フレームを構成する各画素の信号（画素信号）について、いわゆる YC 分離（輝度信号と色差信号とを高精度に分離する技術）を行う。そして、信号変換部 31 は、YC 分離によって得られる輝度信号である Y のデータと、色差信号である Cr, Cb のデータとを出力する。

#### 【0112】

RGB 変換部 32 は、上式(1)～(3)で示される所定の変換式に沿って、各フレームの画素信号について、入力画像信号である Y, Cr, Cb のデータを表示用画像信号である R, G, B のデータ（RGB 画像信号）に変換する。図 14 は、RGB 変換部 32 の構成を例示する図である。正数を示す Y のデータが、上式(1)～(3)の演算を行う回路に供され、整数を示す Cr のデータが、上式(1), (2)の演算を行う回路に供され、整数を示す Cb のデータが、上式(2), (3)の演算を行う回路に供される。この RGB 変換部 32 では、上式(1)～(3)に沿った演算に上述した WS 法の乗算アルゴリズムを利用する。この演算の具体例については後述する。

20

#### 【0113】

タイミング制御部 33 は、NTSC 信号の水平同期信号 Hsync および垂直同期信号 Vsync に基づき、X ドライバ Xd に制御信号（例えば、スタートパルス STH）を出力するとともに、Y ドライバ Yd に制御信号（例えば、スタートパルス STV）を出力することで、表示パネル DP における動画の表示タイミングを制御する。

30

#### 【0114】

表示パネル DP は、例えば、有機 EL 素子などの発光素子をそれぞれ含む多数の発光部がマトリックス状に配列されたディスプレイを備え、例えば、横 320×縦 240 のドットからなる QVGA の解像度の画像が再生可能に構成されている。ここでは、多数の発光部は、それぞれ R 色の光を発する発光素子を有する発光部と、G 色の光を発する発光素子を有する発光部と、B 色の光を発する発光素子を有する発光部とによって構成されている。そして、表示パネル DP は、RGB 画像信号に基づいて画像を表示する表示部として機能する。

40

#### 【0115】

X ドライバ Xd は、タイミング制御部 33 からのスタートパルス STH、および RGB 変換部 32 からの RGB 画像信号に基づき、該 RGB 画像信号に含まれる各画素のデータ信号（画素信号）に応じた電位を表示パネル DP に配設された画像信号線に付与する。

#### 【0116】

Y ドライバ Yd は、タイミング制御部 33 からのスタートパルス STV に応答して、表示パネル DP に配設された走査信号線に所定の電位を付与する。

#### 【0117】

##### ＜WS 法の乗算アルゴリズムを用いた RGB 変換＞

50

Y, Cr, CbのデータをR, G, Bのデータに変換する変換式は、具体的には、下式(4)～(6)で示される。

【0118】

$$R = 1.164 \times (Y - 16) + 1.596 \times (Cr - 128) \cdots (4)$$

$$G = 1.164 \times (Y - 16) - 0.391 \times (Cb - 128) - 0.813 \times (Cr - 128) \cdots (5)$$

$$B = 1.164 \times (Y - 16) + 2.018 \times (Cb - 128) \cdots (6)。$$

【0119】

ここでは、Yが0～255の範囲で変化する場合が示されている。そして、上式(4)～(6)において、(Y-16)となるのは、Yの0～15は同期信号として使用され、16～255が実際の輝度信号になるためである。但し、Yが0～15のときには、輝度信号が負の値を示すことになるが、この場合には、RGB色の発光が不要となるため、RGBの信号を0とする。また、Cr, Cbについては、正負を含む整数を示す8ビットの数値であり、(Cr-128)および(Cb-128)は、それぞれ8ビットの整数(-128～127)の範囲で変化する。

【0120】

ここで、下式(7)、(8)の関係が成立するものとして、上式(4)～(6)に下式(7)、(8)を代入して整理すると、下式(9)～(11)が得られる。

【0121】

$$(Cr - 128) = (Cr^*) \cdots (7)$$

$$(Cb - 128) = (Cb^*) \cdots (8)。$$

【0122】

$$R = 1.164 \times (Y) + 1.596 \times (Cr^*) - 18.624 \cdots (9)$$

$$G = 1.164 \times (Y) - 0.391 \times (Cb^*) - 0.813 \times (Cr^*) - 18.624 \cdots (10)$$

$$B = 1.164 \times (Y) + 2.018 \times (Cb^*) - 18.624 \cdots (11)。$$

【0123】

更に、上式(9)～(11)の各定数の表現を十進法から二進法に書き換えると、下式(12)～(14)が得られる。

【0124】

$$R = 1.00101010 \times (Y) + 1.10011001 \times (Cr^*) - 10010.10100000 \cdots (12)$$

$$G = 1.00101010 \times (Y) - 0.01100100 \times (Cb^*) - 0.11010000 \times (Cr^*) - 10010.10100000 \cdots (13)$$

$$B = 1.00101010 \times (Y) + 10.00000101 \times (Cb^*) - 10010.10100000 \cdots (14)。$$

【0125】

図15～図17は、WS法の乗算アルゴリズムを使用して上式(12)～(14)にそれぞれ従った演算を行う過程を示す図である。詳細には、図15では、上式(12)に従ってY, Cr\*のデータからRのデータを導出する演算を行う過程が示され、図16では、上式(13)に従ってY, Cb\*, Cr\*のデータからGのデータを導出する演算を行う過程が示され、図17では、上式(14)に従ってY, Cb\*のデータからBのデータを導出する演算を行う過程が示されている。また、ここでは、(Y)を、二進法の表現で最上位が符号ビットではない8ビットの「(Y7)(Y6)(Y5)(Y4)(Y3)(Y2)(Y1)(Y0)」と表し、Y7～Y0には、0または1の数値が入る。また、(Cr)を、二進法の表現で最上位が符号ビットである8ビットの「(Cr7)(Cr6)(Cr5)(Cr4)(Cr3)(Cr2)(Cr1)(Cr0)」と表し、(Cb)を、二進法の表現で最上位ビットが符号ビットである8ビットの「(Cb7)(Cb6)(Cb5)(Cb4)(Cb3)(Cb2)(Cb1)(Cb0)」と表す。なお、Cr0～Cr7およびCb0～Cb7には、0または1の数値が入る。更に、図15～図17では、小数点が入る桁を明確化するために、小数点が入る位置に太破線が

10

20

30

40

50

付されている。

#### 【0126】

ここで、 $(C_r^*)$ および $(C_b^*)$ すなわち $(C_{r-128})$ および $(C_{b-128})$ については、 $(C_r)$ および $(C_b)$ と比較して最上位ビットが反転する。例えば、 $(C_r)$ の最上位ビットの数値が"1"である場合には、 $(C_{r-128})$ は正の値となり、その値を表す整数の符号ビットの値は"0"となる。また、 $(C_r)$ の最上位ビットの数値が"0"である場合には、 $(C_{r-128})$ は負の値となり、その値を表す整数の符号ビットの値は"1"となる。具体的には、 $(C_r^*)$ すなわち $(C_{r-128})$ は、二進法の表現では「(not  $C_r 7$ )( $C_r 6$ )( $C_r 5$ )( $C_r 4$ )( $C_r 3$ )( $C_r 2$ )( $C_r 1$ )( $C_r 0$ )」となり、 $(C_b^*)$ すなわち $(C_{b-128})$ は、二進法の表現では「(not  $C_b 7$ )( $C_b 6$ )( $C_b 5$ )( $C_b 4$ )( $C_b 3$ )( $C_b 2$ )( $C_b 1$ )( $C_b 0$ )」となる。なお、(not  $C_r 7$ )は $(C_r 7)$ のビットを反転したものを示し、(not  $C_b 7$ )は $(C_b 7)$ のビットを反転したものを示す。したがって、WS法の乗算アルゴリズムの演算では、最上位ビットを負論理として加算を行う場合には、最上位ビットの数値は $(C_b 7)$ および $(C_r 7)$ の正論理で加算が行われることになるが、所定の定数を求めるためのオフセット値の算出については、最上位ビットは負論理の項として扱われる。

#### 【0127】

以下、図15～図17を参照しつつ、被乗数が正負の双方を取り得る $C_b$ 、 $C_r$ の項についてWS法の乗算アルゴリズムを使用して上式(12)～(14)にそれぞれ従った演算を行う過程について説明する。なお、図15～図17では、ハッチングが付されず且つ単に太枠で囲まれたビットは、正論理で加算されるが、オフセット値の算出については負論理のビットの項として扱われる。また、ハッチングが付され且つ太線で囲まれたビットは、負論理で加算され、且つオフセット値の算出についても負論理のビットの項として扱われる。更に、ハッチングが付され且つ細線で囲まれたビットは、負論理で加算されるが、オフセット値の算出については正論理のビットの項として扱われる。

#### 【0128】

図15(a)では、1～4行目が「+1. 00101010×(Y)」の項の演算を示し、5～9行目が「1. 10011001×( $C_r^*$ )」の項の演算を示し、10行目がオフセット値を相殺するための所定の定数を示し、11行目が「10010. 10100000」の負数を示し、12行目が小数点以下を四捨五入するために加算する数を示す。そして、図15(b)では、図15(a)で示すビット列に係る加算のうち、10～12行目の定数部分をまとめたものが示されている。

#### 【0129】

図16(a)では、1～4行目が「+1. 00101010×(Y)」の項の演算を示し、5～7行目が「-0. 01100100×( $C_b^*$ )」の項の演算を示し、8～10行目が「-0. 11010000×( $C_r^*$ )」の項の演算を示し、11行目がオフセット値を相殺するための所定の定数を示し、12行目が「10010. 10100000」の負数を示し、13行目が小数点以下を四捨五入するために加算する数を示す。そして、図16(b)では、図16(a)で示すビット列に係る加算のうち、11～13行目の定数部分をまとめたものが示されている。

#### 【0130】

図17(a)では、1～4行目が「+1. 00101010×(Y)」の項の演算を示し、5～7行目が「+10. 00000101×( $C_b^*$ )」の項の演算を示し、8行目がオフセット値を相殺するための所定の定数を示し、9行目が「10010. 10100000」の負数を示し、10行目が小数点以下を四捨五入するために加算する数を示す。そして、図17(b)では、図17(a)で示すビット列に係る加算のうち、8～10行目の定数部分をまとめたものが示されている。

#### 【0131】

このように、Y、 $C_r$ 、 $C_b$ のデータをR、G、Bのデータに変換する際に、WS法の乗算アルゴリズムを採用することで、入力画像信号に相当するY、 $C_r$ 、 $C_b$ のデータか

ら、表示用信号に相当するRGBのデータに変換するための構成の簡略化と演算速度の高速化とが容易に図られる。このため、画像表示装置30の小型化および製造コストの低減が図られる。

#### 【0132】

##### <変形例>

本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

#### 【0133】

◎例えば、上記実施形態に係る演算装置1では、例えば、論理回路を用いて演算を行うことを基本としていたが、これに限られない。例えば、演算装置1における演算を行う構成の一部または全部の構成がCPUにおいてソフトウェアが実行されることで機能的に実現されても良い。以下、被乗数と乗数との乗算アルゴリズムをソフトウェアを用いて実現する演算装置1Aを具体例として説明する。

#### 【0134】

図18は、本発明の変形例に係る演算装置1Aの概略構成を示す図である。図18で示すように、演算装置1Aは、CPU100およびメモリ200をバスラインBLで接続した一般的なコンピュータの構成を有する。なお、メモリ200は、適宜RAMやROMやハードディスクなどの記憶部を含む。また、バスラインBLは、適宜インターフェース（図示を省略）などを介して表示部300および操作部400に接続される。そして、CPU100がメモリ200に格納されるプログラムに従って動作することにより、演算装置1Aの各種機能および動作が実現される。

#### 【0135】

図19は、演算装置1Aにおいて実現される機能的な構成を示すブロック図である。図19で示すように、演算装置1Aは、CPU100とメモリ200との協働により機能的な構成として、被乗数保持部101、乗数保持部102、シフト反転部103、デコーダ部104、モードマシン部105、タイミング制御部106、および加算部107を備える。例えば、被乗数保持部101、および乗数保持部102は、主にメモリ200などによって実現され、シフト反転部103、デコーダ部104、モードマシン部105、タイミング制御部106、および加算部107は、主に、CPU100などによって実現される。

#### 【0136】

被乗数保持部101は、外部からバスラインBLを介して入力されてくる被乗数のデータを一時的に保持し、該被乗数のデータが適宜シフト反転部103によって読み出される。

#### 【0137】

乗数保持部102は、外部からバスラインBLを介して入力されてくる乗数のデータを一時的に保持する。また、乗数保持部102では、乗数のデータのビット数に応じて、符号拡張が行われる。そして、該乗数のビット列が2ビットずつ右（すなわち下位側）に順次にシフトされる毎に、該乗数のビット列から連続する3ビットの数値がデコーダ部104に読み出される。

#### 【0138】

シフト反転部103は、被乗数を+2倍した数値（以下「+2倍被乗数」と称する）のデータ、被乗数を-1倍した数値（以下「-1倍被乗数」と称する）のデータ、および被乗数を-2倍した数値（以下「-2倍被乗数」と称する）のデータを生成する。つまり、シフト反転部103は、+2倍被乗数、被乗数の+1倍の数値（以下「+1倍被乗数」と称する）、-1倍被乗数、および-2倍被乗数の各データを準備する。また、シフト反転部103は、デコーダ部104からの指令に従って、+2倍被乗数、+1倍被乗数、-1倍被乗数、および-2倍被乗数のうちの何れかの数値のデータを加算部107に対して出力する。

#### 【0139】

デコーダ部 104 は、乗数保持部 102 から読み出した連続する 3 ビットの数値の配列パターン（ビットパターン）に応じて、モードマシン部 105 に対して、加算基調の演算を行うモード（以下「モード 0」と称する）と減算基調の演算を行うモード（以下「モード 1」と称する）との間でモードを切り替えるための指令を送出する。また、デコーダ部 104 は、モードマシン部 105 によって設定されているモードを参照しつつ、乗数保持部 102 から読み出した連続する 3 ビットの数値の配列パターン（ビットパターン）に応じて、+2 倍被乗数、+1 倍被乗数、-1 倍被乗数、および -2 倍被乗数のうちの何れの数値の加算を行うのかを決定し、決定した結果に応じた指令をシフト反転部 103 に出力する。

#### 【0140】

モードマシン部 105 は、デコーダ部 104 からの指令に従って、モード 0 とモード 1 との間でモードを切り替えて、該モードの設定状態を示す情報を保持する。

#### 【0141】

タイミング制御部 106 は、スタートパルスに応じて、乗数および被乗数のデータの入力のタイミングと、各構成の動作とが適宜同期するように、演算装置 1A の動作を制御する。

#### 【0142】

加算部 107 は、シフト反転部 103 から出力される +2 倍被乗数、+1 倍被乗数、-1 倍被乗数、および -2 倍被乗数のうちの何れかの数値を順次に加算する。但し、加算部 107 は、デコーダ部 104 において連続する 3 ビットの数値の配列パターン（ビットパターン）が認識されるごとに、それまでの加算結果を示すビット列が左（すなわち上位側）に 2 ビットずつシフトされる。なお、加算部 107 における加算では、最上位ビットの桁が揃うように、+2 倍被乗数、+1 倍被乗数、-1 倍被乗数、および -2 倍被乗数の符号拡張が行われる。

#### 【0143】

図 20 から図 25 は、演算装置 1A における演算処理フローを示すフローチャートである。本演算処理フローは、演算装置 1A への被乗数および乗数のデータの入力に応答して開始される。

#### 【0144】

ステップ S201 では、乗数保持部 102 により、乗数のデータのビット数が  $2n+1$ （ $n$  は自然数）であるか否か判定される。ここでは、ビット数が  $2n+1$  であれば、ステップ S202 に進み、ビット数が  $2n+1$  でなければ、ステップ S203 に進む。

#### 【0145】

ステップ S202 では、乗数保持部 102 により、乗数について 2 ビット分符号拡張が行われ、ステップ S204 に進む。ここで符号拡張された乗数を「符号拡張乗数」と称する。

#### 【0146】

ステップ S203 では、乗数保持部 102 により、乗数について 1 ビット分符号拡張が行われ、ステップ S204 に進む。ここで符号拡張された乗数を「符号拡張乗数」と称する。

#### 【0147】

ステップ S204 では、シフト反転部 103 により、被乗数保持部 101 から被乗数のデータが読み出されて、+2 倍被乗数、+1 倍被乗数、-1 倍被乗数、および -2 倍被乗数がそれぞれ算出される。

#### 【0148】

ステップ S205 では、モードマシン部 105 により、デフォルトのモードとして、加算基調の演算を行うモード 0 が設定される。

#### 【0149】

ステップ S206 では、デコーダ部 104 により、符号拡張乗数の最下位から 3 ビットが判定対象として設定される。

10

20

30

40

50



## 【0150】

ステップS207では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"000"であるか否か判定される。ここで、ビットパターンが"000"であれば、加減算を行うことなく、図22のステップS231に進み、ビットパターンが"000"でなければ、ステップS208に進む。

## 【0151】

ステップS208では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"001"であるか否か判定される。ここで、ビットパターンが"001"であれば、ステップS209に進み、ビットパターンが"001"でなければ、図21のステップS211に進む。

10

## 【0152】

ステップS209では、シフト反転部103から加算部107に対して+1倍被乗数のデータが出力され、加算部107により、+1倍被乗数が符号拡張されつつ加算される。

## 【0153】

図21のステップS211では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"010"であるか否か判定される。ここで、ビットパターンが"010"であれば、ステップS212に進み、ビットパターンが"010"でなければ、ステップS213に進む。

## 【0154】

ステップS212では、シフト反転部103から加算部107に対して+2倍被乗数のデータが出力され、加算部107により、+2倍被乗数が符号拡張されつつ加算されて、図22のステップS231に進む。

20

## 【0155】

ステップS213では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"011"であるか否か判定される。ここで、ビットパターンが"011"であれば、ステップS214に進み、ビットパターンが"011"でなければ、ステップS216に進む。

## 【0156】

ステップS214では、モードマシン部105により、加算基調の演算を行うモード0から減算基調の演算を行うモード1にモード設定が変更される。

30

## 【0157】

ステップS215では、シフト反転部103から加算部107に対して-1倍被乗数のデータが出力され、加算部107により、-1倍被乗数が符号拡張されつつ加算され、図23のステップS234に進む。なお、ここでは、-1倍被乗数の加算は、+1倍被乗数の減算と同一の演算となる。

## 【0158】

ステップS216では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"100"であるか否か判定される。ここで、ビットパターンが"100"であれば、加減算を行うことなく、図22のステップS231に進み、ビットパターンが"100"でなければ、ステップS217に進む。

40

## 【0159】

ステップS217では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"101"であるか否か判定される。ここで、ビットパターンが"101"であれば、ステップS218に進み、ビットパターンが"101"でなければ、ステップS219に進む。

## 【0160】

ステップS218では、シフト反転部103から加算部107に対して+1倍被乗数のデータが出力され、加算部107により、+1倍被乗数が符号拡張されつつ加算され、図22のステップS231に進む。

## 【0161】

50

ステップ S 2 1 9 では、デコーダ部 1 0 4 により、判定対象である 3 ビットの数値の配列パターン（ビットパターン）が "1 1 0" であるか否か判定される。ここで、ビットパターンが "1 1 0" であれば、ステップ S 2 2 0 に進み、ビットパターンが "1 1 0" でなければ、ステップ S 2 2 2 に進む。なお、ステップ S 2 2 2 に進む場合には、判定対象の 3 ビットのビットパターンが "1 1 1" であることを意味する。

【0 1 6 2】

ステップ S 2 2 0 では、ステップ S 2 1 4 と同様に、モードマシン部 1 0 5 により、加算基調の演算を行うモード 0 から減算基調の演算を行うモード 1 にモード設定が変更される。

【0 1 6 3】

ステップ S 2 2 1 では、シフト反転部 1 0 3 から加算部 1 0 7 に対して - 2 倍被乗数のデータが出力され、加算部 1 0 7 により、- 2 倍被乗数が符号拡張されつつ加算され、図 2 3 のステップ S 2 3 4 に進む。なお、ここでは、- 2 倍被乗数の加算は、+ 2 倍被乗数の減算と同一の演算となる。

【0 1 6 4】

ステップ S 2 2 2 では、ステップ S 2 1 4 と同様に、モードマシン部 1 0 5 により、加算基調の演算を行うモード 0 から減算基調の演算を行うモード 1 にモード設定が変更される。

【0 1 6 5】

ステップ S 2 2 3 では、ステップ S 2 1 5 と同様に、シフト反転部 1 0 3 から加算部 1 0 7 に対して - 1 倍被乗数のデータが出力され、加算部 1 0 7 により、- 1 倍被乗数が符号拡張されつつ加算され、図 2 3 のステップ S 2 3 4 に進む。なお、ここでは、- 1 倍被乗数の加算は、+ 1 倍被乗数の減算と同一の演算となる。

【0 1 6 6】

図 2 2 のステップ S 2 3 1 では、ステップ S 2 0 2, S 2 0 3 で符号拡張されたビットも含めた符号拡張乗数の全ビットについてのビットパターンの判定が終了しているか否か判定される。ここでは、符号拡張乗数の全ビットについてのビットパターンの判定が終了していれば、本動作フローが終了され、符号拡張乗数の全ビットについてのビットパターンの判定が終了していなければ、ステップ S 2 3 2 に進む。

【0 1 6 7】

ステップ S 2 3 2 では、乗数保持部 1 0 2 により、符号拡張乗数のビット列が 2 ビット右（すなわち下位側）にシフトされて、デコーダ部 1 0 4 による判定対象の 3 ビットが 2 ビット左（すなわち上位側）に設定される。つまり、判定対象の 3 ビットが、符号拡張乗数の 2 ビット分上位側に変更される。

【0 1 6 8】

ステップ S 2 3 3 では、加算部 1 0 7 により、これまでの加算結果を示すビット列が相対的に右（すなわち下位側）に 2 ビット分シフトされて、図 2 0 のステップ S 2 0 7 に進む。

【0 1 6 9】

図 2 3 のステップ S 2 3 4 では、ステップ S 2 0 2, S 2 0 3 で符号拡張されたビットも含めた符号拡張乗数の全ビットについてのビットパターンの判定が終了しているか否か判定される。ここでは、符号拡張乗数の全ビットについてのビットパターンの判定が終了していれば、本動作フローが終了され、符号拡張乗数の全ビットについてのビットパターンの判定が終了していなければ、ステップ S 2 3 5 に進む。

【0 1 7 0】

ステップ S 2 3 5 では、乗数保持部 1 0 2 により、符号拡張乗数のビット列が 2 ビット右（すなわち下位側）にシフトされて、デコーダ部 1 0 4 による判定対象の 3 ビットが 2 ビット左（すなわち上位側）に設定される。つまり、判定対象の 3 ビットが、符号拡張乗数の 2 ビット分上位側に変更される。

【0 1 7 1】

ステップ S 2 3 6 では、加算部 1 0 7 により、これまでの加算結果を示すビット列が相対的に左（すなわち下位側）に 2 ビット分シフトされて、図 2 4 のステップ S 2 4 1 に進む。

【0 1 7 2】

なお、ステップ S 2 3 1, S 2 3 4 で本演算処理フローが終了される場合には、加算部 1 0 7 において算出されている加算結果が、被乗数と乗数との乗算結果として、加算部 1 0 7 から出力される。

【0 1 7 3】

図 2 4 のステップ S 2 4 1 では、デコーダ部 1 0 4 により、判定対象である 3 ビットの数値の配列パターン（ビットパターン）が "0 0 0" であるか否か判定される。ここで、ビットパターンが "0 0 0" であれば、ステップ S 2 4 2 に進み、ビットパターンが "0 0 0" でなければ、ステップ S 2 4 4 に進む。

【0 1 7 4】

ステップ S 2 4 2 では、モードマシン部 1 0 5 により、減算基調の演算を行うモード 1 から加算基調の演算を行うモード 0 にモード設定が変更される。

【0 1 7 5】

ステップ S 2 4 3 では、ステップ S 2 1 8 と同様に、シフト反転部 1 0 3 から加算部 1 0 7 に対して + 1 倍被乗数のデータが出力され、加算部 1 0 7 により、+ 1 倍被乗数が符号拡張されつつ加算され、図 2 2 のステップ S 2 3 1 に進む。

【0 1 7 6】

ステップ S 2 4 4 では、デコーダ部 1 0 4 により、判定対象である 3 ビットの数値の配列パターン（ビットパターン）が "0 0 1" であるか否か判定される。ここで、ビットパターンが "0 0 1" であれば、ステップ S 2 4 5 に進み、ビットパターンが "0 0 1" でなければ、ステップ S 2 4 7 に進む。

【0 1 7 7】

ステップ S 2 4 5 では、ステップ S 2 4 2 と同様に、モードマシン部 1 0 5 により、減算基調の演算を行うモード 1 から加算基調の演算を行うモード 0 にモード設定が変更される。

【0 1 7 8】

ステップ S 2 4 6 では、ステップ S 2 1 2 と同様に、シフト反転部 1 0 3 から加算部 1 0 7 に対して + 2 倍被乗数のデータが出力され、加算部 1 0 7 により、+ 2 倍被乗数が符号拡張されつつ加算され、図 2 2 のステップ S 2 3 1 に進む。

【0 1 7 9】

ステップ S 2 4 7 では、デコーダ部 1 0 4 により、判定対象である 3 ビットの数値の配列パターン（ビットパターン）が "0 1 0" であるか否か判定される。ここで、ビットパターンが "0 1 0" であれば、ステップ S 2 4 8 に進み、ビットパターンが "0 1 0" でなければ、図 2 5 のステップ S 2 5 1 に進む。

【0 1 8 0】

ステップ S 2 4 8 では、シフト反転部 1 0 3 から加算部 1 0 7 に対して - 1 倍被乗数のデータが出力され、加算部 1 0 7 により、- 1 倍被乗数が符号拡張されつつ加算され、図 2 3 のステップ S 2 3 4 に進む。なお、ここでは、- 1 倍被乗数の加算は、+ 1 倍被乗数の減算と同一の演算となる。

【0 1 8 1】

図 2 5 のステップ S 2 5 1 では、デコーダ部 1 0 4 により、判定対象である 3 ビットの数値の配列パターン（ビットパターン）が "0 1 1" であるか否か判定される。ここで、ビットパターンが "0 1 1" であれば、加減算を行うことなく、図 2 3 のステップ S 2 3 4 に進み、ビットパターンが "0 1 1" でなければ、ステップ S 2 5 2 に進む。

【0 1 8 2】

ステップ S 2 5 2 では、デコーダ部 1 0 4 により、判定対象である 3 ビットの数値の配列パターン（ビットパターン）が "1 0 0" であるか否か判定される。ここで、ビットパタ

10

20

30

40

50

ーンが"100"であれば、ステップS253に進み、ビットパターンが"100"でなければ、ステップS255に進む。

【0183】

ステップS253では、ステップS242と同様に、モードマシン部105により、減算基調の演算を行うモード1から加算基調の演算を行うモード0にモード設定が変更される。

【0184】

ステップS254では、ステップS243と同様に、シフト反転部103から加算部107に対して+1倍被乗数のデータが出力され、加算部107により、+1倍被乗数が符号拡張されつつ加算され、図22のステップS231に進む。

10

【0185】

ステップS255では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"101"であるか否か判定される。ここで、ビットパターンが"101"であれば、ステップS256に進み、ビットパターンが"101"でなければ、ステップS257に進む。

【0186】

ステップS256では、シフト反転部103から加算部107に対して-2倍被乗数のデータが出力され、加算部107により、-2倍被乗数が符号拡張されつつ加算され、図23のステップS234に進む。なお、ここでは、-2倍被乗数の加算は、+2倍被乗数の減算と同一の演算となる。

20

【0187】

ステップS257では、デコーダ部104により、判定対象である3ビットの数値の配列パターン（ビットパターン）が"110"であるか否か判定される。ここで、ビットパターンが"110"であれば、ステップS258に進み、ビットパターンが"110"でなければ、加減算を行うことなく、図23のステップS234に進む。

【0188】

ステップS258では、シフト反転部103から加算部107に対して-1倍被乗数のデータが出力され、加算部107により、-1倍被乗数が符号拡張されつつ加算され、図23のステップS234に進む。なお、ここでは、-1倍被乗数の加算は、+1倍被乗数の減算と同一の演算となる。

30

【0189】

以上のように、被乗数と乗数との乗算アルゴリズムをソフトウェアを用いて実現する演算装置1Aについて説明したが、演算装置1Aでは、ビットを反転させる負論理や所定の定数の加算などを行わない。これは、ソフトウェアによってCPUで実現される演算では、ビットを反転させる演算のルーチンや、所定の定数の加算を行うための演算のルーチンが別途必要になるため、これらの演算については、行われない方が演算速度や演算による負荷低減を図る上で好ましい。したがって、演算装置1Aでは、被乗数の符号拡張を行いつつ、被乗数に係る加算および減算が行われることで、演算の簡略化が図られて、被乗数と乗数との乗算結果が求められるように構成される。

【0190】

これに対して、上記実施形態に係る演算装置1の様に、例えば、論理回路を用いて演算を行うことを基本とする場合には、ビットを反転させる演算は、NAND回路などによって容易に実現され、演算に対する論理圧縮も可能である。このため、所定の定数を算出して、加算する演算も容易に実現可能である。また、所定の定数を加算する方式では、加減算する被乗数の符号拡張が不要となり、論理回路の構成の複雑化も招かない。したがって、上記実施形態に係る演算装置1の様に、例えば、論理回路を用いて演算を行うことを基本とする場合には、ビットの反転や、所定の定数の加算を行う演算を採用することで、被乗数の符号拡張を行うことなく、乗算を行うことが可能となり、演算を行う部分の構成の簡略化が図られる。

40

【0191】

50

◎また、上記実施形態に係る画像表示装置 30 では、明度および色差を示す信号である Y、Cr、Cb の信号を、所定のルールに従って RGB の各色の階調を示す信号に変換する演算において、WS 法の乗算アルゴリズムを適用する例を挙げて説明したが、これに限られない。例えば、温度の変化に対して、いわゆる  $\gamma$  変換のためのテーブルを補正する演算に、WS 法の乗算アルゴリズムを適用するようにしても良い。

【0192】

◎また、上記実施形態に係る画像表示装置 30 では、RGB の 3 原色の光の組合せによって各種画像が表現されたが、これに限られず、例えば、イエロー(Y)、マゼンタ(M)、シアン(C)などのその他の複数の色の組合せによって各種画像が表現されても良い。なお、このような構成においても、上記実施形態と同様に、明度および色差を示す信号を所定のルールに従って各色の階調を示す信号に変換するための演算に WS 法の乗算アルゴリズムを適用すれば良い。

【図面の簡単な説明】

【0193】

【図 1】本発明の実施形態に係る演算装置 1 の機能構成を示すブロック図である。

【図 2】本発明の変形例に係る演算装置 1a の機能構成を示すブロック図である。

【図 3】演算装置 1 における演算処理フローを示すフローチャートである。

【図 4】演算装置 1 における演算処理フローを示すフローチャートである。

【図 5】演算装置 1 における演算処理フローを示すフローチャートである。

【図 6】演算装置 1 における計算例を説明するための図である。

【図 7】本発明の実施形態のバリエーションに係る演算処理フローを示すフローチャートである。

【図 8】本発明の実施形態のバリエーションに係る演算処理フローを示すフローチャートである。

【図 9】本発明の実施形態のバリエーションに係る演算処理フローを示すフローチャートである。

【図 10】演算装置 1 における被乗数に係る加減算の回数と、従来技術における被乗数に係る加減算の回数とを比較するための図である。

【図 11】被乗数の加減算と定数加算とを行う演算態様を示すイメージ図である。

【図 12】映像システムを例示する図である。

【図 13】画像表示装置の機能構成を示すブロック図である。

【図 14】RGB 変換部におけるデータ変換について説明するための図である。

【図 15】R 色に係るデータ変換を説明するための図である。

【図 16】G 色に係るデータ変換を説明するための図である。

【図 17】B 色に係るデータ変換を説明するための図である。

【図 18】本発明の変形例に係る演算装置 1A の概略構成を示す図である。

【図 19】本発明の変形例に係る演算装置 1A の機能構成を示すブロック図である。

【図 20】演算装置 1A における演算処理フローを示すフローチャートである。

【図 21】演算装置 1A における演算処理フローを示すフローチャートである。

【図 22】演算装置 1A における演算処理フローを示すフローチャートである。

【図 23】演算装置 1A における演算処理フローを示すフローチャートである。

【図 24】演算装置 1A における演算処理フローを示すフローチャートである。

【図 25】演算装置 1A における演算処理フローを示すフローチャートである。

【図 26】ブースの乗算アルゴリズムの演算処理フローを示すフローチャートである。

【図 27】十進法の数値に対応する二進法の 4 ビットの整数表記を示す図である。

【図 28】ブースの乗算アルゴリズムによる計算例を説明するための図である。

【図 29】定数加算法の乗算アルゴリズムの演算処理フローを示すフローチャートである。

。【図 30】定数加算法の乗算アルゴリズムの演算処理フローを示すフローチャートである。

。

10

20

30

40

50

【図 3 1】定数加算法の乗算アルゴリズムによる計算例を説明するための図である。

【図 3 2】2 の補数の定数加算法の乗算アルゴリズムの演算処理フローを示すフローチャートである。

【図 3 3】2 の補数の定数加算法の乗算アルゴリズムの演算処理フローを示すフローチャートである。

【図 3 4】2 の補数の定数加算法の乗算アルゴリズムによる計算例を説明するための図である。

【符号の説明】

【0 1 9 4】

1, 1 a, 1 A 演算装置

2 シフトレジスタ

2 a レジスタ

3 符号拡張・シフトレジスタ

4, 4 a 制御回路部

5, 5 a 演算回路部

3 0 画像表示装置

3 1 信号変換部

3 2 R G B 変換部

3 3 タイミング制御部

1 0 0 C P U

1 0 1 被乗数保持部

1 0 2 乗数保持部

1 0 3 シフト反転部

1 0 4 デコーダ部

1 0 5 モードマシン部

1 0 6 タイミング制御部

1 0 7 加算部

2 0 0 メモリ

3 0 0 表示部

4 0 0 操作部

B L バスライン

D P 表示パネル

X d X ドライバ


Y d Y ドライバ

10


20

30


【図 2】




【図 4】




【図 5】




【図 6】




【図 8】



【図 7】



【図 9】












【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【図 23】




【図 2 4】



【図 2 5】



【図 2 6】




【図 2 7】

| 十進数表記 | 4ビット整数表記 |
|-------|----------|
| -8    | 1000     |
| -7    | 1001     |
| -6    | 1010     |
| -5    | 1011     |
| -4    | 1100     |
| -3    | 1101     |
| -2    | 1110     |
| -1    | 1111     |
| 0     | 0000     |
| 1     | 0001     |
| 2     | 0010     |
| 3     | 0011     |
| 4     | 0100     |
| 5     | 0101     |
| 6     | 0110     |
| 7     | 0111     |

【図 2 8】

|   |   |   |   |   |   |
|---|---|---|---|---|---|
|   |   | 0 | 1 | 0 | 1 |
|   | × | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 1 |
| + | 1 | 1 | 0 | 1 | 1 |
|   | 1 | 1 | 1 | 0 | 0 |

【 図 3 0 】




(a)

(b)

(c)

$$\begin{array}{r} \phantom{+} \phantom{1} \phantom{0} \phantom{1} \phantom{0} \phantom{1} \phantom{0} \phantom{1} \phantom{0} \\ + \phantom{1} \phantom{0} \phantom{1} \phantom{0} \phantom{1} \phantom{0} \phantom{1} \phantom{0} \\ \hline \phantom{+} 1 \phantom{0} \phantom{1} \phantom{0} \phantom{1} \phantom{0} \phantom{1} \phantom{0} \end{array}$$

【 図 3 3 】



(a)

(b)

(c)

$$\begin{array}{cccccccc} & & & 0 & 0 & 1 & 1 & 0 & 0 \\ + & 1 & 1 & 0 & 1 & 0 & 1 & 1 & 0 \\ \hline & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 0 \end{array}$$