

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7275404号
(P7275404)

(45)発行日 令和5年5月17日(2023.5.17)

(24)登録日 令和5年5月9日(2023.5.9)

(51)国際特許分類 F I
H 0 2 M 7/483(2007.01) H 0 2 M 7/483

請求項の数 12 (全43頁)

(21)出願番号	特願2022-551077(P2022-551077)	(73)特許権者	000006013 三菱電機株式会社 東京都千代田区丸の内二丁目7番3号
(86)(22)出願日	令和2年9月28日(2020.9.28)	(74)代理人	100118762 弁理士 高村 順
(86)国際出願番号	PCT/JP2020/036540	(72)発明者	小島 鉄也 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
(87)国際公開番号	WO2022/064673	審査官	遠藤 尊志
(87)国際公開日	令和4年3月31日(2022.3.31)		
審査請求日	令和4年8月24日(2022.8.24)		

最終頁に続く

(54)【発明の名称】 電力変換装置

(57)【特許請求の範囲】

【請求項1】

直流電源から出力される直流電力を負荷への交流電力に変換して前記負荷に供給する電力変換装置であって、

前記直流電源の正負端子に接続された三相インバータ回路と、

2つの半導体スイッチング素子が直列に接続され、それらの接続端である中点が前記三相インバータ回路の互いに異なる1つの相の交流端に接続される第1のレグと、前記第1のレグに並列に接続され、2つの半導体スイッチング素子が直列に接続され、それらの接続端である中点が前記負荷における互いに異なる1つの相の端子に接続される第2のレグと、前記第1及び第2のレグのそれぞれの両端に接続されるコンデンサとを有する3つの单相ブリッジ回路と、

10

正弦波状相電圧指令に基づいて前記三相インバータ回路の動作を制御する第1のゲート信号と、3つの前記单相ブリッジ回路における前記第1及び第2のレグの動作を制御する第2のゲート信号とを生成する制御器と、

を備え、

前記制御器は、

前記正弦波状相電圧指令を前記三相インバータ回路に指令する三相パルス電圧指令と、3つの前記单相ブリッジ回路のそれぞれに指令する電圧指令である第1の各相電圧指令とに分割し、

前記三相パルス電圧指令に基づいて前記第1のゲート信号を生成し、

20

三相で共通の第 1 の三相共通電圧を演算し、演算した前記第 1 の三相共通電圧を前記第 1 の各相電圧指令に重畳した第 2 の各相電圧指令を生成し、

更に前記三相で共通の第 2 の三相共通電圧を演算し、演算した前記第 2 の三相共通電圧を前記第 2 の各相電圧指令に重畳した第 3 の各相電圧指令を生成し、

前記第 3 の各相電圧指令の正負極性に基づいて前記第 1 及び第 2 のレグのうちの何れか一方のレグに付与する前記第 2 のゲート信号を生成しつつ、前記第 3 の各相電圧指令に従って前記第 1 及び第 2 のレグのうちの何れか他方のレグに付与する前記第 2 のゲート信号を生成し、

前記三相パルス電圧指令の三相の和がゼロでない期間は、前記第 3 の各相電圧指令の正負極性が切り替わらないように前記第 2 の三相共通電圧を演算する

ことを特徴とする電力変換装置。

10

【請求項 2】

前記制御器は、前記第 3 の各相電圧指令の正負極性が前記第 1 の各相電圧指令に対して変化しないように前記第 2 の三相共通電圧を演算する

ことを特徴とする請求項 1 に記載の電力変換装置。

【請求項 3】

前記コンデンサの電圧であるコンデンサ電圧は、前記直流電源の電圧の 4 分の 1 以下である

ことを特徴とする請求項 1 又は 2 に記載の電力変換装置。

【請求項 4】

前記制御器は、前記第 2 の各相電圧指令における各相の電圧値の絶対値が前記コンデンサ電圧を超えないように前記第 1 の三相共通電圧を演算する

ことを特徴とする請求項 3 に記載の電力変換装置。

20

【請求項 5】

変調率を前記正弦波状相電圧指令の振幅を前記直流電源の電圧の半分の値で除した値と定義するとき、

前記制御器は、

前記変調率が、0.61 以上、且つ 0.79 以下の場合、又は 0.90 以上、且つ 0.99 以下の場合、又は 1.23 以上の場合、

前記三相パルス電圧指令の三相の和が正のときには、前記第 2 の各相電圧指令の最大値がゼロ又は負になるように前記第 2 の三相共通電圧を演算し、

前記三相パルス電圧指令の三相の和が負のときには、前記第 2 の各相電圧指令の最小値がゼロ又は正になるように前記第 2 の三相共通電圧を演算する

ことを特徴とする請求項 1 から 4 の何れか 1 項に記載の電力変換装置。

30

【請求項 6】

変調率を前記正弦波状相電圧指令の振幅を前記直流電源の電圧の半分の値で除した値と定義するとき、

前記制御器は、

前記変調率が、0.90 以上、且つ 0.99 以下の場合、

前記三相パルス電圧指令の三相の和が正のときには、前記第 2 の各相電圧指令の最大値がゼロ又は正になるように前記第 2 の三相共通電圧を演算し、

前記三相パルス電圧指令の三相の和が負のときには、前記第 2 の各相電圧指令の最小値がゼロ又は負になるように前記第 2 の三相共通電圧を演算する

ことを特徴とする請求項 1、3、4 又は 5 に記載の電力変換装置。

40

【請求項 7】

前記制御器は、前記第 1 の各相電圧指令の最大値と最小値との平均値の極性を反転した値を前記第 1 の三相共通電圧として生成する

ことを特徴とする請求項 1 又は 2 に記載の電力変換装置。

【請求項 8】

変調率を前記正弦波状相電圧指令の振幅を前記直流電源の電圧の半分の値で除した値と

50

定義するとき、

前記制御器は、

前記変調率が、 0.67 以上、且つ 0.97 以下の場合、又は 1.11 以上の場合、

前記三相パルス電圧指令の三相の和が正のときには、前記第2の各相電圧指令の最大値がゼロ又は負になるように前記第2の三相共通電圧を演算し、

前記三相パルス電圧指令の三相の和が負のときには、前記第2の各相電圧指令の最小値がゼロ又は正になるように前記第2の三相共通電圧を演算する

ことを特徴とする請求項1、2又は7に記載の電力変換装置。

【請求項9】

変調率を前記正弦波状相電圧指令の振幅を前記直流電源の電圧の半分の値で除した値と定義するとき、

前記制御器は、

前記変調率が、 0.86 以上、且つ 0.97 以下の場合、

前記三相パルス電圧指令の三相の和が正のときには、前記第2の各相電圧指令の中間値がゼロ又は負になるように前記第2の三相共通電圧を演算し、

前記三相パルス電圧指令の三相の和が負のときには、前記第2の各相電圧指令の中間値がゼロ又は正になるように前記第2の三相共通電圧を演算する

ことを特徴とする請求項1、7又は8に記載の電力変換装置。

【請求項10】

前記三相インバータ回路には、ナローバンドギャップ半導体で形成された半導体スイッチング素子を用い、

前記单相ブリッジ回路には、ワイドバンドギャップ半導体で形成された半導体スイッチング素子を用いる

ことを特徴とする請求項1から9の何れか1項に記載の電力変換装置。

【請求項11】

前記单相ブリッジ回路を構成する前記第1及び第2のレグのうち、前記第3の各相電圧指令の正負極性に基づいて生成される前記第2のゲート信号によって制御されるレグには、ナローバンドギャップ半導体で形成された半導体スイッチング素子を用いる

ことを特徴とする請求項1から10の何れか1項に記載の電力変換装置。

【請求項12】

前記第3の各相電圧指令による正負極性の切り替え回数は、前記正弦波状相電圧指令の基本波周期において10回以下である

ことを特徴とする請求項1から11の何れか1項に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ノイズ及び高調波を抑制しながら、直流電力を負荷への交流電力に変換して負荷に供給する電力変換装置に関する。

【背景技術】

【0002】

ノイズ及び高調波を抑制しながら、直流電力を負荷への交流電力に変換して負荷に供給する電力変換装置の例が、下記特許文献1に示されている。特許文献1に記載の電力変換装置は、三相3レベルインバータの各相にHブリッジ回路を直列接続したカスケード型マルチレベルインバータと呼ばれる方式の装置である。Hブリッジ回路は、2つの半導体スイッチング素子を直列接続したレグを2つ備える。この方式の電力変換装置によれば、三相3レベルインバータのみの場合と比べて、出力電圧のノイズ及び高調波を低減することが可能である。

【先行技術文献】

【特許文献】

【0003】

10

20

30

40

50

【文献】国際公開第2010/103600号

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、カスケード型マルチレベルインバータの場合、三相3レベルインバータのみの場合と比べて、多くの半導体スイッチング素子を必要とする。このため、三相3レベルインバータのみの場合と比べて、スイッチング損失が増加し、電力変換装置の効率が低下するという課題がある。

【0005】

本開示は、上記に鑑みてなされたものであって、ノイズ及び高調波を低減しつつ、電力変換装置を効率良く制御可能な電力変換装置を得ることを目的とする。

10

【課題を解決するための手段】

【0006】

上述した課題を解決し、目的を達成するため、本開示に係る電力変換装置は、直流電源から出力される直流電力を負荷への交流電力に変換して負荷に供給する電力変換装置である。電力変換装置は、直流電源の正負端子に接続された三相インバータ回路と、3つの单相ブリッジ回路と、制御器と、を備える。单相ブリッジ回路は、第1のレグと、第1のレグに並列に接続される第2のレグと、第1及び第2のレグのそれぞれの両端に接続されるコンデンサとを有する。第1のレグは、2つの半導体スイッチング素子が直列に接続され、それらの接続端である中点が三相インバータ回路の互いに異なる1つの相の交流端に接続される。第2のレグは、2つの半導体スイッチング素子が直列に接続され、それらの接続端である中点が負荷における互いに異なる1つの相の端子に接続される。制御器は、正弦波状相電圧指令に基づいて三相インバータ回路の動作を制御する第1のゲート信号と、3つの单相ブリッジ回路における第1及び第2のレグの動作を制御する第2のゲート信号とを生成する。制御器は、正弦波状相電圧指令を三相インバータ回路に指令する三相パルス電圧指令と、3つの单相ブリッジ回路のそれぞれに指令する電圧指令である第1の各相電圧指令とに分割する。制御器は、三相パルス電圧指令に基づいて第1のゲート信号を生成する。制御器は、三相で共通の第1の三相共通電圧を演算し、演算した第1の三相共通電圧を第1の各相電圧指令に重畳した第2の各相電圧指令を生成する。更に制御器は、三相で共通の第2の三相共通電圧を演算し、演算した第2の三相共通電圧を第2の各相電圧指令に重畳した第3の各相電圧指令を生成する。制御器は、第3の各相電圧指令の正負極性に基づいて第1及び第2のレグのうちの何れか一方のレグに付与する第2ゲート信号を生成しつつ、第3の各相電圧指令に従って第1及び第2のレグのうちの何れか他方のレグに付与する第2のゲート信号を生成する。制御器は、三相パルス電圧指令の三相の和がゼロでない期間は、第3の各相電圧指令の正負極性が切り替わらないように第2の三相共通電圧を演算する。

20

30

【発明の効果】

【0007】

本開示に係る電力変換装置によれば、ノイズ及び高調波を低減しつつ、電力変換装置を効率良く制御できるという効果を奏する。

40

【図面の簡単な説明】

【0008】

【図1】実施の形態1に係る電力変換装置の構成を示す回路図

【図2】実施の形態1における電力変換制御器の構成を示すブロック図

【図3】図2の三相パルス電圧指令演算器で生成される三相パルス電圧指令の1相分の波形例を示す図

【図4】実施の形態1における第1の共通電圧重畳器の動作説明に供するフローチャート

【図5】実施の形態1における第2の共通電圧重畳器の動作説明に供するフローチャート

【図6】実施の形態1における電圧極性制御器及びPWM制御器の動作説明に供する第1の図

50

【図 7】実施の形態 1 における電圧極性制御器及び P W M 制御器の動作説明に供する第 2 の図

【図 8】実施の形態 1 のデッドタイム挿入器におけるデッドタイムの挿入方法を示す図

【図 9】実施の形態 1 の構成において、第 1 の共通電圧重畳器及び第 2 の共通電圧重畳器が両方とも無い場合の動作波形を示す図（変調率 $m = 0.70$ ）

【図 10】実施の形態 1 の構成において、第 2 の共通電圧重畳器が無い場合の動作波形を示す図（変調率 $m = 0.70$ ）

【図 11】実施の形態 1 における図 2 の構成の動作波形を示す図（変調率 $m = 0.70$ ）

【図 12】実施の形態 1 の構成において、第 1 の共通電圧重畳器及び第 2 の共通電圧重畳器が両方とも無い場合の動作波形を示す図（変調率 $m = 0.95$ ）

10

【図 13】実施の形態 1 の構成において、第 2 の共通電圧重畳器が無い場合の動作波形を示す図（変調率 $m = 0.95$ ）

【図 14】実施の形態 1 における図 2 の構成の動作波形を示す図（変調率 $m = 0.95$ ）

【図 15】実施の形態 1 の構成において、第 1 の共通電圧重畳器及び第 2 の共通電圧重畳器が両方とも無い場合の動作波形を示す図（変調率 $m = 1.23$ ）

【図 16】実施の形態 1 の構成において、第 2 の共通電圧重畳器が無い場合の動作波形を示す図（変調率 $m = 1.23$ ）

【図 17】実施の形態 1 における図 2 の構成の動作波形を示す図（変調率 $m = 1.23$ ）

【図 18】実施の形態 1 の構成において、第 1 の共通電圧重畳器及び第 2 の共通電圧重畳器が両方とも無い場合の動作波形を示す図（変調率 $m = 1.15$ ）

20

【図 19】実施の形態 2 に係る電力変換装置の構成を示す回路図

【図 20】実施の形態 2 における電力変換制御器の構成を示すブロック図

【図 21】実施の形態 2 における第 2 の共通電圧重畳器の動作説明に供するフローチャート

【図 22】実施の形態 2 における図 20 の構成の動作波形を示す図（変調率 $m = 0.95$ ）

【図 23】実施の形態 3 に係る電力変換装置の構成を示す回路図

【図 24】実施の形態 3 における電力変換制御器の構成を示すブロック図

【図 25】実施の形態 3 における第 1 の共通電圧重畳器の動作説明に供するフローチャート

【図 26】実施の形態 3 における第 2 の共通電圧重畳器の動作説明に供するフローチャート

【図 27】実施の形態 3 の構成において、第 1 の共通電圧重畳器及び第 2 の共通電圧重畳器が両方とも無い場合の動作波形を示す図（変調率 $m = 0.85$ ）

30

【図 28】実施の形態 3 の構成において、第 2 の共通電圧重畳器が無い場合の動作波形を示す図（変調率 $m = 0.85$ ）

【図 29】実施の形態 3 における図 24 の構成の動作波形を示す図（変調率 $m = 0.85$ ）

【図 30】実施の形態 3 の構成において、第 1 の共通電圧重畳器及び第 2 の共通電圧重畳器が両方とも無い場合の動作波形を示す図（変調率 $m = 1.15$ ）

【図 31】実施の形態 3 の構成において、第 2 の共通電圧重畳器が無い場合の動作波形を示す図（変調率 $m = 1.15$ ）

【図 32】実施の形態 3 における図 24 の構成の動作波形を示す図（変調率 $m = 1.15$ ）

【図 33】実施の形態 4 に係る電力変換装置の構成を示す回路図

【図 34】実施の形態 4 における電力変換制御器の構成を示すブロック図

40

【図 35】実施の形態 4 における第 2 の共通電圧重畳器の動作説明に供するフローチャート

【図 36】実施の形態 3 における図 24 の構成の動作波形を比較対象として示す図

【図 37】実施の形態 4 における図 34 の構成の動作波形を示す図

【図 38】実施の形態 1 及び実施の形態 2 において、第 2 の共通電圧重畳器を利用しない場合の第 1 のレグのスイッチング回数と変調率の関係を示す図

【図 39】実施の形態 1 における第 2 の三相共通電圧重畳器を利用した場合のスイッチング回数と変調率の関係を示す図

【図 40】実施の形態 2 における第 2 の三相共通電圧重畳器を利用した場合のスイッチング回数と変調率の関係を示す図

【図 41】実施の形態 3 及び実施の形態 4 の第 1 の共通電圧重畳器を利用し、第 2 の共通

50

電圧重畳器を利用しない場合の第 1 のレグのスイッチング回数と変調率の関係を示す図

【図 4 2】実施の形態 3 における第 2 の三相共通電圧重畳器を利用した場合のスイッチング回数と変調率の関係を示す図

【図 4 3】実施の形態 4 における第 2 の三相共通電圧重畳器を利用した場合のスイッチング回数と変調率の関係を示す図

【図 4 4】実施の形態 1 から実施の形態 4 に係る電力変換制御器の各機能を実現するハードウェア構成の一例を示す図

【図 4 5】実施の形態 1 から実施の形態 4 に係る電力変換制御器の各機能を実現するハードウェア構成の他の例を示す図

【発明を実施するための形態】

【0009】

以下に添付図面を参照し、本開示の実施の形態に係る電力変換装置について詳細に説明する。

【0010】

実施の形態 1 .

図 1 は、実施の形態 1 に係る電力変換装置 1 の構成を示す回路図である。実施の形態 1 に係る電力変換装置 1 は、直流電源 3 から出力される直流電力を負荷であるモータ 2 への交流電力に変換して、モータ 2 に供給する電力変換装置である。電力変換装置 1 は、図 1 に示すように、インバータ回路 4 と、単相ブリッジ回路である Hブリッジ回路 5 , 6 , 7 と、制御器としての電力変換制御器 9 A を備えている。直流電源 3 の正負端子間には、インバータ回路 4 が接続され、インバータ回路 4 の互いに異なる 1 つの相の交流端 4 a , 4 b , 4 c と、モータ 2 の各相との間には、それぞれ Hブリッジ回路 5 , 6 , 7 が直列に挿入されるように接続されている。なお、図 1 では、インバータ回路 4 が三相 3 レベルインバータである場合を例示しているが、これに限定されない。インバータ回路 4 は、三相 2 レベルインバータであってもよい。或いは、インバータ回路 4 は、多相、即ち 4 相以上の、2 レベルインバータもしくは 3 レベルインバータであってもよい。

【0011】

各 Hブリッジ回路 5 , 6 , 7 は、逆導通機能を持つ 2 つの半導体スイッチング素子が直列に接続され、それらの接続端である中点 5 a 1 , 6 a 1 , 7 a 1 が三相インバータ回路の交流端 4 a , 4 b , 4 c、即ち互いに異なる 1 つの相の交流端に接続される第 1 のレグを有する。また、各 Hブリッジ回路 5 , 6 , 7 は、逆導通機能を持つ 2 つの半導体スイッチング素子が直列に接続され、それらの接続端である中点 5 a 2 , 6 a 2 , 7 a 2 がモータ 2 の各相端子、即ちモータ 2 の互いに異なる 1 つの相の端子に接続される第 2 のレグを有する。更に、各 Hブリッジ回路 5 , 6 , 7 は、第 1 及び第 2 のレグのそれぞれの両端に接続されるコンデンサ C s を有する。

【0012】

図 1 では、逆導通機能を持つ半導体スイッチング素子として、絶縁ゲートバイポーラトランジスタ (Insulated Gate Bipolar Transistor : IGBT) と逆並列ダイオードとを備えた素子、又は金属酸化膜半導体電界効果型トランジスタ (Metal - Oxide - Semiconductor Field - Effect Transistor : MOSFET) と逆並列ダイオードとを備えた素子を例示している。IGBT 又は MOSFET に代えて、逆導通 (Reverse - Conducting : RC) IGBT を用いてもよい。なお、図 1 の構成において、半導体スイッチング素子に MOSFET 又は RC - IGBT を用いる場合、逆並列ダイオードを省略してもよい。

【0013】

また、典型的な構成として、インバータ回路 4 の各半導体スイッチング素子には、ナローバンドギャップ半導体素子である、シリコン (Si) 製の IGBT を用いる。また、Hブリッジ回路 5 , 6 , 7 における第 1 のレグ、即ち中点がインバータ回路 4 に接続されるレグの各半導体スイッチング素子にも、Si 製の IGBT を用いる。一方、Hブリッジ回路 5 , 6 , 7 における第 2 のレグ、即ち中点がモータ 2 に接続されるレグの各半導体スイ

10

20

30

40

50

ッチング素子には、ワイドバンドギャップ半導体素子である、例えばシリコンカーバイド (SiC) 製の MOSFET を用いる。SiC は Si に比べて、オン電圧及びスイッチング損失の小さい半導体素子を構成できるという特徴を有する一方で、SiC 製の素子は入手が困難であり、Si 製の素子に比べて価格が高いという特徴がある。このため、第 1 のレグに Si 製の IGBT を使用し、第 2 のレグに SiC 製の MOSFET を使用することで、製造コスト及び入手困難性の問題の両立を図ることが可能となる。なお、Hブリッジ回路 5, 6, 7 の対称性を考えると、機能的には、第 1 のレグと第 2 のレグとの関係を入れ替えても問題ない。従って、第 1 のレグに SiC 製の MOSFET を使用し、第 2 のレグに Si 製の IGBT を使用することも可能である。

【0014】

モータ制御器 8 には、トルク指令 T^* が入力される。モータ制御器 8 は、モータ 2 に発生するトルクがトルク指令 T^* に基づく所望のトルクとなるような正弦波状相電圧指令 v_{su}^* , v_{sv}^* , v_{sw}^* を演算して電力変換制御器 9A に出力する。電力変換制御器 9A は、正弦波状相電圧指令 v_{su}^* , v_{sv}^* , v_{sw}^* に基づく電圧がモータ 2 へ印加されるように、第 1 のゲート信号であるゲート信号 $g_{mu1} \sim g_{mu4}$, $g_{mv1} \sim g_{mv4}$, $g_{mw1} \sim g_{mw4}$ 及び第 2 のゲート信号であるゲート信号 $g_{su1} \sim g_{su4}$, $g_{sv1} \sim g_{sv4}$, $g_{sw1} \sim g_{sw4}$ を生成する。

【0015】

ゲート信号 $g_{mu1} \sim g_{mu4}$, $g_{mv1} \sim g_{mv4}$, $g_{mw1} \sim g_{mw4}$ は、インバータ回路 4 の動作を制御する信号、即ちインバータ回路 4 の各半導体スイッチング素子をスイッチング制御するためのゲート信号である。より詳細に説明すると、以下の通りである。

【0016】

ゲート信号 g_{mu1} は、第 1 の相 (例えば u 相) の第 1 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mu2} は、第 1 の相の第 2 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mu3} は、第 1 の相の第 3 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mu4} は、第 1 の相の第 4 の半導体スイッチング素子のゲートに印加される信号である。

【0017】

ゲート信号 g_{mv1} は、第 2 の相 (例えば v 相) の第 1 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mv2} は、第 2 の相の第 2 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mv3} は、第 2 の相の第 3 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mv4} は、第 2 の相の第 4 の半導体スイッチング素子のゲートに印加される信号である。

【0018】

ゲート信号 g_{mw1} は、第 3 の相 (例えば w 相) の第 1 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mw2} は、第 3 の相の第 2 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mw3} は、第 3 の相の第 3 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{mw4} は、第 3 の相の第 4 の半導体スイッチング素子のゲートに印加される信号である。

【0019】

次に、ゲート信号 $g_{su1} \sim g_{su4}$, $g_{sv1} \sim g_{sv4}$, $g_{sw1} \sim g_{sw4}$ について説明する。

【0020】

ゲート信号 $g_{su1} \sim g_{su4}$ は、Hブリッジ回路 5 の動作を制御する信号、即ち Hブリッジ回路 5 の各半導体スイッチング素子をスイッチング制御するためのゲート信号である。具体的に、ゲート信号 g_{su1} は、第 2 のレグの高電位側に位置する第 1 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{su2} は、第 1 のレグの低電位側の第 2 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{su3} は、第 2 のレグの低電位側の第 3 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{su4} は、第 1 のレグの高電位側の第 4 の半導体スイッチング素子のゲ

10

20

30

40

50

ートに印加される信号である。

【 0 0 2 1 】

ゲート信号 $g_{sv1} \sim g_{sv4}$ は、Hブリッジ回路 6 の動作を制御する信号、即ちHブリッジ回路 6 の半導体スイッチング素子をスイッチング制御するためのゲート信号である。具体的に、ゲート信号 g_{sv1} は、第 2 のレグの高電位側に位置する第 1 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{sv2} は、第 1 のレグの低電位側の第 2 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{sv3} は、第 2 のレグの低電位側の第 3 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{sv4} は、第 1 のレグの高電位側の第 4 の半導体スイッチング素子のゲートに印加される信号である。

10

【 0 0 2 2 】

ゲート信号 $g_{sw1} \sim g_{sw4}$ は、Hブリッジ回路 7 の動作を制御する信号、即ちHブリッジ回路 7 の半導体スイッチング素子をスイッチング制御するためのゲート信号である。具体的に、ゲート信号 g_{sw1} は、第 2 のレグの高電位側に位置する第 1 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{sw2} は、第 1 のレグの低電位側の第 2 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{sw3} は、第 2 のレグの低電位側の第 3 の半導体スイッチング素子のゲートに印加される信号であり、ゲート信号 g_{sw4} は、第 1 のレグの高電位側の第 4 の半導体スイッチング素子のゲートに印加される信号である。

【 0 0 2 3 】

図 1 の構成において、モータ 2 に印加される電圧は、直流電源 3 の直流電圧と、Hブリッジ回路 5 , 6 , 7 のコンデンサ電圧とが適宜組み合わせられ、組み合わせ及び極性が考慮されて加算又は減算された、正又は負の直流電圧となる。コンデンサ電圧は、コンデンサ C_s の電圧である。直流電源 3 の直流電圧を「 v_{dc} 」、コンデンサ電圧を「 v_{cs} 」と表記する。なお、記号 v_{dc} 及び記号 v_{cs} の横に付した矢印の向きは、極性を表している。また、各実施の形態において、コンデンサ電圧 v_{cs} は、インバータ回路 4 の相電圧のステップ幅又はそれ以下に保持されているものとする。具体的に、相電圧のステップ幅は、直流電源 3 の電圧の半分の約 $1/2$ であるとする。即ち、コンデンサ電圧 v_{cs} と直流電圧 v_{dc} との間には、 $v_{cs} = v_{dc} / 4$ の関係がある。

20

【 0 0 2 4 】

図 1 の構成において、Hブリッジ回路 5 , 6 , 7 の出力電圧をインバータ回路 4 の出力電圧に加算又は減算する場合、Hブリッジ回路 5 , 6 , 7 の各相電圧のステップ幅を 2 倍ずつ異ならせた値にすることで、高調波を抑制してより正弦波に近い出力電圧が得られることが知られている。詳細は、『山田正樹他：「階調制御型インバータを適用した瞬時電圧低下補償装置の開発」、電学論, Vol. 127 - D, No. 4, pp. 451 - 456 (2007)』を参照されたい。

30

【 0 0 2 5 】

図 2 は、実施の形態 1 における電力変換制御器 9 A の構成を示すブロック図である。実施の形態 1 における電力変換制御器 9 A は、図 2 に示すように、三相パルス電圧指令演算器 9 0 1、デッドタイム挿入器 9 0 2 , 9 0 7、第 1 の共通電圧重畳器 9 0 3 A、第 2 の共通電圧重畳器 9 0 4 A、電圧極性制御器 9 0 5、パルス幅変調 (Pulse Width Modulation: PWM) 制御器 9 0 6、及び減算器 9 0 8 を備えている。

40

【 0 0 2 6 】

三相パルス電圧指令演算器 9 0 1 は、インバータ回路 4 に指令する三相パルス電圧指令 v_{smu}^* , v_{smv}^* , v_{smw}^* を演算する。三相パルス電圧指令 v_{smu}^* , v_{smv}^* , v_{smw}^* の 1 相分の波形を図 3 に示す。図 3 は、図 2 の三相パルス電圧指令演算器 9 0 1 で生成される三相パルス電圧指令の 1 相分の波形例を示す図である。

【 0 0 2 7 】

図 3 に示す電圧波形は、正弦波状相電圧指令 v_{su}^* , v_{sv}^* , v_{sw}^* の基本波周期において、絶対値が直流電源 3 の直流電圧 v_{dc} の半分であり、且つ極性が正又は負の電

50

圧がそれぞれ1回ずつ繰り返される1パルス電圧である。1パルス電圧を使用すると、インバータ回路4のスイッチング回数が少なくなるので、スイッチング損失が低減されて、電力変換装置1の効率化が図れる。

【0028】

図3では、三相パルス電圧指令を v_{sm}^* で表している。「 v_{sm}^* 」は三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* を総称する表記である。なお、正弦波状相電圧指令についても、適宜同様な表記を用いる。また、図3の横軸は、正弦波状相電圧指令 v_s^* の位相を表している。

【0029】

三相パルス電圧指令 v_{sm}^* を表す1パルス電圧は、図3に示すように、正弦波状相電圧指令 v_s^* の位相及び位相角に応じて変化する電圧波形である。位相角の詳細は下述する。

10

【0030】

具体的に図3の例において、1パルス電圧の値は、位相がゼロから、 $-\pi/2$ から $+\pi/2$ 、及び $\pi/2$ から $3\pi/2$ の範囲ではゼロ値であり、位相が 0 から $-\pi/2$ の範囲では正值であり、位相が $+\pi/2$ から $3\pi/2$ の範囲では負値である。なお、本稿で言うゼロ値は、完全なゼロの値を意味するものではなく、ゼロに近い値をとることも許容される。即ち、本稿で言うゼロ値は、ゼロと見なされる値をも含む概念である。

【0031】

ここで、正弦波状相電圧指令 v_s^* と、三相パルス電圧指令 v_{sm}^* の両者の基本波成分を等しくするために、正弦波状相電圧指令 v_s^* の振幅を v_{sphp}^* として、前述の位相角 θ を以下の(1)式で決定する。

20

【0032】

$$v_{sm}^* = \cos^{-1} (v_{sphp}^* \cdot \sin(\theta) / (2v_{dc})) \dots (1)$$

【0033】

上記(1)式が満たされる場合、インバータ回路4は、基本波成分の電圧を出力して、モータ2に供給する基本波成分の電力の全てを分担する。従って、上記(1)式が満たされる場合、Hブリッジ回路5、6、7の直流側には直流電源が不要となり、電力変換装置1の小型化及び低コスト化が図れる。このとき、Hブリッジ回路5、6、7は有効電力を負担しないため、コンデンサ電圧 v_{cs} は、規定値である直流電圧 v_{dc} の約 $1/4$ に保たれる。

30

【0034】

図2の説明に戻り、三相パルス電圧指令演算器901は、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* を生成すると同時に、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* に基づく電圧を出力するためのゲート信号 $g_{mu1}' \sim g_{mu4}'$ 、 $g_{vu1}' \sim g_{vu4}'$ 、 $g_{wu1}' \sim g_{wu4}'$ を生成する。但し、この時点では、インバータ回路4におけるアーム短絡を防止するためのデッドタイムは挿入されていない。

【0035】

以下の表1には、インバータ回路4が出力する出力電圧 v_{sm} と、インバータ回路4へのゲート信号 $g_{m1} \sim g_{m4}$ との関係が示されている。三相パルス電圧指令演算器901は、表1の関係を用いて、インバータ回路4へのゲート信号を生成する。

40

【0036】

【表 1】

(表1)

出力電圧 v_{sm}	$-v_{dc}/2$	0	$v_{dc}/2$
g_{m1}	L	L	H
g_{m2}	L	H	H
g_{m3}	H	H	L
g_{m4}	H	L	L

10

【0037】

上記表 1 において、「H」は「high」を表し、対応する半導体スイッチング素子をオンに制御するゲート信号であることを意味する。また、「L」は「low」を表し、対応する半導体スイッチング素子をオフに制御するゲート信号であることを意味する。

【0038】

減算器 908 では、正弦波状相電圧指令 v_{su}^* 、 v_{sv}^* 、 v_{sw}^* からインバータ回路 4 に指令する三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* が減算されて、Hブリッジ回路 5、6、7 に指令する電圧指令である第 1 の各相電圧指令 v_{ssu1}^* 、 v_{ssv1}^* 、 v_{ssw1}^* が生成される。即ち、三相パルス電圧指令演算器 901 及び減算器 908 によって、正弦波状相電圧指令 v_{su}^* 、 v_{sv}^* 、 v_{sw}^* は、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* と、第 1 の各相電圧指令 v_{ssu1}^* 、 v_{ssv1}^* 、 v_{ssw1}^* とに分割される。第 1 の各相電圧指令 v_{ssu1}^* 、 v_{ssv1}^* 、 v_{ssw1}^* は、減算器 908 によって、インバータ回路 4 が出力する出力電圧の変化が相殺されるように演算される。この処理により、電力変換装置 1 は、ノイズ及び高調波を低減しながら、負荷への電力供給が可能となる。

20

【0039】

第 1 の共通電圧重畳器 903A は、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* に基づいて、三相で共通の第 1 の三相共通電圧を演算する。第 1 の共通電圧重畳器 903A は、演算した第 1 の三相共通電圧を第 1 の各相電圧指令 v_{ssu1}^* 、 v_{ssv1}^* 、 v_{ssw1}^* に重畳し、重畳した電圧を第 2 の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* として第 2 の共通電圧重畳器 904A に出力する。コンデンサ電圧 v_{cs} は、第 2 の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* を生成する際に用いられる。第 1 の三相共通電圧は、第 2 の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* の波高値が低減されるように演算される。

30

【0040】

第 2 の共通電圧重畳器 904A は、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* に基づいて、三相で共通の第 2 の三相共通電圧を演算する。第 2 の共通電圧重畳器 904A は、演算した第 2 の三相共通電圧を第 2 の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* に重畳し、重畳した電圧を第 3 の各相電圧指令 v_{ssu3}^* 、 v_{ssv3}^* 、 v_{ssw3}^* として電圧極性制御器 905 に出力する。

40

【0041】

第 1 の共通電圧重畳器 903A 及び第 2 の共通電圧重畳器 904A の動作については、更に図 4 及び図 5 を参照して説明する。図 4 は、実施の形態 1 における第 1 の共通電圧重畳器 903A の動作説明に供するフローチャートである。図 5 は、実施の形態 1 における第 2 の共通電圧重畳器 904A の動作説明に供するフローチャートである。

【0042】

図 4 において、第 1 の共通電圧重畳器 903A は、第 1 の各相電圧指令 v_{ssu1}^* 、 v_{ssv1}^* 、 v_{ssw1}^* を最大相 v_{max1} と、最小相 v_{min1} とに並べ替えると共に、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* を、

50

以下の(2)式を用いて計算する(ステップ90301)。

【0043】

$$V_{smcm}^* = (V_{smu}^* + V_{smv}^* + V_{smw}^*) / 3 \dots (2)$$

【0044】

次に、第1の共通電圧重畳器903Aは、コモンモード電圧 V_{smcm}^* が正であるか(ステップ90302)、又は負もしくはゼロであるか(ステップ90303)を判定する。コモンモード電圧 V_{smcm}^* がゼロの場合(ステップ90302, No)、且つステップ90303, No)、第1の共通電圧重畳器903Aは、第1の三相共通電圧 $V_{ofst1} = 0$ とする(ステップ90304)。

【0045】

三相パルス電圧指令 V_{smu}^* , V_{smv}^* , V_{smw}^* のコモンモード電圧 V_{smcm}^* が正の場合(ステップ90302, Yes)、コモンモード電圧 V_{smcm}^* の電圧変化を低減するためには、第1の各相電圧指令 V_{ssu1}^* , V_{ssv1}^* , V_{ssw1}^* のコモンモード電圧が負になるように動作している。このとき、最小相 V_{min1} が出力可能な最小値 $-V_{cs}$ を超えていないか、即ち最小相 V_{min1} の値が最小値 $-V_{cs}$ 未満であるか否かを判別する(ステップ90305)。最小相 V_{min1} が最小値 $-V_{cs}$ 未満である場合(ステップ90305, Yes)、最小相 V_{min1} が最小値 $-V_{cs}$ となるように第1の三相共通電圧 V_{ofst1} を決定する(ステップ90306)。一方、最小相 V_{min1} が最小値 $-V_{cs}$ 未満ではない場合(ステップ90305, No)、第1の三相共通電圧 $V_{ofst1} = 0$ とする(ステップ90307)。

【0046】

また、三相パルス電圧指令 V_{smu}^* , V_{smv}^* , V_{smw}^* のコモンモード電圧 V_{smcm}^* が負の場合(ステップ90303, Yes)、コモンモード電圧 V_{smcm}^* の電圧変化を低減するためには、第1の各相電圧指令 V_{ssu1}^* , V_{ssv1}^* , V_{ssw1}^* のコモンモード電圧が正になるように動作している。このとき、最大相 V_{max1} が出力可能な最大値 V_{cs} を超えていないかどうかを判別する(ステップ90308)。最大相 V_{max1} が最大値 V_{cs} を超えている場合(ステップ90308, Yes)、最大相 V_{max1} が最大値 V_{cs} となるように第1の三相共通電圧 V_{ofst1} を決定する(ステップ90309)。一方、最大相 V_{max1} が最大値 V_{cs} を超えていない場合(ステップ90308, No)、第1の三相共通電圧 $V_{ofst1} = 0$ とする(ステップ90310)。

【0047】

最後に、第1の共通電圧重畳器903Aは、第1の各相電圧指令 V_{ssu1}^* , V_{ssv1}^* , V_{ssw1}^* に第1の三相共通電圧 V_{ofst1} を重畳して、第2の各相電圧指令 V_{ssu2}^* , V_{ssv2}^* , V_{ssw2}^* を生成する(ステップ90311)。なお、第2の各相電圧指令 V_{ssu2}^* , V_{ssv2}^* , V_{ssw2}^* は、暫定的に生成される補正中の各相電圧指令である。

【0048】

次に、図5を参照して第2の共通電圧重畳器904Aの動作について説明する。

【0049】

図5において、第2の共通電圧重畳器904Aは、第2の各相電圧指令 V_{ssu2}^* , V_{ssv2}^* , V_{ssw2}^* を最大相 V_{max2} と、最小相 V_{min2} とに並べ替えると共に、三相パルス電圧指令 V_{smu}^* , V_{smv}^* , V_{smw}^* のコモンモード電圧 V_{smcm}^* を、上記(2)式を用いて計算する(ステップ90401)。

【0050】

なお、正弦波状相電圧指令 V_{su}^* , V_{sv}^* , V_{sw}^* の振幅を「 V_{sphp}^* 」で表すとき、この振幅 V_{sphp}^* を直流電源3の直流電圧 V_{dc} の半分の値で除した値を変調率 m と定義する。具体的に、変調率 m は、以下の(3)式で表すことができる。

【0051】

$$m = (V_{sphp}^* / (V_{dc} / 2)) \dots (3)$$

【0052】

10

20

30

40

50

第2の共通電圧重畳器904Aは、変調率 m が、0.61以上、且つ0.79以下であるか否か、又は0.90以上、且つ0.99以下であるか否か、又は1.23以上であるか否かを判別する(ステップ90402)。これらの条件の何れにも該当しない場合(ステップ90402, No)、第2の三相共通電圧 $V_{ofst2} = 0$ とする(ステップ90403)。一方、何れかの条件の1つに該当する場合(ステップ90402, Yes)、第2の共通電圧重畳器904Aは、コモンモード電圧 V_{smcm}^* が正であるか(ステップ90404)、又は負もしくはゼロであるか(ステップ90408)を判定する。コモンモード電圧 V_{smcm}^* がゼロの場合(ステップ90404, No、且つステップ90408, No)、第2の共通電圧重畳器904Aは、第2の三相共通電圧 $V_{ofst2} = 0$ とする(ステップ90412)。

10

【0053】

三相パルス電圧指令 V_{smu}^* 、 V_{smv}^* 、 V_{smw}^* のコモンモード電圧 V_{smcm}^* が正の場合(ステップ90404, Yes)、最大相 V_{max2} がゼロを超えているか否かを判別する(ステップ90405)。最大相 V_{max2} がゼロを超えている場合(ステップ90405, Yes)、第2の三相共通電圧 $V_{ofst2} = -V_{max2}$ とし(ステップ90406)、最大相 V_{max2} がゼロを超えていない場合(ステップ90405, No)、第2の三相共通電圧 $V_{ofst2} = 0$ とする(ステップ90407)。これらにより、最大相 V_{max2} がゼロ又は負になるように制御される。

【0054】

また、三相パルス電圧指令 V_{smu}^* 、 V_{smv}^* 、 V_{smw}^* のコモンモード電圧 V_{smcm}^* が負の場合(ステップ90408, Yes)、最小相 V_{min2} がゼロ未満であるか否かを判別する(ステップ90409)。最小相 V_{min2} がゼロ未満である場合(ステップ90409, Yes)、第2の三相共通電圧 $V_{ofst2} = -V_{min2}$ とし(ステップ90410)、最小相 V_{min2} がゼロ以上である場合(ステップ90409, No)、第2の三相共通電圧 $V_{ofst2} = 0$ とする(ステップ90411)。これらにより、最小相 V_{min2} がゼロ又は正になるように制御される。

20

【0055】

最後に、第2の共通電圧重畳器904Aは、第2の各相電圧指令 V_{ssu2}^* 、 V_{ssv2}^* 、 V_{ssw2}^* に第2の三相共通電圧 V_{ofst2} を重畳して、第3の各相電圧指令 V_{ssu3}^* 、 V_{ssv3}^* 、 V_{ssw3}^* を生成する(ステップ90413)。以上の説明のように、第3の各相電圧指令 V_{ssu3}^* 、 V_{ssv3}^* 、 V_{ssw3}^* は、補正中の各相電圧指令を使用して生成される補正後の各相電圧指令である。

30

【0056】

以上の処理により、三相パルス電圧指令 V_{smu}^* 、 V_{smv}^* 、 V_{smw}^* のコモンモード電圧 V_{smcm}^* 、即ち、三相パルス電圧指令 V_{smu}^* 、 V_{smv}^* 、 V_{smw}^* の三相の和がゼロでない期間は、第3の各相電圧指令 V_{ssu3}^* 、 V_{ssv3}^* 、 V_{ssw3}^* における正負極性が切り替わらない。更に、第3の各相電圧指令 V_{ssu3}^* 、 V_{ssv3}^* 、 V_{ssw3}^* は、補正前の電圧指令である第1の各相電圧指令 V_{ssu1}^* 、 V_{ssv1}^* 、 V_{ssw1}^* に対して、正負極性が変化しない。これにより、Hブリッジ回路5、6、7におけるスイッチング回数を低減できるので、電力変換装置1におけるスイッチング損失の低減が可能となる。

40

【0057】

図2の説明に戻り、電圧極性制御器905は、第3の各相電圧指令 V_{ssu3}^* 、 V_{ssv3}^* 、 V_{ssw3}^* の極性に基づいて、Hブリッジ回路5、6、7における第1のレグ、即ち中点がインバータ回路4に接続されるレグに対するゲート信号 g_{su2}' 、 g_{u4}' 、 g_{sv2}' 、 g_{v4}' 、 g_{w2}' 、 g_{w4}' を生成する。また、電圧極性制御器905は、第3の各相電圧指令 V_{ssu3}^* 、 V_{ssv3}^* 、 V_{ssw3}^* の極性に基づいて、Hブリッジ回路5、6、7における第2のレグ、即ち中点がモータ2に接続されるレグのゲート信号 g_{su1}' 、 g_{u3}' 、 g_{v1}' 、 g_{v3}' 、 g_{w1}' 、 g_{w3}' を生成するためのPWM変調用の電圧指令である第4の各相電圧指令 V_{ssu4}^* 、 V_{ssv4}^* 、 V_{ssw4}^* を生成

50

する。

【 0 0 5 8 】

PWM制御器906は、第4の各相電圧指令 v_{ssu4}^* 、 v_{ssv4}^* 、 v_{ssw4}^* に基づいて、Hブリッジ回路5、6、7における第2のレグに対するゲート信号 g_{su1}' 、 g_{sv3}' 、 g_{vw1}' 、 g_{vw3}' を生成する。

【 0 0 5 9 】

図6は、実施の形態1における電圧極性制御器905及びPWM制御器906の動作説明に供する第1の図である。図7は、実施の形態1における電圧極性制御器905及びPWM制御器906の動作説明に供する第2の図である。

【 0 0 6 0 】

図6及び図7の横軸は、何れも時間を表している。また、図6及び図7では、上段部側から、任意の相における第3の各相電圧指令 v_{ss3}^* 及び第4の各相電圧指令 v_{ss4}^* 、ゲート信号 g_{s1}' 、 g_{s3}' 、 g_{s2}' 、 g_{s4}' 、瞬時値としての電圧指令 v_{ssi}^* の各信号が太線で示されている。また、上段部にはキャリア信号 c の波形が太線で示されている。キャリア信号 c は、ゼロ電圧とコンデンサ電圧 v_{cs} との間で変化する三角波状の信号である。なお、キャリア信号 c の周期を「キャリア周期」と呼ぶ場合がある。

【 0 0 6 1 】

図6には、第3の各相電圧指令 $v_{ss3}^* = 0$ である場合の動作波形が示されている。この場合、電圧極性制御器905は、ゲート信号 g_{s2}' 、 g_{s4}' を、 $g_{s2}' = H$ 、 $g_{s4}' = L$ に設定する。また、PWM制御器906は、第4の各相電圧指令 v_{ss4}^* の値とキャリア信号 c の値とを比較して、ゲート信号 g_{s1}' 、 g_{s3}' を生成する。具体的に、 $v_{ss4}^* > c$ の場合は、 $g_{s1}' = H$ 、 $g_{s3}' = L$ に設定する。 $v_{ss4}^* < c$ の場合は、 $g_{s1}' = L$ 、 $g_{s3}' = H$ に設定する。このとき、瞬時値としての電圧指令 v_{ssi}^* は、図6の下段部に示されるように、0又は v_{cs} となる。この電圧指令 v_{ssi}^* の波形から理解できるように、電圧極性制御器905及びPWM制御器906による動作波形は、平均値として、第3の各相電圧指令 v_{ss3}^* を出力している。

【 0 0 6 2 】

また、図7には、第3の各相電圧指令 $v_{ss3}^* < 0$ である場合の動作波形が示されている。特筆すべきことは、第3の各相電圧指令 v_{ss3}^* の値にコンデンサ電圧 v_{cs} を加えた値が、第4の各相電圧指令 v_{ss4}^* の値になっていることである。なお、コンデンサ電圧 v_{cs} の加算は、 $v_{ss3}^* < 0$ である相に対して実施される。

【 0 0 6 3 】

図7の場合、電圧極性制御器905は、ゲート信号 g_{s2}' 、 g_{s4}' を、 $g_{s2}' = L$ 、 $g_{s4}' = H$ に設定する。また、PWM制御器906は、第4の各相電圧指令 v_{ss4}^* の値とキャリア信号 c の値とを比較して、ゲート信号 g_{s1}' 、 g_{s3}' を生成する。具体的に、 $v_{ss4}^* > c$ の場合は、 $g_{s1}' = H$ 、 $g_{s3}' = L$ に設定する。 $v_{ss4}^* < c$ の場合は、 $g_{s1}' = L$ 、 $g_{s3}' = H$ に設定する。この処理は、図6の場合と同じである。このとき、瞬時値としての電圧指令 v_{ssi}^* は、図7の下段部に示されるように、 $-v_{cs}$ 又は0となる。図7に示す波形においても、電圧極性制御器905及びPWM制御器906による動作波形は、平均値として、第3の各相電圧指令 v_{ss3}^* を出力している。

【 0 0 6 4 】

以下の表2には、Hブリッジ回路5、6、7の出力電圧 V_{ss} と、Hブリッジ回路5、6、7へのゲート信号 $g_{s1} \sim g_{s4}$ との関係が示されている。電圧極性制御器905及びPWM制御器906は、表2の関係を用いて、Hブリッジ回路5、6、7へのゲート信号を生成する。

【 0 0 6 5 】

10

20

30

40

50

【表 2】

(表2)

出力電圧 v_{ss}	$-v_{cs}$	0		v_{cs}
g_{s1}	L	H	L	H
g_{s2}	L	L	H	H
g_{s3}	H	L	H	L
g_{s4}	H	H	L	L

10

【0066】

上記表 2 において、「H」は「high」を表し、対応する半導体スイッチング素子をオンに制御するゲート信号であることを意味する。また、「L」は「low」を表し、対応する半導体スイッチング素子をオフに制御するゲート信号であることを意味する。

【0067】

図 2 の説明に戻り、デッドタイム挿入器 902 は、ゲート信号 $g_{mu1}' \sim g_{nu4}'$, $g_{mv1}' \sim g_{nv4}'$, $g_{mw1}' \sim g_{nw4}'$ にデッドタイムを挿入することで、新たなゲート信号 $g_{mu1} \sim g_{mu4}$, $g_{mv1} \sim g_{mv4}$, $g_{mw1} \sim g_{mw4}$ を生成する。また、デッドタイム挿入器 907 は、ゲート信号 $g_{mu1}' \sim g_{nu4}'$, $g_{nv1}' \sim g_{nv4}'$, $g_{nw1}' \sim g_{mw4}'$ にデッドタイムを挿入することで、新たなゲート信号 $g_{nu1} \sim g_{mu4}$, $g_{mv1} \sim g_{mv4}$, $g_{mw1} \sim g_{mw4}$ を生成する。図 8 に、デッドタイムの挿入方法を示す。図 8 は、実施の形態 1 のデッドタイム挿入器 902 , 907 におけるデッドタイムの挿入方法を示す図である。

20

【0068】

図 8 において、上段部の g' の波形は、デッドタイム挿入前のゲート信号を示し、下段部の g の波形は、挿入後のゲート信号を示している。本稿では、図 8 に示されるように、ゲート信号が L から H になるタイミングにおいて、デッドタイム t_d だけ遅れるようにデッドタイム t_d の挿入を行う。なお、図 8 は一例であり、デッドタイム t_d の挿入又は設定は、図 8 に示す以外の手法を用いてもよい。

30

【0069】

次に、実施の形態 1 に係る電力変換装置 1 の動作の要点について、要部の動作波形を用いて説明する。図 9 は、実施の形態 1 の構成において、第 1 の共通電圧重畳器 903 A 及び第 2 の共通電圧重畳器 904 A が両方も無い場合の動作波形を示す図である。変調率 m は 0.70 である。

【0070】

図 9 の左側には、上から順に、(a) 正弦波状相電圧指令、(b) 三相パルス電圧指令、(c) Hブリッジ出力電圧、(d) 相電圧の波形が示されている。図 9 の右側には、上から順に、(e) Hブリッジ電圧指令、(f) 補正中 Hブリッジ電圧指令、(g) 補正後 Hブリッジ電圧指令、(h) 補正後 Hブリッジ電圧指令極性の波形が示されている。「Hブリッジ電圧指令」は前述した第 1 の各相電圧指令 v_{ssu1}^* , v_{ssv1}^* , v_{ssw1}^* を表し、「補正中 Hブリッジ電圧指令」は前述した第 2 の各相電圧指令 v_{ssu2}^* , v_{ssv2}^* , v_{ssw2}^* を表し、「補正後 Hブリッジ電圧指令」は前述した第 3 の各相電圧指令 v_{ssu3}^* , v_{ssv3}^* , v_{ssw3}^* を表している。「補正後 Hブリッジ電圧指令極性」は、補正後 Hブリッジ電圧指令の極性を表している。「Hブリッジ出力電圧」は、Hブリッジ回路 5 , 6 , 7 の出力電圧である。「相電圧」は、インバータ回路 4 の各相から出力される電圧である。各動作波形は、「 $v_{dc}/2$ 」で正規化されている。また、各動作波形において、U相の波形を実線で示し、V相の波形を破線で示し、W相の波形を一点鎖線で示している。これらの表記は、以下に示す他の動作波形に共通である。

40

【0071】

50

以下、図9の動作波形について説明する。なお、説明の簡略化のため、図9の各動作波形に付した名称を使用し、上記の説明において各電圧指令等に付していた記号については適宜省略する。他の図の説明においても同様である。

【0072】

前述したように、電力変換装置1においては、モータ2が所望のトルク指令 T^* で運転されるように、「正弦波状相電圧指令」が演算される。また、三相パルス電圧指令演算器901によって「パルス電圧指令」が演算され、「正弦波状相電圧指令」から「三相パルス電圧指令」を減算することで「Hブリッジ電圧指令」が得られる。図9の例では、第1の共通電圧重畳器903A及び第2の共通電圧重畳器904Aが両方とも無いので、「Hブリッジ電圧指令」がそのまま「補正後Hブリッジ電圧指令」となる。電圧極性制御器905は、「補正後Hブリッジ電圧指令」の極性に基づいて、Hブリッジ回路5, 6, 7における第1のレグのゲート信号を生成すると共に、PWM変調用の「Hブリッジ電圧指令」を生成する。

10

【0073】

ここで、図9の「補正後Hブリッジ電圧指令極性」の波形を参照すると、「補正後Hブリッジ電圧指令」の極性は、「正弦波状相電圧指令」の基本波周期において6回変化している。即ち、Hブリッジ回路5, 6, 7の第1のレグは、6回スイッチングすることになる。PWM制御器906は、PWM変調用の第4の各相電圧指令 v_{ssu4}^* , v_{ssv4}^* , v_{ssw4}^* に基づいてPWM制御を行い、Hブリッジ回路5, 6, 7は「Hブリッジ出力電圧」を出力する。「Hブリッジ出力電圧」は、Hブリッジ回路5, 6, 7の瞬時電圧波形

20

である。電力変換装置1が出力する「相電圧」は、「三相パルス電圧指令」と「Hブリッジ出力電圧」との和となり、準正弦波状の波形になる。これにより、ノイズ及び高調波成分の少ない「相電圧」が得られる。

【0074】

第1の共通電圧重畳器903Aが無い場合、図9に示されるように、「Hブリッジ電圧指令」は、出力可能な最大値 v_{cs} ($=v_{dc}/4$)及び最小値 $-v_{cs}$ を超えている。このため、電力変換装置1が出力する「相電圧」に歪みが生じる。そこで、第1の共通電圧重畳器903Aを追加した場合の動作波形を図10に示す。即ち、図10は、実施の形態1の構成において、第2の共通電圧重畳器904Aが無い場合の動作波形を示す図である。

30

【0075】

図10において、第1の共通電圧重畳器903Aにより、第1の三相共通電圧が演算されて「Hブリッジ電圧指令」に重畳される。これにより、Hブリッジ回路5, 6, 7が出力可能な最大値及び最小値を超えない「補正中Hブリッジ電圧指令」が得られる。図10の例では、第2の共通電圧重畳器904Aが無いので、「補正中Hブリッジ電圧指令」がそのまま「補正後Hブリッジ電圧指令」となる。「補正後Hブリッジ電圧指令」は出力可能な最大値及び最小値を超えていないので、高調波成分の少ない「相電圧」が得られている。

【0076】

しかしながら、図10の「補正後Hブリッジ電圧指令極性」の波形を参照すると、「補正後Hブリッジ電圧指令」の極性変化の回数は、「正弦波状相電圧指令」の基本波周期において14回に増加している。その結果、Hブリッジ回路5, 6, 7の第1のレグのスイッチング回数が増加する。このため、スイッチング損失が増加するという課題が発生する。この課題を解決するため、第2の共通電圧重畳器904Aが設けられている。第2の共通電圧重畳器904Aを追加した場合の動作波形を図11に示す。即ち、図11は、実施の形態1における図2の構成の動作波形を示す図である。なお、変調率 m は図9及び図10と同じであり、 $m = 0.70$ である。

40

【0077】

第2の共通電圧重畳器904Aは、「三相パルス電圧指令」の三相の和がゼロでない期

50

間は、「補正後Hブリッジ電圧指令」の正負極性が切り替わらないように第2の三相共通電圧を演算して「補正中Hブリッジ電圧指令」に重畳する。図11の例では、変調率は0.70であるので、「三相パルス電圧指令」のコモンモード電圧が正のときには、「補正中Hブリッジ電圧指令」における三相の最大値がゼロ又は負になるように第2の三相共通電圧を演算する。また、「三相パルス電圧指令」のコモンモード電圧が負のときには、「補正中Hブリッジ電圧指令」における三相の最大値がゼロ又は正になるように第2の三相共通電圧を演算する。これにより、「三相パルス電圧指令」の三相の和がゼロでない期間は、「補正後Hブリッジ電圧指令」の正負極性が切り替わらない。更に、実施の形態1では、「補正後Hブリッジ電圧指令」は、補正前の「Hブリッジ電圧指令」に対して正負極性が変化していない。その結果、「補正後Hブリッジ電圧指令」の極性変化は、「正弦波状相電圧指令」の基本波周期において、6回に低減されている。即ち、Hブリッジ回路5, 6, 7の第1のレグのスイッチング回数が低減されるので、スイッチング損失も低減される。従って、実施の形態1によれば、「Hブリッジ電圧指令」が出力可能な最大値及び最小値を超える電圧の出力を抑制して「相電圧」の歪みを抑制しつつ、Hブリッジ回路5, 6, 7の第1のレグのスイッチング損失の低減が可能となる。

10

【0078】

次に、変調率 m が0.95の場合について、第1の共通電圧重畳器903A及び第2の共通電圧重畳器904Aが両方とも無い場合の動作波形を図12に示す。即ち、図12は、実施の形態1の構成において、第1の共通電圧重畳器903A及び第2の共通電圧重畳器904Aが両方とも無い場合の動作波形を示す図である。

20

【0079】

図12の「補正後Hブリッジ電圧指令極性」の波形を参照すると、「補正後Hブリッジ電圧指令」の極性は、「正弦波状相電圧指令」の基本波周期において6回変化しており、Hブリッジ回路5, 6, 7の第1のレグは、6回スイッチングすることになる。また、「Hブリッジ電圧指令」は、出力可能な最大値 v_{cs} ($=v_{dc}/4$)及び最小値 $-v_{cs}$ を超えている。このため、電力変換装置1が出力する「相電圧」に歪みが生じる。

【0080】

次に、第1の共通電圧重畳器903Aを追加した場合の動作波形を図13に示す。即ち、図13は、実施の形態1の構成において、第2の共通電圧重畳器904Aが無い場合の動作波形を示す図である。なお、変調率 m は図12と同じであり、 $m=0.95$ である。

30

【0081】

図13において、「補正後Hブリッジ電圧指令」は出力可能な最大値及び最小値を超えていないので、高調波成分の少ない「相電圧」が得られている。しかしながら、「補正後Hブリッジ電圧指令」の極性変化の回数は、「正弦波状相電圧指令」の基本波周期において14回に増加している。

【0082】

次に、第2の共通電圧重畳器904Aを更に追加した場合の動作波形を図14に示す。即ち、図14は、実施の形態1における図2の構成の動作波形を示す図である。なお、変調率 m は図12及び図13と同じであり、 $m=0.95$ である。

【0083】

変調率 $m=0.95$ の場合の動作は、図5のフローチャートからも理解できるように、変調率 $m=0.70$ の場合と同じである。第2の共通電圧重畳器904Aによって「三相パルス電圧指令」の三相の和がゼロでない期間は、「補正後Hブリッジ電圧指令」の正負極性が切り替わらない。更に、「補正後Hブリッジ電圧指令」は、補正前の「Hブリッジ電圧指令」に対して正負極性が変化していない。従って、変調率 $m=0.70$ の場合と同様に、「補正後Hブリッジ電圧指令」の極性変化は、「正弦波状相電圧指令」の基本波周期において、6回に低減されている。即ち、Hブリッジ回路5, 6, 7の第1のレグのスイッチング回数が低減されるので、スイッチング損失も低減される。従って、「Hブリッジ電圧指令」が出力可能な最大値及び最小値を超える電圧の出力が抑制されて、「相電圧」の歪みを抑制しつつ、Hブリッジ回路5, 6, 7の第1のスイッチング損失の低減が可

40

50

能となる。

【 0 0 8 4 】

次に、変調率 m が 1 . 2 3 の場合について、第 1 の共通電圧重畳器 9 0 3 A 及び第 2 の共通電圧重畳器 9 0 4 A が両方とも無い場合の動作波形を図 1 5 に示す。即ち、図 1 5 は、実施の形態 1 の構成において、第 1 の共通電圧重畳器 9 0 3 A 及び第 2 の共通電圧重畳器 9 0 4 A が両方とも無い場合の動作波形を示す図である。

【 0 0 8 5 】

図 1 5 の「補正後 Hブリッジ電圧指令極性」の波形を参照すると、「補正後 Hブリッジ電圧指令」の極性は、「正弦波状相電圧指令」の基本波周期において 1 0 回変化しており、Hブリッジ回路 5 , 6 , 7 の第 1 のレグは、1 0 回スイッチングすることになる。また、「Hブリッジ電圧指令」は、出力可能な最大値 v_{cs} ($= v_{dc} / 4$) 及び最小値 $-v_{cs}$ を超えている。このため、電力変換装置 1 が出力する「相電圧」に歪みが生じる。

10

【 0 0 8 6 】

次に、第 1 の共通電圧重畳器 9 0 3 A を追加した場合の動作波形を図 1 6 に示す。即ち、図 1 6 は、実施の形態 1 の構成において、第 2 の共通電圧重畳器 9 0 4 A が無い場合の動作波形を示す図である。なお、変調率 m は図 1 5 と同じであり、 $m = 1 . 2 3$ である。

【 0 0 8 7 】

図 1 6 において、「補正後 Hブリッジ電圧指令」は出力可能な最大値及び最小値を超えていないので、高調波成分の少ない「相電圧」が得られている。しかしながら、「補正後 Hブリッジ電圧指令」の極性変化の回数は、「正弦波状相電圧指令」の基本波周期において 1 8 回に増加している。

20

【 0 0 8 8 】

次に、第 2 の共通電圧重畳器 9 0 4 A を更に追加した場合の動作波形を図 1 7 に示す。即ち、図 1 7 は、実施の形態 1 における図 2 の構成の動作波形を示す図である。なお、変調率 m は図 1 5 及び図 1 6 と同じであり、 $m = 1 . 2 3$ である。

【 0 0 8 9 】

変調率 $m = 1 . 2 3$ の場合の動作は、図 5 のフローチャートからも理解できるように、変調率 $m = 0 . 7 0$ の場合と同じである。第 2 の共通電圧重畳器 9 0 4 A によって「三相パルス電圧指令」の三相の和がゼロでない期間は、「補正後 Hブリッジ電圧指令」の正負極性が切り替わらない。更に、「補正後 Hブリッジ電圧指令」は、補正前の「Hブリッジ電圧指令」に対して正負極性が変化していない。従って、図 1 5 と同様に、「補正後 Hブリッジ電圧指令」の極性変化は、「正弦波状相電圧指令」の基本波周期において、1 0 回に低減されている。即ち、Hブリッジ回路 5 , 6 , 7 の第 1 のレグのスイッチング回数が低減されるので、スイッチング損失も低減される。従って、「Hブリッジ電圧指令」が出力可能な最大値及び最小値を超える部分の電圧の出力が抑制されて、「相電圧」の歪みを抑制しつつ、Hブリッジ回路 5 , 6 , 7 の第 1 のレグのスイッチング損失の低減が可能となる。

30

【 0 0 9 0 】

以上説明したように、実施の形態 1 に係る電力変換装置によれば、電力変換制御器は、三相で共通の第 1 の三相共通電圧を演算し、演算した第 1 の三相共通電圧を第 1 の各相電圧指令に重畳した第 2 の各相電圧指令を生成する。更に電力変換制御器は、三相で共通の第 2 の三相共通電圧を演算し、演算した第 2 の三相共通電圧を第 2 の各相電圧指令に重畳した第 3 の各相電圧指令を生成する。電力変換制御器は、第 3 の各相電圧指令の正負極性に基づいて第 1 及び第 2 のレグのうちの何れか一方のレグに付与する第 2 ゲート信号を生成しつつ、第 3 の各相電圧指令に基づいて第 1 及び第 2 のレグのうちの何れか他方のレグに付与する第 2 のゲート信号を生成する。電力変換制御器は、三相パルス電圧指令の三相の和がゼロでない期間は、第 3 の各相電圧指令の正負極性が切り替わらないように第 2 の三相共通電圧を演算する。その結果、第 1 及び第 2 のレグのうちの何れか一方のスイッチング素子のスイッチング回数の低減を通じて、当該レグのスイッチング損失を低減することができる。これにより、ノイズ及び高調波を低減しつつ、電力変換装置を効率良く制御

40

50

することができる。

【 0 0 9 1 】

なお、実施の形態 1 に係る電力変換装置において、コンデンサの電圧であるコンデンサ電圧は、インバータ回路の相電圧のステップ幅の半分の 2 分の 1 以下、即ち直流電源の電圧の 4 分の 1 以下であることが好ましい。このように設定すれば、高調波を抑制して、より正弦波に近い出力電圧が得られる。

【 0 0 9 2 】

また、実施の形態 1 に係る電力変換装置によれば、電力変換制御器は、第 2 の各相電圧指令における各相の電圧値の絶対値がコンデンサ電圧を超えないように第 1 の三相共通電圧を演算する。これにより、第 1 の各相電圧指令によって出力可能な最大値及び最小値を超える部分の電圧の出力が抑制されるので、相電圧の歪みを抑制することができる。

10

【 0 0 9 3 】

また、実施の形態 1 に係る電力変換装置によれば、電力変換制御器は、変調率 m が、 0.61 以上、且つ 0.79 以下の場合、又は 0.90 以上、且つ 0.99 以下の場合、又は 1.23 以上の場合、三相パルス電圧指令の三相の和が正のときには、第 2 の各相電圧指令の三相の最大値がゼロ又は負になるように第 2 の三相共通電圧を演算する。また、電力変換制御器は、三相パルス電圧指令の三相の和が負のときには、第 2 の各相電圧指令の三相の最小値がゼロ又は正になるように第 2 の三相共通電圧を演算する。これにより、単相ブリッジ回路の第 1 のレグのスイッチング回数が低減されるので、単相ブリッジ回路のスイッチング損失を低減することができる。

20

【 0 0 9 4 】

なお、実施の形態 1 に係る電力変換装置の構成において、インバータ回路には、ナローバンドギャップ半導体で形成された半導体スイッチング素子を用い、単相ブリッジ回路には、ワイドバンドギャップ半導体で形成された半導体スイッチング素子を用いることができる。このように構成すれば、第 1 及び第 2 のレグのうちの一方向のレグのスイッチング損失を低減できると共に、第 1 及び第 2 のレグのうちのもう一方のレグのコストを低減することができる。これにより、電力変換装置の動作を効率化しつつ、電力変換装置の製造コストの増加を抑制することが可能となる。また、製造コスト及び入手困難性の問題の両立を図ることができる。

【 0 0 9 5 】

また、上記の構成において、単相ブリッジ回路を構成する第 1 及び第 2 のレグのうち、第 3 の各相電圧指令の正負極性に基づいて生成される第 2 のゲート信号によって制御されるレグには、ナローバンドギャップ半導体で形成された半導体スイッチング素子を用いてもよい。このように構成すれば、電力変換装置を構成する際の更なるコスト低減が可能となる。

30

【 0 0 9 6 】

なお、単相ブリッジ回路のコンデンサ電圧は、インバータ回路の相電圧のステップ幅の半分又はそれ以下であることが好ましい。このように設定すれば、高調波を抑制しつつ、より正弦波に近い出力電圧を得ることができる。また、単相ブリッジ回路のコンデンサ電圧を下げることで、単相ブリッジ回路におけるスイッチング損失を低減する効果が得られる。

40

【 0 0 9 7 】

実施の形態 2 .

一般的なインバータ回路では、出力線間電圧の振幅が直流電圧と等しくなる場合を定格電圧とすることが多い。このときの変調率 m は、 $m = 1.15$ である。この場合について、第 1 の共通電圧重畳器 903 A 及び第 2 の共通電圧重畳器 904 A が両方とも無い場合の動作波形を図 18 に示す。即ち、図 18 は、実施の形態 1 の構成において、第 1 の共通電圧重畳器 903 A 及び第 2 の共通電圧重畳器 904 A が両方とも無い場合の動作波形を示す図である。

【 0 0 9 8 】

50

図18の「補正後Hブリッジ電圧指令極性」の波形を参照すると、「補正後Hブリッジ電圧指令」の極性は、「正弦波状相電圧指令」の基本波周期において10回変化しており、Hブリッジ回路5, 6, 7の第1のレグは、10回スイッチングすることになる。ここで、負荷であるモータ2を駆動する場合、駆動するための「正弦波状相電圧指令」の大きさ、即ち変調率 m の大きさは、モータ2の回転速度に比例すると考えられる。従って、変調率 m が1.15より小さい場合、モータ2の回転速度、即ち「正弦波状相電圧指令」の基本波周波数が低くなっている。このため、変調率 m が1.15より小さい場合、Hブリッジ回路5, 6, 7の第1のレグは、基本波周期において、10回スイッチングしてもよいと言える。

【0099】

その一方で、図14の動作波形、即ち実施の形態1の構成で変調率 $m = 0.95$ で動作する場合、Hブリッジ回路5, 6, 7の第1のレグのスイッチング回数は6回であり、許容されるスイッチング回数である10回と比べて少ない。このとき、図14(g)の「補正後Hブリッジ電圧指令」の波形を参照すると、僅かではあるが、出力可能な最大値及び最小値を超えている過変調分が存在しており、出力電圧を歪ませてしまう。そこで、実施の形態2では、許容されるスイッチング回数を最大限に利用して、歪みの少ない出力電圧が得られる電力変換装置を開示する。

【0100】

図19は、実施の形態2に係る電力変換装置10の構成を示す回路図である。図19において、実施の形態2に係る電力変換装置10では、図1に示す実施の形態1に係る電力変換装置1の構成において、電力変換制御器9Aが電力変換制御器11Bに置き換えられている。なお、その他の構成については、実施の形態1の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

【0101】

図20は、実施の形態2における電力変換制御器11Bの構成を示すブロック図である。図20において、実施の形態2における電力変換制御器11Bでは、図2に示す実施の形態1における電力変換制御器9Aの構成において、第2の共通電圧重畳器904Aが第2の共通電圧重畳器904Bに置き換えられている。その他の構成については、実施の形態1の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

【0102】

図21は、実施の形態2における第2の共通電圧重畳器904Bの動作説明に供するフローチャートである。図21において、変調率 m が、0.61以上、且つ0.79以下であるか否か、又は1.23以上であるか否かの場合の処理については、図5に示すフローチャートと同一であり、重複する説明は省略する。なお、図21における、ステップ90802、ステップ90805~90813及びステップ90823は、それぞれ図5における、ステップ90402、ステップ90404~90412及びステップ90413に対応している。

【0103】

次に、図5と異なる処理について説明する。ステップ90802において、第2の共通電圧重畳器904Bは、変調率 m が、0.61以上、且つ0.79以下ではなく、且つ、1.23以上ではない場合(ステップ90802, No)、即ち、変調率 m が、0.61未満、又は0.79を超え、且つ1.23未満である場合、ステップ90803に進む。ステップ90803では、変調率 m が、0.90以上、且つ0.99以下であるか否かが判定される。この判定条件に該当しない場合(ステップ90803, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ90804)。一方、ステップ90803の条件を満たす場合(ステップ90803, Yes)、第2の共通電圧重畳器904Bは、コモンモード電圧 v_{smcm}^* が正であるか(ステップ90814)、又は負もしくはゼロであるか(ステップ90818)を判定する。コモンモード電圧 v_{smcm}^* がゼロの場合(ステップ90814, No、且つステップ90818, No)、第2の共通電圧重畳器9

10

20

30

40

50

04Bは、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ90822)。

【0104】

三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* が正の場合(ステップ90814, Yes)、最大相 v_{max2} がゼロ未満であるか否かを判別する(ステップ90815)。最大相 v_{max2} がゼロ未満である場合(ステップ90815, Yes)、第2の三相共通電圧 $v_{ofst2} = -v_{max2}$ とし(ステップ90816)、最大相 v_{max2} がゼロ以上である場合(ステップ90815, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ90817)。これらにより、最大相 v_{max2} がゼロ又は正になるように制御される。

【0105】

また、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* が負の場合(ステップ90818, Yes)、最小相 v_{min2} がゼロを超えているか否かを判別する(ステップ90819)。最小相 v_{min2} がゼロを超えている場合(ステップ90819, Yes)、第2の三相共通電圧 $v_{ofst2} = -v_{min2}$ とし(ステップ90820)、最小相 v_{min2} がゼロを超えていない場合(ステップ90819, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ90821)。これらにより、最小相 v_{min2} がゼロ又は負になるように制御される。

【0106】

最後に、第2の共通電圧重畳器904Bは、第2の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* に第2の三相共通電圧 v_{ofst2} を重畳して、第3の各相電圧指令 v_{ssu3}^* 、 v_{ssv3}^* 、 v_{ssw3}^* を生成する(ステップ90823)。

【0107】

図22に、変調率 $m = 0.95$ の場合の、実施の形態2の動作波形を示す。即ち、図22は、実施の形態2における図20の構成の動作波形を示す図である。

【0108】

図22は、変調率 $m = 0.95$ のときの例である。このため、「三相パルス電圧指令」の三相の和が正のときには、「補正中Hブリッジ電圧指令」の三相の最大値がゼロ又は正になるように、第2の三相共通電圧が演算される。また、「三相パルス電圧指令」の三相の和が負のときには、「補正中Hブリッジ電圧指令」の三相の最小値がゼロ又は負になるように、第2の三相共通電圧が演算される。これにより、「三相パルス電圧指令」の三相の和がゼロでない期間は、「補正後Hブリッジ電圧指令」の正負極性が切り替わらない。

【0109】

ここで、実施の形態2では、「補正後Hブリッジ電圧指令」は、補正前の「Hブリッジ電圧指令」に対して正負極性の变化を許容している。その結果、「補正後Hブリッジ電圧指令」の極性变化は、「正弦波状相電圧指令」の基本波周期において10回となっている。これは、実施の形態1の結果である図14の6回からは増加しているが、電力変換装置10を、大凡の定格電圧である変調率1.15で運転した場合と同じ10回である。一方、実施の形態1の結果では、「補正後Hブリッジ電圧指令」に出力可能な最大値 v_{cs} ($=v_{dc}/4$)及び最小値 $-v_{cs}$ を超える過変調分が存在していたが、実施の形態2では、この過変調分を除去できている。このため、実施の形態2は、実施の形態1に比して、より歪みの少ない出力電圧を得ることが可能である。従って、実施の形態2では、定格運転などで決定される許容スイッチング回数を最大限に利用して、歪みの少ない出力電圧を得ることが可能である。

【0110】

以上説明したように、実施の形態2に係る電力変換装置によれば、電力変換制御器は、変調率が、0.90以上、且つ0.99以下の場合、三相パルス電圧指令の三相の和が正のときには、第2の各相電圧指令の三相の最大値がゼロ又は正になるように第2の三相共通電圧を演算する。また、電力変換制御器は、三相パルス電圧指令の三相の和が負のときには、第2の各相電圧指令の三相の最小値がゼロ又は負になるように第2の三相共通電圧を演算する。これにより、許容されるスイッチング回数を最大限に利用した制御が可能と

10

20

30

40

50

なるので、単相ブリッジ回路のスイッチング損失を低減しつつ、ノイズ及び高調波を低減することができる。その結果、歪みの少ない電圧を負荷に供給できるといった従来にない顕著な効果を奏する。

【0111】

実施の形態3。

実施の形態1及び実施の形態2の第1の共通電圧重畳器903Aは、第2の各相電圧指令 V_{ssu2}^* 、 V_{ssv2}^* 、 V_{ssw2}^* の波高値が低減されるように第1の三相共通電圧を演算している。即ち、第1の三相共通電圧は、第1の各相電圧指令 V_{ssu1}^* 、 V_{ssv1}^* 、 V_{ssw1}^* によって出力可能な最大値 V_{cs} 及び最小値 $-V_{cs}$ を超えないように演算される。しかしながら、実施の形態1及び実施の形態2の制御には、改善の余地がある。波高値を更に低減できれば、Hブリッジ回路5、6、7のスイッチング損失を更に低減することができる。そこで、実施の形態3では、第2の各相電圧指令 V_{ssu2}^* 、 V_{ssv2}^* 、 V_{ssw2}^* の波高値を更に低減して、Hブリッジ回路5、6、7のスイッチング損失の更なる低減を図る電力変換装置を開示する。

10

【0112】

図23は、実施の形態3に係る電力変換装置12の構成を示す回路図である。図23において、実施の形態3に係る電力変換装置12では、図1に示す実施の形態1に係る電力変換装置1の構成において、電力変換制御器9Aが電力変換制御器13Cに置き換えられている。実施の形態1に係る電力変換装置1では、Hブリッジ回路5、6、7のコンデンサ電圧 V_{cs} を、直流電圧 V_{dc} の半分の約 $1/2$ ($V_{cs} = V_{dc} / 4$)に設定していた。これに対し、実施の形態3に係る電力変換装置12では、Hブリッジ回路5、6、7のコンデンサ電圧 V_{cs} を、直流電圧 V_{dc} の半分の 0.45 倍 ($V_{cs} = 0.45 \times V_{dc} / 4$)に下げている。その他の構成については、実施の形態1の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

20

【0113】

図24は、実施の形態3における電力変換制御器13Cの構成を示すブロック図である。図24において、実施の形態3における電力変換制御器13Cでは、図2に示す実施の形態1における電力変換制御器9Aの構成において、第1の共通電圧重畳器903Aが第1の共通電圧重畳器903Bに置き換えられ、第2の共通電圧重畳器904Aが第2の共通電圧重畳器904Cに置き換えられている。その他の構成については、実施の形態1の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

30

【0114】

第1の共通電圧重畳器903Bは、第2の各相電圧指令 V_{ssu2}^* 、 V_{ssv2}^* 、 V_{ssw2}^* の波高値を低減するように第1の三相共通電圧を演算する。第1の共通電圧重畳器903Bは、演算した第1の三相共通電圧を第1の各相電圧指令 V_{ssu1}^* 、 V_{ssv1}^* 、 V_{ssw1}^* に重畳し、重畳した電圧を第2の各相電圧指令 V_{ssu2}^* 、 V_{ssv2}^* 、 V_{ssw2}^* として第2の共通電圧重畳器904Cに出力する。

【0115】

図25は、実施の形態3における第1の共通電圧重畳器903Bの動作説明に供するフローチャートである。

40

【0116】

図25において、第1の共通電圧重畳器903Bは、第1の各相電圧指令 V_{ssu1}^* 、 V_{ssv1}^* 、 V_{ssw1}^* を最大相 V_{max1} と、最小相 V_{min1} とに並べ替える(ステップ90901)。次に、第1の共通電圧重畳器903Bは、以下の(4)式を用いて、第1の三相共通電圧 V_{ofst1} を、最大相 V_{max1} と最小相 V_{min1} との平均値の極性を反転した値として計算する(ステップ90902)。

【0117】

$$V_{ofst1} = -0.5 \times (V_{max1} + V_{min1}) \dots (4)$$

【0118】

50

最後に、第1の共通電圧重畳器903Bは、第1の各相電圧指令 v_{ssu1}^* 、 v_{ssv1}^* 、 v_{ssw1}^* に第1の三相共通電圧 v_{ofst1} を重畳して、第2の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* を生成する(ステップ90903)。

【0119】

次に、第2の共通電圧重畳器904Cの動作について説明する。図26は、実施の形態3における第2の共通電圧重畳器904Cの動作説明に供するフローチャートである。

【0120】

図26において、第2の共通電圧重畳器904Cは、第2の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* を最大相 v_{max2} と、最小相 v_{min2} とに並べ替えると共に、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* を、上記(2)式を用いて計算する(ステップ91001)。

10

【0121】

第2の共通電圧重畳器904Cは、変調率 m が、0.67以上、且つ0.97以下であるか否か、又は1.11以上であるか否かを判別する(ステップ91002)。これらの条件の何れにも該当しない場合(ステップ91002, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91003)。一方、何れかの条件の1つに該当する場合(ステップ91002, Yes)、第2の共通電圧重畳器904Cは、コモンモード電圧 v_{smcm}^* が正であるか(ステップ91004)、又は負もしくはゼロであるか(ステップ91008)を判定する。コモンモード電圧 v_{smcm}^* がゼロの場合(ステップ91004, No、且つステップ91008, No)、第2の共通電圧重畳器904Cは、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91012)。

20

【0122】

三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* が正の場合(ステップ91004, Yes)、最大相 v_{max2} がゼロを超えているか否かを判別する(ステップ91005)。最大相 v_{max2} がゼロを超えている場合(ステップ91005, Yes)、第2の三相共通電圧 $v_{ofst2} = -v_{max2}$ とし(ステップ91006)、最大相 v_{max2} がゼロを超えていない場合(ステップ91005, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91007)。これらにより、最大相 v_{max2} がゼロ又は負になるように制御される。

30

【0123】

また、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* が負の場合(ステップ91008, Yes)、最小相 v_{min2} がゼロ未満であるか否かを判別する(ステップ91009)。最小相 v_{min2} がゼロ未満である場合(ステップ91009, Yes)、第2の三相共通電圧 $v_{ofst2} = -v_{min2}$ とし(ステップ91010)、最小相 v_{min2} がゼロ以上である場合(ステップ91009, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91011)。これらにより、最小相 v_{min2} がゼロ又は正になるように制御される。

【0124】

最後に、第2の共通電圧重畳器904Cは、第2の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* に第2の三相共通電圧 v_{ofst2} を重畳して、第3の各相電圧指令 v_{ssu3}^* 、 v_{ssv3}^* 、 v_{ssw3}^* を生成する(ステップ91013)。

40

【0125】

以上の処理により、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* 、即ち、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* の三相の和がゼロでない期間は、第3の各相電圧指令 v_{ssu3}^* 、 v_{ssv3}^* 、 v_{ssw3}^* における正負極性が切り替わらない。更に、第3の各相電圧指令 v_{ssu3}^* 、 v_{ssv3}^* 、 v_{ssw3}^* は、補正前の電圧指令である第1の各相電圧指令 v_{ssu1}^* 、 v_{ssv1}^* 、 v_{ssw1}^* に対して、正負極性が変化しない。これにより、Hブリッジ回路5、6、7におけるスイッチング回数を低減できるので、電力変換装置12におけるスイッチング損失の低減が可能となる。

50

【 0 1 2 6 】

次に、実施の形態 3 に係る電力変換装置 1 2 の動作の要点について説明する。図 2 7 は、実施の形態 3 の構成において、第 1 の共通電圧重畳器 9 0 3 B 及び第 2 の共通電圧重畳器 9 0 4 C が両方とも無い場合の動作波形を示す図である。変調率 m は 0 . 8 5 である。

【 0 1 2 7 】

図 2 7 の例では、第 1 の共通電圧重畳器 9 0 3 B 及び第 2 の共通電圧重畳器 9 0 4 C の両方が無いので、「Hブリッジ電圧指令」がそのまま「補正後Hブリッジ電圧指令」となる。ここで、図 2 7 の「補正後Hブリッジ電圧指令極性」の波形を参照すると、「補正後Hブリッジ電圧指令」の極性は、「正弦波状相電圧指令」の基本波周期において 6 回変化している。即ち、Hブリッジ回路 5 , 6 , 7 の第 1 のレグは、6 回スイッチングすること

10

【 0 1 2 8 】

また、第 1 の共通電圧重畳器 9 0 3 B が無い場合、「Hブリッジ電圧指令」は、出力可能な最大値 $v_{cs} (= 0 . 4 5 \times v_{dc} / 2)$ 及び最小値 $-v_{cs}$ を超えている。このため、電力変換装置 1 2 が出力する「相電圧」に歪みが生じる。

【 0 1 2 9 】

次に、第 1 の共通電圧重畳器 9 0 3 B を追加した場合の動作波形を図 2 8 に示す。即ち、図 2 8 は、実施の形態 3 の構成において、第 2 の共通電圧重畳器 9 0 4 C が無い場合の動作波形を示す図である。なお、変調率 m は図 2 7 と同じであり、 $m = 0 . 8 5$ である。

【 0 1 3 0 】

図 2 8 において、第 1 の共通電圧重畳器 9 0 3 B により、「Hブリッジ電圧指令」の波高値が低減されるように第 1 の三相共通電圧が演算されて「Hブリッジ電圧指令」に重畳される。図 2 8 の例では、第 2 の共通電圧重畳器 9 0 4 C が無いので、「補正中Hブリッジ電圧指令」がそのまま「補正後Hブリッジ電圧指令」となる。「補正後Hブリッジ電圧指令」は波高値が低減されているので、Hブリッジ回路 5 , 6 , 7 のコンデンサ電圧を下げてスイッチング損失を小さくすることができている。

20

【 0 1 3 1 】

しかしながら、図 2 8 の「補正後Hブリッジ電圧指令極性」の波形を参照すると、「補正後Hブリッジ電圧指令」の極性変化の回数は、「正弦波状相電圧指令」の基本波周期において 1 8 回に増加している。その結果、Hブリッジ回路 5 , 6 , 7 の第 1 のレグのスイッチング回数が増加し、スイッチング損失が増加するという課題が発生する。この課題を解決するのが、第 2 の共通電圧重畳器 9 0 4 C である。第 2 の共通電圧重畳器 9 0 4 C を追加した場合の動作波形を図 2 9 に示す。即ち、図 2 9 は、実施の形態 3 における図 2 4 の構成の動作波形を示す図である。なお、変調率 m は図 2 7 及び図 2 8 と同じであり、 $m = 0 . 8 5$ である。

30

【 0 1 3 2 】

第 2 の共通電圧重畳器 9 0 4 C は、「三相パルス電圧指令」の三相の和がゼロでない期間は、「補正後Hブリッジ電圧指令」の正負極性が切り替わらないように第 2 の三相共通電圧を演算して「補正中Hブリッジ電圧指令」に重畳する。図 2 9 の例では、変調率は 0 . 8 5 であるので、「三相パルス電圧指令」のコモンモード電圧が正のときには、「補正中Hブリッジ電圧指令」における三相の最大値がゼロ又は負になるように第 2 の三相共通電圧を演算する。また、「三相パルス電圧指令」のコモンモード電圧が負のときには、「補正中Hブリッジ電圧指令」における三相の最大値がゼロ又は正になるように第 2 の三相共通電圧を演算する。これにより、「三相パルス電圧指令」の三相の和がゼロでない期間は、「補正後Hブリッジ電圧指令」の正負極性が切り替わらない。更に、実施の形態 3 では、「補正後Hブリッジ電圧指令」は、補正前の「Hブリッジ電圧指令」に対して正負極性が変化していない。その結果、「補正後Hブリッジ電圧指令」の極性変化は、「正弦波状相電圧指令」の基本波周期において、6 回に低減されている。即ち、Hブリッジ回路 5 , 6 , 7 の第 1 のレグのスイッチング回数が低減されるので、スイッチング損失も低減される。従って、実施の形態 3 によれば、「Hブリッジ電圧指令」の波高値を低減すること

40

50

で、Hブリッジ回路5, 6, 7のコンデンサ電圧を下げてスイッチング損失を小さくしている。これにより、Hブリッジ回路5, 6, 7のスイッチング損失の更なる低減が可能となる。

【0133】

次に、変調率 m が1.15の場合について、第1の共通電圧重畳器903B及び第2の共通電圧重畳器904Cが両方とも無い場合の動作波形を図30に示す。即ち、図30は、実施の形態3の構成において、第1の共通電圧重畳器903B及び第2の共通電圧重畳器904Cが両方とも無い場合の動作波形を示す図である。

【0134】

図30の「補正後Hブリッジ電圧指令極性」の波形を参照すると、「補正後Hブリッジ電圧指令」の極性は、「正弦波状相電圧指令」の基本波周期において10回変化しており、Hブリッジ回路5, 6, 7の第1のレグは、10回スイッチングすることになる。また、「Hブリッジ電圧指令」は、出力可能な最大値 $v_{cs} (= 0.45 \times v_{dc} / 2)$ 及び最小値 $-v_{cs}$ を超えている。このため、電力変換装置12が出力する「相電圧」に歪みが生じる。

10

【0135】

次に、第1の共通電圧重畳器903Bを追加した場合の動作波形を図31に示す。即ち、図31は、実施の形態3の構成において、第2の共通電圧重畳器904Cが無い場合の動作波形を示す図である。なお、変調率 m は図30と同じであり、 $m = 1.15$ である。

【0136】

図31において、「補正後Hブリッジ電圧指令」は出力可能な最大値及び最小値を超えていないので、高調波成分の少ない「相電圧」が得られている。しかしながら、「補正後Hブリッジ電圧指令」の極性変化の回数は、「正弦波状相電圧指令」の基本波周期において14回に増加している。

20

【0137】

次に、第2の共通電圧重畳器904Cを更に追加した場合の動作波形を図32に示す。即ち、図32は、実施の形態3における図24の構成の動作波形を示す図である。なお、変調率 m は図30及び図31と同じであり、 $m = 1.15$ である。

【0138】

変調率 $m = 1.15$ の場合の動作は、図26のフローチャートからも理解できるように、変調率 $m = 0.85$ の場合と同じである。第2の共通電圧重畳器904Cによって「三相パルス電圧指令」の三相の和がゼロでない期間は、「補正後Hブリッジ電圧指令」の正負極性が切り替わらない。更に、「補正後Hブリッジ電圧指令」は、補正前の「Hブリッジ電圧指令」に対して正負極性が変化していない。従って、変調率 $m = 0.85$ の場合と同様に、「補正後Hブリッジ電圧指令」の極性変化は、「正弦波状相電圧指令」の基本波周期において、10回に低減されている。即ち、Hブリッジ回路5, 6, 7の第1のレグのスイッチング回数が低減されるので、スイッチング損失も低減される。従って、実施の形態3によれば、「Hブリッジ電圧指令」の波高値を低減することで、Hブリッジ回路5, 6, 7のコンデンサ電圧を下げてスイッチング損失を小さくしている。これにより、Hブリッジ回路5, 6, 7のスイッチング損失の更なる低減が可能となる。

30

【0139】

以上説明したように、実施の形態3に係る電力変換装置によれば、電力変換制御器は、第3の各相電圧指令の正負極性が第1の各相電圧指令に対して変化しないように第2の三相共通電圧を演算する。これにより、実施の形態1及び実施の形態2に対して、スイッチング損失の更なる低減が可能となり、より高効率な電力変換装置を構成できるといった従来にはない顕著な効果を奏する。

【0140】

また、実施の形態3に係る電力変換装置によれば、電力変換制御器は、第1の各相電圧指令の最大値と最小値との平均値の極性を反転した値を第1の三相共通電圧として生成する。これにより、第1の各相電圧指令の波高値を低減することができるので、出力する相

40

50

電圧の歪を低減しつつ、電力変換装置を効率良く制御することができる。

【0141】

また、実施の形態3に係る電力変換装置によれば、電力変換制御器は、変調率 m が、0.67以上、且つ0.97以下の場合、又は1.11以上の場合、三相パルス電圧指令の三相の和が正のときには、第2の各相電圧指令の最大値がゼロ又は負になるように第2の三相共通電圧を演算する。また、電力変換制御器は、三相パルス電圧指令の三相の和が負のときには、第2の各相電圧指令の最小値がゼロ又は正になるように第2の三相共通電圧を演算する。これにより、単相ブリッジ回路の第1のレグのスイッチング回数が低減されるので、単相ブリッジ回路のスイッチング損失を低減することができる。

【0142】

実施の形態4.

実施の形態3において、図29の動作波形、即ち変調率 $m = 0.85$ で動作する場合、Hブリッジ回路5, 6, 7の第1のレグのスイッチング回数は6回である。これは、一般的なインバータ回路で定格電圧とされる変調率 $m = 1.15$ におけるスイッチング回数である10回に比べて少ない。その一方で、図29(g)の「補正後Hブリッジ電圧指令」の波形を参照すると、その波高値は「補正中Hブリッジ電圧指令」よりもかなり大きくなっている。そこで、実施の形態4では、許容されるスイッチング回数を最大限に利用して、「補正後Hブリッジ電圧指令」の波高値を更に低減して、Hブリッジ回路5, 6, 7のスイッチング損失の更なる低減を図る電力変換装置を開示する。

【0143】

図33は、実施の形態4に係る電力変換装置14の構成を示す回路図である。図33において、実施の形態4に係る電力変換装置14では、図23に示す実施の形態3に係る電力変換装置12の構成において、電力変換制御器13Cが電力変換制御器15Dに置き換えられている。実施の形態3に係る電力変換装置12では、Hブリッジ回路5, 6, 7のコンデンサ電圧 v_{cs} を、直流電圧 v_{dc} の半分の0.45倍($v_{cs} = 0.45 \times v_{dc} / 4$)に設定していた。これに対し、実施の形態4に係る電力変換装置14では、Hブリッジ回路5, 6, 7のコンデンサ電圧 v_{cs} を、直流電圧 v_{dc} の半分の0.40倍($v_{cs} = 0.40 \times v_{dc} / 4$)に下げている。その他の構成については、実施の形態1の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

【0144】

図34は、実施の形態4における電力変換制御器15Dの構成を示すブロック図である。図34において、実施の形態4における電力変換制御器15Dでは、図24に示す実施の形態3における電力変換制御器13Cの構成において、第2の共通電圧重畳器904Cが第2の共通電圧重畳器904Dに置き換えられている。その他の構成については、実施の形態1の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。

【0145】

第2の共通電圧重畳器904Dは、三相パルス電圧指令 v_{smu}^* , v_{smv}^* , v_{smw}^* の三相の和がゼロでない期間は、第3の各相電圧指令 v_{ssu3}^* , v_{ssv3}^* , v_{ssw3}^* における正負極性が切り替わらないように、第2の三相共通電圧を演算して第2の各相電圧指令 v_{ssu2}^* , v_{ssv2}^* , v_{ssw2}^* に重畳する。

【0146】

図35は、実施の形態4における第2の共通電圧重畳器904Dの動作説明に供するフローチャートである。

【0147】

図35において、第2の共通電圧重畳器904Dは、第2の各相電圧指令 v_{ssu2}^* , v_{ssv2}^* , v_{ssw2}^* を最大相 v_{max2} と、中間相 v_{mid2} 、最小相 v_{min2} とに並べ替えると共に、三相パルス電圧指令 v_{smu}^* , v_{smv}^* , v_{smw}^* のコモンモード電圧 v_{smcm}^* を、上記(2)式を用いて計算する(ステップ91101)。

10

20

30

40

50

【0148】

第2の共通電圧重畳器904Dは、変調率 m が、0.67以上、且つ0.86未満であるか否か、又は1.11以上であるか否かを判別する(ステップ91102)。これらの条件の何れにも該当しない場合(ステップ91102, No)、ステップ91103に進む。一方、何れかの条件の1つに該当する場合(ステップ91102, Yes)、第2の共通電圧重畳器904Dは、コモンモード電圧 v_{smcm}^* が正であるか(ステップ91105)、又は負もしくはゼロであるか(ステップ91109)を判定する。コモンモード電圧 v_{smcm}^* がゼロの場合(ステップ91105, No、且つステップ91109, No)、第2の共通電圧重畳器904Dは、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91113)。

10

【0149】

三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* が正の場合(ステップ91105, Yes)、最大相 v_{max2} がゼロを超えているか否かを判別する(ステップ91106)。最大相 v_{max2} がゼロを超えている場合(ステップ91106, Yes)、第2の三相共通電圧 $v_{ofst2} = -v_{max2}$ とし(ステップ91107)、最大相 v_{max2} がゼロを超えていない場合(ステップ91106, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91108)。これらにより、最大相 v_{max2} がゼロ又は負になるように制御される。

【0150】

また、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* が負の場合(ステップ91109, Yes)、最小相 v_{min2} がゼロ未満であるか否かを判別する(ステップ91110)。最小相 v_{min2} がゼロ未満である場合(ステップ91110, Yes)、第2の三相共通電圧 $v_{ofst2} = -v_{min2}$ とし(ステップ91111)、最小相 v_{min2} がゼロ以上である場合(ステップ91110, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91112)。これらにより、最小相 v_{min2} がゼロ又は正になるように制御される。

20

【0151】

ステップ91107、91108、91111~91113の処理を終えると、第2の共通電圧重畳器904Dは、第2の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* に第2の三相共通電圧 v_{ofst2} を重畳して、第3の各相電圧指令 v_{ssu3}^* 、 v_{ssv3}^* 、 v_{ssw3}^* を生成する(ステップ91123)。

30

【0152】

また、第2の共通電圧重畳器904Dは、変調率 m が、0.86以上、且つ0.97以下であるか否かを判別する(ステップ91103)。この条件を満たさない場合(ステップ91103, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91104)。一方、ステップ91103の条件を満たす場合(ステップ91103, Yes)、第2の共通電圧重畳器904Dは、コモンモード電圧 v_{smcm}^* が正であるか(ステップ91114)、又は負もしくはゼロであるか(ステップ91118)を判定する。コモンモード電圧 v_{smcm}^* がゼロの場合(ステップ91114, No、且つステップ91118, No)、第2の共通電圧重畳器904Dは、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91122)。

40

【0153】

三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* のコモンモード電圧 v_{smcm}^* が正の場合(ステップ91114, Yes)、中間相 v_{mid2} がゼロを超えているか否かを判別する(ステップ91115)。中間相 v_{mid2} がゼロを超えている場合(ステップ91115, Yes)、第2の三相共通電圧 $v_{ofst2} = -v_{mid2}$ とし(ステップ91116)、中間相 v_{mid2} がゼロを超えていない場合(ステップ91115, No)、第2の三相共通電圧 $v_{ofst2} = 0$ とする(ステップ91117)。これらにより、中間相 v_{mid2} がゼロ又は正になるように制御される。

【0154】

50

また、三相パルス電圧指令 v_{smu}^* 、 v_{smv}^* 、 v_{smw}^* の共通モード電圧 v_{scm}^* が負の場合（ステップ 91118、Yes）、中間相 v_{mid2} がゼロ未満であるか否かを判別する（ステップ 91119）。中間相 v_{mid2} がゼロ未満である場合（ステップ 91119、Yes）、第 2 の三相共通電圧 $v_{ofst2} = -v_{mid2}$ とし（ステップ 91120）、中間相 v_{mid2} がゼロ以上である場合（ステップ 91119、No）、第 2 の三相共通電圧 $v_{ofst2} = 0$ とする（ステップ 91121）。これらにより、中間相 v_{mid2} がゼロ又は負になるように制御される。

【0155】

最後に、第 2 の共通電圧重畳器 904D は、第 2 の各相電圧指令 v_{ssu2}^* 、 v_{ssv2}^* 、 v_{ssw2}^* に第 2 の三相共通電圧 v_{ofst2} を重畳して、第 3 の各相電圧指令 v_{ssu3}^* 、 v_{ssv3}^* 、 v_{ssw3}^* を生成する（ステップ 91123）。

10

【0156】

次に、実施の形態 4 に係る電力変換装置 14 の動作の要点について説明する。なお、変調率 m は、 $m = 0.95$ とする。

【0157】

図 36 は、実施の形態 3 における図 24 の構成の動作波形を比較対象として示す図である。図 37 は、実施の形態 4 における図 34 の構成の動作波形を示す図である。

【0158】

実施の形態 3 の動作波形である図 36 の「補正後 Hブリッジ電圧指令極性」の波形を参照すると、「補正後 Hブリッジ電圧指令」の極性変化の回数は 6 回であり、十分に低減されている。しかしながら、「補正後 Hブリッジ電圧指令」の波高値は、「補正中 Hブリッジ電圧指令」よりもかなり大きくなっている。即ち、「補正後 Hブリッジ電圧指令」には、「Hブリッジ電圧指令」が出力可能な最大値及び最小値を超える過変調分が存在している。このため、電力変換装置 12 が出力する「相電圧」に歪みが生じる。

20

【0159】

これに対し、実施の形態 4 の動作波形である図 37 を参照すると、「補正後 Hブリッジ電圧指令」の波高値が図 36 よりも低減されていることが分かる。図 37 は、変調率 $m = 0.95$ の動作波形であり、図 35 のフローチャートにおいては、ステップ 91114 からステップ 91123 によって処理される。このため、「三相パルス電圧指令」の共通モード電圧が正のときには、「補正中 Hブリッジ電圧指令」における三相の中間値がゼロ又は負になるように、第 2 の三相共通電圧 v_{ofst2} が演算される。また、「三相パルス電圧指令」の共通モード電圧が負のときには、「補正中 Hブリッジ電圧指令」の三相の中間値がゼロ又は正になるように第 2 の三相共通電圧 v_{ofst2} が演算される。これにより、三相パルス電圧指令の三相の和がゼロでない期間は、「補正後 Hブリッジ電圧指令」の正負極性が切り替わらない。

30

【0160】

ここで、実施の形態 4 では、「補正後 Hブリッジ電圧指令」は補正前の「Hブリッジ電圧指令」に対して正負極性の変化を許容している。その結果、「補正後 Hブリッジ電圧指令」の極性変化は、「正弦波状相電圧指令」の基本波周期において 10 回となっている。これは、実施の形態 3 の結果である図 36 の 6 回からは増加しているが、電力変換装置 14 を、大凡の定格電圧である変調率 1.15 で運転した場合と同じ 10 回である。一方で、実施の形態 3 の結果では、「補正後 Hブリッジ電圧指令」に出力可能な最大値 v_{cs} ($= 0.40 \times v_{dc} / 2$) 及び最小値 $-v_{cs}$ を超える過変調分が存在していたが、実施の形態 4 では、この過変調分を除去できている。このため、実施の形態 4 は、実施の形態 3 に比して、より歪みの少ない出力電圧を得ることが可能である。従って、実施の形態 4 では、定格運転などで決定される許容スイッチング回数を最大限に利用して、歪みの少ない出力電圧を得ることが可能である。

40

【0161】

以上説明したように、実施の形態 4 に係る電力変換装置によれば、電力変換制御器は、変調率が、0.86 以上、且つ 0.97 以下の場合、三相パルス電圧指令の三相の和が正

50

のときには、第 2 の各相電圧指令の三相の中間値がゼロ又は負になるように第 2 の三相共通電圧を演算する。また、電力変換制御器は、三相パルス電圧指令の三相の和が負のときには、第 2 の各相電圧指令の三相の中間値がゼロ又は正になるように第 2 の三相共通電圧を演算する。これにより、許容されるスイッチング回数を最大限に利用した制御が可能となるので、単相ブリッジ回路のスイッチング損失を低減しつつ、ノイズ及び高調波を低減することができる。その結果、歪みの少ない電圧を負荷に供給できるといった従来にない顕著な効果を奏する。

【 0 1 6 2 】

次に、実施の形態 1 から実施の形態 4 における第 2 の共通電圧重畳器において、第 2 の三相共通電圧を重畳するときの変調率 m の条件について整理する。

10

【 0 1 6 3 】

図 3 8 は、実施の形態 1 及び実施の形態 2 において、第 2 の共通電圧重畳器 9 0 4 A , 9 0 4 B を利用しない場合の第 1 のレグのスイッチング回数と変調率の関係を示す図である。横軸 X は変調率を表し、縦軸 Y はスイッチング回数を表している。また、図中には、プロットされた点における X 軸の値 (変調率) 及び Y 軸の値 (スイッチング回数) が記載されている。

【 0 1 6 4 】

前述したように、一般的なインバータ回路において、定格電圧とされる変調率 $m = 1 . 1 5$ におけるスイッチング回数は 1 0 回である。これに対して、図 3 8 に示されるように、変調率 m が、 $0 . 4 5$ 以下、又は $0 . 6 1$ 以上、且つ $0 . 7 9$ 以下、又は $0 . 9 0$ 以上、且つ $0 . 9 9$ 以下、又は $1 . 2 3$ 以上の場合、1 0 回よりも多くなっている。変調率 m が $0 . 4 5$ 以下と小さい場合については、実施の形態 2 の冒頭で述べた理由から、各実施の形態では特別な処理を行わない。従って、第 2 の三相共通電圧 V_{ofst2} を重畳する変調率 m の条件は、 $0 . 6 1$ 以上、且つ $0 . 7 9$ 以下、及び $0 . 9 0$ 以上、且つ $0 . 9 9$ 以下、及び $1 . 2 3$ 以上となる。

20

【 0 1 6 5 】

図 3 9 は、実施の形態 1 における第 2 の三相共通電圧重畳器 9 0 4 A を利用した場合のスイッチング回数と変調率の関係を示す図である。図 3 9 によれば、スイッチング回数が多くなっていた変調率域で、スイッチング回数を低減できていることが確認できる。

【 0 1 6 6 】

図 4 0 は、実施の形態 2 における第 2 の三相共通電圧重畳器 9 0 4 B を利用した場合のスイッチング回数と変調率の関係を示す図である。図 3 9 と比較すると、変調率 $0 . 9 0$ 以上、且つ $0 . 9 9$ 以下の範囲においてスイッチング回数が増加している。この特性は、実施の形態 2 で説明した通り、許容されるスイッチング回数を最大限に利用して、歪みの少ない出力電圧を得るための制御を行っていることによるものである。即ち、変調率 $0 . 9 0$ 以上、且つ $0 . 9 9$ 以下の範囲において、許容されるスイッチング回数を最大限に利用することができる。

30

【 0 1 6 7 】

図 4 1 は、実施の形態 3 及び実施の形態 4 の第 1 の共通電圧重畳器 9 0 3 B を利用し、第 2 の共通電圧重畳器 9 0 4 C , 9 0 4 D を利用しない場合の第 1 のレグのスイッチング回数と変調率の関係を示す図である。変調率 m が、 $0 . 6 6$ 以下、又は $0 . 6 7$ 以上、且つ $0 . 9 7$ 以下、又は $1 . 1 1$ 以上の場合、スイッチング回数が一般的なインバータ回路において定格電圧となる 1 0 回よりも多くなっている。変調率 m が $0 . 6 6$ 以下と小さい場合は、実施の形態 2 の冒頭で述べた理由から、各実施の形態では特別な処理を行わない。従って、第 2 の三相共通電圧を重畳する変調率の条件は、 $0 . 6 7$ 以上、且つ $0 . 9 7$ 以下、及び $1 . 1 1$ 以上となる。

40

【 0 1 6 8 】

図 4 2 は、実施の形態 3 における第 2 の三相共通電圧重畳器 9 0 4 C を利用した場合のスイッチング回数と変調率の関係を示す図である。図 4 2 によれば、スイッチング回数が多くなっていた変調率域において、スイッチング回数を低減することができる。

50

【0169】

図43は、実施の形態4における第2の三相共通電圧重畳器904Dを利用した場合のスイッチング回数と変調率の関係を示す図である。図43によれば、変調率0.86以上、且つ0.97以下の範囲において、許容されるスイッチング回数を最大限に利用することができる。

【0170】

次に、上記で説明した実施の形態1から実施の形態4に係る電力変換装置におけるハードウェアの構成について、図44及び図45を参照して説明する。図44は、実施の形態1から実施の形態4に係る電力変換制御器の各機能を実現するハードウェア構成の一例を示す図である。図45は、実施の形態1から実施の形態4に係る電力変換制御器の各機能を実現するハードウェア構成の他の例を示す図である。なお、電力変換制御器の各機能とは、電力変換制御器9A, 11B, 13C, 15Dに含まれる、三相パルス電圧指令演算器901、デッドタイム挿入器902, 907、第1の共通電圧重畳器903A, 903B、第2の共通電圧重畳器904A, 904B, 904C, 904D、電圧極性制御器905、PWM制御器906、及び減算器908の機能を指している。

10

【0171】

電力変換制御器の各機能は、処理回路を用いて実現することができる。図44では、実施の形態1から実施の形態4の構成における電力変換制御器9A, 11B, 13C, 15Dが専用処理回路16に置き替えられている。専用のハードウェアを利用する場合、専用処理回路16は単回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC (Application Specific Integrated Circuit)、FPGA (Field Programmable Gate Array)、またはこれらを組み合わせたものが該当する。電力変換制御器の各機能のそれぞれを処理回路で実現してもよいし、まとめて処理回路で実現してもよい。

20

【0172】

また、図45では、実施の形態1から実施の形態4の構成における電力変換制御器9A, 11B, 13C, 15Dが、プロセッサ17と、記憶装置18とに置き替えられている。プロセッサ17は、演算装置、マイクロプロセッサ、マイクロコンピュータ、CPU (Central Processing Unit)、又はDSP (Digital Signal Processor) といった演算手段であってもよい。また、記憶装置18としては、RAM (Random Access Memory)、ROM (Read Only Memory)、フラッシュメモリ、EPROM (Erasable Programmable ROM)、EEPROM (登録商標) (Electrically EPROM) といった不揮発性又は揮発性の半導体メモリを例示することができる。

30

【0173】

プロセッサ17及び記憶装置18を利用する場合は、電力変換制御器の各機能は、ソフトウェア、ファームウェア、又はこれらの組合せにより実現される。ソフトウェア又はファームウェアは、プログラムとして記述され、記憶装置18に記憶される。プロセッサ17は記憶装置18に記憶されたプログラムを読みだして実行する。また、これらのプログラムは、電力変換制御器の各機能の手順及び方法をコンピュータに実行させるものであるとも言える。

40

【0174】

電力変換制御器の各機能は、一部をハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現してもよい。例えば、デッドタイム挿入器902, 907、及びPWM制御器906の機能を専用のハードウェアを用いて実現し、三相パルス電圧指令演算器901、第1の共通電圧重畳器903A, 903B、第2の共通電圧重畳器904A, 904B, 904C, 904D、電圧極性制御器905、及び減算器908の機能をプロセッサ17及び記憶装置18を用いて実現してもよい。

【0175】

なお、本稿において、負荷はモータであり、動作波形等においてはモータをトルク制御

50

する場合を一例として説明したが、これに限定されない。モータは、速度制御されるものであってもよい。また、負荷はモータ以外であってもよい。また、負荷接続の例として、電力変換装置を系統電源又は他の電力変換器に接続して、有効電力や無効電力を制御する用途であってもよい。また、直流電源は電圧源の記号で説明したが、バッテリーを利用してもよいし、電力系統から変圧器や半導体素子を用いて整流した電圧を利用してもよい。また、インバータ回路として例示した三相3レベルインバータは、ダイオードクランプ形を例示して説明したが、キャパシタクランプ形であってもよいし、各相の出力端子と直流中性点との間に双方向スイッチを利用したものであってもよい。

【0176】

三相インバータ回路及び単相ブリッジ回路に利用する半導体スイッチング素子は、IGBT又はMOSFETの記号で説明したが、オンオフが可能な半導体素子であれば、どのような素子でも利用することができる。また、ワイドバンドギャップ半導体素子としては、SiCのほかにGaNを利用した素子を利用できるし、直流電圧及び素子耐電圧の選択も実施の形態の値に制限されず自由に設定できる。また、本稿では、三相インバータ回路にSi製の素子を、Hブリッジ回路にSiC製の素子を利用したが、これを逆にして適用することもできる。このように高電圧側にSiC製の素子を利用することで、より直流電圧の高い電力変換装置を構成することができる。三相インバータ回路の電圧波形は1パルス電圧として説明したが、これらのパルス数に制限されない。更に複数のパルス数の電圧は、電圧指令とキャリアとを比較するPWM制御で生成してもよいし、位相角をインバータ又は負荷の損失を最小化するように最適化したパルスパターンを利用してもよい。

【0177】

以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

【符号の説明】

【0178】

1, 10, 12, 14 電力変換装置、2 モータ、3 直流電源、4 インバータ回路、4a, 4b, 4c 交流端、5, 6, 7 Hブリッジ回路、5a1, 5a2, 6a1, 6a2, 7a1, 7a2 中点、8 モータ制御器、9A, 11B, 13C, 15D 電力変換制御器、16 専用処理回路、17 プロセッサ、18 記憶装置、901 三相パルス電圧指令演算器、902, 907 デッドタイム挿入器、903A, 903B 第1の共通電圧重畳器、904A, 904B, 904C, 904D 第2の共通電圧重畳器、905 電圧極性制御器、906 PWM制御器、908 減算器。

10

20


30

40


50

【図面】

【図1】




【図2】




10

20

【図3】



【図4】




30


40

50

【図5】




【図6】




10

20

【図7】



【図8】




30


40

50


【図 9】




【図 10】



【図 11】



【図 12】



10


20

30


40

50


【図 1 3】




【図 1 4】



【図 1 5】



【図 1 6】



10


20

30


40

50


【図 17】




【図 18】



【図 19】



【図 20】



10


20

30


40

50

【図 2 1】




【図 2 2】




10

20

【図 2 3】



【図 2 4】




30


40

50

【図 2 5】




【図 2 6】




10

20

【図 2 7】



【図 2 8】




30


40

50


【図 29】




【図 30】



【図 31】



【図 32】



10


20

30


40

50

【図 3 3】




【図 3 4】




10

20

【図 3 5】



【図 3 6】




30


40

50

【図 37】




【図 38】




10

20

【図 39】



【図 40】




30


40

50


【図 4 1】




【図 4 2】



【図 4 3】



【図 4 4】



10


20

30

40

50

【 図 4 5 】



10

20

30

40

50

フロントページの続き

- (56)参考文献 特許第 6 6 8 2 0 4 9 (J P , B 1)
特開 2 0 0 0 - 1 6 6 2 5 1 (J P , A)
特開 2 0 0 4 - 1 2 0 9 7 9 (J P , A)
- (58)調査した分野 (Int.Cl. , D B 名)
H 0 2 M 7 / 4 8 3