(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0077708
(43) 공개일자 2008년08월26일

(51) Int. Cl.
H01L 21/027 (2006.01)
(21) 출원번호 10-2007-0017206
(22) 출원일자 2007년02월21일
심사청구일자 없음

(71) 출원인
인하대학교 산학협력단
인천 남구 용현동 253 인하대학교
(72) 발명자
원태영
경기 화성시 장안면 수촌리 957-3
김지석
인천 남구 용현1동 454-174 한솔하이츠빌라 205-402
(뒷면에 계속)


전체 청구항 수 : 총 3 항

(54) 광 리소그래피를 위한 레지스트 플로우 모델링 방법

(57) 요 약

본 발명은 차세대 반도체 소자를 개발하기 위해 필요한 공정 중 한 부분에서 요구되는 과정으로서 미세 나노 디바이스의 제작시 소자의 각 부분에 대한 온도, Device Matching, 기타 제작 변수 등의 변화에 대한 소자의 성능에 대한 데이터 값들을 FDTD 알고리즘과 PEB 알고리즘을 통해 계산한다. 이를 통해 얻어진 정확한 리소그래피 모델을 생산자에게 제공함으로써 새로운 소자 공정 개발에 따른 개발 시간의 단축 및 그에 대한 소요되는 비용을 줄이고 제작되는 소자의 성능을 최적화하는 것이다.

대표도 - 도1



(72) 발명자

오혜근

서울 영등포구 당산동1가 진로APT 102동 2102호

박승욱

경기 안산시 상록구 사1동 한양대학교 제1공학관 2층 221호

특허청구의 범위

청구항 1

반도체의 광 콘트라스트 특징에 따라 각각 다른 식각 과정이 생기며 이에 따라 생기는 기타 효과들을 고려하는 데 있어서, 원하는 구조의 패턴으로부터 패턴 파라미터 값들을 얻을 수 있는 해석 방법.

청구항 2

제1항에 있어서, 해당 공정 별 리소그래피 공정에 의한 서로 다른 혹은 서로 비슷한 것을 혼합하여 사용할 때 생기는 효과에 대한 리소그래피 모델링 해석 방법.

청구항 3

제1항에 있어서, 주변 조건에 따른 서로 다른 높이에 따라 형성되는 패턴에 영향을 주는 파라미터 추출 및 편광효과를 고려한 리소그래피 모델 해석 방법.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

<4> 본 발명은 반도체 제조 공정 중 특히 리소그래피 공정 알고리즘에 대한 것이다. 종래의 전자 리소그래피 전자 가속 전압은 20 kV 이며 최근들어 50 kV 또는 100 kV 까지 증가하였다. 많은 실험용 기계는 약 1 kV의 가속전압을 갖는다. 단일 빔 기계에 대해서 1 kV 빔내의 저 전류를 공급하는 단점을 가지고 있지만 이 발명에서 제안하는 레지스트 플로우 프로세스 방법을 사용할 시에는 문제가 되지 않는다. 레지스트 플로우 프로세스 방범을 통해서 저전류 1 kV 빔의 3가지 장점이 있다. 즉, 기술적으로 보다 더 간단하고 2차 방출계수가 1과 동일하므로 보호막이 필요 없으며, 짧은 파장에 따른 근접 효과가 작다는 점이다. 이로 인한 단점은 일부의 에너지가 내식막(레지스트)의 중간층에 흡수되어 강화된 레지스트 또는 보다 뛰어난 성분의 향상된 처리를 요한다는 점이다. 특히 단차 패턴 형상을 기록하는 방법으로는 고도의 투사 렌즈를 사용하여 디바이스 패턴의 Aerial Image를 마스크 상에 투사하고 이를 실리콘 웨이퍼 상에 반복하는 것으로 설명되어 있다.

<5> 17세기 후반의 1.5um 분해능 기계로부터 시작하여 현재 0.065um 분해능의 디프 UV스태퍼가 몇몇 제조사로부터 제공되고 있다. 이에 필요한 파장을 계속적으로 감소시킴으로써 나노 회로를 제작할 수 있게 되었다. 이 같은 방법은 PEB 변수 추출 알고리즘을 이용하여 고려되었으며 똑같은 패턴에 적용할 경우 기존의 방법 대비 40%의 정확성과 여러 편광효과 또한 고려되므로 많은 Reflow 방법을 사용함으로써 소비되는 시간과 비용문제를 절감할 수 있다. 또한 이 방법은 기존의 리소그래피 모델에서 문제가 되었던 Mask Haze에 대한 영향들을 포함하는 것으로서, 이 같은 프로그램 가능한 FDTD 어레이를 통해 점탄성 제어층과 반사면을 구비하여 계산된 벡터 프로파일은 어드레스 되지 않은 영역에서 입사광을 반영한 것으로 적절한 필터의 사용 또는 제어용 프로그램을 사용하여 결과 값을 유도할 수 있다.

<6> 측정용 패턴은 Aerial Image를 고려하여 대략 20 x 20 um 정도의 크기를 가지며 여러 공정에 의해 데이터의 변형이 발생한다. 리소그래피 이외의 공정은 주로 웨이퍼 크기 수준의 공정이기 때문에 데이터의 변형은 패턴 전체에 걸쳐서 일괄적인 형태를 띠게 된다. 즉 한 패턴에 있어서 좌우 양측 또는 상하 가장자리가 같은 방향 및 거의 같은 정도로 데이터 변형이 이루어지게 된다. 이 같은 데이터 변형 방법을 기록하는 종전의 방법으로는 좌우 양측의 가장자리의 변형은 데이터 약 Aerial Image 면에 대칭이라는 가정이 들어맞지 않게 되고 우측의 가장자리 데이터의 형태는 단순히 좌측의 가장자리를 평행 이동시켜서 얻어질 수 있는 형태를 띠게 된다.

발명이 이루고자 하는 기술적 과제

<7> 따라서, 본 발명의 목적은 반도체 사진 공정 중 레지스트 플로우를 정확히 전산모사하는 시뮬레이터를 제안하는 데 있다.

발명의 구성 및 작용

<8> 상기 목적을 달성하기 위해서 본 발명은 리소그래피 투영장치를 사용하는 제조 프로세스에서 복수의 리소그래피 시스템들과 함께 이용하는 방법을 사용하였다. 이를 위한 최적의 레지스트 플로우 모델을 결정하는 단계는 1. 주어진 레지스트 단위 레벨 공정의 리소그래피 시스템을 이용하여 주어진 프로세스 및 타겟 패턴에 대한 미세 조절된 모델을 결정하고 2. 상기 주어진 프로세스를 이용하여 테스트를 위해 생성된 타겟 패턴에 대한 PEB 변수 추출 알고리즘을 선택하고 3. 상기 복수의 회절 공학 요소들을 선택하여 4. 상기 패턴을 최적화하고 해당되는 파장을 선택한 후 복수 편광효과를 고려하여 이들 요소 중 상기 선택된 것의 파라미터 값들을 식별하는 알고리즘을 실행하여 회절 광학 요소들 중에 성능이 최적화 된 것을 선택하여 최종적으로 완성된 리소그래피 모델을 개발한다.

<9> 결론적으로 생성된 패턴의 정확한 파라미터 값들을 구함으로써 공정에 의해 변형된 패턴의 중심점은 단순히 좌우 양측 가장자리의 이미지가 평행이동 관계에 있다고 가정하고 그 파라미터 값들을 구해 리소그래피에 해당되는 파라미터 값들을 추출하는 것이 더 타당한 방법이라고 할 수 있다. 그러면 웨이퍼 평면에는 하나의 패턴에 대한 FDTD 데이터들이 존재하게 되며 이를 추출할 수 있다. 상기 패턴의 위치에 모델링 된 소자가 위치할 경우 이 방법으로 얻어진 FDTD 데이터는 실제 0.1 um 직경의 전자 소스가 광전 캐소드로부터 이격된 실제 웨이퍼 평면 내의 웨이퍼 상에 확대율 1로 이미징된다. 이는 자기장 내부의 가속을 사용하거나 소형 정전기 렌즈를 사용하여 수행된다. 레지스트 플로우 프로세스 기술의 기본 개념에 있어서 종래 가우시안 전자 리소그래피와 같이 웨이퍼 상의 각 픽셀이 하나의 전자 빔에 의해 기록될 수 있다. 그 다음 모든 전자 빔은 예컨대, 정사각형 또는 선과 같은 작은 국부 영역을 기록한다. 그러나 이 기록방법은 편광효과의 동질성, 개구의 크기, 국부 영역 간의 오버플로우 등을 과도하게 요구할 것이다.

<10> 그 다음 단계에서는 마스크 상의 인접한 픽셀을 조명하기 위해서 그 마스크를 0.4um만큼 이동시키고 이와 동시에 웨이퍼 상의 인접한 픽셀이 기록되도록 그 웨이퍼에 방출하는 빛의 파장을 0.1 um만큼 이동시킨다. 이러한 방법에 있어서 그 우수성은 그 마스크 패턴은 FDTD 데이터로 분석된 정해진 분해능으로 웨이퍼에 투사된다. 이 하나의 방법으로 전체 웨이퍼에 필요한 파라미터 값들을 추출하는데 긴 시간이 걸리지만 복수 개의 픽셀이 동시에 기록될 때에는 많은 양의 파라미터 값들이 추출되므로 전체 리소그래피에 필요한 파라미터 값들을 효과적으로 추출할 수 있으며 이를 통해 보다 정확한 리소그래피 모델을 설정할 수 있다.

<11> 일단 이 절차가 주어진 시스템이 종료되면, 리소그래피 시스템의 프로세스 및 최적화를 고치는 시간의 소모가 자원의 소모 대비 값비싼 프로세스를 수행하지 않고도 다른 스케너와 확인하는데 이용되는 것과 같은 방범을 사용하는 시스템에서도 동일한 프로세스를 이용할 수 있다는 장점이 있다. 이는 시행착오 프로세스를 수행할 필요가 없으므로 많은 시간과 비용을 절감할 수 있다.

<12> 이상적인 기록 방법은 레지스트 효율의 국부적인 변동 또는 완전히 죽은 빔 소스를 고려하여 Aerial Image 형상을 추출하고 이를 통해 단차 패턴 현상 프로파일을 작성하는 것이다. 후자는 모든 픽셀이 매우 많은 상이한 빔에 의해 기록될 때에만 허용될 수 있다. 이것은 많은 양의 연속 방정식을 계산해야 한다는 의미이며 이것을 충분히 수행하기 위해서는 높은 레벨의 여분이 있어야만 한다. 2% 동질성의 조명에 대하여 그 여분은 최소한 50 말하자면 100은 되어야 한다. 픽셀 당 전자의 수는 수천 정도로, 모든 빔 소스는 하나의 픽셀 상의 수 다수의 전자를 적립한다.

<13> 이 같은 방법으로 레지스트 플로우 차트를 사용하여 픽셀단위로 미세화함으로써 분해능을 증대시켰으므로, 이 기술은 “레지스트 플로우 프로세스를 통한 리소그래피 모델 추출 알고리즘” 기술이라고 지칭하겠다. 이는 마스크 정보가 흘려져 웨이퍼로 순차적으로 전사되는 종래 투사 리소그래피 기술로 생각할 수 있을 것이다. 또한 이 기술은 전자 소스가 마스크에 의해 블래킹 되는 다중 마이크로 컬럼 리소그래피로 생각할 수 있다. 하나의 빔의 오동작은 치명적일 수 있고 빔 전류의 작은 변동은 어두운 또는 밝은 패치를 초래할 수 있으며 하나의 개구를 약간 잘못 위치시키는 것은 전체 패치를 이동시켜 이중 노출 및 노출되지 않는 선을 형성한다.

<14> 전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들은 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시 예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

<15> 또한, 본 발명에서 개시된 발명 개념과 실시 예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기

술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.

발명의 효과

<16> 이상에서 상술한 바와 같이, 본 발명은 반도체 제조 공정 중 리소그래피 공정에 있어서 리소그래피 공정으로 생산된 나노 소자의 정확도를 향상시키고 소요되는 물질적 비용을 줄이는 방법으로서 더욱 상세하게는 레지스트 플로우 프로세스 알고리즘을 사용하여 측정용 패턴에 의해 생성된 소자의 파라메터값들을 정확히 추출하여 초기 생성 공정에서 이용할 수 있는 정확한 리소그래피 모델을 생성함으로써 제조 공정으로 인하여 생성된 모든 영향을 고려할 수 있도록 고안된 알고리즘이며 이 방법으로 제작된 리소그피 모델의 성능에 대한 최적화 또한 가능하다.

도면의 간단한 설명


<1> 도1은 본 발명에 따른 리소그래피 레지스트 플로우 프로세스의 순서 및 플로우 계산 방법에 대한 그림을 나타낸 도면.

<2> 도2는 리소그래피 될 패턴의 스캐닝 방향에 대한 PEB 플로우를 나타낸 도면.


<3> 도3은 평행 이동 관계 하에서 패턴의 중심을 결정하고 그에 의한 파라미터 값들을 참조하여 리소그래피 모델 값을 결정하는 플로우를 나타낸 도면.

도면


도면1



도면2



도면3


초기 입력 조건에 대한 PEB 알고리즘
초기 공정 조건 및
초기 상태 입력 값 적용
편광효과를 고려한
FDTD 알고리즘
Mask Haze에 대한
파라미터값 적용
Reflow 적용
Immersion Lithography
Simulation
단차 형상 프로파일 추출