

【公報種別】特許法第17条の2の規定による補正の掲載
【部門区分】第6部門第3区分
【発行日】平成17年12月2日(2005.12.2)

【公表番号】特表2000-514939(P2000-514939A)
【公表日】平成12年11月7日(2000.11.7)
【出願番号】特願平10-529439
【国際特許分類第7版】
G 0 5 F 3/24
【F I】
G 0 5 F 3/24 B

【手続補正書】
【提出日】平成17年4月27日(2005.4.27)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】補正の内容のとおり
【補正方法】変更
【補正の内容】

手 続 補 正 書

平成17年 4月27日

特許庁長官 小川 洋 殿

1 事件の表示

平成10年 特許願 第529439号

2 補正をする者

名 称 コーニンクレッカ フィリップス エレクトロニクス エヌ
ヴィ

3 代 理 人

住 所 東京都千代田区霞が関3丁目2番4号

霞山ビルディング7階 電話(3581)2241 番(代表)

氏 名 (7205) 弁理士 杉 村 興 作



- | | | |
|-----------|-------|-----|
| 4 補正対象書類名 | 請求の範囲 | 明細書 |
| 5 補正対象項目名 | 請求の範囲 | 明細書 |
| 6 補正の内容 | 別紙の通り | |



明 細 書

1. 発明の名称 分圧器回路

2. 特許請求の範囲

1. 入力電圧を受け取る第1トランジスタと出力電圧を出力する第2トランジスタとを含む第1の複数の直列に結合されたトランジスタと、

入力電圧を受け取るように結合された第2の複数の直列に結合されたトランジスタとを具え、該第2の複数の直列に結合されたトランジスタは、前記第1の複数のトランジスタの予め決められたトランジスタの各々へ基板バイアス電圧を与えるために、前記第2の複数のトランジスタの予め決められたトランジスタのソース端子及び前記第1の複数のトランジスタの予め決められたトランジスタの基板にそれぞれ結合されたソース端子を有する予め決められたトランジスタを含んでいることを徴とする分圧器回路。

2. 前記第1の複数の直列に結合されたトランジスタは、各自のドレイン端子が各自のゲートに結合されていることを特徴とする請求項1記載の分圧器回路。
3. 前記第2の複数の直列に結合されたトランジスタは、各自のドレイン端子が各自のゲートに結合されていることを特徴とする請求項2記載の分圧器回路。
4. 前記第2の複数の直列に結合されたトランジスタは第1トランジスタと第2トランジスタとを含み、該第1トランジスタは前記入力電圧を受け取るように結合されたソースとゲートとを有し、該第2トランジスタは大地へ結合され且つ該第1トランジスタの前記ゲートに結合されたドレインを有することを特徴とする請求項3記載の分圧器回路。

5. 前記第2の複数の直列に結合されたトランジスタの前記第1トランジスタのゲートと前記第2トランジスタのドレインとに結合された電流源を更に具えていることを特徴とする請求項4記載の分圧器回路。

6. 入力電圧を受け取り且つ前記入力電圧のうちの予め決められた部分を出力として供給する分圧手段と、

前記分圧手段へ基板バイアス電圧を与える手段と、

を具えていることを特徴とする分圧器。

7. 前記分圧手段は複数の直列に結合されたトランジスタを含み、各トランジス

タはソース端子を有し、且つ当該分圧器は更に前記ソース端子を順方向バイアスから阻止するための手段を具えていることを特徴とする請求項6記載の分圧器。

8. 前記分圧手段は複数の直列に結合されたトランジスタを含み、各トランジスタはソース端子を有し、且つ当該分圧器は更に前記ソース端子を順方向バイアスから阻止するために前記分圧手段に電流を供給する手段を具えていることを特徴とする請求項6記載の分圧器。

9. ゲート、入力電圧を受け取るためのソース端子、該ゲートに結合されたドレイン端子、及び該ソース端子に結合された基板端子を有している第1トランジスタ、

ゲート、基板端子、前記第1トランジスタのドレイン端子に結合されたソース端子、及び該ゲートに結合され且つ出力電圧を出力するドレイン端子を有している第2トランジスタ、

ゲート、基板端子、前記第2トランジスタのドレイン端子に結合されたソース端子、及び該ゲートに結合され且つ大地に結合されたドレイン端子を有している第3トランジスタ、

ゲート、入力電圧を受け取るためのソース端子、該ゲートに結合されたドレイン端子、及び該ソース端子に結合された基板端子を有している第4トランジスタ、

ゲート、前記第4トランジスタのドレイン端子に結合されたソース端子、該ゲートに結合されたドレイン端子、及び該ソース端子に結合され且つ前記第2トランジスタの前記基板端子に結合された基板端子を有している第5トランジスタ、及び

ゲート、前記第5トランジスタのドレイン端子へ結合されたソース端子、該ゲートに結合され、大地に結合され、且つ前記第4トランジスタのゲートに結合されたドレイン端子、及び該ソース端子に結合され且つ前記第3トランジスタの基板端子に結合された基板端子を有している第6トランジスタ、
を具えていることを特徴とする分圧器回路。

10. 前記第6トランジスタのドレインへ結合され且つ前記第4トランジスタの

ゲートに結合された電流源を更に具えていることを特徴とする請求項 9 記載の分圧器回路。

3. 発明の詳細な説明

発明の分野

本発明は、一般に分圧器に関するものであり、特に、分圧器出力が寄生トランジスタ及びコンデンサにより与えられる代わりの（別の）電流路により影響されにくい分圧器に関するものである。

背景技術

分圧器はほとんどの集積回路に広く用いられている。分圧器は集積回路の動作に必要な追加の電圧を与え、集積回路パッケージに追加の電圧供給ピンを不要にするとともに、集積回路全域にわたる追加の電圧供給線を不要にする。しかしながら、集積回路の製造プロセスにおける不可避の回路デバイスのパラメータ変動及び意図しない寄生構造のために、分圧器は集積回路に期待電圧を与えることができないことが起こりうる。

図 1 には MOSFET 技術で実現された従来の分圧器の回路図が示されている。図 1 は入力電圧の 3 分の 1 に等しい出力電圧を発生するための標準分圧器回路を示している。トランジスタ P 1 は、その基板 101 に接続されたソース 100 と、そのドレイン 103 に接続されたゲート 102 とを有している。トランジスタ P 2 は、その基板 105 に接続されたソース 104 と、そのドレイン 107 に接続されたゲート 106 とを有している。トランジスタ P 3 は、その基板 109 に接続されたソース 108 と、そのドレイン 111 に接続されたゲート 110 とを有している。入力電圧 V 1 は P 1 のソース端子 100 及び基板バイアス 101 に接続され、P 2 のソース端子 104 は P 1 のドレイン端子 103 に接続され、P 3 のソース端子 108 は P 2 のドレイン端子 107 に接続され、且つ V 2 はドレイン端子 111 が大地に接続された P 3 のソース端子 108 からの分圧器出力である。

このような分圧器の設計において使用される二つの基本的な仮定は、同量の電流が分圧器内の全てのトランジスタを流れて流れること、及びそれらのトランジスタが各々同一のしきい値電圧（スレッシュホールド電圧）及びデバイス相互コンダ

クタンス（すなわち、同一のMOSFETチャネル幅対長さ比）を有していることである。この場合には、各トランジスタがドレインとソースとの間に同一の電圧降下を有する。一つのトランジスタが小さいデバイス相互コンダクタンスを有する場合には、このトランジスタは他のトランジスタよりも大きいドレインソース間電圧降下を有する。一つのトランジスタが大きいデバイス相互コンダクタンスを有する場合には、このトランジスタは他のトランジスタよりも小さいドレインソース間電圧降下を有する。しかし、デバイス相互コンダクタンスはトランジスタの幾何寸法に従って変化し、しきい値電圧よりもはるかに厳重に制御することができる。

各トランジスタのしきい値電圧は、トランジスタの基板バイアスを含む幾つかの因子に依存する。それぞれのソースに異なるバイアスを有する一組のMOSデバイスが1つの電源に接続された基板を有している場合には、それらのしきい値電圧は相違し、分圧器の出力（すなわち V_2 ）は期待値でなくなる。この問題を回避するために、それらの基板101、105及び109はそれぞれソース100、104及び108に接続される。 V_1 がMOSデバイスP1、P2及びP3のしきい値の整数倍よりも小さい場合のような所定のバイアス状態のもとでは、これらのMOSデバイスを流れる電流は大きく減少する。これが起こると、結合点104及び108における基板バイアスは、CMOS製造プロセスに固有の寄生デバイスの電流に敏感になる。従って、寄生デバイスの電流がMOSデバイスの電流に大幅な影響を与える。特に、MOSトランジスタのウェルに接続されたコレクタを有するラテラルNPNトランジスタが、 V_1 の電圧が如何なる値であるかと無関係に、 V_1 の電圧の整数分圧値よりも小さい電圧 V_2 を維持する点に電流を流しうる。

所望の出力電圧を変化し得る寄生効果に殆ど影響されない出力を有する分圧器回路が必要である。

本発明は、2個の分圧器ストリングを用いる分圧器回路であり、各ストリングは分圧器構成のダイオード接続MOSトランジスタの直列接続チェーンから成る。これらの2個の分圧器ストリングが、入力電圧と大地電位に対して並列に接続される。一方の分圧器ストリングが入力電圧の一部分として実際の分圧器出力を発

生し、第2の分圧器ストリングは第1分圧器ストリングと同数のダイオード接続MOSトランジスタを有している。第2の分圧器ストリング内の各分圧トランジスタはその基板バイアスに接続されたソース端子を有し、更に第1の分圧器ストリング内の対応する分圧トランジスタに基板バイアスを付与する。従って、第1分圧器ストリングが非常に低い電流を発生し、それらのトランジスタがサブスレッショルド領域（ゲート電圧の絶対値がトランジスタのしきい値電圧の絶対値よりもわずかに小さい領域）で動作するときには、第1分圧器ストリングからの出力電圧の値は、第1分圧器ストリング内のトランジスタに代りの電流路を与え得る寄生バイポーラトランジスタ及び寄生ダイオードのような寄生装置により大きく影響されない。

以下、本発明を図面を参照して詳細に説明する。

本発明は、出力電圧を発生するクリティカル分圧器回路と、該クリティカル分圧器回路を模擬する第2分圧器回路とを使用する。第2分圧器回路の目的はクリティカル分圧器回路内のトランジスタのウエル又は基板に対するバイアスを与えることにある。

図2につき説明すると、これには本発明の典型的な実施例の回路図が示されている。図2は2つの分圧器ストリングを使用する分圧器回路を示している。これら2つの分圧器ストリングは入力電圧と大地電位とに対して並列に接続されている。各分圧器ストリングは3個のダイオード接続された（ドレイン端子がゲート端子に接続されている）Pチャネルトランジスタから成っている。クリティカル（「第1」ともいう）分圧器ストリング216は、実際の分圧器出力を入力電圧V1の一部分としてトランジスタP9のソース端子に発生する。分圧器216は3個のトランジスタP7、P8及びP9から成る。トランジスタP7はその基板221に接続されたソース220と、そのドレイン223に接続されたゲート222とを有している。トランジスタP8はそのドレイン227に接続されたゲート226を有している。トランジスタP9はそのドレイン231に接続されたゲート230を有している。入力電圧V1はP7のソース端子220と基板バイアス221に接続され、P8のソース端子224はP7のドレイン端子223に接続され、P9のソース端子228はP8のドレイン端子227に接続されており、

且つV 2はドレイン端子2 3 1が大地に接続されているP 9のソース端子2 2 8に発生される出力電圧である。分圧器2 1 6は、第2分圧器ストリング2 5 2内の対応するトランジスタの基板バイアス端子に接続された基板バイアス端子2 2 1、2 2 5及び2 2 9の各々を有している。

第2分圧器ストリング2 5 2は3個のトランジスタP 4、P 5及びP 6から成る。トランジスタP 4はその基板2 0 1に接続されたソース2 0 0と、そのドレイン2 0 3に接続されたゲート2 0 2とを有している。トランジスタP 5はその基板2 0 5に接続されたソース2 0 4と、そのドレイン2 0 7に接続されたゲート2 0 6とを有している。トランジスタP 6はその基板2 0 9に接続されたソース2 0 8と、そのドレイン2 1 1に接続されたゲート2 1 0とを有している。入力電圧V 1はP 4のソース端子2 0 0と基板バイアス2 0 1とに接続され、P 5のソース端子2 0 4はP 4のドレイン端子2 0 3に接続され、P 6のソース端子2 0 8はP 5のドレイン端子2 0 7に接続され、且つバイアス電圧V B 2が、ドレイン端子2 1 1が大地に接続されているP 6のソース端子2 0 8に現われる。

バイアス電圧V B 1はライン2 8 2を介してP 5とP 8に供給される。ライン2 8 2が基板2 2 5をソース端子2 0 4に結合されている基板2 0 5に接続する。バイアス電圧V B 2がライン2 8 4を介してP 6とP 9に供給される。ライン2 8 4が基板2 2 9をソース端子2 0 8に結合されている基板2 0 9に接続する。基板への電流がV B 1又はV B 2のいずれかにより供給される場合、この電流は第2分圧器ストリング2 5 2により供給され、分圧器ストリング2 1 6のトランジスタP 7、P 8及びP 9の電流は同じになる。任意の電流源2 9 0が、分圧器ストリング2 5 2内のP 4のゲート2 0 2及びドレイン2 0 3と、P 6のゲート2 1 0及びドレイン2 1 1とへ接続されている。電流源2 9 0が、P 4のドレイン2 0 3とバイアス電圧V B 1及びV B 2を介して、分圧器ストリング2 1 6内のP 9及びP 8のN型ウェル又はN型基板に逆バイアス電流を供給して、P 9及びP 8のPNソース拡散接合が順方向バイアスされてFET内に固有に存在する寄生バイポーラ構造におけるバイポーラトランジスタ動作が駆動されるのを阻止する。

PチャネルFET内の寄生バイポーラトランジスタ構造の一例は、FETのソ

ース及びドレインを構成する高ドープP拡散領域がPNPバイポーラトランジスタのエミッタ及びコレクタ拡散領域としてそれぞれ働き、FETのソース及びドレイン間の中ドープN基板がPNPバイポーラトランジスタのベースとして働き、N型基板又はNウェル拡散領域がベース端子として働くものである。NチャネルFETを有するCMOS-Pウェル又はP基板内の寄生バイポーラトランジスタ構造のもう一つの例は、FETのソース及びドレインを構成する高ドープN拡散領域がPNPバイポーラトランジスタのエミッタ及びコレクタ拡散領域としてそれぞれ働き、FETのソース及びドレイン間の中ドープPウェル又は基板がPNPバイポーラトランジスタのベースとして働き、P型基板又はPウェル拡散領域がベース端子として働くものである。個別のFETの構造に固有の寄生バイポーラトランジスタに加えて、隣接するFETが追加の寄生バイポーラトランジスタを形成し、この場合には1つのFETのソース拡散領域がコレクタ拡散領域として働き、且つもう1つの隣のFETのドレイン拡散領域がエミッタ拡散領域として働き、且つ共通基板又はウェルがバイポーラトランジスタのベースとして働くことができる。

従って、分圧器ストリング216が非常に低い電流を発生し、トランジスタP7、P8及びP9がサブスレッショルド領域で動作しているときは、分圧器ストリング216からの出力電圧の値は、分圧器ストリング216内のトランジスタに代わりの電流路を与え得る寄生バイポーラトランジスタ及び寄生ダイオードのような寄生デバイスにより大きく影響されない。

本発明は、クリティカル分圧器内の直列に接続されたトランジスタチェーンに等しいゲート幅対長さ比のPチャネルMOSトランジスタを用いることにより入力電圧に対して整数比の出力電圧を得るように実現することができる。また、本発明は、クリティカル分圧器内の直列に接続されたトランジスタチェーンに等しくないゲート幅対長さ比のPチャネルMOSトランジスタを用いることにより入力電圧に対して任意所望の比の出力電圧を得るように実現することができる。本発明はまた第2分圧器内の直列に接続されたトランジスタチェーン内のPチャネルMOSトランジスタのゲート幅対長さ比に等しくないゲート幅対長さ比のPチャネルMOSトランジスタをクリティカル分圧器内の直列に接続されたトランジ

スタチェーン内の用いることにより、面積と電力消費を最適化することもできる。

当業者であれば、分圧器MOSトランジスタP4～P9は、選択された基板及びウェルの導電型に依存して、Nチャネル又はPチャネルMOSトランジスタのいずれかとすることができると明らかである。また、当業者であれば、本発明の分圧器は、用途に応じて、各直列接続トランジスタチェーンをもっと多数又は少数のトランジスタで実現することもできると明らかである。それ故に、本発明は特許請求の範囲に記載によってのみ限定される。

4. 図面の簡単な説明

図1は従来技術の分圧器の回路図であり、

図2は新しい分圧器回路の典型的な実施例の回路図である。