

一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

德國 DE

2002/11/08

102 52 059.3

有

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得, 不須寄存。

五、發明說明 (1)

所屬技術領域

本案係關於一種操作記憶體裝置之方法。


先前技術

在資料的編製程序期間，多數的應用，例如可攜式資料載體、移動數據處理、無限資料與功率傳輸以及有關安全性的裝置等，都需要使記憶胞元的原始內容在發生電源供應失效或是被切斷情況的編製期間仍得以被保留。

"電子抹除式可編程唯讀記憶體" (Electrically Erasable and Programmable Read Only Memories, EEPROMs) 或是快閃記憶體與快閃EEPROMs係分別是現今常見的電子可抹除的與可程式化非揮發性的半導體記憶體。此種形式的記憶體裝置具有高記憶胞元密度且可以在任何時間被電子抹除或是重新編製，在此種狀況下，記憶裝置通常是被細分成一些區段，這些區段接著在被細分成多重的頁(page)。

在EEPROMs中，資料可以在這些頁各別的區段中一頁接一頁的被儲存，為了可被抹除，該資料係以區段接著區段的方式而被標記。一快閃記憶體僅可一頁接一頁地程式化，反之，在考量其結構時一EEPROM則具有相當低的粒度(granularity)。在快閃記憶體中，可被抹除的資料乃被標記，但是其僅可一頁接一頁的被抹除。

為了將一快閃記憶體的資料予以程式化，一記憶體頁或是更多記憶體頁的資料的副本乃被載入另一個記憶體。為了儲存該資料，一記憶體頁之前複製的資料係被抹除，而



五、發明說明 (2)

被程式化的資料則被儲存於該頁之中。在程式化過程中的電壓驟降 (voltage dip) 與功率供應不足或是不連續都可能造成程式化與抹除操作被停止。因此，一旦抹除操作已被執行，因為電源不足已經發生的緣故，原有資料便可能被抹除或是該資料的副本不再可於主要記憶體中使用。

本案申請人至少已知道為了避免功率不足所造成的資料流失以及未定義的資料狀態 (抗撕裂程式設計



(tearing-proof programming))，包含有複數次的抹除與程式化的循環之複雜運算法乃在程式化資料之過程中被應用，而其所需的時間係為程式化時間的2~4倍。

本發明的一個目的即在於具體指明一種簡單而快速之記憶體裝置操作方法，該方法係使得一記憶體設備的資料成為"抗撕裂程式設計 (tearing-proof programming)"，以致於在功率不足的情形下，一旦程式化作用已被執行，那麼原有的資料便仍可被存取。

此目的係根據本案之申請專利範圍第1項之特徵而得以實現，而有利地精粹係被具體指明於附屬項內容之中。

發明內容

在本發明的記憶體裝置之操作方法中，該記憶體裝置乃包含一個非揮發性記憶體，例如一個快閃記憶體，以及一個位址轉換單元 (address translation unit)，例如一個主要記憶體，而該非揮發性記憶體乃具有複數個記憶體頁以及至少一個可透過實體位址 (physical addresses) 而定址的附加記憶體頁。在該位址轉換單元之中，該快閃




五、發明說明 (3)

記憶體之記憶體頁的實體位址係被指派至可由處理器來邏輯定址的位址上。該邏輯位址係在該位址轉換單元中被轉換成實體位址，因此便可快速地存取記憶體頁。快閃記憶體之記憶體頁上的一個無法定址區域一方面儲存了已被指派至一記憶體頁之實體位址的邏輯位址，而在另一方面則是與一計數器合併在一起。為了程式化一被定址地記憶體頁，該資料的一副本以及無法定址區域的資料之一副本乃為了處理而被複製到另一個記憶體，而與該資料之副本有關聯的該計數器乃增量了1。在程式化已經完成之後，被處理的該資料之副本以及該無法定址區域的資料之副本乃被儲存於該附加的記憶體頁之中。

因為被程式化的資料是儲存在該附加的記憶體頁上，因此在被程式化的資料已被儲存之前，原有的資料必定是未被抹除的。只有在被程式的資料被儲存之時在該記憶體頁上的原有資料才會被抹去。該記憶體頁連續地表現一附加記憶體頁的功用。在位址轉換單元之中，該實體位址更被指派至該附加的記憶體頁係取代了被指派至被定址記憶體頁的邏輯位址。

特別有利地是，一旦程式化作用已被執行，該資料乃在記憶體頁上而改變的資料亦仍在附加的記憶體頁上，那麼其等卻仍可因所具有之不同計數值而在無法定址區域中區別。本發明方法的一特點即在於此。在程式化資料過程中的一個功率供應的中斷對於原有的資料並無影響，因此後者仍可被存取。如果，在一個功率供應中斷的事件中，資料已被儲存在附加的記憶體頁上，一記憶體頁與該附加記



五、發明說明 (4)



記憶體頁上的關聯實體位址的邏輯位址便在功率供應恢復時一區段接一區段地被評估（該邏輯位址係被儲存於該記憶體頁的無法定址區域與該附加記憶體頁的無法定址區域中）。先被評估的記憶體頁之實體位址乃被指派至位址轉換單元的邏輯位址。如果發現兩個擁有一個不同實體位址以及一相稱邏輯位址記憶體頁，只有在無法定址區域中擁有較高計數讀值的一記憶體頁的實體位址會被指派至位址轉換單元中所對應的邏輯位址。

本發明方法的另一個特有優點係起因於在程式化過程中一快閃記憶體乃具有一EEPROM的粒度。因此，被改變的資料乃儲存於非揮發性記憶體的附加記憶體頁之中，而只有被改變的資料會在一功率供應中斷的事件中受到影響，因此仍可存取記憶體頁的所有資料。

本發明係以一示範性實施例為基礎並藉參考所附圖式而更詳盡地被解釋於後。在不同圖式中相似或是對應的元件乃以相似的參考符號表示。

實施方式



第1圖呈現了一個用來執行本發明之方法的記憶體裝置1。記憶體裝置1乃包含一個非揮發性快閃記憶體2、一其他記憶體4以及一位址轉換單元5。該非揮發性快閃記憶體2乃被區分成多個區段3，而就其的部分而言，係有實體記憶體頁31、32、33與3n。在位址轉換單元5之中，記憶體頁31、32、33與3n的一邏輯位址係被指派至非揮發性記憶體2的記憶體頁31、32、33與3n的各個實體位址。由一處



五、發明說明 (5)

理器（未顯示）所定址的邏輯位址乃經該位址轉換單元5而轉換至該實體位址，以致於非揮發性記憶體2上對應的記憶體頁31、32、33與3n可被快速地存取。在位址轉換單元5內的一記憶體頁之邏輯位址可能具有一個多變的位元寬度以及因應定址而被使用地特定數量的位元，雖然剩下的位元數量可能被用於錯誤偵測或是有其他用途，其等仍是與此個案無關。

第2A圖呈現了非揮發性記憶體2的一區段3之一示範性實施例。非揮發性記憶體的區段3乃具有記憶體頁31、32、33、34與35。在第1欄當中，變數P1、P2、P3、P4與P5乃分別代表記憶體頁31、32、33、34與35的實體位址，而在第2欄，變數A、B、C與D則代表儲存於記憶體頁31、32、33與34中的資料。而第3欄則代表一無法定址的區域，在本示範性實施例之中，該無法定址的區域乃是位於該非揮發性記憶體2的側邊區域。該無法定址的區域並不受限於必需在非揮發性記憶體上，而是可以位在任何記憶體上。對每一個記憶體頁而言，此無法定址的區域乃包含已被指派至位於位址轉換單元5內的該記憶體頁上的邏輯位址以及一計數器。該等邏輯位址係以變數L1、L2、L3、L4與L5來表現，而該計數器則是以變數CNTX表現。當在區段3之第5列中的記憶體頁35代表一個無法以處理器定址的附加記憶體頁時，表現於區段3之第1至第4列中的記憶體頁31、32、33與34係可藉處理器而被定址。進一步地說，該附加記憶體頁乃不具有可定址的資料而且也不具有在該無法定址的區域內之資料。



五、發明說明 (6)



一位址轉換單元5，其可把邏輯位址轉換成非揮發性記憶體2的記憶體頁之實體位址，係被呈現於第2B圖。在每一列之中，非揮發性記憶體2的記憶體頁之實體位址P1、P2、P3、P4以及P5（呈現於第2列）乃被指派至第1欄所示的邏輯可定址的位址L1、L2、L3、L4與L5。

非揮發性記憶體2的記憶體頁之實體位址的資料有利於被程式化的方式乃藉參考第2C圖至第2F圖而被解釋於後。

第2C圖乃呈現了如第2A圖的第一行所示之非揮發性記憶體2的第一記憶體頁。如第2D圖所示，為了程式化之故，在第二欄的資料A和邏輯位址以及無法定址的區域之計數器乃被複製到一其他記憶體4，該計數器係被增量了1而被改變的資料A'則出現在該其他記憶體4之中。在成功地程式化作用之後，被改變的資料乃被儲存在非揮發性記憶體2的一附加記憶體頁之中，因此原有資料A與被改變的資料A'在永久記憶體2之中都是可供利用的。

如第2E圖所示，原有資料A仍是位於在第1列的第二欄的記憶體頁31之中。而被改變的資料A'則是可在第5列之第2欄的記憶體頁35中供使用。因此，無法定址的區域內的資料也同樣地位了程式化作用而被複製，非揮發性記憶體2的兩個記憶體頁31與35則在第3欄中具有一個相稱的邏輯位址L1。然而，他們在第3欄中的差異乃在於計數器CNTX與CNTX+1的計數大小。

一個功率供應的中斷乃造成把邏輯定址L1、L2、L3與L4指定至記憶體頁31、32、33、34與35的實體位址P1、P2、P3、P4與P5的指派在位址轉換單元5中被重組。為了這目



五、發明說明 (7)

的，在該無法定址區域中的邏輯定址L1、L2、L3與L4以及各個記憶體頁31、32、33、34與35的實體位址P1、P2、P3、P4與P5乃被評估，且該等實體位址P1、P2、P3、P4與P5係被指派至在位址轉換單元5中的各個邏輯位址L1、L2、L3與L4。在兩個記憶體頁的兩實體位址具有一相稱的邏輯位址之情形下，該兩記憶體頁之計數器的計數係被比較，而具有較高計數器計數值的記憶體頁的實體位址便被指派至位於位址轉換單元5中的邏輯位址。

第2F圖呈現了在程式化作用被執行之後位在位址轉換單元5中的位址之指派。因為被改變的資料A'乃被儲存於附加記憶體頁35之中，如第2E圖中所示者，非揮發性記憶體2的附加記憶體頁35之新實體位址P5便在主要記憶體5的第1列之第2欄中被認可，因此，當邏輯位址L1被定址，該位址轉換單元5便把後者轉換成實體位址P5，而資料A'便可由附加記憶體頁35中被讀取。

如第2G圖的第1列所示者，記憶體頁31的資料係在程式化作用後被無效地轉換，因此，記憶體頁31便被用作為一連續程式化操作的一附加記憶體頁。




圖式簡單說明

第1圖呈現了一個用以執行本發明方法的記憶體裝置，
第2A圖呈現了一非揮發性記憶體的一區段之示範性實施例，
第2B圖呈現了一位址轉換單元的示範性實施例，
第2C圖呈現了一非揮發性記憶體的一記憶體頁，
第2D圖呈現了在另一記憶體中之第2E圖內所示的記憶體頁之內容，
第2E圖呈現了在程式化作用之後的一非揮發性記憶體的另
一記憶體頁，
第2F圖呈現了在記憶體頁的程式化作用之後的位址轉換單
元，以及
第2G圖呈現了在程式化作用後的非揮發性記憶體的記憶體
頁。

元件符號說明

1	記憶體裝置	2	非揮發性快閃記憶體
3	區段	4	其他記憶體
5	位址轉換單元	31-3n	記憶體頁
CNTX	計數器	L1-L4	邏輯位址
P1-P5	實體位址	A-D	資料
A'	被改變的資料		




四、中文發明摘要 (發明名稱：記憶裝置之操作方法)

本案在於提供一種記憶體裝置(1)的操作方法，其中該記憶體裝置(1)乃包含一非揮發性記憶體(2)以及至少一位址轉換單元(5)，該非揮發性記憶體(2)乃具有記憶體頁(31、32、33、34)以及至少一附加記憶體頁(35)，該記憶體頁(31、32、33、34)與該附加記憶體頁(35)係具有實體位址(P1、P2、P3、P4、P5)而在該位址轉換單元(5)中係將邏輯可定址位址(L1、L2、L3、L4)轉換至該記憶體頁(31、32、33、34)與該附加記憶體頁(35)的該實體位址(P1、P2、P3、P4、P5)。非揮發性記憶體(2)乃儲存可能在該記憶體頁(31、32、33、34)以及該附加記憶體頁(35)的一無法定址的區域之中引起位址轉換的資料。為了程式化一記憶體頁(31、32、33、34)，資料的副本以及為了處理而被儲存在一其他記憶體(4)中的該無法定址的區域之資料的副本與在該無法定址的區域內的資料係被改變。一旦該完成

五、英文發明摘要 (發明名稱：Method for Operating a Memory Arrangement)

Method for operating a memory arrangement (1) comprising a nonvolatile memory (2) and at least one address translation unit (5), the nonvolatile memory (2) having memory page (31, 32, 33, 34) and at least one additional memory pages (35), the memory pages (31, 32, 33, 34) and the additional memory page (35) having physical addresses (P1, P2, P3, P4, P5) of the memory pages (31, 32, 33,



四、中文發明摘要 (發明名稱：記憶裝置之操作方法)

程式化，被處理的資料副本以及被改變的該無法定址的區域之資料係被儲存於該附加記憶體頁 (35) 之中。

五、英文發明摘要 (發明名稱：Method for Operating a Memory Arrangement)

34) and of the additional memory page (35). The nonvolatile memory (2) stores data which make address translation possible within an unaddressable area in the memory pages (31, 32, 33, 34), a copy of the data and a copy of the data of the unaddressable area are stored in a further memory (4) for processing and the data of the unaddressable area are changed. Once programming



四、中文發明摘要 (發明名稱：記憶裝置之操作方法)

五、英文發明摘要 (發明名稱：Method for Operating a Memory Arrangement)

has been completed, the processed copy of the data and the changed data of the unaddressable area are stored in the additional memory page (35).



六、指定代表圖

(一)、本案代表圖為：第____1____圖



(二)、本案代表圖之元件代表符號簡單說明：

1	記憶體裝置	2	非揮發性快閃記憶體
3	區段	4	其他記憶體
5	位址轉換單元	31-3n	記憶體頁



六、申請專利範圍

1. 一種記憶體裝置 (1) 的操作方法，其中該記憶體裝置 (1) 乃包含一非揮發性記憶體 (2) 與至少一位址轉換單元 (5)，該非揮發性記憶體 (2) 乃具有記憶體頁 (31、32、33、34) 以及至少一附加記憶體頁 (35)，該記憶體頁 (31、32、33、34) 與該附加記憶體頁 (35) 係具有實體位址 (P1、P2、P3、P4、P5) 以及在該位址轉換單元 (5) 中被轉換成該記憶體頁 (31、32、33、34) 與該附加記憶體頁 (35) 的該實體位址 (P1、P2、P3、P4、P5) 之邏輯可定址位址 (L1、L2、L3、L4)，
 - 讓位址得以轉換的資料係被儲存在該非揮發性記憶體 (2) 的該記憶體頁 (31、32、33、34) 以及該附加記憶體頁 (35) 中的一無法定址的區域內，
 - 為了對一記憶體頁 (31、32、33、34) 執行一程式化，該資料的副本、為了處理而被儲存在一其他記憶體 (4) 中的該無法定址的區域之資料的副本以及在該無法定址的區域內的資料係被改變，以及
 - 一旦該程式化已被完成，被處理的資料副本以及被改變的該無法定址的區域之資料係被儲存於該附加記憶體頁 (35) 之中。
2. 如申請專利範圍第1項所述之方法，其中與該邏輯位址 (L1、L2、L3、L4) 相對應而在該非揮發性記憶體 (2) 之該記憶體頁 (31、32、33、34) 與該附加記憶體頁 (35) 之無法定址的區域內的資料乃被指派至該記憶體頁 (31、32、33、34) 與該附加記憶體頁 (35) 的實體位址



六、申請專利範圍

- (P1、P2、P3、P4、P5)，並且具有一計數器(CNTX)。
3. 如申請專利範圍第2項所述之方法，其中該無法定址的區域之資料係在透過被增量了1的該計數器(CNTX)來程式化一記憶體頁(31、32、33、34)的過程中被改變。
4. 如申請專利範圍第3項所述之方法，其乃包含以下列步驟來程式化：
- a. 儲存在被定址記憶體頁(31、32、33、34)中的資料，及儲存在該附加記憶體頁(35)中被處理的資料副本，該記憶體頁(31、32、33、34)與該附加記憶體頁(35)乃在一無法定址的區域中具有一相稱的邏輯位址(L1、L2、L3、L4)，且該記憶體頁(31、32、33、34)與該附加的記憶體頁(35)在一無法定址的區域中之計數器(CNTX)係有不同讀值，
 - b. 使該資料以及被定址記憶體頁(31、32、33、34)的無法定址的區域之資料無效，
 - c. 將實體位址(P5)指派至位於邏輯位址(L1、L2、L3、L4)中的該附加記憶體頁(35)，其中該邏輯位址(L1、L2、L3、L4)係已被指派至位於該位址轉換單元(5)中的被定址記憶體頁(31、32、33、34)。
5. 如申請專利範圍第4項所述之方法，其中該被定址的記憶體頁(31、32、33、34)在該程式化已被執行之後乃成為該附加的記憶體頁(35)。
6. 如申請專利範圍第1項所述之方法，其中該非揮發性記憶體(2)係為一快閃記憶體。



六、申請專利範圍

7. 如申請專利範圍第1項所述之方法，其中該位址轉換單元（5）係為一主要記憶體。

8. 如申請專利範圍第2項至第7項之任一項所述之方法，其中該非揮發性記憶體（2）係被分成區段（3）而且具有特定數量的實體記憶體頁（31、32、33、34、35），

- 在一功率供應中斷之後，記憶體頁（31、32、33、34）與附加記憶體頁（35）的關聯實體位址（P1、P2、P3、P4、P5）之邏輯位址（L1、L2、L3、L4）乃一區段接一區段地被評估（該邏輯位址（L1、L2、L3、L4）係被儲存於該記憶體頁（31、32、33、34）之無法定址的區域以及該附加記憶體頁（35）之無法定址的區域之中），

- 先被評估的該記憶體頁（31、32、33、34）以及該附加記憶體頁（35）的實體位址（P1、P2、P3、P4、P5）乃被指派至位址轉換單元（5）中的該等邏輯位址（L1、L2、L3、L4），以及


- 如果有兩個記憶體頁（31、32、33、34）與一附加記憶體頁（35）分別具有一相稱邏輯位址（L1、L2、L3、L4），只有在該無法定址區域中擁有較高計數讀值的該記憶體頁（31、32、33、34）或是該附加記憶體頁（35）的實體位址（P1、P2、P3、P4）會被指派至位於該位址轉換單元（5）中所對應的邏輯位址（L1、L2、L3、L4）。



圖式

1/2

第 1 圖



圖式

2/2

第2A圖

3

31	P1	A	L1 CNTX
32	P2	B	L2 CNTX
33	P3	C	L3 CNTX
34	P4	D	L4 CNTX
35	P5		

第2B圖

5

L1	P1
L2	P2
L3	P3
L4	P4

第2C圖

31

P1	A	L1 CNTX
----	---	---------

第2D圖

A'	L1 CNTX+1
----	-----------

第2E圖

31

P1	A	L1 CNTX
P2	B	L2 CNTX
P3	C	L3 CNTX
P4	D	L4 CNTX
35	P5	A' L1 CNTX+1

第2F圖

L1	P5
L2	P2
L3	P3
L4	P4

第2G圖

31

P1	-	-
P2	B	L2 CNTX
P3	C	L3 CNTX
P4	D	L4 CNTX
35	P5	A' L1 CNTX+1

公告本

2005年1月26日
修正本

修正本 I232460

申請日期：92-10-16

IPC分類

申請案號：92128768

G11C16/34

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中文	記憶裝置之操作方法
	英文	Method for Operating a Memory Arrangement
二、 發明人 (共3人)	姓名 (中文)	1. 格爾德·迪爾舍爾 2. 克利斯提昂·彼得斯 3. 霍爾格·賽德拉克
	姓名 (英文)	1. Gerd DIRSCHERL 2. Christian PETERS 3. Holger SEDLAK
	國籍 (中英文)	1. 德國 DE 2. 德國 DE 3. 德國 DE
	住居所 (中文)	1. 德國慕尼黑81543埃德林爾廣場1號 2. 德國法特史特騰85591比爾克哈恩路4號 3. 德國蕭爾拉赫82054克拉默爾街2A號
	住居所 (英文)	1. Edlingerplatz 1, 81543 Muenchen, Germany 2. Birkhahnweg 4, 85591 Vaterstetten, Germany 3. Kramergasse 2A, 82054 Sauerlach, Germany
三、 申請人 (共1人)	名稱或 姓名 (中文)	1. 億恆科技股份有限公司
	名稱或 姓名 (英文)	1. Infineon Technologies AG
	國籍 (中英文)	1. 德國 DE
	住居所 (營業所) (中文)	1. 德國慕尼黑D-81669馬丁塊街53號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英文)	1. St.-Martin-Str. 53, D-81669 Muenchen, Germany
	代表人 (中文)	1. 米夏埃爾·戈爾維茨爾; 2. 霍斯特·舍費爾
	代表人 (英文)	1. Michael Gollwitzer; 2. Dr. Horst Schaefer

