



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2013-0032281
(43) 공개일자 2013년04월01일

- (51) 국제특허분류(Int. Cl.)
H01L 21/205 (2006.01)
- (21) 출원번호 10-2012-0105468
- (22) 출원일자 2012년09월21일
- 심사청구일자 2012년09월21일
- (30) 우선권주장
- JP-P-2011-207452 2011년09월22일 일본(JP)
JP-P-2012-187884 2012년08월28일 일본(JP)

- (71) 출원인
가부시키가이샤 히다치 고쿠사이 텐키
일본국 도쿄도 치요다구 소토칸다 4초메 14반 1고
(우:101-8980)
- (72) 발명자
나카야마 마사노리
일본국 토야마켄 토야마시 야츠오마치 야스우치
2초메 1, 가부시키가이샤 히다치 고쿠사이 텐키 내
- (74) 대리인
이창범, 박준용


전체 청구항 수 : 총 18 항

(54) 발명의 명칭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

(57) 요 약

저온 영역에서의 성막에 의해 기판 상에 형성된 박막의 막질을 향상시킨다. 기판 처리 장치는 소정의 성막 온도에서 형성된 박막을 포함하는 기판이 반입되는 처리실; 처리실 내에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 가스 공급부; 처리실 내에 공급된 처리 가스를 여기하는 여기부; 처리실 내의 기판을 가열하는 가열부; 및 가열부에 의해 기판을 가열시키고, 가스 공급부에 의해 공급시킨 처리 가스를 여기부에 의해 여기시키고, 여기된 처리 가스를 기판 표면에 공급하여 기판을 처리할 때 기판의 온도가 성막 온도 이하의 온도가 되도록 적어도 가스 공급부, 여기부 및 가열부를 제어하는 제어부를 포함한다.

대 표 도 - 도1



특허청구의 범위

청구항 1

소정의 성막 온도에서 형성된 박막을 포함하는 기판이 반입되는 처리실;

상기 처리실 내의 기판에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 가스 공급부;

상기 처리실 내에 공급된 상기 처리 가스를 여기(勵起)하는 여기부;

상기 처리실 내의 상기 기판을 가열하는 가열부;

상기 처리실 내를 배기하는 배기부; 및

상기 가열부에 의해 상기 기판을 가열시키고, 상기 가스 공급부에 의해 공급된 상기 처리 가스를 상기 여기부에 의해 여기시키고, 여기된 상기 처리 가스를 상기 기판의 표면에 공급하여 상기 기판을 처리할 때 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 적어도 상기 가스 공급부, 상기 여기부, 상기 가열부 및 상기 배기부를 제어하는 제어부;

를 구비하는 기판 처리 장치.

청구항 2

제1항에 있어서,

상기 처리실 내에 설치되어 상기 기판을 지지하는 기판 지지부;

상기 기판 지지부의 내부에 설치되는 임피던스 제어 전극; 및

상기 임피던스 제어 전극에 접속되고, 상기 임피던스 제어 전극의 임피던스를 조정하여 상기 기판의 전위를 조정하는 임피던스 제어 장치;를 더 포함하고,

상기 제어부는, 여기된 상기 처리 가스를 상기 기판에 공급하여 상기 기판을 처리할 때, 상기 기판에 대하여 수직 방향인 전계가 상기 기판에 대하여 수평 방향인 전계보다 더 강해지거나, 상기 수평 방향인 전계가 상기 수직 방향인 전계보다 더 강해지도록 상기 임피던스 제어 장치 및 상기 여기부를 제어하는 기판 처리 장치.

청구항 3

제1항에 있어서,

상기 박막은 산화막, 질화막 및 산질화막 중 어느 하나를 포함하는 기판 처리 장치.

청구항 4

제1항에 있어서,

상기 박막의 처리면은 소정의 형상의 요철 구조를 포함하는 기판 처리 장치.

청구항 5

제1항에 있어서,

상기 여기부는 적어도 플라즈마 생성 전극을 구비하는 기판 처리 장치.

청구항 6

제5항에 있어서,

상기 제어부는 상기 처리실 내에서 마그네트론 방전이 발생되도록 상기 플라즈마 생성 전극을 제어하는 기판 처리 장치.

청구항 7

제1항에 있어서,

상기 성막 온도는 650°C 이하인 기판 처리 장치.

청구항 8

제1항에 있어서,

상기 박막은 수소 원자, 탄소 원자, 질소 원자 및 염소 원자 중 적어도 하나를 포함하는 기판 처리 장치.

청구항 9

소정의 성막 온도에서 형성된 박막을 포함하는 기판을 처리실 내로 반입하는 스텝,

상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열하는 스텝,

상기 기판 상에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 스텝,

상기 기판 상에 공급되는 상기 처리 가스를 여기하는 스텝

을 포함하는 기판 처리 공정;

처리한 상기 기판을 상기 처리실 내로부터 반출하는 공정; 및

상기 처리실 내를 배기하는 공정;

을 구비하는 반도체 장치의 제조 방법.

청구항 10

제9항에 있어서,

상기 박막은 산화막, 질화막 및 산질화막 중 어느 하나를 포함하는 반도체 장치의 제조 방법.

청구항 11

제9항에 있어서,

상기 박막의 처리면은 소정의 형상의 요철 구조를 포함하는 반도체 장치의 제조 방법.

청구항 12

제9항에 있어서,

상기 박막은 수소 원자, 탄소 원자, 질소 원자 및 염소 원자 중 적어도 하나를 포함하는 반도체 장치의 제조 방법.

청구항 13

제9항에 있어서,

상기 여기하는 스텝에서는 상기 처리실 내에서 마그네트론 방전이 발생되는 반도체 장치의 제조 방법.

청구항 14

처리실 내에 반입된 소정의 성막 온도에서 형성된 박막을 포함하는 기판이 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열하는 스텝,

상기 기판 상에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 스텝,

상기 기판 상에 공급한 상기 처리 가스를 여기하는 스텝

을 포함하는 기판 처리 순서; 및

상기 처리실 내를 배기하는 순서;

를 컴퓨터에 실행시키기 위한 프로그램이 기록된 매체.

청구항 15

제14항에 있어서,

상기 박막은 산화막, 질화막 및 산질화막 중 어느 하나인 기록 매체.

청구항 16

제14항에 있어서,

상기 박막의 처리면은 소정의 형상의 요철 구조를 포함하는 기록 매체.

청구항 17

제14항에 있어서,

상기 박막은 수소 원자, 탄소 원자, 질소 원자 및 염소 원자 중 적어도 하나를 포함하는 기록 매체.

청구항 18

제14항에 있어서,

상기 여기하는 스텝에서는 상기 처리실 내에서 마그네트론 방전이 발생되는 기록 매체.

명세서**기술 분야**

[0001] 본 발명은 여기(勵起)된 처리 가스를 이용하여 기판을 처리하는 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 관한 것이다.

배경기술

[0002] DRAM 등의 반도체 장치의 제조 방법의 일(一) 공정이, 예컨대 CVD(Chemical Vapor Deposition)법을 이용한 기판 처리 장치에 의해 수행된다. 이 기판 처리 장치는, 예컨대 기판이 반입되는 처리실; 기판을 가열하는 가열부; 및 처리실 내에 공급된 처리 가스를 여기 상태로 하는 여기부;를 구비한다. 그리고, 처리실 내에 공급된 처리 가스가 여기부에 의해 여기 상태가 됨으로써 기판에 공급되어, 기판 상에 박막을 형성하는 열 처리가 수행된다(예컨대 특허문현 1 참조). 일반적으로, 반도체 장치에 사용되는 각종 박막이 고온 영역에서 형성되는 경우에 디바이스 특성이나 전기적 특성이 개선된다. 따라서, 가열부는 기판의 온도가 예컨대 750°C 이상이 되도록 기판을 가열한다.

선행기술문헌**특허문헌**

[0003] (특허문현 0001) 1. 일본 특허 공개 제2010-153789호 공보

발명의 내용**해결하려는 과제**

[0004] 최근에 디바이스 구조가 미세화됨에 따라, 서멀 버짓(thermal budget)에 대한 제한은 해마다 높아지고 있고, 반도체 장치의 제조 프로세스는 저온화되는 경향이 있다. 이 때문에, 예컨대 650°C 이하의 저온 영역에서 CVD법을 이용하여 기판 상에 예컨대 산화막을 형성하는 방법이 최근 활발하게 연구되었고, 이에 따라 막질도 향상되었다.

[0005] 그러나, 고온 영역에서 형성된 열 산화막이나 래디컬 산화막 등과 비교하면, 저온 영역에서 CVD법에 의해 기판 상에 형성된 박막은 막질이 상당히 불량하고 전기적 특성 등이 뒤떨어진다. 그 이유는, 저온 영역에서 처리할 때에는, 처리 가스 등 성막 재료에 함유되어 있는 수소 원자나 탄소 원자 등 불순물이 막 중에 많이 잔류하는

경우가 있고, 박막과 기판 간의 계면이나 박막의 벌크 중에 결함이 남아 이러한 결함이 홀(hole)이나 트랩(trap)이 될 경우가 있기 때문이라고 생각된다.

[0006] 본 발명은, 저온 영역에서 성막 처리가 수행됨으로써 기판 상에 형성된 박막의 막질을 향상시키는 기판 처리 장치, 반도체 장치의 제조 방법 및 컴퓨터 프로그램을 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0007] 본 발명의 일 형태에 의하면,

[0008] 소정의 성막 온도에서 형성된 박막을 포함하는 기판이 반입되는 처리실;

[0009] 상기 처리실 내의 기판에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 가스 공급부;

[0010] 상기 처리실 내에 공급된 상기 처리 가스를 여기하는 여기부;

[0011] 상기 처리실 내의 상기 기판을 가열하는 가열부;

[0012] 상기 처리실 내를 배기하는 배기부; 및

[0013] 상기 가열부에 의해 상기 기판을 가열시키고, 상기 가스 공급부에 의해 공급된 상기 처리 가스를 상기 여기부에 의해 여기시키고, 여기된 상기 처리 가스를 상기 기판의 표면에 공급하여 상기 기판을 처리할 때 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 적어도 상기 가스 공급부, 상기 여기부, 상기 가열부 및 상기 배기부를 제어하는 제어부;

[0014] 를 구비하는 기판 처리 장치가 제공된다.

[0015] 본 발명의 다른 형태에 의하면,

[0016] 소정의 성막 온도에서 형성된 박막을 포함하는 기판을 처리실 내에 반입하는 공정;

[0017] 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열하는 스텝,

[0018] 상기 기판 상에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 스텝,

[0019] 상기 기판 상에 공급한 상기 처리 가스를 여기하는 스텝

[0020] 을 포함하는 기판 처리 공정;

[0021] 처리한 상기 기판을 상기 처리실 내로부터 반출하는 공정; 및

[0022] 상기 처리실 내를 배기하는 공정;

[0023] 을 구비하는 반도체 장치의 제조 방법이 제공된다.

[0024] 본 발명의 또 다른 형태에 의하면,

[0025] 처리실 내에 반입되어 소정의 성막 온도에서 형성된 박막을 포함하는 기판이 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열시키는 스텝,

[0026] 상기 기판 상에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급시키는 스텝,

[0027] 상기 기판 상에 공급한 상기 처리 가스를 여기하는 스텝

[0028] 을 포함하는 기판 처리 순서; 및

[0029] 상기 처리실 내를 배기하는 순서;

[0030] 를 컴퓨터에 실행시키기 위한 프로그램이 기록된 기록 매체가 제공된다.

발명의 효과

[0031] 본 발명에 의한 기판 처리 장치, 반도체 장치의 제조 방법 및 컴퓨터 프로그램에 의하면, 저온 영역에서 성막 처리가 수행됨으로써 기판 상에 형성된 박막의 막질을 향상시킬 수 있다.

도면의 간단한 설명

[0032]

도 1은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 단면 개략도이다.

도 2는 본 발명의 일 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트이다.

도 3은 각 조건에서 희(希)불산(DHF)에 의한 에칭이 수행된 경우 SiO_2 막의 에칭 레이트의 평가 결과를 도시하는 그래프이다.

도 4는 각 조건에서 기판 처리를 실시한 웨이퍼의 SiO_2 막을 XPS에 의해 분석하여 얻은, SiO_2 막 내의 산소 및 실리콘의 원자수의 비율을 도시하는 그래프이다.

도 5는 각 조건에서 기판 처리를 실시한 웨이퍼의 SiO_2 막을 XPS에 의해 분석하여 얻은, SiO_2 막 내의 실리콘 원자 2p와 산소 원자 1s의 반치폭을 도시하는 그래프이다.

도 6은 각 조건에서 형성된 웨이퍼의 SiO_2 막을 SIMS에 의하여 측정하여 얻은 불순물 농도를 도시하는 그래프이다.

도 7은 각 조건에서 SiO_2 막의 결함 밀도를 도시하는 그래프이다.

도 8은 본 발명의 다른 실시 형태에 따른, 램프 가열 유닛을 구비하는 기판 처리 장치의 단면 개략도이다.

도 9는 본 발명의 다른 실시 형태에 따른, 기판 처리 장치로서 기능하는 ICP형 플라즈마 처리 장치의 단면 개략도이다.

도 10은 본 발명의 또 다른 실시 형태에 따른, 기판 처리 장치로서 기능하는 ECR형 플라즈마 처리 장치의 단면 개략도이다.

도 11은 본 발명의 실시 형태에서 바람직하게 이용할 수 있는 기판 처리 장치 내의 컨트롤러의 개략 구성도이다.

발명을 실시하기 위한 구체적인 내용

[0033]

일 실시 형태에 대해서 도면을 참조하면서 설명한다.

[0034]

(1) 기판 처리 장치의 구성

[0035]

우선 본 실시 형태에 따른 기판 처리 장치에 대해서 도 1을 이용하여 설명한다. 도 1은 MMT 장치로서 구성된 기판 처리 장치의 단면 개략도이다.

[0036]

MMT 장치란, 전계와 자제에 의해 고밀도 플라즈마를 발생할 수 있는 변형 마그네트론형 플라즈마원(Modified Magnetron Typed Plasma Source)을 이용하여, 예컨대 실리콘 등으로 이루어지는 기판인 웨이퍼(200)를 플라즈마 처리하는 장치이다. MMT장치는 처리 가스를 플라즈마 상태로 여기시켜서, 예컨대 웨이퍼(200)의 표면 또는 웨이퍼(200)에 형성된 박막의 산화 또는 질화, 웨이퍼(200) 상의박막 형성, 웨이퍼(200) 표면의 에칭 등 각종 플라즈마 처리를 실시할 수 있다.

[0037]

MMT 장치는, 인가되는 고주파 전력의 주파수가 일반 플라즈마 장치에 비하여 10분의 1정도이더라도 효율적으로 플라즈마를 발생시킬 수 있다. 이에 의해, 플라즈마가 형성되는 처리실(201)에서의 데미지를 저감할 수 있고, 파티클의 발생을 억제할 수 있다. 또한, 후술하는 서셉터(217)에 대한 바이어스의 인가를 조정함으로써, 압력이나 공급 전력 등 플라즈마 조건을 그다지 변경하지 않고도 2nm ~ 15nm 정도의 광범위한 막 두께를 가지는 웨이퍼(200)를 처리할 수 있다. 또한, 후술하는 서셉터(217)가 구비하는 히터(217b)에 의해, 웨이퍼(200)의 가열 온도를 실온으로부터 700°C까지 제어할 수 있다. 이와 같은 MMT 장치의 특징을 이용하여, 예컨대 650°C 이하의 저온 영역에서 CVD법에 의해 웨이퍼(200) 상에 형성된 박막의 기판 처리(개질 처리)를, 웨이퍼(200)의 가열 온도나 막 두께를 조정하면서 수행할 수 있다.

[0038]

(처리실)

[0039]

본 실시 형태에 따른 기판 처리 장치(100)의 처리실(201)을 구성하는 처리 용기(203)는, 제1 용기인 돔형의 상측 용기(210)와 제2 용기인 공기형의 하측 용기(211)를 구비하고 있다. 그리고, 상측 용기(210)가 하측 용기(211) 상에 덮임으로써 처리실(201)이 형성된다. 상측 용기(210)는 예컨대 산화 알루미늄(Al_2O_3) 또는 석영(SiO_2) 등 비금속 재료로 형성되어 있고, 하측 용기(211)는 예컨대 알루미늄(Al) 등으로 형성되어 있다.

- [0040] 하측 용기(211)의 측벽에는, 칸막이 벨브로서 기능하는 게이트 벨브(244)가 설치되어 있다. 게이트 벨브(244)가 열려 있을 때에는, 반송 기구(미도시)를 이용하여 처리실(201) 내로 웨이퍼(200)를 반입하거나 처리실(201) 밖으로 웨이퍼(200)를 반출할 수 있다. 그리고, 게이트 벨브(244)를 닫는 것에 의해 처리실(201) 내를 기밀하게 폐색할 수 있다.
- [0041] (기판 지지부)
- [0042] 처리실(201) 내의 저부의 중앙에는 웨이퍼(200)를 지지하는 기판 지지부로서 기능하는 서셉터(217)가 배치되어 있다. 서셉터(217)는, 웨이퍼(200)의 금속 오염을 억제할 수 있도록 예컨대 질화 알루미늄(AlN), 세라믹스, 석영 등 비금속 재료로 형성되어 있다. 또한, 서셉터(217)는 하측 용기(211)와는 전기적으로 절연되어 있다.
- [0043] 서셉터(217)의 내부에는 임피던스를 변화시키는 임피던스 제어 전극(217c)이 설치되어 있다. 이 전극은 임피던스 제어 장치(274)를 개재하여 설치되어 있다. 임피던스 제어 장치(274)는 코일 또는 가변 콘텐서를 구비하여, 코일의 턴 수나 가변 콘텐서의 용량값을 제어함으로써 임피던스 제어 전극(217c) 및 서셉터(217)를 개재하여 웨이퍼(200)의 전위를 제어할 수 있다. 또한, 임피던스 제어 장치(274)에는 후술하는 컨트롤러(221)가 전기적으로 접속되어 있다.
- [0044] 서셉터(217)에는 서셉터(217)를 승강시키는 서셉터 승강 기구(268)가 설치되어 있다. 서셉터(217)에는 관통공(孔)(217a)이 설치되어 있다. 전술한 하측 용기(211) 저면에는 웨이퍼(200)를 승강시키는 웨이퍼 승강핀(266)이 적어도 3개소 설치되어 있다. 그리고, 관통공(217a) 및 웨이퍼 승강핀(266)은, 서셉터 승강 기구(268)에 의해 서셉터(217)가 하강되었을 때 웨이퍼 승강핀(266)이 서셉터(217)와 접촉하지 않은 상태로 관통공(217a)을 통과하도록 배치되어 있다.
- [0045] (가열부)
- [0046] 서셉터(217)의 내부에는 가열부로서 기능하는 히터(217b)가 일체적으로 매립되어 있어, 웨이퍼(200)를 가열할 수 있다. 히터(217b)에 전력이 공급되면, 웨이퍼(200) 표면이 소정 온도(예컨대 실온~700°C 정도)까지 가열된다. 또한, 서셉터(217)에는 온도 센서(미도시)가 설치되어 있다. 히터(217b) 및 온도 센서에는 후술하는 컨트롤러(221)가 전기적으로 접속되어 있다. 컨트롤러(221)는, 온도 센서에 의해 검출된 온도 정보에 기초하여 히터(217b)로의 공급 전력을 제어하도록 구성되어 있다.
- [0047] (가스 공급부)
- [0048] 처리실(201)의 상부에는, 처리실(201) 내로 처리 가스를 공급하는 샤프 헤드(236)가 설치되어 있다. 샤프 헤드(236)는 캡 형상의 개체(蓋體)(233), 가스 도입부(234), 버퍼실(237), 차폐 플레이트(240) 및 가스 취출구(吹出口)(239)를 구비하고 있다.
- [0049] 개체(233)는 상측 용기(210)의 상부에 개설된 개구(開口)에 기밀하게 설치되어 있다. 개체(233)의 하부에는 차폐 플레이트(240)가 설치되어 있다. 개체(233)와 차폐 플레이트(240)의 사이에 형성되는 공간이 버퍼실(237)이다. 버퍼실(237)은 가스 도입부(234)로부터 도입되는 처리 가스를 분산하는 분산 공간으로서 기능한다. 그리고, 버퍼실(237)을 통과한 처리 가스는 차폐 플레이트(240)의 측부에 있는 가스 취출구(239)를 통하여 처리실(201) 내에 공급된다. 또한, 개체(233)에는 개구가 설치되어 있다. 개체(233)의 개구에는 가스 도입부(234)의 하류단이 기밀하게 설치되어 있다. 가스 도입부(234)의 상류단에는 봉지 부재로서 기능하는 O-링(203b)을 개재하여 가스 공급관(232)의 하류단이 접속되어 있다.
- [0050] 가스 공급관(232)의 상류측에는, 처리 가스로서 기능하는 산소 원자를 포함하는 가스(이하, 「산소 함유 가스」라고도 한다)인 O₂가스를 공급하는 산소 함유 가스 공급관(232a)의 하류단과, 처리 가스로서 기능하는 질소 원자를 포함하는 가스(이하, 「질소 함유 가스」라고도 한다)인 N₂가스를 공급하는 질소 함유 가스 공급관(232b)의 하류단과, 불활성 가스로서 기능하는 희(希)가스인 예컨대 Ar가스를 공급하는 희가스 공급관(232c)의 하류단이 합류하도록 접속되어 있다. 가스 공급관(232), 산소 함유 가스 공급관(232a), 질소 함유 가스 공급관(232b), 희가스 공급관(232c)은, 예컨대 석영, 산화 알루미늄 등 비금속 재료 및 SUS 등 금속 재료 등으로 구성되어 있다.
- [0051] 산소 함유 가스 공급관(232a)에는, 산소 가스 공급원(250a), 유량 제어 장치로서 기능하는 매스플로우 컨트롤러(252a) 및 개폐 벨브인 벨브(253a)가 상류로부터 순서대로 접속되어 있다. 질소 함유 가스 공급관(232b)에는, 질소 가스 공급원(250b), 유량 제어 장치로서 기능하는 매스플로우 컨트롤러(252b) 및 개폐 벨브인 벨브(253b)

가 상류로부터 순서대로 접속되어 있다. 희가스 공급관(232c)에는, Ar가스 공급원(250c), 유량 제어 장치로서 기능하는 매스플로우 컨트롤러(252c) 및 개폐 밸브인 밸브(253c)가 상류로부터 순서대로 접속되어 있다.

[0052] 매스플로우 컨트롤러(252a ~ 252c) 및 밸브(253a ~ 253c)에는 후술하는 컨트롤러(221)가 전기적으로 접속되어 있다. 컨트롤러(221)는 처리실(201) 내에 공급하는 가스의 유량이 소정의 유량이 되도록 매스플로우 컨트롤러(252a ~ 252c) 및 밸브(253a ~ 253c)의 개폐를 제어하도록 구성되어 있다. 이와 같이 밸브(253a ~ 253c)를 개폐함으로써, 매스플로우 컨트롤러(252a ~ 252c)에 의해 유량을 제어하면서, 가스 공급관(232), 버퍼실(237) 및 가스 취출구(239)를 개재하여 처리실(201) 내에 O₂가스 및 N₂가스 중 적어도 하나와 Ar가스를 원하는 대로 공급할 수 있다.

[0053] 주로 샤큐 헤드(236), O-링(203b), 가스 공급관(232), 산소 함유 가스 공급관(232a), 질소 함유 가스 공급관(232b), 희가스 공급관(232c), 매스플로우 컨트롤러(252a ~ 252c) 및 밸브(253a ~ 253c)에 의해 본 실시 형태에 따른 가스 공급부가 구성되어 있다. 또한, 산소 가스 공급원(250a), 질소 가스 공급원(250b), Ar가스 공급원(250c)이 가스 공급부에 포함되어도 좋다.

[0054] (배기부)

[0055] 하측 용기(211)의 측벽의 하방에는 처리실(201) 내로부터 처리 가스 등을 배기하는 가스 배기구(235)가 설치되어 있다. 가스 배기구(235)에는 가스를 배기하는 가스 배기관(231)의 상류단이 접속되어 있다. 가스 배기관(231)에는 압력 조정기인 APC 밸브(242), 개폐 밸브인 밸브(243), 배기 장치인 진공 펌프(246)가 상류로부터 순서대로 설치되어 있다. APC 밸브(242), 밸브(243), 진공 펌프(246)에는 후술하는 컨트롤러(221)가 전기적으로 접속되어 있다. 진공 펌프(246)를 작동시켜 밸브(243)를 여는 것에 의해 처리실(201) 내를 배기할 수 있다.

[0056] 또한, 가스 배기관(231)에는 압력 센서(미도시)가 설치되어 있고, 압력 센서는 후술하는 컨트롤러(221)에 전기적으로 접속되어 있다. 압력 센서에 의해 검출된 압력 정보에 기초하여 APC 밸브(242)의 개도(開度)를 조정함으로써 처리실(201) 내의 압력값을 조정할 수 있다. 주로 가스 배기구(235), 가스 배기관(231), APC 밸브(242), 밸브(243)에 의해 본 실시 형태에 따른 배기부가 구성되어 있다. 또한, 진공 펌프(246)가 배기부에 포함되어도 좋다.

[0057] (여기부)

[0058] 처리 용기(203)[상측 용기(210)]의 외주(外周)에는, 처리실(201) 내의 플라즈마 생성 영역(224)을 둘러싸도록 플라즈마 생성 전극으로서 기능하는 통 형상[筒狀] 전극(215)이 설치되어 있다. 통 형상 전극(215)은 통 형상, 예컨대 원통 형상[圓筒狀]으로 형성되어 있다. 통 형상 전극(215)은 임피던스 정합을 수행하는 정합기(272)를 개재하여 고주파 전력을 발생시키는 고주파 전원(273)에 접속되어 있다. 통 형상 전극(215)은, 처리실(201) 내의 웨이퍼(200) 표면에 공급되는 처리 가스를 여기시키는 방전 기구로서 기능한다.

[0059] 통 형상 전극(215)의 외측 표면의 상단부 및 하단부에는 상부 자석(216a) 및 하부 자석(216b)이 각각 설치되어 있다. 상부 자석(216a) 및 하부 자석(216b)은 각각 통 형상, 예컨대 링 형상으로 형성된 영구 자석으로서 구성되어 있다. 상부 자석(216a) 및 하부 자석(216b)은 처리실(201)의 반경 방향에 따른 양단(즉, 각 자석의 내주단 및 외주단)에 각각 자극을 가지고 있다. 상부 자석(216a)의 자극과 하부 자석(216b)의 자극은 서로 반대의 극성을 갖고 대향하도록 배치되어 있다. 즉, 상부 자석(216a)의 내주부의 자극과 하부 자석(216b)의 내주부의 자극은 서로 다른 극성을 갖는다. 이에 의해, 통 형상 전극(215)의 내측 표면에 따라 원통축 방향의 자력선이 형성되어 있다.

[0060] 처리실(201) 내에 O₂가스 및 N₂가스 중 적어도 하나를 공급한다. 그 후, 통 형상 전극(215)에 고주파 전력을 인가함으로써, 상부 자석(216a) 및 하부 자석(216b)에 의하여 자계가 생성된 곳에 전계를 발생시킨다. 이에 의해 처리실(201) 내의 플라즈마 생성 영역(224)에 마그네트론 방전 플라즈마가 생성된다. 이 때, 방출된 전자가 전술한 전계 및 자계에 의하여 주회 운동하게 됨으로써, 플라즈마 내의 전리 입자의 생성율이 높아져 긴 수명의 고밀도 플라즈마를 생성할 수 있다.

[0061] 주로 통 형상 전극(215), 상부 자석(216a), 하부 자석(216b)에 의해 본 실시 형태에 따른 여기부가 구성되어 있다. 또한, 정합기(272), 고주파 전원(273)이 여기부에 포함되어도 좋다.

[0062] 또한, 통 형상 전극(215), 상부 자석(216a) 및 하부 자석(216b)이 형성하는 전계 및 자계가 외부 환경이나 다른 처리로 등의 장치에 악영향을 끼치지 않도록, 통 형상 전극(215), 상부 자석(216a) 및 하부 자석(216b)의 주위

에는 전계 및 자계를 유효하게 차폐하는 금속제의 차폐판(223)이 설치되어 있다.

[0063] (제어부)

도 11에 도시되는 바와 같이, 제어부로서 기능하는 컨트롤러(221)는 CPU(Central Processing Unit)(221a), RAM(Random Access Memory)(221b), 기억 장치(221c), I/O포트(221d)를 구비한 컴퓨터로서 구성되어 있다. RAM(221b), 기억 장치(221c), I/O포트(221d)는 내부 버스(221e)를 개재하여 CPU(221a)와 데이터를 교환할 수 있다. 컨트롤러(221)에는, 입출력 장치(225)로서 예컨대 터치 패널, 마우스, 키보드, 조작 단말 등이 접속되어 있어도 좋다. 또한, 컨트롤러(221)에는 표시부로서 예컨대 디스플레이 등이 접속되어 있어도 좋다.

[0065] 기억 장치(221c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive), CD-ROM 등으로 구성되어 있다. 기억 장치(221c) 내에는, 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램이나 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 격납되어 있다. 또한, 프로세스 레시피는 프로그램으로서 기능하고, 컨트롤러(221)로 하여금 후술하는 기판 처리 공정의 각 순서를 실행하도록 함으로써 소정의 결과가 얻어지도록 할 수 있다. 이하, 이 프로세스 레시피 및 제어 프로그램 등을 총칭하여 단순히 "프로그램"이라고도 한다. 또한 본 명세서에서 "프로그램"은 프로세스 레시피만 포함하거나, 제어 프로그램만 포함하거나, 그 쌍방을 모두 포함한다. 또한, RAM(221b)은 CPU(221a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 저장되는 메모리 영역(work area)으로서 구성되어 있다.

[0066] I/O포트(221d)는, 전술한 매스플로우 컨트롤러(252a ~ 252c), 밸브(253a ~ 253c, 243), 게이트 밸브(244), APC 밸브(242), 진공 펌프(246), 허터(217b), 정합기(272), 고주파 전원(273), 서셉터 승강 기구(268), 임피던스 제어 장치(274) 등에 접속되어 있다.

[0067] CPU(221a)는 기억 장치(221c)로부터 제어 프로그램을 판독하여 실행함과 동시에, 입출력 장치(225)를 통한 조작 커맨드의 입력 등에 따라 기억 장치(221c)로부터 프로세스 레시피를 판독한다. 그리고, CPU(221a)는 판독된 프로세스 레시피의 내용을 따르도록, 신호선(A)을 통해서 APC 밸브(242)의 개도 조정 동작, 밸브(243)의 개폐 동작 및 진공 펌프(246)의 기동·정지 동작을, 신호선(B)을 통해서 서셉터 승강 기구(268)의 승강 동작을, 신호선(C)을 통해서 온도 센서에 의하여 검출된 온도 정보에 기초하는 허터(217b)로의 공급 전력량 조정 동작(온도 조정 동작) 및 임피던스 제어 장치(274)에 의한 임피던스값 조정 동작을, 신호선(D)을 통해서 게이트 밸브(244)의 개폐 동작을, 신호선(E)을 통해서 정합기(272) 및 고주파 전원(273)의 동작을, 신호선(F)을 통해서 매스플로우 컨트롤러(252a ~ 252c)에 의한 각종 가스의 유량 조정 동작 및 밸브(253a ~ 253c)의 개폐 동작을 각각 제어한다.

[0068] 또한, 컨트롤러(221)는 전용 컴퓨터로서 구성되어 있어도 되고, 범용 컴퓨터로서 구성되어 있어도 된다. 예컨대, 전술한 프로그램을 저장한 외부 기억 장치(226)(예컨대 자기 테이프, 플렉시블 디스크, 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광 자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)를 준비하고, 이러한 외부 기억 장치(226)를 이용하여 범용 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(221)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하는 방법은 외부 기억 장치(226)를 개재하여 공급하는 것에 한하지 않는다. 예컨대, 인터넷이나 전용 회선 등 통신 수단을 이용하여, 외부 기억 장치(226)를 개재하지 않고 프로그램을 공급하여도 좋다. 또한, 기억 장치(221c)나 외부 기억 장치(226)는 컴퓨터에 의하여 판독할 수 있는 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 "기록 매체"라고도 한다. 또한, 본 명세서에서 "기록 매체"는 기억 장치(221c)만을 포함하거나, 외부 기억 장치(226)만을 포함하거나, 그 쌍방 모두를 포함한다.

[0069] (2) 기판 처리 공정

[0070] 다음으로, 본 실시 형태에 따른 반도체 제조 공정의 일 공정으로서 실시되는 기판 처리 공정에 대해 도 2를 이용하여 설명한다. 이 공정은 MMT장치로서 구성된 전술한 기판 처리 장치(100)에 의해 실시된다. 여기에서는 소정의 성막 온도에서 성막된 산화 실리콘막(SiO₂막)을 구비하는 웨이퍼(200)를 플라즈마에 의하여 처리하는 예에 대해서 설명한다. 즉, 웨이퍼(200) 상에 형성된 SiO₂막에 대하여 개질 처리를 실행함으로써 SiO₂막 중의 불순물을 제거하는 예에 대해서 설명한다. 또한, 이하의 설명에서 기판 처리 장치(100)를 구성하는 각 부의 동작은 컨트롤러(221)에 의해 제어된다.

[0071] (기판 반입·재치 공정(S10))

[0072] 우선, 웨이퍼(200)를 반송하는 위치까지 서셉터(217)를 하강시키고, 서셉터(217)의 관통공(217a)에 웨이퍼 승강 펀(266)을 통과시킨다. 이에 의해, 승강펀(266)이 서셉터(217)의 표면보다 소정의 높이만큼 돌출한 상태가

된다. 다음으로, 게이트 밸브(244)를 열고, 반송 기구(미도시)를 이용하여 처리실(201) 내에 웨이퍼(200)를 반입한다. 이에 의해, 웨이퍼(200)는 서셉터(217)의 표면으로부터 돌출한 웨이퍼 승강핀(266) 상에 수평 자세로 지지된다.

[0073] 또한, 웨이퍼(200) 상에는 SiO_2 막이 소정의 성막 온도에서 CVD법에 의해 미리 형성되어 있다. SiO_2 막은, 예컨대 테트라에톡시실란[$\text{Si}(\text{OC}_2\text{H}_5)_4$, 약칭: TEOS] 등의 유기 원료 가스를 포함하는 성막 가스와 산소(O_2)가스 등을 산화제로서 이용하여, 다른 CVD 장치(미도시)에 의해 웨이퍼(200)를 소정의 성막 온도 이하, 바람직하게는 650°C 이하의 저온 영역에서 가열함으로써 형성된다. 또한, TEOS를 이용하지 않더라도, 저온 영역의 성막 온도로 CVD 법에 의해 SiO_2 막을 형성할 수 있다. 저온 영역의 성막 온도로 CVD법에 의해 형성된 SiO_2 막 내에는, 탄소(C) 원자, 수소(H) 원자, 질소(N) 원자 및 염소(Cl) 원자 중 적어도 하나를 포함하는 불순물이 잔류하고 있는 경우가 있다. 이하의 설명에서는, 웨이퍼(200) 상에 형성된 박막의 성막 온도를 예컨대 450°C로 한다.

[0074] 처리실(201) 내에 웨이퍼(200)를 반입하면, 반송 기구를 처리실(201) 밖으로 퇴피시키고, 게이트 밸브(244)를 닫아서 처리실(201) 내를 밀폐한다. 그리고, 서셉터 승강 기구(268)를 이용하여 서셉터(217)를 상승시킨다. 이에 의해 웨이퍼(200)는 서셉터(217)의 표면에 배치된다. 그 후, 서셉터(217)를 소정의 위치까지 상승시켜, 웨이퍼(200)를 소정의 처리 위치까지 상승시킨다.

[0075] 또한, 웨이퍼(200)를 처리실(201) 내에 반입할 때에는, 배기부에 의해 처리실(201) 내를 배기하면서 가스 공급 부에 의하여 처리실(201) 내에 퍼지 가스로서 기능하는 Ar가스를 공급하는 것이 바람직하다. 즉, 진공 펌프(246)를 작동시켜 밸브(243)를 열어서 처리실(201) 내를 배기하면서 밸브(253c)를 여는 것에 의해, 베퍼실(237)을 개재하여 처리실(201) 내에 Ar가스를 공급하는 것이 바람직하다. 이에 의해, 처리실(201) 내로의 파티클의 침입이나 웨이퍼(200) 상으로의 파티클의 부착을 억제할 수 있다. 또한, 진공 펌프(246)는, 적어도 기판 반입·재치 공정(S10)으로부터 후술하는 기판 반출 공정(S60)까지 계속 작동하도록 유지한다.

[0076] (승온·압력 조정 공정(S20))

[0077] 다음으로, 서셉터(217)의 내부에 매립된 히터(217b)에 전력을 공급하여, 웨이퍼(200)의 표면 온도가 웨이퍼(200) 상에 미리 형성된 박막의 전술한 성막 온도 이하의 온도가 되도록 웨이퍼(200)의 표면을 가열한다. 또한, 웨이퍼(200) 상에 복수의 박막이 미리 형성되어 있는 경우에는, 가장 낮은 온도에서 형성된 박막의 성막 온도 이하의 온도가 되도록 웨이퍼(200)의 표면을 가열하는 것이 바람직하다. 이 때, 히터(217b)의 온도는 온도 센서(미도시)에 의해 검출된 온도 정보에 기초하여 히터(217b)로 공급되는 전력을 제어함으로써 조정된다.

[0078] 웨이퍼(200)의 가열 처리에 있어서, 웨이퍼(200)의 표면 온도를 웨이퍼(200) 상에 미리 형성된 박막의 성막 온도보다 높은 온도까지 가열하면, 예컨대 웨이퍼(200)의 표면에 형성된 소스 영역이나 드레인 영역 등에 확산이 발생할 수 있다. 이에 의해 회로 특성이 열화하여, 반도체 장치의 성능이 저하하는 경우가 있다. 웨이퍼(200)의 온도를 전술한 바와 같이 제한하는 것에 의해 웨이퍼(200)의 표면에 형성된 소스 영역이나 드레인 영역에서의 불순물의 확산, 회로 특성의 열화, 반도체 장치의 성능의 저하를 억제할 수 있다. 또한, 전술한 바와 같이 웨이퍼(200)에 미리 형성된 박막의 성막 온도를 450°C로 하였으므로, 이하의 설명에서는 웨이퍼(200) 표면의 가열 온도를 예컨대 450°C인 박막의 성막 온도와 같은 온도로 설정한다.

[0079] 또한, 처리실(201) 내가 원하는 압력(예컨대 1Pa ~ 260Pa, 바람직하게는 10Pa ~ 100Pa)이 되도록, 처리실(201) 내를 진공 펌프(246)에 의해 진공 배기한다. 이 때 처리실(201) 내의 압력은 압력 센서(미도시)로 측정되고, 이 측정된 압력에 기초하여 APC 밸브(242)의 개도가 피드백 제어된다.

[0080] (개질 처리 공정(S30))

[0081] 여기에서는 처리 가스로서 O_2 가스를 이용하는 예를 설명한다.

[0082] 우선, 밸브(253a)를 열어 처리 가스인 O_2 가스를 산소 함유 가스 공급관(232a)에 의하여 베퍼실(237)을 개재하여 처리실(201) 내에 공급한다. 이 때 매스플로우 컨트롤러(252a)는 O_2 가스의 유량을 소정의 유량으로 조절한다.

[0083] 또한, 처리 가스인 O_2 가스를 처리실(201) 내에 공급할 때에는, 희가스 공급관(232c)에 의하여 불활성 가스로서 기능하는 Ar가스를 처리실(201) 내에 공급하여도 좋다. 즉, 밸브(253c)를 열고 매스플로우 컨트롤러(252c)에 의해 유량을 조정하면서, 베퍼실(237)을 개재하여 처리실(201) 내로 Ar가스를 공급하여도 좋다.

[0084] 처리 가스의 공급을 개시(開始)한 후, 고주파 전원(273)은 상부 자석(216a) 및 하부 자석(216b)에 의하여 자계

가 형성되어 있는 곳에서 정합기(272)를 개재하여 소정의 고주파 전력(예컨대 50W ~ 3000W, 바람직하게는 200W ~ 1000W)을 통 형상 전극(215)에 인가한다. 이에 의해 처리실(201) 내에 마그네트론 방전이 발생하고, 웨이퍼(200)의 상방의 플라즈마 생성 영역(224)에 고밀도 플라즈마가 발생한다. 이 때, 임피던스 제어 장치(274)는 임피던스를 미리 정해진 값으로 설정한다.

[0085] 전술한 바와 같이 처리실(201) 내에 플라즈마를 발생시키는 것에 의해, 웨이퍼(200)의 가열 온도가 예컨대 650 °C 이하의 저온 영역의 온도이더라도, 처리실(201) 내에 공급된 O₂가스가 여기되어 활성화된다. 그리고, 여기 상태인 산소(O) 원자(이하, 산소 래디컬(O^{*}) 및/또는 이온화된 산소 원자(O⁻)이라고도 한다)가 웨이퍼(200) 상에 미리 형성된 SiO₂막에 공급된다.

[0086] 산소 래디컬(O^{*}) 및/또는 이온화된 산소 원자(O⁻)를 SiO₂막에 공급함으로써, SiO₂막으로부터 탄소 원자(C), 수소 원자(H), 질소 원자(N), 염소 원자(Cl) 등의 불순물을 제거할 수 있다. 즉, 산소 래디컬(O^{*}) 및/또는 이온화된 산소 원자(O⁻)의 에너지는 SiO₂막 중에 포함되는 Si-C, Si-H, Si-N, Si-Cl 결합의 결합 에너지보다 높다. 따라서, 이 산소 래디컬(O^{*}) 및/또는 이온화된 산소 원자(O⁻)의 에너지를 산화 처리 대상인 SiO₂막에 인가함으로써, SiO₂막 중에 포함되는 Si-C, Si-H, Si-N, Si-Cl 결합은 분리된다. Si와의 결합이 분리된 N, H, Cl, C는 막 중으로부터 제거되어 N₂, H₂, Cl₂, CO₂ 등으로서 배출된다.

[0087] 또한, N, H, Cl, C와의 결합이 분리됨으로써, 남은 Si의 결합수(結合手)는 산소 래디컬(O^{*}) 및/또는 이온화된 산소 원자(O⁻)에 포함되는 O와 결합되어 Si-O 결합이 형성된다. 이에 의해 SiO₂막은 치밀화된다.

[0088] 또한, 산소 래디컬(O^{*}) 및/또는 이온화된 산소 원자(O⁻)가 SiO₂막에 공급됨으로써 SiO₂막에 원래 결핍되어 있는 산소(O) 원자가 보충된다. 이에 의해 SiO₂막의 조성비가 화학량론(stoichiometry)적인 조성비에 가까워짐으로써, SiO₂막은 화학량론적인 막에 가까워진다. 즉, 본 실시 형태의 처리 시퀀스에 의해 처리한 SiO₂ 막은 수소 원자(H), 탄소 원자(C), 질소 원자(N), 염소 원자(Cl) 등 불순물의 농도가 지극히 낮고, 실리콘 및 산소의 원자수의 비율(Si/O)이 화학량론적인 조성비인 0.5에 지극히 가까운, 양질인 막이 된다. 이와 같이 SiO₂ 막의 개질이 수행된다.

[0089] 소정의 처리 시간, 예컨대 1분 ~ 5분이 경과하여 SiO₂막의 개질이 종료되면, 통 형상 전극(215)으로의 전력 공급을 정지한다. 그리고, 밸브(253a)를 닫아서 처리실(201) 내로의 O₂가스의 공급을 정지한다.

[0090] (폐지 공정(S40))

[0091] 전술한 개질 처리 공정(S30)이 완료된 후, 밸브(243)를 연 상태에서 가스 배기관(231)에 의한 배기를 계속하여 처리실(201) 내의 잔류 가스 등을 배출한다. 즉, 처리실(201) 내의 처리 가스의 농도가 소정값 이하가 될 때까지 처리실(201) 내를 배기하여 잔류 가스 등을 배출한다. 예컨대, 웨이퍼(200)를 처리실(201)의 밖으로 반출하는, 후술하는 기관 반출 공정(S60)을 수행할 수 있는 처리 가스 농도가 될 때 까지 처리실(201) 내를 배기한다. 또한, 예컨대, 적어도 웨이퍼(200) 표면 상의 처리 가스가 없어질 때까지 처리실(201) 내를 배기하여도 좋다. 이 때, 밸브(253c)를 열어 처리실(201) 내에 폐지 가스로서 기능하는 Ar가스를 공급함으로써, 처리실(201) 내로부터의 잔류 가스의 배출을 촉진할 수 있다.

[0092] (강온(降溫) · 대기압 복귀 공정(S50))

[0093] 폐지 공정(S40)이 완료되면, APC 밸브(242)의 개도를 조정하여 처리실(201) 내의 압력을 대기압으로 복귀시키면서 웨이퍼(200)를 소정의 온도(예컨대 실온 ~ 100°C)로 강온시킨다. 구체적으로는, 밸브(253c)를 연 상태에서 처리실(201) 내에 불활성 가스인 Ar가스를 공급하면서 압력 센서(미도시)에 의해 검출된 압력 정보에 기초하여 배기부의 APC 밸브(242) 및 밸브(243)의 개도를 제어하여, 처리실(201) 내의 압력을 대기압으로 상승시킨다. 그리고, 히터(217b)의 공급 전력을 제어하여 웨이퍼(200)의 온도를 강하시킨다.

[0094] (기관 반출 공정(S60))

- [0095] 그리고, 서셉터(217)를 웨이퍼(200)의 반송 위치까지 하강시켜, 서셉터(217)의 표면으로부터 돌출시킨 웨이퍼 승강판(266) 상에 웨이퍼(200)를 지지시킨다. 그리고, 게이트 밸브(244)를 열어 반송 기구(미도시)에 의하여 웨이퍼(200)를 처리실(201)의 밖으로 반출함으로써 본 실시 형태에 따른 기판 처리 공정을 종료한다. 또한, 상기에 있어서 웨이퍼(200)의 온도, 처리실(201) 내의 압력, 각 가스의 유량, 통 형상 전극(215)에 인가하는 전력, 처리 시간 등의 조건은 개별 대상인 막의 재료 및 두께 등에 의해 원하는 대로 조정한다.
- [0096] (3) 본 실시 형태에 따른 효과
- [0097] 본 실시 형태에 의하면, 이하에 설명하는 하나 또는 복수의 효과를 달성할 수 있다.
- [0098] (a) 본 실시 형태에 의하면, 히터(217b)에 의해 웨이퍼(200)를 가열하고, 가스 공급부에 의해 공급된 처리 가스를 여기부에 의해 여기한다. 여기된 처리 가스를 웨이퍼(200) 표면에 공급하여 처리할 때, 웨이퍼(200)의 온도가 웨이퍼(200) 상에 미리 형성된 박막의 성막 온도 이하의 온도가 되도록 히터(217b)의 온도를 조정한다. 이에 의해, 저온 영역에서 웨이퍼(200) 상에 미리 형성된 박막을 낮은 서열 버짓에서 개질할 수 있고, 탄소 원자(C), 수소 원자(H), 질소 원자(N) 등 불순물을 박막으로부터 제거할 수 있다.
- [0099] (b) 본 실시 형태에 의하면, 여기부로서 플라즈마 생성 전극을 구비하고 있다. 이에 의해 웨이퍼(200)를 가열하는 히터(217b)의 온도가 저온 영역의 온도이더라도, 웨이퍼(200) 상에 미리 형성된 박막을 개질하여 막질을 향상시킬 수 있다.
- [0100] 즉, 웨이퍼(200)의 가열 온도는 억제하면서 웨이퍼(200)에 미리 형성된 막 중의 불순물의 제거나 결정 구조의 개선, 결함의 제거를 플라즈마가 가지는 에너지에 의해 수행할 수 있다. 그리고, 웨이퍼(200) 상에 형성된 박막을 화학량론적인 조성비를 가지는 막(화학량론적인 막)으로 개질할 수 있다.
- [0101] (c) 본 실시 형태에 의하면, 처리실(201) 내에 웨이퍼(200)를 지지하는 서셉터(217)와, 서셉터(217)의 내부에 설치되는 임피던스 제어 전극(217c)과, 임피던스 제어 전극(217c)에 접속되어, 임피던스 제어 전극(217c)의 임피던스를 조정하여 웨이퍼(200)의 전위를 조정하는 임피던스 제어 장치(274)를 구비하고 있다. 이와 같이 구성된 임피던스 제어 장치(274) 및 여기부를 제어함으로써, 여기된 처리 가스를 웨이퍼(200)에 공급하여 처리할 때, 웨이퍼(200)에 대하여 수직 방향인 전계가 웨이퍼(200)에 대하여 수평 방향인 전계보다 더 강하게 하거나, 상기 수평 방향인 전계가 상기 수직 방향인 전계보다 더 강하게 할 수 있다. 따라서, 예컨대 웨이퍼(200) 상에 미리 형성된 박막의 처리면에, MOS 트랜지스터 게이트 구조나 DRAM의 커페시터 구조 등 소정의 형상의 요철 구조가 미리 형성되어 있어도 좋다. 이 요철 구조의 철부(凸部)는, 예컨대 10~50nm의 간격으로 형성되어 있다. 또한, 이 요철 구조의 요부(凹部)의 상단부터 저부(底部)까지의 길이가 상기 철부 간의 간격보다 더 길도록 상기 요부가 형성되면, 상기 요부는 애스펙트비(aspect ratio)가 높은 구조를 갖는다.
- [0102] 즉, 표면에 요철 구조가 형성된 웨이퍼(200)를 처리할 때, 웨이퍼(200)에 형성된 요철 구조의 표면을 균일하게 처리할 수 없는 경우가 있다. 예컨대, 웨이퍼(200)의 표면에 있어서, 요부의 저부보다 요부의 측벽부의 처리가 더 늦어지는 경우가 있다. 본 실시 형태에 의하면, 소정의 임피던스를 얻도록 임피던스 제어 장치(274)를 제어함으로써 예컨대 웨이퍼(200)에 대하여 수직 방향인 전계보다 수평 방향인 전계를 더 강하게 할 수 있어, 요부의 측벽부의 처리 속도를 향상시킬 수 있다. 또한, 예컨대, 웨이퍼(200)에 대하여 수평 방향의 처리 속도보다 수직 방향의 처리 속도를 더 높일 수도 있다. 이와 같이 요부의 저부 및 측벽부에 대한 처리 속도(즉, 수평 방향의 처리 속도 및 수직 방향의 처리 속도)를 적절하게 제어하여, 요철 구조의 표면에 대하여 균일한 처리를 실시할 수 있다. 또한, 처리실(201) 내에서 플라즈마를 생성하는 것에 의해, 요부의 측벽부나 저부에 여기 상태의 산소를 공급할 수 있다. 또한, 처리실(201) 내에서 마그네트론 플라즈마를 생성하는 것에 의해, 요부의 측벽부나 저부에 여기 상태의 산소를 공급할 수 있다.
- [0103] (d) 본 실시 형태에 의하면, 웨이퍼(200) 상에 미리 형성된 박막의 성막 온도를 650°C 이하, 예컨대 450°C로 설정한다. 그리고, 박막을 구비하는 웨이퍼(200)를 가열하는 히터(217b)의 온도를 박막의 성막 온도 이하의 온도, 예컨대 박막의 성막 온도와 같은 온도인 450°C로 설정한다. 이에 의해, 웨이퍼(200) 상에 미리 형성된 박막에서 열 스트레스가 발생하는 것을 억제하면서 기판 처리(개질 처리)를 수행할 수 있다.
- [0104] <다른 실시 형태>
- [0105] 이상으로 일 실시 형태를 구체적으로 설명했지만, 본 발명은 전술한 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
- [0106] 전술한 실시 형태에서는 웨이퍼(200) 상에 형성된 박막이 예컨대 650°C 이하의 저온 영역에서 CVD법에 의해 형

성되는 경우를 설명했지만, 본 발명은 이에 한정되지 않는다. 즉, 웨이퍼(200) 상에 미리 형성되는 박막은, 예컨대 플라즈마 CVD에 의해 형성된 것, 고온 영역의 CVD법(HTO: High Temperature Oxide)에 의해 형성된 것, 고온의 열 처리(어닐링)에 의해 형성된 것, ALD법에 의해 형성된 것 등이어도 좋다. 또한, HTO는 커버리지 특성이 나쁘다고 알려져 있다.

[0107] 또한, 전술한 실시 형태에서는, 웨이퍼(200) 상에 산화막인 SiO_2 막이 소정의 성막 온도에서 미리 형성되어 있는 경우에 대해서 설명하였다. 본 발명은 이에 한정되지 않고, 예컨대 웨이퍼(200) 상에 SiN 막 등의 질화막이 소정의 성막 온도에서 미리 형성되어 있어도 좋다. 이 경우, 처리 가스로서 적어도 질소 함유 가스(N_2 가스)를 처리실(201) 내에 공급하는 것이 바람직하다. 즉, 도 1에 도시하는 바와 같이 우선 벨브(253b)를 열고, 처리 가스인 N_2 가스를 질소 함유 가스 공급관(232b)에 의하여 베퍼실(237)을 개재하여 처리실(201) 내에 공급한다. 이 때, N_2 가스의 유량이 소정의 유량이 되도록 매스플로우 컨트롤러(252b)의 개도를 조정한다. 질소 래디킬(N^{*})은 높은 에너지를 가지기 때문에, SiN 막으로부터 수소(H) 원자, 탄소(C) 원자, 염소(Cl) 원자 등 불순물을 분리하여 배출할 수 있다. 그리고, 불순물이 이탈함으로써 발생한 미결합수(未結合手)에 질소(N) 원자가 결합하여, SiN 막의 질화가 더 촉진됨으로써 SiN 막의 막질이 더 개선된다. 또한, 막 중에 질소(N) 원자를 도입함으로써 불순물의 확산을 방지할 수 있다. 이와 같이, 웨이퍼(200) 상에 질화막이 미리 형성되어 있는 경우에도 전술한 실시 형태와 같은 효과를 얻을 수 있다.

[0108] 또한, 예컨대, 웨이퍼(200) 상에 SiON 막 등 산질화막이 소정의 성막 온도에서 미리 형성되어 있어도 좋다. 이 경우, 처리 가스로서 산소 원자(O) 및 질소 원자(N)를 포함하는 가스인, 예컨대 일산화질소(NO) 가스나 산화질소(N_2O)가스 등을 처리실(201) 내에 공급하는 것이 바람직하다. 이에 의해, 산질화막 중의 불순물을 제거할 수 있어 전술한 실시 형태와 같은 효과를 얻을 수 있다. 또한, 웨이퍼(200) 상에 미리 형성된 SiO_2 막을 개질하는 처리 가스로서, 일산화질소(NO) 가스나 산화질소(N_2O) 가스 등 산소 원자 및 질소 원자를 함유하는 가스를 이용해도 좋다. 이들 가스는 O_2 가스 등에 비하여 SiO_2 막의 불순물 제거 효과는 떨어지지만, 저온 영역에서 형성된 막 중의 불순물을 제거할 수 있다.

[0109] 또한, 전술한 실시 형태에서는 산소 함유 가스로서 O_2 가스를 이용하는 경우를 설명했지만, 본 발명은 이에 한정되는 것이 아니다. 가열 처리가 웨이퍼(200) 상에 형성된 박막의 성막 온도 이하의 온도에서 수행되는 한, 예컨대 오존(O_3)가스나 수증기(H_2O)를 이용하여 어닐링 처리를 수행하여도 좋다. 또한, 산소 가스 및 수소 가스를 처리실(201) 내에 공급하여 어닐링 처리를 실시하여도 좋고, 바이오(BIO: Batch Isotropic Oxidation) 처리를 실시하여도 좋다.

[0110] 또한, 전술한 실시 형태에서는, 유기 원료 가스를 포함하는 성막 가스인 TEOS를 이용하여 웨이퍼(200) 상에 SiO_2 막을 미리 형성한다. 본 발명은 이에 한정되지 않고, 예컨대 DCS나 TSA 등 유기 원료 가스를 포함하는 성막 가스 등을 이용하여, 수소(H) 원자, 탄소(C) 원자, 질소(N) 원자 및 염소(Cl) 원자 중 적어도 하나를 포함하는 박막을 웨이퍼(200) 상에 미리 형성해도 좋다. 이에 의해, 예컨대 박막에 전술한 실시 형태와 같은 처리를 실시하는 것에 의해, 박막 중의 불순물을 저감할 수 있다.

[0111] 또한, 전술한 실시 형태에서는 서셉터(217)의 내부에 설치한 히터(217b)에 의해 웨이퍼(200)를 가열하지만, 본 발명은 이러한 구성에 한정되지 않는다. 예컨대 도 8에 도시되는 바와 같이, 히터(217b) 이외에도 램프 가열 유닛(280)이 적외선 등을 조사(照射)함으로써 웨이퍼(200)를 가열하여도 좋다. 이 경우, 램프 가열 기구(280)는 처리실(201)의 상방, 즉 상측 용기(210)의 표면에 설치된 광투과창(278)을 개재하여 처리실(201) 내에 빛을 조사하도록 구성되어도 좋다. 또한, 히터(217b)와 램프 가열 유닛(280)을 병용함으로써, 히터(217b)만을 이용하여 가열할 경우보다 더 단시간에 웨이퍼(200)를 승온시킬 수 있다. 또한, 히터(217b)를 설치하지 않고 램프 가열 유닛(280)만을 이용하여 웨이퍼(200)를 가열하여도 좋다. 또한, 램프 가열 유닛(280)은 신호선(G)을 개재하여 제어부(221)에 의해 제어되도록 구성되어 있다.

[0112] 또한, 전술한 실시 형태에서는 MMT장치로서 구성된 기판 처리 장치(100)를 이용하여 실시하는 경우를 설명했지만, 본 발명은 그에 한하지 않고, 그 외의 장치, 예컨대 ICP(Inductively Coupled Plasma) 장치, ECR(Electron Cyclotron Resonance) 장치를 이용하여도 실시 가능하다.

[0113] 도 9는 다른 실시 형태에 따른 기판 처리 장치인 ICP 방식 플라즈마 처리 장치(300)를 도시하고 있다. 이하에서는, 상기 실시 형태와 같은 기능을 가지는 구성 요소에 동일한 부호를 부여함으로써, 본 실시 형태에 따른 구성

의 상세한 설명을 간략화한다. 또한, 가스 공급부에 대한 용도 설명을 생략한다. 본 실시 형태에 따른 ICP 방식 플라즈마 처리 장치(300)에서는 고주파 전원(273a, 273b)이 정합기(272a, 272b) 및 유전 코일(315a, 315b)을 각각 개재하여 전력을 공급함으로써 플라즈마를 생성한다. 유전 코일(315a)은 처리 용기(203)의 천장의 외측에 부설되어 있다. 유전 코일(315b)은 처리 용기(203)의 외주벽의 외측에 부설되어 있다. 본 실시 형태에서도, 산소 원자 및 질소 원자 중 적어도 하나를 포함하는 처리 가스를 가스 공급관(232)에 의하여 가스 도입부(234)를 경유하여 처리실(201) 내로 공급한다. 또한, 가스 공급의 전후에, 여기부인 유전 코일(315a, 315b)에 고주파 전력을 인가하면 전자 유도에 의해 전계가 발생한다. 이 전계를 에너지로 이용하여 공급된 처리 가스를 플라즈마 상태로 여기시킴으로써 활성종을 생성할 수 있다.

[0114] 도 10은 또 다른 실시 형태에 따른 기판 처리 장치인 ECR 방식 플라즈마 처리 장치(400)를 나타내고 있다. 이하에서는, 상기 실시 형태와 같은 기능을 가지는 구성 요소에 동일한 부호를 부여함으로써, 본 실시 형태에 따른 구성의 상세한 설명을 간략화한다. 또한, 가스 공급부의 용도 설명을 생략한다. 본 실시 형태에 따른 ECR 방식 플라즈마 처리 장치(400)는 마이크로파를 공급하여 플라즈마를 생성하는 고주파 전원(273b), 정합기(272b), 마이크로파 도입관(415a) 및 유전 코일(415b)을 구비하고 있다. 마이크로파 도입관(415a)은 처리 용기(203)의 천장벽에 부설되어 있다. 유전 코일(415b)은 처리 용기(203)의 외주벽의 외측에 부설되어 있다. 본 실시 형태에서도, 산소 원자 및 질소 원자 중 적어도 하나를 포함하는 처리 가스를 가스 공급관(232)에 의하여 가스 도입부(234)를 경유하여 처리실(201) 내로 공급한다. 또한, 가스 공급의 전후에 있어서, 마이크로파 도입관(415a)에 마이크로파(418a)를 도입하고, 마이크로파(418a)를 처리실(201)로 방사시킨다. 이 마이크로파(418a)와 유전 코일(415b)에 의하여 생성된 고주파 전력에 의해, 공급된 처리 가스를 플라즈마 상태로 여기시켜 활성종을 생성할 수 있다. 또한, 마이크로파로서 예컨대 가변 주파수 마이크로파(VFM), 고정 주파수 마이크로파(FFM) 등을 이용할 수 있다.

[0115] 그밖에, RTP(Rapid Thermal Processing) 장치를 이용하거나 자외선을 조사함으로써, 웨이퍼(200) 상에 미리 형성된 박막의 개질 처리를 수행하여도 좋다.

[실시예]

[0116] 다음으로, 본 발명의 실시예를 도 3~도 7을 참조하면서 설명한다. 이하에서는, 본 발명의 일 실시예로서, 성막 가스로서 TEOS를 이용하고, 저온 영역의 성막 온도(450°C)에서 SiO_2 막이 미리 형성된 웨이퍼(200)를 이용하고, 플라즈마 생성 전극에 의해 여기시킨 산소 가스(O_2 가스)를 이 웨이퍼(200)에 공급하여 기판 처리, 즉 개질 처리를 실시하는 경우에 대해서 설명한다.

[0117] 도 3은 희불산(DHF)에 의한 에칭이 실시된 경우에 있어서, 각 조건에서 개질 처리가 실시된 SiO_2 막의 에칭 레이트의 평가 결과를 도시하는 그래프이다. 도 4는 각 조건에서 기판 처리를 실시한 웨이퍼의 SiO_2 막을 XPS(X-ray photoelectron spectroscopy)에 의해 분석하여 얻은 산소 및 실리콘의 원자수의 비율을 도시하는 그래프이다. 도 5는 각 조건에서 기판 처리를 실시한 웨이퍼의 SiO_2 막을 XPS에 의해 분석하여 얻은 실리콘 2p와 산소 1s의 반치폭을 도시하는 그래프이다. 도 6은 SiO_2 막이 형성된 웨이퍼를 SIMS(Secondary Ion Mass Spectrometry)에 의해 측정하여 얻은 SiO_2 막 중의 불순물 농도를 도시하는 그래프이다. 도 7은 웨이퍼 상의 실리콘 산화막(SiO_2 막)의 결합 밀도를 도시하는 그래프이다.

[0118] 여기에서 도 3~도 7 중의 「온도 : 80°C , 시간 : 60초」는, 웨이퍼(200)의 가열 온도를 80°C 로 하고 처리 가스를 60초간 공급하여 웨이퍼(200)의 개질 처리를 수행한 경우를 나타낸다(실시예 1). 「온도 : 450°C , 시간 : 60초」는, 웨이퍼(200)의 가열 온도를 450°C , 즉 SiO_2 막의 성막 온도와 거의 같은 온도로 하고, 처리 가스를 60초간 공급하여 웨이퍼(200)의 개질 처리를 수행한 경우를 나타낸다(실시예 2). 「온도 : 450°C , 바이어스 높음, 시간 : 60초」는, 웨이퍼(200)의 가열 온도를 450°C 로 하여 다른 실시예보다 바이어스를 더 높이고, 처리 가스를 60초간 공급하여 웨이퍼(200)의 개질 처리를 수행한 경우를 나타낸다(실시예 3). 「온도 : 450°C , 시간 : 120초」는, 웨이퍼(200)의 가열 온도를 450°C 로 하고 처리 가스를 120초간 공급하여 웨이퍼(200)의 개질 처리를 수행한 경우를 나타낸다(실시예 4).

[0119] 또한, 「온도 : 650°C , 시간 : 60초」는, 웨이퍼(200)의 가열 온도를 SiO_2 막의 성막 온도보다도 높은 650°C 로 하고, 처리 가스를 60초간 공급하여 웨이퍼(200)의 개질 처리를 수행한 경우를 나타낸다(참고예 1). 또한, 도 7 중의 「어닐링 처리, 온도 : 450°C 」는, O_2 가스를 여기시키지 않고 온도 450°C 에서 어닐링 처리(열 처리)를 실

시하여 웨이퍼(200)의 개질 처리를 수행한 경우를 나타낸다(참고예 2).

[0121] 또한, 「처리없음」은 웨이퍼(200)에 개질 처리를 수행하지 않은 경우를 나타내며, 비교예에 해당한다.

[0122] 도 3을 참조하면, 비교예의 에칭 레이트를 1.0으로 했을 때, 실시예 1에서는 에칭 레이트가 약 0.8배까지 향상된 것을 알 수 있다. 실시예 2에서는 에칭 레이트가 약 0.2배까지 향상된 것을 알 수 있다. 실시예 3에서는 비교예보다 에칭 레이트가 약 0.2배까지 향상되었지만, 실시예 2와 비교하면 에칭 레이트가 거의 같다는 것을 알 수 있다. 실시예 4에서는, 비교예보다는 에칭 레이트가 약 0.2배까지 향상되었지만, 실시예 2 및 실시예 3과 비교하면 에칭 레이트가 근소하게 향상되었을 뿐임을 알 수 있다. 참고예 1과 같이 웨이퍼(200)의 온도를 성막 온도보다 높게 설정하여 개질했다 하더라도, 특히 실시예 2~4와 비교하면 에칭 레이트는 대부분 변함없는 것을 알 수 있다. 이로부터, 웨이퍼(200)에 개질 처리를 수행할 때는 웨이퍼(200)의 가열 온도를 웨이퍼(200) 상에 미리 형성된 박막의 성막 온도 이하로 설정하는 것이 바람직하고, 성막 온도와 거의 같은 온도로 설정하면 더 바람직한 것을 알 수 있다.

[0123] 도 4를 참조하면, 웨이퍼(200) 상에 미리 형성된 SiO₂막에 대하여 개질 처리를 실행한 이후의 막 중의 실리콘 원자(Si)와 산소 원자(O)의 원자수 비율을 알 수 있다. 즉, 비교예와 비교하면, 개질 처리를 실시한 실시예 1, 실시예 2 및 참고예 1의 경우, Si와 O의 원자수 비율이 SiO₂의 이상적인 화학량론비(Si:O=1:2)에 가깝고 결정 구조가 화학량론적인 구조에 가깝다는 것을 알 수 있다. 실리콘 원자(Si)의 양이 변화할 수는 없다고 생각되므로, 위의 결과는 여분의 산소 원자(O)의 양이 줄어들었기 때문이라고 생각된다. 또한, 개질 전의 SiO₂막에 산소 원자(O)가 결핍되어 있는 경우에는 산소 원자(O)가 공급됨으로써 Si와 O의 원자수 비율이 SiO₂의 이상적인 화학량론비에 가까워질 수 있다고 생각된다.

[0124] 도 5는 XPS에 의해 측정한 실리콘 원자(Si) 2p 및 산소 원자(O) 1s의 피크의 반치폭을 도시한 것이다. 반치폭이 작을수록 결정 구조가 보다 안정되어 있다고 볼 수 있다. 즉, 반치폭이 작을수록 SiO₂막의 개질 처리 후에 막 중의 결합 상태가 좋다고 볼 수 있다. 도 5를 참조하면, 비교예에서는 Si 2p의 반치폭이 약 1.7이고 O 1s의 반치폭이 약 1.8이지만, SiO₂막의 성막 온도와 같은 온도에서 개질 처리를 수행하는 실시예 2에서는 Si 2p의 반치폭이 1.65이고 O 1s의 반치폭이 1.6이다. 따라서, 실시예 2에서는 결정 구조가 안정되어 양질의 산화막이 형성되었음을 알 수 있다. 또한, 참고예에서는 실시예 2에서보다 반치폭이 더 작으므로, 개질 후의 SiO₂막의 결정 구조가 더 안정되어 있음을 알 수 있다.

[0125] 도 6은 SIMS에 의해 측정한 깊이 2nm~8nm에 있어서의 도즈량을 도시하며, 비교예의 막 내의 수소(H) 원자, 탄소(C) 원자, 질소(N) 원자 각각의 도즈량을 1.0으로 했을 때의 실시예 1~4 및 참고예 1의 각 원자의 도즈량의 상대적 비율을 나타낸다. 도 6을 참조하면, 플라즈마로 개질 처리를 수행한 실시예 1~4 및 참고예 1에서는 개질 처리를 수행하지 않은 비교예에보다 막 중의 불순물이 더 감소하였음을 알 수 있다. 즉 비교예와 비교하여, 예컨대 실시예 2에서는 개질 처리 후의 SiO₂막 내에서 수소(H) 원자의 도즈량은 약 0.8배, 탄소(C) 원자의 도즈량은 약 0.7배, 질소(N) 원자의 도즈량은 약 0.75배로 감소하였음을 알 수 있다. 이와 같이, 플라즈마에 의한 개질 처리 후의 SiO₂막 내에서 불순물이 감소하므로, 막질이 향상되었음을 입증할 수 있고 디바이스 특성의 향상을 기대할 수 있다.

[0126] 도 7은 웨이퍼(200) 상의 SiO₂막의 결함 밀도를 도시하는 그래프이며, 전기 검출 ESR(Electron Spin Resonance)에 의해 SiO₂막의 트랩 밀도를 측정한 결과를 나타낸다. 위 결함 밀도는 디바이스 특성 개선의 지표로서 기능한다. 전기 검출 ESR이란, 통상의 ESR에 마이크로파에 의한 원자 스픬 조작 기능을 추가함으로써 통상의 ESR보다 측정 감도나 정밀도[精度]를 향상시킨 측정 방법이다. 또한, 도 7에서, "SiO₂막 중의 벌크 트랩"은 SiO₂막 내의 결함을 측정한 결과를 나타낸 것이고, "Si기판/SiO₂계면의 트랩"은 웨이퍼(200)와 SiO₂막 간의 계면에 존재하는 결함을 측정한 결과를 나타낸 것이며, "SiO₂막 중의 산소 결손"이란, SiO₂막 내의 실리콘 원자(Si)가 산소 원자(O)와 결합하지 않아 발생한 홀 결함을 측정한 결과를 나타낸 것이다. 도 7을 참조하면, 웨이퍼(200) 상에 형성된 SiO₂막 내의 트랩 밀도가 플라즈마에 의한 개질 처리를 실시함으로써 저감하였음을 알 수 있다. 즉, SiO₂막 중의 벌크 트랩은 비교예에서는 약 3×10^{10} 이었지만, 실시예 2에서는 약 6×10^9 으로 저감하였음을 알 수 있다. 또한, Si기판/SiO₂계면의 트랩은 비교예에서는 약 5×10^{11} 이었지만, 실시예 2에서는 약 1×10^{11} 으로 저감하였음을

알 수 있다. 또한, SiO_2 막 중의 산소 결함은 비교예에서는 약 7×10^{11} 이었지만, 실시예 2에서는 검출 하한까지 감소하였음을 알 수 있다. 또한, 참고예 2는 플라즈마 처리를 수행하지 않고 온도 450°C에서 어닐링 처리(열 처리)를 수행하여 웨이퍼(200)의 개질 처리를 한 예를 제시한다. 참고예 2를 참조하면, O_2 가스를 여기시키지 않은 채 SiO_2 막을 450°C에서 어닐링 처리한 경우에 관하여, SiO_2 막 중의 트랩 밀도를 개선하는 효과는 확인되지 않는다. 이에 의해, 450°C라는 저온 영역의 성막 온도에서 형성된 SiO_2 막의 개질 처리에 있어서는 가열 온도뿐 아니라 플라즈마 처리가 중요함을 알 수 있고, 플라즈마 처리에 의해 SiO_2 막 중의 결함이 감소함을 알 수 있다. 이로써 디바이스의 리크 전류의 감소를 기대할 수 있어, 디바이스 특성의 향상이 예상된다.

[0127] 도 3 ~ 도 7을 참조하면, SiO_2 막의 개질 효과에 관하여는 참고예 1이 가장 좋은 결과를 얻을 수 있음을 알 수 있다. 그러나, 참고예 1과 같이 SiO_2 막의 성막 온도보다 높은 온도에서 개질 처리를 수행하면, 서멀 베짓 등으로 인하여 문제가 발생한다. 한편, 실시예 1 ~ 실시예 4와 같이 저온 영역의 성막 온도에서 웨이퍼(200) 상에 미리 형성된 박막의 성막 온도 이하의 온도에서 처리를 수행하여도, 박막 중의 불순물 제거 효과를 얻을 수 있음을 알 수 있다. 특히, 도 3을 참조하여 본 발명에 따른 개질의 효과를 종합적으로 나타내는 DHF에 의한 에칭 레이트를 살펴 보면, 실시예 2 ~ 실시예 4와 같이 박막의 성막 온도와 같은 온도에서 처리를 수행하여도 참고예 1에 뛰어지지 않는 효과를 얻을 수 있으며, 서멀 베짓 등으로 인한 문제도 없다.

[0128] <바람직한 형태>

[0129] 이하에 바람직한 형태에 대하여 부기한다.

[0130] 일 형태에 의하면,

[0131] 소정의 성막 온도에서 형성된 박막을 포함하는 기판이 반입되는 처리실;

[0132] 상기 처리실 내의 기판에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 가스 공급부;

[0133] 상기 처리실 내의 기판에 공급된 상기 처리 가스를 여기하는 여기부;

[0134] 상기 처리실 내의 상기 기판을 가열하는 가열부;

[0135] 상기 처리실 내를 배기하는 배기부; 및

[0136] 상기 가열부에 의해 상기 기판을 가열시키고, 상기 가스 공급부에 의해 공급된 상기 처리 가스를 상기 여기부에 의해 여기시키고, 여기된 상기 처리 가스를 상기 기판의 표면에 공급하여 상기 기판을 처리할 때 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 적어도 상기 가스 공급부, 상기 여기부, 상기 가열부 및 상기 배기부를 제어하는 제어부;를 구비하는 기판 처리 장치가 제공된다.

[0137] 바람직하게는,

[0138] 상기 처리실 내에 설치되어 상기 기판을 지지하는 기판 지지부;

[0139] 상기 기판 지지부의 내부에 설치되는 임피던스 제어 전극; 및

[0140] 상기 임피던스 제어 전극에 접속되고, 상기 임피던스 제어 전극의 임피던스를 조정하여 상기 기판의 전위를 조정하는 임피던스 제어 장치;를 더 포함하고,

[0141] 상기 제어부가 여기된 상기 처리 가스를 상기 기판에 공급하여 상기 기판을 처리할 때, 상기 기판에 대하여 수직 방향인 전계가 상기 기판에 대하여 수평 방향인 전계보다 더 강해지거나, 상기 수평 방향인 전계가 상기 수직 방향인 전계보다 더 강해지도록 상기 임피던스 제어 장치 및 상기 여기부를 제어한다.

[0142] 또한, 바람직하게는,

[0143] 상기 박막은 산화막, 질화막 또는 산질화막 중 어느 하나를 포함한다.

[0144] 또한, 바람직하게는,

[0145] 상기 박막의 처리면에는 소정의 형상의 요철 구조를 포함한다.

[0146] 또한, 바람직하게는,

- [0147] 상기 여기부는 적어도 플라즈마 생성 전극을 구비한다.
- [0148] 또한, 바람직하게는,
- [0149] 상기 성막 온도는 650°C 이하이다.
- [0150] 또한, 바람직하게는,
- [0151] 상기 박막은 수소 원자, 탄소 원자, 질소 원자 및 염소 원자 중 적어도 하나를 포함한다.
- [0152] 다른 형태에 의하면,
- [0153] 소정의 성막 온도에서 형성된 박막을 포함하는 기판을 처리실 내로 반입하는 공정;
- [0154] 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열하고, 상기 처리실 내를 배기하면서 상기 처리실 내에 산소 및 질소 중 적어도 하나를 포함하는 상기 처리 가스를 공급하는 공정;
- [0155] 상기 처리실 내에 공급되는 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 기판을 처리하는 공정; 및
- [0156] 처리한 상기 기판을 상기 처리실 내로부터 반출하는 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.
- [0157] 다른 형태에 의하면,
- [0158] 소정의 성막 온도에서 형성된 박막을 포함하는 기판을 처리실 내에 반입하는 스텝,
- [0159] 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열하는 스텝,
- [0160] 상기 기판 상에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 스텝,
- [0161] 상기 기판 상에 공급되는 상기 처리 가스를 여기하는 스텝
- [0162] 을 포함하는 기판 처리 공정;
- [0163] 처리한 상기 기판을 상기 처리실 내로부터 반출하는 공정; 및
- [0164] 상기 처리실 내를 배기하는 공정;
- [0165] 을 포함하는 반도체 장치의 제조 방법이 제공된다.
- [0166] 또 다른 형태에 의하면,
- [0167] 소정의 성막 온도에서 형성된 박막을 포함하는 기판을 처리실 내에 반입하는 순서;
- [0168] 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열하고, 상기 처리실 내를 배기하면서 상기 처리실 내에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 순서;
- [0169] 상기 처리실 내에 공급한 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 기판을 처리하는 순서; 및
- [0170] 처리한 상기 기판을 상기 처리실 내로부터 반출하는 순서;를 컴퓨터에 실행시키는 프로그램이 제공된다.
- [0171] 또 다른 형태에 의하면,
- [0172] 처리실 내에 반입되어 소정의 성막 온도에서 형성된 박막을 포함하는 기판을 해당 성막 온도 이하의 온도가 되도록 상기 기판을 가열시키는 스텝,
- [0173] 상기 기판 상에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급시키는 스텝,
- [0174] 상기 기판 상에 공급한 상기 처리 가스를 여기하는 스텝
- [0175] 을 포함하는 기판 처리 순서; 및
- [0176] 상기 처리실 내를 배기하는 순서;
- [0177] 를 컴퓨터에 실행시키기 위한 프로그램이 제공된다.
- [0178] 본 발명의 또 다른 형태에 의하면,


- [0179] 소정의 성막 온도에서 형성된 박막을 포함하는 기판을 처리실 내에 반입하는 순서;
- [0180] 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 상기 기판을 가열하고, 상기 처리실 내를 배기하면서 상기 처리실 내에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 순서;
- [0181] 상기 처리실 내에 공급한 상기 처리 가스를 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 기판을 처리하는 순서; 및
- [0182] 처리한 상기 기판을 상기 처리실 내로부터 반출하는 순서;를 컴퓨터에 실행시키기 위한 프로그램이 기록된 기록 매체가 제공된다.
- [0183] 본 발명의 또 다른 형태에 의하면,
- [0184] 소정의 성막 온도에서 형성된 박막을 포함하는 기판이 반입되는 처리실;
- [0185] 상기 처리실 내에 산소 및 질소 중 적어도 하나를 포함하는 처리 가스를 공급하는 가스 공급부;
- [0186] 상기 처리실 내에 공급된 상기 처리 가스를 여기하는 여기부;
- [0187] 상기 처리실 내의 상기 기판을 가열하는 가열부;
- [0188] 상기 처리실 내를 배기하는 배기부; 및
- [0189] 상기 가열부에 의해 상기 기판을 가열시키고, 상기 가스 공급부에 의해 공급된 상기 처리 가스를 상기 여기부에 의해 여기시키고, 여기된 상기 처리 가스를 상기 기판 표면에 공급하여 상기 기판을 처리할 때 상기 기판의 온도가 상기 성막 온도 이하의 온도가 되도록 적어도 상기 가스 공급부, 상기 여기부, 상기 가열부 및 상기 배기부를 제어하는 제어부;를 구비하는 반도체 장치의 제조 장치가 제공된다.

부호의 설명


- [0190] 200: 웨이퍼(기판)
- 201: 처리실
- 217: 서셉터(기판 지지부)
- 217b: 히터(가열부)
- 221: 컨트롤러(제어부)
- 231: 배기관

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

