

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6080732号
(P6080732)

(45) 発行日 平成29年2月15日(2017.2.15)

(24) 登録日 平成29年1月27日(2017.1.27)

(51) Int.Cl.

F 1

A 6 3 F 7/02 (2006.01)

A 6 3 F 7/02 3 2 6 Z

A 6 3 F 7/02 3 2 0

請求項の数 1 (全 38 頁)

(21) 出願番号 特願2013-196720 (P2013-196720)
 (22) 出願日 平成25年9月24日(2013.9.24)
 (62) 分割の表示 特願2012-238054 (P2012-238054)
 の分割
 原出願日 平成24年10月29日(2012.10.29)
 (65) 公開番号 特開2014-87604 (P2014-87604A)
 (43) 公開日 平成26年5月15日(2014.5.15)
 審査請求日 平成27年9月15日(2015.9.15)

(73) 特許権者 391010943
 株式会社藤商事
 大阪府大阪市中央区内本町一丁目1番4号
 (74) 代理人 100100376
 弁理士 野中 誠一
 (72) 発明者 坂井 良太
 大阪府大阪市中央区内本町一丁目1番4号
 株式会社藤商事内

審査官 堀 圭史

最終頁に続く

(54) 【発明の名称】 遊技機

(57) 【特許請求の範囲】

【請求項 1】

所定のスイッチ信号に起因する抽選処理を実行して、その抽選結果に対応する画像演出
 を実行する遊技機であって、

前記抽選処理を実行して抽選結果を特定する制御コマンドを出力する主制御手段と、制
 御コマンドが特定する抽選結果に対応する一連の画像演出を、表示装置を使用して実行す
 る画像制御手段と、を有して構成され、

一連の画像演出は、関連する一連の複数フレーム数の単位画像を連続させて構成される
 動画を含んで実現され、

前記画像制御手段は、表示装置を駆動する副画像制御手段と、

副画像制御手段の動作を制御して画像演出を実現する主画像制御手段と、を有して構成
 され、

副画像制御手段は、

動画を構成する動画圧縮データをデコードした伸張データが一時記憶されるムービーバッ
 ファと、

外付けRAMか又は内蔵RAMに確保されたメモリ領域であって、ムービーバッファの
 伸張データに基づいて形成された画像データを一時記憶するフレームバッファと、

自らの動作内容を規定するコマンドリストが一時記憶されるコマンドメモリと、

前記ムービーバッファ、前記フレームバッファ、及び前記コマンドメモリにアクセス可
 能で、前記コマンドリストに基づいて動作する描画制御手段と、を有し、

10

20

動画の再生を指示するコマンドリストは、初期コマンドリストと、定常コマンドリストとに区分され、

前記初期コマンドリストは、フレームバッファのメモリ領域を特定すると共に、再生すべき動画を特定するムービーIDを含んで構成され、

前記定常コマンドリストは、ムービーIDで特定される動画を構成する単位画像を、表示装置のどの位置に描画するかの指示を含んで構成されており、

前記描画制御手段は、前記初期コマンドリストを受けた後、前記定常コマンドリストを複数回受けることで、前記初期コマンドリストが特定するフレームバッファに一時記憶された画像データを表示装置に出力して、前記初期コマンドリストが特定するムービーIDに対応する動画を表示装置に表示することを特徴とする遊技機。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、遊技動作に起因する抽選処理によって大当たり状態を発生させる遊技機に関し、特に、迫力ある画像演出を安定して実行できる遊技機に関する。

【背景技術】

【0002】

パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、7・7・7などの所定の態様で図柄が停止すると大当たり状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。

20

【0003】

このような遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当たり抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。例えば、抽選結果が当選状態である場合には、リーチアクションなどと称される演出動作を20秒前後実行し、その後、特別図柄を整列させている。一方、ハズレ状態の場合にも、同様のリーチアクションが実行されることがあり、この場合には、遊技者は、大当たり状態になることを強く念じつつ演出動作の推移を注視することになる。そして、図柄変動動作の終了時に、停止ラインに所定図柄が揃えば、大当たり状態であることが遊技者に保証されたことになる。

30

【発明の概要】

【発明が解決しようとする課題】

【0004】

この種の遊技機では、各種の演出を複雑化かつ豊富化したいところ、特に、画像演出については、その要請が高い。また、不自然な画像演出の出現も可能な限り回避したいところである。

【0005】

この発明は、上記の課題に鑑みてなされたものであって、複雑高度な画像演出を安定して実行できる遊技機を提供することを目的とする。

40

【課題を解決するための手段】

【0006】

上記の目的を達成するため、本発明は、所定のスイッチ信号に起因する抽選処理を実行して、その抽選結果に対応する画像演出を実行する遊技機であって、前記抽選処理を実行して抽選結果を特定する制御コマンドを出力する主制御手段と、制御コマンドが特定する抽選結果に対応する一連の画像演出を、表示装置を使用して実行する画像制御手段と、を有して構成され、一連の画像演出は、関連する一連の複数フレーム数の単位画像を連続させて構成される動画を含んで実現され、前記画像制御手段は、表示装置を駆動する副画像制御手段と、副画像制御手段の動作を制御して画像演出を実現する主画像制御手段と、を

50

有して構成され、副画像制御手段は、動画を構成する動画圧縮データをデコードした伸張データが一時記憶されるムービーバッファと、外付けRAMか又は内蔵RAMに確保されたメモリ領域であって、ムービーバッファの伸張データに基づいて形成された画像データを一時記憶するフレームバッファと、自らの動作内容を規定するコマンドリストが一時記憶されるコマンドメモリと、前記ムービーバッファ、前記フレームバッファ、及び前記コマンドメモリにアクセス可能で、前記コマンドリストに基づいて動作する描画制御手段と、を有し、動画の再生を指示するコマンドリストは、初期コマンドリストと、定常コマンドリストとに区分され、前記初期コマンドリストは、フレームバッファのメモリ領域を特定すると共に、再生すべき動画を特定するムービーIDを含んで構成され、前記定常コマンドリストは、ムービーIDで特定される動画を構成する単位画像を、表示装置のどの位置に描画するかの指示を含んで構成されており、前記描画制御手段は、前記初期コマンドリストを受けた後、前記定常コマンドリストを複数回受けることで、前記初期コマンドリストが特定するフレームバッファに一時記憶された画像データを表示装置に出力して、前記初期コマンドリストが特定するムービーIDに対応する動画を表示装置に表示する。

10

【0007】

本発明のデコード手段や描画指示手段は、主画像制御手段が、コマンドメモリにコマンドリストを書き込んだ後、副画像制御手段に対して、コマンドリストの解析を指示することで機能するのが好ましい。何れにしても、デコード手段を一回機能させたことに対して、描画指示手段を複数回機能させる構成が好適である。

20

【0008】

また、不揮発性メモリは、基点アドレスを指示した後、クロック信号を受ける毎に記憶内容が読み出し可能に構成されるのが好ましい。ここで、前記基点アドレスは、記憶内容が読み出されるデータバスを経由して、描画制御部から不揮発性メモリに伝送されるのが好適である。

【0009】

本発明の不揮発性メモリは、1バイト毎に記憶内容の演算処理が可能に構成され、演算開始アドレスから演算終了アドレスまでの演算結果は、2バイト長で特定可能に構成されているのが好ましい。この場合、前記演算結果は、描画制御部を経由して、主画像制御手段において把握可能に構成されているのが好適である。

30

【0010】

また、本発明のムービーバッファは、描画制御部と分離されたメモリ素子に確保されて、アドレスバス及びデータバスを経由して接続されているのが好適である。コマンドメモリは、描画制御部と同一の電子素子に内蔵されているのが好適であり、フレームバッファは、描画制御部と同一の電子素子の内部に確保されているのが好適である。また、フレームバッファは、描画制御部と分離されたメモリ素子に確保されて、アドレスバス及びデータバスを経由して接続されているのも好適である。

【発明の効果】

【0011】

上記した本発明の遊技機によれば、複雑高度な画像演出を安定して実行することができる。

40

【図面の簡単な説明】

【0012】

【図1】実施例に示すパチンコ機の斜視図である。

【図2】図1のパチンコ機の遊技盤を図示した正面図である。

【図3】図1のパチンコ機の全体構成を示すブロック図である。

【図4】演出制御部の回路構成を例示するブロック図である。

【図5】デジタルアンプの内部構成を例示するブロック図である。

【図6】モータ/ランプ駆動基板の内部構成を例示するブロック図である。

【図7】画像制御部の回路構成を例示するブロック図である。

50

【図 8】演出制御部と画像制御部のメモリ構成を概略的に説明する図面である。

【図 9】C G R O M を構成するメモリ素子を説明する図面である。

【図 10】図 9 メモリ素子のアドレス構成とチェックサム演算の手順を説明する図面である。

【図 11】電源シーケンス回路の内部構成と動作を説明する図面である。

【図 12】V D P の内部構成と内部動作を説明する図面である。

【図 13】コマンドリストを説明する図面である。

【図 14】V D P と表示装置との接続関係を説明する図面である。

【図 15】画像演出動作を示す図面である。

【図 16】図 15 の動作を規定する演出テーブルのデータ構造を示す図面である。

10

【図 17】図 15 の一部を詳細に示す図面である。

【図 18】画像演出部の動作を説明するフローチャートである。

【図 19】図 18 の動作を説明するための図面である。

【発明を実施するための形態】

【0013】

以下、実施例に基づいて本発明を詳細に説明する。図 1 は、本実施例のパチンコ機 G M を示す斜視図である。このパチンコ機 G M は、島構造体に着脱可能に装着される矩形枠状の木製外枠 1 と、外枠 1 に固着されたヒンジ 2 を介して開閉可能に枢着される前枠 3 とで構成されている。この前枠 3 には、遊技盤 5 が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉 6 と前面板 7 とが夫々開閉自在に枢着されている。

20

【0014】

ガラス扉 6 の外周には、L E D ランプなどによる電飾ランプが、略 C 字状に配置されている。一方、ガラス扉 6 の上部左右位置と下側には、全 3 個のスピーカが配置されている。上部に配置された 2 個のスピーカは、各々、左右チャンネル R , L の音声を出力し、下側のスピーカは重低音を出力するよう構成されている。

【0015】

前面板 7 には、発射用の遊技球を貯留する上皿 8 が装着され、前枠 3 の下部には、上皿 8 から溢れ出し又は抜き取った遊技球を貯留する下皿 9 と、発射ハンドル 10 とが設けられている。発射ハンドル 10 は発射モータと連動しており、発射ハンドル 10 の回動角度に応じて動作する打撃槌によって遊技球が発射される。

30

【0016】

上皿 8 の外周面には、チャンスボタン 11 が設けられている。このチャンスボタン 11 は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル 10 から右手を離すことなくチャンスボタン 11 を操作できる。このチャンスボタン 11 は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。

【0017】

上皿 8 の右部には、カード式球貸し機に対する球貸し操作用の操作パネル 12 が設けられ、カード残額を 3 桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。

40

【0018】

図 2 に示すように、遊技盤 5 の表面には、金属製の外レールと内レールとからなるガイドレール 13 が環状に設けられ、その略中央には、中央開口 H O が設けられている。そして、中央開口 H O の下方には、不図示の可動演出体が隠蔽状態で収納されており、可動予告演出時には、その可動演出体が上昇して露出状態となることで、所定の信頼度の予告演出を実現している。ここで、予告演出とは、遊技者に有利な大当たり状態が招来することを不確定に報知する演出であり、予告演出の信頼度とは、大当たり状態が招来する確率を意味している。

50

【 0 0 1 9 】

中央開口 H O には、大型の液晶カラーディスプレイ (L C D) で構成された表示装置 D S が配置されている。表示装置 D S は、大当たり状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置 D S は、中央部に特別図柄表示部 D a ~ D c と右上部に普通図柄表示部 1 9 とを有している。そして、特別図柄表示部 D a ~ D c では、大当たり状態の招来を期待させるリーチ演出が実行されることがあり、特別図柄表示部 D a ~ D c 及びその周りでは、適宜な予告演出などが実行される。

【 0 0 2 0 】

遊技球が落下移動する遊技領域には、第 1 図柄始動口 1 5 a、第 2 図柄始動口 1 5 b、第 1 大入賞口 1 6 a、第 2 大入賞口 1 6 b、普通入賞口 1 7、及び、ゲート 1 8 が配設されている。これらの入賞口 1 5 ~ 1 8 は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。

10

【 0 0 2 1 】

第 1 図柄始動口 1 5 a の上部には、導入口 I N から進入した遊技球がシーソー状又はルーレット状に移動した後に、第 1 図柄始動口 1 5 に入賞可能に構成された演出ステージ 1 4 が配置されている。そして、第 1 図柄始動口 1 5 に遊技球が入賞すると、特別図柄表示部 D a ~ D c の変動動作が開始されるよう構成されている。

【 0 0 2 2 】

第 2 図柄始動口 1 5 b は、左右一対の開閉爪を備えた電動式チューリップで開閉されるように構成され、普通図柄表示部 1 9 の変動後の停止図柄が当り図柄を表示した場合には、所定時間だけ、若しくは、所定個数の遊技球を検出するまで、開閉爪が開放されるようになっている。

20

【 0 0 2 3 】

なお、普通図柄表示部 1 9 は、普通図柄を表示するものであり、ゲート 1 8 を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート 1 8 の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止する。

【 0 0 2 4 】

第 1 大入賞口 1 6 a は、前後方向に進退するスライド盤を有して構成され、第 2 大入賞口 1 6 b は、下端が軸支されて前方に開放する開閉板を有して構成されている。第 1 大入賞口 1 6 a や第 2 大入賞口 1 6 b の動作は、特に限定されないが、この実施例では、第 1 大入賞口 1 6 a は、第 1 図柄始動口 1 5 a に対応し、第 2 大入賞口 1 6 b は、第 1 図柄始動口 1 5 b に対応するよう構成されている。

30

【 0 0 2 5 】

すなわち、第 1 図柄始動口 1 5 a に遊技球が入賞すると、特別図柄表示部 D a ~ D c の変動動作が開始され、その後、所定の大当たり図柄が特別図柄表示部 D a ~ D c に整列すると、第 1 大当たりたる特別遊技が開始され、第 1 大入賞口 1 6 a のスライド盤が、前方に開放されて遊技球の入賞が容易化される。

【 0 0 2 6 】

一方、第 2 図柄始動口 1 5 b への遊技球の入賞によって開始された変動動作の結果、所定の大当たり図柄が特別図柄表示部 D a ~ D c に整列すると、第 2 大当たりたる特別遊技が開始され、第 2 大入賞口 1 6 b の開閉板が開放されて遊技球の入賞が容易化される。特別遊技 (大当たり状態) の遊技価値は、整列する大当たり図柄などに対応して種々相違するが、何れの遊技価値が付与されるかは、遊技球の入賞タイミングに応じた抽選結果に基づいて予め決定される。

40

【 0 0 2 7 】

典型的な大当たり状態では、大入賞口 1 6 の開閉板が開放された後、所定時間が経過し、又は所定数 (例えば 1 0 個) の遊技球が入賞すると開閉板が閉じる。このような動作は、最大で例えば 1 5 回まで継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部 D a ~ D c の変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別

50

遊技の終了後のゲームが高確率状態（確変状態）となるという特典が付与される。

【 0 0 2 8 】

図 3 は、上記した各動作を実現するパチンコ機 G M の全体回路構成を示すブロック図であり、図 4 はその一部を詳細に図示したものである。図 3 に示す通り、このパチンコ機 G M は、A C 2 4 V を受けて各種の直流電圧や、電源異常信号 A B N 1、A B N 2 やシステムリセット信号（電源リセット信号）S Y S などを出力する電源基板 2 0 と、遊技制御動作を中心統括的に担う主制御基板 2 1 と、主制御基板 2 1 から受けた制御コマンド C M D に基づいてランプ演出及び音声演出を実行する演出制御基板 2 2 と、演出制御基板 2 2 から受けた制御コマンド C M D ' に基づいて表示装置 D S を駆動する画像制御基板 2 3 と、主制御基板 2 1 から受けた制御コマンド C M D " に基づいて払出モータ M を制御して遊技球を払い出す払出制御基板 2 4 と、遊技者の操作に応答して遊技球を発射させる発射制御基板 2 5 と、を中心に構成されている。

10

【 0 0 2 9 】

但し、この実施例では、主制御基板 2 1 が出力する制御コマンド C M D は、コマンド中継基板 2 6 と演出インタフェース基板 2 7 を経由して、演出制御基板 2 2 に伝送される。また、演出制御基板 2 2 が出力する制御コマンド C M D ' は、演出インタフェース基板 2 7 と画像インタフェース基板 2 8 を経由して、画像制御基板 2 3 に伝送され、主制御基板 2 1 が出力する制御コマンド C M D " は、主基板中継基板 3 2 を経由して、払出制御基板 2 4 に伝送される。制御コマンド C M D , C M D ' , C M D " は、何れも 1 6 ビット長であるが、主制御基板 2 1 や払出制御基板 2 4 が関係する制御コマンドは、8 ビット長毎に 2 回に分けてパラレル送信されている。一方、演出制御基板 2 2 から画像制御基板 2 3 に伝送される制御コマンド C M D ' は、1 6 ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。

20

【 0 0 3 0 】

ところで、本実施例では、演出インタフェース基板 2 7 と演出制御基板 2 2 とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。同様に、画像インタフェース基板 2 8 と画像制御基板 2 3 についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。

30

【 0 0 3 1 】

これら主制御基板 2 1、演出制御基板 2 2、画像制御基板 2 3、及び払出制御基板 2 4 には、ワンチップマイコン（M C）を備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板 2 1 ~ 2 4 とインタフェース基板 2 7 ~ 2 8 に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部 2 1、演出制御部 2 2'、画像制御部 2 3'、及び払出制御部 2 4' と言うことがある。すなわち、この実施例では、演出制御基板 2 2 と演出インタフェース基板 2 7 とで演出制御部 2 2' を構成し、画像制御基板 2 3 と画像インタフェース基板 2 8 とで画像制御部 2 3' を構成している。なお、演出制御部 2 2'、画像制御部 2 3'、及び払出制御部 2 4' の全部又は一部がサブ制御部である。

40

【 0 0 3 2 】

また、このパチンコ機 G M は、図 3 の破線で囲む枠側部材 G M 1 と、遊技盤 5 の背面に固定された盤側部材 G M 2 とに大別されている。枠側部材 G M 1 には、ガラス扉 6 や前面板 7 が枢着された前枠 3 と、その外側の木製外枠 1 とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材 G M 2 は、機種変更に対応して交換され、新たな盤側部材 G M 2 が、元の盤側部材の代わりに枠側部材 G M 1 に取り付けられる。なお、枠側部材 1 を除く全てが、盤側部材 G M 2 である。

50

【 0 0 3 3 】

図 3 の破線枠に示す通り、枠側部材 G M 1 には、電源基板 2 0 と、払出制御基板 2 4 と、発射制御基板 2 5 と、枠中継基板 3 5 とが含まれており、これらの回路基板が、前枠 3 の適所に各々固定されている。一方、遊技盤 5 の背面には、主制御基板 2 1、演出制御基板 2 2、画像制御基板 2 3 が、表示装置 D S やその他の回路基板と共に固定されている。そして、枠側部材 G M 1 と盤側部材 G M 2 とは、一箇所に集中配置された接続コネクタ C 1 ~ C 4 によって電氣的に接続されている。

【 0 0 3 4 】

電源基板 2 0 は、接続コネクタ C 2 を通して、主基板中継基板 3 2 に接続され、接続コネクタ C 3 を通して、電源中継基板 3 3 に接続されている。電源基板 2 0 には、交流電源の投入と遮断とを監視する電源監視部 M N T が設けられている。電源監視部 M N T は、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号 S Y S を L レベルに維持した後に、これを H レベルに遷移させる。

10

【 0 0 3 5 】

また、電源監視部 M N T は、交流電源の遮断を検知すると、電源異常信号 A B N 1 , A B N 2 を、直ちに L レベルに遷移させる。電源異常信号 A B N 1 , A B N 2 は、電源投入後に速やかに H レベルとなる。

【 0 0 3 6 】

ところで、本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入（通常は電源スイッチの O N ）を検知して H レベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、H レベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号 S Y S が C P U をリセットすることはない。なお、電源異常信号 A B N 1 , A B N 2 は、交流電源の瞬停状態でも出力される。

20

【 0 0 3 7 】

主基板中継基板 3 2 は、電源基板 2 0 から出力される電源異常信号 A B N 1、バックアップ電源 B A K、及び D C 5 V , D C 1 2 V , D C 3 2 V を、そのまま主制御部 2 1 に出力している。一方、電源中継基板 3 3 は、電源基板 2 0 から受けたシステムリセット信号 S Y S や、交流及び直流の電源電圧を、そのまま演出インタフェース基板 2 7 に出力している。演出インタフェース基板 2 7 は、受けたシステムリセット信号 S Y S を、そのまま演出制御部 2 2 ' と画像制御部 2 3 ' に出力している。

30

【 0 0 3 8 】

一方、払出制御基板 2 4 は、中継基板を介することなく、電源基板 2 0 に直結されており、主制御部 2 1 が受けると同様の電源異常信号 A B N 2 や、バックアップ電源 B A K を、その他の電源電圧と共に直接的に受けている。

【 0 0 3 9 】

電源基板 2 0 が出力するシステムリセット信号 S Y S は、電源基板 2 0 に交流電源 2 4 V が投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部 2 2 ' と画像制御部 2 3 ' のワンチップマイコンは、その他の I C 素子と共に電源リセットされるようになっている。

40

【 0 0 4 0 】

但し、このシステムリセット信号 S Y S は、主制御部 2 1 と払出制御部 2 4 には、供給されておらず、各々の回路基板 2 1 , 2 4 のリセット回路 R S T において電源リセット信号（C P U リセット信号）が生成されている。そのため、例えば、接続コネクタ C 2 がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部 2 1 や払出制御部 2 4 の C P U が異常リセットされるおそれはない。演出制御部 2 2 ' と画像制御部 2 3 ' は、主制御部 2 1 からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板 2 0 から出力されるシステムリセット信号 S Y S を利用している。

【 0 0 4 1 】

50

ところで、主制御部 2 1 や払出制御部 2 4 に設けられたリセット回路 R S T は、各々ウォッチドッグタイマを内蔵しており、各制御部 2 1 , 2 4 の C P U から、定時的なクリアパルスを受けない限り、各 C P U は強制的にリセットされる。

【 0 0 4 2 】

また、この実施例では、R A M クリア信号 C L R は、主制御部 2 1 で生成されて主制御部 2 1 と払出制御部 2 4 のワンチップマイコンに伝送されている。ここで、R A M クリア信号 C L R は、各制御部 2 1 , 2 4 のワンチップマイコンの内蔵 R A M の全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチ S W の O N / O F F 状態に対応した値を有している。

【 0 0 4 3 】

主制御部 2 1 及び払出制御部 2 4 は、電源基板 2 0 から電源異常信号 A B N 1 , A B N 2 を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源 B A K は、営業終了や停電により交流電源 2 4 V が遮断された後も、主制御部 2 1 と払出制御部 2 4 のワンチップマイコンの内蔵 R A M のデータを保持する D C 5 V の直流電源である。したがって、主制御部 2 1 と払出制御部 2 4 は、電源遮断前の遊技動作を電源投入後に再開できることになる（電源バックアップ機能）。このパチンコ機では少なくとも数日は、各ワンチップマイコンの R A M の記憶内容が保持されるよう設計されている。

【 0 0 4 4 】

図 3 に示す通り、主制御部 2 1 は、主基板中継基板 3 2 を経由して、払出制御部 2 4 に制御コマンド C M D ”を送信する一方、払出制御部 2 4 からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号 C O N や、動作開始信号 B G N を受信している。ステイタス信号 C O N には、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号 B G N は、電源投入後、払出制御部 2 4 の初期動作が完了したことを主制御部 2 1 に通知する信号である。

【 0 0 4 5 】

また、主制御部 2 1 は、遊技盤中継基板 3 1 を経由して、遊技盤 5 の各遊技部品に接続されている。そして、遊技盤上の各入賞口 1 6 ~ 1 8 に内蔵された検出スイッチのスイッチ信号を受け一方、電動式チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部 2 1 から配電された電源電圧 V B (1 2 V) で動作するよう構成されている。また、図柄始動口 1 5 への入賞状態などを示す各スイッチ信号は、電源電圧 V B (1 2 V) と電源電圧 V c c (5 V) とで動作するインタフェイス I C で、T T L レベル又は C M O S レベルのスイッチ信号に変換された上で、主制御部 2 1 に伝送される。

【 0 0 4 6 】

先に説明した通り、演出制御基板 2 2 と演出インタフェース基板 2 7 とはコネクタ連結によって一体化されており、演出制御部 2 2 ' は、電源中継基板 3 3 を経由して、電源基板 2 0 から各レベルの直流電圧 (5 V , 1 2 V , 3 2 V) と、システムリセット信号 S Y S を受けている (図 3 及び図 4 参照) 。

【 0 0 4 7 】

また、演出制御部 2 2 ' は、コマンド中継基板 2 6 を経由して、主制御部 2 1 から制御コマンド C M D とストローク信号 S T B とを受けている (図 3 及び図 4 参照) 。但し、製品の開発段階などで実行される動作試験においては、検査装置から演出制御部 2 2 ' に対して各種のテスト用の制御コマンドがストローク信号と共に供給される。

【 0 0 4 8 】

演出制御部 2 2 ' は、ランプ駆動基板 2 9 にランプ駆動信号を出力することで多数の L E D ランプや電飾ランプで構成されたランプ群を駆動している。また、モータ / ランプ駆動基板 3 0 に、ランプ駆動信号及びモータ駆動信号を出力することで、ランプ群を駆動すると共に、複数のステッピングモータで構成された演出モータ群 M 1 ~ M n を駆動している。なお、ランプ駆動信号とモータ駆動信号は、何れもシリアル信号であり、演出内容を

10

20

30

40

50

豊富化するべくランプ個数や演出モータ個数を如何に増やしても、配線ケーブルが増加することがなく、機器構成が簡素化される。

【 0 0 4 9 】

ランプ群は、ほぼ定常的にランプ演出を実現する一方、演出モータ群は、突然動作を開始して、可動演出体による可動予告演出を実現している。

【 0 0 5 0 】

また、演出制御部 2 2 ' は、画像制御部 2 3 ' に対して、制御コマンド C M D ' 及びストロープ信号 S T B ' と、電源基板 2 0 から受けたシステムリセット信号 S Y S と、2 種類の直流電圧 (1 2 V , 5 V) とを出力している (図 3 及び図 4 参照) 。

【 0 0 5 1 】

そして、画像制御部 2 3 ' では、制御コマンド C M D ' に基づいて表示装置 D S を駆動して各種の画像演出を実行している。図 4 に示す通り、表示装置 D S は、L E D バックライトによって発光しており、画像インタフェース基板 2 8 から 5 対の L V D S (低電圧差動伝送 Low voltage differential signaling) 信号と、バックライト電源電圧 (1 2 V) とを受けて駆動されている。表示装置 D S のバックライト光は、P W M 制御による輝度が制御可能に構成されている。

【 0 0 5 2 】

続いて、図 4 に基づいて、上記した演出制御部 2 2 ' と画像制御部 2 3 ' の構成を更に詳細に説明する。図 4 に示す通り、演出インタフェース基板 2 7 は、電源中継基板 3 3 を経由して、電源基板 2 0 から 3 種類の直流電圧 (5 V , 1 2 V , 3 2 V) を受けている。ここで、直流電圧 5 V は、デジタル論理回路の電源電圧として、演出インタフェース基板 2 7 、ランプ駆動基板 2 9 、モータ / ランプ駆動基板 3 0 、画像インタフェース基板 2 8 、及び画像制御基板 2 3 に配電されて各デジタル回路を動作させている。

【 0 0 5 3 】

但し、演出制御基板 2 2 には、直流電圧 5 V が配電されておらず、1 2 V から D C / D C コンバータで降圧された直流電圧 3 . 3 V と、3 . 3 V から D C / D C コンバータで更に降圧された直流電圧 1 . 8 V だけが、演出インタフェース基板 2 7 から演出制御基板 2 2 に配電されている。

【 0 0 5 4 】

このように、本実施例の演出制御基板 2 2 は、全ての回路が、電源電圧 3 . 3 V 又はそれ以下の電源電圧で駆動されているので、電源電圧を 5 V で動作する場合と比較して大幅に低電力化することができ、仮に、演出制御基板 2 2 の直上に演出インタフェース基板 2 7 を配置して積層しても放熱上の問題が生じない。

【 0 0 5 5 】

また、演出インタフェース基板 2 7 が、電源基板 2 0 から受けた直流電圧 1 2 V は、そのままデジタルアンプ 4 6 の電源電圧として使用されると共に、モータ / ランプ駆動基板 3 0 とランプ駆動基板 2 9 に配電されて各ランプ群の電源電圧となる。一方、電源基板 2 0 から受けた直流電圧 3 2 V は、演出インタフェース基板の D C / D C コンバータにおいて直流電圧 1 3 V に降圧されて、モータ / ランプ駆動基板 3 0 に配電されている。

【 0 0 5 6 】

図 4 に示すように、演出制御部 2 2 ' は、音声演出・ランプ演出・演出可動体による予告演出・データ転送などの処理を実行するワンチップマイコン 4 0 と、ワンチップマイコン 4 0 の制御プログラム P G M e や各種の演出データ E N を記憶するフラッシュメモリ (flash memory) 4 1 と、ワンチップマイコン 4 0 からの指示に基づいて音声信号を再生して出力する音声合成回路 4 2 と、再生される音声信号の元データである圧縮音声データを記憶する音声用メモリ 4 3 とを備えて構成されている。

【 0 0 5 7 】

なお、音声合成回路 4 2 と、音声用メモリ 4 3 とは、2 6 ビット長の音声アドレスバスと、1 6 ビット長の音声データバスで接続されている。そのため、音声用メモリ 4 3 には、1 G ビットの圧縮音声データが記憶可能となる。そして、音声アドレスバス (2 6 ビッ

10

20

30

40

50

ト)で指定される圧縮音声データ(16ビット)が、音声データバスに出力され、音声合成回路42において伸張されて音声データが再生される。

【0058】

ところで、本実施例の場合、フラッシュメモリ41に記憶されている演出データENには、ランプ演出や音声演出の演出進行を管理するシナリオデータと、LEDの点滅態様を決定するランプ駆動データと、モータの回転態様を決定するモータ駆動データと、が含まれている。なお、ランプ駆動データやモータ駆動データは、1ビットずつ時間順次に出力されることで、ランプ駆動シリアル信号やモータ駆動シリアル信号となる。

【0059】

図4や図8に示す通り、ワンチップマイコン40と、フラッシュメモリ41とは、23ビット長のCPUアドレスバスと、16ビット長のCPUデータバスとで接続されている。実施例のフラッシュメモリ41は、 $8\text{M}(=2^{23}) \times 16$ ビットのメモリ容量を有するが、フラッシュメモリ41に記憶されている制御プログラムには、演出データENを含んだ制御プログラムPGMeの全体について、チェックサム演算を実行するプログラムが内蔵されている。このチェックサム演算は、フラッシュメモリ41のデータを1バイト単位で加算し、その加算結果を2バイト長で保存する処理をしている。したがって、チェックサム値は、2バイト長となる。

【0060】

ところで、ワンチップマイコン40、フラッシュメモリ41、及び音声用メモリ43は、電源電圧3.3Vで動作しており、また、音声合成回路42は、電源電圧3.3V及び電源電圧1.8Vで動作しており大幅な省電力化が実現されている。ここで、1.8Vは、音声合成回路のコンピュータ・コア部の電源電圧であり、3.3Vは、I/O部の電源電圧である。

【0061】

ワンチップマイコン40には、複数のパラレル入出力ポートPIOが内蔵されている。そして、第1入力ポートPO1には、主制御部21からの制御コマンドCMD及びストローク信号STBが入力され、第2入力ポートPO2からは、制御コマンドCMD'及びストローク信号STB'が出力されるよう構成されている。

【0062】

具体的には、第1入力ポートPO1には、主制御基板21から出力された制御コマンドCMDとストローク信号(割込み信号)STBとが、演出インタフェース基板27のバッファ44において、電源電圧3.3Vに対応する論理レベルに変換されて8ビット単位で二回に分けて供給される。そして、割込み信号STBは、ワンチップマイコンの割込み端子に供給され、受信割込み処理によって、演出制御部22'は、制御コマンドCMDを取得するよう構成されている。

【0063】

演出制御部22'が取得する制御コマンドCMDには、(1)異常報知その他の報知用制御コマンドなどの他に、(2)図柄始動口への入賞に起因する各種演出動作の概要特定する制御コマンド(変動パターンコマンド)や、図柄種別を指定する制御コマンド(図柄指定コマンド)が含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。

【0064】

また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報(15R確変、2R確変、15R通常、2R通常など)を特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。

10

20

30

40

50

【 0 0 6 5 】

そのため、演出制御部 2 2 ' では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、LED 群などの点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部 2 3 ' に対して、ランプやスピーカによる演出動作に同期した画像演出に関する制御コマンド C M D ' を出力する。

【 0 0 6 6 】

このような演出動作に同期した画像演出を実現するため、演出制御部 2 2 ' は、第 2 入力ポート P O 2 を通して、画像制御部 2 3 ' に対するストロブ信号（割込み信号）S T B ' と共に、1 6 ビット長の制御コマンド C M D ' を演出インタフェース基板 2 7 に向けて出力している。なお、演出制御部 2 2 ' は、図柄指定コマンドや、表示装置 D S に関連する報知用制御コマンドや、その他の制御コマンドを受信した場合は、その 8 ビット単位の制御コマンドを、1 6 ビット長に纏めた状態で、割込み信号 S T B ' と共に演出インタフェース基板 2 7 に向けて出力している。

10

【 0 0 6 7 】

上記した演出制御基板 2 2 の構成に対応して、演出インタフェース基板 2 7 には出力バッファ 4 5 が設けられており、1 6 ビット長の制御コマンド C M D ' と 1 ビット長の割込み信号 S T B ' を画像インタフェース基板 2 8 に出力している。そして、これらのデータ C M D ' , S T B ' は、画像インタフェース基板 2 8 を経由して、画像制御基板 2 3 に伝送される。

20

【 0 0 6 8 】

また、演出インタフェース基板 2 7 には、音声合成回路 4 2 から出力される音声信号を受けるデジタルアンプ 4 6 が配置されている。先に説明した通り、音声合成回路 4 2 は、3 . 3 V と 1 . 8 V の電源電圧で動作しており、また、デジタルアンプ 4 6 は、電源電圧 1 2 V で D 級増幅動作しており、消費電力を抑制しつつ大音量の音声演出を可能にしている。

【 0 0 6 9 】

そして、デジタルアンプ 4 6 の出力によって、遊技機上部の左右スピーカと、遊技機下部のスピーカとを駆動している。そのため、音声合成回路 4 2 は、3 チャンルの音声信号を生成する必要があり、これをパラレル伝送すると、音声合成回路 4 2 とデジタルアンプ 4 6 との配線が複雑化する。

30

【 0 0 7 0 】

そこで、本実施例では、音質の劣化を防止すると共に、配線の複雑化を回避するため、音声合成回路 4 2 とデジタルアンプ 4 6 との間は、4 本の信号線で接続されており、具体的には、転送クロック信号 S C L K と、チャンネル制御信号 L R C L K と、2 ビット長のシリアル信号 S D A T A 1 , S D A T A 2 との合計 4 ビットの信号線に抑制されている。なお、何れの信号も、その振幅レベルは 3 . 3 V である。

【 0 0 7 1 】

ここで、S D A T A 1 は、遊技機上部に配置された左右スピーカのステレオ信号 R , L を特定する P C M データについてのシリアル信号であり、S D A T A 2 は、遊技機下部に配置された重低音スピーカのモノラル信号を特定する P C M データについてのシリアル信号である。そして、音声合成回路 4 2 は、チャンネル制御信号 L R C L K を L レベルに維持した状態で、左チャンネルの音声信号 L を伝送し、チャンネル制御信号 L R C L K を H レベルに維持した状態で、右チャンネルの音声信号 R を伝送する。重低音スピーカは、本実施例では 1 個であるので、モノラル音声信号が伝送されているが、ステレオ音声信号として伝送できるのは勿論である。

40

【 0 0 7 2 】

何れにしても本実施例では、4 種類の音声信号を 4 本のケーブルで伝送可能であるので、最小のケーブル本数によってノイズによる音声劣化のない信号伝達が可能となる。すな

50

わち、シリアル伝送であるのでパラレル伝送より圧倒的にケーブル本数が少ない。アナログ伝送を採る場合には、ケーブル本数は同数であるが、3.3V振幅のアナログ信号に、少なからずノイズが重畳して、音質が大幅に劣化する。一方、振幅レベルを上げると、電源配線が複雑化する上に消費電力が増加する。

【0073】

このようなシリアル信号SDATA1, SDATA2は、クロック信号SCLKの立上りエッジに同期して、デジタルアンプ46に取得される。そして、デジタルアンプ46内部で、所定ビット長毎にパラレル変換され、DA変換後にD級増幅されて各スピーカに供給されている。

【0074】

10

デジタルアンプ46の内部構成は適宜であるが、図5は、デジタルアンプとしてYDA171(YAMAH A)を使用した場合の内部構成図を示している。このような内部構成に限定されないが、何れにしても、本実施例では、音声合成回路42とデジタルアンプ46とをシリアル回線で接続するので、PCMデータ(音声データ)のビット長を如何に増やして高音質化を実現しても配線ケーブルその他を変更する必要がなく、回路構成の簡素化を維持することができる。

【0075】

また、演出インタフェイス基板27には、ワンチップマイコン40から出力されるシリアルデータを出力するバッファ回路47, 48が設けられている。ここで、出力バッファ47は、ワンチップマイコン40から伝送されたランプ駆動信号(シリアル信号)を、ランプ駆動基板29に配置されたシフトレジスタ回路に転送している。そして、ランプ駆動基板29のシフトレジスタ回路(不図示)では、ランプ駆動信号をパラレル信号に変換してLEDランプ群を駆動している。

20

【0076】

もう一方のバッファ回路48は、入出力バッファとして機能しており、ワンチップマイコン40から伝送されたシリアル信号をモータ/ランプ駆動基板30に、そのまま転送する一方、一群の演出モータM1~Mnの原点位置を示す原点センサ信号(シリアル信号)をワンチップマイコン40に転送している。

【0077】

本実施例の場合、ワンチップマイコン40からバッファ回路48に伝送されたシリアル信号は、ランプ群を点灯させるためのランプ駆動信号(シリアル信号)と、演出モータを回転させるためのモータ駆動信号(シリアル信号)とが連続するよう構成されている。そして、モータ/ランプ駆動基板30では、これら一連のシリアル信号を16ビット長毎に分断すると共に、各16ビット長をパラレル信号に変換して、ランプ演出と可動予告演出を実行している。具体的には、制御コマンドCMDに対応して抽選決定された演出動作として、一連のランプ演出を実行すると共に、モータ駆動信号を受信した場合には、演出モータM1~Mnを回転させて適宜な可動予告演出を実行している。

30

【0078】

図6(a)は、モータ/ランプ駆動基板30の回路構成を、具体的に示すブロック図である。図示の通り、モータ/ランプ駆動基板30は、演出モータM1~Mnの原点センサ信号をシリアル変換するPS変換部50と、PS変換部50への制御信号をワンチップマイコン40から受ける入力バッファ51と、直流電圧1.3Vを1.2Vに降圧する降圧部52と、ランプ駆動信号やモータ駆動信号をワンチップマイコン40から受ける入力バッファ53と、ランプ群や演出モータ群を駆動制御する駆動制御部54, 55と、各演出モータの駆動電流を受けるシンクドライバ56とを有して構成されている。PS変換部50、入力バッファ51, 53、駆動制御部54、及び、シンクドライバ56は、直流電圧5Vを電源電圧として動作している。

40

【0079】

原点センサ信号は、演出モータM1~Mnが原点に位置するか否かを検出する原点センサの出力であり、各原点センサは、直流電圧1.2V又は5Vを電源電圧としている。これ

50

ら各1ビットで全nビットの原点センサ信号は、ワンチップマイコン40が出力する保持信号LOADに同期して、PS変換部51に取得され、PS変換部51は、ワンチップマイコン40から受ける転送クロックCKに同期して、原点センサ信号をシリアル信号に変換してワンチップマイコン40に伝送している。

【0080】

このように、本実施例では、各演出モータM1～Mnが原点に位置しているか否かを、ワンチップマイコン40が適宜に把握できるよう構成されている。なお、各原点センサの電源電圧として、電磁ノイズが重畳する可能性のある電源ライン(13V)とは別系統の直流電圧(12V, 5V)を使用することで誤判定の可能性を大幅に低減させている。

【0081】

次に、降圧部52は、その入力側13Vが各ランプの駆動電源として使用され、出力側12Vが演出モータM1～Mnの駆動電源として使用され、電源ラインが互いに分離されている。また、先に説明した通り、入力バッファ53や、駆動制御部54, 55は、直流電圧13Vとは全く別系統に生成された直流電圧5Vを電源電圧としている。

【0082】

そのため、大型の演出モータ群M1～Mnが突発的に動作を開始しても、各ランプのランプ駆動信号に電源ノイズなどの影響が及ぶ可能性が極めて低い。同様に、各ランプを高輝度で激しく点滅させても、各演出モータM1～Mnのモータ駆動信号に電源ノイズなどの影響が及ぶ可能性の極めて低い。

【0083】

ところで、演出モータ用の駆動制御部54と、ランプ用の駆動制御部55は、何れも同一構成であり、ワンチップマイコン40から、動作制御信号ENと、シリアル信号DATAと、転送クロック信号CKとを共通に受けて動作している。なお、シリアル信号DATAには、ランプ駆動信号とモータ駆動信号とが含まれている。

【0084】

この駆動制御部54, 55は、例えば、5ビット長のアドレス端子(A0 - A4)を有して、適宜にアドレスが付番可能に構成されている。この実施例では、5ビット長のアドレス端子(A0 - A4)は、ハードウェア構成として、予めHレベル又はLレベルに固定的に付番されている。

【0085】

また駆動制御部54, 55は、内部の多数の制御レジスタR1～Rmを有して構成され、各制御レジスタR1～Rmに制御データDi(8ビット長)を設定する(書込む)ことで、16ビット長の出力端子の各出力が適宜に制御されるようになっている。

【0086】

制御レジスタR1～Rmのレジスタ番号は8ビット長である。また、5ビット長のアドレス端子(A0 - A4)は、この実施例では、予め、H/Lレベルに設定されており、各素子54, 55のアドレスAD Riは固定値となる。

【0087】

各制御レジスタR1～Rmに制御データDiを設定することで実現される動作内容としては、各出力端子のON/OFF状態だけでなく、ON/OFF状態に至るまでのフェード動作(fade in/out)の有無、ON状態の出力端子のPWM制御におけるduty比(0～99.6%)などが可能である。そのため、輝度制御時やfade in/out演出時に、ワンチップマイコン40は、ランプ駆動信号(シリアルデータ)を、わざわざPWM制御用に変更する必要がなく、単に、該当レジスタRiの制御データを設定変更するだけでよいので、制御負担が大幅に軽減される。

【0088】

もっとも、ランプ駆動信号をPWM制御することで、固定的なフェード動作とは異なるfade in/out演出時を実施できるのは勿論であり、要するに、本実施例によれば、多様なランプ演出が可能となる。このような多様なランプ演出を実行すると、駆動制御部55の出力信号に、かなりの高周波ノイズが重畳することが懸念されるが、その影響が演出モータ

10

20

30

40

50

タM1～Mnに及びにくいことは前記した通りである。

【0089】

ところで、図6(b)は、ワンチップマイコン40と、複数の駆動制御部54、55・
・55との間の通信プロトコルを示すタイムチャートである。図示の通り、ワンチップ
マイコン40は、まず、動作制御信号ENをON状態(Hレベル)に設定した状態で、(1)
制御データDiを書込むべき駆動制御部54～55のアドレス番号AD Ri(8ビット
長)、(2)その駆動制御部における制御データDiを書込むべき制御レジスタR1～
Rmの番号(8ビット長)、(3)その制御レジスタRiに書込むべき制御データDi(8
ビット長の設定値)を、転送クロック信号CKに同期させてシリアル信号として出力す
る。

10

【0090】

なお、一連の制御レジスタR1～Rmについて、その先頭レジスタ番号Riを指定すれ
ば、その後に連続する制御データ(設定値)D1、D2、R3・・・・は、Ri、Ri+1
、Ri+2・・・・の制御データであると駆動制御部54、55に認識されて自動的に取得
される。したがって、必ずしも、全ての制御レジスタRiに設定値を設定する必要は無く
、例えば、一連M個の制御レジスタRi～Ri+M-1への書込み処理であれば、制御デ
ータM個と、アドレスデータ2個とで、合計8×(M+2)ビット長の出力処理で足りる
。

【0091】

そして、全てのデータの出力を終えると、ワンチップマイコン40は、動作制御信号E
NをON状態からOFF状態に戻せばよく、この動作に対応して、アドレス番号AD Ri
で特定された駆動制御部では、一連の制御レジスタRi・・・・Ri+M-1に取得した制
御データD1・・・・に対応する動作を開始する。

20

【0092】

演出モータM1～Mnは、可動予告演出を実行するので、通常は隠蔽状態で原点位置に
待機している。したがって、駆動制御部54は、OFF状態の制御データを保持したまま
であり、通常は、ワンチップマイコン40から、制御データの転送を受ける必要がない。
しかし、この本実施例の制御駆動部は、アドレス番号AD Riを特定して制御データDi
を受けるので、繰り返しシリアル信号が転送されても、アドレス番号で指定されない駆動
制御部54には何の影響も与えない。

30

【0093】

したがって、本発明の構成によれば、動的なランプ演出を継続的に繰り返すランプ制御
用の駆動制御部55・・・・55と、稀にしか予告動作を開始しない可動予告演出用の駆動制
御部54とを同一構成とすることができる。しかも、ワンチップマイコン40は、モータ
駆動信号をランプ駆動信号に付加するか否かを判定する以外は、モータ駆動信号とランプ
駆動信号とを同列に扱うことができるので、ワンチップマイコン40の制御負担を軽減す
ることができる。

【0094】

また、ランプ制御用の駆動制御部55・・・・55の全部又は一部を、同一アドレス値に設
定することで、多数のランプに関する点灯データ(制御データ)の転送処理を纏めること
ができ、演出制御部22の制御負担が軽減される。例えば、遊技機の右側と左側のランプ
群を、常に、同一態様で発光させる場合には、右側のランプ群を駆動する駆動制御部55
Rと、左側のランプ群を駆動する駆動制御部55Lとを、同一アドレス値に設定するだけ
で、点灯データの転送処理を一回で終わることができる。

40

【0095】

図7は、画像制御部23'(画像インタフェース基板28と画像制御基板23)につい
て、その周りの基板も含めて詳細に図示した回路ブロック図である。また、図8は、演出
制御基板22と画像制御基板23について、特に、メモリ(ROM/RAM)と、マイクロ
プロセッサ(ワンチップマイコン)との接続関係を図示したブロック図である。先に説
明した通り、画像制御部23'は、演出制御部22'から制御コマンドCMD'とストロ

50

ープ信号STB'とシステムリセット信号SYSとを受けて動作している。また、演出制御部を経由して2種類の直流電圧5V、12Vを受けている。

【0096】

図7に示す通り、画像制御部23'は、演出インタフェース基板27を経由して制御コマンドを受信して画像制御動作を実行するワンチップマイコン60と、ワンチップマイコン60の制御プログラムなどを記憶するフラッシュメモリ61と、ワンチップマイコン60の指示に基づき表示装置DSを駆動するVDP (Video Display Processor) 62と、画像演出用の画像圧縮データを記憶するグラフィックROM (CGROM) 63と、VDP 62の作業領域 (Video RAM) として機能するSDRAM (Synchronous Dynamic Random Access Memory) 64と、ワンチップマイコン60を強制リセットさせるウォッチドッグタイマWDTなどを有して構成されている。なお、VDP 62には、作業領域として活用されるVRAM 77も内蔵されている。

10

【0097】

CGROM 63の画像圧縮データは、詳細には、動画圧縮データと静止画圧縮データに区分される。ここで、静止画とは、いわゆるスプライト画像であって、背景画や特別図柄やキャラクタなどを実現する単一の画像である。そして、表示装置DSの所定位置に、所定の姿勢で1フレーム毎に描画される。一方、動画とは、連続的に変化する複数枚 (複数フレーム分) の静止画の集合を意味し、表示装置DSに、複数枚の静止画が連続して描画されることで、円滑な移動動作が再現される。

【0098】

20

これらの圧縮データは、VDP 62の内部回路でデコードされ、デコード後の画像データは、適宜な変換処理を経た上で、SDRAM 64または内蔵VRAM 77に確保されたフレームバッファに格納され、これが表示装置DSに出力されるようになっている。なお、これらの描画動作については図12に基づいて更に後述する。

【0099】

VDP 62には、SDRAM用のインタフェース回路 (SDRAM_I/F) と、CGROM用のインタフェース回路 (ROM_I/F) と、ワンチップマイコン用のインタフェース回路 (CPU_I/F) とが内蔵されている (図12参照)。そして、VDP 62とSDRAM 64とは、SDRAM用のインタフェース回路 (SDRAM_I/F) を経由して、3ビット+13ビット長のSDRAM用第一アドレスバスと、32ビット長のSDRAM用第一データバスと、3ビット+13ビット長のSDRAM用第二アドレスバスと、32ビット長のSDRAM用第二データバスと、で接続されている。

30

【0100】

ここで、第一と第二の各16ビット長のアドレス情報のうち、その3ビットは、バンク切替信号であり、残り13ビットは、時間分割されて認識されるROWデータ (13ビット) とCOLUMNデータ (10ビット) である。このことに対応して、各メモリ (SDRAM) は、8個のバンクに区分されているが、VDP 62からSDRAM 64に供給される3ビットが、バンク切替信号として機能する。

【0101】

また、ROWデータ (13ビット) とCOLUMNデータ (10ビット) とを組み合わせることで、選択アドレスが $8192 \times 1024 = 8M$ となり、これが8バンク存在するので、メモリ1個で合計 $64M \times 16$ ビット = 1Gビット長となる。

40

【0102】

本実施例の場合、SDRAM 64は、動画圧縮データなどを伸張する作業領域として機能するが、メモリ容量1GビットのDDR2 (double data rate 2) タイプのSDRAMを、合計4個使用することで、合計4Gビットである十分量のメモリ容量としている。

【0103】

各メモリのデータ入出力端子は、16ビット長であるが、一对のSDRAM 64について、一方のメモリのデータ入出力端子を、SDRAM用データバスの上位16ビットに接続し、他方のメモリのデータ入出力端子を、SDRAM用データバスの下位16ビットに

50

接続することで、32ビット単位での高速のデータアクセスを可能にしている。なお、このことは、第一データバス及び第二データバスに関して成立するので、第一と第二のデータバスを総合すると64ビット単位のデータアクセスが可能となる。また、本実施例では、特に、DDR2タイプのSDRAMを使用するので、高画質の動画データであっても支障なく円滑に再生することができ、高度な画像演出が可能となる。

【0104】

続いて、CGROM63について説明する。CGROM63は、高画質の静止画や、高速で変化する演出動画などを生成するための画像データを、必要に応じて、圧縮状態で記憶するメモリである。そのため、SDRAM64のように任意のアドレスが、ランダムにアクセスされる可能性が少なく、連続アドレスを順番にアクセスするシーケンシャルアクセスが多いと考えられる。

10

【0105】

そこで、本実施例では、この動作内容に着目して、CGROM用のインタフェース回路(ROM_I/F)に用意されているROM用アドレスバスを使用することなく、全て、ROM用データバスによってデータリード動作を実現する構成を採っている。本実施例の構成によれば、基板上の配線を抑制して部品スペースを確保できるだけでなく、製造コストを抑制することができる。

【0106】

図9(a)は、本実施例の構成に好適なメモリ(8GビットROM)の内部構成を図示したものである。図示の通り、このメモリは、32ビット長のデータ入出力端子IO0～IO31と、チップイネーブル(Chip Enable)端子CEと、リードクロック(Read Clock)端子REと、動作状態出力端子R/Bと、リセット端子RESと、を有して構成されている。なお、素子一個の記憶容量は、256M×32ビット=8Gビット長である。

20

【0107】

図7～図8に示す通り、本実施例のCGROM63は、上記した8Gビット長のメモリ(CG1～CG4)を4個配置して構成され、VDP62とCGROM63とは、CGROM用のインタフェース回路(ROM_I/F)を経由して、64ビット長のROM用データバスで接続されている。先に説明した通り、この実施例では、ROM用アドレスバスは使用しない。

【0108】

4個のCGROMのうち、メモリCG1とメモリCG3には、64ビットのROM用データバスの下位32ビットが接続され、メモリCG2とメモリCG4には、64ビットのROM用データバスの上位32ビットが接続されている。そして、メモリCG1とメモリCG2には、共通するチップイネーブル信号CE0とリードクロック信号RE0が供給されている(図8参照)。

30

【0109】

そのため、メモリCG1とメモリCG2は、同一タイミングでメモリリード(Memory Read)動作が実行されることになり、各メモリCG1, CG2から出力される各32ビットのデータが、ROM用データバスで連結されることで、64ビット単位のメモリリード動作が実現される。同様に、メモリCG3とメモリCG4にも、共通するチップイネーブル信号CE1と、リードクロック信号RE1が供給されることで、64ビット単位のメモリリード動作が実現される。

40

【0110】

図10(a)は、メモリCG1とメモリCG2の内部構成を図示したものであり、便宜上、0X0000_0000番地以降の状態を示している。なお、0Xは、16進数表記を意味しており、例えば、本メモリの使用可能な最終アドレス0X0FAF_FFFFは、10進数の263,192,575に該当する。

【0111】

本実施例のVDP62は、CGROM63のデータを1バイト単位で管理しており、1バイト単位でアドレスが付番されている。また、メモリCG1とメモリCG2には、同一

50

のチップイネーブル信号 CE_0 とリードクロック信号 RE_0 が、共通して供給されると共に、メモリ CG_1 とメモリ CG_2 には、常に、同一のアドレス情報が供給されるよう構成されている。

【0112】

そのため、メモリ CG_1 の32ビットと、メモリ CG_2 の32ビットとを連続させてアドレス付番することができ、図10(a)に示す0、1、2、3、4、5、6、7・・・4095は、各々、1バイト単位で付番される0番地、1番地、2番地、・・・4095番地を意味している。

【0113】

図9(b)は、各メモリ(CG_1 、 CG_2)の動作内容を示すタイムチャートであり、 VDP_62 が、メモリ CG_1 及びメモリ CG_2 から画像データを64ビット単位で読み出すメモリリード(Memory Read)動作を図示している。

10

【0114】

VDP_62 は、まず、チップイネーブル信号 CE_0 をLレベルにアサート(assert)した後、リードクロック信号 RE_0 を出力すると共に、ROM用データバスの下位32ビットと上位32ビットに、各々、適宜な同一のアドレス情報 $AD_0 \sim AD_2$ を出力する。ここで、アドレス情報 $AD_0 \sim AD_2$ は、一連のシーケンシャルアクセスの基点アドレス(開始アドレス)を特定する21ビットデータである。このメモリ $CG_1 \sim CG_4$ では、基点アドレスの下位9ビット(bit8～bit0)が全て0である必要があるので、基点アドレスは、 $0X200$ 飛びの値となる(図10(a)参照)。

20

【0115】

図9(b)に示す通り、アドレス情報 $AD_0 \sim AD_2$ は、開始用KEYデータ $S (= 0XBF BF_BF BF)$ に続いて、三回に分けて、 AD_0 AD_1 AD_2 の順番に出力される。出力された各アドレス情報 $AD_0 \sim AD_2$ は、リードクロック信号 RE_0 の立上りエッジに同期してメモリ CG_1 、 CG_2 に取得される。

【0116】

この実施例では、ROM用データバスの上位32ビットがメモリ CG_2 に接続され、ROM用データバスの下位32ビットがメモリ CG_1 に接続されているが(図7参照)、以下の説明において、同一のアドレス情報 $AD_0 \sim AD_2$ が、ROM用データバスの上位32ビットと下位32ビットに重複して出力される。したがって、例えば、基点アドレス $0X0000_0000$ がアクセスされた場合には、図10(a)に示すメモリ CG_1 の0～3番地と、メモリ CG_2 の4～7番地がまとめてアクセスされることになる。

30

【0117】

何れにしても、アドレス情報 AD_0 は、32ビット長のアドレスのうち、Bit24～Bit28の5ビットであり、同じ5ビットデータが、Bit8～Bit12と、Bit16～Bit20にも重複して出力される。そのため、データ伝送時に、例え、ビット化けが生じてても、メモリ内部では、多数決論理などによって正しいビットデータを取得することができる。

【0118】

一方、アドレス情報 AD_1 は、32ビット長のアドレスのうち、Bit16～Bit23の8ビットであり、同じ8ビットデータが、Bit8～Bit15と、Bit24～Bit31にも重複して出力される。また、アドレス情報 AD_2 は、32ビット長のアドレスのうち、Bit8～Bit15の8ビットであり、同じ5ビットデータが、Bit16～Bit23と、Bit24～Bit31にも重複して出力される。

40

【0119】

このようにして、三回に分けてアドレス情報 $AD_0 \sim AD_2$ を出力した後、 VDP_62 が、終了用KEYデータ $E (= 0X0000_0000)$ を出力することで、アドレス情報 $AD_0 \sim AD_2$ の送信が完了する。その後、同一のアドレス情報を受けたメモリ CG_1 、 CG_2 においてデコード動作が完了すると、メモリ CG_1 、 CG_2 の動作状態出力端子 R/B がLレベルのアサートされた後、メモリ CG_1 、 CG_2 のデータが、各々、32ビ

50

ット単位で、ROM用データバスに出力される。なお、図9(b)において、HiZは、3状態出力におけるハイ・インピーダンス状態を意味し、-は、そのタイミングにおけるデータバスの値が、VDP62やメモリCG1, CG2に何の影響も与えないことを意味している。

【0120】

VDP62が出力するリードクロックRE0の立下りエッジは、各メモリCG1, CG2に対するデータ出力指示となるので、VDP62は、リードクロックRE0の立下りエッジから所定タイミング経過後のROM用データバスのデータを取得することで、メモリリード動作を実行する。このようなメモリリード動作は、リードクロックRE0が継続される限り、連続して実行可能であり、本実施例の構成によれば、連続アドレスをアドレス順にアクセスするシーケンシャルアクセスを迅速に実行することができる。

10

【0121】

そして、必要なシーケンシャルアクセスが終われば、VDP62は、チップイネーブル信号CE0をHレベルに戻せば良く、その結果、その後のROMデータバスは、HiZ状態となる。

【0122】

なお、開始用KEYデータS(=0XBFBF_BFBF)に続けて、新規のアドレス情報(AD0~AD2)を出力すれば、別のアドレスのメモリリードを開始できるが、その基点アドレスは、0X0000_0000に対して、0X200の整数倍の飛び飛びの値となる。図10(a)に示す通り、基点アドレスと次の基点アドレスとの間隔は、0X200=512であるので、512個のリードクロック(read clock)RE0が出力されることに対応して512*64ビットのデータが取得される。

20

【0123】

このように、本実施例の構成によれば、開始用KEYデータS アドレス情報AD0 アドレス情報AD1 アドレス情報AD2 開始用KEYデータEのデータ伝送によって、メモリCG1とメモリCG2に、新規の同一の基点アドレスを指定した後は、リードクロック一個で、64ビット(CG1の32ビット+CG2の32ビット)のデータ(8番地分のデータ)をまとめて読み出すことができ、その後もリードクロックが出力される毎に、64ビットのデータが取得できるので、迅速なメモリリード動作が実現される。なお、この関係は、メモリCG3とメモリCG4についても同様である。

30

【0124】

ところで、このように構成されるCGROMには、図9(c)に示すデータ構造で、静止画や動画に関する多種類のスプライトを実現するCGデータが記憶されている。スプライトとは、例えば、キャラクタ図柄や背景画像など、一まとまりの画像を意味するが、このようなスプライトを実現するCGデータは、パターンアトリビュートとパターンデータとに区分されている。

【0125】

ここで、パターンデータとは、スプライトの絵柄を決定するビットマップであり、例えば、画素数N×Mのスプライトについて、各画素を、例えば、24ビット階調のRGB三原色(RGB色空間)で表現する場合には、N×M×3×24ビット長となる。

40

【0126】

一方、パターンアトリビュートとは、パターンデータ固有の属性値を示す可変長データであり、4バイト長の必須アトリビュート領域と、可変長の拡張アトリビュート領域とで構成されている(図9(c)参照)。そして、必須アトリビュート領域には、スプライトの垂直方向及び水平方向のサイズを特定する3バイトデータの他に、パターンデータの情報(一画素のビット数や、色空間の種別など)や、アルファデータの格納フォーマットを指定する数ビットや、拡張アトリビュート領域にチェックサム値を記憶しているか否か、或いは、パターンデータ領域にアルファテーブルやパレットテーブルが存在するか否か、などを特定する数ビットが含まれている。

【0127】

50

本実施例では、必須アトリビュート領域に所定ビットデータを記憶することで、拡張アトリビュート領域に、チェックサム値を記憶する構成を採っており、これに対応して、拡張アトリビュート領域の1バイト領域には、当該スプライトデータの8ビット総和値に加算すると、加算結果がゼロになるチェックサム値が記憶されている。

【0128】

そして、スプライトデータ（CGデータ）を読み込む際には、VDP62は、付随してチェックサム演算を実行しており、全データ読み込み時の総和値に、チェックサム値を加算した加算結果がゼロにならない場合には、ROMエラー割り込みを発生させている。そして、このROMエラー割り込みに対応してワンチップマイコン60では、所定のエラー処理を実行するが、この点については後述する。

10

【0129】

図7に戻って説明を続けると、画像制御部23'のワンチップマイコン60とVDP62は、21ビット長のCPUアドレスバスと、32ビット長のCPUデータバスとで接続されている。ワンチップマイコン60から評価すると、VDP62は、ワンチップマイコン60から任意にアクセス可能なI/Oデバイスに他ならず、VDP62に内蔵された多数のレジスタR1～RnがREAD/WRITEの対象となる。すなわち、CPUアドレスバスのアドレス情報で特定される所定のレジスタRiに、CPUデータバスに出力した情報を書き込むことで、VDP62に所定の動作の実行を指示することができ、また、所定のレジスタRjの情報を読み取ることで、VDP62の動作状態や動作結果を把握可能となっている。

20

【0130】

VDPに内蔵されたレジスタRiには、例えば、チェックサム演算を実行する場合における（1）演算開始アドレスを規定するレジスタRx、（2）演算終了アドレスを規定するレジスタRy、（3）演算内容を規定するレジスタRz、及び、（4）2つの結果保存レジスタRsL、RsHが含まれている。そこで、本実施例では、これらのレジスタRx、Ry、Rz、RsL、RsHを活用することで、VDP62に、CGROM63の任意領域のチェックサム演算を実行させ、その演算結果をワンチップマイコン60がレジスタRsL、RsHから取得するようにしている。

【0131】

このチェックサム演算は、ワンチップマイコン60が、上流側のワンチップマイコン40から検査用の制御コマンドを受けると開始され、レジスタRxに規定する演算開始アドレスから、レジスタRyに規定する演算終了アドレスまでのデータについてレジスタRzで規定された加算演算を実行する。

30

【0132】

具体的には、CGROM63の1バイト単位の番地データについて、4バイト毎、つまりメモリ素子毎に、8ビット単位の加算演算を実行して、その演算結果を2つのレジスタRsL、RsHに、各々、16ビット長で保存している。図10（b）や図10（c）の矢印は、このチェックサム演算の手順を示すものであって、所定のメモリ素子CGiについて、その実行開始アドレスから1バイト毎に、4バイト分の8ビット加算演算が完了すると、同じメモリ素子CGiの連続アドレスについて、8ビット加算演算が継続され、演算終了アドレスまでの加算演算が終わると、16ビット長の演算結果が、レジスタRsLとレジスタRsHに保存される。

40

【0133】

なお、図示例では、メモリCG1及びCG2について、まとめてチェックサム演算を実行し、レジスタRsLにメモリCG1の加算結果を保存し、レジスタRsHにメモリCG2の加算結果を保存している。この点は、メモリCG3及びCG4についても同様であり、メモリCG3及びCG4について、まとめてチェックサム演算を実行して、レジスタRsLにメモリCG3の加算結果を保存し、レジスタRsHにメモリCG4の加算結果を保存している。

【0134】

50

本実施例では、C G R O M 6 3 に対する一回のアクセスで、6 4 ビット長のデータが取得できるにも拘らず、あえて、4 バイト毎に、8 ビット長の加算演算を実行し、その結果を2 バイト長で保存するので、ビット化けしたデータをメモリ素子 C G i 毎に検出することができる。すなわち、本実施例と相違して、6 4 ビット長のデータを連続して加算したのでは、ビット化けを検出できても、ビット化けの生じているメモリ素子を特定することができない。

【 0 1 3 5 】

以上、S D R A M 6 4 や C G R O M 6 3 について説明したので、次に、画像制御部 2 3 ' のフラッシュメモリ 6 1 について説明する。ワンチップマイコン 6 0 とフラッシュメモリ 6 1 は、2 3 ビット長の C P U アドレスバスと、1 6 ビット長の C P U データバスとで接続されている。フラッシュメモリ 6 1 は、 $8 \text{ M} (= 2^{23}) \times 16$ ビットのメモリ容量を有するが、制御プログラムには、定数データを含んだ制御プログラムの全体について、V D P 6 2 が実行すると同じチェックサム演算を実行するプログラムが内蔵されている。すなわち、フラッシュメモリ 6 1 全体についても、1 バイト単位の加算演算を実行して、その演算結果を1 6 ビット長で保存している。

【 0 1 3 6 】

ところで、図 7 に示すウォッチドッグタイマ W D T の出力は、システムリセット信号 S Y S と共に O R 回路に供給されており、O R 回路への入力信号の何れかがアクティブレベルになると、ワンチップマイコン 6 0 と V D P 6 2 とが同期してリセットされるようになっている。したがって、ワンチップマイコン 6 0 のプログラム暴走などに起因して制御動作が初期化されると、これに対応して、V D P 6 2 の動作を初期化されることになり、矛盾した不自然な画像演出が実行されることがない。

【 0 1 3 7 】

また、本実施例では、消費電力を可能な限り抑制するべく、各素子の電源電圧を最小化しており、各素子の電源電圧は、(1) ワンチップマイコン 6 0 が 3 . 3 V と 1 . 2 5 V 、(2) フラッシュメモリ 6 1 が 1 . 2 5 V 、(3) V D P 6 2 が 3 . 3 V と 1 . 8 V と 1 . 1 V 、(4) C G R O M 6 3 が 3 . 3 V 、(5) S D R A M 6 4 が 1 . 8 V となっている。

【 0 1 3 8 】

このように本実施例では、省電力化のために多数の直流電圧が必要となり、しかも、複数の電源電圧を有する回路素子については、その供給タイミングを最適化する必要がある。一方、演出制御部 2 2 ' と画像制御部 2 3 ' との間の配線ケーブル数を抑制する趣旨から2 種類の直流電圧しか配電されていない。

【 0 1 3 9 】

そこで、制御端子を有する複数の D C / D C コンバータを配置すると共に、電源シーケンサ 6 5 を設けることで、多数の直流電圧を最適なタイミングで各素子に供給している。図 1 1 は、電源シーケンサ 6 5 の一例として L M 3 8 8 1 (national semiconductor) の内部構成 (a) と、電源シーケンサ 6 5 を使用した場合にも実行される動作タイムチャート (b) を図示したものである。

【 0 1 4 0 】

図 1 1 (a) の電源シーケンサ 6 5 の場合には、I N V 端子が L レベルであると、H レベルの動作開始指令 E N を受けて動作を開始し、T A D J 端子に接続されるキャパシタンスで規定されるクロック信号 C l o c k の 9 周期後に第一制御信号 P C N T 1 が立上り、クロック信号の 8 周期後に第二制御信号 P C N T 2 が立上り、クロック信号の更に 8 周期後に第三制御信号 P C N T 3 が立上がる。

【 0 1 4 1 】

一方、動作開始指令 E N が L レベルに遷移すると、クロック信号の 9 周期後に第三制御信号 P C N T 3 が立下り、クロック信号の 8 周期後に第二制御信号 P C N T 2 が立下り、クロック信号の更に 8 周期後に第三制御信号 P C N T 3 が立下がる。

【 0 1 4 2 】

本実施例では、図 7 に示す通り、動作開始指令 E N は、演出制御部 2 2 ' (演出インタフェース基板 2 7) から供給される 2 種類の直流電圧の A N D 論理出力となっている。そして、第一制御信号 P C N T 1 は、1 . 1 V 生成用の D C / D C コンバータ V 1 の動作イネーブル端子 E N に供給され、第二制御信号 P C N T 2 は、3 . 3 V 生成用の D C / D C コンバータ V 2 の動作イネーブル端子 E N に供給されている。

【 0 1 4 3 】

また、第三制御信号 P C N T 3 は、3 . 3 V との A N D 論理出力に変換されて、1 . 8 V 生成用の D C / D C コンバータ V 3 の動作イネーブル端子 E N に供給されている。上記した各 D C / D C コンバータは、動作イネーブル端子 E N が H レベルとなることを条件に電圧変換動作を開始する。

10

【 0 1 4 4 】

そのため、図 1 1 (b) に示す通り、演出制御部 2 2 ' から配電される 5 V に基づいて D C / D C コンバータ V 1 が最初に機能して、直流電圧 1 . 1 V が生成される。この直流電圧 1 . 1 V は、V D P 6 2 に内蔵されたデジタル回路及び内蔵 V R A M 用の電源電圧であり、他の内蔵回路より先に動作を開始することで、電源投入後の V D P 6 2 の正常な動作開始シーケンスが担保される。

【 0 1 4 5 】

上記の動作の後に、第二制御信号 P C N T 2 が H レベルになるので、演出制御部 2 2 ' から配電される 1 2 V を受ける D C / D C コンバータ V 2 が機能して直流電圧 3 . 3 V が生成される。直流電圧 3 . 3 V は、1 . 2 5 V 用の D C / D C コンバータ V 4 に供給されているが、このコンバータ V 4 には、動作イネーブル端子が存在しないので、直ちに、動作を開始して、直流電圧 1 . 2 5 V が生成される。

20

【 0 1 4 6 】

これら第二制御信号 P C N T 2 に制御されて生成される 2 種類の直流電圧 3 . 3 V , 1 . 2 5 V は、ワンチップマイコン 6 0、フラッシュメモリ 6 1、及び C G R O M 6 3 に、ほぼ同タイミングで供給されるので、前記の各回路素子は、電源投入後に遅滞なく動作開始の準備が完了することになる。なお、このタイミングでは、システムリセット信号 S Y S が L レベルであり、このレベルがしばらく維持された後に、H レベルに変化しよう電源基板の電源回路が動作しているので、ワンチップマイコン 6 0 は、正しく電源リセットされることになる。

30

【 0 1 4 7 】

最後に第三制御信号 P C N T 3 が H レベルに変化すると、第三制御信号 P C N T 3 と 3 . 3 V の A N D 論理出力が、D C / D C コンバータ V 3 に供給されて直流電圧 1 . 8 V が生成される。この直流電圧 1 . 8 V は、V D P 6 2 と、S D R A M 6 4 と、S D R A M 用の電源回路 6 8 とに、ほぼ同タイミングで供給されるので、S D R A M 6 4 と、V D P 6 2 内部の S D R A M インタフェース回路が同期して動作可能状態となる。したがって、システムリセット信号 S Y S が H レベルに変化すると、V D P 6 2 は、円滑に初期設定動作を開始することができる。

【 0 1 4 8 】

図 1 2 (a) は、V D P 6 2 の内部構成を示すブロック図であり、V D P 6 2 と、C G R O M 6 3、D D R 2 タイプの S D R A M 6 4、及びワンチップマイコン 6 0 (以下、ホスト C P U 6 0 と言う) との接続関係も含めて図示している。また、図 1 2 (b) は、V D P 6 2 の動作を示す機能ブロック図であり、図 1 2 (c) は、V D P 6 2 の動作手順を示す図面である。

40

【 0 1 4 9 】

図 1 2 (b) に示す通り、V D P 6 2 からホスト C P U 6 0 に、V B l a n k 割込み信号が伝送されており、通常 1 / 6 0 秒毎に生じる V B l a n k 割込み信号に基づいて、ホスト C P U 6 0 は、表示装置 D S の 1 フレーム分の表示動作が終わったことが把握できるよう構成されている。

【 0 1 5 0 】

50

図12(a)や図12(b)に示す通り、VDP62は、ホストCPU60によってコマンドリストが書込まれるコマンドメモリ70と、ホストCPU60からアクセスされるシステム制御レジスタ71と、コマンドリストを解析するコマンドパーサ(構文解析器)72と、静止画圧縮データをデコードする静止画デコーダ73と、動画圧縮データをデコードする動画デコーダ74と、デコーダでデコード(伸張)された画像について、拡大・縮小・回転・移動などのアフィン変換や投影変換などを実行するジオメトリエンジン80と、表示装置DSに出力可能な画像データを生成するレンダリングエンジン81と、LCD(Liquid Crystal Display)の各種の信号を生成するディスプレイコントローラ82, 83と、信号出力部(LVDS送信部75及びDRGB送信部76)と、を有して構成されている。

10

【0151】

システム制御レジスタ71は、VDP62に対する指示データなどをホストCPU60が書込む入力レジスタ群と、VDP62の動作状態などを示す情報をホストCPU60が読み出す出力レジスタ群と、に大別される。そして、ホストCPU60は、適宜な入力レジスタに、必要な設定値を書き込むことで、VDP62を適宜に動作させ、必要な出力レジスタの値を参照することで、VDP62の動作状態を把握している。

【0152】

VDP62の描画動作は、ホストCPU60がコマンドメモリ70に書き込んだコマンドリストを、コマンドパーサ72が解析することで毎フレーム実行される。この描画動作のため、本実施例では、静止画圧縮データをデコードして一時保存するスプライトバッファSPBが、内蔵RAM77に確保され、動画圧縮データをデコード(伸張)して一次保存するムービーバッファMVBが、SDRAM64に確保されている。すなわち、静止画デコーダ73は、コマンドパーサ72によるコマンドリストの解析結果に基づいて、所定の静止画圧縮データをデコードして、デコード結果をスプライトバッファSPB(内蔵RAM77)に格納する。また、動画デコーダ74は、コマンドパーサ72によるコマンドリストの解析結果に基づいて、所定の動画圧縮データをデコードして、デコード結果をムービーバッファMVB(SDRAM64)に格納する。

20

【0153】

このようにして伸張された静止画や、動画一フレーム分の静止画は、スプライトバッファSPBやムービーバッファMVBにおいて、コマンドリストで指示された内容に基づき、ジオメトリエンジン80が、拡大・縮小・回転・移動などのアフィン変換や、投影変換などの処理を施す。そして、その後、レンダリングエンジン81が機能して、スプライトバッファSPBやムービーバッファMVBのデータが、SDRAM64か又は内蔵RAM77に確保されたフレームバッファFLBに纏められる。

30

【0154】

本実施例ではフレームバッファFLBを内蔵RAM77に確保するが、DDR2タイプのSDRAM64を使用しているので、フレームバッファFLBをSDRAM64に確保しても処理速度上の問題が生じない。

【0155】

何れのメモリ64, 77に確保された場合でも、フレームバッファFLBは、ダブルバッファ構造を有しており、一方が表示用バンクとして機能し、他方が描画用バンクとして機能し、その機能を毎フレーム毎に切り替えて動作している。なお、表示用バンクの画像データが表示装置DSに出力され、描画用バンクには、レンダリングエンジン81によって画像データが書き込まれる。

40

【0156】

次に、以上の説明を、図12(b)~図12(c)に基づいて整理しておく。ホストCPU60は、例えば、VB1ank割込み(t1)に起因して、コマンドメモリ70にコマンドリストを書き込む(t2)。次に、ホストCPU60は、コマンドリストの開始アドレスやその他の制御情報をシステム制御レジスタ71に設定することでVDP62の描画動作を開始させる(t3)。

50

【 0 1 5 7 】

すると、この描画開始の指示に対応して静止画デコーダ 7 3 や動画デコーダ 7 4 が動作し、コマンドメモリ 7 0 のコマンドリストに基づいて、C G R O M 6 3 の圧縮データが読み出され、デコード結果が、スプライトバッファ S P B や、ムービーバッファ M V B に展開される (t 4 , t 4 ')。

【 0 1 5 8 】

次に、コマンドリストに基づいて、スプライトバッファ S P B やムービーバッファ M V B のデータに対して、ジオメトリエンジン 8 0 が座標演算を実行し、その演算結果に基づいて、レンダリングエンジン 8 1 が描画動作を実行する。そして、描画結果は、フレームバッファ F L B の描画バンクに書き込まれる (t 5)。

10

【 0 1 5 9 】

次に、フレームバッファ F L B の描画バンクと表示バンクを切り換えると (t 6)、その後、ディスプレイコントローラ 8 2 が機能して、フレームバッファ F L B (表示バンク) の画像データに基づいて、出力信号が生成され表示装置 D S に出力される (t 7)。なお、本実施例では、L V D S _ I / F 部 7 5 を経由して L C D たる表示装置 D S が駆動されている。

【 0 1 6 0 】

以上、V D P の動作手順を説明したので、続いて、図 1 3 に基づいてコマンドリストについて説明する。コマンドリストは、V D P 6 2 (コマンドパーサ 7 2) に対する指令を列記したコマンド列であるが、その記載内容や記載順序が、静止画の描画を指示する場合と、動画の描画を指示する動作とでやや相違する。

20

【 0 1 6 1 】

静止画の描画を V D P に指示するコマンドリストの場合には、図 1 3 (a) に示す通り、まず、フレームバッファ F L B やスプライトバッファ S P B のメモリ領域を具体的に設定する (S 1)。なお、先に説明した通り、この実施例では、スプライトバッファ S P B と、フレームバッファ F L B が内蔵 V R A M 7 7 に設定され、バッファサイズは、スクリーンサイズ (例えば、6 4 0 × 3 2 0) に対応して設定される。

【 0 1 6 2 】

次に、静止画のデコードを指示する (S 2)。デコード指示は、具体的には、どの静止画圧縮データをデコードするかの指示であり、対象スプライトを記憶する C G R O M 6 3 の先頭アドレスやデータサイズなどを指示して実行される。なお、本実施例では、スプライトバッファ S P B のメモリ領域を適宜に設定できるので、例えば、高頻度で使用する静止画を、予め、特別なスプライトバッファ領域にデコードしておくこともできる。

30

【 0 1 6 3 】

このようにして、所定の静止画 (スプライト) についてのデコード指示がされた後、デコードされた伸張データを、表示装置 D S のどの座標位置に、どのような態様 (回転角度や縮小拡大など) で描画するかを描画指示する (S 3)。そして、バンクフリップなどの終了処理用コマンドを記入すれば (S 4)、特定のスプライトについてのコマンドリストが完了する。なお、バンクフリップとは、描画バンクと表示バンクを切り替えることを意味する (図 1 2 (c) t 6 参照)。

40

【 0 1 6 4 】

ところで、描画すべきスプライトが複数個存在する場合には、複数個のスプライトについて、デコード指示 (S 2) と描画指示 (S 3) とが繰り返し実行される。なお、このような場合、描画位置が重複する場合があるが、最初に描画された画像の優先度が最低となり、最後に描画された画像が最高優先度となる。また、先に説明した通り、上書きされない特別なスプライトバッファ領域にデコードされた伸張データは、デコード済み静止画の描画指示に基づいて、繰り返し使用することもできる。

【 0 1 6 5 】

動画の描画を V D P に指示するコマンドリストの場合には、図 1 3 (b) の初期コマンドリストと、図 1 3 (c) の定常コマンドリストの構成となる。

50

【 0 1 6 6 】

図 1 3 (b) に示す通り、動画の場合も、最初に、フレームバッファ F L B やムービーバッファ M V B のメモリ領域を具体的に設定する (S 1 1)。先に説明した通り、この実施例では、ムービーバッファ M V B が S D R A M 7 4 に設定され、フレームバッファ F L B は、内蔵 V R A M 7 7 に設定される。なお、フレームバッファ F L B のバッファサイズは、スクリーンサイズ (例えば、6 4 0 × 3 2 0) に対応して静止画の場合と同一に設定される。

【 0 1 6 7 】

次に、動画のデコードを指示する (S 1 2)。デコード指示は、具体的には、どの動画圧縮データをデコードするかの指示であり、該当する動画を記憶する C G R O M 6 3 の先頭アドレスを、その動画を特定するムービー I D や、その動画の総フレーム数などと共に指示する。そして、終了処理用コマンドを記入して初期コマンドリストを終える (S 1 3)。

【 0 1 6 8 】

この初期コマンドリストが実行されると、一連の静止画の構成された動画圧縮データがデコードされて、伸張データがムービーバッファ M V B に展開される。そこで、描画すべきフレーム番号についてのデコードが完了した後、ホスト C P U 6 0 は、図 1 3 (c) の定常コマンドリストを、コマンドメモリ 7 0 に発行する。

【 0 1 6 9 】

定常コマンドリスト (図 1 3 (c)) は、動画を構成する一連の静止画についての描画指示で構成されており、具体的には、ムービー I D で特定される動画について、どのフレーム番号の伸張データを、表示装置 D S のどの座標位置に描画するかを描画指示する (S 1 4)。そして、終了処理用コマンドを記入すれば (S 1 4)、特定の動画についての定常コマンドリストが完了する。

【 0 1 7 0 】

その後、ホスト C P U 6 0 は、同一のムービー I D について、フレーム番号を更新した定常コマンドリストを繰り返しコマンドメモリ 7 0 に発行すればよく、動画の再生は、初回分のコマンドリスト (初期コマンドリスト) と、その後、フレーム数分の複数回のコマンドリスト (定常コマンドリスト) とで実現される。

【 0 1 7 1 】

図 1 4 は、上記した動作をして画像データを生成する V D P 6 2 と、表示装置 D S との接続関係について、L V D S 送信部 7 5 をより詳細に図示したものである。図示の通り、本実施例の表示装置 D S は、V D P 6 2 の L V D S 送信部 (L V D S _ I / F) 7 5 に対応する L V D S 受信部 (L V D S _ I / F) 8 1 を内蔵して構成されている。

【 0 1 7 2 】

図 1 4 (a) に示す通り、L V D S _ I / F 部 (L V D S 送信部) 7 5 は、R G B データ 2 4 ビットを含んだパラレルデータを、L V D S (low voltage differential signaling) 信号に変換する部分である。L V D S とは、R G B データなどを低ノイズ、低電力で高速伝送するための低電圧差動伝送方式を意味し、本実施例では、一对の信号伝送ライン (1 本のツイストペア線) に数 m A の程度の低レベルの信号電流を送信側から供給する一方、この信号電流を受信側に設けた 1 0 0 程度の終端抵抗で受ける構成を採っている。したがって、電圧振幅は、数 1 0 0 m V 程度の低レベルであるが、論理レベル (H / L) に対応して電流方向を代えることで確実な信号伝送を実現している。

【 0 1 7 3 】

そして、この実施例では、図 1 4 (a) に示す通り、全 2 4 ビット長の R G B 信号 (各 8 ビット長) と、水平 / 垂直同期信号とを含んだ合計 2 8 ビット長のパラレルデータ (T A 0 ~ T A 6 , T B 0 ~ T B 6 , T C 0 ~ T C 6 , T D 0 ~ T D 6) を、L V D S 送信部 7 5 において、4 対の差動信号に変換している。そして、これに、一对の転送クロックの差動信号を加えて、5 本のツイストペア線で表示装置 D S に伝送している。

【 0 1 7 4 】

なお、図 7 や図 14 (a) では、これら 4 対の差動信号を、表示装置 D S の立場から評価して、(R X I N 0 + , R X I N 0 -)、(R X I N 1 + , R X I N 1 -)、(R X I N 2 + , R X I N 2 -)、(R X I N 3 + , R X I N 3 -)、(R X C L K + , R X C L K -) と記載している。

【 0 1 7 5 】

図 14 (b) に示すように、転送クロック R X C L K の一周期の間に、ツイストペア線 (R X I N 0 + , R X I N 0 -) では、G 0 R 5 R 4 R 3 R 2 R 1 R 0 をシリアル転送し、ツイストペア線 (R X I N 1 + , R X I N 1 -) では、B 1 B 0 G 5 G 4 G 3 G 2 G 1 をシリアル転送し、ツイストペア線 (R X I N 2 + , R X I N 2 -) では、D E (V S) (H S) B 5 B 4 B 3 B 2 をシリアル転送し、ツイストペア線 (R X I N 3 + , R X I N 3 -) では、N A B 7 B 6 G 7 G 6 R 7 R 6 をシリアル転送している。

10

【 0 1 7 6 】

ここで、R 0 ~ R 7 は、赤色画素の輝度を示す 8 ビット長データ、G 0 ~ G 7 は、緑色画素の輝度を示す 8 ビット長データ、B 0 ~ B 7 は、青色画素の輝度を示す 8 ビット長データである。また、(V S) や (H S) は、垂直同期タイミング、水平同期タイミングであることを示し、D E は、DATA ENABLE を意味している。なお、N A は未使用である。

【 0 1 7 7 】

上記した 4 対の差動信号を受ける表示装置 D S には、V D P 6 2 の L V D S 送信部 7 5 に対応する L V D S 受信部 8 1 が設けられている。そして、一連のシリアルデータがパラレル変換されて、4 組のパラレルデータ R A 0 ~ R A 6 , R B 0 ~ R B 6 , R C 0 ~ R C 6 , R D 0 ~ R D 6 となる。図 14 (b) に示すシリアルデータ列から明らか通り、パラレルデータ R A 0 ~ R A 6 は、具体的には、R 0 ~ R 5 と、G 0 の 7 ビットであり、その他のパラレルデータも、図 14 (b) に示すシリアルデータに対応したものである。

20

【 0 1 7 8 】

そして、表示装置 D S は、これらから抽出される R G B 階調データに基づいて画面表示を実現する。このように本実施例では、画素データが、R G B 各 8 ビット (2 5 6 階調) であってフルカラーの画像演出を実現することができる。

【 0 1 7 9 】

しかも、V D P 6 2 と表示装置 D S との信号伝送に L V D S 信号を使用するので、電圧振幅が低レベルで足り (数 1 0 0 m V)、その分だけデジタル信号の立上り時間や立下り時間が短いので、高速通信を実現することができ、高速度に推移する画像演出を滑らかに実現することができる。しかも、コモンモードノイズの影響を受けないので、不自然な画素が生じることもない。

30

【 0 1 8 0 】

また、ケーブル本数が少ないので、省スペース化や低コスト化が実現され、低レベルの電圧によって信号伝送ができるので省電力化を図ることができる。そのため、これらの利点を活用して、より多くの可動演出体を配置して遊技演出を豊富化することができる。

【 0 1 8 1 】

なお、ツイストペア線 (R X I N 3 + , R X I N 3 -) では、N A B 7 B 6 G 7 G 6 R 7 R 6 をシリアル転送する構成を採っているので、ツイストペア線 (R X I N 3 + , R X I N 3 -) を使用しないか、或いは、ツイストペア線 (R X I N 3 + , R X I N 3 -) で N U L L データをシリアル転送することで、R G B 各々 6 ビットの 6 4 階調に抑制することも容易である。

40

【 0 1 8 2 】

ところで、図 7 に示す通り、表示装置 D S には、上記した L V D S 信号とは別に、画像インタフェース基板 2 8 から、2 種類の直流電圧 (1.2 V , 3.3 V) と P W M 制御信号 V B R とが伝送されている。

【 0 1 8 3 】

ここで、直流電圧 3.3 V は、L V D S 受信部 8 1 を含む表示装置 D S の電子回路の電

50

源電圧であり、低い電源電圧によって低電力化を図っている。一方、直流電圧12Vは、LEDランプで構成された液晶バックライト部BLの電源電圧である。本実施例では、複数個が直列接続されたLEDランプによってバックライト部BLを構成し、冷陰極管を使用しないので、回路構成の簡素化と低電力化と高性能化を実現することができる。

【0184】

逆に、冷陰極管を使用するには、直流32V程度の高電圧を、周波数30kHz~45kHz程度で1000V程度の交流電圧に変換するインバータ回路が必要であり、設置スペースが大きく、消費電力が高い上に(数W程度)、ノイズ源となっていたが、本実施例では、これらの問題が全て解消される。

【0185】

すなわち、本実施例のバックライト部BLは、12Vの直流駆動であるのでノイズ源とならず、また、インバータ回路も不要であり、消費電力も半分以下に低減される。

【0186】

また、本実施例の表示装置DSには、12Vの直流電圧を受けて複数のLEDランプに40~65mA程度の駆動電流を供給する駆動回路が内蔵されている。この駆動回路は、PWM制御信号VBRによって、LEDランプの調光を制御可能に構成されており、例えば、遊技客が着席していない遊技機については、バックライトを消灯させることもでき、この意味でも省電力化が実現される。

【0187】

なお、実施例のPWM制御信号VBRは、3.3Vレベルの電圧振幅を有し、デューティ比を0~100%の範囲で任意に設定できるよう構成されている。そして、通電状態のLEDに、規定電流(40~65mA)を流した状態で、デューティ比を適宜に変化させることで、バックライトの輝度を所望レベルに変更することができる。

【0188】

以上、画像制御部23'のハードウェア構成を中心に説明したので、続いて、画像制御部23'で実行される画像制御動作について具体的に説明する。

【0189】

実施例の遊技機では、演出コマンドCMD"を受信した画像制御部23'によって実行される一連の画像演出は、画像演出用の演出コマンドCMD1"~CMDn"に対応して設けられた演出進行テーブルPr_TBL1~Pr_TBLnによって管理されている。

【0190】

ここで、演出進行テーブルPr_TBLは、一連の画像演出を、時間軸上で適宜に区分した区分演出ENi(EN1~ENn)について、各々の開始時間Tiを規定している。演出進行テーブルPr_TBLは、例えば、図15(a)に示す通りであり、各区分演出ENiについて、一連の演出動作の開始時からの開始タイミングTiと、具体的な演出内容を規定する演出テーブルDi_xyを特定するインデックス情報INXxyと、を記憶して構成されている。なお、一連の演出動作の開始時からの経過時間は、演出タイマTMRで計測される。

【0191】

図15(b)及び図15(c)は、特定の演出コマンドCMD"を受信すると実行される画像演出を例示したものであり、図15(a)に示す演出進行テーブルPr_TBLに基づいて実現される。

【0192】

図15(b)に示す一連の画像演出は、3つの図柄の変動開始から、左右の図柄がリーチ状態で停止するまでの区分演出EN1(T0~T4の開始変動演出)と、これに続く区分演出EN2(T4~T5のノーマルリーチ演出)と、昇格状態で継続される区分演出EN3(T5~T6のスーパーリーチ演出)と、当選状態を示す区分演出EN4(T6~T7の最終演出)と、3つの図柄が浮遊する区分演出EN5(T7以降の揺れ変動演出)と、に区分されている。なお、実施例では、区分演出1~5の演出時間が、互いに重複しないよう構成されているが、特に、限定されるものではない。

【 0 1 9 3 】

図 1 5 (c) に示す通り、所定の演出コマンド C M D " を受けた画像制御部 2 3 では、タイミング T 0 から、例えば、左図柄「 7 」 中図柄「 8 」 右図柄「 4 」の順番で、各図柄の回転を開始させ、その後、タイミング T 1 から 3 つの図柄を高速回転させた後、タイミング T 1 + で予告演出を実行する。そして、タイミング T 2 で左図柄「 2 」で停止させ、その後、タイミング T 3 で右図柄「 2 」を停止させている。

【 0 1 9 4 】

その後、一連の画像演出として、タイミング T 4 からノーマルリーチ演出を開始し、タイミング T 5 から、期待感の高まるスーパリーチ演出に昇格させている。そして、タイミング T 6 から当選状態を示す最終演出を開始し、その後、タイミング T 7 から当選状態の停止図柄「 3 」 「 3 」 「 3 」で揺れ変動演出を実行している。なお、揺れ変動演出は、停止コマンド C M D " を受けることで終了する。

【 0 1 9 5 】

図 1 6 (a) は、上記した区分演出 E N i を実現するための演出テーブル D i _ x y のデータ構造を例示したものである。図示の通り、演出テーブル D i _ x y は、自らが規定する区分演出 E N i を総合的に特定するテーブルヘッダ情報 H D t と、区分演出 E N i を実現する単数又は複数の単位演出 (U T 1 ~ U T n) について、個々の単位演出 U T i 毎に、その演出内容を特定するフレーム実データ 1 ~ n とで構成されている。すなわち、この実施例では、区分演出 E N i を特定する演出テーブル D i _ x y は、 $D i _ x y = H D t + n$ 個のフレーム実データの関係となっている。

【 0 1 9 6 】

図 1 6 (a) に示す通り、テーブルヘッダ情報 H D t には、その演出テーブル D i _ T B L のインデックス情報 I N X i の他に、その区分演出 E N i を実現する総フレーム数 T L F や、トータルデータサイズ T L D などが含まれている。ここで、フレーム数 T L F とは、表示装置に時間順次に描画される表示画面の個数であり、1 / 6 0 秒毎に画像を表示する本実施例では、例えば、5 分間の区分演出 E N を実現する総フレーム数は、 $5 \times 6 0 \times 6 0$ 個となる。したがって、総フレーム数 T L F は、当該区分演出 E N の演出継続時間を意味することになる。

【 0 1 9 7 】

フレーム実データ 1 ~ n は、当該区分演出 E N x を実現する単位演出 U T i 毎に、その演出内容を特定するデータであり、図 1 6 (b) に示す通り、演出ヘッダ情報 H D e と、任意個数のシーン情報 S N k とで構成されている。すなわち、この実施例では、単位演出 U T i を特定するフレーム実データは、 $H D e + S N 1 + S N 2 + \dots + S N k$ の関係となっている。

【 0 1 9 8 】

ここで、演出ヘッダ情報 H D e には、その単位演出 U T i の開始時間と、単位演出 U T i のために使用されるフレームサイズと、単位演出 U T i を実現するシーン数 (k , l , m) とが含まれており、シーン情報の個数 (k , l , m) は、演出ヘッダ情報 H D e で特定される (図 1 6 (b) 参照) 。

【 0 1 9 9 】

図 1 6 (c) に示す通り、各シーン情報 S N 1 ~ S N k は、各々、シーンヘッダ情報 H D s と、継続時間及びスプライト情報の組合せで構成されるシーンデータ D A T A と、で構成されている。なお、シーンデータ D A T A は、可変長データであり、E N D データによってデータ範囲が特定される。

【 0 2 0 0 】

そして、シーンヘッダ情報 H D s には、(1) シーン情報 S N k を構成する画像の統括情報と、(2) 画像の縦横サイズを示すサイズ情報と、(3) 画像の C G R O M 6 3 の記憶位置を示すメモリ位置情報やデータサイズなどが含まれている (図 1 6 (c) 参照) 。

【 0 2 0 1 】

そして、画像の統括情報には、当該シーン情報 S N k を構成する画像が、一纏まりの動

10

20

30

40

50

画か、単数又は複数の静止画（スプライト）かの情報や、描画する描画チャンネル CH_i や、当該シーン情報を実行した後、演出動作を終えるか、最初から再実行するかの $LOOP$ 情報などを特定している。

【0202】

単位演出 UT_i が動画で実現される場合、シーンヘッダ情報 HD_s のデータサイズには、その動画を実現するフレーム数が含まれている。すなわち、動画は、一連複数枚の静止画が連続することで実現されるところ、動画に関するシーンヘッダ情報 HD_s には、当該動画を実現する静止画の連続枚数（フレーム数）が含まれている。

【0203】

描画チャンネル CH_i は、重複して描画された複数の画像の優先順位を規定するものである。この実施例では、最小チャンネル番号 CH_0 の画像に関するコマンドリストを最初に書き、これに続いて、次チャンネル CH_1 の画像に関するコマンドリストを書き、その後も同様に、最大チャンネル番号 CH_m に向けてコマンドリストを書くよう構成されている。そして、 VDP は、コマンドリストの順番に、フレームバッファ FLB に画像データを重複して記載するので、重ね書きされた画像において、最後に書かれた最大チャンネル CH_m の画像が最優先されることになる。

【0204】

図16(d)と図17(a)には、区分演出 EN_1 ($T_0 \sim T_4$ の開始変動演出) の構成を整理して図示している。図17(a)に示す通り、区分演出 EN_1 は、8個の単位演出 $UT_1 \sim UT_8$ で構成されており、具体的には、区分演出 $EN_1 =$ 単位演出 UT_1 (フレーム実データ1) + 単位演出 UT_2 (フレーム実データ2) + \dots + 単位演出 UT_8 (フレーム実データ8) の関係が成立している。

【0205】

ここで、単位演出 $UT_1 \sim UT_4$ 、及び、単位演出 $UT_6 \sim UT_8$ は、各々、単一のシーン情報 $SN_1 \dots SN_1$ で構成されており、単位演出 UT_1 のシーン情報 SN_1 は、背景画像を意味している。一方、他の6個のシーン情報 $SN_1 \dots SN_1$ は、全て動画による演出動作を特定して、各々、始動回転 A_1 、始動回転 A_2 、始動回転 A_3 、停止動作 A_5 、停止動作 A_6 、予告演出 B_1 を特定している。

【0206】

これに対して、単位演出 UT_5 は、3つのシーン情報 $SN_1 \sim SN_3$ で構成されており、各シーン情報 $SN_1 \sim SN_3$ は、動画による演出動作を特定して、各々、左図柄と中図柄と右図柄の高速回転 (A_4_1 , A_4_2 , A_4_3) を特定している。

【0207】

区分演出 $EN_2 \sim$ 区分演出 EN_5 についても同様であり、各々、図16(e)～図16(h)及び、図17(b)～図17(e)に示す通りである。

【0208】

例えば、区分演出 EN_2 (ノーマルリーチ演出) や、区分演出 EN_3 (スーパリーチ演出) は、各々、1個の単位演出 (UT_1) で構成されている。そして、区分演出 EN_2 (ノーマルリーチ演出) = 単位演出 UT_1 であって、リーチ演出 C_1 を特定するシーン情報 SN_1 と、リーチ図柄 (図柄2) を特定するシーン情報 SN_2 とで構成されている ($UT_1 = SN_1 + SN_2$)。同様に、区分演出 EN_3 (スーパリーチ演出) = 単位演出 UT_1 であって、スーパリーチ演出 D_1 を特定するシーン情報 SN_1 と、昇格したリーチ図柄 (図柄3) を特定するシーン情報 SN_2 とで構成されている ($UT_1 = SN_1 + SN_2$)。

【0209】

区分演出 EN_5 (最終演出) や、区分演出 EN_6 (揺れ変動演出) も、各々、1個の単位演出 UT_1 で構成されるものの、区分演出 EN_5 (最終演出) の単位演出 UT_1 は、3つのシーン情報 $SN_1 \sim SN_3$ で構成されている、そして、シーン情報 $SN_1 \sim SN_3$ は、各々、動画による変則変動演出 ($E_1 \sim E_3$) を特定している。

【0210】

一方、区分演出 EN_5 (最終演出) のシーン情報 $SN_1 \sim SN_3$ は、各々、静止画によ

10

20

30

40

50

るゆれ変動 (F 1 ~ F 3) を特定している。

【 0 2 1 1 】

以上の構成から明らかなように、本実施例では、各区分演出 E N i は、開始時刻が各々規定された (つまり、必ずしも共通しない)、単一又は複数の単位演出 U T 1 ~ U T n で構成されている。そして、区分演出の開始タイミングは、演出タイマ T M R で管理される。

【 0 2 1 2 】

一方、各単位演出 U T i は、開始時刻が規定された (つまり、開始時刻が共通する)、単一又は複数のシーン情報 S N 1 ~ S N k で構成されている。そして、シーン情報の開始タイミングも、演出タイマ T M R で管理されている。なお、シーン情報を構成する個々のスプライトの表示継続時間は、描画チャンネル C H 0 ~ C H m 毎に設けられた、継続タイマ T M 0 ~ T M m で管理される。

【 0 2 1 3 】

図 1 8 は、画像制御部 2 3 のワンチップマイコン (ホスト C P U) 6 0 のメイン処理の動作内容を示すフローチャートである。ホスト C P U 6 0 がリセットされると、ワンチップマイコンの各部や、V D P の各種レジスタ 7 1 を含んで、適宜な初期設定処理 (S T 8 1) が実行された後、一連のメイン処理 (S T 8 2 ~ 8 9) が無限ループ状に繰り返される。

【 0 2 1 4 】

メイン処理では、まず、V D P から V B l a n k 割込みが生じるのを待つ (S T 8 2) 。ここで、V b l a n k 割込みは、V D P 6 2 が表示装置 D S に 1 フレーム分の描画を終えたタイミングで発生し、例えば、1 / 6 0 秒毎に発生する。

【 0 2 1 5 】

先に説明した通り、実施例の V D P 6 2 は、ダブルバッファ方式を採っており、表示バンクと描画バンクに、各々、表示装置 D S の 1 フレーム分の画像データを記憶するよう構成されている。そして、2 つのフレームバッファ F L B の機能を交互に切り替えており、表示バンクの画像データを表示装置 D S に出力する一方、描画バンクに次の画像データを描画している。

【 0 2 1 6 】

そこで、V b l a n k 割込みがあれば (S T 8 2) 、新規の受信コマンドがあるか否かを判定し (S T 8 3) 、新規に制御コマンドを受信している場合には、これに対応する処理を実行する (S T 8 4) 。例えば、演出コマンド C M D " を受けている場合には、その演出コマンドに対応する演出進行テーブル P r _ T B L を特定する。

【 0 2 1 7 】

また、ステップ S T 8 4 の処理では、画像演出動作を開始するべく、演出中フラグ F L G をセットし、画像演出の進行を管理する演出タイマ T M R を起動させる。なお、演出タイマ T M R は、ステップ S T 8 9 の処理でインクリメントされて、計時動作を実行する。

【 0 2 1 8 】

なお、図 1 5 (a) に関して説明した通り、演出進行テーブル P r _ T B L には、一連の画像演出動作を実現する単数又は複数の演出テーブル D i _ x y と、各演出テーブル D i _ x y で規定される画像演出の演出開始タイミングとが、特定されるよう構成されており、演出テーブル D i _ x y は、テーブルインデックスデータ I N X i で示される。

【 0 2 1 9 】

次に、演出中フラグ F L G の値を判定し (S T 8 5) 、これがセット状態であれば、演出タイマ T M R の値と、演出進行テーブル P r _ T B L に規定されている演出開始タイミングとを対比し、演出開始タイミングに達している場合には、テーブルインデックス I N X i で特定される演出テーブル D i _ x y を、演出テーブルバッファ B U F 1 に格納する (S T 8 6) 。

【 0 2 2 0 】

なお、この実施例では、演出テーブルバッファ B U F 1 に、新規の演出テーブル D i _

10

20

30

40

50

$x y$ が格納されたことで、それまで格納されていた古い演出テーブル $D i_x y$ は事実上消滅する。すなわち、新規の演出テーブル $D i_x y$ の最終位置には、 $E N D$ データが存在するので、それ以降のデータは消滅したのと同じである。但し、必ずしも、このような構成に限定されるものではなく、演出テーブルバッファ $B U F 1$ の先頭アドレスから格納すべき演出テーブルと、演出テーブルバッファ $B U F 1$ の空き領域に、追加して格納すべき演出テーブルと、を区別するよう構成すれば、例えば、予告動作 ($B 1$) 用の単位演出 $U T 8$ を、開始変動演出用の演出テーブル $D i_1 0$ から分離することができる。

【0221】

以上の点はさておき、図 19 (a) は、この実施例について、演出タイマ $T M R = T 0$ のタイミングで取得される演出テーブル $D i_1 0$ を示している。先に説明した通り、演出テーブル $D i_1 0$ は、区分演出 $E N 1$ である開始変動動作を特定しており、開始変動動作 $E N 1$ は、8 個の単位演出 $U T 1 \sim U T 8$ によって構成されている (図 16 (a) 参照)。そのため、演出テーブルバッファ $B U F 1$ には、演出テーブル $D i_1 0$ の記憶内容 (図 16 (a) 参照) に基づき、各単位演出 $U T 1 \sim U T 8$ の演出開始タイミングを含んだ情報が、各々、格納されることになる (図 17 (a) 参照)。

10

【0222】

以上のようなステップ $S T 8 6$ の処理が終われば、次に、演出テーブルバッファ $B U F 1$ のデータを参照し、演出タイマ $T M R$ の値に基づいて、演出開始タイミングに達している単位演出 $U T x$ の有無を判定し、該当する単位演出 $U T x$ が存在する場合には、その実フレームデータを、シーン情報バッファ $B U F 2$ に展開する ($S T 8 7$)。

20

【0223】

シーン情報バッファ $B U F 2$ は、 $V D P 6 2$ に出力すべきコマンドリストを生成するために参照される記憶領域であり、最小チャンネル $C H 0$ から最大チャンネル $C H m$ まで、描画チャンネル毎に区分されている (図 19 (b))。

【0224】

先に説明した通り、本実施例では、演出ヘッダ情報 $H D e$ として、当該単位演出 $U T x$ の開始タイミングが規定され、シーンヘッダ情報 $H D s$ として、当該単位演出を実現する動画や静止画の描画チャンネル $C H$ が特定されている。したがって、ステップ $S T 8 7$ の処理では、開始タイミングに達している単位演出 $U T x$ について、その単位演出 $U T x$ を実現する単数又は複数のシーン情報 $S N 1 \sim S N i$ を、各々に規定されている描画チャンネル $C H$ に対応するシーン情報バッファ $B U F 2$ に格納することになる。

30

【0225】

図 19 (b) に示す通り、タイミング $T 0$ では、描画チャンネル $C H 0$ に「背景画像 $A 0$ に関するシーン情報」が格納され、描画チャンネル $C H 1$ に「左図柄の始動回転 $A 1$ に関するシーン情報」が格納される。その後、タイミング $T 0 +$ で、描画チャンネル $C H 3$ に「中図柄の始動回転 $A 3$ に関するシーン情報」が格納され、タイミング $T 0 + 2$ で、描画チャンネル $C H 2$ に「右図柄の始動回転 $A 3$ に関するシーン情報」が格納される。

【0226】

なお、このときの左図柄、中図柄、右図柄は、前回の変動動作の終了時の停止図柄であり、ホスト $C P U 6 0$ は、各図柄を記憶しているので、停止図柄を特定した始動回転についての動画を特定することができる。そして、その後、タイミング $T 1 +$ では、描画チャンネル $C H 4$ に「予告演出 $B 1$ に関するシーン情報」が格納される。

40

【0227】

本実施例では、描画チャンネル $C H 0 \sim C H m$ は、コマンドリストを生成する順番を示しており、 $V D P 6 2$ は、コマンドリストの順番に描画動作を実行するので、実施例の開始変動では、背景画像 左図柄 右図柄 中図柄 予告画像の順番で優先度が上がることになる。

【0228】

その後の動作も同じであり、タイミング $T 1$ で、描画チャンネル $C H 1 \sim C H 3$ に「高速回転 $A 4 1 \sim A 4 3$ に関するシーン情報」が格納され、タイミング $T 2$ とタイミング T

50

3で、描画チャンネルCH1とCH3に「停止動作A5と停止動作A6に関するシーン情報」が格納される。以下同様に、描画チャンネルCH1～CH4の内容が更新されるが、最後に、タイミングT7で、描画チャンネルCH1～CH3に「揺れ変動F1～F3に関するシーン情報」が格納される。

【0229】

なお、この実施例では、多くの演出が動画で実現されているが、一つの動画を構成する複数フレームの静止画について、どの静止画を描画するかは、演出カウンタCTで管理され、このような演出カウンタCTiが描画チャンネルCHi毎に設けられている。

【0230】

一方、描画チャンネルCH5の「停止図柄C2～D2の描画」や、描画チャンネルCH1～CH3の「揺れ変動F1～F3の演出」は、静止画で実現されているが、静止画（スプライト）による演出動作は、描画チャンネルCH0～CHm毎に設けられた継続タイムTM0～TMmと、演出カウンタCT0～CTmとによって管理されている。すなわち、図17に示す通り、シーンデータDATAは、継続時間とスプライト情報とで構成されており、継続タイムTMiで計測された所定のスプライト情報についての継続時間が終わると、演出カウンタCTiを更新して、次のスプライト情報による演出に移動し、その後、最後のスプライト情報の継続時間が終われば、演出を終えるか、最初の演出動作に戻る（LOOP）。

【0231】

なお、演出を終えたシーン情報SNiは、継続タイムTMjや演出カウンタCTjの値に基づいて削除されるが、必ずしも必須ではなく、シーン情報バッファBUF2に新たなシーン情報SNjが格納されれば、古いシーン情報SNiは自動的に消去されることになる。

【0232】

以上のような内容のステップST87の処理が終われば、次に、そのときのシーン情報バッファBUF2の内容に基づいて、コマンドリストが生成される（ST88）。

【0233】

図13に関して説明したとおり、コマンドリストは、静止画について、どのスプライトの圧縮データをデコードして（S2）、その伸張データをどの座標位置に描画するか（S2）、或いは、どの動画の、どのフレーム番号の伸張データを、どの座標位置に描画するか（S14）の指示である。

【0234】

そして、シーン情報バッファBUF2には、コマンドリストを生成するための情報が全て格納されているので、ホストCPU60は、シーン情報バッファBUF2を、最低位の描画チャンネルCH0から最高位の描画チャンネルCHmに向けて参照し、静止画の場合には、そのときの演出カウンタCTiと継続タイムTMiの値に基づいて、必要なコマンドリストを生成する。一方、動画の場合には、そのときの演出カウンタCTiの値が、動画のフレーム番号を意味するので、そのときの演出カウンタCTiの値に基づいて、必要なコマンドリストを生成する。

【0235】

このようにして生成されたコマンドリストは、VDP62のコマンドメモリ70に書き込まれる。前記の通り、コマンドメモリ70の先頭には、描画チャンネルCH0のコマンドリストが登録され、以下、描画チャンネルCH1 描画チャンネルCH2 ……の順番で、各々のコマンドリストが登録されるので、描画チャンネルCH0のコマンドリストの優先度が最低レベルとなる。

【0236】

その後、ホストCPU60は、コマンドリストの開始アドレスやその他の制御情報をシステム制御レジスタ71に設定することでVDP62の描画動作を開始させる（ST88）。

【0237】

10

20

30

40

50

以上の処理によってVDP62は、デコード処理を開始するので、ホストCPU60としては、演出タイマTMRや継続タイマTMなどを更新し、その他の必要な処理を実行した上で、VBlank割込みを待つことになる(ST89)。

【0238】

以上の通り、本実施例では、ホストCPU60とVDP62とが協働して画像演出動作を実現しているので、複雑高度な画像演出を円滑に実行することができる。また、特殊なメモリ構成を有するので、高画質の画像を円滑に変化させることができ、万一、メモリに不備が生じて、そのメモリを特定することができ、メモリ素子単位で交換することも可能となる。


【符号の説明】

10


【0239】

GM 遊技機
23' 画像制御部
DS 表示装置
63 不揮発性メモリ
MBV ムービーバッファ
FLB フレームバッファ


【図1】




【図2】




【図 3】




【図 4】




【図 5】




【図 6】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】





【 図 1 4 】



【 図 1 7 】




【 図 1 9 】



区分演出は、開始時刻が各々規定された（必ずしも共通しない）単一又は複数の単位演出 UT 1 ~ UTn で構成されている。
（区分演出の開始タイミングは、演出タイマ TMR で管理）

各単位演出 UTi は、開始時刻が規定された（共通する）単一又は複数のシーン情報 SN 1 ~ SNk で構成されている。
（シーン情報の開始タイミングも、演出タイマ TMR で管理）

【図 16】



フロントページの続き

(56)参考文献 特開 2 0 1 2 - 0 4 0 0 5 6 (J P , A)
特開 2 0 1 2 - 1 4 7 3 7 2 (J P , A)
特開 2 0 1 1 - 1 0 4 1 8 5 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
A 6 3 F 5 / 0 4 , 7 / 0 2