



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2015-0065055

(43) 공개일자 2015년06월12일

(51) 국제특허분류(Int. Cl.)

H01L 33/38 (2010.01) H01L 33/36 (2010.01)

(21) 출원번호 10-2013-0150137

(22) 출원일자 2013년12월04일

심사청구일자 2013년12월04일

(71) 출원인

인하대학교 산학협력단

인천광역시 남구 인하로 100, 인하대학교 (용현동)

(72) 발명자

오범환

인천 연수구 청능대로 124, 104동 1306호 (동춘동, 금호동아아파트)

안신모

인천 남구 인주대로224번길 3, 나동 502호 (용현동, 용담마을)

(74) 대리인

이원희

전체 청구항 수 : 총 15 항


(54) 발명의 명칭 실리콘 나노 구조물을 이용한 발광다이오드

(57) 요약

실리콘 나노 구조물을 이용한 발광다이오드가 개시된다. 발광다이오드는 발광 다이오드부 및 발광 다이오드부의 상층부인 표면에 적층된 실리콘 나노 구조물을 포함한다. 실리콘 나노 구조물은 상층부 표면 일부에 적층된 제 2 전극층과 각각 전기적으로 접촉되는 복수의 실리콘 나노선을 포함하고, 복수의 실리콘 나노선으로부터 이격된 나노돛 집합체를 더 포함하며, 나노돛 집합체는 복수의 나노돛으로 이루어진다.

대표도 - 도2

2



이 발명을 지원한 국가연구개발사업

과제고유번호 NIPA-2013-H0301-13-1010

부처명 미래창조과학부

연구관리전문기관 정보통신산업진흥원

연구사업명 IT융합 고급인력과정 지원사업

연구과제명 고성능 LED 조명모듈 핵심기술

기 여 율 1/1

주관기관 인하대학교 산학협력단

연구기간 2011.03.01 ~ 2014.12.31

명세서

청구범위

청구항 1

발광 다이오드부; 및

상기 발광 다이오드부의 상층부인 표면에 적층된 실리콘 나노 구조물을 포함하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 2

제 1항에 있어서,

상기 발광 다이오드부는 일부의 리세스된 표면층을 구비한 n형 반도체층;

상기 리세스된 표면층에 적층된 제 1전극층;

상기 리세스된 표면층을 제외한 n형 반도체층에 적층된 발광층;

상기 발광층에 적층된 p형 반도체층; 및

상기 p형 반도체층 표면 일부에 적층된 제 2전극층을 포함하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 3

제 1항에 있어서,

상기 실리콘 나노 구조물은 상기 상층부 표면 일부에 적층된 제 2전극층과 각각 전기적으로 접촉되는 복수의 실리콘 나노선을 포함하며, 상기 복수의 실리콘 나노선 각각은 폭이 $1/20 \lambda$ 내지 λ (λ 는 중심방출 파장)이며, 상기 복수의 실리콘 나노선 각각은 $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열되는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 4

제 3항에 있어서,

상기 복수의 실리콘 나노선은 평행하게 배열되는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 5

제 3항에 있어서,

상기 실리콘 나노 구조물은 상기 복수의 실리콘 나노선으로부터 이격된 나노돌 집합체를 더 포함하며, 상기 나노돌 집합체는 복수의 나노돌으로 이루어지며, 상기 복수의 나노돌 각각은 크기가 $1/20 \lambda$ 내지 $1/10 \lambda$ (λ 는 중심방출 파장)이고, $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열되는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 6

제 3항에 있어서,

상기 복수의 실리콘 나노선은 서로 교차하여 격자무늬 형태를 이루는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 7

제 1항에 있어서,

상기 실리콘 나노 구조물은 상기 상층부 표면 일부에 적층된 제 2전극층과 각각 전기적으로 접촉되면서, 이격되어 배열된 복수의 실리콘 나노선 다발을 포함하고, 상기 실리콘 나노선 다발 각각은 평행하게 배열되어 있는 복수의 실리콘 나노선을 포함하며, 상기 복수의 실리콘 나노선 각각은 폭이 $1/20 \lambda$ 내지 λ (λ 는 중심방출 파장)이며, 상기 복수의 실리콘 나노선 각각은 $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열되는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 8

제 7항에 있어서,

상기 실리콘 나노 구조물은 상기 복수의 실리콘 나노선 다발로부터 이격된 나노돛 집합체를 더 포함하며, 상기 나노돛 집합체는 복수의 나노돛으로 이루어지며, 상기 복수의 나노돛 각각은 크기가 $1/20 \lambda$ 내지 $1/10 \lambda$ (λ 는 중심방출 파장)이고, $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열되는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 9

제 2항에 있어서,

상기 제 1전극층은,

상기 n형 반도체층 표면 일부에 적층된 제 1패드부; 및

상기 제 1패드부로부터 연장되는 제1핑거부를 포함하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 10

제 2항에 있어서,

상기 제 2전극층은,

상기 p형 반도체층 표면 일부에 적층된 제 2패드부; 및

상기 제2패드부로부터 연장되는 제2핑거부를 포함하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 11

제 10항에 있어서,

상기 실리콘 나노 구조물은 상기 제2핑거부로부터 연결되는 복수의 실리콘 나노선을 포함하며, 상기 복수의 실리콘 나노선 각각은 폭이 $1/20 \lambda$ 내지 λ (λ 는 중심방출 파장)이며, 상기 복수의 실리콘 나노선 각각은 $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열되는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 12

제 11항에 있어서,

상기 실리콘 나노 구조물은 상기 복수의 실리콘 나노선으로부터 이격된 나노돛 집합체를 더 포함하며, 상기 나노돛 집합체는 복수의 나노돛으로 이루어지며, 상기 복수의 나노돛 각각은 크기가 $1/20 \lambda$ 내지 $1/10 \lambda$ (λ 는 중심방출 파장)이고, $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열되는 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 13

제 2항에 있어서,

상기 제 2 전극층은,

상기 p형 반도체층 표면 일부에 적층되는 실리콘 패드층; 및

상기 실리콘 패드층에 적층된 금속 패드층을 포함하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 14

제 13항에 있어서,

상기 제 2 전극층은 실리콘 패드층 및 금속 패드층 사이에 게재되는 실리콘사이드층을 더 포함하는 실리콘 나노 구조물을 이용한 발광다이오드.

청구항 15

제 1항에 있어서,

상기 실리콘 나노 구조물은 불순물을 포함하고, 상기 포함된 불순물은 3족 또는 5족 원소인 것을 특징으로 하는 실리콘 나노 구조물을 이용한 발광다이오드.

발명의 설명

기술 분야

[0001] 본 발명은 실리콘 나노 구조물을 이용한 발광다이오드에 관한 것이다. 보다 상세하게는 실리콘의 높은 굴절률로 인한 회절현상을 이용한 실리콘 나노 구조물을 이용한 발광다이오드에 관한 것이다.

배경 기술

[0002] 일반적으로 발광다이오드(LIGHT EMITTING DIODE: LED)는 전자와 홀의 재결합을 기초로 발생하는 반도체 소자로서, 전류를 빛으로 변환시키는 역할을 한다. 이러한 발광다이오드는 광통신 및 전자기기를 비롯하여 휴대폰, 카메라 플래시, LCD 백라이트 등 다양한 기기의 광원으로 널리 사용되고 있으며, 기본적으로 단방향 수직구조의 p-n접합구조를 가지는 발광다이오드가 널리 사용되고 있다.

[0003] 이러한 발광 다이오드의 발광 효율을 높이기 위한 연구는 꾸준히 진행되고 있으며, 광추출효율이 감소되는 현상을 극복하기 위한 많은 연구가 진행되고 있다. 상기 광추출효율이 감소되는 현상은 반도체의 높은 굴절률로 인해 반도체에서 발생하는 빛이 반도체 밖으로 빠져나가지 못하고 전반사 효과로 인해 내부에 갇히게 되어 발생한다.

- [0004] 이를 극복하기 위하여 반도체 표면을 거칠게 만들어 산란 효과를 이용하여 빛을 빠져나가게 하는 방법, 반도체 표면을 마이크로 크기의 특정한 구조물로 깎아 그레이팅 효과로 빛을 산란하는 방법, 광결절 구조를 도입해 빛을 빠져나가게 하는 방법, 금속 나노입자의 표면 플라즈몬 공진현상을 이용하여 빛을 빠져나가게 하는 방법, 표면 플라즈몬 공진의 일종인 초상유전현상을 이용한 방법 및 반도체가 형성되는 기반에 특정 구조물을 형성하여 반도체 내부에 갇힌 빛의 전반사 조건을 무효화시켜 광추출효율을 높이는 방식등이 존재한다.
- [0005] 또한, 일반적인 반도체 발광다이오드 구조에서 cathode 부분의 저항이 낮아 이 부근으로 전류가 몰리는 현상이 발생하며, 이러한 현상은 내부양자효율 성능을 감소시킨다. 따라서 전기적 특성이 고른 전류밀도 분포가 이루어져야 한다.
- [0006] 따라서 광추출효율이 감소되는 현상을 막고, 고른 전류밀도 분포를 통해 발광효율이 높은 발광다이오드가 필요하다.
- [0007] 도 1은 일반적인 발광다이오드의 단면도를 나타낸다.
- [0008] 도 1을 참조하면, 발광다이오드(1)는 하부에 형성된 베이스 기판(10) 상에 n형 반도체층(20), p형 반도체층(50) 및 이들 사이에 게재되는 발광층(40)을 포함한다.
- [0009] 그리고, 상기 n형 반도체층(20)과 p형 반도체층(50)은 외부 전원에 각각 전기적으로 연결되는 제 1전극층(30)과, 제 2전극층(70)을 각각 구비한다.
- [0010] 이를 통해, 발광다이오드(1)는 p형 반도체층(50)에서 발광층(40)을 거쳐 n형 반도체층(20)으로 전류가 흐른다. 따라서, 발광다이오드(1)의 제 2전극층(70)에 양의 부하를, 제 1전극층(30)에 음의 부하를 가하게 되면, p형 반도체층(50)과 n형 반도체층(20)으로부터 각각 정공과 전자들이 발광층(40)으로 모여 재결합함으로써 발광을 하게 된다.
- [0011] 이러한, 일반적인 발광다이오드(1)는 발광층(40)의 내부 양자효율(INTERNAL QUANTUM EFFICIENCY)과 구조적인 특성의 한계에 의해 광추출효율(OPTICAL EXTRACTION EFFICIENCY)이 처음부터 결정되는 제약이 따르므로, 이러한 발광층(40)에 다중양자우물(MULTIPLE QUNTUM-WELL) 구조를 형성하여 발광다이오드(1)의 전광변환효율 및 광방출 효율에 제약을 주는 문제점을 해결하고 있다.
- [0012] 투명전극(60)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에, p형 반도체층 (50) 쪽으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
- [0013] 하지만, 투명전극(60)은 전도도가 높지 않기 때문에, 전류의 확산이 잘 이루어지지 않아, 전류 주입 면적이 작다는 문제점이 있으며, 이러한 작은 전류 주입 면적은 발광다이오드(1)의 발광 효율을 저하시키는 주원인으로 알려져 있다.
- [0014] 따라서, 투명전극(60)의 계면에서 발생하는 전반사를 줄이기 위하여, 투명전극(60)의 표면에 홀이나, 홈 또는 요철 형상의 미세패턴을 형성하거나, 거칠기를 주는 방법이 널리 사용되고 있다.
- [0015] 대한민국 공개특허 제10-2011-0045398호에서는 광추출효율이 향상된 발광 소자 및 그 제조방법을 개발하였으나, 실리콘의 높은 굴절률을 이용한 광추출 효율 향상과, 실리콘 구조물에 불순물을 도핑하여 전극으로 이용함으로써 전류밀도분포의 불균형을 해소하는 반도체 발광 다이오드의 기술적 특징이 없다.

[0016] 대한민국 공개특허 제 10-2010-0043940호에서는 기관과 반도체 재료 사이의 격자상수 불일치에 의한 영향이 적고, 광추출 효율을 향상시킬 수 있는 발광 다이오드 및 그 제조방법을 개발하였으나, 실리콘의 높은 굴절률을 이용한 광추출 효율 향상과, 실리콘 구조물에 불순물을 도핑하여 전극으로 이용함으로써 전류밀도분포의 불균형을 해소하는 반도체 발광 다이오드의 기술적 특징이 없다.

발명의 내용

해결하려는 과제

[0017] 본 발명이 이루고자 하는 기술적 과제는 발광다이오드의 광추출효율 향상을 제공하는 실리콘 나노 구조물을 이용한 발광다이오드를 제공하는데 있다.

[0018] 본 발명이 이루고자 하는 다른 기술적 과제는 전류밀도분포의 불균형을 해소하고 내부양자 효율을 높이는 실리콘 나노 구조물을 이용한 발광다이오드를 제공하는데 있다.

[0019] 본 발명이 이루고자 하는 또 다른 기술적 과제는 실리콘 나노 구조물을 전극으로 대체하여 발광다이오드의 제조 비용을 감소시키는 실리콘 나노 구조물을 이용한 발광다이오드를 제공하는데 있다.

과제의 해결 수단

[0020] 상기 목적을 달성하기 위한, 본 발명에 따른 실리콘 나노 구조물을 이용한 발광다이오드는, 발광 다이오드부 및 발광 다이오드부의 상층부인 표면에 적층된 실리콘 나노 구조물을 포함할 수 있다.

[0021] 또한, 본 발명에 따른 발광 다이오드부는 일부의 리세스된 표면층을 구비한 n형 반도체층, 리세스된 표면층에 적층된 제 1전극층, 리세스된 표면층을 제외한 n형 반도체층에 적층된 발광층, 발광층에 적층된 p형 반도체층 및 상기 p형 반도체층 표면 일부에 적층된 제 2전극층을 포함할 수 있다.

[0022] 또한, 본 발명에 따른 실리콘 나노 구조물은 상기 상층부 표면 일부에 적층된 제 2전극층과 각각 전기적으로 접촉되는 복수의 실리콘 나노선 및 복수의 실리콘 나노선으로부터 이격된 나노돛 집합체를 포함할 수 있다.

[0023] 또한, 본 발명에 따른 제 2전극층은 p형 반도체층 표면 일부에 적층되는 실리콘 패드층 및 실리콘 패드층에 적층된 금속 패드층을 포함할 수 있으며, 실리콘 패드층 및 금속 패드층 사이에 게재되는 실리콘사이드층을 더 포함할 수 있다.

발명의 효과

[0024] 본 발명에 따른 실리콘 나노 구조물을 이용한 발광다이오드에 의하면, 실리콘 나노 구조물을 매개로 하여 발광 다이오드의 광추출효율을 향상시킬 수 있다.

[0025] 또한, 실리콘 나노 구조물의 불순물 도핑은 발광다이오드에 전기가 흐르게 하고, 발광 다이오드가 전극의 역할을 하게 함으로써 전류밀도분포의 불균형을 해소하고, 내부양자효율을 높이는 발광다이오드를 제공할 수 있다.

[0026] 또한, 실리콘 나노 구조물의 배열 간격을 조절함으로써 저항 및 전류량을 조절하여 전류밀도분포의 불균형을 완화하는 발광다이오드를 제공할 수 있다.

[0027] 또한, 실리콘 나노 구조물을 전극으로 사용하여 기존의 투명전극을 대체하여 제조비용을 감소시키는 발광다이오드를 제공할 수 있다.

도면의 간단한 설명

[0028] 도 1은 일반적인 발광다이오드의 단면도를 나타낸다.

도 2는 본 발명의 제 1 실시예에 따른 발광다이오드 구조의 단면을 도시한 도면이다.

도3은 본 발명의 제 1실시예에 따른 발광다이오드의 윗면을 도시한 도면이다.

도4는 본 발명의 제 2실시예에 따른 발광다이오드의 윗면을 도시한 도면이다.

도 5는 본 발명의 제 3실시예에 따른 발광다이오드의 윗면을 도시한 도면이다.

발명을 실시하기 위한 구체적인 내용

[0029] 이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명할 수 있다. 우선 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 할 수 있다. 또한 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 당업자에게 자명하거나 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

[0030] 도 2는 본 발명의 제 1 실시예에 따른 발광다이오드 구조의 단면을 도시한 도면이다.

[0031] 도 2를 참조하면, 발광다이오드(2)는 발광 다이오드부 및 실리콘 나노 구조물(240)을 포함한다. 실리콘 나노 구조물(240)은 발광 다이오드부의 상층부 표면에 적층될 수 있다. 발광 다이오드부의 상층부 표면은 p형 반도체층(50)의 표면을 의미한다.

[0032] 발광 다이오드부는 베이스 기판(10), n형 반도체층(20), 제1 전극층(30), 발광층(40), p형 반도체층(50) 및 제2전극층(70)을 포함한다. 발광다이오드부는 베이스 기판(10) 상부에 n형 반도체층(20)이 적층될 수 있다. 발광다이오드부는 베이스 기판(10) 상부에 일부의 리세스된 표면층을 구비한 n형 반도체층(20), 상기 리세스 표면층에 적층된 제 1전극층(30), 상기 리세스된 표면층을 제외한 n형 반도체층(20)에 적층된 발광층(40), 상기 발광층(40)에 적층된 p형 반도체층(50) 및 상기 p형 반도체층(50) 표면 일부에 적층된 제 2 전극층(70)을 포함한다.

[0033]

[0034] 또한 제 2전극층(70)은p 형 반도체층 표면 일부에 적층되는 실리콘 패드층(210) 및 실리콘 패드층(210)에 적층된 금속 패드층(230)을 포함한다. 제 2 전극층(70)은 실리콘 패드층(210) 및 금속 패드층(230)사이 에 게재되는 실리콘사이드층(220)을 더 포함할 수 있다.

[0035] 발광다이오드부는 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition: MOCVD) 등의 방법을 사용하여 베이스기판 상에 n형 반도체층, 발광층, p형 반도체층을 차례로 성장시켜 형성될 수 있다.

[0036] 이때, 상기 n형층, 활성층, p형층은 당업계에 알려진 통상적인 질화갈륨계 화합물, 예컨대 GaN, GaAlN, InGaN, InAlGaN 또는 이들의 혼합물 등을 사용하여 형성시킬 수 있다. 또한, 활성층은 단일 양자 우물 구조 또는 다중 양자 우물구조(multiple quantum well: MQW)일 수 있다. 전술한 p형 반도체층, 발광층, n형 반도체층 이외에 다른 버퍼층을 포함할 수도 있다. 상기 질화갈륨계 화합물의 성분비를 조절함으로써 장파장에서부터 단파장까지의 발광다이오드를 자유롭게 제작할 수 있으며 모든 발광다이오드에 적용할 수 있다.

- [0037] 즉, 발광다이오드부는 n형 반도체층, 발광층, p형 반도체층이 금속 유기 화학 기상 증착법을 이용하여 차례대로 증착된다. 차례대로 증착된 후, p형반도체층 표면에 전압을 걸어주기 위한 (+)전극이 형성된다. 또한 발광다이오드부는 p형 반도체층 표면에서 n형 반도체층 일부분까지 식각된 후 (-)전극이 형성된다.
- [0038] 보다 상세하게, 실리콘 나노 구조물의 제조 공정에 대해 설명하면, 실리콘나노 구조물은 n 형 반도체층을 식각하기 전에 저압화학기상증착(LPCVD: low pressure chemical vapor deposition) 또는 플라즈마 화학기상증착(PECVD: plasma enhance chemical vapor deposition) 공정을 이용하여 실리콘 필름을 p 형 반도체층 표면에 증착한다.
- [0039] 증착된 실리콘은 전기를 흐르게 하기 위해 도핑 과정을 거치며 도핑을 하는 방법은 실리콘을 증착할 때 불순물을 같이 증착하거나 이온주입(ion implantation) 공정을 이용하여 이루어진다.
- [0040] 사용되는 불순물은 붕소(boron) 및 인(phosphorous)등이며 불순물 종류에 따라 실리콘 나노 구조물은 P 형이나 N 형의 특성을 가지게 된다. 도핑된 불순물들을 활성화 기하기 위해 급속 열처리(RTA: rapid thermal annealing) 또는 노(furnace)에서 열확산 공정을 거친 후, 나노 구조물 형성을 위해 리소그래피(lithography) 공정을 진행한다.
- [0041] 실리콘 필름 위에 건식 식각 마스크용 폴리머 필름을 코팅한 후 전자빔 리소그래피(e-beam lithography), 임프린트 리소그래피(imprint lithography) 및 홀로그램 리소그래피(hologram lithography)등의 공정을 이용하여 폴리머나노 구조물을 형성한 뒤, 건식 식각 공정으로 형상을 실리콘 필름에 나노 구조물을 형성한다.
- [0042] 식각 공정 후 남아있는 폴리머 형상을 건식 또는 습식 공정을 통해 제거한다. 실리콘 나노 구조물 형성이 완료된 후 p 형 반도체층 일부를 n 형 반도체층 일부분까지 식각한 후 (-) 전극이 형성한다.
- [0043] 도3은 본 발명의 제 1실시예에 따른 발광다이오드의 윗면을 도시한 도면이다.
- [0044] 도 3을 참조하면, 발광 다이오드(2)의 윗면은 p형 반도체층(50) 표면에 적층된 제 2전극층(70), n형 반도체층(20) 표면에 적층된 제 1전극층(30) 및 p형 반도체층(50) 표면에 적층된 실리콘 나노 구조물(240)을 포함한다. 상기 실리콘 나노 구조물(240)은 실리콘 나노선 집합체(241) 및 실리콘 나노돛 집합체(242) 중 적어도 하나를 포함할 수 있다.
- [0045] 제 2 전극층(70)은 p형 반도체층(50) 표면 일부에 적층되는 실리콘 패드층(210) 및 실리콘 패드층(210)에 적층된 금속 패드층(230)을 포함한다. 제 2 전극층(70)은 실리콘 패드층(210) 및 금속 패드층(230)사이에서 게재되는 실리콘사이드층(220)을 더 포함할 수 있다.
- [0046] 실리콘 나노 구조물(240)은 다이오드부의 상층부 표면에 적층된 제 2전극층(70)과 각각 전기적으로 접촉되는 복수의 실리콘 나노선(243)을 포함할 수 있다. 복수의 실리콘 나노선(243) 각각은 폭a가 $1/20 \lambda$ 내지 λ (λ 는 중심방출 파장)이며, 상기 복수의 실리콘 나노선(243) 각각은 간격b가 $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열될 수 있다. 복수의 실리콘 나노선(243)은 평행하게 배열될 수 있다. 복수의 실리콘 나노선(243)은 나노선 다발을 이루며, 나노선 집합체(241)를 형성할 수 있다. 상기 나노선 다발은 평행하게 배열될 수 있다.
- [0047] 실리콘 나노 구조물(240)은 복수의 실리콘 나노선으로부터 이격된 나노돛 집합체(242)를 더 포함 할 수 있다. 나노돛 집합체(242)는 복수의 나노돛(244)으로 이루어 질 수 있다. 복수의 나노돛(244) 각각은 크기가 $1/20 \lambda$ 내지 $1/10 \lambda$ (λ 는 중심방출 파장)이고, $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열될 수 있다.

- [0048] 상기 실리콘 나노 구조물(240)의 크기는 $1/2 \lambda$ (λ 는 중심방출 파장) 이하이므로 외부에서 볼 경우 실리콘 나노 구조물(240)은 투명하게 보인다. 따라서, 실리콘 나노 구조물(240)은 투명한 전극으로 사용될 수 있다.
- [0049] 실리콘 나노 구조물(240)은 복수의 실리콘 나노선(243) 및 복수의 실리콘 나노돛(244)이 이격된 간격을 조절하여 발광다이오드의 광추출효율 및 전류밀도분포를 조절할 수 있다.
- [0050] 실리콘 나노 구조물(240)은 실리콘의 높은 굴절률로 인하여 회절현상을 발생시키며, 회절현상은 반도체 내부의 빛을 외부로 방출시킨다. 따라서, 광추출 효율을 높일 수 있다. 상기 회절현상은 실리콘 나노 구조물이 발광 반도체의 중심 방출 파장보다 작은 크기로 존재하며, 일정한 간격으로 떨어져 있기 때문에 브래그-그레이의 원리(Bragg-Gray's principle)에 의해 발생한다.
- [0051] 실리콘 나노 구조물(240)에서 실리콘은 굴절률이 커서 회절현상이 잘 일어나도록 한다. 이러한 실리콘의 특성은 발광다이오드에서 광추출효율을 높인다.
- [0052] 또한, 실리콘 나노 구조물(240)에서 실리콘은 빛을 잘 흡수한다. 그러나, 빛을 잘 흡수하는 실리콘의 특성은 발광다이오드의 광추출효율을 낮춘다.
- [0053] 따라서 본 발명에서는, 실리콘의 크기를 작게하여 빛을 잘 흡수하지 못하게 하면서, 실리콘의 굴절률은 그대로 유지하여 광추출 효율을 높인다.
- [0054] 실리콘 나노 구조물(240)은 불순물이 도핑될 수 있다. 상기 불순물 도핑은 발광다이오드에 전기가 흐르게 하며, p형 반도체층(50)에 전류를 공급해주는 역할을 한다. 또한 불순물 도핑은 발광다이오드가 전극의 역할을 할 수 있게 한다. 상기 불순물은 3족 또는 4족 원소일 수 있다.
- [0055] 실리콘 나노 구조물(240)을 전극으로 이용할 경우, 구조물의 밀도에 따라 전류밀도를 조절할 수 있다. 실리콘 나노 구조물(240)의 밀도가 높은 영역은 전체저항이 낮게 나타난다. 실리콘 나노 구조물(240)의 밀도가 낮은 영역은 전체저항이 높게 나타난다. 이를 이용하여 구조물의 배치를 통해 발광 반도체의 전류분포를 조절하여 내부 양자효율 증대를 가져오게 할 수 있다.
- [0056] 제 1전극층(30) 및 제 2전극층(70) 각각의 형태는 사각형 또는 원형일 수 있다. 실리콘 나노선(243)의 형태는 직선형 또는 곡선형일 수 있다. 실리콘 나노돛(244)의 형태는 사각형, 다각형, 원형, 원뿔형, 원뿔 다각형일 수 있다.
- [0057] 도4는 본 발명의 제 2실시예에 따른 발광다이오드의 윗면을 도시한 도면이다.
- [0058] 도 4를 참조하면, 발광다이오드(4)의 윗면은 p형 반도체층(50) 표면에 적층된 제 2전극층(70), n형 반도체층(20) 표면에 적층된 제 1전극층(30) 및 p형 반도체층(50) 표면에 적층된 실리콘 나노 구조물을 포함한다.
- [0059] 제 2 전극층(70)은 실리콘 패드층(210) 및 실리콘 패드층(210)에 적층된 금속 패드층(230)을 포함한다. 제 2 전극층(70)은 실리콘 패드층(210) 및 금속 패드층(230) 사이에 게재되는 실리콘사이드층(220)을 더 포함할 수 있다.
- [0060] 실리콘 나노 구조물은 다이오드부의 상층부 표면에 적층된 제 2전극층(70)과 각각 전기적으로 접촉되는 복수의 실리콘 나노선(443)을 포함할 수 있다. 다이오드부의 상층부는 p형 반도체층(50)을 의미한다.

- [0061] 복수의 실리콘 나노선(443) 각각은 폭a가 $1/20 \lambda$ 내지 λ (λ 는 중심방출 파장)이며, 상기 복수의 실리콘 나노선(443) 각각은 간격b가 $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열될 수 있다. 상기 복수의 실리콘 나노선(443)은 서로 교차하여 격자무늬 형태를 이룰 수 있다.
- [0062] 도 5는 본 발명의 제 3실시예에 따른 발광다이오드의 윗면을 도시한 도면이다.
- [0063] 도 5를 참조하면, 발광다이오드(5)의 윗면은 p형 반도체층(50) 표면에 적층된 제 2전극층(510), n형 반도체층(20) 표면에 적층된 제 1전극층(520) 및 p형 반도체층(50) 표면에 적층된 실리콘 나노 구조물(540)을 포함한다.
- [0064] 제 1 전극층(520)은 n형 반도체층(20) 표면 일부에 적층된 제 1패드부(521) 및 제 1패드부(521)로부터 연장되는 제1핑거부(522)를 포함한다.
- [0065] 제 2전극층(510)은 p형 반도체층(50) 표면 일부에 적층된 제 2 패드부(511) 및 제 2패드부(511)로부터 연장되는 제 2핑거부(512)를 포함한다.
- [0066] 제 2 전극층(510)은 p형 반도체층(50) 표면 일부에 적층되는 실리콘 패드층 및 실리콘 패드층에 적층된 금속 패드층을 포함한다. 제 2 전극층(510)은 실리콘 패드층 및 금속 패드층 사이에 게재되는 실리콘사이드층을 더 포함할 수 있다.
- [0067] 실리콘 나노 구조물(540)은 제 2핑거부로부터 연결되는 복수의 실리콘 나노선(543)을 포함한다. 실리콘 나노 구조물(540)은 복수의 실리콘 나노선(543)을 포함하며, 복수의 실리콘 나노선(543) 각각은 폭이 $1/20 \lambda$ 내지 λ (λ 는 중심방출 파장)일 수 있다. 또한 복수의 실리콘 나노선(543) 각각은 $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열될 수 있다.
- [0068] 실리콘 나노 구조물(540)은 복수의 실리콘 나노선(543)로부터 이격된 나노돛 집합체를 더 포함하며, 나노돛 집합체는 복수의 실리콘 나노돛(544)으로 이루어 진다. 또한 복수의 실리콘 나노돛(544) 각각은 크기가 $1/20 \lambda$ 내지 $1/10 \lambda$ (λ 는 중심방출 파장)이고, $1/10 \lambda$ 내지 10λ (λ 는 중심방출 파장)만큼 이격되어 배열될 수 있다.
- [0069] 도 6은 본 발명의 일 실시예에 따른 발광다이오드의 시뮬레이션 결과를 도시한 도면이다.
- [0070] 도 6을 참조하면, 시뮬레이션 결과(6)는 본 발명의 발광다이오드 경우(610), 일반적인 발광다이오드 경우(620) 및 기관만 있는 경우(630)을 나타낸다. 본 발명의 발광다이오드 경우(610)는 p형 반도체층 위에 투명전극 대신 실리콘 나노 구조물을 배치한 경우이며, 일반적인 발광다이오드 경우(620)는 p형 반도체층 위에 투명전극을 배치한 경우이며, 기관만 있는 경우(630)는 단순히 GaN기관만 존재하는 경우이다. 세 가지 경우의 광추출 효율을 측정한 결과, 본 발명의 발광다이오드 경우(610)가 가장 광추출 효율이 높음을 알 수 있다.
- [0071] 이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특징의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.


부호의 설명

[0072]


- 10: 베이스기관
- 20: n형 반도체층
- 30: 제 1 전극층
- 40: 발광층
- 50: p형 반도체층
- 60: 투명전극
- 70: 제 2전극층
- 210: 실리콘 패드층
- 220: 실리콘사이드층
- 230: 금속 패드층
- 240: 실리콘 나노 구조물
- 241: 실리콘 나노선 집합체
- 242: 실리콘 나노돛 집합체
- 243: 실리콘 나노선
- 244: 실리콘 나노돛
- 443: 실리콘 나노선
- 510: 제 2 전극층
- 511: 제 2패드부
- 512: 제 2핑거부
- 520: 제 1전극층
- 521: 제 1패드부
- 522: 제 1핑거부
- 540: 실리콘 나노 구조물
- 543: 실리콘 나노선
- 544: 실리콘 나노돛

도면


도면1




도면2




도면3



도면4



도면5



도면6

6

