

## (12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関

国際事務局

(43) 国際公開日

2018年3月8日(08.03.2018)



(10) 国際公開番号

WO 2018/043425 A1

(51) 国際特許分類:

*H01L 27/10* (2006.01)    *H01L 45/00* (2006.01)  
*G11C 17/06* (2006.01)    *H01L 49/00* (2006.01)  
*H01L 29/786* (2006.01)

(21) 国際出願番号 :

PCT/JP2017/030781

(22) 国際出願日 :

2017年8月28日(28.08.2017)

(25) 国際出願の言語 :

日本語

(26) 国際公開の言語 :

日本語

(30) 優先権データ :

特願 2016-173024 2016年9月5日(05.09.2016) JP

(71) 出願人: シャープ株式会社(**SHARP KABUSHIKI KAISHA**) [JP/JP]; 〒5908522 大阪府堺市堺区匠町1番地 Osaka (JP).

(72) 発明者: 山本 薫(YAMAMOTO Kaoru).

(74) 代理人: 奥田 誠司 (OKUDA Seiji); 〒5410041 大阪府大阪市中央区北浜一丁目8番1


6号大阪証券取引所ビル10階 奥田  
国際特許事務所 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT,

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置



**(57) Abstract:** A semiconductor device having a plurality of memory cells (MC1, MC2), the semiconductor device being such that each of the plurality of memory cells (MC1, MC2) respectively has: a memory transistor (10M) having an oxide semiconductor layer (17M) as an active layer; and a first selection transistor (10S) having a crystalline silicon layer (13S) as the active layer, and connected in series to the memory transistor (10M).

**(57) 要約:** 半導体装置は、複数のメモリセル (MC1, MC2) を有する半導体装置であって、複数のメモリセル (MC1, MC2) のそれぞれは、活性層として酸化物半導体層 (17M) を有するメモリトランジスタ (10M) と、活性層として結晶質シリコン層 (13S) を有し、メモリトランジスタ (10M) に直列に接続された第1選択トランジスタ (10S) とを有する。



LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS,  
SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM,  
GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

- 國際調查報告（條約第21条(3)）

## 明 細 書

### 発明の名称：半導体装置

### 技術分野

[0001] 本発明は、メモリトランジスタを備えた半導体装置に関する。

### 背景技術

[0002] 読み出し専用メモリ（ROM）に利用可能なメモリ素子として、従来から、トランジスタ構造を有する素子（以下、「メモリトランジスタ」と称する。）が提案されている。

[0003] 本出願人は、特許文献1～4に、従来よりも消費電力を低減可能な新規なメモリトランジスタおよび、それを備える不揮発性記憶装置、液晶表示装置を提案している。この新規なメモリトランジスタは、活性層に金属酸化物半導体（以下、「酸化物半導体」という。）を用いており、ドレイン電流により生じるジュール熱によって、ゲート電圧にかかわらずオーミックな抵抗特性を示す抵抗体状態に不可逆的に変化し得る。参考のために特許文献1～4の開示内容のすべてを本明細書に援用する。

[0004] なお、本明細書では、このメモリトランジスタの酸化物半導体を抵抗体状態に変化させる動作を「書き込み」という。また、このメモリトランジスタは、書き込みされた後、酸化物半導体が抵抗体となるため、トランジスタとして動作しないが、本明細書では、抵抗体に変化した後も「メモリトランジスタ」と呼ぶ。同様に、抵抗体に変化した後も、トランジスタ構造を構成するゲート電極、ソース電極、ドレイン電極、活性層、チャネル領域などの呼称を使用する。

### 先行技術文献

#### 特許文献

[0005] 特許文献1：国際公開第2013/080784号（米国特許第9209196号明細書）

特許文献2：国際公開第2014/061633号（米国特許第931226

4号明細書)

特許文献3：国際公開第2015/072196号

特許文献4：国際公開第2015/075985号

## 発明の概要

### 発明が解決しようとする課題

[0006] しかしながら、メモリトランジスタと、メモリトランジスタに直列に接続された選択トランジスタとでメモリセルを構成すると、書き込み時に選択トランジスタの酸化物半導体が劣化することがあった。これを防止するために、特許文献2に記載されているように、選択トランジスタとして、書き込み用の選択トランジスタと読み出し用の選択トランジスタとを用いる場合においても、書き込み用の選択トランジスタとして大きなトランジスタを作製する必要があり、メモリセルが大きくなるという問題がある。

[0007] 本発明は上記の問題を解決するためになされたものであり、従来よりも高集積化が可能な、酸化物半導体で形成された活性層を有するメモリトランジスタを備える半導体装置を提供することにある。

### 課題を解決するための手段

[0008] 本発明のある実施形態による半導体装置は、複数のメモリセルを有する半導体装置であって、前記複数のメモリセルのそれぞれは、活性層として酸化物半導体層を有するメモリトランジスタと、活性層として結晶質シリコン層を有し、前記メモリトランジスタに直列に接続された第1選択トランジスタとを有する。例えば、前記半導体装置は、前記複数のメモリセルがマトリクス状に配置された不揮発性記憶装置である。

[0009] ある実施形態において、前記複数のメモリセルのそれぞれは、活性層として結晶質シリコン層を有し、前記メモリトランジスタに直列に接続された第2選択トランジスタをさらに有する。第1選択トランジスタと第2選択トランジスタとは並列に接続されている。

[0010] ある実施形態において、前記複数のメモリセルのそれぞれが有するトランジスタは、前記メモリトランジスタおよび前記第1選択トランジスタのみで

ある。

[0011] ある実施形態において、前記半導体装置は、アクティブマトリクス基板であって、複数の画素電極と、それぞれが前記複数の画素電極のうち対応する画素電極に電気的に接続された画素トランジスタとを有する表示領域、および、前記表示領域以外の領域に配置された複数の回路を有する周辺領域を備え、前記複数の回路は、前記複数のメモリセルを有するメモリ回路を含み、前記画素トランジスタの活性層は、前記メモリトランジスタの前記酸化物半導体層と同じ酸化物半導体膜から形成された半導体層を含む。前記アクティブマトリクス基板は、例えば、液晶表示パネルまたは有機EL表示パネルに用いられる。

[0012] ある実施形態において、前記酸化物半導体層はIn-Ga-Zn-O系半導体を含む。

[0013] ある実施形態において、前記酸化物半導体層は、結晶質In-Ga-Zn-O系半導体を含む。

[0014] ある実施形態において、前記メモリトランジスタの前記活性層は積層構造を有する。前記画素トランジスタも積層構造を有してもよい。

[0015] ある実施形態において、前記メモリトランジスタはチャネルエッチ型である。

## 発明の効果

[0016] 本発明の実施形態によると、従来よりも高集積化が可能な、酸化物半導体で形成された活性層を有するメモリトランジスタを備える半導体装置を提供することができる。

## 図面の簡単な説明

[0017] [図1] (a) および (b) は、本発明の実施形態による半導体装置が有するメモリセルMC1およびMC2の構成を模式的に示す図である。

[図2]メモリトランジスタ10Mおよび選択トランジスタ10Sの模式的な断面図である。

[図3] (a) および (b) は、メモリセルMC2の等価回路図であり、(a)

は書き込み時、(b)は読み出し時を示している。

[図4]メモリトランジスタQmの各端子に印加される電圧Vdp、Vgp、Vspの電圧波形の一例を、4パターンに分けて模式的に示す図である。

[図5](a)は酸化物半導体TFTの書き込み前と書き込み後の電圧-電流特性を示すグラフであり、(b)は、In-Ga-Zn-O系の半導体層を有するTFT、多結晶シリコン(LTPS)層を有するTFTおよびアモルファスシリコン層を有するTFTの電圧-電流特性を示すグラフである。

[図6]本発明の実施形態による不揮発性記憶装置120の回路ブロック図である。

[図7]本発明の実施形態によるアクティブマトリクス基板100の全体の模式的な平面図である。

[図8]アクティブマトリクス基板100の模式的な断面図である。

## 発明を実施するための形態

[0018]以下、図面を参照して、本発明の実施形態による、複数のメモリセルを有する半導体装置を説明する。

[0019]図1(a)および(b)に、本発明の実施形態による半導体装置が有するメモリセルの構成を模式的に示す。

[0020]図1(a)に示すメモリセルMC1は、活性層として酸化物半導体層を有するメモリトランジスタ10Mと、活性層として結晶質シリコン層を有し、メモリトランジスタ10Mに直列に接続された選択トランジスタ10Sとを有する。メモリセルMC1が有するトランジスタは、メモリトランジスタ10Mおよび選択トランジスタ10Sのみである。

[0021]図1(b)に示すメモリセルMC2は、活性層として酸化物半導体層を有するメモリトランジスタ10Mと、活性層として結晶質シリコン層を有し、メモリトランジスタ10Mに直列に接続された第1選択トランジスタ10S1と、活性層として結晶質シリコン層を有し、メモリトランジスタ10Mに直列に接続された第2選択トランジスタ10S2とをさらに有する。第1選択トランジスタ10S1と第2選択トランジスタ10S2とは並列に接続さ

れている。第1選択トランジスタ10S1は、例えば書き込み用の選択トランジスタであり、第2選択トランジスタ10S2は、例えば読み出し用の選択トランジスタである。本発明の実施形態による半導体装置は、例えば、複数のメモリセルMC1または複数のメモリセルMC2が、マトリクス状に配置された不揮発性記憶装置である（図6参照）。

[0022] 図1に示したメモリセルMC1およびMC2に供給される各電圧（Vdp、Vdr、Vss、Vgpm、Vgrm、Vgps1、Vgrs1、Vgps2、Vgrs2）およびメモリセルMC1およびMC2の動作については、図3および図4を参照して、後述する。各電圧を示す記号の下付き文字の内、「p」は書き込み時を表し、「r」は読み出し時を表し、「m」、「s1」、「s2」は、メモリセルMC2が有する3つのトランジスタを表す。なお、メモリセルMC1の選択トランジスタ10Sは、書き込み時にはメモリセルMC2の第1選択トランジスタ10S1として機能し、読み出し時にはメモリセルMC2の第2選択トランジスタ10S2として機能するので、第1選択トランジスタ10S1のゲートに供給される電圧は、Vgps1およびVgrs2と表記している。

[0023] 図2にメモリトランジスタ10Mおよび選択トランジスタ10Sの模式的な断面図を示す。ここでは、基板12上に形成されたメモリセルMC1を説明する。すなわち、ここで例示する半導体装置は、基板12と、基板12上に形成されたメモリトランジスタ10Mと、選択トランジスタ10Sとを備えている。各トランジスタは、薄膜トランジスタ（TFT）である。活性層として酸化物半導体層を有するTFTを酸化物半導体TFTと呼び、活性層として結晶質シリコン層を有するTFTを結晶質シリコンTFTと呼ぶことがある。

[0024] 基板12は、例えば、ガラス基板であり、基板12上に下地膜（不図示）を形成してもよい。下地膜を形成した場合、選択トランジスタ10Sおよびメモリトランジスタ10Mなどの回路要素は、下地膜上に形成される。下地膜は、特に限定しないが、無機絶縁膜であり、例えば、窒化珪素（SiNx

) 膜、酸化珪素(SiO<sub>x</sub>)膜、または、窒化珪素膜を下層、酸化珪素膜を上層とする積層膜である。

[0025] メモリトランジスタ10Mは、ゲート電極15Mと、酸化物半導体層17Mと、ゲート電極15Mと酸化物半導体層17Mとの間に配置されたゲート絶縁膜(第2の絶縁膜)14と、酸化物半導体層17Mに電気的に接続されたソース電極18sMおよびドレイン電極18dMとを有している。基板12の法線方向から見たとき、酸化物半導体層17Mの少なくとも一部は、ゲート絶縁膜(第1の絶縁層)14を介してゲート電極15Mと重なるように配置される。ソース電極18sMは酸化物半導体層17Mの一部と接し、ドレイン電極18dMは酸化物半導体層17Mの他の一部と接していてもよい。ゲート電極15Mは、酸化物半導体層17Mの基板12側に配置されており、メモリトランジスタ10Mは、ボトムゲート型TFTである。

[0026] 酸化物半導体層17Mのうちソース電極18sMと接する(または電気的に接続される)領域を「ソースコンタクト領域17sM」、ドレイン電極18dMと接する(または電気的に接続される)領域を「ドレインコンタクト領域17dM」と称する。基板12の法線方向から見たとき、酸化物半導体層17Mのうち、ゲート電極15Mとゲート絶縁膜14を介して重なり、かつ、ソースコンタクト領域17sMとドレインコンタクト領域17dMとの間に位置する領域がチャネル領域17cMとなる。ソース電極18sMとドレイン電極18dMとが酸化物半導体層17Mの上面と接する場合には、基板12の法線方向から見たとき、酸化物半導体層17Mのうちソース電極18sMとドレイン電極18dMとの間に位置する領域がチャネル領域17cMとなる。基板12の法線方向から見たとき、ソース電極18sMおよびドレイン電極18dMは、それぞれゲート電極15Mおよび酸化物半導体層17Mの両方と重なる部分を有している。

[0027] 酸化物半導体層17Mに含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半

導体、c軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。

- [0028] 酸化物半導体層17Mは、2層以上の積層構造を有していてもよい。酸化物半導体層17Mが積層構造を有する場合には、酸化物半導体層17Mは、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層17Mが上層と下層とを含む2層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてよい。
- [0029] 非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開2014-007399号公報に記載されている。参考のために、特開2014-007399号公報の開示内容の全てを本明細書に援用する。
- [0030] 酸化物半導体層17Mは、例えば、In、GaおよびZnのうち少なくとも1種の金属元素を含んでもよい。本実施形態では、酸化物半導体層17Mは、例えば、In-Ga-Zn-O系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、In-Ga-Zn-O系の半導体は、In（インジウム）、Ga（ガリウム）、Zn（亜鉛）の三元系酸化物であって、In、GaおよびZnの割合（組成比）は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。このような酸化物半導体層17Mは、In-Ga-Zn-O系の半導体を含む酸化物半導体膜から形成され得る。
- [0031] In-Ga-Zn-O系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質In-Ga-Zn-O系の半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系の半導体が好ましい。

- [0032] なお、結晶質 In-Ga-Zn-O系の半導体の結晶構造は、例えば、上述した特開2014-007399号公報、特開2012-134475号公報、特開2014-209727号公報などに開示されている。参考のために、特開2012-134475号公報および特開2014-209727号公報の開示内容の全てを本明細書に援用する。
- [0033] 酸化物半導体層17Mは、In-Ga-Zn-O系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばIn-Sn-Zn-O系半導体（例えばIn<sub>2</sub>O<sub>3</sub>-SnO<sub>2</sub>-ZnO；InSnZnO）を含んでもよい。In-Sn-Zn-O系半導体は、In（インジウム）、Sn（スズ）およびZn（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層17Mは、In-Al-Zn-O系半導体、In-Al-Sn-Zn-O系半導体、Zn-O系半導体、In-Zn-O系半導体、Zn-Ti-O系半導体、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO（酸化カドミウム）、Mg-Zn-O系半導体、In-Ga-Sn-O系半導体、In-Ga-O系半導体、Zr-In-Zn-O系半導体、Hf-In-Zn-O系半導体、Al-Ga-Zn-O系半導体、Ga-Zn-O系半導体などを含んでいてもよい。
- [0034] ドレイン電極18dMは、例えば、融点が1200°C以上の金属で形成されていることが好ましく、融点が1600°C以上の金属で形成されていることがさらに好ましい。このような金属としては、Ti（チタン、融点：1667°C）、Mo（モリブデン、融点：2623°C）、Cr（クロム、融点：1857°C）、W（タングステン、融点：3380°C）、Ta（タンタル、融点：2996°C）、またはその合金を例示することができる。なお、融点が1200°C以上の金属層の上に、融点が1200°C未満の金属層を積層してもよい。例えばAl（アルミニウム、融点：660°C）、Cu（銅、融点：1083°C）などを用いることができる。上記の金属層に代えて、上記の金属を主として含む金属窒化物層、金属シリサイド層などを用いることができる。ソース電極18sMは、ドレイン電極18dMと共通の導電膜から形

成されていてもよい。電極がこのような積層構造を有するメモリトランジスタは特許文献3に記載されている。

[0035] メモリトランジスタ10Mは、ドレイン電流IdSがゲート電圧Vgsに依存する状態（「半導体状態」という。）から、ドレイン電流IdSがゲート電圧Vgsに依存しない状態（「抵抗体状態」という。）に不可逆的に変化させられ得る不揮発性メモリ素子である。ドレイン電流IdSは、メモリトランジスタ10Mのソース電極18sMとドレイン電極18dMとの間（ソースードレイン間）を流れる電流であり、ゲート電圧Vgsは、ゲート電極15Mとソース電極18sMとの間（ゲートーソース間）の電圧である。

[0036] 上記の状態変化は、例えば、半導体状態（初期状態）のメモリトランジスタ10Mのソースードレイン間に所定の書き込み電圧Vdsを印加し、ゲートーソース間に所定のゲート電圧を印加することによって生じる。書き込み電圧Vdsの印加により、酸化物半導体層17Mのうちチャネルが形成される部分（チャネル領域）17cMに電流（書き込み電流）が流れ、ジュール熱が発生する。このジュール熱により、酸化物半導体層17Mのうちチャネル領域17cMが低抵抗化される。この結果、ゲート電圧Vgsに依存せずに、オーミックな抵抗特性を示す抵抗体状態となる。酸化物半導体の低抵抗化が生じる理由は現在解明中であるが、ジュール熱によって酸化物半導体中に含まれる酸素がチャネル領域17cMの外部に拡散することにより、チャネル領域17cM中の酸素欠損が増加してキャリア電子が生じるからと考えられる。なお、このような状態変化を生じ得るメモリトランジスタは、特許文献1～4に記載されている。

[0037] ここで例示するnチャネル型メモリトランジスタの場合、ドレイン電流IdSの流れる方向の上流側がドレイン、下流側がソースとなる。本明細書では、「ソース電極」は、活性層（ここでは酸化物半導体層17M）のソース側に電気的に接続された電極を指し、配線（ソース配線）の一部であってもよい。典型的には、「ソース電極」は、活性層のソース側に直接接するコンタクト部のみでなく、その近傍に位置する部分も含む。例えば、ソース配線

の一部が活性層に電気的に接続されている場合、「ソース電極」は、ソース配線のうちメモリトランジスタ形成領域に位置する部分を含む。あるいは、「ソース電極」は、ソース配線のうち活性層に接するコンタクト部から、他の素子または他の配線に接続されるまでの部分を含み得る。同様に、「ドレイン電極」は、活性層（ここでは酸化物半導体層 17 M）のドレイン側に電気的に接続された電極を指し、配線の一部であってもよい。「ドレイン電極」は、活性層のドレイン側に直接接するコンタクト部のみでなく、その近傍に位置する部分も含む。配線の一部が活性層のドレイン側に電気的に接続されている場合、「ドレイン電極」は、その配線のうちメモリトランジスタ形成領域内に位置する部分を含む。例えば、配線のうち活性層に接するコンタクト部から、他の素子または他の配線に接続されるまでの部分を含み得る。

[0038] 選択トランジスタ 10 S は、基板 12 上に形成された結晶質シリコン層（例えば低温ポリシリコン層）13 と、結晶質シリコン層 13 S を覆う第 1 の絶縁層 14 と、第 1 の絶縁層 14 上に設けられたゲート電極 15 S とを有している。図示するように、第 1 の絶縁層 14 は、メモリトランジスタ 10 M が形成される領域まで延設されており、メモリトランジスタ 10 M のゲート電極 15 M は、第 1 の絶縁層 14 上に、選択トランジスタ 10 S のゲート電極 15 S と同じ導電膜から形成されている。

[0039] 第 1 の絶縁層 14 のうち結晶質シリコン層 13 S とゲート電極 15 S の間に位置する部分は、選択トランジスタ 10 S のゲート絶縁膜として機能する。結晶質シリコン層 13 S は、チャネルが形成される領域（活性領域）13 c S と、活性領域の両側にそれぞれ位置するソース領域 13 s S およびドレイン領域 13 d S を有している。この例では、結晶質シリコン層 13 S のうち、第 1 の絶縁層 14 を介してゲート電極 15 S と重なる部分が活性領域 13 c S となる。選択トランジスタ 10 S は、また、ソース領域 13 s S およびドレイン領域 13 d S にそれぞれ接続されたソース電極 18 s S およびドレイン電極 18 d S を有している。ソース電極 18 s S およびドレイン電極 18 d S は、ゲート電極 15 S および結晶質シリコン層 13 S を覆う層

間絶縁膜（ここでは、第2の絶縁層16）上に設けられ、層間絶縁膜に形成されたコンタクトホール内で結晶質シリコン層13Sと接続されていてよい。このように、選択トランジスタ10Sは、トップゲート型のTFTである。図1（b）のメモリセルMC2が有する選択トランジスタ10S1および10S2は、それぞれ、選択トランジスタ10Sと同じ構造を有している。

[0040] ここで、「結晶質シリコン」は、多結晶シリコンの他、マイクロクリスタリンシリコン（ $\mu$ C-Si）など、少なくとも部分的に結晶化されたシリコンを含む。多結晶シリコンは、例えば、低温ポリシリコン（LTPS）である。低温ポリシリコンは、良く知られているように、基板上に堆積されたアモルファスシリコンにレーザー光を照射し、溶融結晶化すること（レーザーアニール）によって形成される。

[0041] 本発明の実施形態による半導体装置が有するメモリセルMC1は、選択トランジスタ10Sとして、結晶質シリコンTFTを用いている。本発明の実施形態による半導体装置が有するMC2は、2つの選択トランジスタ10S1および10S2の内、少なくとも書き込み用の選択トランジスタ（例えば、選択トランジスタ10S1）として、結晶質シリコンTFTを用いている。

[0042] 結晶質シリコンTFTの電流駆動能力（オン電流の大きさ）は、酸化物半導体TFTの電流駆動能力よりも約20倍大きい（例えば図5（b）参照）。したがって、書き込み時に選択トランジスタの活性層を構成する半導体（従来は、酸化物半導体）が劣化しない。また、書き込み用の選択トランジスタと読み出し用の選択トランジスタを用いる場合においては、書き込み用の選択トランジスタを大きくする必要がない。

[0043] 以下、図3および図4を参照して、本発明の実施形態による半導体装置が有するメモリセルMC2の動作を説明する。特許文献2に詳細に説明されているので、ここでは、典型的な動作例を説明する。

[0044] 図3（a）および（b）は、メモリセルMC2の等価回路図であり、（a

) は書き込み時、(b) は読み出し時を示している。トランジスタ Q<sub>m</sub> は、メモリトランジスタ 10M に対応し、トランジスタ Q1、Q2 は、それぞれ選択トランジスタ 10S1、10S2 に対応する。

[0045] 図 3 に示す様に、メモリセル MC2 は、メモリトランジスタ Q<sub>m</sub> と第 1 選択トランジスタ Q1 と第 2 選択トランジスタ Q2 とで構成されている。第 1 選択トランジスタ Q1 と第 2 選択トランジスタ Q2 とは並列に接続されている。トランジスタ Q<sub>m</sub>、Q1 および Q2 は、いずれも n チャネル型の (TFT) である。メモリセル MC2 は、3 つのノード N0、N1、N2 と 3 つの制御ノード NC0、NC1 および NC2 と、1 つの内部ノード N3 を備えている。メモリトランジスタ Q<sub>m</sub> のソースと、第 1 選択トランジスタ Q1 および第 2 選択トランジスタ Q2 の各ドレインが相互に接続され内部ノード N3 を形成している。メモリトランジスタ Q<sub>m</sub> のドレインがノード N0 を、第 1 選択トランジスタ Q1 のソースがノード N1 を、第 2 選択トランジスタ Q2 のソースがノード N2 を、それぞれ形成している。また、トランジスタ Q<sub>m</sub>、Q1 および Q2 の各ゲートが、制御ノード NC0、NC1、NC2 を順に形成している。

[0046] 第 1 選択トランジスタ Q1 は、書き込み動作の対象となるメモリセル MC2 を選択する選択トランジスタとして、書き込み動作時にオン状態となり、読み出し動作時にはオフ状態となる。一方、第 2 選択トランジスタ Q2 は、読み出し動作の対象となるメモリセル MC2 を選択する選択トランジスタとして、読み出し動作時にオン状態となり、書き込み動作時にはオフ状態となる。

[0047] トランジスタ Q<sub>m</sub> は、その製造後の初期状態では、ソース電極、ドレイン電極、ゲート電極の電圧印加状態に応じたトランジスタ動作を行うことできる半導体状態を示すが、ソース電極とドレイン電極の間に所定値以上の電流密度の電流を流すことにより、チャネル領域に発生するジュール熱により、導電体としてのオーミックな導電特性（抵抗特性）を示し、トランジスタとしての電流制御性が失われる抵抗体状態に変化する。

- [0048] ここで、メモリトランジスタQmの状態を半導体状態から抵抗体状態へ遷移させる動作を書き込み動作とし、メモリトランジスタQmの状態が半導体状態と抵抗体状態の何れであるかを判別する動作を読み出し動作という。
- [0049] また、以下の説明において、半導体状態にあるトランジスタQmのオン状態およびオフ状態は、ゲート－ソース間電圧によって制御され、オン状態は、ドレイン－ソース間の導通状態（印加電圧に応じた電流が流れる状態）を、オフ状態は、ドレイン－ソース間の非導通状態（印加電圧に応じた電流が流れない状態）を、それぞれ意味する。なお、オン状態であっても、ドレイン－ソース間に電圧が印加されなければ電流は流れない。また、オフ状態であっても、ドレイン－ソース間に、オン状態で流れる電流より、例えば数桁以上小さな微小電流が流れることは許容される。
- [0050] 次に、単体のメモリトランジスタQmに対する書き込み動作について説明する。以下の説明では、書き込み時にメモリトランジスタQmのソース（内部ノードN3）に印加される電圧をVs p、メモリトランジスタQmのドレイン（ノードN0）に印加される電圧をVd p、メモリトランジスタQmのゲート（制御ノードNCO）に印加される電圧をVg d pとし、Qmのソースに印加されVs pとして所定の基準電圧Vs sを印加する場合を説明する。
- [0051] 図4に、メモリトランジスタQmの各端子に印加される電圧Vd p、Vg p、Vs pの電圧波形の一例を、4パターンに分けて模式的に示す。書き込みドレイン電圧Vd pの印加期間と、書き込みゲート電圧Vg pの印加期間の重複する期間を書き込み期間Tp pとする。
- [0052] 上記4パターンの何れであっても、メモリトランジスタQmのドレイン－ソース間には、電圧Vds p (=Vd p - Vs p) が印加され、メモリトランジスタQmのゲート－ソース間には、電圧Vgs p (=Vg p - Vs p) が印加され、半導体状態のメモリトランジスタQmはオン状態となり、書き込み期間Tp pにおいて、ドレイン－ソース間には、書き込み電流Id s pが流れる。

- [0053] メモリトランジスタQmのドレイン－ソース間に書き込み電流Idspが流れると、ドレイン－ソース間の電圧Vdsp(=Vdp-Vsp)との積で表される書き込み電力Pw(=Vdsp×Idsp)が、酸化物半導体層17Mのチャネル領域17cMで消費され、書き込み電力Pwに応じたジューール熱が発生し、チャネル領域17cMが加熱される。その結果、チャネル領域17cMの組成変化が誘起され、メモリトランジスタQmは半導体状態から抵抗体状態に変化する。
- [0054] なお、上記書き込み電力Pwは、チャネル領域17cMの温度が、例えば、200°C以上900°C以下となるように設定される。200°C以上900°C以下の範囲内であれば、チャネル領域17cMがジューール熱で溶断されることが無く、また、酸化物半導体層17Mを構成する元素のエレクトロマイグレーションにより断線することも無く、酸化物半導体層17Mの化学組成比が変化する。書き込み電流Idspは、例えば、チャネル幅W当たりの電流密度が20～1000μA/μmの範囲になるように、チャネル領域に流れる電流密度に応じて設定される。また、書き込み期間Tpは、例えば、10μ秒～500m秒の範囲で、上記条件を満たすように設定される。
- [0055] さらに、予め基板温度を上昇させた状態で書き込み電圧Vdspを印加することで、温度上昇に必要な電力を削減でき、書き込みに必要な温度への到達速度を速くして、より高速に書き込みを行うことができる。また、より低電圧の書き込み電圧で書き込みを行うことができる。
- [0056] 次に、単体のメモリトランジスタQmに対する読み出し動作について説明する。以下の説明では、Qmのソースに印加されVspとして所定の基準電圧Vsrを印加し、メモリトランジスタQmのドレイン（ノードNO）に所定の読み出しドレイン電圧Vdrを印加し、メモリトランジスタQmのゲート（制御ノードNCO）に所定の読み出しゲート電圧Vgrを印加する。これにより、メモリトランジスタQmのドレイン－ソース間には、電圧Vdsr(=Vdr-Vsr)が印加され、メモリトランジスタQmのゲート－ソース間には、電圧Vgsr(=Vgr-Vsr)が印加される。ここで、電

圧 $V_{g s r}$  ( $= V_{g r} - V_{s r}$ ) を、メモリトランジスタ $Q_m$ が書き込み動作前の半導体状態における閾値電圧 $V_{t h m}$ より低電圧となるように設定する。この結果、メモリトランジスタ $Q_m$ が半導体状態の場合、メモリトランジスタ $Q_m$ はオフ状態となり、ドレインーソース間には、電圧 $V_{d s r}$  ( $= V_{d r} - V_{s r}$ ) が印加されても読み出し電流 $I_{d s r}$ は流れないか、流れても非常に微小な値となる。これに対して、メモリトランジスタ $Q_m$ が抵抗体状態の場合、メモリトランジスタ $Q_m$ のドレインーソース間の電流電圧特性は、読み出しゲート電圧 $V_{g r}$ に拘わらず、オーミックな抵抗特性を呈するため、ドレインーソース間には、電圧 $V_{d s r}$  ( $= V_{d r} - V_{s r}$ ) と抵抗特性に応じた読み出し電流 $I_{d s r}$ が流れる。したがって、メモリトランジスタ $Q_m$ のドレインーソース間に流れる読み出し電流 $I_{d s r}$ の有無あるいは大小を検知することで、メモリトランジスタ $Q_m$ が半導体状態と抵抗体状態の何れであるかを容易に判別することができる。

[0057] 以上のようにメモリトランジスタ $Q_m$ に対して書き込み動作および読み出し動作を行うことで、メモリトランジスタ $Q_m$ は、例えば半導体状態と抵抗体状態に論理値「0」と「1」をそれぞれ割り当て、2値情報を不揮発に記憶するメモリ素子としての利用が可能になる。

[0058] 図3 (a) に、書き込み動作時におけるメモリセル $M C_2$ に対する第1の電圧印加状態を示す。第1の電圧印加状態は、メモリトランジスタ $Q_m$ のドレイン（ノード $N O$ ）に書き込みドレイン電圧 $V_{d p}$ が印加され、メモリトランジスタ $Q_m$ のゲート（制御ノード $N C O$ ）に書き込みゲート電圧 $V_{g p}$ が印加され、第1および第2選択トランジスタ $Q_1$ 、 $Q_2$ のソース（ノード $N 1$ 、 $N 2$ ）に基準電圧 $V_{s s}$ が印加され、第1選択トランジスタのゲート（制御ノード $N C 1$ ）に書き込みゲート電圧 $V_{g p s 1}$ が印加され、第2選択トランジスタのゲート（制御ノード $N C 2$ ）に読み出しゲート電圧 $V_{g p s 2}$ が印加され、メモリトランジスタ $Q_m$ のソース（内部ノード $N 3$ ）が電圧 $V_{n 3}$ になっている状態を示している。ここで、基準電圧 $V_{s s}$ を接地電圧(0V)とし、 $V_{d p} > V_{n 3} > 0V$ 、 $V_{g p m} > V_{n 3} + V_{t h m}$ 、

$V_{g p s 1} > V_{t h 1}$ 、 $V_{g p s 2} < V_{t h 2}$ とする。なお、 $V_{t h m}$ はメモリトランジスタの閾値電圧であり、 $V_{t h 1}$ は第1選択トランジスタQ1の閾値電圧であり、 $V_{t h 2}$ は第2選択トランジスタQ2の閾値電圧である。

[0059] メモリセルMC2に対する書き込み動作時の第2選択トランジスタQ2のゲート（制御ノードNC2）には、閾値電圧 $V_{t h 2}$ より低電圧の読み出しゲート電圧 $V_{g p s 2}$ が印加されるため、オフ状態に制御される。例えば、 $V_{t h 2} > 0\text{V}$ の場合、 $V_{g p s 2} = V_{s s}$  ( $0\text{V}$ ) とする。この結果、第2選択トランジスタQ2のドレインーソース間には、書き込み動作中に電流が流れることがないため、当該電流に起因するトランジスタ特性の劣化が生じず、当該特性劣化が、読み出し動作に与える影響を未然に回避することができる。

[0060] なお、上記トランジスタ特性の劣化は、第2選択トランジスタQ2のドレインーソース間に電流を流さないことで回避できるので、例えば、第2選択トランジスタQ2がオン状態でも、第2選択トランジスタQ2のソース（ノードN2）に基準電圧 $V_{s s}$ （接地電圧）を印加せずにフローティング状態とすることでも、ドレインーソース間に電流を流さないようにでき、同様の効果を奏し得る。但し、書き込み動作時に第2選択トランジスタQ2をオフ状態に制御することで、ノードN2を任意の電圧印加状態にでき、例えば、ノードN1と同電位にすることができ、さらに、当該ノードN1、N2を短絡して1つのノードとすることも可能となる。さらに、複数のメモリセルMC2を用いてメモリセルアレイを構成する場合に、ノードN2を共通の信号線に接続する回路構成を採用しても、書き込み動作時に第2選択トランジスタQ2をオフ状態に制御することで、書き込み動作の対象となる選択メモリセルと書き込み動作の対象でない非選択メモリセルの各内部ノードN3間が、それぞれのオフ状態の第2選択トランジスタQ2によって非導通となるので、非選択メモリセルのメモリトランジスタQmが誤書き込みされることを回避できる。

- [0061] 図3（b）に、読み出し動作時におけるメモリセルMC 2に対する第2の電圧印加状態を示す。第2の電圧印加状態は、メモリトランジスタQ mのドレイン（ノードN 0）に読み出しドレイン電圧V d rが印加され、メモリトランジスタQ mのゲート（制御ノードN C 0）に読み出しゲート電圧V g r mが印加され、第1および第2選択トランジスタQ 1、Q 2のソース（ノードN 1、N 2）に基準電圧V s sが印加され、第1選択トランジスタのゲート（制御ノードN C 1）に読み出しゲート電圧V g r s 1が印加され、第2選択トランジスタのゲート（制御ノードN C 2）に読み出しゲート電圧V g r s 2が印加され、メモリトランジスタQ mのソース（内部ノードN 3）が電圧V n 3になっている状態を示している。ここで、基準電圧V s sを接地電圧（0 V）とし、 $V d r > V n 3 \geq 0 V$ 、 $V g r m < V n 3 + V t h m$ 、 $V g r s 1 < V t h 1$ 、 $V g r s 2 > V t h 2$ とする。
- [0062] 第2の電圧印加状態下では、単体のメモリトランジスタQ mに対する読み出し動作と同様に、メモリトランジスタQ mが半導体状態の場合、メモリトランジスタQ mはオフ状態となり、抵抗体状態の場合、メモリトランジスタQ mのドレイン－ソース間の電流電圧特性は、読み出しゲート電圧V g r mに拘わらず、オーミックな抵抗特性を呈する。上述したように、第1選択トランジスタQ 1はオフ状態であり、第2選択トランジスタはオン状態である。第1および第2選択トランジスタのオンオフは、書き込み動作時と逆転している。
- [0063] 以上の結果、メモリトランジスタQ mが半導体状態でオフ状態の場合は、メモリセルMC 2の内部ノードN 3の電圧V n 3は、オン状態の第2選択トランジスタQ 2によって、基準電圧V s sとなり、ノードN 0とノードN 2間に読み出し電流I d s rは流れない。一方、メモリトランジスタQ mが抵抗体状態で抵抗特性を示す場合は、抵抗体状態の抵抗値をR mとすると、メモリトランジスタQ mには、 $I d s r = (V d r - V n 3) / R m$ で与えられる読み出し電流I d s rが流れる。また、第2選択トランジスタQ 2のドレイン－ソース間にも、上記の読み出し電流I d s rと同じ電流が流れる

。

[0064] 以上より、メモリトランジスタQ<sub>m</sub>が半導体状態でオフ状態の場合は、読み出し電流I<sub>d s r</sub>は流れず、内部ノードN<sub>3</sub>の電圧V<sub>n 3</sub>は基準電圧V<sub>s s</sub>となり、メモリトランジスタQ<sub>m</sub>が抵抗体状態で抵抗特性を示す場合は、読み出し電流I<sub>d s r</sub>が流れ、内部ノードN<sub>3</sub>の電圧V<sub>n 3</sub>は、読み出しどれイン電圧V<sub>d r</sub>からメモリトランジスタQ<sub>m</sub>での電圧降下(I<sub>d s r</sub> × R<sub>m</sub>)を引いた電圧となる。したがって、例えば、ノードN<sub>0</sub>において、読み出し電流I<sub>d s r</sub>の電流値を検知することで、あるいは、内部ノードN<sub>3</sub>の電圧を検知することで、メモリトランジスタQ<sub>m</sub>が半導体状態と抵抗体状態の何れであるかを判別することができる。図1(a)および(b)には、内部ノードN<sub>3</sub>の電圧を検出する例(V<sub>out</sub>)を示している。

[0065] 従来のように、第1選択トランジスタ(書き込み用の選択トランジスタ)Q<sub>1</sub>に酸化物半導体TFTを用いると、メモリトランジスタQ<sub>m</sub>への書き込み時に、第1選択トランジスタQ<sub>1</sub>に書き込み電流I<sub>d s p</sub>が流れ、酸化物半導体のセルフヒーティング劣化現象によって、酸化物半導体TFTの閾値電圧の上昇、および、それに伴うオン電流の低下が発生することがある。例えば、図5(a)に示す様に、書き込みによって閾値電圧が約10V程度シフトする。書き込み性能を保証するためには、書き込みが終了するまでは、書き込み電流を低下(律速)させない必要がある。

[0066] 例えば、図5(a)で示される特性を有するTFTの書き込みに必要な電流が100μAとすると、書き込み前にはV<sub>gs</sub>=20Vで100μA以上の電流が得られるのに対し、書き込み後にはV<sub>gs</sub>=20Vでは20μA程度の電流しか得られない。書き込みが終了するまで100μA以上の電流が得られるようにするために、書き込み後(劣化後)の電流能力を5倍以上にする必要があるので、TFTのチャネル幅Wを5倍以上にする必要がある。そうすると、第1選択トランジスタQ<sub>1</sub>のチャネル幅Wの大きさは、メモリトランジスタQ<sub>m</sub>のチャネル幅Wの5倍以上であることが好ましいことになる。

[0067] 本発明の実施形態による半導体装置は、少なくとも書き込み用の第1選択

トランジスタQ1に結晶質シリコンTFT（例えば、多結晶シリコンTFT）を用いている。多結晶シリコンTFTは、図5（b）に示すグラフから分かるように、酸化物半導体TFTよりも、電流駆動能力（ $I_d$ の大きさ）が約20倍以上ある。したがって、第1選択トランジスタQ1のチャネル幅WをメモリトランジスタQmのチャネル幅Wと同程度としても、十分な電流駆動能力を得られる。また、結晶質シリコンTFTは、チャネル領域を流れる電流による劣化も生じない。

- [0068] 選択トランジスタとして結晶質シリコンTFTを用いると、メモリセルMC2のように選択トランジスタを書き込み用と読み出し用との2つを設ける必要がなく、図1（a）に示したメモリセルMC1のように1つの選択トランジスタ10Sで、書き込み用の選択トランジスタと読み出し用選択トランジスタとを兼用できる。
- [0069] 本発明の実施形態による半導体装置は、例えば、上記のメモリセルを複数個マトリクス状に配置された不揮発性記憶装置である。
- [0070] 図6に本発明の実施形態による不揮発性記憶装置120の回路ブロック図を示す。
- [0071] 不揮発性記憶装置120は、メモリセルアレイ121、制御回路122、電圧発生回路123、ビット線デコーダ124、ワード線デコーダ125、メモリゲート制御回路126、および、センスアンプ回路127を備える。
- [0072] メモリセルアレイ121は、マトリクス状に配置された複数のメモリセルMC2を有している。メモリセルアレイ121は、メモリセルMC2を列方向にm個、行方向にn個、それぞれ配列して構成され、さらに、行方向に延伸するm本のメモリゲート線MGL1～MGLm（第1制御線に相当）、行方向に延伸するm本の第1ワード線WPL1～WPLm（第2制御線に相当）、行方向に延伸するm本の第2ワード線WRl1～WRl m（第3制御線に相当）、列方向に延伸するn本のビット線BL1～BLn（データ信号線に相当）、および、基準電圧線VSLを備える。なお、mおよびnはそれぞれ2以上の整数である。

- [0073] メモリゲート線MGL<sub>1</sub>～MGL<sub>m</sub>のそれぞれは、対応する行に配置されたn個のメモリセルMC<sub>2</sub>のメモリトランジスタQ<sub>m</sub>の各ゲート（制御ノードNCO）に共通に接続する。第1ワード線WPL<sub>1</sub>～WPL<sub>m</sub>のそれぞれは、対応する行に配置されたn個のメモリセルMC<sub>2</sub>の第1選択トランジスタQ<sub>1</sub>の各ゲート（制御ノードNC1）に共通に接続する。第2ワード線WR<sub>L</sub><sub>1</sub>～WR<sub>L</sub><sub>m</sub>のそれぞれは、対応する行に配置されたn個のメモリセルMC<sub>2</sub>の第2選択トランジスタQ<sub>2</sub>の各ゲート（制御ノードNC2）に共通に接続する。ビット線BL<sub>1</sub>～BL<sub>n</sub>のそれぞれは、対応する列に配置されたm個のメモリセルMC<sub>2</sub>のメモリトランジスタQ<sub>m</sub>の各ドレイン（ノードNO）に共通に接続する。基準電圧線VSLは、全てのメモリセルMC<sub>2</sub>の第1および第2選択トランジスタQ<sub>1</sub>、Q<sub>2</sub>の各ソース（ノードN1、N2）に共通に接続する。本実施形態では、基準電圧線VSLには、基準電圧Vss（例えば、接地電圧（0V））が、書き込み動作および読み出し動作を通じて常時供給される。
- [0074] メモリセルアレイ121は、上述した第1の電圧印加状態での書き込みと、第2の電圧印加状態での読み出しとを行うことができる。すなわち、第1および第2の電圧印加状態において、各動作の対象となっているメモリセルMC<sub>2</sub>のメモリトランジスタQ<sub>m</sub>のドレイン（ノードNO）に接続されているビット線BL（ビット線BL<sub>1</sub>～BL<sub>n</sub>の総称）に、書き込みドレイン電圧Vdpあるいは読み出しドレイン電圧Vdrを印加することによって、書き込みまたは読み出しを行うことができる。
- [0075] 制御回路122は、メモリセルアレイ121内のメモリセルMC<sub>2</sub>の書き込み動作および読み出し動作の制御を行う。具体的には、制御回路122はアドレス線（図示せず）から入力されたアドレス信号、データ線から入力されたデータ入力、制御信号線から入力された制御入力信号に基づいて、電圧発生回路123、ビット線デコーダ124、ワード線デコーダ125、メモリゲート制御回路126、および、センスアンプ回路127を制御する。
- [0076] 電圧発生回路123は、書き込み動作および読み出し動作において、動作

対象のメモリセルMC 2を選択するために必要な選択ゲート電圧、および、動作対象としない非選択のメモリセルMC 2に印加するための非選択ゲート電圧を発生し、ワード線デコーダ125とメモリゲート制御回路26に供給する。また、動作対象として選択されたメモリセルMC 2の書き込みおよび読み出しに必要なビット線電圧を発生し、ビット線デコーダ124に供給する。

[0077] 選択ゲート電圧は、図3(a)を参照して上述した書き込み動作時のゲート電圧V<sub>gpm</sub>、V<sub>gps1</sub>、V<sub>gps2</sub>、および、図3(b)を参照して上述した読み出し動作時のゲート電圧V<sub>grm</sub>、V<sub>grs1</sub>、V<sub>grs2</sub>が相当する。また、ビット線電圧は、第1実施形態で説明した書き込み動作時の書き込みドレイン電圧V<sub>d<sub>p</sub></sub>、および、読み出し動作時の読み出しドレイン電圧V<sub>d<sub>r</sub></sub>が相当する。

[0078] 各制御ノードNC0～NC2に印加する書き込み動作時の非選択ゲート電圧は、各制御ノードNC0～NC2に印加する読み出し動作時の選択ゲート電圧V<sub>grm</sub>、V<sub>grs1</sub>、V<sub>grs2</sub>をそのまま流用することができる。制御ノードNC0に印加する読み出し動作時の非選択ゲート電圧は、制御ノードNC0に印加する読み出し動作時の選択ゲート電圧V<sub>grm</sub>をそのまま使用できる。つまり、読み出し動作時には、全ての制御ノードNC0に同じ読み出しゲート電圧V<sub>grm</sub>が印加される。制御ノードNC1、NC2に印加する読み出し動作時の非選択ゲート電圧は、制御ノードNC1、NC2に印加する書き込み動作時の選択ゲート電圧V<sub>gps1</sub>、V<sub>gps2</sub>をそのまま流用することができる。なお、書き込み動作時においても、全ての制御ノードNC0に同じ書き込みゲート電圧V<sub>gpm</sub>を印加するようにしても構わない。

[0079] ビット線デコーダ124は、書き込み動作時および読み出し動作時において、動作対象のメモリセルMC 2のアドレスが指定されると、当該アドレスに対応する1本または複数本のビット線BLを選択し、選択されたビット線BLに書き込みドレイン電圧V<sub>d<sub>p</sub></sub>または読み出しドレイン電圧V<sub>d<sub>r</sub></sub>を印

加する。なお、非選択のビット線B<sub>L</sub>には、非選択ビット線電圧（例えば、基準電圧V<sub>SS</sub>）を印加する。

[0080] ワード線デコーダ125は、書き込み動作時および読み出し動作時において、各動作対象のメモリセルのアドレスが指定されると、動作の種類に応じて、当該アドレスに対応する書き込み動作用の第1ワード線WP<sub>L</sub>、および、読み出し動作用の第2ワード線WR<sub>L</sub>の選択および非選択を行う。具体的には、書き込み動作時には、選択された1本の第1ワード線WP<sub>L</sub>に、選択第1ワード線電圧として、上述の書き込みゲート電圧V<sub>g\_ps1</sub>を印加し、残りの(m-1)本の非選択の第1ワード線WP<sub>L</sub>に、非選択第1ワード線電圧として、上述の読み出しゲート電圧V<sub>g\_rs1</sub>を印加し、全ての第2ワード線WR<sub>L</sub>に、非選択第2ワード線電圧として、上述の書き込みゲート電圧V<sub>g\_ps2</sub>を印加する。また、読み出し動作時には、選択された1本の第2ワード線WR<sub>L</sub>に、選択第2ワード線電圧として、上述の読み出しゲート電圧V<sub>g\_rs2</sub>を印加し、残りの(m-1)本の非選択の第2ワード線WR<sub>L</sub>に、非選択第2ワード線電圧として、上述の書き込みゲート電圧V<sub>g\_ps2</sub>を印加し、全ての第1ワード線WP<sub>L</sub>に、非選択第1ワード線電圧として、上述の読み出しゲート電圧V<sub>g\_rs1</sub>を印加する。

[0081] メモリゲート制御回路126は、書き込み動作時において、書き込み動作対象のメモリセルのアドレスが指定されると、当該アドレスに対応する1本のメモリゲート線MG<sub>L</sub>を選択し、選択されたメモリゲート線MG<sub>L</sub>に、選択メモリゲート線電圧として、上述の書き込みゲート電圧V<sub>g\_pm</sub>を印加し、残りの(m-1)本の非選択のメモリゲート線MG<sub>L</sub>に、非選択メモリゲート線電圧として、上述の読み出しゲート電圧V<sub>g\_rm</sub>を印加する。なお、書き込み動作時に、全てのメモリゲート線MG<sub>L</sub>に対して、上述の書き込みゲート電圧V<sub>g\_pm</sub>を印加してもよい。また、メモリゲート制御回路126は、読み出し動作時において、全てのメモリゲート線MG<sub>L</sub>に対して、上述の読み出しゲート電圧V<sub>g\_rm</sub>を印加する。

[0082] センスアンプ回路127は、ビット線デコーダ124を介して、選択され

たビット線B<sub>L</sub>から選択されたメモリセルMC<sub>2</sub>に流れる読み出し電流I<sub>d<sub>s</sub>r</sub>を検知して、選択されたメモリセルMC<sub>2</sub>のメモリトランジスタQ<sub>m</sub>が半導体状態と抵抗体状態の何れであるかを判別する。センスアンプ回路127は、選択されるビット線B<sub>L</sub>の本数と同数のセンスアンプを備えて構成される。なお、センスアンプ回路127を構成するセンスアンプは、読み出し電流I<sub>d<sub>s</sub>r</sub>を直接検知する電流センス式のセンスアンプではなく、読み出し電流I<sub>d<sub>s</sub>r</sub>に応じて変化するビット線B<sub>L</sub>またはビット線デコーダ124等の読み出し電流I<sub>d<sub>s</sub>r</sub>の電流経路上のノード電圧を検知する電圧センス式のセンスアンプであってもよい。さらに、センスアンプ回路127は、ビット線デコーダ124を介して選択されたビット線B<sub>L</sub>と接続される回路構成に代えて、基準電圧線V<sub>S<sub>L</sub></sub>を列毎に独立して設け、当該列単位の基準電圧線V<sub>S<sub>L</sub></sub>に接続される回路構成であってもよい。

- [0083] 図6に示す回路構成によって、書き込み動作時には、選択されたメモリセルMC<sub>2</sub>が、第1の電圧印加状態となり、当該メモリセルMC<sub>2</sub>内のメモリトランジスタQ<sub>1</sub>が半導体状態から抵抗体状態に遷移する。非選択行のメモリセルMC<sub>2</sub>は、第1選択トランジスタQ<sub>1</sub>のゲートに非選択第1ワード線電圧である読み出しゲート電圧V<sub>g<sub>r</sub>s<sub>1</sub></sub>（V<sub>g<sub>r</sub>s<sub>1</sub></sub> < V<sub>t<sub>h</sub>1</sub>、または、V<sub>g<sub>r</sub>s<sub>1</sub></sub> < V<sub>n<sub>3</sub></sub> + V<sub>t<sub>h</sub>1</sub>）が印加され、第2選択トランジスタQ<sub>2</sub>のゲートに非選択第2ワード線電圧である読み出しゲート電圧V<sub>g<sub>p</sub>s<sub>2</sub></sub>（V<sub>g<sub>p</sub>s<sub>2</sub></sub> < V<sub>t<sub>h</sub>2</sub>、または、V<sub>g<sub>p</sub>s<sub>2</sub></sub> < V<sub>n<sub>3</sub></sub> + V<sub>t<sub>h</sub>2</sub>）が印加され、第1および第2選択トランジスタQ<sub>1</sub>、Q<sub>2</sub>の両方がオフ状態となり、メモリトランジスタQ<sub>1</sub>には書き込み電流I<sub>d<sub>s</sub>p</sub>が流れず、メモリトランジスタQ<sub>1</sub>の半導体状態または抵抗体状態が、そのまま維持される。さらに、非選択列のメモリセルMC<sub>2</sub>は、非選択のビット線B<sub>L</sub>に基準電圧線V<sub>S<sub>L</sub></sub>と同じ基準電圧V<sub>s<sub>s</sub></sub>が印加されるため、選択行であってもメモリトランジスタQ<sub>1</sub>には書き込み電流I<sub>d<sub>s</sub>p</sub>が流れず、メモリトランジスタQ<sub>1</sub>の半導体状態または抵抗体状態が、そのまま維持される。

- [0084] さらに、図6に示す回路構成によって、読み出し動作時には、選択された

メモリセルMC 2が、第2の電圧印加状態となり、当該メモリセルMC 2内のメモリトランジスタQ 1が半導体状態であれば、選択されたビット線BLからメモリセルMC 2に読み出し電流 $I_{dsr}$ が流れず、抵抗体状態であれば、選択されたビット線BLからメモリセルMC 2に読み出し電流 $I_{dsr}$ が流れる。非選択行のメモリセルMC 2は、第1選択トランジスタQ 1のゲートに非選択第1ワード線電圧である読み出しゲート電圧 $V_{grs1}$  ( $V_{grs1} < V_{th1}$ 、または、 $V_{grs1} < V_{n3} + V_{th1}$ ) が印加され、第2選択トランジスタQ 2のゲートに非選択第2ワード線電圧である読み出しゲート電圧 $V_{gps2}$  ( $V_{gps2} < V_{th2}$ 、または、 $V_{gps2} < V_{n3} + V_{th2}$ ) が印加され、第1および第2選択トランジスタQ 1、Q 2の両方がオフ状態となり、メモリトランジスタQ 1の状態に関係なく、選択されたビット線BLから非選択行のメモリセルMC 2を介して読み出し電流 $I_{dsr}$ が流れることはない。さらに、非選択列のメモリセルMC 2は、非選択のビット線BLに基準電圧線VSLと同じ基準電圧Vssが印加されるため、選択行であってもメモリトランジスタQ 1には読み出し電流 $I_{dsr}$ が流れない。また、本実施形態では、非選択のビット線BLに仮に何らかの電流が流れたとしても、非選択のビット線BLとセンスアンプ回路127間が分離されているため、非選択のビット線BLに流れる電流がセンスアンプ回路127で検知されることはない。

[0085] なお、制御回路122、電圧発生回路123、ビット線デコーダ124、ワード線デコーダ125、メモリゲート制御回路126、および、センスアンプ回路127の詳細な回路構成、デバイス構造、並びに、製造方法については、公知の回路構成を用いて実現可能であり、公知の半導体製造技術を用いて作製が可能である。

[0086] 不揮発性記憶装置120は、メモリセルMC 2が低電流・低電圧で書き込みが可能であることにより、低消費電力であり、小型化が容易である。もちろん、メモリセルMC 2に代えて、図1(a)に示したメモリセルMC 1を用いて不揮発性記憶装置を構成することができる。

- [0087] 本発明の実施形態による半導体装置は、例えば、アクティブマトリクス基板である。アクティブマトリクス基板は、例えば、液晶表示パネルまたは有機EL表示パネルに用いられる。図7および図8を参照して、液晶表示パネルに用いられるアクティブマトリクス基板100を説明する。
- [0088] アクティブマトリクス基板100は、例えば、特開2010-3910号公報に開示されているように、画素用TFTとして酸化物半導体TFTを用い、回路用TFTとして結晶質シリコンTFTを備えている。In-Ga-Zn-O系半導体層を有するTFTは、高い移動度(a-Si TFTに比べ20倍超)および低いリーク電流(a-Si TFTに比べ100分の1未満)を有しているので、画素TFT(画素に設けられるTFT)として好適に用いられる。回路用TFTには、酸化物半導体TFTよりもさらに高い移動度を有する結晶質シリコンTFTを用いる。
- [0089] 図7に本発明の実施形態によるアクティブマトリクス基板100(以下、「TFT基板100」という。)の全体の模式的な平面図を示す。図8にTFT基板100の模式的な断面図を示す。
- [0090] TFT基板100は、図7に示す様に、複数の画素を含む表示領域102と、表示領域102以外の領域(非表示領域)とを有している。非表示領域は、駆動回路が設けられる駆動回路形成領域101を含んでいる。駆動回路形成領域101には、例えばゲートドライバ回路140、ソースドライバ回路150、検査回路170が設けられている。ゲートドライバ回路140およびソースドライバ回路150には、それぞれ不揮発性記憶装置142および152が接続されている。不揮発性記憶装置142には、ゲートドライバ回路140の冗長救済情報等のゲートドライバ回路140の駆動に必要な構成パラメータの情報が格納されている。不揮発性記憶装置152には、例えば、ソースドライバ回路150の冗長救済情報等のソースドライバ回路150の駆動に必要な構成パラメータの情報が格納されている。不揮発性記憶装置142および152は、上述の実施形態による不揮発性記憶装置である。

- [0091] 表示領域 102 には、行方向に延びる複数のゲートバスライン（図示せず）と、列方向に延びる複数のソースバスライン S とが形成されている。図示していないが、各画素は、例えばゲートバスラインおよびソースバスライン S で規定されている。ゲートバスラインは、それぞれ、ゲートドライバ回路 140 の各端子に接続されており、ソースバスライン S は、ソースドライバ回路 150 の各端子に接続されている。なお、ゲートドライバ回路 140 だけを TFT 基板 100 にモノリシックに形成し、ソースドライバ回路 150 として、ドライバ IC を実装してもよい。
- [0092] TFT 基板 100 は、図 8 に示すように、駆動回路形成領域 101 には回路用 TFT として第 1 TFT 10A が形成されており、表示領域 102 の各画素には画素用 TFT として第 2 TFT 10B が形成されている。
- [0093] TFT 基板 100 は、基板 12 と、基板 12 上に形成された第 1 TFT 10A および第 2 TFT 10B とを備えている。基板 12 は、例えば、ガラス基板であり、基板 12 上に下地膜（不図示）を形成してもよい。下地膜を形成した場合、第 1 TFT 10A および第 2 TFT 10B などの回路要素は、下地膜上に形成される。下地膜は、特に限定しないが、無機絶縁膜であり、例えば、窒化珪素（SiNx）膜、酸化珪素（SiOx）膜、または、窒化珪素膜を下層、酸化珪素膜を上層とする積層膜である。
- [0094] 第 1 TFT 10A は、結晶質シリコンを主として含む活性領域を有している。第 2 TFT 10B は、酸化物半導体を主として含む活性領域を有している。第 1 TFT 10A および第 2 TFT 10B は、基板 12 上に一体的に形成されている。
- [0095] 不揮発性記憶装置 142 および 152 は、図 2 に示したメモリトランジスタ 10M および選択トランジスタ 10S を有する。酸化物半導体層 17M を有するメモリトランジスタ 10M は、酸化物半導体層 17B を有する画素 TFT としての第 2 TFT 10B と同一のプロセスで形成される。また、結晶質シリコン層 13S を有する選択トランジスタ 10S は、結晶質シリコン層 13A を有する回路 TFT としての第 1 TFT 10A と同一のプロセスで

形成される。すなわち、酸化物半導体層 17M と酸化物半導体層 17B とは同じ酸化物半導体膜から形成され、結晶質シリコン層 13S と結晶質シリコン層 13A とは同じ結晶質シリコン膜から形成される。また、第 1 の絶縁層 14、第 2 の絶縁層 16 および第 3 の絶縁層 19 は、メモリトランジスタ 10M および選択トランジスタ 10S と第 1 TFT10A および第 2 TFT10B とに共通であり得る。

[0096] したがって、結晶質シリコン層 13A を有する第 1 TFT10A および酸化物半導体層 17B を有する第 2 TFT10B を備えるアクティブマトリクス基板に、不揮発性記憶装置 142 および 152 を設けても、製造工程は増加することを抑制することができる。

[0097] 以下、図 8 を参照して、アクティブマトリクス基板 100 の第 1 TFT10A および第 2 TFT10B の構造を説明する。

[0098] 第 1 TFT10A は、基板 12 上に形成された結晶質シリコン層（例えば低温ポリシリコン層）13A と、結晶質シリコン層 13A を覆う第 1 の絶縁層 14 と、第 1 の絶縁層 14 上に設けられたゲート電極 15A とを有している。第 1 の絶縁層 14 のうち結晶質シリコン層 13A とゲート電極 15A との間に位置する部分は、第 1 TFT10A のゲート絶縁膜として機能する。結晶質シリコン層 13A は、チャネルが形成される領域（活性領域）13cA と、活性領域の両側にそれぞれ位置するソース領域 13sA およびドレイン領域 13dA とを有している。この例では、結晶質シリコン層 13A のうち、第 1 の絶縁層 14 を介してゲート電極 15A と重なる部分が活性領域 13cA となる。第 1 TFT10A は、また、ソース領域 13sA およびドレイン領域 13dA にそれぞれ接続されたソース電極 18sA およびドレイン電極 18dA を有している。ソース電極 18sA およびドレイン電極 18dA は、ゲート電極 15A および結晶質シリコン層 13A を覆う層間絶縁膜（ここでは、第 2 の絶縁層 16）上に設けられ、層間絶縁膜に形成されたコンタクトホール内で結晶質シリコン層 13A と接続されていてもよい。このように、第 1 TFT10A は、トップゲート型の TFT である。

- [0099] 第2 TFT10Bは、ボトムゲート型TFTであり、ゲート電極15Bと、ゲート電極15Bを覆う第2の絶縁層16と、第2の絶縁層16上に配置された酸化物半導体層17Bとを有している。ここで、ゲート電極15Bは、基板12上に形成された第1の絶縁層14の上に設けられている。第1 TFT10Aのゲート絶縁膜である第1の絶縁層14が、第2 TFT10Bが形成される領域まで延設されている。ゲート電極15Bは、第1 TFT10Aのゲート電極15Aと同じ導電膜から形成されている。
- [0100] 第2の絶縁層16のうちゲート電極15Bと酸化物半導体層17Bとの間に位置する部分は、第2 TFT10Bのゲート絶縁膜として機能する。第2の絶縁層16を、例えば、水素供与性の下層（例えば、窒化珪素（SiNx）層）と、酸素供与性の上層（例えば、酸化珪素（SiOx）層）との2層構造としてもよい。
- [0101] 酸化物半導体層17Bは、チャネルが形成される領域（活性領域）17cBと、活性領域の両側にそれぞれ位置するソースコンタクト領域17sBおよびドレインコンタクト領域17dBとを有している。この例では、酸化物半導体層17Bのうち、第2の絶縁層16を介してゲート電極15Bと重なる部分が活性領域17cBとなる。また、第2 TFT10Bは、ソースコンタクト領域17sBおよびドレインコンタクト領域17dBにそれぞれ接続されたソース電極18sBおよびドレイン電極18dBをさらに有している。
- [0102] TFT10A、10Bは、第3の絶縁層19および第4の絶縁層20で覆われている。第4の絶縁層20上には、共通電極21と、第5の絶縁層22と、画素電極23とがこの順に形成されている。画素電極23は、スリット（不図示）を有している。スリットは、複数設けられてもよい。共通電極21および画素電極23は、透明導電層から形成されている。透明導電層としては、例えば、ITO（インジウム・錫酸化物）、IZO（インジウム亜鉛酸化物、「IZO」は登録商標）やZnO（酸化亜鉛）などで形成され得る。

[0103] 画素電極23は、第3の絶縁層19、第4の絶縁層20および第5の絶縁層22に形成された開口部19a、20a、22a内で、ドレイン電極18dBに接続されている。共通電極21は、複数の画素に共通に設けられており、不図示の共通配線および／または共通電極端子部に接続されており、共通電圧(Vcom)が供給される。

[0104] 上記の実施形態では、酸化物半導体TFTとして、チャネルエッチ型のTFTを例示したが、エッチストップ型のTFTを用いることもできる。チャネルエッチ型のTFTでは、例えば図8に示されるように、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、酸化物半導体層の上面と接するように配置されている。チャネルエッチ型のTFTは、例えば酸化物半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。

[0105] 一方、チャネル領域上にエッチストップ層が形成されたTFT(エッチストップ型TFT)では、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のTFTは、例えば酸化物半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、酸化物半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。エッチストップ型TFTは、例えば、特許文献1および2に記載されている。

## 産業上の利用可能性

[0106] 本発明は、メモリトランジスタを備えた半導体装置に広く用いられる。

## 符号の説明

[0107] 10A、10B : TFT  
10M : メモリトランジスタ  
10S、10S1、10S2 : 選択トランジスタ

- 10 S 1 : 第1選択トランジスタ
- 12 : 基板
- 13 A、13 S : 結晶質シリコン層
- 13 c A、13 c S : 活性領域
- 13 d A、13 d S : ドレイン領域
- 13 s A、13 s S : ソース領域
- 14 : 第1の絶縁層
- 15 A、15 B、15 M、15 S : ゲート電極
- 16 : 第2の絶縁層
- 17 B、17 M : 酸化物半導体層
- 17 c B、17 c M : チャネル領域（活性領域）
- 17 d B、17 d M : ドレインコンタクト領域
- 17 s B、17 s M : ソースコンタクト領域
- 18 d A、18 d B、18 d M、18 d S : ドレイン電極
- 18 s A、18 s B、18 s M、18 s S : ソース電極
- 19 : 第3の絶縁層
- 19 a : 開口部
- 20 : 第4の絶縁層
- 20 a : 開口部
- 21 : 共通電極
- 22 : 第5の絶縁層
- 22 a : 開口部
- 23 : 画素電極
- 26 : メモリゲート制御回路
- 100 : アクティブマトリクス基板（TFT基板）
- 100 : TFT基板
- 101 : 駆動回路形成領域
- 102 : 表示領域

120 : 不揮発性記憶装置  
121 : メモリセルアレイ  
122 : 制御回路  
123 : 電圧発生回路  
124 : ビット線デコーダ  
125 : ワード線デコーダ  
126 : メモリゲート制御回路  
127 : センスアンプ回路  
140 : ゲートドライバ回路  
142 : 不揮発性記憶装置  
150 : ソースドライバ回路  
152 : 不揮発性記憶装置  
170 : 検査回路  
BL : ビット線  
BL1 : ビット線  
MC1、MC2 : メモリセル  
MGL、MGL1 : メモリゲート線  
N0、N1、N2、N3 : ノード  
NCO、NC1、NC2 : 制御ノード  
Q1、Q2 : 選択トランジスタ  
Qm : メモリトランジスタ  
S : ソースバスライン  
WPL : ワード線


## 請求の範囲

- [請求項1] 複数のメモリセルを有する半導体装置であって、  
前記複数のメモリセルのそれぞれは、  
活性層として酸化物半導体層を有するメモリトランジスタと、  
活性層として結晶質シリコン層を有し、前記メモリトランジスタ  
に直列に接続された第1選択トランジスタと  
を有する、半導体装置。
- [請求項2] 前記複数のメモリセルのそれぞれは、活性層として結晶質シリコン  
層を有し、前記メモリトランジスタに直列に接続された第2選択トラ  
ンジスタをさらに有する、請求項1に記載の半導体装置。
- [請求項3] 前記複数のメモリセルのそれぞれが有するトランジスタは、前記メ  
モリトランジスタおよび前記第1選択トランジスタのみである、請求  
項1に記載の半導体装置。
- [請求項4] 前記半導体装置は、アクティブマトリクス基板であって、  
複数の画素電極と、それぞれが前記複数の画素電極のうち対応す  
る画素電極に電気的に接続された画素トランジスタとを有する表示領  
域、および、  
前記表示領域以外の領域に配置された複数の回路を有する周辺領  
域を備え、  
前記複数の回路は、前記複数のメモリセルを有するメモリ回路を含  
み、  
前記画素トランジスタの活性層は、前記メモリトランジスタの前記  
酸化物半導体層と同じ酸化物半導体膜から形成された半導体層を含む  
、請求項1から3のいずれかに記載の半導体装置。
- [請求項5] 前記酸化物半導体層はIn-Ga-Zn-O系半導体を含む、請求  
項1から4のいずれかに記載の半導体装置。
- [請求項6] 前記酸化物半導体層は、結晶質In-Ga-Zn-O系半導体を含  
む、請求項1から4のいずれかに記載の半導体装置。


- [請求項7] 前記メモリトランジスタの前記活性層は積層構造を有する、請求項1から6のいずれかに記載の半導体装置。
- [請求項8] 前記メモリトランジスタはチャネルエッチ型である、請求項1から7のいずれかに記載の半導体装置。

[図1]


(a)





(b)




[図2]



[図3]




[図4]




[図5]


(a)




(b)




[図6]



[図7]



[図8]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/030781

**A. CLASSIFICATION OF SUBJECT MATTER**

*H01L27/10(2006.01)i, G11C17/06(2006.01)i, H01L29/786(2006.01)i, H01L45/00 (2006.01)i, H01L49/00(2006.01)i*

According to International Patent Classification (IPC) or to both national classification and IPC

**B. FIELDS SEARCHED**

Minimum documentation searched (classification system followed by classification symbols)

*H01L27/10, G11C17/06, H01L29/786, H01L45/00, H01L49/00*

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

<i>Jitsuyo Shinan Koho</i>	<i>1922–1996</i>	<i>Jitsuyo Shinan Toroku Koho</i>	<i>1996–2017</i>
<i>Kokai Jitsuyo Shinan Koho</i>	<i>1971–2017</i>	<i>Toroku Jitsuyo Shinan Koho</i>	<i>1994–2017</i>

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2015/072196 A1 (Sharp Corp.), 21 May 2015 (21.05.2015), paragraphs [0033] to [0035], [0054] to [0061], [0071], [0073], [0076] to [0079], [0088], [0102]; fig. 1, 2, 5, 6, 7(a), 11 & US 2016/0293613 A1 paragraphs [0068] to [0070], [0089] to [0097], [0108], [0110], [0114] to [0117], [0126], [0140]; fig. 1, 2, 5, 6, 7(a), 11	1–8
Y	JP 2010-3910 A (Toshiba Mobile Display Co., Ltd.), 07 January 2010 (07.01.2010), paragraphs [0007], [0010], [0014], [0020] to [0028]; fig. 1 (Family: none)	1–8

Further documents are listed in the continuation of Box C.

See patent family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

03 October 2017 (03.10.17)

Date of mailing of the international search report

10 October 2017 (10.10.17)

Name and mailing address of the ISA/

Japan Patent Office

3-4-3, Kasumigaseki, Chiyoda-ku,  
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

**INTERNATIONAL SEARCH REPORT**

International application No.

PCT/JP2017/030781

## C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2014-7399 A (Semiconductor Energy Laboratory Co., Ltd.), 16 January 2014 (16.01.2014), paragraphs [0033] to [0035] & US 2013/0320334 A1 paragraphs [0046], [0047] & US 2017/0033229 A1 & WO 2013/180040 A1 & CN 104380473 A	7, 8
A	WO 2013/080784 A1 (Sharp Corp.), 06 June 2013 (06.06.2013), entire text; all drawings & US 2014/0334227 A1 entire text; all drawings	1-8
A	WO 2014/061633 A1 (Sharp Corp.), 24 April 2014 (24.04.2014), entire text; all drawings & US 2015/0243668 A1 entire text; all drawings	1-8
A	JP 2008-153351 A (Seiko Epson Corp.), 03 July 2008 (03.07.2008), entire text; all drawings (Family: none)	1-8

## A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L27/10(2006.01)i, G11C17/06(2006.01)i, H01L29/786(2006.01)i, H01L45/00(2006.01)i, H01L49/00(2006.01)i

## B. 調査を行った分野

## 調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L27/10, G11C17/06, H01L29/786, H01L45/00, H01L49/00

## 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

## 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

## C. 関連すると認められる文献

引用文献の カテゴリーエ	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	WO 2015/072196 A1 (シャープ株式会社) 2015.05.21, 段落[0033] - [0035], [0054] - [0061], [0071], [0073], [0076] - [0079], [0088], [0102], 図1, 2, 5, 6, 7(a), 11 & US 2016/0293613 A1, 段落[0068] - [0070], [0089] - [0097], [0108], [0110], [0114] - [0117], [0126], [0140], 図1, 2, 5, 6, 7(a), 11	1-8
Y	JP 2010-3910 A (東芝モバイルディスプレイ株式会社) 2010.01.07, 段落[0007], [0010], [0014], [0020] - [0028], 図1	1-8

□ C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

## の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

## 国際調査を完了した日

0 3 . 1 0 . 2 0 1 7

## 国際調査報告の発送日

1 0 . 1 0 . 2 0 1 7

## 国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

## 特許庁審査官（権限のある職員）

宮本 博司

5 F

6 3 1 3

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 1 6

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
	(ファミリーなし)	
Y	JP 2014-7399 A (株式会社半導体エネルギー研究所) 2014.01.16, 段落[0033] - [0035] & US 2013/0320334 A1, 段落[0046], [0047] & US 2017/0033229 A1 & WO 2013/180040 A1 & CN 104380473 A	7, 8
A	WO 2013/080784 A1 (シャープ株式会社) 2013.06.06, 全文, 全図 & US 2014/0334227 A1, 全文, 全図	1-8
A	WO 2014/061633 A1 (シャープ株式会社) 2014.04.24, 全文, 全図 & US 2015/0243668 A1, 全文, 全図	1-8
A	JP 2008-153351 A (セイコーエプソン株式会社) 2008.07.03, 全文, 全図 (ファミリーなし)	1-8