

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-253540  
(P2006-253540A)

(43) 公開日 平成18年9月21日(2006.9.21)

(51) Int. Cl.	F I	テーマコード (参考)
HO 1 L 27/105 (2006.01)	HO 1 L 27/10 4 4 4 B	5 B O 3 5
HO 1 L 21/8246 (2006.01)	HO 1 L 27/10 4 6 1	5 F O 8 3
HO 1 L 27/10 (2006.01)	HO 1 L 29/78 6 1 3 B	5 F 1 1 0
HO 1 L 29/786 (2006.01)	GO 6 K 19/00 H	
GO 6 K 19/07 (2006.01)	GO 6 K 19/00 K	

審査請求 未請求 請求項の数 4 O L (全 9 頁) 最終頁に続く

(21) 出願番号 特願2005-70523 (P2005-70523)  
(22) 出願日 平成17年3月14日 (2005.3.14)

(71) 出願人 504157024  
国立大学法人東北大学  
宮城県仙台市青葉区片平2丁目1番1号  
(72) 発明者 伊藤 隆司  
宮城県仙台市川内元支倉35、川内住宅1-104

Fターム(参考) 5B035 BA05 BB09 CA23  
5F083 FR02 GA28 HA02 JA15 JA19  
JA36 JA38 JA39 JA40 MA06  
MA17 MA19 ZA12 ZA13 ZA14  
5F110 AA04 BB08 BB20 CC10 DD02  
DD13 EE09 EE42 FF03 FF27  
GG02 GG06 GG12 GG13 GG25  
HJ18 HJ23 HL03 HL04 HL11  
HL24 HM12 NN02 NN23 NN71  
PP03


(54) 【発明の名称】 無線信号処理装置

(57) 【要約】 (修正有)

【課題】無線あるいは電磁誘導を利用して非接触で物体固有のデータを認識し、不揮発にデータを記憶及び読み出しする機能を持つ小型の無線信号処理装置(RFタグ)に関し、RFタグを飛躍的に低価格にする技術を提供する。

【解決手段】電波あるいは電磁波を非接触で受信するアンテナ部分、受信した無線信号を処理する制御部分、さらに制御された信号をデータとして記憶する部分が同一絶縁基板上に形成され、信号を処理する複数の素子要素が薄膜トランジスタと強誘電体不揮発性記憶素子からなることを特徴とする無線信号処理装置。

【選択図】 図5



## 【特許請求の範囲】

## 【請求項1】

電波あるいは電磁波を非接触で受信するアンテナ部分、受信した無線信号を処理する制御部分、さらに制御された信号をデータとして記憶する部分が同一絶縁基板上に形成され、信号を処理する複数の素子要素が薄膜トランジスタと不揮発性記憶素子からなることを特徴とする無線信号処理装置。

## 【請求項2】

請求項1にあって、前記薄膜トランジスタはシリコン薄膜によって形成されることを特徴とする無線信号処理装置。

## 【請求項3】

請求項1にあって、前記不揮発性記憶素子は強誘電体メモリであることを特徴とする無線信号処理装置。

## 【請求項4】

請求項3にあって、前記強誘電体メモリの上に前記薄膜トランジスタが積層することを特徴とする無線信号処理装置。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、無線あるいは電磁誘導を利用して非接触で物体固有のデータを認識し、不揮発にデータを記憶および読み出しする機能を持つ小型の無線信号処理装置（RFタグ）技術

10

20

## 【背景技術】

## 【0002】

従来、RFタグは物流管理、製品情報認識など業務効率化やサービスの向上、生活の利便性に広い用途をもつ。このため、食品安全、工場の生産管理、小売店の商品管理、盗難防止、宅配便、製品リサイクルなどの分野において広がりを見せている。

## 【0003】

しかし、RFタグの製造価格が高いことが普及の妨げになっていた。普及が比較的早いものは、識別番号のみを持つ機能が限定されたRFタグであり、データ蓄積容量が小さく、工場

30

## 【特許文献1】特開2005-039016

## 【発明の開示】

## 【発明が解決しようとする課題】

## 【0004】

本発明は、本来の広い用途に対して必要な機能として書き換え可能な不揮発性メモリを備えたRFタグに関わる。動作原理的には同様の機能を持つことから、個人の所有するICカード

40

## 【0005】

従来これらの機能を実現する半導体チップのトランジスタは単結晶シリコン基板上に構成されてきた。また、必要とする不揮発性記憶素子はシリコン単結晶基板上に製造したフ

## 【0006】

ローティングメモリあるいはMNOS（金属-シリコン窒化膜-酸化膜-シリコン）メモリ、あるいは強誘電体を用いたメモリであった。

## 【0007】

さらに、信号やエネルギーを受信するアンテナをシリコン基板上に形成することは製造価格

50

の大幅な上昇をもたらすため、別の基板に形成するのが一般的であった。実装によってそれらを一体化させることは行われるが、実装工程コストが付加されることも価格上昇をもたらしていた。

【0008】

本発明は、RFタグを飛躍的に低価格にする技術を提供するものである。請求項1に記載するように、電波あるいは電磁波を非接触で受信するアンテナ部分、受信した無線信号を処理する制御部分、さらに制御された信号をデータとして記憶する部分が同一絶縁基板上に形成され、信号を処理する複数の素子要素が薄膜トランジスタと不揮発性記憶素子からなることを特徴とする信号処理装置を提供することによって、課題を解決するものである。

10

【0009】

さらに、請求項2に記載するように、請求項1にある前記薄膜トランジスタはシリコン薄膜によって形成されることを特徴とする無線信号処理装置を提供するものである。

【0010】

さらに、請求項3に記載するように、前記不揮発性記憶素子は強誘電体メモリであることを特徴とする無線信号処理装置を提供するものである。

【0011】

さらに、請求項4に記載するように、前記強誘電体メモリの上に前記薄膜トランジスタが積層することを特徴とする無線信号処理装置を提供するものである。

【課題を解決するための手段】

20

【0012】

本発明により提供するRFタグは、図1に示す構成を持つ。1は絶縁基板、好ましくは安価なガラス基板である。2はアンテナである。3はRFタグの要のシリコンチップである。2は好ましくは、使用する無線周波数によって最も効率よく電波あるいは電磁波を吸収する寸法にする。例えば、13.56MHzの周波数を用いる場合は、1/4波長として全周は約5cmとなる。このような大きなアンテナを、それと比較してはるかに小さなシリコンチップと一体化することは考えられない。シリコンチップ基板のコストが問題であるためである。そのため、従来は2と3は別々の基板上に形成されていた。

【0013】

本発明では、これらを同一基板上に一体化構成を可能とすることを特徴のひとつとする。

30

【0014】

図2は、図1の3の部分の拡大である。4は無線により前記チップにエネルギーを供給するための無線整流回路とエネルギーを一時的に蓄える平滑容量である。6はCPUを含む演算回路であり、その中にはSRAM5を含む。7はROM、8セキュリティのための暗号化回路である。9は非接触の外部入出力回路、(10)は書き換え可能不揮発メモリである。メモリの規模は蓄えるデータによる。これらの各要素の構成は既知の手段によることができる。

【0015】

請求項1に記載してある本発明の実施においては、上記のように必要な機能を絶縁基板上に一体化できるため、製造工程数および基板コストが低減されるため、従来方法に比べはるかに安価なRFタグを製造できる。絶縁基板はガラス基板以外に耐熱性のある有機材料等も使用可能である。

40

【0016】

さらなる課題の解決は、請求項2に記載するように、3のチップは、4と10を除いて、1の基板の上に形成したシリコン薄膜トランジスタにより製造する。前記シリコン薄膜トランジスタは比較的キャリア移動度の大きな多結晶シリコンあるいは単結晶シリコンからなる。

【0017】

また、4と10の要素部分は、請求項3に記載するように、強誘電体メモリを用いることが最適である。(4)は当該RFタグ動作に必要なエネルギーを蓄えるため、大きな容量が望ま

50

しい。本発明では、前記強誘電体メモリを製造する過程で誘電率の大きな強誘電体膜を利用できるので、前記平滑容量の占有面積、従ってチップ面積全体を小さくできることも特徴である。

【0018】

図3は強誘電体メモリを用いた書き換え可能揮発メモリの基本回路である。

【0019】

図4は従来技術によってこれを構成する場合の例である。11は単結晶シリコン基板で、その上にMOSFET(12)が形成される。さらに、強誘電体メモリ13が積層される。ここで、13の材料にはPZTのような強誘電体が使われるため、基板および既堆積薄膜は少なくともその形成温度の600℃に(12)が耐えられなくてはならない。

10

【0020】

一般には、13の加工工程の汚染、加工損傷、高温熱処理での特性劣化が起こるため、様々な対策が施されたり微細化に制限が加えられたりする。

【0021】

請求項4の実施例が図5である。本発明では、15に示すシリコン薄膜トランジスタを構成要素とする。15のシリコン薄膜としては多結晶シリコンを用いるとキャリア移動度が従来の単結晶の場合より低下するが、本発明の目的にほとんど影響しない。15のプロセス温度は500℃以下に設定できるので、13の特性には全く影響しない。

【0022】

これらの理由により図5の構成は最も好ましい本発明の実施例である。図5によれば、製造工程数は図4の半分以下で済み、安価なガラスを基板として用いることに加え、前記アンテナ工程も一体化できるため、製造工程はさらに簡略化、したがって安価になる。

20

【0023】

本発明では、13の上に15を積層させることによって、それぞれの特性を独立に規定することに重要な特徴がある。したがって、15の製造方法は上記説明に限定され得るものではなく、例えば、別基板に形成した15を13の上に張り合わせるなどを行うことも可能である。

【発明の効果】

【0024】

本発明が提供する最大の利点は、RFタグの大幅な低価格化である。これにより、RFタグの普及を急速に拡大することが可能となる。

30

【0025】

図4の構成を基本とする従来例と比較すると、シリコンチップを薄膜トランジスタで製造することにより、基板価格に加え、工数短縮、アンテナの一体化によって大幅な低価格化が可能になる。薄膜トランジスタはガラスのような絶縁基板に形成するので、寄生容量。配線容量が少なく高速応答に有利である。この構造は、放射線照射の耐性が高い利点もあり、セキュリティを重視するRFタグでは特に重要である。さらに、本発明の実施によって、強誘電体を平滑容量と書き換え可能揮発メモリの両方に用いることができるため、小型化に加え、全体の工程を簡略化できる特徴もある。

【発明を実施するための最良の形態】

40

【0026】

図6にて、本発明を実施する最良の形態を説明する。(1)において、16はガラス基板である。17は、通常のスパッタ法で堆積した300nmのTiN電極であり、ガラス基板との密着層を兼ねる。18は、同じくスパッタ法で堆積した100nmのPt膜である。19は同じくスパッタ法で堆積したPZT:Pb(Zr,Ti)O<sub>3</sub>膜である。スパッタ法以外に被覆性の優れた化学気相成長法によっても良い。19の堆積後、窒素中で550℃の温度で10分熱処理し、18の結晶性を反映させて、19を多結晶化させる。これにより、19に強誘電特性を表出させる。(2)において、Pt電極20を100nm堆積する。20は19の対抗電極となる。フォトリソグラフィとエッチング技術によって、17から20までを一括して所定のパターンに加工する。

50

(3)において、21は絶縁層となる1000nmのシリコン酸化膜である。これは一般的な低温の気相成長法で堆積する。次に、フォトリソグラフィとエッチングにより、21にコンタクトホールを形成した後、気相成長によりタングステンを埋め込みビア接続22を形成する。(4)において、アモルファスシリコン23を100nm堆積し、よく知られたKrFエキシマレーザーアニールにより再結晶化させる。これにより、23では単結晶シリコンの約1/3の約200cm<sup>2</sup>/Vsの電子移動度を実現できる。レーザーキャン条件の最適化により約400cm<sup>2</sup>/Vsの電子移動度も実現できることを付記する。(5)において、(22)の上にゲート絶縁膜となる窒化シリコン膜24を50nm堆積させ、続いて多結晶シリコン25を堆積し、ゲート電極としてパターン形成する。さらに、リンを含むプラズマガスで処理し、23の露出部および25にリンを堆積し、450 のアニールを10分施すことにより、ゲート25、ソース26およびドレイン27の高濃度層を形成する。さらに、21、22と同様にして、層間絶縁膜28およびビア接続29を形成し、Al膜の堆積により配線およびアンテナ30を一体形成する。本プロセスにより、簡便な工程でアンテナ一体型の高性能RFタグが製造できる。

10

【産業上の利用可能性】

【0027】

本発明は、安価に製造できるRFタグを提供できるため、産業上の利点はきわめて大きい。RFタグとして実施を説明したが、これに限定するものではなくいわゆるスマートカードや、安価な大容量不揮発性メモリ、またメモリ混載ロジックなどにも展開できる。

【0028】

さらには、表示用装置など多結晶半導体デバイスを用いる装置に不揮発性メモリを組み込むことも可能になる。これらの応用は、本発明の実施に含まれることはいうまでもない。

20

【図面の簡単な説明】

【0029】

【図1】本発明の実施による、RFタグの全体図の例である。

【図2】RFタグのチップ部分である。

【図3】強誘電体を用いた書き換え可能不揮発メモリの回路構成である。


【図4】従来構成例の断面図である。

【図5】本発明の実施例の断面図である。


【図6】本発明の好ましい工程の説明図である。

30


【図 2】




【図 1】




【 図 3 】




【 図 4 】



【 図 5 】



【 図 6 】



---

フロントページの続き

(51) Int. Cl.

**G 0 6 K 19/077 (2006.01)**

F I

テーマコード(参考)