

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3805305号
(P3805305)

(45) 発行日 平成18年8月2日(2006.8.2)

(24) 登録日 平成18年5月19日(2006.5.19)

(51) Int. Cl.		F I			
G06F	9/30	(2006.01)	G06F	9/30	330A
G06F	9/38	(2006.01)	G06F	9/38	310E
G06F	9/46	(2006.01)	G06F	9/46	410
G06F	9/48	(2006.01)	G06F	9/46	452B

請求項の数 30 (全 20 頁)

(21) 出願番号	特願2002-566777 (P2002-566777)	(73) 特許権者	501176037
(86) (22) 出願日	平成14年2月19日(2002.2.19)		イマジネーション テクノロジーズ リミテッド
(65) 公表番号	特表2004-532444 (P2004-532444A)		イギリス ハートフォードシャー ダブリン ユーディー4 8エルゼット キングス ラングリー ホーム パーク エステイト (番地なし)
(43) 公表日	平成16年10月21日(2004.10.21)	(74) 代理人	100059959
(86) 国際出願番号	PCT/GB2002/000742		弁理士 中村 稔
(87) 国際公開番号	W02002/067116	(74) 代理人	100067013
(87) 国際公開日	平成14年8月29日(2002.8.29)		弁理士 大塚 文昭
審査請求日	平成16年9月30日(2004.9.30)	(74) 代理人	100082005
(31) 優先権主張番号	0104045.0		弁理士 熊倉 禎男
(32) 優先日	平成13年2月19日(2001.2.19)	(74) 代理人	100065189
(33) 優先権主張国	英国 (GB)		弁理士 穴戸 嘉一

最終頁に続く

(54) 【発明の名称】 マルチスレッドプロセッサ上の優先順位及び命令速度の制御

(57) 【特許請求の範囲】

【請求項1】

プロセッサによって実行される命令スレッドに対して命令の発行速度を制御する方法であって、

命令スレッドに対して命令が実行される速度を記憶する段階と、
前記記憶された速度に回答して命令を実行させるために要求を発行する段階と、
命令実行に回答して命令要求が発行される速度を低減する段階と、
命令実行がない場合に命令が実行される速度を増加させる段階と、
を含むことを特徴とする方法。

【請求項2】

命令の意図した実行速度と実際の実行速度との差の値を累積する段階を含み、
前記命令を実行させるために要求を発行する段階は、実行の前記実際の実行速度と前記意図した速度との間の不足量に依存する、
ことを特徴とする請求項1に記載の方法。

【請求項3】

累積過剰 (accumulated excess) に回答して命令の実行を停止する段階を含むことを特徴とする請求項2に記載の方法。

【請求項4】

前記プロセッサは、複数の命令スレッドを処理するマルチスレッドプロセッサであることを特徴とする請求項1から請求項3のいずれか1項に記載の方法。

【請求項 5】

各スレッドに優先順位を割り当て、各スレッドの優先順位によって各スレッド上の命令を実行する段階を含むことを特徴とする請求項 4 に記載の方法。

【請求項 6】

前記スレッドに優先順位を割り当てる段階は、

各スレッドに対するランク順位を確立するのに必要な複数のメトリックを準備する段階と、

各メトリックを一組のビットに割り当てる段階と、

前記一組のビットを各スレッドに対する複合メトリックに組み立て、重要度が最も高いメトリックが前記複合メトリックの最上位のビットに割り当てられ、重要度が最も低いメトリックが最下位のビットに割り当てられるようにする段階と、

を含むことを特徴とする請求項 5 に記載の方法。

10

【請求項 7】

前記スレッドの実行に対するリアルタイムの締切をモニタし、前記締切が過ぎるまでに残された時間によって前記スレッドの優先順位を調節する段階を含むことを特徴とする請求項 5 に記載の方法。

【請求項 8】

プロセッサによって実行される命令スレッドに対して命令の発行速度を制御するための装置であって、

命令スレッドに対して命令が実行される速度を記憶する手段と、

前記記憶された速度に応答して命令を実行させるために要求を発行する手段と、

実行に応答して要求が発行される速度を低減する手段と、

命令実行がない場合に命令が実行される速度を増加させる手段と、

を含むことを特徴とする装置。

20

【請求項 9】

意図した実行速度と実際の実行速度との間の値の差を累積する手段、

を含み、

前記命令を実行させるために要求を発行する手段は、前記実際及び意図した実行速度間の不足量に依存する、

ことを特徴とする請求項 8 に記載の装置。

30

【請求項 10】

前記実際及び意図した実行速度間の累積過剰に応答して実行を停止する手段を含むことを特徴とする請求項 8 に記載の装置。

【請求項 11】

前記プロセッサは、複数の命令スレッドを処理するマルチスレッドプロセッサであることを特徴とする請求項 8、請求項 9、又は、請求項 10 に記載の装置。

【請求項 12】

各スレッドに優先順位を割り当てる手段を含み、

前記要求を発行する手段は、各スレッドの優先順位によって発行する、

ことを特徴とする請求項 11 に記載の装置。

40

【請求項 13】

前記スレッドに優先順位を割り当てる手段は、

各スレッドに対するランク順位を確立するのに必要な複数のメトリックを準備する手段と、

各メトリックを一組のビットに割り当てる手段と、

前記一組のビットを各スレッドに対する複合メトリックに組み立て、重要度の最も高いメトリックが前記複合メトリックの最上位のビットに割り当てられ、重要度の最も低いメトリックが最下位のビットに割り当てられるようにする手段と、

を含むことを特徴とする請求項 12 に記載の装置。

【請求項 14】

50

前記スレッドの実行に対するリアルタイムの締切をモニタする手段と、
前記締切が過ぎるまでに残された時間によって前記スレッドの優先順位を調節する手段と、

を含むことを特徴とする請求項 1 2 に記載の装置。

【請求項 1 5】

マルチスレッドプロセッサ上で実行される複数の命令スレッドにランク順位を割り当てる方法であって、

各スレッドに対するランク順位を確立するのに必要な複数のメトリックを準備する段階と、

各メトリックを一組のビットに割り当てる段階と、

前記一組のビットを複合メトリックに組み立て、重要度の最も高いメトリックが前記複合メトリックの最上位のビットに割り当てられ、重要度の最も低いメトリックが前記複合メトリックの最下位のビットに割り当てられるようにする段階と、

前記複合メトリックに対し、それらの値によってランク順位を割り当てる段階と、

を含むことを特徴とする方法。

10

【請求項 1 6】

前記複合メトリックに対してランク順位を割り当てる段階は、

一对の複合メトリックを比較する段階と、

下位に位置付けされた複合メトリックが上位に位置付けされた複合メトリックよりも大きいか又は等しい値を有する場合に、それらの順位を交換する段階と、

を含むことを特徴とする請求項 1 5 に記載の方法。

20

【請求項 1 7】

前記一对の複合メトリックを比較する段階は、最下位に順位付けられた複合メトリックの対から最上位に順位付けられた対に向けて進められることを特徴とする請求項 1 6 に記載の方法。

【請求項 1 8】

前記最上位に順位付けられた対の比較の後に、処理が前記最下位に順位付けられた対に戻ることを特徴とする請求項 1 7 に記載の方法。

【請求項 1 9】

マルチスレッドプロセッサ上で実行される複数の命令スレッドにランク順位を割り当てるための装置であって、

スレッドに対するランク順位を確立するのに必要な複数のメトリックを準備する手段と、

各メトリックを一組のビットに割り当てる手段と、

前記一組のビットを複合メトリックに組み立て、重要度の最も高いメトリックが最上位のビットに割り当てられ、重要度の最も低いメトリックが最下位のビットに割り当てられるようにする手段と、

前記複合メトリックに対し、それらの値によってランク順位を割り当てる手段と、

を含むことを特徴とする装置。

30

【請求項 2 0】

前記複合メトリックにランク順位を割り当てる手段は、

一对の複合メトリックを比較する手段と、

下位に位置付けされた複合メトリックが上位に位置付けされた複合メトリックよりも大きいか又は等しい値を有する場合に、前記一对の複合メトリックのランク順位を交換する手段と、

を含むことを特徴とする請求項 1 9 に記載の装置。

40

【請求項 2 1】

前記複合メトリックを比較する手段は、最下位に順位付けられた対から最上位に順位付けられた対まで進められることを特徴とする請求項 2 0 に記載の装置。

【請求項 2 2】

50

前記比較手段は、前記最上位に順位付けられた対の比較の後に、前記最下位に順位付けられた対に戻ることを特徴とする請求項 2 1 に記載の装置。

【請求項 2 3】

マルチスレッドプロセッサ上で実行されるスレッドの命令発行速度を制御する方法であって、

各スレッドが命令を実行するべき平均速度を記憶する段階と、
スレッドに対して未発行の命令の数を表す値をモニタする段階と、
各スレッドに対する前記記憶された平均速度によって前記値を増加させる段階と、
命令実行に応答して前記値を減少させる段階と、
を含むことを特徴とする方法。

10

【請求項 2 4】

スレッドに対して未発行の命令の数を表す前記値を累積する段階を含むことを特徴とする請求項 2 3 に記載の方法。

【請求項 2 5】

スレッドに対して累積することができる命令の数に最大値を設定する段階を含むことを特徴とする請求項 2 4 に記載の方法。

【請求項 2 6】

未発行の命令を累積して蓄積するスレッドには、前記命令がより高速で実行される、前記累積値によって制限されたバースト実行時間を割り当てることができることを特徴とする請求項 2 4 又は請求項 2 5 に記載の方法。

20

【請求項 2 7】

マルチスレッドプロセッサ上で実行されるスレッドの命令発行速度を制御するための装置であって、

各スレッドが命令を実行するべき平均速度を記憶する手段と、
スレッドに対して利用可能であるが未発行の命令の数を表す値をモニタする手段と、
各スレッドに対して前記記憶された平均速度によって前記値を増加させる手段と、
スレッド上の命令実行に応答して前記値を減少させる手段と、
利用可能であるが未発行の命令の数が規定値よりも低くなった場合に、スレッド上の命令の実行を防止する手段と、
を含むことを特徴とする装置。

30

【請求項 2 8】

スレッドに対して利用可能であるが未発行の命令の数を表す前記値の中に、平均命令発行速度を累積する手段を含むことを特徴とする請求項 2 7 に記載の装置。

【請求項 2 9】

スレッドに対して利用可能であるが未発行の命令の数に最大値を設定する手段を含むことを特徴とする請求項 2 8 に記載の装置。

【請求項 3 0】

未発行の命令を累積して蓄積するスレッドには、命令が前記平均速度よりも高速で実行される、前記累積値によって制限されたバースト実行時間を割り当てることができることを特徴とする請求項 2 8 及び請求項 2 9 に記載の装置。

40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、何時でもいくつかの異なる命令スレッドの 1 つを処理するように構成されたマルチスレッドプロセッサ上の優先順位及び命令発行速度の制御に関する。

【背景技術】

【0002】

本発明は、本明細書においてその内容が引用により組み込まれる、本出願人の国際特許出願番号 W O 9 7 / 3 8 3 7 2 に説明されたようなシステムと一緒に使用される場合に特に有益である。この文献は、1 つ又はそれ以上のデータプロセッサによっていくつかの異

50

なる命令スレッドを処理することができる処理システムを開示する。このアーキテクチャは、次のクロックサイクルでどの命令スレッドが処理されるべきかを判断するために、使用可能なリソースと実行されるべき命令とを何度も見るのである。そのようなアーキテクチャには、プロセッサがハードウェア周辺装置又は他のプロセッサのような外部装置と対話するリアルタイムシステムにおいて多くの利点がある。リアルタイムシステムでは、イベントに付随する全ての処理を所定時間内に確実に完了させることが極めて重要である。これは、1つのタスクだけを処理するプロセッサに対しては簡単に確認されるが、プロセッサに実行するタスクが多数ある場合には非常に複雑になる。マルチスレッドを有するプロセッサのシステムでは、1つのスレッド上で実行しているプログラムの作動が、別のスレッド上で実行しているプログラムの挙動を変えることによって乱されることが十分に起こりうる。このスレッドの整合性の欠如のために、別のスレッドで何を実行しているかを予め知らずに確実に実行できるプログラムを開発することが困難になる。

10

【0003】

【特許文献1】国際特許出願番号W097/38372

【発明の開示】

【発明が解決しようとする課題】

【0004】

従来のプロセッサは、緊急のタスクを通常又は緊急でないタスクよりも速く処理できる優先順位システムを使用する。しかし、W097/38372に説明されたような多重ハードウェアスレッドもまた有するプロセッサは、従来のプロセッサよりも柔軟性があり、従って、より柔軟性のある優先順位制御が必要となる。

20

【課題を解決するための手段】

【0005】

本発明の好ましい実施形態は、マルチスレッドプロセッサシステムのための発行速度制御スキームを提供することを目的とするものである。特に、好ましい実施形態は、1つのスレッド上で実行されているプログラムに、そのプログラムと別のスレッド上で実行されている任意のプログラムとの両方の処理要件が満足される方法で、そのプロセッサリソースの使用を制御させることを目的とするものである。これを行うために、プログラムは、(1)別のスレッド上で実行されているプログラムの挙動に関係なく、その命令が発行される速度を規定すること、(2)別のスレッド上で実行されているプログラムに対するあらゆる混乱を制御しながら、緊急のイベントを素早く処理すること、及び、(3)別のスレッド上の緊急イベントの処理によって引き起こされた、命令発行の規定速度の混乱に適応することが可能であるべきである。

30

【0006】

この好ましい実施形態は、スレッドがプロセッサの過負荷から確実な方法で復旧することができ、スレッド上の実行速度の所定の限界からの偏差を確実に検出することができるほど十分に強力である。

更に、この実施形態は、いくつかの複雑性レベルで作動可能である一方で、プログラマーが要求しないスキームの側面をプログラマーが無視することを可能にする制御スキームを提供することを目的としている。

40

【0007】

更に別の実施形態では、全てのタスクを完了するのに必要な最小速度でプロセッサを刻時することにより、プロセッサの電力消費を最小化することを目的としている。

好ましい実施形態は、順位付けされた優先順位を命令スレッドに割り当て、プロセッサリソースの最も有効な使用を保証することを目的としている。

本発明は、ここで参照されるべきである特許請求の範囲で規定される。

ここで、本発明の好ましい実施形態は、添付図面を参照し一例として以下に詳細に説明される。

【発明を実施するための最良の形態】

【0008】

50

本明細書に説明される本発明の実施形態の基本アーキテクチャが図1に示されている。この中心部分は、密なマルチスレッドプロセッサで構成された媒体制御コア(MCC)2である。それは、例えば、ビデオソース、オーディオソース、ビデオ出力、オーディオ出力、データソース、及び、ストレージなどとすることができるリアルタイムデータ入出力装置4に結合することができる複数の入出力を有する。最も単純な例では、単一入力と単一出力だけが設けられることになる。

「MCC」2には、複数のデータ処理ユニット6も結合される。これらのユニットは、いずれもデータパイプライン10を通じてデータ処理を制御するデータ処理コア8を有する。コア8は、パイプライン10に対するマイクロ命令を復号して順序付ける。

【0009】

媒体制御コア2に結合されるのは、「MCC」2及びデータ処理ユニット6によってデータを検索することができ、「MCC」2及びデータ処理ユニット6によってデータを書き込むことができるマルチバンク・キャッシュメモリ12である。それは、データと、入力データ及び他の内部生成データに対してデータ処理コアによって実行される命令とのための一時的ストレージを含む。これらの種々の命令の組は、活動化された時に、処理スレッドを構成することになる。

【0010】

「MCC」2は、データを入力4からデータ処理コア6又はキャッシュ12のストレージに誘導し、データを出力に供給する密なマルチスレッド処理ユニットである。仮に要求があれば、それは、クロックサイクル毎にタスクを切り替えることができるように構成される。これを達成するために、それは、実行されるべきタスクと実行されるタスクに利用可能なリソースを見て、それがどのオペレーションを実行できるかをクロックサイクル毎に検査する。それはまた、これらのタスクのどれが最も優先度が高いかを検査する。処理能力が十分であれば、それぞれのクロックサイクル毎に、1つよりも多いオペレーションを開始することができる。

【0011】

このリソースの検査は、入力ポートに対するデータのような外部リソース、又は、データストレージ又は出力装置の利用可能性を含む、実行されるべき特定のタスクのために必要なことの全てが、命令が出される前に確実に所定の位置にあることを確実にする。それはまた、一時的な記憶のためのレジスタ、処理コア、又は、特定の新しい処理オペレーションのために必要な以前に処理されたデータなどの内部リソースの検査を含む。「MCC」2は、データを入力装置から適切なデータ処理ユニット6へ誘導し、処理を行うために適切な命令をユニット6に経路指定し、処理されたデータを必要な時に出力に経路指定して必要に応じてキャッシュを使用するように作動する。命令の組の実行が処理ユニット上で開始された状態で、「MCC」2は、データ処理ユニット上でプログラムの実行が続けられる一方で、実行することができる様々なスレッドとこれらのために使用できるリソースを再度見ることができる。

【0012】

このリソース及び優先度の検査は、ビデオ入力のようなリアルタイムデータに対して実行するタスクが、リアルタイム入力に通常必要な大きなメモリバッファがなくても実行することができることを意味する。例えばビデオ入力においては、「MCC」は、入出力ポートでデータが利用可能かどうかを判断するために見て、もしそうであれば、そのデータを受け取り、データ処理ユニット6の1つによる処理のために、それをマルチバンクキャッシュの一部又はデータ記憶レジスタのいずれかに送ることになる。

【0013】

データ処理ユニット6のスケジューリングは、「MCC」2によって制御される。例えば、図1のデータパイプライン10は、データ処理アルゴリズムを実行するためにキャッシュから取り出された一連の命令を実行する関連データ処理コア8の制御のもとで、乗算器、加算器、及び、シフトなどのいくつかの処理要素によって構成されることになる。これらの処理コアは、それぞれ、特定のデータ処理を実行するために一連の命令を記憶する

10

20

30

40

50

、独自のマイクロ命令ROM及びRAMを有する。「MCC」2は、その特定のオペレーションシーケンスを実行するために、例えばそのマイクロ命令ROMの中にアドレスオフセットを通し、それに実行を開始するように命令することにより、データ処理ユニット6を呼び出す。次に、それは、マルチバンクキャッシュからのデータ又は入力装置の1つから「MCC」2に通されたデータの何れかに対して特定の処理を実行し、それが完了した時点で、「MCC」2に対してその処理が完了したことを信号で知らせることになる。

【0014】

本発明のこの実施形態では、「MCC」2によって実行されるスレッドスケジューリングには2つの主要な要素がある。2つの要素とは、スレッド命令の発行速度制御とスレッド優先順位とである。命令発行速度制御により、それぞれのスレッドによって要求された毎秒100万の命令(MIPS)の数をバースト速度 B_n として規定することができる。これにより、それぞれのスレッドが他のスレッドの作用と独立して作動できるように、プロセッサの負荷を均衡させることができる。全負荷がプロセッサの能力を決して超えない限り、発行速度制御は、全てのスレッドがそれらが必要とするプロセッサリソースを受け取ることを確実にするのに必要な唯一の機構である。

10

【0015】

全てのスレッドによって要求される全体の負荷がプロセッサ能力を超える場合、スレッド優先機構は、最初に、プロセッサリソースが最高優先度スレッドに適用されることを可能にする。発行速度制御システムは、要求したプロセッサリソースを受け取らない優先順位の低いスレッドの処理不足をモニタし、プロセッサの過負荷が終了した時の均衡の回復を保証する。発行速度制御機構及び優先順位機構は、以下に説明される。

20

【0016】

「MCC」2によってモニタされているそれぞれのスレッドは、2つの状態のうちの何れかとすることができる。これらは、「待ち」と「実行」である。「待ち」状態では、スレッドは、トリガのような外部イベントに対してブロックされ、命令発行速度はゼロである。「実行」状態では、スレッドは普通に実行され、命令の発行速度は、図4の概略図に示されたバースト速度レジスタ46(B_n)に書き込まれた値によって制御される。

一般的に、実行スレッドは、タスクが実行される時のプログラムのオペレーションと「実行」期間とを同期させるイベントのための「待ち」の期間を有することになる。いくつかの場合では、スレッドは、いかなる同期イベントの「待ち」もなく連続して実行することができる。実行の両方のパターンは、以下に説明されるイベント速度制御スキームによって処理される。

30

【0017】

全てのプロセッサスレッドによって要求される全てのバースト速度の合計は、プロセッサの能力を超える場合がある。処理されている各スレッドには、命令発行に対するスレッドの選択を判断するために使用される割り当てられた優先順位がある。それぞれのクロックサイクルにおいて、「MCC」は、新しい命令を受け入れることができるスレッドを識別し、優先順位が最高のスレッドを選択する。これにより、ある期間に対してプロセッサが過負荷の時、スローダウンしたのが重要度が最も低いスレッドであることが保証される。

40

優先順位制御機構は、発行速度制御機構がするように、「MCC」内のスレッドスケジューリング論理と相互作用し、それはまた、任意選択的にクロック発生装置とも相互作用することができる。

【0018】

優先順位及び命令発行速度の制御システム間のインタフェースを実行する信号、及び、プロセッサ命令スケジューラは、4つの命令スレッドを有するプロセッサに関して以下の表1に示される。

この数は、純粋に一例として選択されたものであって、他の任意のスレッド数も使用できる。

【0019】

50

【表 1】

優先順位信号		
入出力	信号名	説明
スケジューラへ	RANK0id	RANK0idは、最低ランキングのスレッドのアイデンティティを表す。
スケジューラへ	RANK1id	RANK1idは、4つのうちのランキング2のスレッドのアイデンティティを表す。
スケジューラへ	RANK2id	RANK2idは、4つのうちのランキング3のスレッドのアイデンティティを表す。
スケジューラへ	RANK3id	RANK3idは、最高ランキングのスレッドのアイデンティティを表す。
注意：Nスレッドプロセッサに対して、N信号RANKxidがある。		
発行速度制御信号		
入出力	信号名	説明
スケジューラへ	FREEZEN (n=0:3)	スレッドnが命令の発行を停止したいことを表す。FREEZENは、命令スケジューラに対するインターロック信号として作用する。
スケジューラへ	REQUESTn (n=0:3)	スレッドnが命令の発行を要求することを表す。
スケジューラから	GRANTn (n=0:3)	命令がスレッドnに発行されたことを表す。
スケジューラから	ELOCKEDn (n=0:3)	スレッドnがトリガなどの外部イベントに対してブロックされたこと（待ち）を表す。

10

20

【0020】

各プロセッササイクルに対する命令スケジューラの挙動は、一般に次の規則によって規定される。

1. ブロックされている（実行できない）全てのスレッドと、「FREEZE」信号がオンの全てのスレッドとを無視する。

30

2. ブロックされず、「FREEZE」信号をオンにしておらず、「REQUEST」信号をオンにした、最高優先順位のスレッドをスケジュールする。

3. 段階2でスレッドが何もスケジュールされていない場合、ブロックされず、「FREEZE」をオンにしていない、最高数値の非「REQUEST」中のスレッドをスケジュールする。

4. スレッドがスケジュールされている場合は、対応する「GRANT」信号をオンにする。

【0021】

この機構は、スレッド命令発行速度に影響を与えるが、それをサイクル毎に直接制御することはない。

40

クロック発生器内にクロックゲート回路を任意に追加することにより、全ての信号「REQUESTn」がオフにされた時はいつも、プロセッサのクロックパルスを確実に削除することができる。すなわち、ゲートプロセッサのクロック速度は、全てのスレッドによって要求される全体の命令速度を達成するために、正確に要求された速度で実行するように制御することができ、従って、処理のための電力消費は最小限に維持される。

【0022】

図1の「MCC」2は、あらゆる重要な点で拡張可能である。何故ならば、それは、ストレージ（レジスタファイル）をローカライズするバンクで構成され、いかなる管理不能の経路指定や相互接続の問題を生じさせることなく、処理（ALU）用の追加バンクを付加できるからである。次に、サポートすることができる処理スレッドの数は、マルチバン

50

クキャッシュ内に含まれるプログラムカウンタバンクにレジスタを追加し、それに応じて制御ユニットを変更することによって増やすことができる。「MCC」によってサポートされる入力/出力の流れの数は、更に別のI/Oバンクを追加することによって増やすことができる。

【0023】

スレッドのスケジューリングを処理する「MCC」2の一部分のブロック図が図2に示されている。それは、データ処理ユニットの状態と、パイプライン及びメモリバンクの状態と、I/Oポートの状態とに関するリソース状態情報を、発行要求制御ユニット22の各組からの「FREEZEN」信号出力に対する接続と共に受け取るリソースチェッカ20を含む。これらの発行要求制御ユニット22は、それぞれ、スレッド順位付けユニット24に対して、「REQUESTn」出力と「DELAY.COUNTn」出力とを有する。これはまた、それぞれの命令スレッドに付随する「PRIORITYn」信号と「DEADLINE.COUNTn」信号とを受け取る。これら2つの信号の信号ソースは、図4及び図5を参照して説明される。このスレッド順位付けユニットは、各命令スレッドに対するランキング信号を優先順位選択ユニット26に対して送出する。

10

【0024】

優先順位選択ユニット26はまた、どのスレッドが実行するのに利用可能なリソースを持っているかを表示する、リソースチェッカ20からのインターロック信号を受け取る。従って、最高順位のスレッドが利用可能リソースを全部持っていない場合は、優先順位選択ユニットは、利用可能リソースを有する2番目に上位の順位のスレッドを選択することになる。優先順位選択ユニット26は、次のクロックサイクルでの命令をどのスレッドが実行することになるかを表示する「GRANTn」出力を有する。この「GRANTn」信号はまた、発行速度要求制御ユニット22にフィードバックされる。

20

【0025】

図2に示されたスケジューラとの間接的な対話特性のために、「REQUESTn」信号のオンと関連スレッドに対する命令の発行との間にいくらかの遅れが発生する場合がある。プロセッサが過負荷状態の場合、この遅れは非常に長くなり、そのために命令発行要求を保持するのにバッファが必要になる。発行要求バッファは、「DELAY.COUNTn」アキュムレータ42と呼ばれるカウンタとして実行され、発行要求制御ユニット22の一部を形成する。

30

【0026】

発行要求制御ユニットは、図4に詳細に示される。このユニットは、「POOL.COUNTn」アキュムレータ40と、「DELAY.COUNTn」アキュムレータ42とを有する。「POOL.COUNTn」アキュムレータ40は、「MAX.POOL.COUNTn」レジスタ49から、「POOL.COUNTn」アキュムレータ40内の最高許容値を表す値を受け取る。それはまた、平均速度レジスタ48(A_n)からの値を受け取る。「DELAY.COUNTn」アキュムレータ42は、その入力の一つで信号「BLOCKEDn」を受け取り、他の入力でバースト速度レジスタ46(B_n)内の値を受け取る。「POOL.COUNTn」アキュムレータ40と、「DELAY.COUNTn」アキュムレータ42とは、両方とも図2の優先順位セクタ26から信号「GRANTn」を受け取る。

40

【0027】

「DELAY.COUNTn」アキュムレータ42と、「POOL.COUNTn」アキュムレータ40とは、スレッドの実行に互いに別々に影響を与えるので、別々に説明される。最初に、「DELAY.COUNTn」アキュムレータ42の作動について説明する。

スレッドは、そのバースト速度レジスタ46に値を書き込むことにより、特定のタスクに必要な命令発行速度を規定する。バースト速度レジスタ46内の値は、「DELAY.COUNTn」アキュムレータ42に繰り返し加算され、スレッドnによって命令発行が要求される速度が表示される。「DELAY.COUNTn」アキュムレータ42は、信

50

号「GRANT_n」がオンにされる度に区分的に減らされ、そのためにプロセッサがB_n内の値によって規定された速度で命令を実行すると、「DELAY_COUNT_n」アキュムレータ42内の値は0の近くに保たれることになる。プロセッサがB_n内の値によって規定された速度で命令を実行できない場合、「DELAY_COUNT_n」アキュムレータ42内に正の値が残ることになる。「DELAY_COUNT_n」アキュムレータ42内の値は、スレッド_nが現在のタスクのために必要であるが、まだ受け取っていない命令発行の数を表示する。「DELAY_COUNT_n」アキュムレータ42内の値は、スレッド上の命令発行速度が制御されるように、スレッド_nに対する信号「REQUEST_n」及び「FREEZE_n」を発生させるために使用される。

【0028】

必要な命令発行速度を規定するためにB_nに書き込まれる値は、次の式によって計算される。

$$B_n = \text{required.issue.rate} / \text{delay.count.update.rate}$$

「DELAY_COUNT_n」アキュムレータ42は、プロセッサのクロックサイクル毎に更新することができ、その場合、B_nは次の式によって計算される。

$$B_n = \text{required.issue.rate} / \text{processor.clock.rate}$$

【0029】

電力消費を節約するために、「DELAY_COUNT_n」アキュムレータ42は、KRを速度制御選択係数とすると、KRプロセッサクロックサイクルのそれぞれの累積期間に一度だけ更新することができる。それぞれの更新の際に、バースト速度レジスタ46内の値は、「DELAY_COUNT_n」に加算され、同時に「DELAY_COUNT_n」は、累積期間に「GRANT_n」がオンにされた回数だけ区分的に減らされる。この機構を使用することにより、「DELAY_COUNT_n」アキュムレータ42内の各累積期間の最後の値は、仮にプロセッサのクロックサイクル毎に更新が加えられた場合に保持されたであろう値と確実に一致する。他の全ての時間においては、その値は異なってもよい。それにもかかわらず、より粗いタイミング分解度という犠牲を払って、電力消費は係数KRだけ低減される。

【0030】

KRの値は、電力消費と命令発行制御の細分性との間の妥協点として選択されるべきである。指針として4～16の範囲のKRの値は、許容できるタイミングの細分性をもたらす、一方で電力消費を妥当なレベルに保つことが期待される。

「DELAY_COUNT_n」アキュムレータ42が、KRプロセッサクロックサイクル毎に一度更新されると、B_nは、次の式によって計算される。

$$B_n = \text{required.issue.rate} * KR / \text{processor.clock.rate}$$

【0031】

スレッド上で実行されているプログラムは、新しい命令発行速度を規定するためにそのバースト速度レジスタ46に何時でも書き込むことができる。これは、通常、プロセッサの活動を必要とするイベントに応答して、又は、タスクの完了に応答して行われることになる。

「DELAY_COUNT_n」アキュムレータに対する「BLOCKED_n」信号は、図2のリソースチェッカ20によって生成され、スレッド上の実行がブロックされ、外部イベント待ちであることを表示する。「BLOCKED_n」がオンにされると、「DELAY_COUNT_n」アキュムレータ42の更新は禁止される。「BLOCKED_n」がオフにされてイベントが発生したことが表示されると、「DELAY_COUNT_n」アキュムレータ42は、最初にクリアされ、続いて、値B_nが加算され、信号「GRANT_n」がオンにされるたびに1が減じられて、累積期間毎に一度更新される。

「DELAY_COUNT_n」アキュムレータ42の値は、数値ラッピングに起因する

10

20

30

40

50

エラーを回避するために、それが表示できる最大の2の補数値に制限される。作動時には、「DELAY_COUNTn」アキュムレータ42は、命令発行速度がバースト速度レジスタ46によって規定された速度と一致することを保証するが、その値が最高値に達しないことを条件とする。

【0032】

図4の「REQUESTn」発生ユニット44は、「DELAY_COUNTn」アキュムレータ42から出力を受け取り、これに回答してスレッド順位付けユニットに対して「REQUESTn」信号を生成する。「DELAY_COUNTn」信号はまた、スレッド順位付けユニットに直接出力される。図4の「FREEZEN」発生ユニット45は、「DELAY_COUNTn」アキュムレータ42及び「POOL_COUNTn」アキュムレータ40から出力を受け取り、これに回答して、リソース検査ユニット20に「FREEZEN」信号を発生する。

10

【0033】

「REQUESTn」発生ユニット44は、次の累積期間の最初に「DELAY_COUNTn」の値を調べ、「REQUESTn」を適切な回数オンにすることにより、次の累積期間に要求される命令の数を判断する。「DELAY_COUNTn」がゼロに等しいか又はそれ以下の場合、「REQUESTn」はオンにされないことになる。「DELAY_COUNTn」の値がKRに等しいか又はそれ以上の時、「REQUESTn」は、KR回オンにされることになる。「DELAY_COUNTn」の値がゼロを超え、KRよりも小さい時、「REQUESTn」は、「DELAY_COUNTn」回オンにされることになる。「REQUESTn」発生ユニット44は、「REQUESTn」が適切な回数オンにされることで、命令要求が累積期間に亘って最大に分布されることを保証する。

20

【0034】

「GRANTn」の連続するオンにより、「DELAY_COUNTn」はゼロよりも小さくなることができ、その結果、「REQUESTn」はオフにされ、プロセッサの処理能力が別のスレッドを実行するために解放される。バースト速度のレジスタ46に引き続き値を加算することにより、「DELAY_COUNTn」はゼロを上回り、それによりそのスレッドに対する「REQUESTn」がオンにされることになる。

【0035】

「DELAY_COUNTn」アキュムレータ42の出力は、「FREEZEN」信号をリソースチェッカに送る「FREEZEN」信号発生ユニット45に接続される。この「FREEZEN」信号発生ユニット45に対する他の入力は、「POOL_COUNTn」アキュムレータ40の出力である。上述の任意選択のクロックゲートが実施されると、スレッドn上の命令発行速度は、信号「REQUESTn」によって制御され、実施されない場合、命令発行速度は、信号「FREEZEN」によって制御される。

30

上述の任意選択のクロックゲートが実施されると、「FREEZEN」は、「DELAY_COUNTn」が-15よりも小さい時にオンにされ、「DELAY_COUNTn」がゼロを超えるとオフにされる。クロックゲートが実施されない時、「FREEZEN」は、「DELAY_COUNTn」がゼロよりも小さい時にオンにされ、「DELAY_COUNTn」がBnを超えるとオフにされる。

40

【0036】

「DELAY_COUNTn」アキュムレータ42の作動は、命令が発行される速度を、それがバースト速度レジスタ46で規定された速度と一致するように制御する。これは、スレッドの負荷の変化に応じて頻繁に変更される場合があり、従って、1つのスレッドに起因する全プロセッサ負荷が制限されてそれが規定値を超えないことを保証するのは困難である。プロセッサの平均負荷を把握し、プロセッサが過負荷を持続するのを制限し、1つのスレッドがプロセッサを占有できないことを保証するために、値「POOL_COUNTn」を有する「POOL_COUNTn」アキュムレータ40が設けられる。「POOL_COUNTn」アキュムレータ40の作動について以下に説明する。

50

【0037】

必要な平均命令発行速度を規定するスレッド n は、これをその平均速度レジスタ48 (A_n) に書き込むことによって行う。「POOL_COUNT n 」アキュムレータ40は、「 A_n 」内の値によって規定された通常で区分的に増加され、そのスレッドに対する「GRANT n 」がオンにされる度に区分的に減らされる。これは、「DELAY_COUNT n 」アキュムレータを更新するために使用されたのと同じKRプロセッサのクロックサイクル累積期間を使用して行われる。「POOL_COUNT n 」アキュムレータ40がKRプロセッサのクロックサイクル毎に一度更新される場合、 A_n は次の式で計算される。

$$A_n = \text{average_issue_rate} * KR / \text{processor_clock_rate} \quad 10$$

【0038】

スレッド上で実行されるプログラムは、通常、そのプログラムの開始の時にその平均速度レジスタ48に一度だけ書き込むことになる。それが要求する平均命令発行速度が確立されると、平均速度レジスタ48上の値は通常変更されない。

「POOL_COUNT n 」アキュムレータ40内の値は、スレッドがそのタスクを完了させるために必要であるが、まだ受け取っていない命令発行の数を表す。また、「POOL_COUNT n 」アキュムレータ40内の値は、プロセッサ過負荷の最大可能継続時間を推定するために、別のスレッド上で実施されているプログラムによって読み出すことができる。「POOL_COUNT n 」アキュムレータ40がゼロ又は負の値になると、それらがスレッド n がその命令発行割り当てを既に使い果たしたことを表すので、「DELAY_COUNT n 」アキュムレータ42の状態に関係なく、「REQUEST n 」は、そのスレッドに対してオフにされる。 20

【0039】

「POOL_COUNT n 」アキュムレータ40内の値は、「MAX_POOL_COUNT n 」レジスタ49によって規定された最高値に限定される。これは、スレッドが後より高速で実行するために「信用で」蓄積することができる命令の数を規定し、この値に制限を設けることは、プロセッサ過負荷の継続期間を制限することを可能にする。「POOL_COUNT n 」アキュムレータ40が「MAX_POOL_COUNT n 」レジスタ49内の値に到達すると、「POOL_COUNT n 」アキュムレータ40の更なる区分的増加が禁止される。すなわち、高速で実行する前に外部イベントを待つスレッドは、それが待つ間に「POOL_COUNT n 」アキュムレータ40内に命令の「リザーバ」を構築することができ、その後、イベントに続く制限された時間に、バースト速度レジスタ46によって規定された高速で実行する。高速実行バーストの間に蓄積される他のスレッド内のいかなる処理の不足も、それらの「DELAY_COUNT n 」アキュムレータ42の作動によって後で均衡されることになる。 30

【0040】

「POOL_COUNT n 」アキュムレータ40内の値が負の値になるように、スレッドに追加命令を発行する機能を提供することが可能である。これは、他のあらゆるスレッドがその要求した命令速度を受け取るのをそれが妨げない場合にだけ行うことができる。換言すれば、この機能により、予備の命令を別のスレッドに割り当てることが可能となり、それによってプロセッサの使用が最適化される。 40

【0041】

オペレーションのデフォルトモードは「サイクル・ストリクト」と呼ばれる。このモードでは、「POOL_COUNT n 」アキュムレータがゼロ又は負になると、図4の「FREEZE n 」発生ユニット44を通じて「FREEZE n 」はオンにされ、平均速度レジスタ48の値による区分的増分の結果として、「POOL_COUNT n 」アキュムレータ40が再度ゼロを超えるまで、スレッドはそれ以上の命令発行を受け取らないことになる。すなわち、スレッドがプロセッサ上に課すことができる強い制限が負荷に対して強制される。 50

【 0 0 4 2 】

任意選択の「緩いサイクル」モードでは、「POOL_COUNT_n」アキュムレータ40が1よりも小さい時は、「FREEZE_n」はオンにされない。この状態が発生して、命令発行を受け取るのに他のスレッドがどれも利用可能でない時に空の命令プールを有するスレッドを実行することができる場合、プールが空のスレッドに対して命令スケジューラが命令を発行することができ、「POOL_COUNT_n」アキュムレータ40の値を更に負の値にさせる。

【 0 0 4 3 】

オペレーションモードに関係なく、「POOL_COUNT_n」アキュムレータ40が1よりも小さい時に、「REQUEST_n」がオフにされることに注意すべきである。「POOL_COUNT_n」アキュムレータ40が決して空にならないように、リアルタイムシステムが通常設計されることになることにも注意すべきである。

10

「POOL_COUNT_n」アキュムレータ40が、それが表示できる最大の負の値に到達すると、アキュムレータの値が負の値から正の値に循環しないこと保証するために、それ以上の区分的減少が禁止される。

【 0 0 4 4 】

従って、要約すると、図4の回路により、「DELAY_COUNT_n」アキュムレータ42に応答して「REQUEST_n」信号が生成され、「DELAY_COUNT_n」アキュムレータ42又は「POOL_COUNT_n」アキュムレータ40に応答して「FREEZE_n」信号が生成されることになる。「REQUEST_n」及び「FREEZE_n」のどちらもオンにされない場合には、他のどのスレッドも実行することができない場合、スレッド_nに対して命令が発行されることになるが、実行することができる他のいかなるスレッドもスレッド_nよりも優先順位が高いことになる。

20

【 0 0 4 5 】

プロセッサ上で実行される命令スレッドには、いくつかの異なる可能な状態がある。それらは以下の通りである。

「実行」状態

この状態において、命令は、バースト速度レジスタ46内の値によって規定される速度で通常発行される。「DELAY_COUNT_n」の値は、別のスレッドのバースト実行速度が高くない限り、通常はゼロの近くに留まることになる。「DELAY_COUNT_n」アキュムレータ42内の値は、停止か又は他のスレッドのオペレーションの何れかによってスレッドがその意図した実行パターンから遅延された命令数を表示する。

30

【 0 0 4 6 】

「POOL_EMPTY_n」状態

「POOL_EMPTY_n」アキュムレータ40が特定のスレッドに関してゼロ又はゼロよりも小さい場合、そのスレッドは、「POOL_EMPTY_n」状態であるとして規定される。この状態では、スレッドは、実行状態での作動のように作動するが、スレッドがサイクルストリクトモードで作動している場合、発行速度は、その平均速度レジスタ48からの値「AN」に制限することができる。スレッド_nが「AN」を超える発行速度で長時間実行しようとするイベントにおいては、他のスレッドに保護がもたらされる。通常の作動では、「POOL_EMPTY_n」状態には決して入るべきではない。

40

【 0 0 4 7 】

「待ち」状態

スレッドがトリガなどの外部イベントに対してブロックされると、「BLOCKED_n」がリソース検査ユニット20によってオンにされ、次に、スレッドは、「待ち」として規定される。上述の任意選択のクロックゲートが実施されると、「待ち」状態のスレッドに対してプロセッサのクロックパルスが生成されることはない。

図2の優先順位制御選択ユニット26は、図1のメディア制御コア内の命令スケジューラに対して、スレッド選択のランク順位を提供する。全入力スレッドに対する全バースト速度B_nの合計が、利用可能なプロセッサ命令速度よりも小さい時の条件においては、優

50

先順位機構は正味の影響を及ぼさない。換言すれば、優先順位制御ユニットは、プロセッサが過負荷の場合だけ関連がある。

【0048】

プロセッサが過負荷の場合は、命令スケジューラは、インターロックされていない最高順位のスレッドに対して命令を発行する。スレッドのランク順位を確立するために、図3に示されるように3つのメトリックの組合せが使用される。このプロセッサについては以下に説明される。

それぞれの命令スレッドに関連するスレッド順位付けユニットに対する入力には、0、1、2、及び、3の番号が付けられる。スレッド0だけが完全に図示されている。スレッドに対する優先順位信号は、シフトレジスタに入力され、そこから加算器に供給される。「DEADLINE_COUNT」及び「DELAY_COUNT_n」は、それぞれ、類似のシフトレジスタ30に通される前にフォーマット変換ユニット32に入り、3つが全て加算器34内で結合される前にそれらを優先信号で正規化し、従って、そのスレッドに関連するメトリックを生成する。他の各スレッドに対する同様のメトリックが作られ、これらはランク順位比較器36で比較される。これは、それぞれのスレッドに次に順位を割り当てるゲートユニット38を含む。これらの順位は並列に出力される。

【0049】

ランク順位を確立するのに最重要のメトリックは、スレッド優先順位である。スレッドは、符号のないバイト値をその優先順位レジスタに書き込むことによりその優先順位を規定する。この優先順位レジスタ内の数字が大きいほど、その順位が高い。

2番目に重要なメトリックは、図5に示された「DEADLINE_COUNT_n」であり、これは、スレッド順位付けユニット24に対して第2の入力を供給する。「DEADLINE_COUNT_n」機構により、スレッドは、その時間内にタスクを完了しなければならない締切時間を規定することができる。「DEADLINE_COUNT_n」レジスタ50は、スレッドが「待ち」状態の時は静止状態に保たれ、それはまた、「DEADLINE_DEFAULT_n」に対して初期化され、続いてスレッドが外部イベントに応答して「待ち」状態から「実行」状態に変わると通常で区分的に減少される。

【0050】

締切カウンタ50に対する入力は、リソース検査ユニット20からの「BLOCKED_n」信号、そのスレッドが実行するための最大の締切を示す、「DEADLINE_DEFAULT_n」レジスタに保持された値、スレッドがそれぞれ締切が異なるいくつかの異なるイベントを処理する時に締切を調節するために「DEADLINE_COUNT_n」に加算される「DEADLINE_INCREMENT_n」値、及び、「DEADLINE_COUNT_n」カウンタの作動を可能にする「DEADLINE_ENABLE_n」信号である。

【0051】

初期設定値は、イベントから最短の締切が過ぎるまでの時間を表す。「DEADLINE_COUNT_n」レジスタ50は、次に通常で区分的に減少され、その値が締切が過ぎるまでの残り時間を表示することを保証する。電力消費を節約するために、「DEADLINE_COUNT_n」は、KDクロックサイクル期間毎に一度だけ更新され、ここで、KDは、図4の「DELAY_COUNT_n」アキュムレータ42の更新と同じ方法による締切カウンタの選択係数である。「DELAY_COUNT_n」が減少すると、そのスレッドのランキングも増加するはずである。全てのスレッドに締切優先順位機構が設けられた場合、全ての締切に確実に間に合うように、プロセッサリソースが最良の方法で割り当てられる。通常システムでは、締切のないスレッドが存在する場合があります、従って、全てのスレッドがこの機構を使用することが絶対に必要ということはない。

【0052】

スレッドが「実行」状態から「待ち」状態に戻ると、「DEADLINE_COUNT_n」レジスタは区分的増加を停止し、それが「待ち」状態を再度離れるまでその最終値を保持し、その時点で、それは「DEADLINE_DEFAULT_n」の新しい値に再初

10

20

30

40

50

期化される。

スレッドは、それぞれ締切が異なるいくつかの異なるイベントを処理することができる。この場合、「DEADLINE_COUNT_n」50に対する「DEADLINE_DEFAULT_n」レジスタ入力は、処理される最短の締切を表示するようにプログラムされる。締切の長いイベントが発生する場合、そのスレッドは、レジスタの「DEADLINE_INCREMENT_n」（図示しない）に締切の区分的増分を書き込み、次にこれが締切カウンタ50内の値に加算される。

【0053】

締切カウンタ50に対する「DEADLINE_ENABLE_n」入力により、制御ビットを用いて締切カウンタのオンオフの切換ができる。締切カウンタが使用不可にされた場合、「DEADLINE_COUNT_n」は、その最大値に設定される。更に別の入力（図示しない）を使用して、ソフトな締切スケジューリング中の「DEADLINE_COUNT_n」の区分的減少を休止させることができる。

【0054】

締切カウンタ50は、締切を有するイベントが発生した時にスレッド_nが「待ち」状態にある場合のみ正常に作動する。これは、スレッドが1つのイベントだけを処理し、次のイベントの前にイベント処理が終了しなければならない場合にのみ保証することができる。そのような制約が課せられていない場合には、締切制御は、そのタスク専用の別の処理スレッドによって処理されるべきである。

そのような専用の締切制御スレッドは、全イベントの初期の処理を実行し、締切が過ぎる時間を認識し、それらのイベントを適切なスレッドの待ち行列に入れるであろう。このスレッドによって為される仕事は、イベントを検出するのにかかる時間をできるだけ短くするためにできるだけ最小に抑えられる。スレッドがその待ち行列からイベントを拾い上げる時、それは、締切制御スレッドを通じてタスク待ち行列エントリに記録された量だけ、そのスレッドに対する「DEADLINE_COUNT_n」を調節する。調節値は、イベントが発生した時間に締切制御スレッドによって計算されることになる。

【0055】

スレッド順位付けユニットによって使用される最も重要度が低いメトリックは、上述の「DELAY_COUNT_n」である。このメトリックがスレッドの順位付けを制御するために使用される場合、プロセッサが過負荷のイベントにおいては、命令スケジューラは、全てのスレッドが意図した処理プロファイルから同じ遅れを受けるようにプロセッサリソースを割り当てる。

それぞれのスレッドに対して、図3の加算器34における連結により、3つのメトリックが単一の複合メトリックに結合される。優先順位は、最重要の位置と、最も重要度の低い「DELAY_COUNT_n」とにある。

フォーマットコンバータ32は、「DELAY_COUNT_n」に対してビット的反転を行い、カウントの減少が数の増加を与えることを保証する。「DELAY_COUNT_n」は、その最上位のビットを反転させ、それを2の補数からオフセット/2進表示に変換する。これは、負のカウント値を誤って解釈するのを回避するためである。

【0056】

複合メトリックは、バブルソート・アルゴリズムとして公知の連続実施法を使用するランク順位比較器36により、ランクの順番に配置される。これは、次の通りである。

1. ソータの各クロックサイクル上で2つの複合メトリックが比較され、下位の順位付けの値が上位の順位付けの値と等しいか又はそれ以上の場合、それらの順位が交換される。

2. 連続するクロックサイクル上で、複合メトリックの最下位の順位の対から最上位の順位の対に向かって比較が続けられる。

3. 複合メトリックの最上位の順位の対の比較に続くクロックサイクル上で、最下位の順位の対が比較される。

【0057】

このアルゴリズムの効果は、 $N - 1$ 以下 (N はスレッドの数)のクロックサイクルで最大複合メトリックを最上位の順位の位置に置くことであり、最大 $N^2 / 2 - N / 2$ クロックサイクルで正しい順番を確立することができる。2つ又はそれ以上の複合メトリックの値が等しい場合は、値が等しいと交換が発生するために、それらのランク順位は、ある時間に亘って循環することになる。この挙動は、タイムスライシングによって同じ順位付けをエミュレートし、従って、複合メトリックが同等のスレッドは全て、命令スケジューラから同等の優先順位を受け取ることを保証する。

説明したスキームは、プロセッサの処理限界を超えないことを条件として、全てのスレッドに対する命令発行速度を制御することになる。仮に処理限界を超える場合、デバッグと特徴付けを支援するための検出機構の提供が役立つであろう。これらについては以下に説明する。

10

【 0 0 5 8 】

命令発行の不足及び過剰をモニタ及び制御するために、それぞれのスレッドに対して2つのトリガが設けられる。「POOL_FILLED n 」トリガは、「POOL_COUNT n 」アキュムレータ40の値が「MAX_POOL_COUNT n 」レジスタ49内の値と等しい時に設定される。「POOL_EMPTY」トリガは、「POOL_COUNT n 」アキュムレータ40の値がゼロ又は負の時に設定される。次に、「POOL_FILLLED n 」及び「POOL_EMPTY n 」の状態と、「POOL_COUNT n 」アキュムレータ40の値とを、状態レジスタから読み出すことができる。「DELAY_COUNT n 」の値は、状態レジスタから読み出すことができる。締切優先順位機構は、それぞれのスレッドに対するトリガによってモニタすることができる。これは、「DEADLINE_MISSED n 」と呼ばれ、「DELAY_COUNT n 」がゼロになった時に設定される。「DEADLINE_MISSED n 」の状態と、「DELAY_COUNT n 」の値とは、両方とも状態レジスタから読み出すことができる。

20

ここで説明した発行速度制御システムのレジスタ及びトリガの要約表は、以下の表2に示される。

30

【 0 0 5 9 】

【表 2】

入出力	名称	フォーマット			説明
		N	F	T	
R/W	A _n	8	-4	t	(MIPSでの平均命令発行速度) * KR ₋ /R ⁺
R/W	B _n	8	-4	t	(MIPSでのバースト命令発行速度) * KR/R
R/W	PRIORITY _n	8	0	u	スレッド優先順位
R/W	DEADLINE-DEFAULT _n	20	0	u	スレッドに対するデフォルト締切(単位KD*/R)
W	DEADLINE-INCREMENT _n	20	0	u	締切カウンタを拡張する値(単位KD/R)
R/W	MAX-POOL-COUNT _n	22	0	U	命令プールカウンタの最大値
R/W	AMA-CONTROL _n	3	0	u	AMA制御レジスタ
R	DELAY-COUNT _n	27	-4	t	スレッド _n がその必要なバースト速度から遅延された命令の数
R/W	DEADLINE-COUNT _n	20	0	u	イベント締切期限 [#] までに残っているサイクル数
R	POOL-COUNT _n	27	-4	t	スレッドが利用可能な潜在的な命令の数
R	DEADLINE-MISSED _n	-	-	-	締切が過ぎたことを示すトリガ
R	POOL-FILLED _n	-	-	-	命令プールが充たされた(「MAX-POOL-COUNT _n 」に達した)ことを示すトリガ
R	POOL-EMPTY _n	-	-	-	命令プールが空になったことを示すトリガ

10

20

30

【0060】

⁺R : MHz で表したプロセッサのクロック速度。

[#] : 20ビットの「DELAY-COUNT_n」が、D{23...4}の位置に読み出され、「MCC」によって読み出されたカウント値が残っているサイクル数(KDの次の最も低い倍数に切り捨てられた)であることを保証する。

フォーマット :

N - ビットの全数

F - 端数ビットの数

T - データストレージの種別 : u - 符号のないデータ、t - 2の補数データ

「AMA」制御レジスタ : ビットは以下に対して準備される。

- サイクル・ストリクト・オペレーション

- 締切の使用不可

- 締切の休止

40

【0061】

表2に与えられた23整数ビットの「DELAY-COUNT_n」は、最大2²²、すなわち、約400万の命令まで累積する。50MHzの命令発行速度では、カウンタは、約80ミリ秒の間累積することができる。これは、「POOL-COUNT_n」に関しても同様である。

20ビットの「DEADLINE-COUNT_n」は、最高2²⁰まで累積する。締切選択係数(KD)の16が与えられると、「DEADLINE-COUNT_n」は、従って

50

最大約1670万サイクルまで表すことができる。200MHzのプロセッサに対して、これは、約84ミリ秒の締切を表す。

【図面の簡単な説明】

【0062】

【図1】 マルチスレッドプロセッサシステムの基本アーキテクチャのブロック図である。

【図2】 図1の「媒体制御コア」のスレッドスケジューリング部分のブロック図である。

【図3】 図2のスレッド順位付け回路のブロック図である。

【図4】 図2の発行要求制御回路のブロック図である。

【図5】 締切カウンタの構成を示す図である。

【符号の説明】

【0063】

- 40 プール計数アキュムレータ
- 42 遅延計数アキュムレータ
- 44 「REQUEST」発生、「FREEZE」発生
- 46 バースト速度レジスタ
- 48 平均速度レジスタ

【図1】




FIG. 1
基本アーキテクチャ

【図2】




FIG. 2

【 図 3 】




FIG. 3

【 図 4 】




FIG. 4

【 図 5 】




FIG. 5

フロントページの続き

- (74)代理人 100074228
弁理士 今城 俊夫
- (74)代理人 100084009
弁理士 小川 信夫
- (74)代理人 100082821
弁理士 村社 厚夫
- (74)代理人 100086771
弁理士 西島 孝喜
- (74)代理人 100084663
弁理士 箱田 篤
- (72)発明者 アンダーソン アドリアン ジョン
イギリス ハートフォードシャー ダブル्यूディー4 8エルゼット キングス ラングリー
ホーム パーク エステイト イマジネイション テクノロジーズ リミテッド内
- (72)発明者 ウッドヘッド マーティン ジョン
イギリス ハートフォードシャー ダブル्यूディー4 8エルゼット キングス ラングリー
ホーム パーク エステイト イマジネイション テクノロジーズ リミテッド内

審査官 後藤 彰

- (56)参考文献 特表2000-509528(JP,A)
特表2000-504454(JP,A)
特開平11-237995(JP,A)
特開昭57-101948(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 9/30 - 9/38

G06F 9/46 - 9/48