

[19] 中华人民共和国国家知识产权局



[12] 发明专利说明书

专利号 ZL 200510048392. X

[51] Int. Cl.

H01L 29/78 (2006.01)

H01L 29/02 (2006.01)

H01L 21/336 (2006.01)

H01L 21/24 (2006.01)

[45] 授权公告日 2009 年 10 月 14 日

[11] 授权公告号 CN 100550419C

[22] 申请日 2005.12.16

[21] 申请号 200510048392. X

[30] 优先权

[32] 2004.12.17 [33] US [31] 11/014937

[73] 专利权人 英特尔公司

地址 美国加利福尼亚州

[72] 发明人 M·哈滕多夫 J·黄 A·穆蒂
A·维斯特迈尔

[56] 参考文献

US5756391A 1998.5.26

US6492216B2 2002.12.10

US6605498B1 2003.8.12

US2004/0197969A1 2004.10.7

US2004/0173815A1 2004.9.9

US2004/0070035A1 2004.4.15

US6545327B2 2003.4.8

C 离子注入 Si 中 Si - C 合金的形成及其特征。王引书, 李晋闽, 王玉田, 王衍斌, 林兰英. 半导体学报, 第 22 卷第 8 期. 2001

审查员 闫立刚

[74] 专利代理机构 中国专利代理(香港)有限公司
代理人 梁 永


权利要求书 4 页 说明书 6 页 附图 3 页

[54] 发明名称

半导体装置及其使用的方法

[57] 摘要

本发明涉及半导体装置及其使用的方法，所述半导体装置包括：在衬底顶上的栅结构；在所述衬底顶上的凸起的漏结构；在所述衬底顶上的凸起的源结构；在所述衬底的表面下并且在所述凸起的漏结构下的代位碳区，以在沟道区中引起张应力；以及在所述衬底的表面下和在所述凸起的漏结构下的顶注入区，其中所述代位碳区的底部低于所述顶注入区的底部，而且所述顶注入区实质上在所有凸起的漏结构的下面延伸。由此加强半导体装置的性能。



1、一种半导体装置，包括：

在衬底顶上的栅结构；

在所述衬底顶上的凸起的漏结构；

在所述衬底顶上的凸起的源结构；

在所述衬底的表面下并且在所述凸起的漏结构下的代位碳区，以在沟道区中引起张应力；以及

在所述衬底的表面下和在所述凸起的漏结构下的顶注入区，其中所述代位碳区的底部低于所述顶注入区的底部，而且所述顶注入区实质上在所有凸起的漏结构的下面延伸。

2、根据权利要求 1 的装置，进一步包括：

在所述衬底的表面下和所述凸起的源结构下的第二代位碳区，以在所述沟道区中引起张应力。

3、根据权利要求 1 的装置，其中所述代位碳区包括具有 0.1 到 5.0% 的代位碳的实质上为单晶硅的晶格。

4、根据权利要求 1 的装置，其中所述代位碳区包括具有 0.5 到 3.0% 的代位碳的实质上为单晶硅的晶格。

5、根据权利要求 1 的装置，其中所述顶注入区包括磷或砷中的至少一种。

6、根据权利要求 1 的装置，进一步包括：

在所述衬底顶上的衬垫，所述衬垫邻接所述栅结构。

7、根据权利要求 6 的装置，其中所述凸起的漏结构邻接所述衬垫。

8、根据权利要求 7 的装置，其中所述顶注入区在所述衬垫的至少一部分的下面延伸。

9、根据权利要求 7 的装置，其中所述顶注入区在所述栅结构的一部分的下面延伸。

10、根据权利要求 7 的装置，其中所述代位碳区实质上与和所述栅结构相对的所述衬垫的表面对准。

11、根据权利要求 7 的装置，其中所述代位碳区在所述衬垫的一部分

的下面延伸。

12、根据权利要求 1 的装置，其中所述凸起的源结构和所述凸起的漏结构包括磷或砷中的至少一种。

13、根据权利要求 1 的装置，其中所述凸起的源结构和所述凸起的漏结构包括具有在 $1.0E20/cm^3$ 到 $8.0 E20/cm^3$ 的范围内的浓度的掺杂剂。

14、根据权利要求 1 的装置，其中所述栅结构包括栅电极和栅电介质，所述栅电极包括多晶硅或金属中的至少一种。

15、一种半导体装置，包括：

在衬底的表面下的代位碳区，以在沟道区中引起张应力；

在所述衬底的表面上的和在所述代位碳区上的凸起的漏结构；

在所述衬底的表面下的第二代位碳区，以在所述沟道区中引起张应力；

在所述衬底的表面上和在所述第二代位碳区上的凸起的源结构；

在所述衬底的表面顶上的栅；

在所述衬底的表面下和在所述凸起的漏结构下的顶注入区；

在所述衬底的表面下和在所述凸起的源结构下的第二顶注入区；以及

第一衬垫和第二衬垫，所述第一和第二衬垫邻接所述栅，其中所述代位碳区的底部低于所述顶注入区的底部，所述第二代位碳区的底部低于所述第二顶注入区的底部，所述顶注入区实质上在所有凸起的漏结构的下面延伸，而且所述第二顶注入区实质上在所有凸起的源结构的下面延伸。

16、根据权利要求 15 的装置，其中所述第一衬垫和所述第二衬垫为 5 到 $35nm$ 宽。

17、根据权利要求 15 的装置，其中所述代位碳区包括具有 0.5 到 3.0% 的碳的实质上为单晶硅的晶格。

18、根据权利要求 15 的装置，其中所述凸起的漏结构包括掺杂剂，该掺杂剂包括磷或砷中的至少一种。

19、一种半导体装置，包括：

在衬底顶上的栅结构；

在所述衬底上并邻接所述栅结构的第一衬垫；

在所述衬底上并邻接所述第一衬垫的凸起的源结构；

在所述衬底上并邻接所述栅结构的第二衬垫；

在所述衬底上并邻接所述第二衬垫的凸起的漏结构；
在所述衬底的表面下和在所述凸起的源结构下的第一顶注入区；
在所述衬底的表面下和在所述凸起的漏结构下的第二顶注入区；
在所述衬底的表面下和在所述凸起的源结构下的第一代位碳区，以在
沟道中引起应力；以及
在所述衬底的表面下和在所述凸起的漏结构下的第二代位碳区，以在
所述沟道中引起应力，其中所述第一代位碳区的底部低于所述第一顶注入
区的底部，且所述第二代位碳区的底部低于所述第二顶注入区的底部，而
且其中所述第一顶注入区实质上在所有凸起的源结构的下面延伸，所述第
二顶注入区实质上在所有凸起的漏结构的下面延伸。

20、根据权利要求 19 的装置，其中所述第一代位碳区包括具有 0.1 到
5.0% 的代位碳的实质上为单晶硅的晶格。

21、根据权利要求 19 的装置，其中所述第一代位碳区包括具有 0.5 到
3.0% 的代位碳的实质上为单晶硅的晶格。

22、根据权利要求 19 的装置，其中所述第一顶注入区在所述栅结构的
至少一部分的下面延伸。

23、根据权利要求 19 的装置，其中所述第一代位碳区在所述第一衬垫
的至少一部分的下面延伸。

24、一种用于半导体的方法，包括：

在衬底上形成栅结构；

在所述衬底上进行非晶体化注入；

将碳注入到所述衬底中；

对所述衬底进行退火以形成代位碳区；

在所述衬底上形成凸起的源结构和凸起的漏结构；以及

注入掺杂剂以形成顶注入区，其中所述代位碳区的底部低于所述顶注
入区的底部，而且所述顶注入区实质上在所有凸起的漏结构或凸起的源结
构的下面延伸。

25、根据权利要求 24 的方法，其中所述衬底包括单晶硅。

26、根据权利要求 24 的方法，其中注入碳包括以在 5keV 和 15keV 之
间的能量以及 $1E14/cm^2$ 和 $1E16/cm^2$ 之间的剂量注入碳。

27、根据权利要求 24 的方法，其中注入碳包括不同能量的多重碳注入。

28、根据权利要求 24 的方法，其中进行所述非晶体化注入包括注入硅或锗中的至少一种。

29、根据权利要求 24 的方法，其中对所述衬底进行退火包括温度为 900℃以上的尖峰退火。

30、根据权利要求 24 的方法，其中对所述衬底进行退火包括亚融化激光退火。

31、根据权利要求 24 的方法，其中形成所述凸起的源结构和所述凸起的漏结构包括外延生长掺杂有磷或砷中的至少一种的单晶硅。

32、根据权利要求 24 的方法，其中形成所述凸起的源结构和所述凸起的漏结构包括化学气相沉积。

33、根据权利要求 24 的方法，进一步包括：

将凸起结构的掺杂剂注入到所述凸起的源结构和所述凸起的漏结构。

34、根据权利要求 33 的方法，其中所述凸起结构的掺杂剂包括磷或砷中的至少一种。

35、根据权利要求 24 的方法，其中所述栅结构包括包含金属的栅电极。

36、根据权利要求 24 的方法，进一步包括：

形成邻接所述栅结构的衬垫。

37、根据权利要求 36 的方法，进一步包括：

除去所述衬垫。

38、根据权利要求 36 的方法，其中注入碳包括与和所述栅结构相对的所述衬垫的表面对准的注入。

半导体装置及其使用的方法

技术领域

本发明的实施例涉及半导体技术。具体地，本发明的实施例涉及用于 NMOS 晶体管的最优化的方法和装置。

背景技术

在半导体加工中，可以在半导体晶圆上形成晶体管。这些晶体管可以包括栅结构、源区、漏区和沟道区，并可以是 NMOS（N 沟道金属氧化物半导体）或 PMOS（P 沟道金属氧化物半导体）晶体管。可以将这些晶体管和其它器件互连，以形成集成电路（IC）。然后，可以封装和出售这些 IC。这些 IC 的性能取决于上述晶体管的性能。

发明内容

本发明的目的是提供掺杂有碳的区域和凸起的源/漏区域，以在 NMOS 晶体管的沟道中提供张应力。

根据本发明，提供了一种半导体装置，该装置包括：在衬底上的栅结构；在上述衬底上的凸起的漏结构；在上述衬底上的凸起的源结构；以及在上述衬底的表面下并在上述凸起的漏结构下的代位碳区，以在沟道区中引起张应力；以及在所述衬底的表面下和在所述凸起的漏结构下的顶注入区，其中所述代位碳区的底部低于所述顶注入区的底部，而且所述顶注入区实质上在所有凸起的漏结构的下面延伸。

根据本发明，提供了另一种半导体装置，该装置包括：在衬底的表面下的代位碳区，以在沟道区中引起张应力；以及在上述衬底的表面上和在上述代位碳区上的凸起的漏结构；在所述衬底的表面下的第二代位碳区，以在所述沟道区中引起张应力；在所述衬底的表面上和在所述第二代位碳区上的凸起的源结构；在所述衬底的表面顶上的栅；在所述衬底的表面下和在所述凸起的漏结构下的顶注入区；在所述衬底的表面下和在所述凸起的源结构下的第二顶注入区；以及第一衬垫和第二衬垫，所述第一和第二衬垫邻接所述栅，其中所述代位碳区的底部低于所述顶注入区的底部，所

述第二代位碳区的底部低于所述第二顶注入区的底部，所述顶注入区实质上在所有凸起的漏结构的下面延伸，而且所述第二顶注入区实质上在所有凸起的源结构的下面延伸

根据本发明，还提供了一种半导体装置，该装置包括：在衬底顶上的栅结构；在上述衬底上并邻接上述栅结构的第一衬垫；在上述衬底上并邻接上述第一衬垫的凸起的源结构；在上述衬底上并邻接上述栅结构的第二衬垫；在上述衬底上并邻接上述第二衬垫的凸起的漏结构；在上述衬底的表面下和在上述凸起的源结构下的第一顶注入区；在上述衬底的表面下和在上述凸起的漏结构下的第二顶注入区；在上述衬底的表面下和在上述凸起的源结构下的第一代位碳区，以在沟道中引起应力；以及在上述衬底的表面下和在上述凸起的漏结构下的第二代位碳区，以在上述沟道中引起应力，其中上述第一代位碳区的底部低于上述第一顶注入区的底部，且上述第二代位碳区的底部低于上述第二顶注入区的底部，而且其中所述第一顶注入区实质上在所有凸起的源结构的下面延伸，所述第二顶注入区实质上在所有凸起的漏结构的下面延伸。

根据本发明，还提供了一种用于半导体的方法，该方法包括：在衬底上形成栅结构；在上述衬底上进行非晶体化注入；将碳注入到上述衬底中；对上述衬底进行退火以形成代位碳区；以及在上述衬底上形成凸起的源结构和凸起的漏结构；以及注入掺杂剂以形成顶注入区，其中所述代位碳区的底部低于所述顶注入区的底部，而且所述顶注入区实质上在所有凸起的漏结构或凸起的源结构的下面延伸。

附图说明

通过举例和非限定的方式在附图中说明了本发明，在这些附图中类似的标记表示类似的元件，其中：

图1示出根据本发明的一个实施例的装置的截面图。

图2A-2F示出与根据本发明的一个实施例的方法有关的截面图。

具体实施方式

在各个实施例中，描述了与应变NMOS晶体管相关的装置和方法。在以下的描述中，将描述各个实施例。然而，可以在不了解一个或多个这些具体细节的情况下实施各个实施例，或是以其他方法、材料或元件来实

施各个实施例。在其它的例子中，未详细示出或描述公知的结构、材料或操作，以避免使本发明的各个实施例的一些方面不清楚。类似地，为解释的目的，说明了具体数字、材料和结构，以使读者透彻理解本发明。然而，在不了解这些细节的情况下，也可以实施本发明。而且，应当懂得，图中所示的各个实施例是说明性的，且没必要按比例绘制。

下面将各个操作依次描述为多个离散的操作。但是，不应当将描述的顺序解释为该顺序暗示这些操作必须取决于顺序。具体地，这些操作不必按陈述的顺序来执行。

通过向晶体管沟道提供应力，可以增强晶体管性能。例如，当 NMOS 晶体管（N 沟道金属氧化物半导体）的沟道承受横向张应力时，该 NMOS 晶体管的性能将会改善。NMOS 沟道中的横向张应力可以拉伸该沟道中的硅晶格，并使得电子能更容易地从源极移动到漏极，从而改善了 NMOS 晶体管中的驱动电流。

图 1 示出了 NMOS 晶体管 100 的截面图。NMOS 晶体管 100 包括衬底 110、栅结构 120（包括栅电极和栅电介质，如以下进一步讨论的）、源和漏顶区 130、应变沟道 140、衬垫 150、代位碳区 160、凸起的源结构 170 和凸起的漏结构 180。衬底 110 可以包括单晶硅或如以下进一步讨论的其它材料。代位碳区 160 可包括主要含有硅的材料晶格，但是该材料晶格也包含在该晶格结构的某些位置处取代硅原子的碳原子。在该晶格中的代位碳原子可以具有比晶格中硅原子更短的键长。结果，与仅由硅原子组成的晶格相比，代位碳区 160 可能承受应力。代位碳区 160 可以将该应力转移到邻近的晶格结构中，并且，具体地，可以在应变沟道 140 中引起单轴横向张应力。

通过拉伸应变沟道 140 中的硅晶格和从而增加应变沟道 140 中电子的迁移率以及增加驱动电流，应变沟道 140 中的张应力可以改善 NMOS 晶体管 100 的性能。通常，代位碳所占比例越大和代位碳区 160 的体积越大，则提供在应变沟道 140 上的应力越大。在一个实施例中，碳在代位碳区 160 中的百分比可以在大约 0.1 到 5.0% 的范围内。在另一个实施例中，碳在代位碳区 160 中的百分比可以在大约 0.5 到 3.0% 的范围内。

凸起的源结构 170 和凸起的漏结构 180 可以邻接代位碳区 160 以及源

和漏顶区 130，以便凸起的源结构 170 和凸起的漏结构 180 中的掺杂剂可以与代位碳区 160 分离。凸起的源结构 170 和凸起的漏结构 180 可以提供至应变沟道 140 的低电阻接触或通路。

图 2A-2E 示出了根据本发明的实施例的方法。首先参考图 2A，可以通过公知的方法将栅结构 120 形成在衬底 110 上。衬底 110 可以是晶圆或管芯，并可以包括单晶硅、绝缘硅或其它适当的材料。衬底 110 也可以包括包含绝缘材料、导电材料或半导体材料的其他层或结构（未示出）。在 NMOS 晶体管区中，可以用 p-型掺杂剂（例如硼）掺杂衬底 110，以便在 p-阱区中内建 NMOS 晶体管 100。

而且，为清楚起见，图 2A 仅示出了具有单个 NMOS 晶体管 100 的衬底 110 的一部分。衬底 110 可以包括许多其他的 NMOS 晶体管，PMOS（P 沟道金属氧化物半导体）晶体管（未示出），以及其它器件（未示出）。在 NMOS 晶体管加工期间，可以通过公知的方法用光刻胶或形成图案的电介质层覆盖 PMOS 晶体管和其它器件。

栅结构 120 可以包括栅电极 210 和栅电介质 220。在一个实施例中，栅电介质 220 可以是绝缘材料。在另一个实施例中，栅电介质 220 可以包括高 k 材料。在一个实施例中，栅电极 210 可以包括多晶硅。在另一个实施例中，栅电极 210 可以包括预先掺杂的多晶硅。在另一个实施例中，栅电极 210 可以包括金属。

在图 2B 中，可以进行顶注入 230 以形成源和漏顶区 130。顶注入 230 可以包括任何 n-型掺杂剂。在某些实施例中，顶注入 230 可以包括磷或砷。源和漏顶区 130 相对于其它注入可以较浅，且可以使用低能量注入进行顶注入 230。源和漏顶区 130 可以被注入到衬底 110 的邻近栅结构 120 的表面上，以便源和漏顶区 130 可以与栅结构 120 自对准。

在一个实施例中，顶注入 230 也可以注入栅结构 120。在顶注入 230 后，掺杂剂可以与栅结构 120 的边缘对准。可以进行退火，且源和漏顶区 130 可以在栅结构 120 下轻微地扩散。在其他实施例中，可以以某个角度进行顶注入 230，以便该注入在栅结构 120 下延伸。

现在参考图 2C，邻近栅结构 120 可以形成衬垫 150。衬垫 150 可以包括氧化物或氮化物，并可以通过公知的方法例如沉积和衬垫蚀刻而形成。

在某些实施例中，衬垫 150 可以是窄的衬垫，具有在大约 5nm 到 35nm 的范围内的宽度。在其它实施例中，未在图 2D 和 2E 中所示的步骤前形成衬垫 150，但是可以在其后形成该衬垫，或是根本不形成该衬垫，如以下参考图 2E 而进一步讨论的。

在图 2D 中，可以进行非晶体化注入 240，以干扰衬底 110 的晶格结构。非晶体化注入 240 可以包括任何电中性的注入粒子。在一个实施例中，非晶体化注入 240 可以包括硅。在另一个实施例中，非晶体化注入 240 可以包括锗。在图 2E 中，通过碳注入 250 可以将碳注入到衬底 110 中。在一个实施例中，碳注入 250 可以处于大约 5keV 到 15keV 的能量范围内。在另一个实施例中，碳注入 250 可以处于大约 8keV 到 12keV 的能量范围内。在另外的其它实施例中，碳注入 250 的剂量可以处于大约 $1\text{E}14/\text{cm}^2$ 到 $1\text{E}16/\text{cm}^2$ 的范围内。在另一个实施例中，碳注入 250 的剂量可以处于大约 $4\text{E}15/\text{cm}^2$ 到 $6\text{E}15/\text{cm}^2$ 的范围内。在其它实施例中，可以使用能量不同的多重碳注入，以在衬底 110 中实现期望的碳分布。

在某些实施例中，可以通过低剂量施主注入来实现非晶体化注入或碳注入，以抑制结的泄漏电流。在一个实施例中，该施主可以是磷。在另一个实施例中，该施主注入的剂量可以在大约 $1\text{E}13/\text{cm}^2$ 到 $1\text{E}15/\text{cm}^2$ 的范围内，其能量可以在大约 15keV 到 45keV 的范围内。在一个实施例中，可以使用能量约为 30keV 和剂量约为 $1\text{E}14/\text{cm}^2$ 的磷施主注入。

可以进行退火来重结晶晶格(包括该主要包含硅的晶格中的碳)，以形成代位碳区 160。在一个实施例中，该退火可以是温度在大约 900°C 以上的尖峰(spike)退火。在另一个实施例中，该退火可以是亚融化(sub-melt)激光退火。在一个实施例中，该亚融化退火可以是快速退火。

虽然通过依次示出非晶体化注入 240、碳注入 250 和然后的退火说明了该方法，但是该顺序不用于限制本发明。具体地，可以利用其中存在碳的和在退火前已干扰晶格结构的任何方法。在一个实施例中，碳注入 250 可以在非晶体化注入 240 之前进行，然后，接着进行退火。也可以利用其它的加工流程和顺序，例如：碳注入、退火、非晶体化注入、退火。

如针对图 2C 所讨论的，在图 2D 和 2E 中示出的步骤前可以尚未形成衬垫 150。在这些实施例中，由于衬垫 150 的缘故，代位碳区 160 可能不

具有相对于栅结构 120 的偏移，而是与栅结构的边缘对准。

现在参考图 2F，可以形成凸起的源结构 170 和凸起的漏结构 180。凸起的源结构 170 和凸起的漏结构 180 可以包括硅。在一个实施例中，可以通过选择性外延生长而形成凸起的源结构 170 和凸起的漏结构 180。在一个实施例中，可以使用化学气相沉积（CVD）形成凸起的源结构 170 和凸起的漏结构 180。凸起的源结构 170 和凸起的漏结构 180 可以包括掺杂剂，例如磷或砷。在一个实施例中，可以在外延生长期或通过注入提供掺杂剂。该掺杂剂的浓度可以处于约 $1.0E20/cm^3$ 到 $8.0E20/cm^3$ 的范围内。

随后，可以将凸起的源结构 170 和凸起的漏结构 180 硅化（未示出），以提供至本领域中已知的电接触材料的电阻更低的连接。具体地，凸起的源结构 170 和凸起的漏结构 180 可以足够厚，以便在硅化期间形成的金属-半导体合金与代位碳区 160 分离。

不应当认为上述方法的描述顺序是限制性的，一些方法可以以不同于所述的顺序来使用所述的操作，或是省略操作或增加操作，例如，可以采用“一次性衬垫”方法。在这样的实施例中，首先可以邻近栅结构形成衬垫，并在注入期间使用该衬垫来偏移代位碳区和凸起的源和漏结构。然后，除去该衬垫，并可以进行顶注入。也可以采用其它的变例。

本说明书全文中提及的“一个实施例”或“实施例”意味着，结合以上实施例描述的具体特征、结构、材料或特性被包括在本发明的至少一个实施例中。因此，在本说明书全文各处出现的短语“在一个实施例中”或“在实施例中”不一定是指本发明的同一个实施例。而且，在一个或多个实施例中，可以以任何合适的方式组合上述具体特征、结构、材料或特性。

应当懂得，以上描述是说明性的而非限制性的。在阅读以上描述后，许多其他实施例对于本领域技术人员而言将成为显而易见的。因此，应当参考所附的权利要求以及这些权利要求享有权利的等同物的完整范围来确定本发明的范围。




图 1




图 2A




图 2B




图 2C




图 2D




图 2E




图 2F