

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成 18 年 9 月 28 日 (2006.9.28)

【公表番号】特表 2005-536060 (P2005-536060A)

【公表日】平成 17 年 11 月 24 日 (2005.11.24)

【年通号数】公開・登録公報 2005-046

【出願番号】特願 2004-529419 (P2004-529419)

【国際特許分類】

H 0 1 L 21/76 (2006.01)
H 0 1 L 21/331 (2006.01)
H 0 1 L 29/732 (2006.01)
H 0 1 L 29/73 (2006.01)
H 0 1 L 27/082 (2006.01)
H 0 1 L 21/8228 (2006.01)
H 0 1 L 21/8222 (2006.01)
H 0 1 L 27/06 (2006.01)
H 0 1 L 21/8248 (2006.01)
H 0 1 L 21/8249 (2006.01)
H 0 1 L 21/8234 (2006.01)
H 0 1 L 27/088 (2006.01)

【F I】

H 0 1 L 21/76 M
 H 0 1 L 29/72 P
 H 0 1 L 29/72 Z
 H 0 1 L 21/76 L
 H 0 1 L 27/08 1 0 1 C
 H 0 1 L 27/06 1 0 1 U
 H 0 1 L 27/06 3 2 1 C
 H 0 1 L 27/08 1 0 2 E

【手続補正書】

【提出日】平成 18 年 8 月 11 日 (2006.8.11)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

半導体構造であって、

半導体基板と、

前記基板の上に形成されるエピタキシャル層とを含み、前記エピタキシャル層は背景ドーピング濃度を有し、前記半導体構造はさらに、

第 1 および第 2 のトレンチを含み、前記第 1 および第 2 のトレンチは、前記第 1 のトレンチと前記第 2 のトレンチとの間にメサを規定するように前記エピタキシャル層の表面から下方に延在し、前記第 1 および第 2 のトレンチの各々の底部は前記エピタキシャル層に位置し、前記トレンチの各々は、実質的に誘電材料が充填されており、前記半導体構造はさらに、

前記第 1 のトレンチと前記第 2 のトレンチとの間の位置において、前記エピタキシャル

層の前記表面から前記基板へと下方に延在するドーパントのウェルを含み、前記ウェルは、前記エピタキシャル層の前記背景ドーピング濃度とは異なるドーピング濃度を有し、前記ウェルは、前記エピタキシャル層の残りの部分との第1および第2の接合を形成し、前記第1の接合は、前記第1のトレンチの底部から前記基板に延在し、前記第2の接合は、前記第2のトレンチの底部から前記基板に延在する、半導体構造。

【請求項2】

半導体構造であって、
半導体基板と、
前記基板の上に形成される第1の導電型のエピタキシャル層と、
前記エピタキシャル層に形成されるトレンチとを含み、前記トレンチは誘電材料を含み、
前記半導体構造はさらに、
前記トレンチの側部に隣接する第2の導電型の領域を含み、
前記エピタキシャル層に形成される第2のトレンチを含み、前記第2のトレンチは誘電材料を含み、前記領域は前記第2のトレンチの側部に隣接し、
前記基板は前記第1の導電型であり、前記構造は前記第2の導電型の埋込層を含み、前記埋込層は前記基板から上方に延在し、前記領域と融合する、半導体構造。

【請求項3】

前記埋込層は前記トレンチの各々の底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記領域と融合する、請求項2に記載の半導体構造。

【請求項4】

前記埋込層は前記トレンチのうちの1つを越えて横方向に延在する、請求項3に記載の半導体構造。

【請求項5】

前記埋込層は前記トレンチの両方を越えて横方向に延在する、請求項3に記載の半導体構造。

【請求項6】

半導体構造であって、
半導体基板と、
前記基板の上に形成される第1の導電型のエピタキシャル層と、
前記エピタキシャル層に形成される第1および第2のトレンチとを含み、前記トレンチの各々は誘電材料を含み、前記半導体構造はさらに、
前記エピタキシャル層のドーピング濃度よりも高いドーピング濃度を有する前記第1の導電型の領域を含み、前記領域は前記トレンチ間に位置し、前記トレンチの各々の側部に隣接する、半導体構造。

【請求項7】

前記領域は、前記トレンチの各々の底部のレベルよりも下の前記エピタキシャル層におけるレベルに延在する、請求項6に記載の半導体構造。

【請求項8】

前記基板は第2の導電型である、請求項6に記載の半導体構造。

【請求項9】

前記エピタキシャル層と前記基板との間の界面において前記第1の導電型の埋込層を含む、請求項6に記載の半導体構造。

【請求項10】

前記埋込層が前記領域と融合する、請求項9に記載の半導体構造。

【請求項11】

前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも下のレベルである、請求項10に記載の半導体構造。

【請求項12】

前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも上のレベルである、請求項10に記載の半導体構造。

【請求項 13】

前記埋込層は前記トレンチのうちの1つを越えて横方向に延在する、請求項10に記載の半導体構造。

【請求項 14】

前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも下のレベルである、請求項10に記載の半導体構造。

【請求項 15】

前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも上のレベルである、請求項10に記載の半導体構造。

【請求項 16】

前記埋込層は前記トレンチの両方を越えて横方向に延在する、請求項10に記載の半導体構造。

【請求項 17】

半導体構造であって、

第1の導電型の半導体基板と、

前記基板に形成される第1および第2のトレンチとを含み、前記トレンチは誘電材料を含み、前記半導体構造はさらに、

前記基板における第2の導電型の領域を含み、前記領域は前記トレンチのそれぞれの側部に隣接する、半導体構造。

【請求項 18】

半導体構造であって、

第1の導電型の半導体基板と、

前記基板に形成される第1および第2のトレンチとを含み、前記トレンチは誘電材料を含み、前記半導体構造はさらに、

前記基板における前記第1の導電型の領域を含み、前記領域のドーピング濃度は前記基板のドーピング濃度よりも高く、前記領域は前記トレンチのそれぞれの側部に隣接する、半導体構造。

【請求項 19】

半導体構造であって、

第1の導電型の半導体基板と、

前記基板上に形成される前記第1の導電型のエピタキシャル層と、

前記基板と前記エピタキシャル層との間の界面における第2の導電型の埋込層と、

前記エピタキシャル層の表面から前記埋込層に延在するトレンチとを含み、前記トレンチは誘電材料が充填されている、半導体構造。

【請求項 20】

前記エピタキシャル層の前記表面から前記埋込層に延在する第2のトレンチを含み、前記第2のトレンチは誘電材料が充填されている、請求項19に記載の半導体構造。

【請求項 21】

半導体構造であって、

第1の導電型の半導体基板と、

前記基板上に形成される第2の導電型のエピタキシャル層と、

前記基板と前記エピタキシャル層との間の界面における前記第1の導電型の第1の埋込層と、

前記界面における前記第2の導電型の第2の埋込層とを含み、前記第1の埋込層は前記第2の埋込層よりも上のレベルに上方に延在し、前記半導体構造はさらに、

前記エピタキシャル層の表面から前記第1の埋込層に延在するが前記第2の埋込層には延在しないトレンチを含み、前記トレンチは誘電材料が充填されている、半導体構造。

【請求項 22】

前記エピタキシャル層の前記表面から前記第2の埋込層に延在する第2のトレンチを含み、前記第2のトレンチは誘電材料が充填されている、請求項21に記載の半導体構造。

【請求項 2 3】

前記第 2 の埋込層は、前記第 2 の埋込層の上に位置する前記第 1 の埋込層の一部が前記基板から電氣的に分離されるように前記第 1 の埋込層を越えて横方向に延在する、請求項 2 1 に記載の半導体構造。

【請求項 2 4】

バイポーラトランジスタ装置であって、

第 1 の導電型の基板と、

前記基板上に形成される第 2 の導電型のエピタキシャル層と、

第 1 の垂直なバイポーラトランジスタとを含み、前記第 1 の垂直なバイポーラトランジスタは、

前記基板と前記エピタキシャル層との間の界面に位置する前記第 2 の導電型の第 1 の埋込層と、

前記界面における前記第 1 の導電型の第 2 の埋込層とを含み、前記第 2 の埋込層は前記第 1 の埋込層を越えて前記エピタキシャル層へと上方に延在し、前記第 1 の埋込層は前記第 2 の埋込層を越えて横方向に延在し、前記第 1 の垂直なバイポーラトランジスタはさらに、

前記エピタキシャル層の表面から前記第 1 の埋込層へと下方に延在する前記第 2 の導電型の第 1 のシンカと、

前記エピタキシャル層の前記表面から前記第 2 の埋込層へと下方に延在する前記第 1 の導電型の第 1 の分離領域と、

前記エピタキシャル層の前記表面における前記第 1 の導電型の第 1 の領域とを含み、前記第 1 の領域は前記エピタキシャル層の第 1 の区域によって前記第 2 の埋込層から分離されており、前記バイポーラトランジスタ装置はさらに、

第 2 の垂直なバイポーラトランジスタを含み、前記第 2 の垂直なバイポーラトランジスタは、

前記界面における前記第 2 の導電型の第 3 の埋込層と、

前記エピタキシャル層の前記表面から前記第 3 の埋込層へと下方に延在する前記第 2 の導電型の第 2 のシンカと、

前記エピタキシャル層の前記表面に位置する前記第 2 の導電型の第 2 の領域と、

前記エピタキシャル層の前記表面に位置し、前記第 2 の領域との接合を形成する前記第 1 の導電型の第 3 の領域とを含み、前記バイポーラトランジスタ装置はさらに、

第 1 の分離構造を含み、前記第 1 の分離構造は、

前記界面に位置し、前記第 1 の埋込層と前記第 3 の埋込層との間に位置する前記第 1 の導電型の第 4 の埋込層と、

前記エピタキシャル層の前記表面から前記第 4 の埋込層へと下方に延在する前記第 1 の導電型の第 2 の分離領域とを含み、

前記第 1 のシンカおよび前記第 2 のシンカならびに前記第 1 の分離領域および前記第 2 の分離領域の各々は、1 対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、バイポーラトランジスタ装置。

【請求項 2 5】

前記第 1 の導電型は P 型であり、前記第 2 の導電型は N 型である、請求項 2 4 に記載のバイポーラトランジスタ装置。

【請求項 2 6】

前記第 1 の導電型の前記第 1 の領域はエミッタの少なくとも一部を形成し、前記エピタキシャル層の前記第 1 の区域はベースの少なくとも一部を形成し、前記第 1 の分離領域および前記第 2 の埋込層はコレクタの少なくとも一部を形成する、請求項 2 5 に記載のバイポーラトランジスタ装置。

【請求項 2 7】

前記第 2 の導電型の前記第 2 の領域はエミッタの少なくとも一部を形成し、前記第 1 の導電型の前記第 3 の領域はベースの少なくとも一部を形成し、前記第 3 の埋込層および前

記第 2 のシンカはコレクタの少なくとも一部を形成する、請求項 25 に記載のバイポーラトランジスタ装置。

【請求項 28】

前記バイポーラトランジスタ装置であって、

第 3 のラテラルバイポーラトランジスタを含み、前記第 3 のラテラルバイポーラトランジスタは、

前記第 2 の導電型の第 5 の埋込層と、

前記エピタキシャル層の前記表面から前記第 5 の埋込層へと下方に延在する前記第 2 の導電型の第 3 のシンカと、

前記エピタキシャル層の前記表面における前記第 1 の導電型の第 4 の領域と、

前記エピタキシャル層の前記表面における前記第 1 の導電型の第 5 の領域とを含み、前記第 4 の領域および前記第 5 の領域は前記エピタキシャル層の第 2 の区域によって互いから分離されており、前記バイポーラトランジスタ装置はさらに、

第 2 の分離構造を含み、前記第 2 の分離構造はさらに、

前記界面に位置し、前記第 3 の埋込層と前記第 5 の埋込層との間に位置する前記第 1 の導電型の第 6 の埋込層と、

前記エピタキシャル層の前記表面から前記第 6 の埋込層へと下方に延在する前記第 1 の導電型の第 3 の分離領域とを含み、

前記第 3 のシンカおよび前記第 3 の分離領域の各々は、1 対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、請求項 24 に記載のバイポーラトランジスタ装置。

【請求項 29】

前記第 1 の導電型は P 型であり、前記第 2 の導電型は N 型である、請求項 28 に記載のバイポーラトランジスタ装置。

【請求項 30】

前記第 4 の領域はエミッタの少なくとも一部を形成し、前記第 5 の埋込層、前記第 3 のシンカおよび前記エピタキシャル層の前記第 2 の区域はベースの少なくとも一部を形成し、前記第 5 の領域はコレクタの少なくとも一部を形成する、請求項 29 に記載のバイポーラトランジスタ装置。

【請求項 31】

バイポーラトランジスタ装置であって、

第 1 の導電型の基板と、

前記基板上に形成される第 2 の導電型のエピタキシャル層と、

第 1 の垂直なバイポーラトランジスタとを含み、前記第 1 の垂直なバイポーラトランジスタは、

前記基板と前記エピタキシャル層との間の界面に位置する前記第 2 の導電型の第 1 の埋込層と、

前記界面における前記第 1 の導電型の第 2 の埋込層とを含み、前記第 2 の埋込層は前記第 1 の埋込層を越えて前記エピタキシャル層へと上方に延在し、前記第 1 の埋込層は前記第 2 の埋込層を越えて横方向に延在し、前記第 1 の垂直なバイポーラトランジスタはさらに、

前記エピタキシャル層の表面から前記第 1 の埋込層へと下方に延在する前記第 2 の導電型の第 1 のシンカと、

前記エピタキシャル層の前記表面から前記第 2 の埋込層へと下方に延在する前記第 1 の導電型の第 1 の分離領域と、

前記エピタキシャル層の前記表面における前記第 1 の導電型の第 1 の領域とを含み、前記第 1 の領域は前記エピタキシャル層の第 1 の区域によって前記第 2 の埋込層から分離されており、前記バイポーラトランジスタ装置はさらに、

第 2 のラテラルバイポーラトランジスタを含み、前記第 2 のラテラルバイポーラトランジスタは、

前記第 2 の導電型の第 3 の埋込層と、
前記エピタキシャル層の前記表面から前記第 3 の埋込層へと下方に延在する前記第 2 の導電型の第 2 のシンカと、
前記エピタキシャル層の前記表面における前記第 1 の導電型の第 2 の領域と、
前記エピタキシャル層の前記表面における前記第 1 の導電型の第 3 の領域とを含み、前記第 2 の領域および前記第 3 の領域は前記エピタキシャル層の第 2 の区域によって互いから分離されており、前記バイポーラトランジスタ装置はさらに、
分離構造を含み、前記分離構造は、
前記界面に位置し、前記第 1 の埋込層と前記第 3 の埋込層との間に位置する前記第 1 の導電型の第 4 の埋込層と、
前記エピタキシャル層の前記表面から前記第 4 の埋込層へと下方に延在する前記第 1 の導電型の第 2 の分離領域とを含み、
前記第 1 のシンカおよび前記第 2 のシンカならびに前記第 1 の分離領域および前記第 2 の分離領域の各々は、1 対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、バイポーラトランジスタ装置。

【請求項 3 2】

前記第 1 の導電型は P 型であり、前記第 2 の導電型は N 型である、請求項 3 1 に記載のバイポーラトランジスタ装置。

【請求項 3 3】

前記第 1 の導電型の前記第 1 の領域はエミッタの少なくとも一部を形成し、前記エピタキシャル層の前記第 1 の区域はベースの少なくとも一部を形成し、前記第 1 の分離領域および前記第 2 の埋込層はコレクタの少なくとも一部を形成する、請求項 3 2 に記載のバイポーラトランジスタ装置。

【請求項 3 4】

前記第 2 の領域はエミッタの少なくとも一部を形成し、前記第 3 の埋込層、前記第 2 のシンカおよび前記エピタキシャル層の前記第 2 の区域はベースの少なくとも一部を形成し、前記第 3 の領域はコレクタの少なくとも一部を形成する、請求項 3 2 に記載のバイポーラトランジスタ装置。

【請求項 3 5】

バイポーラトランジスタ装置であって、
第 1 の導電型の基板と、
前記基板上に形成される第 2 の導電型のエピタキシャル層と、
第 1 の垂直なバイポーラトランジスタとを含み、前記第 1 の垂直なバイポーラトランジスタは、
前記基板と前記エピタキシャル層との間の界面に位置する前記第 2 の導電型の第 1 の埋込層と、
前記エピタキシャル層の前記表面から前記第 1 の埋込層へと下方に延在する前記第 2 の導電型の第 1 のシンカと、
前記エピタキシャル層の前記表面に位置する前記第 2 の導電型の第 1 の領域と、
前記エピタキシャル層の前記表面に位置し、前記第 1 の領域との接合を形成する前記第 1 の導電型の第 2 の領域とを含み、前記バイポーラトランジスタ装置はさらに、
第 2 のラテラルバイポーラトランジスタを含み、前記第 2 のラテラルバイポーラトランジスタは、
前記第 2 の導電型の第 2 の埋込層と、
前記エピタキシャル層の前記表面から前記第 2 の埋込層へと下方に延在する前記第 2 の導電型の第 2 のシンカと、
前記エピタキシャル層の前記表面における前記第 1 の導電型の第 3 の領域と、
前記エピタキシャル層の前記表面における前記第 1 の導電型の第 4 の領域とを含み、前記第 3 の領域および前記第 4 の領域は前記エピタキシャル層の区域によって互いから分離されており、前記バイポーラトランジスタ装置はさらに、

分離構造を含み、前記分離構造は、

前記界面に位置し、前記第 1 の埋込層と前記第 2 の埋込層との間に位置する前記第 1 の導電型の第 3 の埋込層と、

前記エピタキシャル層の前記表面から前記第 3 の埋込層へと下方に延在する前記第 1 の導電型の分離領域とを含み、

前記第 1 のシンカおよび前記第 2 のシンカならびに前記分離領域の各々は、1 対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、バイポーラトランジスタ装置。

【請求項 3 6】

前記第 1 の導電型は P 型であり、前記第 2 の導電型は N 型である、請求項 3 5 に記載のバイポーラトランジスタ装置。

【請求項 3 7】

前記第 2 の導電型の前記第 1 の領域はエミッタの少なくとも一部を形成し、前記第 1 の導電型の前記第 2 の領域はベースの少なくとも一部を形成し、前記第 1 の埋込層および前記第 1 のシンカはコレクタの少なくとも一部を形成する、請求項 3 6 に記載のバイポーラトランジスタ装置。

【請求項 3 8】

前記第 3 の領域はエミッタの少なくとも一部を形成し、前記第 2 の埋込層、前記第 2 のシンカおよび前記エピタキシャル層の前記区域はベースの少なくとも一部を形成し、前記第 4 の領域はコレクタの少なくとも一部を形成する、請求項 3 6 に記載のバイポーラトランジスタ装置。

【請求項 3 9】

半導体素子を作製する方法であって、

半導体基板を設けるステップと、

前記基板に 1 対のトレンチを形成するステップと、

前記トレンチに実質的に誘電材料を充填するステップと、

前記トレンチ間におけるメサにドーパントを導入するステップとを含む、方法。

【請求項 4 0】

前記基板において前記ドーパントを下方に拡散させるように前記基板を加熱するステップを含む、請求項 3 9 に記載の方法。

【請求項 4 1】

ドーパントを導入するステップは、基板の導電型とは反対の導電型を有するドーパントを導入するステップを含む、請求項 3 9 に記載の方法。

【請求項 4 2】

ドーパントを導入するステップは、基板の導電型と同じ導電型を有するドーパントを導入するステップを含む、請求項 3 9 に記載の方法。

【請求項 4 3】

半導体素子を作製する方法であって、

半導体基板を設けるステップと、

ドーパントを基板に注入するステップと、

基板上にエピタキシャル層を形成するステップと、

埋込層を形成するために基板におけるドーパントをエピタキシャル層へと上方に拡散させるステップと、

前記エピタキシャル層に 1 対のトレンチを形成するステップとを含み、トレンチは前記トレンチ間にメサを規定し、前記メサは前記埋込層の上に位置し、前記方法はさらに、

前記トレンチに実質的に誘電材料を充填するステップと、

前記トレンチ間におけるメサにドーパントを導入するステップと、

前記メサにおける前記ドーパントが前記埋込層と融合するように、前記メサにおける前記ドーパントを下方に拡散させるステップとを含む、方法。

【請求項 4 4】

前記基板および前記ウェルは第 1 の導電型の材料でドーピングされ、前記エピタキシャル層は、前記第 1 の導電型とは反対の第 2 の導電型の材料でドーピングされ、前記第 1 および第 2 の接合は P N 接合である、請求項 1 に記載の半導体構造。

【請求項 4 5】

前記ウェルが前記メサを占める、請求項 4 4 に記載の半導体構造。

【請求項 4 6】

前記ウェルは前記第 1 の導電型の埋込層を含み、前記埋込層は、前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項 4 4 に記載の半導体構造。

【請求項 4 7】

前記埋込層は、前記トレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項 4 6 に記載の半導体構造。

【請求項 4 8】

前記埋込層は、前記メサ内における前記ウェルの前記残りの部分と融合する、請求項 4 6 に記載の半導体構造。

【請求項 4 9】

前記トレンチは、前記エピタキシャル層の厚さの 1 0 % ~ 9 0 % にまで延在する、請求項 4 4 に記載の半導体構造。

【請求項 5 0】

前記トレンチは、前記エピタキシャル層の前記厚さの 3 0 % ~ 7 0 % にまで延在する、請求項 4 9 に記載の半導体構造。

【請求項 5 1】

前記トレンチは、前記エピタキシャル層の前記厚さの約半分まで延在する、請求項 5 0 に記載の半導体構造。

【請求項 5 2】

前記誘電材料は酸化物を含む、請求項 4 4 に記載の半導体構造。

【請求項 5 3】

前記誘電材料は窒化物を含む、請求項 4 4 に記載の半導体構造。

【請求項 5 4】

前記トレンチは 0 . 1 μ m ~ 2 μ m の幅である、請求項 4 4 に記載の半導体構造。

【請求項 5 5】

前記基板は第 1 の導電型の材料でドーピングされ、前記エピタキシャル層および前記ウェルは、前記第 1 の導電型とは反対の第 2 の導電型の材料でドーピングされ、前記第 1 および第 2 の接合は仮想の接合である、請求項 1 に記載の半導体構造。

【請求項 5 6】

前記ウェルは前記メサを占める、請求項 5 5 に記載の半導体構造。

【請求項 5 7】

前記ウェルは、前記第 1 の導電型の埋込層を含み、前記埋込層は前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項 5 5 に記載の半導体構造。

【請求項 5 8】

前記埋込層は、前記トレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項 5 7 に記載の半導体構造。

【請求項 5 9】

前記埋込層の横方向の寸法は、前記トレンチの幅の 2 倍を加えた前記メサの幅に等しい間隔未満である、請求項 5 8 に記載の半導体構造。

【請求項 6 0】

前記埋込層は、前記メサの垂直な中心線に対して対称的である、請求項 5 9 に記載の半導体構造。

【請求項 6 1】

前記埋込層は、前記トレンチのうちの１つだけを越えて横方向に延在する、請求項５８に記載の半導体構造。

【請求項６２】

前記埋込層は、前記トレンチの両方を越えて横方向に延在する、請求項５８に記載の半導体構造。

【請求項６３】

前記埋込層は、前記メサ内における前記ウェルの前記残りの部分と融合する、請求項５７に記載の半導体構造。

【請求項６４】

前記埋込層の横方向の寸法は、前記トレンチの幅の２倍を加えた前記メサの幅に等しい間隔未満である、請求項６３に記載の半導体構造。

【請求項６５】

前記埋込層は、前記メサの垂直な中心線に対して対称的である、請求項６４に記載の半導体構造。

【請求項６６】

前記埋込層は、前記トレンチのうちの１つだけを越えて横方向に延在する、請求項６３に記載の半導体構造。

【請求項６７】

前記トレンチは、前記エピタキシャル層の厚さの１０％～９０％にまで延在する、請求項５５に記載の半導体構造。

【請求項６８】

前記トレンチは、前記エピタキシャル層の前記厚さの３０％～７０％にまで延在する、請求項６０に記載の半導体構造。

【請求項６９】

前記トレンチは、前記エピタキシャル層の前記厚さの約半分まで延在する、請求項６１に記載の半導体構造。

【請求項７０】

前記誘電材料は酸化物を含む、請求項５５に記載の半導体構造。

【請求項７１】

前記誘電材料は窒化物を含む、請求項５５に記載の半導体構造。

【請求項７２】

前記トレンチは０．１μｍ～２μｍの幅である、請求項５５に記載の半導体構造。

【請求項７３】

前記ウェルのドーピング濃度は、前記エピタキシャル層のドーピング濃度よりも少なくとも１０％高い、請求項５５に記載の半導体構造。

【請求項７４】

前記基板および前記エピタキシャル層は第１の導電型の材料でドーブされ、前記ウェルは、前記第１の導電型とは反対の第２の導電型の材料でドーブされ、前記第１および第２の接合はＰＮ接合である、請求項１に記載の半導体構造。

【請求項７５】

前記ウェルは前記メサを占める、請求項７４に記載の半導体構造。

【請求項７６】

前記ウェルは前記第１の導電型の埋込層を含み、前記埋込層は、前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項７４に記載の半導体構造。

【請求項７７】

前記埋込層は、前記トレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項７４に記載の半導体構造。

【請求項７８】

前記埋込層の横方向の寸法は、前記トレンチの幅の２倍を加えた前記メサの幅に等しい

間隔未満である、請求項 77 に記載の半導体構造。

【請求項 79】

前記埋込層は、前記メサの垂直な中心線に対して対称的である、請求項 78 に記載の半導体構造。

【請求項 80】

前記埋込層は、前記トレンチのうちの 1 つだけを越えて横方向に延在する、請求項 77 に記載の半導体構造。

【請求項 81】

前記埋込層は、前記トレンチの両方を越えて横方向に延在する、請求項 77 に記載の半導体構造。

【請求項 82】

前記トレンチは、前記エピタキシャル層の厚さの 10% ~ 90% にまで延在する、請求項 74 に記載の半導体構造。

【請求項 83】

前記トレンチは、前記エピタキシャル層の前記厚さの 30% ~ 70% にまで延在する、請求項 82 に記載の半導体構造。

【請求項 84】

前記トレンチは、前記エピタキシャル層の前記厚さの約半分まで延在する、請求項 83 に記載の半導体構造。

【請求項 85】

前記誘電材料は酸化物を含む、請求項 74 に記載の半導体構造。

【請求項 86】

前記誘電材料は窒化物を含む、請求項 74 に記載の半導体構造。

【請求項 87】

前記トレンチは 0.1 μm ~ 2 μm の幅である、請求項 74 に記載の半導体構造。