

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5919558号  
(P5919558)

(45) 発行日 平成28年5月18日(2016.5.18)

(24) 登録日 平成28年4月22日(2016.4.22)

(51) Int. Cl.	F I
HO 1 L 23/12 (2006.01)	HO 1 L 23/12 E
HO 1 L 21/60 (2006.01)	HO 1 L 21/60 3 1 1 S
HO 5 K 3/46 (2006.01)	HO 5 K 3/46 Q
	HO 5 K 3/46 N
	HO 5 K 3/46 Z

請求項の数 3 (全 10 頁)

(21) 出願番号	特願2013-554996 (P2013-554996)	(73) 特許権者	314012076
(86) (22) 出願日	平成24年1月27日(2012.1.27)		パナソニックIPマネジメント株式会社
(86) 国際出願番号	PCT/JP2012/000522		大阪府大阪市中央区城見2丁目1番61号
(87) 国際公開番号	W02013/111194	(74) 代理人	100081422
(87) 国際公開日	平成25年8月1日(2013.8.1)		弁理士 田中 光雄
審査請求日	平成26年11月17日(2014.11.17)	(74) 代理人	100100158
			弁理士 鮫島 睦
		(74) 代理人	100125874
			弁理士 川端 純市
		(72) 発明者	伊藤 嘉信
			大阪府門真市大字門真1006番地 パナソニック株式会社内
		(72) 発明者	大住 秀夫
			大阪府門真市大字門真1006番地 パナソニック株式会社内

最終頁に続く

(54) 【発明の名称】 多層プリント基板

(57) 【特許請求の範囲】

【請求項1】

集積回路を実装する多層プリント基板であって、  
電源配線と電氣的に接続する複数の電源用ビアと、  
グランド配線と電氣的に接続する複数のグランド用ビアと、  
前記集積回路の電源配線と電氣的に接続する電源用ボールと接続する、複数の電源用ボールパッドと、及び、

前記集積回路のグランド配線と電氣的に接続するグランド用ボールと接続する、複数のグランド用ボールパッドとを備え、

前記電源用ビアと前記グランド用ビアは、第1の方向において交互に配置されるが、前記第1の方向と直交する第2の方向においては交互に配置されず、

前記電源用ボールパッドと前記グランド用ボールパッドは、前記第1の方向と前記第2の方向のうちの少なくとも一つの方向において、交互に配置され、

前記電源用ボールパッドと前記グランド用ボールパッドを設ける領域は、前記電源用ビアと前記グランド用ビアを設ける領域に対して、前記第2の方向において両隣に配置されることを特徴とする

多層プリント基板。

【請求項2】

請求項1に記載の多層プリント基板上に実装される集積回路であって、

前記多層プリント基板の複数の前記電源用ボールパッドと電氣的に接続する複数の電源

10

20

用ボールと、

前記多層プリント基板の複数の前記グランド用ボールパッドと電氣的に接続する複数のグランド用ボールとを備え、

前記電源用ボールと前記グランド用ボールは、前記多層プリント基板における前記電源用ボールパッドと前記グランド用ボールパッドが交互に配置される前記少なくとも一つの方向において、交互に配置されることを特徴とする

集積回路。

【請求項 3】

請求項 2 に記載の集積回路を実装した請求項 1 に記載の多層プリント基板。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明は、集積回路（IC）を実装する多層プリント基板に関する。

【背景技術】

【0002】

BGA（Ball Grid Array）タイプの集積回路（IC）を実装するプリント基板には、導体層と層間絶縁層とが交互に多層で形成されるものがある。そのような多層プリント基板には、電源用ビア及びグランド用ビアのためのビアが多数配置される。

【0003】

また、そのような多層プリント基板の表面には、集積回路（IC）におけるアレイ状のボールと接続するためのボール用パッドも多数配置される。多層プリント基板に集積回路（IC）を実装する際には、多数のボール用パッドと、集積回路（IC）の多数のボールとが接続される。図 6（1）は、IC チップ 40、パッケージ基板 30 及び、ボール 20 から構成される集積回路（IC）50 を実装した多層プリント基板 10 の側面図を示している。図 6（1）において、多層プリント基板 10 の表面は、パッド及びボール 20 を介して、パッケージ基板 30 の下面と接続している。

20

【0004】

BGA タイプの集積回路（IC）における集積化が益々進められていることから、多層プリント基板一枚当たりの電源用ビア及びグランド用ビアの数も益々増加している。そうすると、多層プリント基板において、望ましくない誘導起電力が発生しやすくなり、この

30

ことは集積回路（IC）及び多層プリント基板の信頼性及び電気特性を低下させる、という問題が生じている。

【0005】

上述の問題を解決するため、引用文献 1 に開示される多層プリント基板では、図 6（2）に示すように、電源用ビア 2 とグランド用ビア 6 とが格子状に配置されている。図 6（2）に示すような格子状の配置によって、ビアにより多層プリント基板 10 に発生する誘導起電力が相互に打ち消され、また、個々のビア間の相互インダクタンスが小さくなり、多層プリント基板 10 全体の信頼性及び電気特性が改善される。

【先行技術文献】

【特許文献】

40

【0006】

【特許文献 1】特開 2010 - 283396 号公報

【特許文献 2】特開 2006 - 114777 号公報

【特許文献 3】米国特許公開 2007 / 0034405 A 1

【発明の概要】

【発明が解決しようとする課題】

【0007】

引用文献 1 に開示される多層プリント基板において、誘導起電力の打ち消し効果をより高めるためには、電源用ビアとグランド用ビアとをできるだけ近づけて配置することが不可欠となる。しかしながら、電源用ビアとグランド用ビアとを近接して配置するならば、

50

ビア間の導体面積が小さくなり、電源やグランド、その他異電位の電源などの配線インダクタンスが上昇し、信頼性及び電気特性を低下させる、という問題が生じる。更には、多層プリント基板の下面にバイパスコンデンサ等の部品が必要なケースにおいて、部品を配置することが非常に困難となる。

【 0 0 0 8 】

本発明は、集積回路（IC）を実装する多層プリント基板にて、多層プリント基板における誘導起電力の発生を抑え、バイパスコンデンサなどのノイズ対策用部品を削除できる構成としつつ、多層プリント基板の下面にバイパスコンデンサ等の部品が必要なケースが生じて、部品を下面に配置することを可能とすることを目的とする。

【課題を解決するための手段】

10

【 0 0 0 9 】

本発明は、上記の目的を達成するために為されたものである。本発明に係る多層プリント基板は、集積回路を実装する多層プリント基板であって、

電源配線と電気的に接続する複数の電源用ビアと、

グランド配線と電気的に接続する複数のグランド用ビアと、

前記集積回路の電源配線と電気的に接続する複数の電源用ボールと、接続する、複数の電源用ボールパッドと、及び、

前記集積回路のグランド配線と電気的に接続する複数のグランド用ボールと、接続する、複数のグランド用ボールパッドとを備え、

前記電源用ビアと前記グランド用ビアは、第1の方向において交互に配置されるが、前記第1の方向と直交する第2の方向においては交互に配置されず、

20

前記電源用ボールパッドと前記グランド用ボールパッドは、前記第1の方向と前記2の方向のうちの少なくとも一つの方向において、交互に配置され、

前記電源用ボールパッドと前記グランド用ボールパッドを設ける領域は、前記電源用ビアと前記グランド用ビアを設ける領域に対して、前記第2の方向において両隣に配置される。

【発明の効果】

【 0 0 1 0 】

本発明の多層プリント基板では、電源用ビアとグランド用ビアが第1の方向において交互に配置されるので、多層プリント基板における誘導起電力の発生が抑えられる。また、電源用ボールパッドとグランド用ボールパッドを設ける領域が、電源用ビアとグランド用ビアを設ける領域に対して、電源用ビアとグランド用ビアが交互に配置される第1の方向に直交する第2の方向における両隣に配置されるので、多層プリント基板の下面において、バイパスコンデンサ等の部品を配置する程度の領域を設けることが可能となる。

30

【図面の簡単な説明】

【 0 0 1 1 】

【図1】本発明の第1の実施形態に係る多層プリント基板の表面の一部の平面図である。

【図2】本発明の第1の実施形態に係る多層プリント基板に実装される集積回路（IC）の下面のボールの配置を示す図である。

【図3】本発明の第1の実施形態に係る多層プリント基板と集積回路（IC）の一部断面を模式的に表した図である。

40

【図4】本発明の第1の実施形態における種々の配置を示す平面図である。

【図5】本発明の第1の実施形態における種々の配置を示す平面図である。

【図6】図6（1）は、集積回路（IC）を実装した、一般的な多層プリント基板の側面図である。図6（2）は、従来の多層プリント基板の表面におけるビアの配置を示す平面図である。

【発明を実施するための形態】

【 0 0 1 2 】

以下、図面を参照して、本発明に係る好適な実施形態を説明する。

【 0 0 1 3 】

50

## [第1の実施形態]

## 1. 構成

## 1.1. 多層プリント基板の構成

図1(a)は、本発明の第1の実施形態に係る多層プリント基板の表面でのビア及び配線の配置を示した図である。図1(a)に示す多層プリント基板10の表面は、図6(1)に示すような、パッケージ基板30の下面のボール20と接する面である。

## 【0014】

図1(a)に示す多層プリント基板10には、電源用ビア2とグランド用ビア6が多数配置される。特に、電源用ビア2とグランド用ビア6とは、図1の横方向(Hの方向)において交互に配置されている。しかし、縦方向(Vの方向)には交互に配置されていない。

10

## 【0015】

更に、図1(a)に示す多層プリント基板10の表面には、電源用ボールパッド12とグランド用ボールパッド16が多数配置される。特に、電源用ボールパッド12とグランド用ボールパッド16とは、図1の縦方向において交互に配置されている。なお、図1(a)に示すように、多層プリント基板10の表面において、電源用ビア2と電源用ボールパッド12とは、電源配線22によって接続される。同様に、多層プリント基板10の表面において、グランド用ビア6とグランド用ボールパッド16とは、グランド配線26によって接続される。電源配線22とグランド配線26とは交互に配置されている。ボールパッド12、16上には、パッケージ基板30のボール20が接続される。

20

## 【0016】

図1(b)は、図1(a)における、電源用ビア2とグランド用ビア6との配置のみを説明する平面図である。図1(b)からも明らかなように、電源用ビア2とグランド用ビア6とが、横方向には交互に配置されているが、縦方向には交互に配置されていない。また、図1(c)は、図1(a)における、電源用ボールパッド12とグランド用ボールパッド16との配置のみを示した図である。図1(c)からも明らかなように、電源用ボールパッド12とグランド用ボールパッド16とが、縦方向及び横方向において、交互に配置されている。

## 【0017】

図1に示す多層プリント基板10において、電源用ビア2とグランド用ビア6とが横方向に交互に配置されているので、ビアを流れる電流により多層プリント基板10に発生する誘導起電力が相互に打ち消される。

30

## 【0018】

## 1.2. 集積回路(IC)の構成

多層プリント基板10上にパッケージ基板30を実装する場合、多層プリント基板10の電源用ボールパッド12は、パッケージ基板30の電源用ボール20aに直接接続し、多層プリント基板10のグランド用ボールパッド16は、パッケージ基板30のグランド用ボール20bに直接接続する。つまり、多層プリント基板10とパッケージ基板30との間において、多層プリント基板10の電源用ボールパッド12の位置は、パッケージ基板30の電源用ボール20aの位置に対応し、多層プリント基板10のグランド用ボールパッド16の位置は、パッケージ基板30のグランド用ボール20bの位置に対応する。

40

## 【0019】

図2は、本発明の第1の実施形態に係る多層プリント基板10に実装される集積回路(IC)50の下面におけるボール(電源用ボール20a、グランド用ボール20b)の配置を示した図である。多層プリント基板10に接続するパッケージ基板30の下面において、電源用ボールパッド12に接続する電源用ボール20aと、グランド用ボールパッド16に接続するグランド用ボール20bとが、交互に配置されている。このようなボール20の配置により、パッケージ基板30においてもボールに流れる電流に起因して発生し得る誘導起電力が相互に打ち消されることになる。

## 【0020】

50

## 2. 多層プリント基板及びパッケージ基板の動作

図3は、本発明の第1の実施形態に係る多層プリント基板10とパッケージ基板30の一部断面を模式的に表した図である。図3に示す多層プリント基板10は、複数の導体層L1、L2、L3、L4により構成される。各導体層L1、L2、L3、L4の間には樹脂層52が形成されている。ここで、2番目の導体層L2は、グランドに接続する導体層(グランド層)であり、グランド用ビア6と電氣的に接続する。3番目の導体層L3は、電源に接続する導体層(電源層)であり、電源用ビア2と電氣的に接続する。よって、グランド用ビア6と電源用ビア2とを所定の方向に関して交互に配置することで、夫々のビアを流れる電流により発生する誘導起電力が、相互に打ち消される。なお、図3は4層貫通基板の一例であり、グランド層や電源層も一例である。よって多層プリント基板10の層構成は4層以外のものでも構わず、グランド層と電源層もどの層で構成をしても構わないし、単なるパターンとして配線しても構わない。

### 【0021】

更に、多層プリント基板10のグランド用ビア6は、グランド配線26及びグランド用ボールパッド16を介して、パッケージ基板30におけるグランド用ボール20b及びパッケージ基板内グランド用ビア36に接続する。同様に、多層プリント基板10の電源用ビア2は、電源配線22及び電源用ボールパッド12を介して、パッケージ基板30における電源用ボール20a及びパッケージ基板内電源用ビア32に接続する。前述のように、電源用ボールパッド12とグランド用ボールパッド16とは、所定の方向に関して交互に配置される。これに対応して、パッケージ基板30においては、電源用ボールパッド12に接続する電源用ボール20a及びこのボールに繋がるLSI内電源用ビア32と、グランド用ボールパッド12に接続するグランド用ボール20b及びこのボールに繋がるLSI内グランド用ビア36とは、所定の方向に関して交互に配置されている。このような交互の配置により、パッケージ基板30における夫々のボール及びビアを流れる電流により発生する誘導起電力が、相互に打ち消される。なお、図3のパッケージ基板30のグランド用ビア36と電源用ビア32は、貫通ビアのとして示されているが、これらはビルドアップのものであっても構わない。

### 【0022】

以上のように、多層プリント基板10におけるビアの配置及びパッケージ基板30におけるボールの配置により、多層プリント基板10及びパッケージ基板30に発生する誘導起電力が相互に打ち消され、相互インダクタンスを小さくすることができる。これにより、パッケージ基板30と多層プリント基板10を含めたシステム全体の信頼性及び電気特性が向上することになる。

### 【0023】

また、図1において、電源用ボールパッド12とグランド用ボールパッドを設ける領域13は、電源用ビア2とグランド用ビア6を設ける領域3に対して、縦方向の両隣に配置される。すなわち、図1における縦方向に着目すると、隣り合うビア2、6は、少なくとも、2行分のボールパッド12、16を配置できる程度に、離れて配置される。よって、図1の横方向に直交する縦方向では、多層プリント基板10の下面において、バイパスコンデンサ等の部品を配置する程度の領域が設けられることになる。なお、多層プリント基板10の下面における部品の配置のしやすさを考慮すると、図1に示すように、電源用ビア2とグランド用ビア6とが交互に配置される方向に直交する方向(図1では、縦方向)では、電源用ビア2とグランド用ビア6とが交互に配置されないことが好ましい。

### 【0024】

## 3. 第1の実施形態におけるその他の配置

図1及び図2にて、本発明の第1の実施形態に係る多層プリント基板10における電源用ビア2、グランド用ビア6、電源用ボールパッド12、及びグランド用ボールパッド16の配置、並びに、パッケージ基板30のボール20の配置を示した。第1の実施形態に係る多層プリント基板10及びパッケージ基板30における配置は、図1及び図2に示すものに限定されない。その他の配置の例を、図4及び図5を用いて説明する。

10

20

30

40

50

## 【 0 0 2 5 】

参考のため、図 4 ( a - 1 ) にて、図 1 ( a ) に示した配置と同一のものを示している。この配置は、図 4 ( b ) に示す電源用ビア 2 とグランド用ビア 6 の配置と、図 4 ( c - 1 ) に示す電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 の配置との組み合わせにより実現できる。図 4 ( d - 1 ) は、このとき多層プリント基板 1 0 に実装されるパッケージ基板 3 0 の下面における電源用ボール 2 0 a 及びグランド用ボール 2 0 b の配置を示した図である。

## 【 0 0 2 6 】

## ( 1 ) その他の配置の第 1 の例

図 4 ( a - 2 ) にその他の配置の第 1 の例を示す。図 4 ( a - 2 ) に示す配置は、図 4 ( b ) に示す電源用ビア 2 とグランド用ビア 6 の配置と、図 4 ( c - 2 ) に示す電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 の配置との組み合わせにより実現できる。すなわち、ボールパッドの配置に関して、図 4 ( c - 2 ) に示すように、横方向に同じ種類のボールパッド 1 2、1 6 を配置し、縦方向においては、電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 とを交互に配置している。図 4 ( d - 2 ) は、このとき多層プリント基板 1 0 に実装されるパッケージ基板 3 0 の下面における電源用ボール 2 0 a 及びグランド用ボール 2 0 b の配置を示した図である。

## 【 0 0 2 7 】

## ( 2 ) その他の配置の第 2 の例

図 4 ( a - 3 ) にその他の配置の第 2 の例を示す。図 4 ( a - 3 ) に示す配置は、図 4 ( b ) に示す電源用ビア 2 とグランド用ビア 6 の配置と、図 4 ( c - 3 ) に示す電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 の配置との組み合わせにより実現できる。すなわち、ボールパッドの配置に関して、図 4 ( c - 3 ) に示すように、横方向に 2 つずつ同じ種類のボールパッド 1 2、1 6 を配置し、縦方向においては、電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 とを交互に配置している。図 4 ( d - 3 ) は、このとき多層プリント基板 1 0 に実装されるパッケージ基板 3 0 の下面における電源用ボール 2 0 a 及びグランド用ボール 2 0 b の配置を示した図である。

## 【 0 0 2 8 】

## ( 3 ) その他の配置の第 3 の例

図 5 ( a - 4 ) にその他の配置の第 3 の例を示す。図 5 ( a - 4 ) に示す配置は、図 5 ( b ) に示す電源用ビア 2 とグランド用ビア 6 の配置と、図 5 ( c - 4 ) に示す電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 の配置との組み合わせにより実現できる。図 5 ( b ) に示す電源用ビア 2 とグランド用ビア 6 の配置は、図 4 ( b ) に示す電源用ビア 2 とグランド用ビア 6 の配置と同一のものである。

## 【 0 0 2 9 】

ボールパッドの配置に関しては、図 5 ( c - 4 ) に示すように、縦方向ではなく横方向において、電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 とを交互に配置している。なお、図 5 ( c - 4 ) に示す配置では、縦方向に同じ種類のボールパッド 1 2、1 6 を配置している。図 5 ( d - 4 ) は、このとき多層プリント基板 1 0 に実装されるパッケージ基板 3 0 の下面における電源用ボール 2 0 a 及びグランド用ボール 2 0 b の配置を示した図である。

## 【 0 0 3 0 】

## ( 4 ) その他の配置の第 4 の例

図 5 ( a - 5 ) にその他の配置の第 4 の例を示す。図 5 ( a - 5 ) に示す配置は、図 5 ( b ) に示す電源用ビア 2 とグランド用ビア 6 の配置と、図 5 ( c - 5 ) に示す電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 の配置との組み合わせにより実現できる。

## 【 0 0 3 1 】

ボールパッドの配置に関しては、図 5 ( c - 5 ) に示すように、縦方向ではなく横方向において、電源用ボールパッド 1 2 とグランド用ボールパッド 1 6 とを交互に配置している。なお、図 5 ( c - 5 ) に示す配置では、縦方向に 2 つずつ同じ種類のボールパッド 1

10

20

30

40

50

2、16を配置している。図5(d-5)は、このとき多層プリント基板10に実装されるパッケージ基板30の下面における電源用ボール20a及びグランド用ボール20bの配置を示した図である。

【0032】

図4、図5に示す配置において、電源用ビア2とグランド用ビア6とが交互に配置される方向(即ち、図5における横方向)に直交する縦方向に着目すると、隣り合うビア2、6は、少なくとも、2行分のボールパッド12、16を配置できる程度に、離れて配置されるから、図5の横方向に直交する縦方向では、多層プリント基板10の下面において、バイパスコンデンサ等の部品を配置する程度の領域が設けられ得ることになる。また、図4、図5に示す配置のいずれを用いた場合にも、ビアにより多層プリント基板10に発生する誘導起電力が相互に打ち消され、及び、ボール配置によりパッケージ基板30に発生する誘導起電力が相互に打ち消される。よって、パッケージ基板30と多層プリント基板10を含めたシステム全体の信頼性及び電気特性が向上することになる。

【0033】

3.まとめ

第1の実施形態に係る多層プリント基板は、表面に配置されたボールパッドを介して、集積回路(IC)50を実装する多層プリント基板10である。多層プリント基板10は、電源配線と電氣的に接続する複数の電源用ビア2と、グランド配線と電氣的に接続する複数のグランド用ビア6と、パッケージ基板30の電源配線と電氣的に接続する電源用ボール20aと接続する、複数の電源用ボールパッド12と、及び、パッケージ基板30のグランド配線と電氣的に接続するグランド用ボール20bと接続する、複数のグランド用ボールパッド16とを備える。ここで、電源用ビア2とグランド用ビア6は、第1の方向(Hの方向)において交互に配置されるが、第1の方向と直交する第2の方向(Vの方向)においては交互に配置されない。電源用ボールパッド12とグランド用ボールパッド16は、第1の方向と第2の方向のうちの少なくとも一つの方向において、交互に配置される。更に、電源用ボールパッドとグランド用ボールパッドを設ける領域13は、電源用ビア2とグランド用ビア6を設ける領域3に対して、第2の方向の両隣に配置される。

【0034】

このとき、多層プリント基板10上に実装される集積回路(IC)50は、多層プリント基板10の複数の電源用ボールパッド12を介して、多層プリント基板10と電氣的に接続する複数の電源用ボール20aと、多層プリント基板10の複数のグランド用ボールパッド16を介して、多層プリント基板10と電氣的に接続する複数のグランド用ボール20bとを備える。このような集積回路(IC)50において、電源用ボール20aとグランド用ボール20bは、多層プリント基板10における電源用ボールパッド12とグランド用ボールパッド16が交互に配置される方向において、交互に配置される。

【0035】

このような多層プリント基板10では、第2の方向(Vの方向)に着目すると、隣接するビア2、6は少なくとも2行分のボールパッド12、16を配置できる程度に離れて配置され、且つ、電源用ビア2とグランド用ビア6とが交互に配置されないため、多層プリント基板10の下面において、バイパスコンデンサ等の部品を配置する程度の領域を設けることが可能となる。また、このような多層プリント基板10では、第1の方向(Hの方向)に電源用ビア2とグランド用ビア6とが交互に配置されるので、多層プリント基板10における誘導起電力の発生が抑えられる。よって、パッケージ基板30の信頼性及び電気特性が向上する。

【0036】

更に、このような多層プリント基板10及びパッケージ基板30では、第1の方向と第2の方向のうちの少なくとも一つの方向において、電源用ボールパッド12及び電源用ボール20aと、グランド用ボールパッド16及びグランド用ボール20bとが交互に配置されるので、多層プリント基板10における誘導起電力の発生だけでなく、パッケージ基板30における誘導起電力の発生が抑えられる。よって、パッケージ基板30と多層プリ

10

20

30

40

50

ント基板 10 を含めたシステム全体の信頼性及び電気特性が向上する。

【産業上の利用可能性】

【0037】


本発明は、BGA (Ball Grid Array) タイプの集積回路 (IC) を実装する多層プリント基板において利用され得る。

【符号の説明】


【0038】

2・・・電源用ビア、6・・・グランド用ビア、10・・・多層プリント基板、12・・・電源用ボールパッド、16・・・グランド用ボールパッド、20・・・ボール、20a・・・電源用ボール、20b・・・グランド用ボール、22・・・電源配線、26・・・グランド配線、32・・・パッケージ基板内電源用ビア、36・・・パッケージ基板内グランド用ビア、40・・・ICチップ、50・・・集積回路 (IC)。


【図1】




【図2】




【図3】




【 図 4 】




【 図 5 】



【 図 6 】



(2)



---

フロントページの続き

審査官 豊島 洋介

- (56)参考文献 特開2003-332377(JP,A)  
特開平10-303562(JP,A)  
特開2001-148448(JP,A)  
特開2006-128687(JP,A)  
米国特許出願公開第2005/0098886(US,A1)

(58)調査した分野(Int.Cl., DB名)

H01L21/447 - 21/449  
21/60 - 21/607  
23/12 - 23/15  
23/32  
H05K3/46